JP3718769B2

JP3718769B2 - インテリジェント電池

Info

Publication number: JP3718769B2
Application number: JP2001361326A
Authority: JP
Inventors: 重文織田大原
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2001-11-27
Filing date: 2001-11-27
Publication date: 2005-11-24
Anticipated expiration: 2021-11-27
Also published as: JP2003164075A; US20030098679A1

Description

【０００１】
【発明の属する技術分野】
本発明は、充電の後に放電する電池を接続可能に構成された電気機器等に係り、より詳しくは、本体側の電力が増えてピーク電力が大きくなった電気機器等に関する。
【０００２】
【従来の技術】
ノート型パーソナルコンピュータ(ノートＰＣ)に代表される情報端末機器や、ＰＤＡ(Personal Digital Assistant)等のパーソナル機器、各種携帯型オーディオ機器、ビデオカメラ等の各種電気機器では、例えばＡＣアダプタからの電力供給等、商用電源から直接電力を供給する場合の他、充放電を繰り返しながら何度も使用できる電池(蓄電池、２次電池、バッテリ)からの電力供給が行われている。この電池としては、比較的容量も大きく価格も安いニッケル水素電池(ＮｉＭＨ電池)やニッケルカドミウム電池(ニッカド電池)が採用されている。また、ニッケルカドミウム電池に比べて単位重量あたりのエネルギ密度の高いリチウムイオン電池、液体の電解質を利用せずに固体のポリマーを用いるリチウムポリマー電池などが存在する。
【０００３】
ここで、例えばノートＰＣでは、近年、ＣＰＵを含めてシステムの電力が増え、ピーク電力(短時間の最大電力)が急激に大きくなりつつある。このピーク電力が大きくなると、電池にとっては、ピーク電力を供給したときに過電流保護が働いてシャットダウンする問題が生じる。また、大電流が瞬間的に流れると、電池の電圧降下によって、放電終始電圧に達してしまって電池の動作時間が短くなる問題や、低電圧保護の電圧に達してしまって出力をシャットダウンさせてしまうという現象が起こり得る。
【０００４】
このような問題に対処するために、電池の電力ラインに、電池と並列に、インピーダンスの小さい大容量キャパシタ(例えば、電気二重層コンデンサ)を接続する対策が検討されている。図５は、電池２０１に対して大容量キャパシタ２０２を並列接続した状態を示している。図５に示すように大容量キャパシタ２０２を電池２０１に並列接続した場合、大容量キャパシタ２０２はＥＳＲ(Equivalent Series Resistance：等価直列抵抗)という直列抵抗成分が電池２０１に比べて非常に小さいことから、システムの負荷がかかった場合に、大容量キャパシタ２０２にピーク電力が流れるが、電池２０１の方はほとんど直流電流に近い状態を維持できる。このように、電池２０１を流れる電流が直流電流に近くなると、実行電流が小さくなるので、電池２０１の動作時間を延ばすことができる。また、電池２０１に対して過電流保護や電圧降下が生じないことから、前述のような機能的な問題を防ぐことが可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、電池２０１に並列に大容量キャパシタ２０２を接続させた場合に、大容量キャパシタ２０２は、リーク電流が大きく(例えば数百μＡ〜数ｍＡ)、電池２０１が過放電し易くなり、電池２０１にダメージを与えるなどの問題がある。即ち、普通に動作させているときにはシステム側の消費電流の方がはるかに大きく、リーク電力があっても問題は少ないが、システムがオフのときに電池２０１と大容量キャパシタ２０２とが接続されていると、電池２０１の容量が低下して過放電状態になってしまう。また、絶えず電流が流れた結果、実際には電池２０１の容量が減っているにも関わらず、電流測定回路を用いて精度良く測定するのが困難なレベルの電流値であることから、電池２０１の容量誤差が積算されて大きくなる問題も生じてしまう。
【０００６】
本発明は、以上のような技術的課題を解決するためになされたものであって、その目的とするところは、電池から放電されるピーク電力を軽減すると共に、電池から流れるリーク電流を減らすことにある。
【００１５】
【課題を解決するための手段】
かかる目的のもと、本発明が適用されるインテリジェント電池は、所定の電力ラインを介して電力を供給するセルと、所定の条件下で電力ラインに対してセルと並列に接続される大容量キャパシタと、電力ラインに対してこの大容量キャパシタを回路的に分離または接続するスイッチと、このスイッチの動作を制御するＣＰＵと備えたことを特徴としている。
【００１６】
ここで、このＣＰＵは、セルが電気機器に接続されていない状態か、または電気機器に取り付けられた際に電気機器に対してピーク電力を供給しなくて良い状態かを検出し、検出された状態に基づいてスイッチの動作を制御することを特徴とすれば、大容量キャパシタに発生するリーク電流を抑制することができる点で優れている。この「ピーク電力を供給しなくて良い状態」とは、例えば、本体がパワーオフの状態、本体が低消費電力モードの状態等が挙げられ、例えばインテリジェント電池の中に設けられる電流測定回路によるモニタに基づいて判断することができる。
【００１９】
【発明の実施の形態】
以下、添付図面に示す実施の形態に基づいて本発明を詳細に説明する。
図１は、本実施の形態が適用される電気機器であるコンピュータシステム１０のハードウェア構成を示した図である。このコンピュータシステム１０を備えるコンピュータ装置は、例えば、ＯＡＤＧ(Open Architecture Developer's Group)仕様に準拠して、所定のＯＳを搭載したノートブックＰＣ(ノートブック型パーソナルコンピュータ)として構成されている。
【００２０】
図１に示すコンピュータシステム１０において、ＣＰＵ１１は、コンピュータシステム１０全体の頭脳として機能し、ＯＳの制御下でユーティリティプログラムの他、各種プログラムを実行している。ＣＰＵ１１は、システムバスであるＦＳＢ(Front Side Bus)１２、高速のＩ/Ｏ装置用バスとしてのＰＣＩ(Peripheral Component Interconnect)バス２０、低速のＩ/Ｏ装置用バスとしてのＩＳＡ(Industry Standard Architecture)バス４０という３段階のバスを介して、各構成要素と相互接続されている。このＣＰＵ１１は、キャッシュメモリにプログラム・コードやデータを蓄えることで、処理の高速化を図っている。近年では、ＣＰＵ１１の内部に１次キャッシュとして１２８Ｋバイト程度のＳＲＡＭを集積させているが、容量の不足を補うために、専用バスであるＢＳＢ(Back Side Bus)１３を介して、５１２Ｋ〜２Ｍバイト程度の２次キャッシュ１４を置いている。尚、ＢＳＢ１３を省略し、ＦＳＢ１２に２次キャッシュ１４を接続して端子数の多いパッケージを避けることで、コストを低く抑えることも可能である。
【００２１】
ＦＳＢ１２とＰＣＩバス２０は、メモリ/ＰＣＩチップと呼ばれるＣＰＵブリッジ(ホスト−ＰＣＩブリッジ)１５によって連絡されている。このＣＰＵブリッジ１５は、メインメモリ１６へのアクセス動作を制御するためのメモリコントローラ機能や、ＦＳＢ１２とＰＣＩバス２０との間のデータ転送速度の差を吸収するためのデータバッファ等を含んだ構成となっている。メインメモリ１６は、ＣＰＵ１１の実行プログラムの読み込み領域として、あるいは実行プログラムの処理データを書き込む作業領域として利用される書き込み可能メモリであり、例えば、複数個のＤＲＡＭチップで構成され、例えば６４ＭＢを標準装備し、３２０ＭＢまで増設することが可能である。この実行プログラムには、ＯＳや周辺機器類をハードウェア操作するための各種ドライバ、特定業務に向けられたアプリケーションプログラム、後述するフラッシュＲＯＭ４４に格納されたＢＩＯＳ(Basic Input/Output System：基本入出力システム)等のファームウェアが含まれる。
【００２２】
ビデオサブシステム１７は、ビデオに関連する機能を実現するためのサブシステムであり、ビデオコントローラを含んでいる。このビデオコントローラは、ＣＰＵ１１からの描画命令を処理し、処理した描画情報をビデオメモリに書き込むと共に、ビデオメモリからこの描画情報を読み出して、液晶ディスプレイ(ＬＣＤ)１８に描画データとして出力している。
【００２３】
ＰＣＩバス２０は、比較的高速なデータ転送が可能なバスであり、データバス幅を３２ビットまたは６４ビット、最大動作周波数を３３ＭＨｚ、６６ＭＨｚ、最大データ転送速度を１３２ＭＢ/秒、５２８ＭＢ/秒とする仕様によって規格化されている。このＰＣＩバス２０には、Ｉ/Ｏブリッジ２１、カードバスコントローラ２２、オーディオサブシステム２５、ドッキングステーションインターフェース(Dock Ｉ/Ｆ)２６、miniＰＣＩコネクタ２７が夫々接続されている。
【００２４】
カードバスコントローラ２２は、ＰＣＩバス２０のバスシグナルをカードバススロット２３のインターフェースコネクタ(カードバス)に直結させるための専用コントローラであり、このカードバススロット２３には、ＰＣカード２４を装填することが可能である。ドッキングステーションインターフェース２６は、コンピュータシステム１０の機能拡張装置であるドッキングステーション(図示せず)を接続するためのハードウェアである。ドッキングステーションにノートＰＣがセットされると、ドッキングステーションの内部バスに接続された各種のハードウェア要素が、ドッキングステーションインターフェース２６を介してＰＣＩバス２０に接続される。また、miniＰＣＩコネクタ２７には、ミニＰＣＩ(miniＰＣＩ)カード２８が接続される。
【００２５】
Ｉ/Ｏブリッジ２１は、ＰＣＩバス２０とＩＳＡバス４０とのブリッジ機能を備えている。また、ＤＭＡコントローラ機能、プログラマブル割り込みコントローラ(ＰＩＣ)機能、プログラマブル・インターバル・タイマ(ＰＩＴ)機能、ＩＤＥ(Integrated Device Electronics)インターフェース機能、ＵＳＢ(Universal Serial Bus)機能、ＳＭＢ(System Management Bus)インターフェース機能を備えると共に、リアルタイムクロック(ＲＴＣ)を内蔵している。
【００２６】
ＤＭＡコントローラ機能は、ＦＤＤ等の周辺機器とメインメモリ１６との間のデータ転送をＣＰＵ１１の介在なしに実行するための機能である。ＰＩＣ機能は、周辺機器からの割り込み要求(ＩＲＱ)に応答して、所定のプログラム(割り込みハンドラ)を実行させる機能である。ＰＩＴ機能は、タイマ信号を所定周期で発生させる機能である。また、ＩＤＥインターフェース機能によって実現されるインターフェースは、ＩＤＥハードディスクドライブ(ＨＤＤ)３１が接続される他、ＣＤ−ＲＯＭドライブ３２がＡＴＡＰＩ(AT Attachment Packet Interface)接続される。このＣＤ−ＲＯＭドライブ３２の代わりに、ＤＶＤ(Digital Versatile Disc)ドライブのような、他のタイプのＩＤＥ装置が接続されても構わない。ＨＤＤ３１やＣＤ−ＲＯＭドライブ３２等の外部記憶装置は、例えば、ノートＰＣ本体内の「メディアベイ」または「デバイスベイ」と呼ばれる収納場所に格納される。これらの標準装備された外部記憶装置は、ＦＤＤや電池パックのような他の機器類と交換可能かつ排他的に取り付けられる場合もある。
【００２７】
また、Ｉ/Ｏブリッジ２１にはＵＳＢポートが設けられており、このＵＳＢポートは、例えばノートＰＣ本体の壁面等に設けられたＵＳＢコネクタ３０と接続されている。更に、Ｉ/Ｏブリッジ２１には、ＳＭバスを介してＥＥＰＲＯＭ３３が接続されている。このＥＥＰＲＯＭ３３は、ユーザによって登録されたパスワードやスーパーバイザーパスワード、製品シリアル番号等の情報を保持するためのメモリであり、不揮発性で記憶内容を電気的に書き換え可能とされている。
【００２８】
更にまた、Ｉ/Ｏブリッジ２１は電源回路５０に接続されている。この電源回路５０は、例えばＡＣ１００Ｖの商用電源に接続されてＡＣ/ＤＣ変換を行うＡＣアダプタ５１、充放電を繰り返して使用されるニッケル水素電池やニッケルカドミウム電池等からなるバッテリ(２次電池)としてのインテリジェント電池５２、コンピュータシステム１０で使用される＋１５Ｖ、＋５Ｖ、＋３.３Ｖ等の直流定電圧を生成するＤＣ/ＤＣコンバータ(ＤＣ/ＤＣ)５５等の回路を備えている。このインテリジェント電池５２は、内部にＣＰＵを備え、例えばＳＢＳ(Smart Battery System)に準拠してエンベデッドコントローラ４１(後述)と通信を行うインテリジェント電池であるが、その代わりに内部にＣＰＵを備えていない所謂ダム電池を用いることも可能である。本実施の形態では、インテリジェント電池５２は、例えばバッテリパックとして、ノートＰＣのシステムに取り付け/取り外しが可能となるように構成されている。
【００２９】
一方、Ｉ/Ｏブリッジ２１を構成するコアチップの内部には、コンピュータシステム１０の電源状態を管理するための内部レジスタと、この内部レジスタの操作を含むコンピュータシステム１０の電源状態の管理を行うロジック(ステートマシン)が設けられている。このロジックは、電源回路５０との間で各種の信号を送受し、この信号の送受により、電源回路５０からコンピュータシステム１０への実際の給電状態を認識する。電源回路５０は、このロジックからの指示に応じて、コンピュータシステム１０への電力供給を制御している。
【００３０】
ＩＳＡバス４０は、ＰＣＩバス２０よりもデータ転送速度が低いバスである(例えば、バス幅１６ビット、最大データ転送速度４ＭＢ/秒)。このＩＳＡバス４０には、ゲートアレイロジック４２に接続されたエンベデッドコントローラ４１、ＣＭＯＳ４３、フラッシュＲＯＭ４４、SuperＩ/Ｏコントローラ４５が接続されている。更に、キーボード/マウスコントローラのような比較的低速で動作する周辺機器類を接続するためにも用いられる。このSuperＩ/Ｏコントローラ４５にはＩ/Ｏポート４６が接続されており、ＦＤＤの駆動やパラレルポートを介したパラレルデータの入出力(ＰＩＯ)、シリアルポートを介したシリアルデータの入出力(ＳＩＯ)を制御している。
【００３１】
エンベデッドコントローラ４１は、図示しないキーボードのコントロールを行うと共に、電源回路５０に接続されて、内蔵されたパワー・マネージメント・コントローラ(ＰＭＣ：Power Management Controller)によってゲートアレイロジック４２と共に電源管理機能の一部を担っている。
【００３２】
図２は、本実施の形態が適用される電源供給回路の第１の回路構成例を示した図である。この図２に示す電源供給回路では、例えば充放電を繰り返して使用されるリチウムイオン電池等からなる２次電池(電池、蓄電池)でありＳＢＳ(Smart Battery System)に準拠したインテリジェント電池５２と、システム(本体)側に設けられ、このインテリジェント電池５２とコミュニケーションを行うエンベデッドコントローラ４１が示されている。また、エンベデッドコントローラ４１とインテリジェント電池５２との間には、プルアップ抵抗である抵抗(Ｒ７)７７、抵抗(Ｒ８)７８、抵抗(Ｒ９)７９が設けられ、これらは電圧Ｖccに接続されている。インテリジェント電池５２のＣＰＵ６２(後述)では、ＣＬＯＣＫラインおよびＤＡＴＡラインが電圧Ｖccレベルになっているか否かにより、インテリジェント電池５２がシステムに接続されているか否かを判断することができる。
【００３３】
次に、電池パック等であるインテリジェント電池５２の内部構成について説明する。図２に示すように、インテリジェント電池５２は、充放電が行われるバッテリとして複数の単セルからなるセル(電池セル)６１、インテリジェント電池５２を制御すると共にエンベデッドコントローラ４１と通信を行うＣＰＵ６２、セル６１から充放電される電流値を求める電流測定回路６３、および、セル６１の電圧を求める電圧測定回路７０を備えている。このセル６１は、例えば２並列３直列(１.８Ａｈ/セル)の６セルで構成されるリチウムイオン組電池である。
【００３４】
また、本実施の形態では、電気二重層コンデンサである大容量キャパシタ７３、大容量キャパシタ７３を電力ラインに対して接続(オン)/切り離し(オフ)するスイッチ(ＳＷ１)７４、エンベデッドコントローラ４１に接続可能なサーミスタ(ＴＨ１)７５を備えている。この大容量キャパシタ７３は、例えばＥＳＲ(等価直列抵抗)が１０ｍΩ〜１００ｍΩ程度、静電容量(キャパシタンス)が０.１Ｆ〜数十Ｆ程度が好ましく、セル６１と並列に接続され、ピーク電力は、大容量キャパシタ７３からシステムに電力が供給される。この大容量キャパシタ７３は、コンピュータシステム１０におけるシステムのピーク電力増大に伴い、インテリジェント電池５２のセル６１から放電されるピーク電力を減らし、結果としてインテリジェント電池５２の駆動時間を延ばすために用いられる。即ち、ピーク電力が大容量キャパシタ７３によって賄われることから、インテリジェント電池５２の過電流保護が働いたり、低電圧保護が働いて、電池パックであるインテリジェント電池５２が電力の供給を停止してしまうことがない。
【００３５】
一方、スイッチ(ＳＷ１)７４は、ＣＰＵ６２からのＣＴＲＬ信号に基づいて、システム側に対してピーク電力を供給する必要がない場合に大容量キャパシタ７３を回路的に分離し、ピーク電力を供給する必要があるときに大容量キャパシタ７３を回路的に接続させる機能を備えている。このスイッチ(ＳＷ１)７４は、例えば、機械的なスイッチや、トランジスタ、電界効果トランジスタ(ＦＥＴ)などを使った電子回路によって実現することができる。
【００３６】
インテリジェント電池５２の内部に搭載されたＣＰＵ６２は、電流測定回路６３、電圧測定回路７０から入力された測定結果であるアナログ信号をその内部でＡ/Ｄ(Analog to Digital)変換し、例えばセル６１からの出力電流を把握している。また、バッテリの容量等、バッテリに関わる各種情報を把握している。把握された出力電流や電池に関わる各種情報は、ＤＡＴＡとＣＬＯＣＫの２つの通信ラインを介し、例えばＳＢＳのプロトコルを用いてシステム側のエンベデッドコントローラ４１に送信している。また、前述のように、ＣＴＲＬ信号を制御して、スイッチ(ＳＷ１)７４をオン/オフしている。
【００３７】
電流測定回路６３では、まず、セル６１から流れる電流Ｉによって、抵抗(ＲＳ)６４の両端に電圧Ｉ×ＲＳの電位差が発生する。この電圧は、オペアンプ(ＡＭＰ１)６５によって差動増幅される。また、オペアンプ(ＡＭＰ２)６６とトランジスタ６８によって、オペアンプ(ＡＭＰ１)６５の出力電圧に比例する電流Ｉ１が抵抗(Ｒ１)６７を流れる。最終的にインテリジェント電池５２の電流Ｉの値は、抵抗(Ｒ２)６９に発生する電圧(Ｉ１×Ｒ２)に変換することができる。この電圧(Ｉ１×Ｒ２)はＣＰＵ６２のＡ/Ｄ＃２ポートに入力され、ＣＰＵ６２にてＡ/Ｄ変換される。
【００３８】
電圧測定回路７０では、インテリジェント電池５２の電圧が測定される。具体的には、インテリジェント電池５２におけるセル６１の電圧が、抵抗分割により低い電圧に降下され、オペアンプ(ＡＭＰ３)７１によって差動増幅された後にＣＰＵ６２のＡ/Ｄ＃１ポートに入力され、ＣＰＵ６２にてＡ/Ｄ変換される。
【００３９】
ここで、ピーク電力とは、定常状態で供給される電力に対して、ある短い期間に必要となる定常状態よりも大きな電力である。即ち、ある細かいレンジで見たときに、あるいは瞬間的に、必要となる大電力であり、平均電力と区別される。尚、ピーク電力は、パルス状(山なり)の電力であり、例えば、定常状態にて３０Ｗの電力が消費されている間に、短時間に５０Ｗのピーク電力を消費する場合等が挙げられる。
【００４０】
図３は、インテリジェント電池５２のＣＰＵ６２によってなされる処理を示したフローチャートである。ＣＰＵ６２は、まず、ＣＬＯＣＫラインおよびＤＡＴＡラインを監視し(ステップ１０１)、これらがＶccレベルになっているか否かをチェックする(ステップ１０２)。本実施の形態では、標準的なＳＢＳのインターフェースであるＣＬＯＣＫおよびＤＡＴＡの２つの通信ラインに、プルアップ抵抗である抵抗７７(Ｒ７)および抵抗７８(Ｒ８)が接続されている。インテリジェント電池５２(電池パック)がシステムから取り外された場合には、インテリジェント電池５２にとってはプルアップ抵抗がなくなり、両通信ラインがオープンになったことが検知できる。即ち、ＣＬＯＣＫラインおよびＤＡＴＡラインがＶccになっていない場合には、インテリジェント電池５２がシステムに接続されていないことを認識することができ、システムに対してピーク電力を供給する必要がなくなる。そこで、ＣＴＲＬ信号を制御してスイッチ(ＳＷ１)７４をオフにして(ステップ１０３)、セル６１からのリーク電流の発生を抑える。尚、ステップ１０２でＣＰＵ６２がプルアップを検出しないケースとしては、その他に、インテリジェント電池５２が接続されているがパワーオフされ、更にＡＣアダプタ５１が接続されていない場合が考えられる。
【００４１】
一方、ステップ１０２で、ＣＬＯＣＫラインおよびＤＡＴＡラインがＶccレベルであることが認識された場合には、ピーク電力を供給しなくても良い状態か否かが判断される(ステップ１０４)。このピーク電力を供給しなくても良い状態である場合とは、例えば、パワーオフ状態の他、ソフトオフ状態(電源をソフト的に切った状態、パワーオフの状態であるが、外部信号が来たときに本体が動作してＷＯＬ(Wake On Lan)機能などを実現するために、本体の一部回路のみに電力を供給している状態)、サスペンド状態(周辺機器などへの電力供給は停止され例えばデータ保持に必要な最低限の電力だけを供給する状態、または休止状態であるがＬＣＤ１８を開いたり特定のキーを押すことにより直ちに本体が動作状態となる状態。本体のＣＰＵ１１には電力が供給されていない。)、スタンバイ状態(パワーオンしているが、システムがアイドル状態でピークの電力を消費しない状態。本体のＣＰＵ１１には電力が供給されている。)、などの低消費電力モードの状態がある。この状態の検知方法については、後に詳述する。
【００４２】
ステップ１０４でピーク電力を供給しなくて良い状態の場合には、ステップ１０３へ移行し、ＣＴＲＬ信号を制御してスイッチ(ＳＷ１)７４をオフにする。ピーク電力を供給しなくても良い状態ではない(即ち、ピーク電力を供給することが必要となる場合がある)ときには、ＣＴＲＬ信号を制御してスイッチ(ＳＷ１)７４をオンにして(ステップ１０５)、ステップ１０１に戻る。この結果、大容量キャパシタ７３とセル６１とが並列接続され、ピーク電力は大容量キャパシタ７３からシステムに供給される。
【００４３】
次に、図３のステップ１０３にて実行される、システムに接続されていても低消費電力モードの状態によりピーク電力を供給しなくて良い状態の検知方法について説明する。この検知方法としては、例えば、インテリジェント電池５２(電池パック)内部の電流測定回路６３を使う方法と、インテリジェント電池５２がシステムの状態を受け取る方法とがある。
【００４４】
まず、電池パック内の電流測定回路６３を使う方法では、インテリジェント電池５２は、電池パック内に、図２に示すような電流測定回路６３および電圧測定回路７０を備え、セル６１の残容量をモニタする。例えば、システムのスタンバイ時における消費電流が５０ｍＡ、通常動作時の消費電流を５００ｍＡとすると、電流測定回路６３によりセル６１の放電電流値が１００ｍＡ以下のときにはスタンバイ状態と判断することができるので、ＣＰＵ６２は、スイッチ(ＳＷ１)７４をオフにする。放電電流値が１００ｍＡよりも大きいときには、通常の動作時であることから、ピーク電力を大容量キャパシタ７３から供給するために、ＣＰＵ６２は、ＣＴＲＬ信号を制御してスイッチ(ＳＷ１)７４をオンにする。
【００４５】
次に、インテリジェント電池５２がシステムの状態を受け取る方法では、インテリジェント電池５２がＳＢＳ準拠の電池である場合を例に挙げて説明する。ＳＢＳには、システムの状態をインテリジェント電池５２に通知するコマンドが存在しない。そこで、OptionalMfgFunctionコマンドを定義することにより、システムの状態をインテリジェント電池５２に通知する。ここでは、OptionalMfgFunction1を使うことにする。コマンド定義の例としては、

【００４６】
システム側のエンベデッドコントローラ４１は、スタンバイ状態に入るとき、OptionalMfgFunction1コマンドとデータ0x01をインテリジェント電池５２に送る。インテリジェント電池５２のＣＰＵ６２は、データ0x01を受け取ると、ＣＴＲＬ信号を制御してスイッチ(ＳＷ１)７４をオフにする。システムは、通常の動作状態に戻るときに、エンベデッドコントローラ４１からインテリジェント電池５２に対してOptionalMfgFunction1コマンドとデータ0x00を送る。インテリジェント電池５２のＣＰＵ６２は、データ0x00を受け取ると、ＣＴＲＬ信号を制御してスイッチ(ＳＷ１)７４をオンにする。
【００４７】
このように、本実施の形態によれば、インテリジェント電池５２がシステムに接続されていないとき、またはシステムに接続されていても、パワーオフや、例えばスタンバイ状態等の低消費電力モード状態によりピーク電力を供給する必要のないときには、インテリジェント電池５２のＣＰＵ６２は、ＣＴＲＬ信号を制御してスイッチ(ＳＷ１)７４をオフすることにより、大容量キャパシタ７３で発生するリーク電流を防ぐことが可能となる。
【００４８】
図４は、本実施の形態が適用される電源供給回路の第２の回路構成例を示した図である。図２に示す第１の回路構成例では、インテリジェント電池５２の内部に大容量キャパシタ７３を設け、インテリジェント電池５２の内部にあるＣＰＵ６２の制御によりスイッチ(ＳＷ１)７４をオン/オフしていた。この図４に示す例では、システム内部に大容量キャパシタを設けている点が異なる。即ち、図４に示す電源供給回路では、システム内に、インテリジェント電池５２の出力側と並列に大容量キャパシタ８０を接続し、また、この大容量キャパシタ８０を回路的に分離するスイッチ(ＳＷ１)８１をシステム内に設けた。このスイッチ(ＳＷ１)８１のオン/オフは、エンベデッドコントローラ４１により制御される。
【００４９】
即ち、エンベデッドコントローラ４１は、端子Ａ/Ｄ＃３の電圧を読み込み、電圧値がＶccのときにはインテリジェント電池５２が接続されていないと判断する。一方、電圧Ｖccを抵抗(Ｒ９)７９とサーミスタ(ＴＨ１)７５との抵抗値で分圧した電圧値であれば、インテリジェント電池５２が接続されていると判断する。インテリジェント電池５２が接続されていない場合には、エンベデッドコントローラ４１は、ＣＴＲＬ信号によりスイッチ(ＳＷ１)８１をオフして、大容量キャパシタ８０をインテリジェント電池５２の電力ラインから切り離す。但し、インテリジェント電池５２が接続されていなければ、電力ラインが接続されていない限り、大容量キャパシタ８０に対してリーク電流は流れないことから、この処理は省略することができる。
【００５０】
また、エンベデッドコントローラ４１は、システムのパワーマネージメントを司るコントローラであることから、通常動作、低消費電力モード、パワーオフなどのシステムの状態を認識している。そこで、エンベデッドコントローラ４１は、システムが低消費電力モード状態やパワーオフのときには、リーク電流の発生を抑えるためにＣＴＲＬ信号を制御してスイッチ(ＳＷ１)８１をオフし、通常動作時はスイッチ(ＳＷ１)８１をオンにする。
【００５１】
このように、本実施の形態では、インテリジェント電池５２の電力ラインと並列に、比較的インピーダンスの小さい例えば二重層コンデンサからなる大容量キャパシタ７３,８０を配置することにより、システムのピーク電力発生時に、電池から放電されるピーク電力を減らし、また、インテリジェント電池５２のピーク電力を減らしている。その結果として、インテリジェント電池５２の駆動時間を延ばすことが可能となる。その一方で、例えば、数百μＡ〜数ｍＡ程度で存在するリーク電流によりインテリジェント電池５２が過放電し、生じるダメージを防止するために、適切なタイミングにて、大容量キャパシタ７３,８０を電力ラインから分離し、インテリジェント電池５２のリーク電力を減らす手段を講じている。これにより、例えばピーク電力の大きいＣＰＵ１１を搭載したノートＰＣ等に対応することのできるインテリジェント電池５２を実現可能にしている。
【００５２】
尚、以上の回路構成例は、大容量キャパシタ７３および大容量キャパシタ８０を単一の素子にて示しているが、定格電圧、静電容量を鑑みて複数セルにて構成することが現実的である。また、本実施の形態では、インテリジェント電池５２を例に挙げて説明したが、これらのインテリジェント電池５２の代わりに、ＣＰＵ６２を備えていないダム電池を用いることも可能である。かかる場合には、図４に示した回路と同様に、システム側に大容量キャパシタ８０とスイッチ(ＳＷ１)８１を設け、図４に示したようなプルアップ抵抗等を用いて同様に電池の有無を検出し、また、システムの状態に基づいて、スイッチ(ＳＷ１)８１を動作させる。これによって、大容量キャパシタ８０にて発生するリーク電流による電池へのダメージを防止することが可能となる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、電池から放電されるピーク電力を軽減すると共に、電池から流れるリーク電流を減らすことができる。
【図面の簡単な説明】
【図１】本実施の形態が適用される電気機器であるコンピュータシステムのハードウェア構成を示した図である。
【図２】本実施の形態が適用される電源供給回路の第１の回路構成例を示した図である。
【図３】インテリジェント電池のＣＰＵによってなされる処理を示したフローチャートである。
【図４】本実施の形態が適用される電源供給回路の第２の回路構成例を示した図である。
【図５】電池に対して大容量キャパシタであるコンデンサを並列接続した状態を示した図である。
【符号の説明】
１０…コンピュータシステム、１１…ＣＰＵ、２１…Ｉ/Ｏブリッジ、４１…エンベデッドコントローラ、５０…電源回路、５１…ＡＣアダプタ、５２…インテリジェント電池、５５…ＤＣ/ＤＣコンバータ、６１…セル(電池セル)、６２…ＣＰＵ、６３…電流測定回路、６４…抵抗(ＲＳ)、６５…オペアンプ(ＡＭＰ１)、６６…オペアンプ(ＡＭＰ２)、６７…抵抗(Ｒ１)、６８…トランジスタ、６９…抵抗(Ｒ２)、７０…電圧測定回路、７１…オペアンプ(ＡＭＰ３)、７３…大容量キャパシタ、７４…スイッチ(ＳＷ１)、７５…サーミスタ、７７…抵抗(Ｒ７)、７８…抵抗(Ｒ８)、７９…抵抗(Ｒ９)、８０…大容量キャパシタ、８１…スイッチ(ＳＷ１)

Claims

電気機器に取り付けられ、充電した後に放電して当該電気機器に電力を供給するインテリジェント電池であって、
所定の電力ラインを介して電力を供給するセルと、
所定の条件下で前記電力ラインに対して前記セルと並列に接続される大容量キャパシタと、
前記セルから放電される電流値を測定する電流測定回路と、
前記電力ラインに対して前記大容量キャパシタを回路的に分離または接続するスイッチと、
前記スイッチの動作を制御するＣＰＵとを備え、
前記ＣＰＵは、クロックラインおよびデータラインがＶｃｃレベルになっている場合であって、前記電流測定回路によって測定された前記セルの放電電流値を所定の電流値と比較し、当該放電電流値が当該所定の電流値以下である場合には、前記電気機器に対してピーク電力を供給しなくて良い状態にあると判断して、前記電力ラインに対して前記大容量キャパシタを回路的に分離するように前記スイッチの動作を制御し、クロックラインおよびデータラインがＶｃｃレベルになっている場合であって、前記放電電流値が前記所定の電流値よりも大きい場合には、前記電気機器に対してピーク電力を供給する状態にあると判断して、前記電力ラインに対して前記大容量キャパシタを回路的に接続するように前記スイッチの動作を制御させることを特徴とするインテリジェント電池。