JP2001268813A

JP2001268813A - 電源装置、電源切換装置及びコンピュータ

Info

Publication number: JP2001268813A
Application number: JP2000080184A
Authority: JP
Inventors: Shigefumi Odaohara; 重文織田大原
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2000-03-22
Filing date: 2000-03-22
Publication date: 2001-09-28
Also published as: US6920575B2; US20020124192A1; JP2001197682A

Abstract

(57)【要約】【課題】電力ロスを低減することができると共に、コ
ストを削減することができる電源装置、電源切換装置及
びコンピュータを得る。【解決手段】メイン電池６４Ａ及びセカンド電池６４
ＢからＤＣ−ＤＣコンバータ６６に対する電力供給経路
の切り換えを行う電源切り換え用のＦＥＴとして、メイ
ン電池６４Ａ及びセカンド電池６４Ｂに各々備えられて
いる保護回路１１０Ａ、１１０Ｂ内の不図示のＦＥＴを
使用することによって、内部回路１２０に備える電源切
り換え用のＦＥＴの数を削減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は電源装置、電源切換
装置及びコンピュータに係り、特に、外部に電力を供給
可能なバッテリを備えた電源装置、複数のバッテリによ
り負荷に電力を供給するための電源切換装置、及び該電
源切換装置を適用したコンピュータに関する。

【０００２】

【従来の技術】近年、モービル・コンピューティングの
普及と共に、様々な大きさや機能を有する携帯型パーソ
ナル・コンピュータ（以下、ポータブルＰＣと呼ぶ）が
開発されてきている。例えば、ノートブック型パーソナ
ル・コンピュータ（ＰＣ）、サブノートブック型ＰＣ、
パームトップ型ＰＣ、ＰＤＡ（Personal Data Assistan
ts；個人向け携帯型情報通信機器）などがある。

【０００３】ポータブルＰＣは、本体内に電池を内蔵し
ている。この内蔵電池により、例えば、列車内などのよ
うに商用電源を利用することのできない環境下において
も、ユーザはポータブルＰＣを使用することができる。
上記内蔵電池には、充電することにより繰り返し使うこ
とのできる２次電池を用いるのが一般的である。

【０００４】商用電源を利用することのできる環境にお
いては、ユーザは、ポータブルＰＣにＡＣアダプタ（商
用交流（ＡＣ）を入力して直流を出力する装置）を接続
する。これにより、コンピューティングするのと同時
に、ポータブルＰＣが内蔵している２次電池を充電する
ことが可能になる。

【０００５】１個の２次電池の容量には限りがあるか
ら、ポータブルＰＣの駆動時間も制限される。ポータブ
ルＰＣの駆動時間を長くするためには、ポータブルＰＣ
に２次電池を２個内蔵させる。これら２個の２次電池
を、メイン電池及びセカンド電池と呼ぶ。ポータブルＰ
Ｃは、始め、セカンド電池を電源として動作を開始す
る。その後、セカンド電池の容量が尽きると、電源をセ
カンド電池からメイン電池に切り換えて動作を続ける。

【０００６】従って、このような、ＡＣアダプタ、メイ
ン電池及びセカンド電池を電力供給源として用いるポー
タブルＰＣ等のコンピュータや様々な家庭用電化製品等
には、ＡＣアダプタを介したメイン電池又はセカンド電
池の充電経路（以下、「充電パス」という）、メイン電
池から電力を供給する際の放電経路（以下、「放電パ
ス」という）、セカンド電池から電力を供給する際の放
電パス等を設定するための電源切換回路が備えられてい
る。

【０００７】図９〜図１１には、従来の電源切換回路の
構成例が示されている。

【０００８】図９に示される構成は、過放電及び過充電
を防止するための保護回路が備えられた電池をメイン電
池及びセカンド電池として適用した場合の構成例であ
る。

【０００９】同図に示すように、この電源切換回路に
は、ＡＣアダプタ６２からＤＣ−ＤＣコンバータ６６に
至る電力供給ラインＬとメイン電池１３０Ａとの間に設
けられた第１の直列回路１００と、上記電力供給ライン
Ｌとセカンド電池１３０Ｂとの間に設けられた第２の直
列回路１０２とが備えられている。

【００１０】第１の直列回路１００は、電界効果トラン
ジスタ（以下、「ＦＥＴ」という）１及びＦＥＴ２を備
えている。また、第２の直列回路１０２も第１の直列回
路１００と同様にＦＥＴ３及びＦＥＴ４を備えている。

【００１１】ここで、ＦＥＴ１及びＦＥＴ３には、各々
カソードがドレインＤに接続され、かつアノードがソー
スＳに接続された内部ダイオードＤ１及びＤ３が形成さ
れており、ＦＥＴ２及びＦＥＴ４には、各々カソードが
ソースＳに接続され、かつアノードがドレインＤに接続
された内部ダイオードＤ２及びＤ４が形成されている。
なお、この内部ダイオードは、寄生ダイオード、ボディ
・ダイオード等と呼ばれることもある。

【００１２】一方、電力供給ラインＬとＦＥＴ１のソー
スＳとの間、及び電力供給ラインＬとＦＥＴ３のソース
Ｓとの間には各々トリクル充電回路１４０Ａ及びトリク
ル充電回路１４０Ｂが設けられており、電力供給ライン
ＬとＦＥＴ２のドレインＤとの間には急速充電回路１４
２が設けられている。なお、ＦＥＴ２とＦＥＴ４のドレ
インＤは相互に接続されており、この接続点と電力供給
ラインＬとの間には急速充電中における急速充電回路１
４２の短絡を防止するためにＦＥＴ５が設けられてい
る。

【００１３】すなわち、同図に示す構成例では、メイン
電池１３０Ａ及びセカンド電池１３０Ｂを充電する際
に、バッテリの電圧が一定値に達するまでトリクル充電
回路によってトリクル充電を行った後に満充電となるま
で急速充電回路によって急速充電を行っている。トリク
ル充電はバッテリにダメージを与えないように小充電を
行うものであり、トリクル充電をしている間はバッテリ
の容量は略０（零）となっている。従って、トリクル充
電を実施しているバッテリは、システムの作動に必要な
電力を供給することができない。

【００１４】ＦＥＴ５は、急速充電回路１４２によりメ
イン電池１３０Ａ又はセカンド電池１３０Ｂが急速充電
されているときはオフされ、メイン電池１３０Ａ又はセ
カンド電池１３０Ｂがトリクル充電回路１４０Ａ又はト
リクル充電回路１４０Ｂによりトリクル充電されている
ときか、又はメイン電池１３０Ａ及びセカンド電池１３
０Ｂの何れか一方からＤＣ−ＤＣコンバータ６６に対し
て直流電力を供給するときにはオンされる。

【００１５】ここで、メイン電池１３０Ａ及びセカンド
電池１３０Ｂには２つのＦＥＴが直列接続されて構成さ
れた保護回路１１０Ａ及び保護回路１１０Ｂが各々備え
られている。保護回路１１０Ａにおける２つのＦＥＴは
第１の直列回路１００に備えられた各ＦＥＴと同様の状
態で第１の直列回路１００に直列に接続されており、保
護回路１１０Ｂにおける２つのＦＥＴも第２の直列回路
１０２に備えられた各ＦＥＴと同様の状態で第２の直列
回路１０２に直列に接続されている。なお、ＦＥＴ６及
びＦＥＴ８が過充電保護用のＦＥＴであり、ＦＥＴ７及
びＦＥＴ９が過放電保護用のＦＥＴである。

【００１６】以上のように構成された電源切換回路にお
いて、システムが作動中で、ＡＣアダプタ６２、満充電
状態とされたメイン電池１３０Ａ及び空状態とされたセ
カンド電池１３０Ｂが装着されている場合、トリクル充
電回路１４０Ｂはセカンド電池１３０Ｂに対してトリク
ル充電を行う。このとき、ＦＥＴ１及びＦＥＴ３は共に
オフされ、ＦＥＴ２及びＦＥＴ４は共にオンされてお
り、更にＦＥＴ５はオンされている。

【００１７】従って、この状態においてシステムからＡ
Ｃアダプタ６２が離脱されて外部からの電力供給が遮断
された場合には、ＤＣ−ＤＣコンバータ６６にはメイン
電池１３０ＡからＦＥＴ１の内部ダイオードＤ１、ＦＥ
Ｔ２、ＦＥＴ５を順に介して直流電力が供給されること
になる。

【００１８】一方、図１０に示される構成は、メイン電
池１３２ＡからＤＣ−ＤＣコンバータ６６に至る電力供
給路に第１の直列回路１００が、セカンド電池１３２Ｂ
からＤＣ−ＤＣコンバータ６６に至る電力供給路に第２
の直列回路１０２が、各々備えられている点は図９に示
される構成と同様であるが、充電回路６８からの電力出
力ラインが２つに分岐されており、一方が内部ダイオー
ドのカソード同士が接続されるように直列接続された２
つのＦＥＴを介して第１の直列回路１００とメイン電池
１３２Ａとの間に接続されており、他方が内部ダイオー
ドのカソード同士が接続されるように直列接続された２
つのＦＥＴを介して第２の直列回路１０２とセカンド電
池１３２Ｂとの間に接続されている点が相違している。
また、メイン電池１３２Ａ及びセカンド電池１３２Ｂに
保護回路が備えられていない点、及び各電池を充電する
充電回路がトリクル充電回路と急速充電回路に分かれて
おらず、単一の充電回路６８とされている点も図９に示
される構成と相違している。

【００１９】ここで、各ＦＥＴの制御端子（ゲート）は
パワー・パス・コントロールＩＣ（Power Path Control
IC）１４６に接続されており、各ＦＥＴのスイッチン
グ動作（接続／切断）は該ＩＣ１４６によって制御され
る。

【００２０】上記パワー・パス・コントロールＩＣは一
般に市販されており、かなりの割合で同図に示すような
構成が採用されていると考えられる。

【００２１】しかしながら、この構成では、各電池の放
電パスと充電パスとを完全に分離するためにＦＥＴが合
計８個必要であり、非常にコストが高い。

【００２２】この問題を回避するために、充電回路６８
を第１の直列回路１００及び第２の直列回路１０２のＤ
Ｃ−ＤＣコンバータ６６側に設けると共に、充電回路６
８の短絡防止用のＦＥＴを充電回路６８の電力入力端及
び電力出力端の間に設けたものが図１１に示されるもの
である。なお、各ＦＥＴのスイッチング動作は不図示の
コントローラによって制御される。

【００２３】この構成では、ＡＣアダプタ６２が内部回
路に接続されておらず、メイン電池１３２Ａ又はセカン
ド電池１３２Ｂから内部回路のＤＣ−ＤＣコンバータ６
６に対して電力を供給する際には充電回路６８の短絡防
止用のＦＥＴ３はオンされ、ＡＣアダプタ６２が内部回
路に接続されたことを不図示の検知回路で検知した際に
ＦＥＴ３はオフされる。これによって、ＡＣアダプタ６
２が内部回路に接続されているときはＡＣアダプタ６２
からＤＣ−ＤＣコンバータ６６に電力が供給されると共
に、充電回路６８によってメイン電池１３２Ａ及びセカ
ンド電池１３２Ｂの各々に内蔵されたバッテリの充電が
可能な状態となる。すなわち、充電回路６８による充電
中にはＦＥＴ３によって充電回路６８の電力入力端と電
力出力端の短絡を防止している。

【００２４】この構成では、電池の放電パスと充電パス
とが共通化されており、ＦＥＴは５個のみで済むため、
図１０に示した構成に比較してコストを大幅に低減する
ことができる。

【００２５】

【発明が解決しようとする課題】しかしながら、図９に
示される従来の構成では、各電池からＤＣ−ＤＣコンバ
ータ６６に至る電力供給路（放電パス）上に、保護回路
に備えられた２個のＦＥＴ、電源切り換え用の２個のＦ
ＥＴ、及び急速充電回路の短絡防止用のＦＥＴの合計５
個のＦＥＴが直列接続されることになり、該電力供給路
の電力ロスが大きく、かつコストが高い、という問題点
があった。

【００２６】この問題点に鑑み、保護回路に備えられた
２個のＦＥＴを上記電源切り換え用のＦＥＴと同様に作
動させることにより上記電源切り換え用の２個のＦＥＴ
を削減する技術が本発明者によって提案されているが、
この技術では次のような問題点があった。１．図９に示されるような構成の保護回路を備えていな
い電池を使用する際には適用できない技術である。２．一方の電池の保護回路に不具合が発生すると、他方
の電池の保護機能が働き、不図示の温度ヒューズを切断
してしまうことがある。すなわち、例えば、メイン電池
及びセカンド電池の双方から電力が供給できるように保
護回路のＦＥＴが切り換えられているとき、セカンド電
池側の保護回路のＦＥＴが短絡故障した場合はメイン電
池側に内部ダイオードを経由して電池間短絡による大電
流が流れるため、メイン電池の加熱保護機能が働いてメ
イン電池に設けられた温度ヒューズを切断してしまうの
である。この場合、メイン電池には不具合がないにもか
かわらずメイン電池に不具合が発生した状態となってし
まい、好ましくない。３．一方の電池を急速充電しながら、他方の電池をトリ
クル充電することができない。すなわち、この場合は電
源切換回路の位置がトリクル充電回路と急速充電回路の
間でなくなってしまうので、一方の電池を急速充電して
いるときには他方の電池における保護回路のＦＥＴを双
方ともオフする必要があるため、他方の電池をトリクル
充電することはできない。

【００２７】このように、電源切り換え用のＦＥＴを保
護回路で置き換える技術には種々の問題があるため、未
だ実用化に至っていない。

【００２８】一方、図１１に示される従来の構成では、
電池の放電パスにＦＥＴが３個存在するため、図１０に
示した構成に比較してＦＥＴ１個分の電力ロスが余分に
発生してしまう、という問題点があった。

【００２９】本発明は上記問題点を解決するためになさ
れたものであり、電力ロスを低減することができると共
に、コストを削減することができる電源装置、電源切換
装置及びコンピュータを得ることが目的である。

【００３０】

【課題を解決するための手段】本発明に係る電源装置
は、電力を供給可能なバッテリを備えており、該バッテ
リからの電力供給及び遮断はスイッチング制御が可能な
スイッチによって切り換えられる。

【００３１】従って、電源装置に備えられたスイッチ
は、バッテリから電力を供給する際の放電パスの設定を
切り換える電源切り換え用のスイッチとして用いること
が可能であり、この分のスイッチを外部に備えるべき電
源切り換え用のスイッチから削減することができるの
で、削減したスイッチ分の電力ロス及びコストを削減す
ることができる。

【００３２】なお、上記スイッチには電界効果トランジ
スタを含めることができる。また、上記バッテリには、
リチウム・イオン電池、ニッケル水素電池、ニッケル・
カドミウム電池等を含めることができる。更に、本発明
に係る電源装置は、外部からの要求に応じて上記スイッ
チによる切り換えを制御する切換制御手段を更に備える
形態とすることもできる。

【００３３】一方、請求項４に記載の電源切換装置は、
本発明の電源装置を複数備えると共に、該複数の電源装
置の各々に備えられたバッテリから負荷への電力供給経
路を切り換える電源切換装置であって、上記バッテリの
各々から上記負荷に至る電力供給路上に各々設けられた
上記スイッチに基づいて定まる数であり、電力供給及び
遮断を切り換える内部スイッチを備えており、負荷に対
して電力を供給するバッテリを変更する際には各バッテ
リ間で短絡が発生しないように上記内部スイッチ及び上
記スイッチの切り換えがスイッチ制御手段によって制御
される。

【００３４】ここで、１つの電力供給路における上記内
部スイッチの数は、当該電力供給路上に各々設けられた
上記スイッチのうちの電源切り換えを行うためのスイッ
チとして使用可能なものの数を、当該電力供給路におい
て電源切り換えを行うために必要とされる全スイッチの
数から差し引いた数とすることができるが、最低数は１
とする。

【００３５】例えば、図９に示される従来構成例のよう
に、１つの電力供給路上に各々設けられたスイッチ（図
９では、例えばＦＥＴ６及びＦＥＴ７）のうちの電源切
り換えを行うためのスイッチとして使用可能なものの数
が２個（この場合、ＦＥＴ６及びＦＥＴ７の２個）であ
り、当該電力供給路において電源切り換えを行うために
必要とされる全スイッチの数が２個（この場合、ＦＥＴ
１及びＦＥＴ２の２個）である場合には、内部スイッチ
の数は最低数である１個となる。

【００３６】従って、電源装置に備えられているスイッ
チを電源切り換えを行うためのスイッチとして用いてい
るので、用いたスイッチに相当する数だけ内部スイッチ
の数を削減することができ、削減した内部スイッチ分の
電力ロス及びコストを低減することができる。

【００３７】ところで、請求項４記載の電源切換装置に
おけるスイッチ及び内部スイッチの少なくとも一方が故
障した場合には、電源切換装置に大電流が流れてしまう
場合がある。

【００３８】この場合に対応するために、上記スイッチ
制御手段は、内部スイッチ及びスイッチの少なくとも一
方が故障した際に内部スイッチ及びスイッチを全て遮断
するように制御することが好ましい。これによって大電
流を停止することができ、安全性を向上することができ
る。

【００３９】また、上記電源切換装置における内部スイ
ッチ及びスイッチが電界効果トランジスタである場合に
は、同一の電力供給路上の内部スイッチ及びスイッチを
各々の内部ダイオードが同一極性で接続されるように配
置する形態とすることができる。これによって、スイッ
チ及び内部スイッチを１個ずつ備えるのみで各バッテリ
間の短絡を防止することが可能となる。

【００４０】更に、請求項７記載のコンピュータは、請
求項４乃至請求項６の何れか１項記載の電源切換装置を
備えると共に、該電源切換装置における負荷がコンピュ
ータ負荷とされたものであるので、内部スイッチの数を
削減することができ、削減した内部スイッチ分の電力ロ
ス及びコストを低減することができる。

【００４１】一方、請求項８記載の電源切換装置は、外
部電源及び複数のバッテリにより負荷に電力を供給する
ための電源切換装置であって、上記外部電源の電力を上
記負荷に供給する外部電力回路と、該外部電力回路から
の電力により上記複数のバッテリの少なくとも１つを充
電する充電回路とが備えられている。ここで、上記バッ
テリには、リチウム・イオン電池、ニッケル水素電池、
ニッケル・カドミウム電池等を含めることができる。

【００４２】また、この電源切換装置には、上記バッテ
リの各々から上記負荷に至る電力供給路上に各々設けら
れると共に、ダイオードが並列に設けられた２つのスイ
ッチを各ダイオードの同一極性端子が接続されるように
直列接続して構成した複数の直列回路が備えられてい
る。すなわち、この直列回路は、各ダイオードのアノー
ド同士又はカソード同士が接続されるように２つのスイ
ッチが直列接続されて構成されたものである。

【００４３】更に、この電源切換装置には、上記充電回
路から上記複数のバッテリの各々に至る電力供給路上に
各々設けられると共に、ダイオードが並列に設けられた
スイッチを、対応する上記直列回路における２つのスイ
ッチの接続点に、ダイオードが上記２つのスイッチに設
けられているダイオードと同一極性端子が接続されるよ
うに接続して構成したスイッチ回路が備えられている。

【００４４】このように構成された電源切換装置では、
上記直列回路を構成する２つのスイッチのうちのバッテ
リ側に位置するスイッチを、バッテリからの放電時及び
バッテリへの充電時に共用することができるので、この
ようにスイッチを共用しない場合に比較してスイッチ回
路の数を削減することができ、コストを低減することが
できる。

【００４５】また、このように構成された電源切換装置
では、上記直列回路を構成する２つのスイッチのうちの
負荷側に位置するスイッチを、バッテリからの放電時に
使用すると共に、バッテリへの充電時の充電回路の短絡
防止用として使用することができるので、充電回路の短
絡防止用に専用のスイッチを放電パス上に設ける場合に
比較して放電パス上のスイッチの数を削減することがで
き、放電パス上の電力ロスを低減することができる。

【００４６】なお、請求項９記載の発明のように、請求
項８記載の電源切換装置におけるスイッチとしては、電
界効果トランジスタを適用することが好ましい。すなわ
ち、通常、電界効果トランジスタには内部ダイオードが
並列に形成されているので、この内部ダイオードをスイ
ッチに並列に設けるダイオードとして用いることがで
き、構成を簡易化することができる。

【００４７】更に、請求項１０記載のコンピュータは、
請求項８又は請求項９記載の電源切換装置を備えると共
に、該電源切換装置における負荷がコンピュータ負荷と
されたものであるので、コストを低減することができる
と共に、放電パス上の電力ロスを低減することができ
る。

【００４８】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。

【００４９】〔第１実施形態〕図１には、本発明が適用
された典型的なパーソナル・コンピュータ（ＰＣ）から
成るコンピュータ・システム１０のハードウェア構成が
サブシステム毎に模式的に示されている。本発明を適用
したＰＣの一例は、ＯＡＤＧ（PC Open Architecture D
eveloper's Group）仕様に準拠し、オペレーティング・
システム（ＯＳ）として米マイクロソフト社の“Ｗｉｎ
ｄｏｗｓ９８又はＮＴ”又は米ＩＢＭ社の“ＯＳ／２”
を搭載したノートブック型のＰＣ１２（図２参照）であ
る。以下、コンピュータ・システム１０の各部について
説明する。

【００５０】コンピュータ・システム１０全体の頭脳で
あるＣＰＵ１４は、ＯＳの制御下で、各種プログラムを
実行する。ＣＰＵ１４は、例えば米インテル社製のＣＰ
Ｕチップ“Ｐｅｎｔｉｕｍ”や、ＡＭＤ社等の他社製の
ＣＰＵでも良いし、ＩＢＭ社製の“ＰｏｗｅｒＰＣ”で
も良い。

【００５１】ＣＰＵ１４は、自身の外部ピンに直結され
たプロセッサ直結バスとしてのＦＳ（FrontSide）バス
１８、高速のＩ／Ｏ装置用バスとしてのＰＣＩ（Periph
eralComponent Interconnect）バス２０、及び低速のＩ
／Ｏ装置用バスとしてのＩＳＡ（Industry Standard Ar
chitecture）バス２２という３階層のバスを介して、後
述の各ハードウェア構成要素と相互接続されている。

【００５２】ＦＳバス１８とＰＣＩバス２０は、一般に
メモリ／ＰＣＩ制御チップと呼ばれるＣＰＵブリッジ
（ホスト−ＰＣＩブリッジ）２４によって連絡されてい
る。

【００５３】メイン・メモリ１６は、ＣＰＵ１４の実行
プログラムの読み込み領域として、或いは実行プログラ
ムの処理データを書き込む作業領域として利用される書
き込み可能メモリである。

【００５４】なお、ここでいう実行プログラムには、Ｗ
ｉｎｄｏｗｓ９８等のＯＳ、周辺機器類をハードウェア
操作するための各種デバイスドライバ、特定業務に向け
られたアプリケーション・プログラムや、フラッシュＲ
ＯＭ７２に格納されたＢＩＯＳ（Basic Input/Output S
ystem：キーボードやフロッピーディスク・ドライブ等
の各ハードウェアの入出力操作を制御するためのプログ
ラム）等のファームウェアが含まれる。

【００５５】ＰＣＩバス２０は、比較的高速なデータ伝
送が可能なタイプのバスであり、カードバス・コントロ
ーラ３０のような比較的高速で駆動するＰＣＩデバイス
類がこれに接続される。

【００５６】ビデオ・サブシステム２６は、ビデオに関
連する機能を実現するためのサブシステムであり、ＣＰ
Ｕ１４からの描画命令を実際に処理し、処理した描画情
報をビデオメモリ（ＶＲＡＭ）に一旦書き込むと共に、
ＶＲＡＭから描画情報を読み出して液晶ディスプレイ
（ＬＣＤ）２８（図２参照）に描画データとして出力す
るビデオ・コントローラを含む。

【００５７】また、ＰＣＩバス２０にはカードバス・コ
ントローラ３０、オーディオ・サブシステム３２、ドッ
キング・ステーション・インタフェース（ＤｏｃｋＩ
／Ｆ）３４及びミニＰＣＩスロット３６が各々接続され
ている。カードバス・コントローラ３０は、ＰＣＩバス
２０のバスシグナルをＰＣＩカードバス・スロット３８
のインタフェース・コネクタ（カードバス）に直結させ
るための専用コントローラである。カードバス・スロッ
ト３８には、例えばＰＣ１２本体の壁面に配設され、Ｐ
ＣＭＣＩＡ（Personal Computer Memory Association）
／ＪＥＩＤＡ（Japan Electronic Industry Developmen
t Association）が策定した仕様（例えば“PC Card Sta
ndard 95”）に準拠したＰＣカード４０が装填される。

【００５８】ＤｏｃｋＩ／Ｆ３４は、ＰＣ１２とドッ
キング・ステーション（図示省略）を接続するためのハ
ードウェアである。また、ミニＰＣＩスロット３６に
は、例えばコンピュータ・システム１０をネットワーク
（例えばＬＡＮ）に接続するためのネットワーク・アダ
プタ４２が接続される。

【００５９】ＰＣＩバス２０とＩＳＡバス２２はＩ／Ｏ
ブリッジ４４によって相互に接続されている。Ｉ／Ｏブ
リッジ４４は、ＰＣＩバス２０とＩＳＡバス２２とのブ
リッジ機能、ＩＤＥ（Integrated Drive Electronics）
インタフェース機能、ＵＳＢ（Universal Serial Bus）
機能等を備えていると共に、リアルタイムクロック（Ｒ
ＴＣ）を内蔵しており、例えばインテル社製のＰＩＩＸ
４というデバイス（コアチップ）を用いることができ
る。ＩＤＥインタフェース機能によって実現されるＩＤ
Ｅインタフェースには、ＩＤＥハードディスク・ドライ
ブ（ＨＤＤ）４６が接続される他、ＩＤＥＣＤ−ＲＯ
Ｍドライブ４８がＡＴＡＰＩ（AT Attachment Packet I
nterface）接続される。

【００６０】また、Ｉ／Ｏブリッジ４４にはＵＳＢポー
トが設けられており、このＵＳＢポートは、例えばＰＣ
１２本体の壁面等に設けられたＵＳＢコネクタ５０と接
続されている。

【００６１】更に、Ｉ／Ｏブリッジ４４にはＳＭバスを
介してＥＥＰＲＯＭ９４が接続されている。ＥＥＰＲＯ
Ｍ９４はユーザによって登録されたパスワードやスーパ
ーバイザー・パスワード、製品シリアル番号等の情報を
保持するためのメモリであり、不揮発性で記憶内容を電
気的に書き替え可能とされている。

【００６２】また、Ｉ／Ｏブリッジ４４は電源回路５４
に接続されている。電源回路５４はＡＣアダプタ６２、
メイン電池６４Ａ又はセカンド電池６４Ｂを充電するた
めの充電回路６８、及びコンピュータ・システム１０で
使用される５Ｖ、３．３Ｖ等の直流定電圧を生成するＤ
Ｃ／ＤＣコンバータ６６等の回路を備えている。

【００６３】一方、Ｉ／Ｏブリッジ４４を構成するコア
チップの内部には、コンピュータ・システム１０の電源
状態を管理するための内部レジスタと、該内部レジスタ
の操作を含むコンピュータ・システム１０の電源状態の
管理を行うロジック（ステートマシーン）が設けられて
いる。

【００６４】上記ロジックは電源回路５４との間で各種
の信号を送受し、この信号の送受により、電源回路５４
からコンピュータ・システム１０への実際の給電状態を
認識し、電源回路５４は上記ロジックからの指示に応じ
てコンピュータ・システム１０への電力供給を制御す
る。

【００６５】ＩＳＡバス２２はＰＣＩバス２０よりもデ
ータ転送速度が低いバスであり、ＳｕｐｅｒＩ／Ｏコ
ントローラ７０、ＥＥＰＲＯＭ等から成るフラッシュＲ
ＯＭ７２、ＣＭＯＳ７４、ゲートアレイ・ロジック７６
に接続されたエンベデッド・コントローラ８０に加え、
キーボード／マウスコントローラのような比較的低速で
動作する周辺機器類（何れも図示省略）を接続するのに
用いられる。

【００６６】ＳｕｐｅｒＩ／Ｏコントローラ７０には
Ｉ／Ｏポート７８が接続されている。ＳｕｐｅｒＩ／
Ｏコントローラ７０は、フロッピー（登録商標）ディス
ク・ドライブ（ＦＤＤ）の駆動、パラレル・ポートを介
したパラレル・データの入出力、シリアル・ポートを介
したシリアル・データの入出力を制御する。

【００６７】フラッシュＲＯＭ７２は、ＢＩＯＳ等のプ
ログラムを保持するためのメモリであり、不揮発性で記
憶内容を電気的に書き替え可能とされている。また、Ｃ
ＭＯＳ７４は揮発性の半導体メモリがバックアップ電源
に接続されて構成されており、不揮発性でかつ高速の記
憶手段として機能する。

【００６８】エンベデッド・コントローラ８０は、図示
しないキーボードのコントロールを行うと共に、内蔵さ
れたパワー・マネージメント・コントローラによってゲ
ートアレイ・ロジック７６と協働して電源管理機能の一
部を担う。

【００６９】図３には、メイン電池６４Ａ及びセカンド
電池６４Ｂの内部構成、及びＰＣ１２の内部回路１２０
（ＡＣアダプタ６２、メイン電池６４Ａ及びセカンド電
池６４Ｂ以外のコンポーネント）のＤＣ−ＤＣコンバー
タ６６への電力供給に関する部分の構成が示されてい
る。

【００７０】同図に示すように、本第１実施形態に係る
メイン電池６４Ａは、定格電圧４．２Ｖのリチウム・イ
オン電池を３本直列接続して構成されたバッテリ１１２
Ａと、バッテリ１１２Ａの過放電及び過充電を防止する
保護回路１１０Ａと、保護回路１１０Ａの近傍に設けら
れて該保護回路１１０Ａ近傍の温度を検出するサーミス
タＴＨ１と、を含んで構成されている。なお、保護回路
１１０Ａは図９に示した保護回路と同様のものであり、
過充電保護用のＦＥＴ６と過放電保護用のＦＥＴ７とを
内部ダイオードのカソード同士が接続されるように直列
接続して構成されている。

【００７１】バッテリ１１２Ａのハイレベル側端子は保
護回路１１０ＡのＦＥＴ６のソースＳに接続され、保護
回路１１０ＡのＦＥＴ７のドレインＤは対応する＋端子
に接続されている。ここで、保護回路１１０ＡのＦＥＴ
７のゲートＧは対応するＣ端子に接続されており、ＦＥ
Ｔ７のスイッチング動作は外部からのコントロール信号
Ｃ１２によって制御することができる。

【００７２】また、バッテリ１１２Ａのローレベル側端
子は対応する−端子に接続されると共に、サーミスタＴ
Ｈ１を介して対応するＴ端子に接続されている。

【００７３】セカンド電池６４Ｂもメイン電池６４Ａと
同様の構成とされており、定格電圧４．２Ｖのリチウム
・イオン電池を３本直列接続して構成されたバッテリ１
１２Ｂと、バッテリ１１２Ｂの過放電及び過充電を防止
する保護回路１１０Ｂと、保護回路１１０Ｂの近傍に設
けられて該保護回路１１０Ｂ近傍の温度を検出するサー
ミスタＴＨ２と、を含んで構成されている。保護回路１
１０Ｂは図９に示した保護回路と同様のものであり、過
充電保護用のＦＥＴ８と過放電保護用のＦＥＴ９とを内
部ダイオードのカソード同士が接続されるように直列接
続して構成されている。

【００７４】バッテリ１１２Ｂのハイレベル側端子は保
護回路１１０ＢのＦＥＴ８のソースＳに接続され、保護
回路１１０ＢのＦＥＴ９のドレインＤは対応する＋端子
に接続されている。ここで、保護回路１１０ＢのＦＥＴ
９のゲートＧは対応するＣ端子に接続されており、ＦＥ
Ｔ９のスイッチング動作は外部からのコントロール信号
Ｃ２２によって制御することができる。

【００７５】また、バッテリ１１２Ｂのローレベル側端
子は対応する−端子に接続されると共に、サーミスタＴ
Ｈ２を介して対応するＴ端子に接続されている。

【００７６】一方、内部回路１２０には、ＡＣアダプタ
６２のハイレベル側端子が接続されるＡ１端子からＤＣ
−ＤＣコンバータ６６の入力端に至る電力供給ラインＬ
が設けられており、ＡＣアダプタ６２が内部回路１２０
に接続された状態でＤＣ−ＤＣコンバータ６６にはＡＣ
アダプタ６２からの電力が電力供給ラインＬを介して供
給される。

【００７７】また、内部回路１２０には、メイン電池６
４Ａが接続される＋端子と電源供給ラインＬとの間に設
けられたＦＥＴ１、及びセカンド電池６４Ｂが接続され
る＋端子と電源供給ラインＬとの間に設けられたＦＥＴ
２が備えられている。

【００７８】なお、本実施の形態に係るＰＣ１２にはバ
ッテリパック収納部（図示省略）が設けられており、該
バッテリパック収納部に上記メイン電池６４Ａ及びセカ
ンド電池６４Ｂは取り外し可能に装着されている。ま
た、メイン電池６４Ａ及びセカンド電池６４Ｂはバッテ
リパック収納部に装着された状態で、各々Ｃ端子、＋端
子、Ｔ端子及び−端子を介して内部回路１２０に接続さ
れている。

【００７９】ＦＥＴ１及びＦＥＴ２は各々内部ダイオー
ドのアノードが＋端子側となり、カソードが電源供給ラ
インＬ側となるように接続されている。なおＦＥＴとし
てはパワーＭＯＳＦＥＴが使用できる。

【００８０】一方、電力供給ラインＬとＦＥＴ１のドレ
インＤとの間には急速充電機能とトリクル充電機能とを
有する充電回路６８が設けられている。また、ＦＥＴ１
とＦＥＴ２のドレインＤは相互に接続されており、この
接続点と電力供給ラインＬとの間には充電回路６８によ
るメイン電池６４Ａ又はセカンド電池６４Ｂの充電中に
おける充電回路６８の短絡を防止するためにＦＥＴ３が
設けられている。すなわちＦＥＴ３は、充電回路６８に
よりメイン電池６４Ａ又はセカンド電池６４Ｂが充電さ
れているときはオフされ、メイン電池６４Ａ又はセカン
ド電池６４ＢからＤＣ−ＤＣコンバータ６６に対して直
流電力を供給するときにはオンされる。なお、ＦＥＴ３
にはカソードがドレインＤに接続され、かつアノードが
ソースＳに接続された内部ダイオードが形成されてい
る。

【００８１】また、ＦＥＴ１、ＦＥＴ２及びＦＥＴ３の
各々のゲートＧには、対応するＦＥＴ駆動回路を介して
エンベデッド・コントローラ８０のコントロール信号Ｃ
１１、Ｃ２１及びＣ３を出力する出力端に各々接続され
ており、ＦＥＴ１、ＦＥＴ２及びＦＥＴ３の各々のスイ
ッチング動作は、エンベデッド・コントローラ８０によ
り、対応するコントロール信号によって制御される。

【００８２】また、メイン電池６４Ａが接続されるＣ端
子にはエンベデッド・コントローラ８０のコントロール
信号Ｃ１２を出力する出力端が接続されており、メイン
電池６４Ａに内蔵された保護回路１１０ＡのＦＥＴ７の
スイッチング動作はエンベデッド・コントローラ８０に
よりコントロール信号Ｃ１２によって制御される。

【００８３】更に、セカンド電池６４Ｂが接続されるＣ
端子にはエンベデッド・コントローラ８０のコントロー
ル信号Ｃ２２を出力する出力端が接続されており、セカ
ンド電池６４Ｂに内蔵された保護回路１１０ＢのＦＥＴ
９のスイッチング動作はエンベデッド・コントローラ８
０によりコントロール信号Ｃ２２によって制御される。

【００８４】一方、メイン電池６４Ａが接続されるＴ端
子は直流５Ｖに抵抗Ｒ１を介してプルアップされた接続
ラインを介してエンベデッド・コントローラ８０に接続
されており、セカンド電池６４Ｂが接続されるＴ端子は
直流５Ｖに抵抗Ｒ２を介してプルアップされた接続ライ
ンを介してエンベデッド・コントローラ８０に接続され
ている。

【００８５】ここで、メイン電池６４Ａが内部回路１２
０に接続されていないときには、Ｔ端子に接続されたエ
ンベデッド・コントローラ８０の入力端の電圧ＶＸは５
Ｖとなる。このときの電圧ＶＸは、サーミスタＴＨ１に
より検出される温度に換算すると、例えば−５０°Ｃと
いうような、現実には有り得ない温度になる。一方、メ
イン電池６４Ａが内部回路１２０に接続されると電圧Ｖ
Ｘは次の式に示される値となる。

【００８６】ＶＸ＝５×Ｒｔｈ／（Ｒ１Ｘ＋Ｒｔｈ）ここで、ＲｔｈはサーミスタＴＨ１の抵抗値、Ｒ１Ｘは
抵抗Ｒ１の抵抗値である。このときの電圧ＶＸを温度に
換算すると、例えば３０°Ｃといった通常の温度にな
る。従って、エンベデッド・コントローラ８０は、閾値
を−１０°Ｃ等に予め設定しておき、電圧ＶＸに対応す
る温度が上記閾値以上であるときにメイン電池６４Ａが
内部回路１２０に接続されていると判断し、電圧ＶＸに
対応する温度が上記閾値より小さなときにはメイン電池
６４Ａは接続されていないと判断することができる。

【００８７】これと同様に、エンベデッド・コントロー
ラ８０はセカンド電池６４Ｂの接続状態を判断すること
ができる。

【００８８】サーミスタＴＨ１、ＴＨ２の代替えとして
単なる抵抗を用いることもできるが、この場合は電圧Ｖ
Ｘが５Ｖであれば電池が内部回路１２０に接続されてお
らず、５Ｖより小さければ接続されていると判断するこ
とができる。

【００８９】なお、図示は省略するが、ＦＥＴ１及びＦ
ＥＴ２の各々の近傍にはＰＴＣ（Positive Temperature
Coefficient）サーミスタが設けられており、このサー
ミスタによってエンベデッド・コントローラ８０はＦＥ
Ｔ１近傍及びＦＥＴ２近傍の各々の温度の急激な変化を
検知することができる。

【００９０】なお、ＡＣアダプタ６２のローレベル側端
子が接続されるＡ２端子、メイン電池６４Ａが接続され
る−端子、及びセカンド電池６４Ｂが接続される−端子
は内部回路１２０内において接続されている。

【００９１】本第１実施形態に係るエンベデッド・コン
トローラ８０では、ＡＣアダプタ６２、メイン電池６４
Ａ及びセカンド電池６４ＢによってＰＣ１２を動作させ
る際の各種モードにおけるコントロール信号Ｃ１１、Ｃ
１２、Ｃ２１及びＣ２２の状態が表１に示されるように
予め定められている。

【００９２】

【表１】

【００９３】なお、表１におけるモード２（遷移１）、
モード３（遷移２）及びモード４（遷移３）は、メイン
電池６４Ａによる動作とセカンド電池６４Ｂによる動作
との間の切り換え時において設定されるモードである
が、モード３についてはＡＣアダプタ６２による動作時
やシステムのオフ時においても設定されるモードであ
る。

【００９４】メイン電池６４Ａ及びセカンド電池６４Ｂ
が本発明の電源装置に、エンベデッド・コントローラ８
０が本発明のスイッチ制御手段に、ＦＥＴ７及びＦＥＴ
９が本発明のスイッチに、ＦＥＴ１及びＦＥＴ２が本発
明の内部スイッチに、バッテリ１１２Ａ及び１１２Ｂが
本発明のバッテリに、各々相当する。

【００９５】なお、コンピュータ・システム１０を構成
するためには、図１及び図３に示した以外にも多くの電
気回路が必要である。但し、これらは当業者には周知で
あり、また、本発明の要旨を構成するものではないの
で、本明細書中では説明を省略する。また、図面の錯綜
を回避するため、図中の各ハードウェア・ブロック間の
接続も一部しか図示していないことを付記しておく。

【００９６】次に、本第１実施形態に係るＰＣ１２の電
源切り換えに関する作用を説明する。まず、図４を参照
して、正常動作時の作用を説明する。なお、図４は正常
動作時のエンベデッド・コントローラ８０の電源切り換
えに関する動作の流れを示すフローチャートである。ま
た、ここではＡＣアダプタ６２、メイン電池６４Ａ及び
セカンド電池６４Ｂの何れかによってＰＣ１２を動作さ
せる場合の作用について説明する。更に、ここでは電池
を充電する動作を除いて説明する。従って、ここでのＦ
ＥＴ３は、エンベデッド・コントローラ８０によってオ
ンされた状態で維持される。

【００９７】同図のステップ２００では、ＰＣ１２をメ
イン電池６４Ａによって動作させるのか否かを判定し、
メイン電池６４Ａで動作させない場合（否定判定の場
合）はステップ２０２へ移行してＰＣ１２をセカンド電
池６４Ｂによって動作させるのか否かを判定し、セカン
ド電池６４Ｂで動作させない場合（否定判定の場合）は
ステップ２０４へ移行してＰＣ１２をＡＣアダプタ６２
からの電力によって動作させるのか否かを判定し、ＡＣ
アダプタ６２からの電力によって動作させる場合（肯定
判定の場合）はステップ２２４へ移行して表１に示され
るモード３を設定した後に上記ステップ２００へ戻る。

【００９８】上記ステップ２２４の処理によって、ＦＥ
Ｔ１及びＦＥＴ２が共にオフされ、保護回路１１０Ａの
ＦＥＴ７及び保護回路１１０ＢのＦＥＴ９が共にオンさ
れて、ＡＣアダプタ６２が何らかの原因で離脱された場
合であってもメイン電池６４Ａ又はセカンド電池６４Ｂ
からＤＣ−ＤＣコンバータ６６に電力を供給することが
できるようになる。

【００９９】一方、上記ステップ２０４においてＰＣ１
２をＡＣアダプタ６２からの電力によって動作させない
と判定された場合（否定判定された場合）にはシステム
をオフするものと見なしてステップ２２２へ移行し、表
１に示されるモード３を設定した後に本動作を終了す
る。上記ステップ２２２の処理によって、ＦＥＴ１及び
ＦＥＴ２が共にオフされ、保護回路１１０ＡのＦＥＴ７
及び保護回路１１０ＢのＦＥＴ９が共にオンされて、シ
ステム起動時にメイン電池６４Ａ及びセカンド電池６４
Ｂの何れからでもＤＣ−ＤＣコンバータ６６に電力を供
給することができるようになる。

【０１００】なお、上記ステップ２００のメイン電池６
４Ａで動作させるか否かの判定は、ＡＣアダプタ６２が
内部回路１２０に接続されておらず、かつメイン電池６
４ＡがＤＣ−ＤＣコンバータ６６に電力供給が可能な残
容量を有している場合にメイン電池６４Ａで動作させる
ものと判定することによって行う。

【０１０１】また、上記ステップ２０２のセカンド電池
６４Ｂで動作させるか否かの判定は、ＡＣアダプタ６２
が内部回路１２０に接続されておらず、かつセカンド電
池６４ＢがＤＣ−ＤＣコンバータ６６に電力供給が可能
な残容量を有している場合にセカンド電池６４Ｂで動作
させるものと判定することによって行う。

【０１０２】更に、上記ステップ２０４のＡＣアダプタ
６２からの電力によって動作させるのか否かの判定は、
ＡＣアダプタ６２が内部回路１２０に接続されている場
合にＡＣアダプタ６２からの電力によって動作させるも
のと判定することによって行う。

【０１０３】上記ステップ２００においてＰＣ１２をメ
イン電池６４Ａで動作させると判定された場合（肯定判
定された場合）はステップ２０６へ移行して表１に示さ
れるモード１を設定する。これによって、ＦＥＴ１及び
保護回路１１０ＡのＦＥＴ７が共にオンされ、ＦＥＴ２
及び保護回路１１０ＢのＦＥＴ９が共にオフされて、メ
イン電池６４ＡからＤＣ−ＤＣコンバータ６６に至る放
電パスが形成されると共に、メイン電池６４Ａとセカン
ド電池６４Ｂとの短絡を防止することができる。なお、
電池の短絡は発煙、発火等を引き起こす場合があるた
め、好ましくない。

【０１０４】次のステップ２０８では、ＰＣ１２に電力
を供給する電池をセカンド電池６４Ｂに移行させるか否
かを判定し、移行させる場合（肯定判定の場合）はステ
ップ２１０へ移行する。なお、上記ステップ２０８のセ
カンド電池６４Ｂに移行させるか否かの判定は、メイン
電池６４Ａの残容量が所定量（例えば０（零））となっ
た場合にセカンド電池６４Ｂに移行させるものと判定す
ることによって行う。

【０１０５】ステップ２１０では、それまでのモード１
からモード２に移行した後にモード３に移行し、その後
モード４に移行した後にモード５へ移行する。これによ
って各ＦＥＴ（ＦＥＴ１、ＦＥＴ７、ＦＥＴ２、ＦＥＴ
９）のスイッチング状態は、各々（オン、オン、オフ、
オフ）→（オフ、オン、オフ、オフ）→（オフ、オン、
オフ、オン）→（オフ、オフ、オフ、オン）→（オフ、
オフ、オン、オン）と順に遷移する。ここで、各モード
間の移行は、各々１ミリ秒程度あれば十分である。この
ようにモードを順に切り換えていくことによって、電池
の短絡を防止することができると共に、ＤＣ−ＤＣコン
バータ６６に供給している電力の瞬断を防止することが
できる。なお、ＤＣ−ＤＣコンバータ６６に供給してい
る電力の瞬断は、ＰＣ１２のシャット・ダウンを引き起
こす場合があり、好ましくない。

【０１０６】ステップ２１０の処理が終了すると後述す
るステップ２１６へ移行する。

【０１０７】一方、上記ステップ２０８でＰＣ１２に電
力を供給する電池をセカンド電池６４Ｂに移行させない
と判定された場合（否定判定された場合）はステップ２
１２へ移行してシステムがオフされる状態にあるか否か
を判定し、オフされる状態にある場合（肯定判定の場
合）は上記ステップ２２２へ移行し、オフされる状態に
ない場合（否定判定の場合）には上記ステップ２０８へ
戻る。なお、上記ステップ２１２のシステムがオフされ
る状態にあるか否かの判定は、ＰＣ１２の図示しないパ
ワー・スイッチがオフされたか否かに基づいて行うこと
ができる。

【０１０８】一方、上記ステップ２０２においてＰＣ１
２をセカンド電池６４Ｂで動作させると判定された場合
（肯定判定された場合）はステップ２１４へ移行して表
１に示されるモード５を設定する。これによって、ＦＥ
Ｔ１及び保護回路１１０ＡのＦＥＴ７が共にオフされ、
ＦＥＴ２及び保護回路１１０ＢのＦＥＴ９が共にオンさ
れて、セカンド電池６４ＢからＤＣ−ＤＣコンバータ６
６に至る放電パスが形成されると共に、メイン電池６４
Ａとセカンド電池６４Ｂとの短絡を防止することができ
る。

【０１０９】次のステップ２１６では、ＰＣ１２に電力
を供給する電池をメイン電池６４Ａに移行させるか否か
を判定し、移行させる場合（肯定判定の場合）にはステ
ップ２１８へ移行する。なお、上記ステップ２１６のメ
イン電池６４Ａに移行させるか否かの判定は、セカンド
電池６４Ｂの残容量が所定量（例えば０（零））となっ
た場合にメイン電池６４Ａに移行させるものと判定する
ことによって行う。

【０１１０】ステップ２１８では、それまでのモード５
からモード４に移行した後にモード３に移行し、その後
モード２に移行した後にモード１へ移行する。これによ
って各ＦＥＴ（ＦＥＴ１、ＦＥＴ７、ＦＥＴ２、ＦＥＴ
９）のスイッチング状態は、各々（オフ、オフ、オン、
オン）→（オフ、オフ、オフ、オン）→（オフ、オン、
オフ、オン）→（オフ、オン、オフ、オフ）→（オン、
オン、オフ、オフ）と順に遷移する。ここで、各モード
間の移行は、各々１ミリ秒程度あれば十分である。この
ようにモードを順に切り換えていくことによって、電池
の短絡を防止することができると共に、ＤＣ−ＤＣコン
バータ６６に供給している電力の瞬断を防止することが
できる。

【０１１１】ステップ２１８の処理が終了すると上記ス
テップ２０８へ戻る。

【０１１２】一方、上記ステップ２１６でＰＣ１２に電
力を供給する電池をメイン電池６４Ａに移行させないと
判定された場合（否定判定された場合）はステップ２２
０へ移行してシステムがオフされる状態にあるか否かを
判定し、オフされる状態にある場合（肯定判定の場合）
は上記ステップ２２２へ移行し、オフされる状態にない
場合（否定判定の場合）には上記ステップ２１６へ戻
る。

【０１１３】次に、図５を参照して、異常動作時の作用
を説明する。なお、図５は異常動作時のエンベデッド・
コントローラ８０の電源切り換えに関する動作の流れを
示すフローチャートである。

【０１１４】同図のステップ２５０では、サーミスタＴ
Ｈ１による温度Ｔ１及びサーミスタＴＨ２による温度Ｔ
２を取得し、次のステップ２５２では、温度Ｔ１が所定
温度ＴＸより高いか否かを判定し、高い場合（肯定判定
の場合）はステップ２６２へ移行し、高くない場合（否
定判定の場合）にはステップ２５４へ移行して温度Ｔ２
が所定温度ＴＸより高いか否かを判定し、高い場合（肯
定判定の場合）はステップ２６２へ移行し、高くない場
合（否定判定の場合）にはステップ２５６へ移行する。
ここで、上記所定温度ＴＸとしては、この温度より温度
Ｔ１又は温度Ｔ２が高ければ、ＦＥＴ１、ＦＥＴ２、Ｆ
ＥＴ７、ＦＥＴ９のうち、何れかのＦＥＴが短絡故障
し、電池間の短絡が発生していると見なされる温度を適
用することができる。

【０１１５】ステップ２５６では、図示しないＰＴＣサ
ーミスタによるＦＥＴ１近傍の温度ＰＴ１及びＦＥＴ２
近傍の温度ＰＴ２を取得し、次のステップ２５８では、
温度ＰＴ１が所定温度ＰＸより高いか否かを判定し、高
い場合（肯定判定の場合）はステップ２６２へ移行し、
高くない場合（否定判定の場合）にはステップ２６０へ
移行して温度ＰＴ２が所定温度ＰＸより高いか否かを判
定し、高い場合（肯定判定の場合）はステップ２６２へ
移行し、高くない場合（否定判定の場合）には上記ステ
ップ２５０へ戻る。ここで、上記所定温度ＰＸとして
は、この温度より温度ＰＴ１又は温度ＰＴ２が高けれ
ば、ＦＥＴ１、ＦＥＴ２、ＦＥＴ７、ＦＥＴ９のうち、
何れかのＦＥＴが短絡故障し、電池間の短絡が発生して
いると見なされる温度を適用することができる。

【０１１６】ステップ２６２では、コントロール信号Ｃ
１１、Ｃ１２、Ｃ２１、Ｃ２２を全てオフとすることに
よって全てのＦＥＴ（ＦＥＴ１、ＦＥＴ７、ＦＥＴ２及
びＦＥＴ９）をオフする。

【０１１７】すなわち、本ステップ２６２が実行される
ときは、ＦＥＴ１、ＦＥＴ７、ＦＥＴ２及びＦＥＴ９の
うちの少なくとも１つが短絡故障を起こしている場合で
あるので、この場合に上記全てのＦＥＴをオフすること
によって大電流を停止することができ、安全性を向上す
ることができる。

【０１１８】以上詳細に説明したように、本第１実施形
態に係るＰＣ１２では、メイン電池及びセカンド電池に
保護回路として備えられているＦＥＴを電源切り換えを
行うためのスイッチとして用いているので、内部回路に
備えるべきＦＥＴの数を削減することができ、削減した
ＦＥＴによる電力ロス及びコストを低減することができ
る。

【０１１９】また、本第１実施形態に係るＰＣ１２で
は、内部回路に備えられた電源切り換え用のＦＥＴ、メ
イン電池に備えられた電源切り換え用のＦＥＴ、及びセ
カンド電池に備えられた電源切り換え用のＦＥＴの少な
くとも１つが故障した際に全ての電源切り換え用のＦＥ
Ｔを遮断するように制御しているので、大電流を停止す
ることができ、安全性を向上することができる。

【０１２０】〔第２実施形態〕上記第１実施形態では、
メイン電池及びセカンド電池の保護回路に備えられてい
るＦＥＴのスイッチング動作をＰＣ１２のエンベデッド
・コントローラ８０によって直接制御する場合の一形態
について説明したが、本第２実施形態では、メイン電池
及びセカンド電池にＣＰＵ等のコントローラが設けられ
ており、該コントローラを介して保護回路のＦＥＴのス
イッチング動作を間接的に制御する場合の一形態につい
て説明する。

【０１２１】図６には、本第２実施形態に係るメイン電
池６４Ａ’及びセカンド電池６４Ｂ’の内部構成、及び
ＰＣ１２の内部回路１２０（ＡＣアダプタ６２、メイン
電池６４Ａ’及びセカンド電池６４Ｂ’以外のコンポー
ネント）のＤＣ−ＤＣコンバータ６６への電力供給に関
する部分の構成が示されている。

【０１２２】同図に示すように、本第２実施形態に係る
メイン電池６４Ａ’は、メモリ１１６Ａが接続されたＣ
ＰＵ１１４Ａを備えていると共に、保護回路１１０Ａに
備えられたＦＥＴ７（図９も参照）のゲートＧにＣＰＵ
１１４Ａの出力端が接続され、かつＣＰＵ１１４Ａの入
力端が対応するＣ端子に接続されている点が上記第１実
施形態に係るメイン電池６４Ａと異なっている。

【０１２３】同様に、本第２実施形態に係るセカンド電
池６４Ｂ’も、メモリ１１６Ｂが接続されたＣＰＵ１１
４Ｂを備えていると共に、保護回路１１０Ｂに備えられ
たＦＥＴ９のゲートＧにＣＰＵ１１４Ｂの出力端が接続
され、かつＣＰＵ１１４Ｂの入力端が対応するＣ端子に
接続されている点が上記第１実施形態に係るセカンド電
池６４Ｂと異なっている。

【０１２４】メイン電池及びセカンド電池以外の構成は
上記第１実施形態と同様であるので、ここでの説明は省
略する。

【０１２５】ＣＰＵ１１４Ａ及びＣＰＵ１１４Ｂが本発
明の切換制御手段に相当する。

【０１２６】メイン電池６４Ａ’では、対応するＣ端子
を介してエンベデッド・コントローラ８０から入力され
たコントロール信号Ｃ１２に応じて保護回路１１０Ａ内
のＦＥＴ７のスイッチング状態を設定する。同様に、セ
カンド電池６４Ｂ’では、対応するＣ端子を介してエン
ベデッド・コントローラ８０から入力されたコントロー
ル信号Ｃ２２に応じて保護回路１１０Ｂ内のＦＥＴ９の
スイッチング状態を設定する。従って、エンベデッド・
コントローラ８０が上記第１実施形態と同様に動作する
ことによって、本第２実施形態に係るＰＣ１２も上記第
１実施形態と同様に作用すると共に、上記第１実施形態
と同様の効果を奏することができる。

【０１２７】なお、本第２実施形態では、サーミスタに
よる温度をエンベデッド・コントローラが直接取得する
場合について説明したが、本発明はこれに限定されるも
のではなく、電池に内蔵されたＣＰＵを介して取得する
形態とすることもできる。

【０１２８】また、上記各実施形態では、各保護回路に
備えられているＦＥＴのうちの内部ダイオードのカソー
ドがバッテリ側に接続されているもの（図９の場合はＦ
ＥＴ７及びＦＥＴ９）を電源切り換え用として適用する
と共に、図９に示される従来構成において電源切り換え
用に用いられていたＦＥＴのうちの内部ダイオードのカ
ソードがバッテリ側に接続されているもの（図９の場合
はＦＥＴ２及びＦＥＴ４）を削除した場合について説明
したが、本発明はこれに限定されるものではなく、各保
護回路に備えられているＦＥＴのうちの内部ダイオード
のアノードがバッテリ側に接続されているもの（図９の
場合はＦＥＴ６及びＦＥＴ８）を電源切り換え用として
適用すると共に、従来構成において電源切り換え用に用
いられていたＦＥＴのうちの内部ダイオードのアノード
がバッテリ側に接続されているもの（図９の場合はＦＥ
Ｔ１及びＦＥＴ３）を削除する形態とすることもでき
る。この場合も、上記各実施形態と同様の効果を奏する
ことができる。

【０１２９】また、上記各実施形態では、本発明の内部
スイッチ及びスイッチをＦＥＴで構成した場合について
説明したが、本発明はこれに限定されるものではなく、
例えば、ダイオードが並列接続されたリレースイッチ等
により構成することもできる。この場合も、上記各実施
形態と同様の効果を奏することができる。

【０１３０】〔第３実施形態〕第１実施形態及び第２実
施形態では、電池に内蔵されている保護回路に備えられ
たＦＥＴを利用して電源切り換えを行うことにより、電
力ロス及びコストを低減する場合の形態例について説明
したが、本第３実施形態では、図１０に示されるような
従来技術による構成に比較してコストを低減すると共
に、図１１に示されるような従来技術による構成に比較
して電力ロスを低減する場合の形態例について説明す
る。

【０１３１】図７には、本第３実施形態に係るメイン電
池６４Ａ及びセカンド電池６４Ｂの内部構成、及びＰＣ
１２の内部回路１２０のＤＣ−ＤＣコンバータ６６への
電力供給に関する部分の構成が示されている。

【０１３２】同図に示すように、本第３実施形態に係る
メイン電池６４Ａは、定格電圧４．２Ｖのリチウム・イ
オン電池を３本直列接続して構成されたバッテリ１１２
Ａを含んで構成されており、バッテリ１１２Ａのハイレ
ベル側端子は対応する＋端子に接続されており、ローレ
ベル側端子は対応する−端子に接続されている。

【０１３３】また、セカンド電池６４Ｂもメイン電池６
４Ａと同様に定格電圧４．２Ｖのリチウム・イオン電池
を３本直列接続して構成されたバッテリ１１２Ｂを含ん
で構成されており、バッテリ１１２Ｂのハイレベル側端
子は対応する＋端子に接続されており、ローレベル側端
子は対応する−端子に接続されている。

【０１３４】一方、ＰＣ１２の内部回路１２０には、Ａ
Ｃアダプタ６２からＤＣ−ＤＣコンバータ６６に至る電
力供給ラインＬとメイン電池６４Ａとの間に設けられた
第１の直列回路１２２Ａと、上記電力供給ラインＬとセ
カンド電池６４Ｂとの間に設けられた第２の直列回路１
２２Ｂとが備えられている。

【０１３５】第１の直列回路１２２Ａは、ＦＥＴ１１及
びＦＥＴ１２を備えている。また、第２の直列回路１２
２Ｂも第１の直列回路１２２Ａと同様にＦＥＴ２１及び
ＦＥＴ２２を備えている。

【０１３６】ここで、ＦＥＴ１１及びＦＥＴ２１には、
各々カソードがソースＳに接続され、かつアノードがド
レインＤに接続された内部ダイオードＤ１１及びＤ２１
が形成されており、ＦＥＴ１２及びＦＥＴ２２には、各
々カソードがドレインＤに接続され、かつアノードがソ
ースＳに接続された内部ダイオードＤ１２及びＤ２２が
形成されている。

【０１３７】また、ＦＥＴ１１及びＦＥＴ１２は、内部
ダイオードＤ１１及び内部ダイオードＤ１２のアノード
同士が接続され、かつ内部ダイオードＤ１１のカソード
がメイン電池６４Ａに対応する＋端子に、内部ダイオー
ドＤ１２のカソードが電力供給ラインＬに、各々接続さ
れるように構成されている。同様に、ＦＥＴ２１とＦＥ
Ｔ２２とは、内部ダイオードＤ２１及び内部ダイオード
Ｄ２２のアノード同士が接続され、かつ内部ダイオード
Ｄ２１のカソードがセカンド電池６４Ｂに対応する＋端
子に、内部ダイオードＤ２２のカソードが電力供給ライ
ンＬに、各々接続されるように構成されている。

【０１３８】一方、本第３実施形態に係る内部回路１２
０には充電回路６８が備えられている。この充電回路６
８の入力端は電力供給ラインＬに接続されており、出力
端は２つに分岐されて、一方がＦＥＴ１３を介して第１
の直列回路１２２ＡのＦＥＴ１１とＦＥＴ１２との接続
点に接続され、他方がＦＥＴ２３を介して第２の直列回
路１２２ＢのＦＥＴ２１とＦＥＴ２２との接続点に接続
されている。

【０１３９】ここで、ＦＥＴ１３及びＦＥＴ２３には、
各々カソードがドレインＤに接続され、かつアノードが
ソースＳに接続された内部ダイオードＤ１３及びＤ２３
が形成されている。また、ＦＥＴ１３及びＦＥＴ２３は
各々ドレインＤが充電回路６８側となるように設けられ
ている。

【０１４０】また、ＦＥＴ１１、ＦＥＴ１２、ＦＥＴ１
３、ＦＥＴ２１、ＦＥＴ２２、及びＦＥＴ２３の各々の
ゲートＧはエンベデッド・コントローラ８０の互いに異
なる出力端に接続されており、各ＦＥＴのスイッチング
動作はエンベデッド・コントローラ８０からのコントロ
ール信号によって各々独立に制御可能とされている。

【０１４１】なお、ＡＣアダプタ６２のローレベル側端
子が接続されるＡ２端子、メイン電池６４Ａが接続され
る−端子、及びセカンド電池６４Ｂが接続される−端子
は内部回路１２０内において接続されている。

【０１４２】本第３実施形態に係るエンベデッド・コン
トローラ８０では、ＡＣアダプタ６２、メイン電池６４
Ａ及びセカンド電池６４ＢによってＰＣ１２を動作させ
る際の各種モードにおける各ＦＥＴの状態が表２に示さ
れるように予め定められている。

【０１４３】

【表２】

【０１４４】なお、表２におけるモードＣ、モードＤ及
びモードＥは、ＡＣアダプタ６２による動作時と、シス
テムのオフ時との双方において設定されるモードであ
る。

【０１４５】ＡＣアダプタ６２が本発明の外部電力回路
に、充電回路６８が本発明の充電回路に、第１の直列回
路１２２Ａ及び第２の直列回路１２２Ｂが本発明の直列
回路に、ＦＥＴ１３及びＦＥＴ２３が本発明のスイッチ
回路に、各々相当する。

【０１４６】次に、図８を参照して、ＰＣ１２における
電源切り換えに関する作用を説明する。なお、図８はエ
ンベデッド・コントローラ８０の電源切り換えに関する
動作の流れを示すフローチャートである。

【０１４７】同図のステップ３００では、ＰＣ１２をメ
イン電池６４Ａによって動作させるのか否かを判定し、
メイン電池６４Ａで動作させない場合（否定判定の場
合）はステップ３０２へ移行してＰＣ１２をセカンド電
池６４Ｂによって動作させるのか否かを判定し、セカン
ド電池６４Ｂで動作させない場合（否定判定の場合）は
ステップ３０４へ移行してＰＣ１２をＡＣアダプタ６２
からの電力で動作させるのか否かを判定し、ＡＣアダプ
タ６２からの電力で動作させない場合（否定判定の場
合）はステップ３２０へ移行する。

【０１４８】ここで、上記ステップ３００のメイン電池
６４Ａで動作させるか否かの判定は、ＡＣアダプタ６２
が内部回路１２０に接続されておらず、かつメイン電池
６４ＡがＤＣ−ＤＣコンバータ６６に電力供給が可能な
残容量を有している場合にメイン電池６４Ａで動作させ
るものと判定することによって行う。

【０１４９】また、上記ステップ３０２のセカンド電池
６４Ｂで動作させるか否かの判定は、ＡＣアダプタ６２
が内部回路１２０に接続されておらず、かつセカンド電
池６４ＢがＤＣ−ＤＣコンバータ６６に電力供給が可能
な残容量を有している場合にセカンド電池６４Ｂで動作
させるものと判定することによって行う。

【０１５０】更に、上記ステップ３０４のＡＣアダプタ
６２からの電力によって動作させるのか否かの判定は、
ＡＣアダプタ６２が内部回路１２０に接続されている場
合で、かつ図示しないパワー・スイッチがオンの状態の
ときにＡＣアダプタ６２からの電力によって動作させる
ものと判定することによって行う。

【０１５１】上記ステップ３００においてＰＣ１２をメ
イン電池６４Ａで動作させると判定された場合（肯定判
定された場合）はステップ３０６へ移行して表２に示さ
れるモードＡを設定し、その後に上記ステップ３００へ
戻る。上記ステップ３０６の処理によって、ＦＥＴ１１
及びＦＥＴ１２が共にオンされ、残りのＦＥＴが全てオ
フされて、メイン電池６４ＡからＤＣ−ＤＣコンバータ
６６に至る放電パスが形成されると共に、メイン電池６
４Ａとセカンド電池６４Ｂとの短絡を防止することがで
きる。

【０１５２】また、上記ステップ３０２においてＰＣ１
２をセカンド電池６４Ｂで動作させると判定された場合
（肯定判定された場合）はステップ３０８へ移行して表
２に示されるモードＢを設定し、その後に上記ステップ
３００へ戻る。上記ステップ３０８の処理によって、Ｆ
ＥＴ２１及びＦＥＴ２２が共にオンされ、残りのＦＥＴ
が全てオフされて、セカンド電池６４ＢからＤＣ−ＤＣ
コンバータ６６に至る放電パスが形成されると共に、メ
イン電池６４Ａとセカンド電池６４Ｂとの短絡を防止す
ることができる。

【０１５３】また、上記ステップ３０４においてＰＣ１
２をＡＣアダプタ６２からの電力で動作させると判定さ
れた場合（肯定判定された場合）はステップ３１０へ移
行してメイン電池６４Ａを充電すべきか否かを判定し、
充電すべき場合（肯定判定の場合）はステップ３１２へ
移行して表２に示されるモードＤを設定し、その後に上
記ステップ３００に戻る。上記ステップ３１２の処理に
よって、ＦＥＴ１１及びＦＥＴ１３が共にオンされ、残
りのＦＥＴが全てオフされて、充電回路６８からメイン
電池６４Ａに対する充電パスが形成されると共に、充電
回路６８の入力端と出力端との短絡を防止し、かつメイ
ン電池６４Ａとセカンド電池６４Ｂとの短絡を防止する
ことができる。なお、上記ステップ３１０のメイン電池
６４Ａを充電すべきか否かの判定は、メイン電池６４Ａ
の残容量が所定量（例えば満充電時の容量の９０％に相
当する量）以下である場合にメイン電池６４Ａを充電す
べきであると判定することによって行う。

【０１５４】一方、上記ステップ３１０においてメイン
電池６４Ａを充電しないと判定された場合（否定判定の
場合）にはステップ３１４へ移行してセカンド電池６４
Ｂを充電すべきか否かを判定し、充電すべき場合（肯定
判定の場合）はステップ３１６へ移行して表２に示され
るモードＥを設定し、その後に上記ステップ３００に戻
る。上記ステップ３１６の処理によって、ＦＥＴ２１及
びＦＥＴ２３が共にオンされ、残りのＦＥＴが全てオフ
されて、充電回路６８からセカンド電池６４Ｂに対する
充電パスが形成されると共に、充電回路６８の入力端と
出力端との短絡を防止し、かつメイン電池６４Ａとセカ
ンド電池６４Ｂとの短絡を防止することができる。な
お、上記ステップ３１４のセカンド電池６４Ｂを充電す
べきか否かの判定は、セカンド電池６４Ｂの残容量が所
定量（例えば満充電時の容量の９０％に相当する量）以
下である場合にセカンド電池６４Ｂを充電すべきである
と判定することによって行う。

【０１５５】また、上記ステップ３１４においてセカン
ド電池６４Ｂを充電しないと判定された場合（否定判定
の場合）にはステップ３１８へ移行してモードＣを設定
し、その後に上記ステップ３００へ戻る。上記ステップ
３１８の処理によって、ＦＥＴ１１及びＦＥＴ２１が共
にオンされ、残りのＦＥＴが全てオフされて、充電回路
６８とメイン電池６４Ａ及びセカンド電池６４Ｂとの間
が完全に遮断される。

【０１５６】一方、ステップ３２０では、メイン電池６
４Ａを充電すべきか否かを判定し、充電すべき場合（肯
定判定の場合）はステップ３２２へ移行してモードＤを
設定し、その後に上記ステップ３００に戻る。これによ
って、上記ステップ３１２と同様に、充電回路６８から
メイン電池６４Ａに対する充電パスが形成されると共
に、充電回路６８の入力端と出力端との短絡が防止さ
れ、かつメイン電池６４Ａとセカンド電池６４Ｂとの短
絡を防止することができる。

【０１５７】また、上記ステップ３２０においてメイン
電池６４Ａを充電しないと判定された場合（否定判定の
場合）にはステップ３２４へ移行してセカンド電池６４
Ｂを充電すべきか否かを判定し、充電すべき場合（肯定
判定の場合）はステップ３２６へ移行してモードＥを設
定し、その後に上記ステップ３００に戻る。これによっ
て、上記ステップ３１６と同様に、充電回路６８からセ
カンド電池６４Ｂに対する充電パスが形成されると共
に、充電回路６８の入力端と出力端との短絡が防止さ
れ、かつメイン電池６４Ａとセカンド電池６４Ｂとの短
絡を防止することができる。

【０１５８】更に、上記ステップ３２４においてセカン
ド電池６４Ｂを充電しないと判定された場合（否定判定
の場合）にはステップ３２８へ移行してモードＣを設定
し、その後に上記ステップ３００へ戻る。これによっ
て、上記ステップ３１８と同様に、充電回路６８とメイ
ン電池６４Ａ及びセカンド電池６４Ｂとの間が完全に遮
断される。

【０１５９】このように、メイン電池６４ＡからＰＣ１
２への放電パスはＦＥＴ１１及びＦＥＴ１２の２段のＦ
ＥＴで構成され、セカンド電池６４ＢからＰＣ１２への
放電パスはＦＥＴ２１及びＦＥＴ２２の２段のＦＥＴで
構成される。

【０１６０】また、充電回路６８からメイン電池６４Ａ
への充電パスはＦＥＴ１３及びＦＥＴ１１の２段のＦＥ
Ｔで構成され、充電回路６８からセカンド電池６４Ｂへ
の充電パスはＦＥＴ２３及びＦＥＴ２１の２段のＦＥＴ
で構成される。

【０１６１】以上詳細に説明したように、本第３実施形
態に係るＰＣ１２では、第１の直列回路及び第２の直列
回路を構成する各々２つのＦＥＴのうちのバッテリ側に
位置するＦＥＴを、バッテリからの放電時及びバッテリ
への充電時に共用することができるので、このようにＦ
ＥＴを共用しない場合に比較してＦＥＴの数を削減する
ことができ、コストを低減することができる。

【０１６２】また、本第３実施形態に係るＰＣ１２で
は、第１の直列回路及び第２の直列回路を構成する各々
２つのＦＥＴのうちの負荷側に位置するＦＥＴを、バッ
テリからの放電時に使用すると共に、バッテリへの充電
時の充電回路の短絡防止用として使用することができる
ので、充電回路の短絡防止用に専用のＦＥＴを放電パス
上に設ける場合に比較して放電パス上のＦＥＴの数を削
減することができ、放電パス上の電力ロスを低減するこ
とができる。

【０１６３】なお、本第３実施形態では、図１１に示さ
れる従来の構成例におけるＦＥＴ３の代わりにＦＥＴ１
３及びＦＥＴ２３の２個のＦＥＴが必要となっており、
図１１に示される従来の構成例に比較してＦＥＴが１個
増加することになるが、従来技術のＦＥＴ３は放電パス
に接続されているため７Ａ程度の電流を流すことができ
る必要があるのに対し、ＦＥＴ１３及びＦＥＴ２３は充
電電流である３Ａ程度の電流を流すことができればよい
ので、ランクの低いＦＥＴを適用することができ、コス
ト的には殆ど差がない。

【０１６４】ここで、上記各実施形態において削減でき
る電力ロスを計算する。電池の最小電圧Ｖｂａｔｔを
９．０Ｖ、このときの本体消費電力Ｐを４５Ｗ、削減す
ることのできたＦＥＴのオン抵抗Ｒｏｎを２０ｍΩと仮
定すると、電池の電力ラインを流れる電流値Ｉｍａｘ
は、Ｉｍａｘ＝Ｐ／Ｖｂａｔｔ＝４５Ｗ／９Ｖ＝５Ａである。ＦＥＴの削減によって削減できる電力Ｐｓａｖ
ｅは、Ｐｓａｖｅ＝Ｉｍａｘ×Ｉｍａｘ×Ｒｏｎ＝５Ａ×５Ａ×０．０２Ω＝０．５Ｗとなる。従って、本発明により、最大約０．５Ｗの電力
を削減することができる。

【０１６５】なお、本第３実施形態では、放電パス及び
充電パスを構成する２段のＦＥＴを内部ダイオードのア
ノード同士が接続されるように構成した場合について説
明したが、本発明はこれに限定されるものではなく、上
記２段のＦＥＴを内部ダイオードのカソード同士が接続
されるように構成する形態とすることもできる。この場
合も、本第３実施形態と同様の効果を奏することができ
る。

【０１６６】また、本第３実施形態では、本発明のスイ
ッチをＦＥＴで構成した場合について説明したが、本発
明はこれに限定されるものではなく、例えば、ダイオー
ドが並列接続されたリレースイッチ等により構成するこ
ともできる。この場合も、本第３実施形態と同様の効果
を奏することができる。

【０１６７】また、上記各実施形態では、エンベデッド
・コントローラ８０によって各ＦＥＴのスイッチング動
作を制御する場合について説明したが、本発明はこれに
限定されるものではなく、各種状態を検知し、該検知の
結果に基づいてＦＥＴのスイッチング状態を切り換える
回路を設け、該回路によって各ＦＥＴのスイッチング動
作を制御する形態とすることもできる。例えば、上記第
１実施形態における異常動作時のエンベデッド・コント
ローラ８０の電源切り換えに関する動作については、サ
ーミスタやＰＴＣによって所定の温度に達したことを回
路が検知して、該回路だけで強制的に各ＦＥＴをオフす
る形態とすることもできる。

【０１６８】更に、上記各実施形態では、本発明を２次
電池としてメイン電池及びセカンド電池の２個の電池を
用いた形態に適用した場合について説明したが、本発明
はこれに限定されるものではなく、３個以上の２次電池
を用いた形態に本発明を適用することができることは言
うまでもない。この場合も、上記各実施形態と同様の効
果を奏することができる。

【０１６９】

【発明の効果】以上説明したように本発明に係る電源装
置によれば、該電源装置に備えられたスイッチを、バッ
テリから外部に電力を供給する際の放電パスの設定を切
り換える電源切り換え用のスイッチとして用いることが
可能であり、この分のスイッチを外部に備えるべき電源
切り換え用のスイッチから削減することができるので、
削減したスイッチ分の電力ロス及びコストを削減するこ
とができる、という優れた効果を有する。

【０１７０】また、請求項４乃至請求項６記載の電源切
換装置によれば、電源装置に備えられているスイッチを
電源切り換えを行うためのスイッチとして用いているの
で、用いたスイッチに相当する数だけ内部スイッチの数
を削減することができ、削減した内部スイッチ分の電力
ロス及びコストを低減することができる、という優れた
効果を有する。

【０１７１】また、請求項７記載のコンピュータによれ
ば、請求項４乃至請求項６の何れか１項記載の電源切換
装置を備えると共に、該電源切換装置における負荷がコ
ンピュータ負荷とされたものであるので、内部スイッチ
の数を削減することができ、削減した内部スイッチ分の
電力ロス及びコストを低減することができる、という優
れた効果を有する。

【０１７２】また、請求項８又は請求項９記載の電源切
換装置によれば、直列回路を構成する２つのスイッチの
うちのバッテリ側に位置するスイッチを、バッテリから
の放電時及びバッテリへの充電時に共用することができ
るので、このようにスイッチを共用しない場合に比較し
てスイッチ回路の数を削減することができ、コストを低
減することができると共に、直列回路を構成する２つの
スイッチのうちの負荷側に位置するスイッチを、バッテ
リからの放電時に使用し、かつバッテリへの充電時の充
電回路の短絡防止用として使用することができるので、
充電回路の短絡防止用に専用のスイッチを放電パス上に
設ける場合に比較して放電パス上のスイッチの数を削減
することができ、放電パス上の電力ロスを低減すること
ができる、という優れた効果を有する。

【０１７３】更に、請求項１０記載のコンピュータによ
れば、請求項８又は請求項９記載の電源切換装置を備え
ると共に、該電源切換装置における負荷がコンピュータ
負荷とされたものであるので、コストを低減することが
できると共に、放電パス上の電力ロスを低減することが
できる、という優れた効果を有する。

【図面の簡単な説明】

【図１】実施の形態に係るコンピュータ・システムの
概略構成を示すブロック図である。

【図２】ノートブック型ＰＣの外観を示す斜視図であ
る。

【図３】第１実施形態に係るノートブック型ＰＣのメ
イン電池及びセカンド電池の内部構成及び内部回路のＤ
Ｃ−ＤＣコンバータへの電力供給に関する部分の構成を
示すブロック図（一部回路図）である。

【図４】第１実施形態に係るノートブック型ＰＣの正
常動作時におけるエンベデッド・コントローラの電源切
り換えに関する動作の流れを示すフローチャートであ
る。

【図５】第１実施形態に係るノートブック型ＰＣの異
常動作時におけるエンベデッド・コントローラの電源切
り換えに関する動作の流れを示すフローチャートであ
る。

【図６】第２実施形態に係るノートブック型ＰＣのメ
イン電池及びセカンド電池の内部構成及び内部回路のＤ
Ｃ−ＤＣコンバータへの電力供給に関する部分の構成を
示すブロック図（一部回路図）である。

【図７】第３実施形態に係るノートブック型ＰＣのメ
イン電池及びセカンド電池の内部構成及び内部回路のＤ
Ｃ−ＤＣコンバータへの電力供給に関する部分の構成を
示すブロック図（一部回路図）である。

【図８】第３実施形態に係るノートブック型ＰＣのエ
ンベデッド・コントローラの電源切り換えに関する動作
の流れを示すフローチャートである

【図９】従来技術の説明に供するブロック図（一部回
路図）である。

【図１０】従来技術の説明に供するブロック図（一部
回路図）である。

【図１１】従来技術の説明に供するブロック図（一部
回路図）である。

【符号の説明】

１０コンピュータ・システム５４電源回路６２ＡＣアダプタ（外部電力回路）６４Ａ、６４Ａ’ メイン電池（電源装置）６４Ｂ、６４Ｂ’ セカンド電池（電源装置）６６ＤＣ−ＤＣコンバータ（コンピュータ負荷）６８充電回路８０エンベデッド・コントローラ（スイッチ制御手
段）１１０Ａ、１１０Ｂ保護回路１１２Ａ、１１２Ｂバッテリ１１４Ａ、１１４ＢＣＰＵ（切換制御手段）１２２Ａ第１の直列回路（直列回路）１２２Ｂ第２の直列回路（直列回路）ＦＥＴ１、ＦＥＴ２電界効果トランジスタ（内部ス
イッチ）ＦＥＴ７、ＦＥＴ９電界効果トランジスタ（スイッ
チ）ＦＥＴ１３、ＦＥＴ２３電界効果トランジスタ（ス
イッチ回路）

フロントページの続きＦターム(参考） 5G003 AA01 BA02 DA04 DA18 FA04 GA01 GB03 GC05 5G015 FA10 GB05 HA02 JA06 JA08 JA36 JA56 KA03

Claims

【特許請求の範囲】

【請求項１】電力を供給可能なバッテリと、スイッチング制御が可能で、かつ前記バッテリからの電
力供給及び遮断を切り換えるスイッチと、を備えた電源装置。
【請求項２】前記スイッチが電界効果トランジスタで
ある請求項１記載の電源装置。
【請求項３】外部からの要求に応じて前記スイッチに
よる切り換えを制御する切換制御手段を更に備えた請求
項１又は請求項２記載の電源装置。
【請求項４】請求項１乃至請求項３の何れか１項記載
の電源装置を複数備えると共に、該複数の電源装置の各
々に備えられたバッテリから負荷への電力供給経路を切
り換える電源切換装置であって、前記バッテリの各々から前記負荷に至る電力供給路上に
各々設けられた前記スイッチに基づいて定まる数であ
り、電力供給及び遮断を切り換える内部スイッチと、前記負荷に対して電力を供給するバッテリを変更する際
に各バッテリ間で短絡が発生しないように前記内部スイ
ッチ及び前記スイッチの切り換えを制御するスイッチ制
御手段と、を備えた電源切換装置。
【請求項５】前記スイッチ制御手段は、前記内部スイ
ッチ及び前記スイッチの少なくとも一方が故障した際に
前記内部スイッチ及び前記スイッチを全て遮断するよう
に制御する請求項４記載の電源切換装置。
【請求項６】前記内部スイッチ及び前記スイッチが電
界効果トランジスタである場合に、同一の電力供給路上
の前記内部スイッチ及び前記スイッチを各々の内部ダイ
オードが同一極性で接続されるように配置した請求項４
又は請求項５記載の電源切換装置。
【請求項７】請求項４乃至請求項６の何れか１項記載
の電源切換装置を備えると共に、前記負荷がコンピュータ負荷であるコンピュータ。
【請求項８】外部電源及び複数のバッテリにより負荷
に電力を供給するための電源切換装置であって、前記外部電源の電力を前記負荷に供給する外部電力回路
と、前記外部電力回路からの電力により前記複数のバッテリ
の少なくとも１つを充電する充電回路と、前記バッテリの各々から前記負荷に至る電力供給路上に
各々設けられると共に、ダイオードが並列に設けられた
２つのスイッチを各ダイオードの同一極性端子が接続さ
れるように直列接続して構成した複数の直列回路と、前記充電回路から前記複数のバッテリの各々に至る電力
供給路上に各々設けられると共に、ダイオードが並列に
設けられたスイッチを、対応する前記直列回路における
２つのスイッチの接続点に、ダイオードが前記２つのス
イッチに設けられているダイオードと同一極性端子が接
続されるように接続して構成したスイッチ回路と、を備えた電源切換装置。
【請求項９】前記ダイオードが並列に設けられた２つ
のスイッチ及び前記ダイオードが並列に設けられたスイ
ッチが電界効果トランジスタである請求項８記載の電源
切換装置。
【請求項１０】請求項８又は請求項９記載の電源切換
装置を備えると共に、前記負荷がコンピュータ負荷であるコンピュータ。