JP3227188B2 - 情報処理方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、省電力制御を行う情報
処理方法及び装置に関する。

【０００２】

【従来の技術】従来、主制御部である情報処理部と印字
部を備え、印字部の省電力制御を行う場合、情報処理部
内の省電力制御部が行い、印字部への電源供給は供給命
令により、電源遮断は、印字部の動作状態等のステータ
ス情報を見ることにより判断して電源遮断命令によりい
ずれかも情報処理部で実行しており、印字部の初期化
は、印字部への電源の供給命令とともに行われていた。

【０００３】

【発明が解決しようとしている課題】しかしながら、上
記従来例では、電源遮断の場合も、あるいは電源ＯＮ後
に印字部初期化命令、復帰命令等を送る場合も、主制御
部側が印字部のステータス情報を逐次見ていなければな
らず、その間の時間と電力に無駄が発生するという欠点
があった。

【０００４】以上の点に鑑み、本発明の目的は、省電力
状態のときに、プリンタの電源オフの指示を受け付ける
ことができ、省電力状態から復帰する際にプリンタを初
期化して復帰することができる情報処理方法及び装置を
提供することにある。

【０００５】

【課題を解決するための手段】上記目的を達成するた
め、本発明の情報処理方法は、装置全体を制御する主制
御部とプリンタを制御する印刷制御部とからなる情報処
理装置の情報処理方法であって、省電力状態のときに、
プリンタの電源オフが指示されたことを保持する保持ス
テップと、省電力状態から復帰する際に、前記保持ステ
ップに電源オフが指示されたことが保持されている場
合、プリンタを初期化してから復帰し、前記保持ステッ
プに電源オフが指示されたことが保持されていない場
合、プリンタを初期化することなく復帰する復帰ステッ
プとを有することを特徴とする。また、本発明の情報処
理装置は、装置全体を制御する主制御部とプリンタを制
御する印刷制御部とからなる情報処理装置であって、省
電力状態であっても、プリンタの電源オフが指示された
ことを保持可能な保持手段と、省電力状態から復帰する
際に、前記保持手段に電源オフが指示されたことが保持
されている場合、プリンタを初期化してから復帰し、前
記保持手段に電源オフが指示されたことが保持されてい
ない場合、プリンタを初期化することなく復帰する復帰
手段とを有することを特徴とする。

【０００６】

【実施例】

（実施例１）図１は本発明の１実施例としての情報処理
装置としてのパーソナルコンピュータ（以下パソコンと
略す）を示す斜視図である。パソコン１は、装置本体１
０１、キーボード１０２、表示部１０３を備える上カバ
ー１０４、およびプリンタ２等の各部によって構成され
る。上カバー１０４は、装置本体１０１に対して、その
後縁の両端に設けられたヒンジ１０４ａを介して回動可
能に取り付けられている。これにより本装置の使用時に
は、上カバー１０４は、その回動によって表示部１０３
が視易くなる位置まで開けられ、また、不使用時は閉じ
られてカバーとして機能することができる。表示部１０
３の表示素子としては、表示部を薄く構成できることか
ら液晶表示素子が用いられる。

【０００７】インクジェット方式の記録ヘッド（ＢＪヘ
ッド）を用いたプリンタユニット２は表示部１０３の前
方に配置され、装置本体１０１内に収納されている。ま
た、プリンタユニット２は操作者が開閉可能な開口部
（不図示）をもち、記録ヘッドの交換が可能なようにな
っている。

【０００８】記録紙３はキーボード１０２の下部に設け
られた給紙口１０１ａから挿入され、装置本体１０１内
を貫通する搬送路内を搬送されて装置後方の排紙口（不
図示）から排出される。キーボード１０２は装置本体１
０１の両端に設けられたヒンジ１０２ａを介して回動可
能に取り付けられている。これにより、封筒、ハガキ等
の比較的長さの短い記録紙を使用する場合もキーボード
１０２を上部に開き、記録紙３を搬送路内の奥に挿入す
ることができる。このように、キーボード１０２の下部
に記録紙３の搬送路が設けられているため、記録紙をセ
ットした状態でもキーボード１０２および表示部１０３
及び操作パネル１０５を用いた種々の操作が可能であ
る。

【０００９】［Ｈｏｓｔ−Ｐｒｉｎｔｅｒの概略ブロッ
ク図］図２に、ホストコンピュータとプリンタの概略ブ
ロック図を示す。

【００１０】まずホストコンピュータにおいては、主制
御をつかさどっているのが中央処理装置（ＣＰＵ）であ
り、その基本的な制御を指示するのがＢＩＯＳ ＲＯＭ
（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅ
ｍ ＲＯＭ）である。フロッピーディスク（ＦＤＤ）や
ハードディスク（ＨＤＤ）からフロッピーディスクコン
トローラ（ＦＤＣ）やハードディスクコントローラ（Ｈ
ＤＣ）を経由してアプリケーションプログラムを読み出
し、システムメモリ（ＲＡＭ）を利用してプログラムの
実行を行う。この時、画面の表示方法としてはＬＣＤコ
トローラ（ＬＣＤＣ）を使って液晶（ＬＣＤ）にキャラ
クタ等の表示を行い、キーボード（ＫＢ）からのキー入
力はキーボードコントローラ（ＫＢＣ）を経由して行わ
れる。ここで、数値演算プロセッサ（ＦＰＵ）はＣＰＵ
に対して演算処理のサポートを行うものである。又、リ
アルタイムクロック（ＲＴＣ）は現時点の経過時間を示
すものでシステム全体の電源が切られた状態において
も、専用バッテリにより動作は行われる。ＤＭＡコント
ローラ（ＤＭＡＣ）は、メモリ〜メモリ間、メモリ〜Ｉ
／Ｏ間、Ｉ／Ｏ〜Ｉ／Ｏ間において高速にデータの転送
を行う為、ＣＰＵの介在なしでデータ転送を行う。割り
込みコントローラ（ＩＲＱＣ）は各Ｉ／Ｏからの割り込
みを受け付け、優先順位に従って処理を行う。タイマ
（ＴＩＭＥＲ）は、数チャンネルのフリーランニングタ
イマを持ち、種々の時間管理を行う。その他に外部につ
ながる、シリアルインターフェイス（ＳＩＯ）、拡散ポ
ート（ＰＯＲＴ）や、ユーザに動作状況を伝えるＬＥＤ
がある。

【００１１】一般のパソコンが持つ上記の各制御に加え
て、ノートブック型パーソナルコンピュータ（パソコ
ン）に於いては、ＡＣアダプター／電池の少なくとも２
電源に対応する必要があり、特に電池使用時の省電力が
必要となり、以下の構成を有する。ＦＬのインバータ回
路のｏｎ−ｏｆｆ／ＦＤＤへの電源供給／ＨＤＤへの電
源供給／ＲＡＭ及びＶＲＡＭ以外のディバイスへの電源
供給の各時間制御や、ＣＰＵ等のＣＬＯＣＫ制御、サス
ペンド／レジューム時の電源制御手順等を制御するホス
トパワーマネージメント部（ホストＰＭ部）と、ホスト
ＰＭ部の指示信号によりＲＡＭ及びＶＲＡＭをサスペン
ド時とｃｐｕ−ｃｌｏｃｋ動作時とで切り替えてｒｅｆ
ｒｅｓｈするためのリフレッシュコントローラと、２次
電池をチャージしながらホスト側も駆動可能なチャージ
コントローラよりなる。

【００１２】プリンタ部は、ホストコンピュータに対し
て汎用のパラレルインターフェイスレジスタＰＩＯ／Ｉ
Ｏとプリンタコントロール＆ステータスレジスタＰＳＴ
／ＩＯでつながる形になり、Ｉ／Ｏポートのレジスタレ
ベルでデータ送受信を行い、接続のイメージとしては外
部プリンタとやり取りした時と同等となる。

【００１３】図１４は、本発明が実施もしくは適用され
たインクジェット記録方式を用いたプリンタユニット２
の内部構成を説明するための斜視図である。図１におい
て、５００１はインクタンクであり、５０１２はそれに
結合された記録ヘッドである。５００１のイクタンクと
５０１２の記録ヘッドで一体型の交換可能なカートリッ
ジを形成するものである。５０１４は、そのカートリッ
ジをプリンター本体に取り付けるためのキャリッジであ
り、５００３はそのキャリッジを副走査方向に走査する
ためのガイドである。

【００１４】５０００は、記録紙３を主走査方向に走査
させるためのプラテンローラである。５０２４は、プラ
テンローラを回転させるための紙送りモータである。な
お、キャリッジ５０１４には、記録ヘッド５０１２に対
して駆動のための信号パルス電流やヘッド温調用電流を
流すためのフレキシブルケーブル（図示せず）が、プリ
ンターをコントロールするための電気回路を具備したプ
リント板（図示せず）に接続されている。

【００１５】さらに、上記構成のプリンタユニット２を
詳細に説明する。駆動モータ５０１３の正逆回転に連動
して駆動力伝達ギア５０１１、５００９を介して回転す
るリードスクリュー５００５の螺旋溝５００４に対して
係合するキャリッジ５０１４はピン（不図示）を有し、
矢印ａ，ｂ方向に往復移動される。５００２は紙押え板
であり、キャリッジ移動方向にわたって紙をプラテン５
０００に対して押圧する。５００７、５００８はフォト
カプラでキャリッジ５０１４のレバー５００６のこの域
での存在を確認してモータ５０１３の回転方向切換等を
行うためのホームポジション検知手段である。５０１６
は記録ヘッドの前面をキャップするキャップ部材５０２
２を支持する部材で、５０１５はキャップ内を吸引する
吸引手段であり、キャップ内開口５０２３を介して記録
ヘッド５０１２の吸引回復を行う。

【００１６】５０１７は、クリーニングブレードで、５
０１９はこのブレード５０１７を前後方向に移動可能に
する部材であり、本体支持板５０１８にこれらは支持さ
れている。ブレードは、この形態でなく周知のクリーニ
ングブレードが本体に適用できることはいうまでもな
い。また、５０２１は、吸引回復の吸引を開始するため
のレバーで、キャリッジ５０１４と係合するカム５０２
０の移動に伴って移動し、駆動モータからの駆動力がク
ラッチ切換等の公知の伝達手段で移動制御される。

【００１７】すなわち、駆動モータ５０１３をキャリッ
ジ５０１４のホームポジションから逆回転することによ
り、動力伝達ギア５０１１を５０１０に切り替え（不図
示）、駆動モータ５０１３からの駆動力がカム５０２０
を介してレバー５０２１に伝わり、記録ヘッド５０１２
のキャッピングおよびクリーニング、吸引回復が行える
ように構成されている。

【００１８】［Ｐｒｉｎｔｅｒのブロック図］図３はプ
リンタ部の制御系の構成をしめすブロック図で主な構成
は以下の通りである。

【００１９】ここでＣＰＵ−Ｐはプリンタ部の主制御を
なすマイクロプロセッサ形態のＣＰＵで有り、後述のプ
リンターコントロール＆ステータスポート部のＰＳＴ／
ＩＯレジスタを介してホスト側との間でプリンターのス
テータス情報やエミュレーション設定の情報授受を行
い、この状態設定に基づきホスト側から後述のパラレル
ＩＦアダプタ部のＰＩＯ／ＩＯレジスタを介して得られ
るプリンタコマンドやデータに従って所望の状態処理及
び印字処理を後述のＲＯＭ−Ｐにあらかじめマイクロク
ード化して格納されたプログラムやデータに則り行う。
ＲＯＭ−ＰはＣＰＵ−Ｐが実行する記録制御手順及び印
字制御手順等に対応したプログラム、キャラクタージェ
ネレータ（ＣＧ）、その他のテーブル及びデフォルト値
等の固定データを格納するＲＯＭ（リードオンリーメモ
リー）である。ＴＩＭＥＲ１−Ｐは紙送りモータ（Ｆ
Ｍ）／ヒータ等の駆動相時間及びその他の時間タイミン
グを得るためのＴＩＭＥＲで、ＲＴＣ−Ｐは回復動作の
経過時間を知るためのＲＴＣ（リアルタイムクロック）
である。また、複合制御ＵＮＩＴは、ＩＦ転送制御／省
電力制御／ＲＡＭアクセス制御／プリンタコントロール
＆ステータス制御／プリンタポート制御等から構成さ
れ、この内ＲＡＭアクセス制御／プリンタコントロール
＆ステータス制御／省電力制御等はＣＰＵ−Ｐの制御に
よらずＣＰＵ−Ｐのクロック停止及びフォルト中であっ
ても独立した制御が可能である。以上の構成がＣＰＵ−
ＰのＢＵＳに接続されている。ＲＡＭ−Ｐはレジスタと
して用いるワーク領域、１ライン分の印字データを格納
する為のラインバッファ、ドットに再展開されたドット
展開バッファ、パラレルＩＦからのＩＮＰＵＴバッフ
ァ、エミュレーション情報記録等の領域を有するＲＡＭ
（ランダムアクセスメモリー）で、複合制御ＵＮＩＴと
の間をＲＡＭ ｂｕｓによって接続され、複合制御ＵＮ
ＩＴのＲＡＭ制御部によりＲＡＭ−ＰがＣＰＵ−Ｐをは
じめ複数の制御部からのアクセスが可能となっている。
複合制御ＵＮＩＴからは各プリンタ駆動制御信号が出力
され、ＦＭ駆動回路／ＣＭ駆動回路／ヘッドドライバー
／ヒータドライバーではＦＭ／ＣＭ／ＢＪ−Ｈｅａｄ／
ヒータ等の駆動レベルに変換し、プリンタのＦＭ（フィ
ードモーター）／ＣＭ（キャリアモーター）／ＢＪ−Ｈ
ｅａｄ各部が駆動される。省電力制御信号として複合制
御ＵＮＩＴからＶｃｃ１Ｐ−ｏｆｆ／Ｖｃｃ２Ｐ−ｏｆ
ｆ／Ｖｐ−ｏｆｆの電源コントロール信号と、入力信号
として操作パネルＳＷからのＰｒｉｎｔｅｒ−ｏｆｆ／
プリンタセンサー類、出力信号として操作パネルのＬＥ
Ｄ駆動信号等を持つ。このうちＰｒｉｎｔｅｒ−ｏｆｆ
信号のアクティブからインアクティブの変化のみによっ
てＶｃｃ１−Ｐの電源供給がなされて、複合制御ＵＮＩ
Ｔ／ＣＰＵ−Ｐ／ＲＡＭ−Ｐのみに電源供給が可能とな
る、また、Ｖｃｃ１Ｐ−ｏｆｆはＰｒｉｎｔｅｒ−ｏｆ
ｆ信号をプリンタの駆動状況に合わせて、変更したＯＦ
ＦタイミングでＶｃｃ１Ｐなる電源を切ることが可能と
なっている。

【００２０】図６に複合制御ＵＮＩＴの構成図を示す。

【００２１】機能ブロックとしては、主としてホスト側
からのＩＦアダプタとして機能するパラレルＩＦアダプ
タ、パラレルＩＦアダプタを介してＲＡＭ−Ｐのｉｎｐ
ｕｔ−ｂｕｆｆｅｒ上にパラレルデータの格納を行うＩ
Ｆデータ取込み制御部、主としてホスト側から直接プリ
ンタの状態を確認コントロールする為のプリンタコント
ロール＆ステータスポート部、ＲＡＭ−Ｐのリフレッシ
ュタイミングを発生するリフレッシュ制御部、ＲＡＭ−
Ｐ上の１ラインドット展開データを読みだしてＢＪヘッ
ドを駆動印字しつつ合わせてキャリアの相励磁も制御す
るＢＪ−ヘッド／ＣＭ制御部と、ＦＭ／ヒータ／ＬＥＤ
等を駆動するプリンタポート制御部と、ＩＦデータ取り
込み制御部とリフレッシュ制御部とＢＪ−ヘッド／ＣＭ
制御部とＣＰＵ−Ｐの４つのアクセス要求に対して優先
度別にアクセス権を持つＲＡＭアクセス制御部と、省電
力制御を行うプリンタＰＭ部で構成される。省電力制御
については後述するがＣＰＵ−Ｐをフォルト状態で供給
クロックを停止させる低消費電力モードからの通常処理
状態への復帰は、ＰＭ制御部で集中して管理される各種
割り込みあるいはリセットによってもたらされ、ＣＰＵ
−Ｐを復帰させる条件がととのったのちＩＮＴとあるい
はＰ−ＲＥＳして出力されＣＰＵ−Ｐは再開して処理を
行う。

【００２２】図５はプリンタＰＭ部内のモード制御部に
おける入出力構成図である。プリンタ動作可否ＳＷ（Ｐ
ｒｉｎｔｅｒ ｏｎ／ｏｆｆ ＳＷ）入力はプリンタ動
作否信号ラッチ回路を経由したラッチ信号と直接のプリ
ンタ動作可否ＳＷ信号の双方がモード制御部に送られ
る。ＰＳＴ／ＩＯレジスタへの書き込み信号はＰＳＴ／
ＩＯ書き込みラッチ回路を経由したラッチ信号がモード
制御部に送られる。モード制御部への残りの入力はホス
トから直接入力される信号でシステムパワーオン時等の
ハード的なリセット信号であるＨＲＥＳＥＴとホストが
サスペンド状態であるかどうかを示すサスペンド信号で
ある。これらの信号とＣＰＵ−Ｐの制御によるＰＰＭ／
ＩＯのＳＬＥＥＰ／ＳＴＯＰ設定の条件で後述するモー
ド変遷系がＰ−ＲＥＳ／ｃｌｏｃｋ２／Ｓｌｅｅｐ／ｃ
ｌｏｃｋ−ｓｔｏｐ等の出力制御により実現される。Ｐ
−ＲＥＳ出力はＣＰＵ−Ｐをリセットするためのもので
ある。ｃｌｏｃｋ２出力はＣＰＵ−Ｐがフォルト状態あ
るいは不必要時はクロックを停止あるいは遅延させて省
電力をはかるためのものである。Ｓｌｅｅｐ出力はプリ
ンタＰＭ部内のｒｅｆｒｅｓｈ制御系などの回路を停止
させて省電力をはかる目的のものである。ｃｌｏｃｋ−
ｓｔｏｐ出力は省電力をはかる目的のものである。プリ
ンタＰＭ部に供給されているクロック自体の発振を停止
させるものでより一層の省電力をはかるためのものであ
る。Ｖｃｃ１Ｐ−ｏｆｆ／Ｖｃｃ２Ｐ−ｏｆｆは省電力
をモード状態に合わせてより効果を得る為に記載されて
いるもので不必要な回路の電力を同時に遮断するもので
ある。上記ラッチ回路の動作／非動作はモード制御部に
よりＣＰＵ−Ｐのフォルト状態あるいはクロック停止状
態でサスペンド状態の時有効となり、ラッチした信号は
サスペンドがレジュームにより解除された時、Ｐ−ＲＥ
Ｓによるプリンタ系ＣＰＵ−Ｐのリセットを有効とする
かどうかの判断信号として用いられる。

【００２３】図６にはパラレルＩＦアダプタ部とホスト
側からみえるＩＯレジスタ（ＰＩＯ／ＩＯ）の構成を示
すが、ＩＦ ｓｅｎｄ ｄａｔａ／ＩＦ ｒｅｃｅｖｅ
ｄａｔａ／ＩＦ ｓｔａｔｕｓ／Ｂｕｆｆｅｒ ＳＰ
／ＩＦコントロールの各レジスタからなりホスト→プリ
ンタ部へのパラレルＩＦ転送制御用のレジスタ群であ
る。

【００２４】図７は、ＩＦデータ取り込み制御部でプリ
ンタ側からみえるＩＯレジスタ（ＰＩＦ／ＩＯ）の構成
を示すが、ＩＢ ｓｔａｒｔ／ＩＢ ｅｎｄ／ＩＢ Ｐ
ＯＩＮＴ／ＩＢ ｓｔａｔｕｓ／ＩＢ制御情報／ＩＢ
ｓｅｎｄ ｄａｔａの各レジスタからなり、各レジスタ
の機能については後述する。

【００２５】図８は、プリンタポート制御部でプリンタ
側からみえるＩＯレジスタ（ＰＦＭ／ＩＯ）の構成を示
すが、ＦＭ相励磁／ＳＨヒータ信号／ＬＥＤコントロー
ルの各レジスタで構成される。

【００２６】図９は、ＢＪ−ヘッド／ＣＭ制御部でプリ
ンタ側からみえるＩＯレジスタ（ＰＢＪ／ＩＯ）の構成
を示すが、ＰＢ ｓｔａｒｔ／ＰＢ ｅｎｄ／ＰＢ Ｐ
ＯＩＮＴ／ＰＢ ｓｔａｔｕｓ／ＰＢ制御情報／ＣＭ相
励磁情報の各レジスタからなる。

【００２７】図１０は、プリンタＰＭ部でプリンタ側か
らみえるＩＯレジスタ（ＰＰＭ／ＩＯ）の構成を示す
が、ＰＰＭ ｓｔａｔｕｓ／ＰＰＭ制御情報の各レジス
タで構成される。

【００２８】図１１は、プリンタコントロール＆ステー
タスポート部でホスト側からみえるＩＯレジスタ（ＰＳ
Ｔ／ＩＯ）の構成を示すが、ＰＳステータス／ＥＭコン
トロール／ＥＭステータスの各レジスタで構成される。

【００２９】図１２は、プリンタコントロール＆ステー
タスポート部でＣＰＵ−Ｐ側からみえるＩＯレジスタ
（ＨＷＲ／ＩＯ）の構成を示すが、ＩＰＳステータス／
ＩＥＭコントロール／ＩＥＭコンディションの各レジス
タで構成される。前述のＰＳＴ／ＩＯレジスタとＨＷＲ
／ＩＯレジスタとの関係は、プリンタコントロール＆ス
テータスポート部の制御により以下の通りに処理され
る。

【００３０】ＣＰＵ−Ｐにより書込まれるプリンタ状態
及びエミュレーションハンドシェーク状態を示すＨＷＲ
／ＩＯのＩＰＳステータスレジスタはそのままＰＳＴ／
ＩＯのＰＳステータスレジスタでホストＣＰＵにより確
認することができる。また、ＰＳＴ／ＩＯのＥＭコント
ロールレジスタ及びＥＭコンディションレジスタはホス
トＣＰＵがプリンタ部のエミュレーションモード設定及
び個々のエミュレーションに係わる各種の設定条件を変
更する目的で用いられる。即ち、ホストＣＰＵからＥＭ
コントロールレジスタにエミュレーションモードの書き
込みがあると、プリンタのＣＰＵ−Ｐに割り込みが発生
し、この割り込み処理で設定されたエミュレーションモ
ードをＩＥＭコントロールレジスタから読みだしてプリ
ンタのパラレルＩＦより転送されるコマンドの解析を設
定されたエミュレーションモードに切り換えると共に、
新しく設定されたエミュレーションモード及び変更モー
ドにおける各種のプリンタ設定情報をＩＥＭコントロー
ルレジスタ及びＩＥＭコンディションレジスタに書き込
む。この情報はＥＭコントロールレジスタ及びＥＭコン
ディションレジスタに見えているのでホストＣＰＵは変
更されたエミュレーションモードに対する各種のプリン
タ設定情報を確認することができる。同様に今度はプリ
ンタ設定情報を変更したい場合にはＥＭコンディション
レジスタにホストＣＰＵは変更する各種のプリンタ設定
情報を書き込むことで変更が完了する。ＰＳステータス
レジスタのＥＭセットレディイ及びＥＭアクノレッジビ
ットは上記のハンドシェークの為に用意されていて、そ
れぞれＥＭコントロールレジスタ及びＥＭコンディショ
ンレジスタへの書き込み可と、変更が完了してＥＭコン
トロールレジスタ及びＥＭコンディションレジスタへの
変更後の状態情報が確定していることを示す。またこれ
らのビットはＨＷＲ／ＩＯレジスタのＩＰＳステータス
レジスタのＩＥＭセットレディイ及びＩＥＭアクノレッ
ジビットのＣＰＵ−Ｐからの書き込みにそれぞれ対応し
ている。

【００３１】図１３は、ＲＡＭ−Ｐ上でＢＪ−ヘッド／
ＣＭ制御部が制御する記憶データバッファ（ＰＢ）とＩ
Ｆデータ取り込み制御部が制御する受信バッファ（Ｉ
Ｂ）のアドレスの領域配置を示す。

【００３２】印字バッファ領域は、印字に必要なデータ
領域を設定するもので、開始アドレス（ＰＢ ＳＴＡＲ
Ｔ）と終了アドレス（ＰＢ ＥＮＤ）を設定することに
より、その範囲内でＢＪ−ヘッド／ＣＭ制御部によって
開始アドレスから順番に記憶データを読み出し、終了ア
ドレスに至る迄ＲＡＭ−Ｐから記憶データを読み出し、
ヘッドドライバーに制御信号を送出する。この時、印字
データアドレスポインタ（ＰＢポイント）は現在データ
送出中のデータアドレスを示している。

【００３３】受信データバッファ領域も同様に、受信に
必要なデータ領域を設定するもので、開始アドレス（Ｉ
Ｂ ＳＴＡＲＴ）と終了アドレス（ＩＢ ＥＮＤ）を設
定することにより、その範囲内でＩＦデータ取り込み制
御部によって開始アドレスから順番に記憶データを読み
出し、終了アドレスに至る迄ＲＡＭ−Ｐから記憶データ
を読み出し、ヘッドドライバーに制御信号を送出する。
この時、受信データアドレスポインタ（ＩＢポイント）
は現在データ受信済のデータアドレスを示している。

【００３４】図１５は図２のホスト側のＲＡＭ上のメモ
リーマップの詳細な配置を示す。ＲＡＭは標準領域とし
てアドレス００００ｈ〜Ａ００００ｈ、拡張領域として
１０００００ｈ〜ＦＥ００００ｈとがあり、それぞれ６
４０ＫＢ、１５ＭＢの大きさをもつ領域となる。ＲＡＭ
はこれらの領域に配置されるようにメモリマッピングさ
れる。

【００３５】ＲＡＭの標準領域の先頭部分０００００ｈ
〜０００４００ｈには、割り込み用のベクタを保存する
エリアがあり、この中に割り込みに対する各処理のエン
トリーアドレスが保存される。

【００３６】図１５のビデオＲＡＭ領域、及びビデオＢ
ＩＯＳ ＲＯＭ領域は、図２のＬＣＤＣの中に配置さ
れ、ビデオＢＩＯＳ ＲＯＭ領域内にはビデオ制御のた
めのプログラムが保存され、ビデオＲＡＭ領域には、ビ
デオ表示データが保持される。

【００３７】Ｃ８０００ｈ〜Ｅ００００ｈまでの領域
は、拡張ＲＯＭ領域となり、拡張ポート等により使用さ
れるＲＯＭ領域となる。

【００３８】Ｆ００００ｈ〜１００００ｈまでの領域
は、ＲＯＭ ＢＩＯＳに配置され、各種Ｉ／Ｏの処理を
行うＢＩＯＳプログラムを保持している。

【００３９】図１６に各Ｉ／Ｏのアドレスマップを示
す。各々のハードウェアに設定されたアドレスポートへ
のデータのリード、ライトにより各々のハードウェアと
のデータのやりとりが行われる。一例としてキーボード
について説明すると、キーボードコントローラーとのデ
ータのやりとりは６０ｈ〜６４ｈのアドレスに配置され
たポートを介して行い、このうちのデータ受取りポート
を読み出すことにより、キーボードからのデータを受け
とることができる。

【００４０】他のアドレスについても、同様に扱うこと
が出きる。

【００４１】ここで、パラレルセントロニクス１〜３で
示されるのがインターフェイス領域を示していて、プリ
ンタのインタフェーイス領域と共通のＩ／Ｏ空間になっ
ている。

【００４２】以下、本体側電源投入後の各処理について
説明する。

【００４３】図１７に電源投入時のフローチャートで、
まずステップＳ１に進む。キーボードによるソフトリセ
ット処理も電源投入時と同様に、ステップＳ１へ入って
来る。ステップＳ１でＰＯＳＴ処理が行われ、ＰＯＳＴ
処理はｐｏｗｅｒｏｎ ｓｅｌｆ−ｔｅｓｔで、各ハー
ドウェアのテスト及び初期化を実行する。次にステップ
Ｓ２へ進みシステムプログラム起動のための、ブートプ
ログラムのロードが行われる。ブートプログラムはＦＤ
（フロピィディスク）あるいはＨＤ（ハードディスク）
などに保存され、例えば、トラック０、セクタ０に配置
される。トラック０、セクタ０をメモリ内に読み込むこ
とでブートプログラムのロードが行われる。ステップＳ
１からステップＳ２まではＲＯＭ ＢＩＯＳ内に存在す
る。次にステップＳ３へ進み、ロードされたブートプロ
グラムが実行される。ブートプログラムは、ＦＤ、ある
いはＨＤからＯＳプログラムをロードするためのプログ
ラムをロードするプログラムで、次にステップＳ４へ進
み、ＯＳロードプログラムをロードする。次にステップ
Ｓ５へ進み、ＯＳロードプログラムを実行する。ＯＳロ
ードプログラムは、ＯＳをメモリ内にロードするための
プログラムで、まずステップＳ６でＩ／Ｏドライバをロ
ードする。Ｉ／Ｏドライバというのは、Ｉ／Ｏを制御す
るためのプログラムで、Ｉ／ＯドライバによりＯＳは、
各種Ｉ／Ｏとのデータのやりとりを行う。次にステップ
Ｓ７へ進み、Ｉ／Ｏのテストと初期化を行う。次にステ
ップＳ８へ進みＯＳをメモリロードする。ここまでのス
テップでＯＳが実行される準備がととのい次にステップ
Ｓ９へ進んで、ＯＳが実行に移される。ＯＳは、キーボ
ードからの入力を処理し、各種メッセージを表示器に表
示し、操作者とのやりとりを行う。ＯＳは操作者の各種
コマンドの入力に従って各種コマンド処理の実行を行
う。

【００４４】図１８は、図１７のＳ１のＰＯＳＴを詳細
に説明するフローチャートで、図２のＦＰＵ（数値演算
プロセッサ）のテストを行う（ステップＳ１０）。次に
ＲＯＭのテストを行う（ステップＳ１１）。次に電源、
バッテリィのチェックを行う（ステップＳ１２）。次に
ＬＣＤ、ＬＣＤアダプタのテストと初期化を行うＬＣＤ
アダプタには、ＲＡＭ、ＲＯＭを含みそれらのチェック
も行う（ステップＳ１３）。次に割り込みコントローラ
のテストと初期化を行う（ステップＳ１４）。次にタイ
マのテストを行う（ステップＳ１５）。次にＤＭＡコン
トローラのテストを行う。（ステップＳ１６）。次にキ
ーボード、キーボードコントローラのテストを行う（ス
テップＳ１７）。次にシリアルパラレルポートのテス
ト、初期化を行う（ステップＳ１８）。次にソフトリセ
ットかどうかをチェックする（ステップＳ１９）。ソフ
トリセットならば、ステップＳ２０のＲＡＭのテストと
初期化処理をスキップしステップＳ２１へ進む。ソフト
リセットでない場合ステップＳ２０へ進みＲＡＭのテス
トと初期化を行う。次にＦＤのテストを行う（ステップ
Ｓ２１）。次にＨＤのテストを行う（ステップＳ２
２）。次にリアルタイムクロックのテストを行う（ステ
ップＳ２３）。次にプリンタのテストを行う。プリンタ
のテストは各種プリンタポートのチェックとプリンタ接
続のチェックを行う（ステップＳ２４）。次にＬＥＤの
テストを行う（ステップＳ２５）。次に戻りとなる。以
上の処理により図１７のＳ１で示すＰＯＳＴ処理が行わ
れ、各装置にエラー等があった場合、それらを知らしめ
る。

【００４５】図１９は、プリンタ側のソフト制御フロー
の概要図である。

【００４６】Ｓ５１にて初期化処理を行い、操作パネル
ＳＷからＰｒｉｎｔｅｒ−ｏｆｆ設定がされていればＳ
５６へ移りＥＮＤとなり、Ｐｒｉｎｔｅｒ−ｏｆｆ設定
がされていなければＳ５２へ進む。Ｓ５２の省電力制御
処理においても同様に、Ｐｒｉｎｔｅｒ−ｏｆｆ設定が
されていればＳ５６へ移りＥＮＤとなり、Ｐｒｉｎｔｅ
ｒ−ｏｆｆ設定がされていなければ、Ｓ５３、Ｓ５４、
Ｓ５５の３つの並列処理へ移る。Ｓ５３は、ラインバッ
ファに有るキャラクタコードデータを実際の１ラインの
ドットデータに展開するドットデータ展開処理、Ｓ５４
は、次ラインのドットデータが揃いその行の印字起動コ
マンドが実行されるか逐次実行コマンドが実行された場
合の一連の印字処理で、Ｓ５５は受信バッファーに取り
込まれたコマンド及びデータを解釈しラインバッファを
作成するコマンド取り込み解析処理である。Ｓ５３、Ｓ
５４、Ｓ５５の各処理が終了した時点で再びＳ５２の省
電力制御処理に戻る。

【００４７】図２０は図１９の初期化処理の詳細フロー
である。

【００４８】図２０において、Ｓ６１で割り込みＭＡＳ
Ｋ処理を行いＳ６２へ進む。Ｓ６２では前述のレジスタ
（ＰＩＦ／ＩＯ、ＰＦＭ／ＩＯ、ＰＢＯ／ＩＯ、ＰＰＭ
／ＩＯ）等を所望の設定とするデバイスＩＯレジスタ初
期化を行いＳ６３へ進む。Ｓ６３ではＣＰＵ−Ｐがリセ
ットスタートした条件をプリンタＰＭ部のレジスタＰＰ
Ｍ／ＩＯのＰＰＭ ｓｔａｔｕｓ を読み込むことによ
ってチェックする。操作パネルＳＷのＰｒｉｎｔｅｒ
ｏｎ／ｏｆｆスイッチがｏｆｆからｏｎになった場合は
Ｓ６８へ、ホストからレジスタＰＳＴ／ＩＯへの書き込
み（エミュレーションに係わる各種設定）があった場合
はＳ６６へ、ホストがＨａｒｄ Ｒｅｓｅｔされた場合
はＳ６４へ進む。また上記以外の場合はＳ６６へ進む。
Ｓ６４ではＲＯＭ−Ｐ、ＲＡＭ−Ｐといったデバイスを
チェックしエラーがあればエラー状態をレジスタＨＷＲ
／ＩＯを介してホストに通知する（Ｓ６５）。Ｓ６６で
はエミュレーションモード設定や個々のエミュレーショ
ンに係わる各種の設定条件をレジスタＨＷＲ／ＩＯに書
き込みホストに通知する。Ｓ６７では、Ｐｒｉｎｔｅｒ
スイッチがｏｆｆ状態かを判定し、Ｐｒｉｎｔｅｒ ｏ
ｆｆでなければ図２０の処理に戻る。Ｐｒｉｎｔｅｒス
イッチがｏｆｆ状態であればＳ６９及びＳ７０及びＳ７
１と引き続く一連の処理に入り、これらの処理は後述の
Ｓｔｏｐ Ｍｏｄｅへ移行する際のＣＰＵ−Ｐの手順で
あってＰＰＭ／ＩＯをＳｔｏｐ Ｍｏｄｅに設定しＣＰ
Ｕ−ＰをＨａｌｔにする処理である。

【００４９】図２１は図１９の省電力制御処理の詳細フ
ローである。

【００５０】Ｓ８０で割り込みＭＡＳＫ処理を行いＳ８
１へ進む。Ｓ８１では、プリンタ駆動制御中か否かに従
って、プリンタ駆動制御中の場合にはＳ１０３にて割り
込みＭＡＳＫを解除した後Ｍａｉｎへ戻り、プリンタ駆
動制御中でない場合にはＳ８２へ進む。Ｓ８２では、１
ラインドットデータ展開処理が完了しているか否かによ
って、１ラインドットデータ展開処理が完了している場
合には、Ｓ８３で現在プリンタが動作中で有るか無しか
によって、現在プリンタが動作中で有る場合には上述の
Ｓ１０３へ進み、現在プリンタが動作中でない場合に
は、Ｓ８４にてプリンタ駆動用電源ＶｐをＯＮとして同
様にＳ１０３へ進む。元に戻って、１ラインドットデー
タ展開処理が完了していない場合には、Ｓ８５へ進む。
Ｓ８５でＶｐをｏｆｆした後、Ｓ８６へ進み、ドットデ
ータ展開処理が完了しているか否かによって、ドットデ
ータ展開処理ガ完了している場合には、Ｓ８８に進み、
ドットデータ展開処理が完了していない場合には、Ｓ８
７に進み、Ｓ８７ではＰｒｉｎｔｅｒ−ｏｆｆが有りや
無しやによって、ＰＲＩＮＴＥＲ−ｏｆｆが有りの場合
には、図２１のＳ７１へ進み、Ｓ７１，Ｓ７２のＥＮＤ
処理を行い、ＰＲＩＮＴＥＲ−ｏｆｆが無しの場合には
同様にＳ１０３へ進む。Ｓ８８ではＩＮＰＵＴバッファ
にデータが有るか無いかによって、ＩＮＰＵＴバッファ
にデータが無い場合には前述のＳ８７へ進み、ＩＮＰＵ
Ｔバッファにデータが有る場合には、Ｓ９０にてＴＩＭ
ＥＲ１−Ｐの設定モードを解除し、続くＳ９１、Ｓ９
２、Ｓ９３はハードウェアによる外部割り込みで再び起
き上がる事を完了して行われる手順で、ｓｌｅｅｐを設
定した後ハード割り込みを解除しＨａｌｔ設定する。Ｓ
９３の状態でハード割り込みが有るＳＡとＳ１００、Ｓ
１０１、Ｓ１０２に対応しＨａｌｔ解除し、Ｓｌｅｅｐ
解除とハード割り込みに対応したコマンド書き込み等の
Ｒｅａｄｙ Ｍｏｄｅ再開処理が行われＳ１０３へ進
む。

【００５１】図２２は、プリンタＰＭ部及びモード制御
部が条件により状態を変遷する図である。ＲＥＳＥＴ後
はプリンタＰＭ部はＡに示す状態で有るが、ＰＭＭ／Ｉ
Ｏのｓｌｅｅｐが設定されるとＢに示す状態にまた、Ｐ
ＭＭ／ＩＯのｓｔｏｐが設定されるとＣに示す状態にそ
れぞれ変化する。状態Ａに於ける変化はＣＰＵ−Ｐのｓ
ｌｅｅｐ設定によるＡ→Ｂ変化と、ＣＰＵ−Ｐのｓｔｏ
ｐ設定によるＡ→Ｃ変化と、ＣＰＵ−ＰのＶｐ−ｏｆｆ
設定によるＡ→Ｄ変化の３通りがある。次に、状態Ｂに
於ける変化は状態Ａに変化する場合と、パネルＳＷから
のＰｒｉｎｔｅｒ−ｏｆｆ信号により状態Ｃに変化する
場合と、Ｐ−ＲＥＳによる初期化を経て状態Ａに変化す
る場合の３通りがある。状態Ａに変化する場合は、非サ
スペンド状態で紙挿入／操作ＳＷ／データ入力／ＰＳＴ
／ＩＯへの書き込み等のハード割り込みの発生による場
合と、サスペンド→非サスペンド状態への移行時即ち、
ＲＥＳＵＭＥ時にプリンタ動作否（Ｐｒｉｎｔｅｒ−ｏ
ｆｆ）ラッチ信号無の場合である。またＣに変化する場
合は、サスペンドの状態に因らずプリンタ動作否（Ｐｒ
ｉｎｔｅｒ−ｏｆｆ）ＳＷ入力が発生した場合である。
また、Ｐ−ＲＥＳによる初期化を経て状態Ａに変化する
場合は、サスペンド→非サスペンド状態への移行時即
ち、ＲＥＳＵＭＥ時にプリンタ動作否（Ｐｒｉｎｔｅｒ
−ｏｆｆ）ラッチ信号有の場合である。次に、状態Ｃに
於ける変化はＰ−ＲＥＳによる初期化を経て状態Ａに変
化する場合で、非サスペンド状態でプリンタ動作可（Ｐ
ｒｉｎｔｅｒ−ｏｎ）ＳＷ入力あるいはＰＳＴ／ＩＯに
ホストが書き込みをした時と、サスペンド→非サスペン
ド状態への移行時即ち、ＲＥＳＵＭＥ時である。状態Ｄ
に於ける変化は、ＣＰＵ−ＰのＶｐ−ｏｆｆ設定解除に
よる状態Ａへの変化の場合である。これらのＡ〜Ｄの状
態をプリンタシステムの状態説明を合わせて次に説明す
る。

【００５２】図２３は、プリンタシステム全体の変遷図
である。

【００５３】状態としては、全てのｃｌｏｃｋ及び電源
供給が無いＳＴＯＰ ＭＯＤＥと、全ての電源及びＣＬ
ＯＣＫがノーマルであり印字可能なＡｃｔｉｖｅＭｏｄ
ｅと、Ａｃｔｉｖｅ Ｍｏｄｅに比べてプリンタ駆動電
源供給の無いＲｅａｄｙＭｏｄｅと、ＣＰＵ−ＰとＰＭ
制御部及びＲＡＭ−ＰだけにＶｃｃ電源供給がなされて
おりＣＰＵ−Ｐ及びＲＡＭ−Ｐは基本的には停止してい
てメモリー及びレジスタの内容を保持するだけの状態な
Ｓｌｅｅｐ Ｍｏｄｅと、４つの状態から成る。

【００５４】以下に各モードの変化系とＣＰＵ−Ｐの制
御及びモード制御部の変化系と関連づけて説明する。

【００５５】ＲＥＳＥＴ時にＲＥＡＤＹ Ｍｏｄｅとな
るがこれは図２２に於けるＲＥＳＥＴ→Ａの変化系を用
いて実現されている。

【００５６】次にＲＥＡＤＹ Ｍｏｄｅについては、Ｒ
ＥＡＤＹ Ｍｏｄｅからの変化系の第一は、ＲＥＡＤＹ
Ｍｏｄｅ→Ａｃｔｉｖｅ Ｍｏｄｅで前述図２１のＳ
８４によりＣＰＵ−ＰにてＶｐ−ｏｆｆ設定されモード
制御部では図２２のＡ→Ｄ変化が発生する。ＲＥＡＤＹ
−Ｍｏｄｅからの変化系の第二は、図２１のＳ８１〜Ｓ
９３に至る一連のＣＰＵ−Ｐの処理で印字が終了した状
態で処理できるデータが無いとＳｌｅｅｐをモード制御
部に設定しＨａｌｔとなるが、このＳｌｅｅｐ設定によ
って、モード制御部では図２２のＡ→Ｂ変化が発生して
ＲＥＡＤＹ Ｍｏｄｅ→Ｓｌｅｅｐ Ｍｏｄｅへと変化
する。

【００５７】ＡＣＴＩＶＥ−Ｍｏｄｅについては、Ａｃ
ｔｉｖｅ−Ｍｏｄｅからの変化系は１モードのみで、Ａ
ｃｔｉｖｅ Ｍｏｄｅ→ＲＥＡＤＹ Ｍｏｄｅは前述図
２１のＳ８５によりＣＰＵ−ＰにてＶｐ−ｏｆｆ解除設
定され、モード制御部では図２２のＤ→Ａ変化が発生す
る。

【００５８】Ｓｌｅｅｐ−Ｍｏｄｅにおいては、Ｓｌｅ
ｅｐ−Ｍｏｄｅからの変化系の第一は、Ｓｌｅｅｐ−Ｍ
ｏｄｅ→ＲＥＡＤＹ Ｍｏｄｅで非サスペンド状態での
紙挿入／操作ＳＷ／データ入力等の派生と、サスペンド
→非サスペンド状態への移行時即ちＲＥＳＵＭＥ時にプ
リンタ動作否（Ｐｒｉｎｔｅｒ−ｏｆｆ）ラッチ信号無
の場合に、図２２のＢ→Ａへの変化が起こると共にｃｌ
ｃｋ２を正常状態とし、ＣＰＵ−Ｐに対してハード割り
込みを発生して、ＣＰＵ−Ｐ側では図２１のＳ１００〜
Ｓ１０３により復帰する。Ｓｌｅｅｐ−Ｍｏｄｅからの
変化系の第二は、プリンタ動作否（Ｐｒｉｎｔｅｒ−ｏ
ｆｆ）ＳＷ入力が発生条件によるＳｌｅｅｐ Ｍｏｄｅ
→Ｓｔｏｐ Ｍｏｄｅで、モード制御部に於ける図２２
のＢ→Ｃの変化であり、ＣＰＵ−Ｐの制御は介在しな
い。Ｓｌｅｅｐ−Ｍｏｄｅからの変化系の第三は、ＲＥ
ＳＵＭＥ時にプリンタ動作否（Ｐｒｉｎｔｅｒ−ｏｆ
ｆ）ラッチ信号有の場合に、Ｐ−ＲＥＳによる初期化を
経てＲｅａｄｙ−Ｍｏｄｅに変化する状態変化でモード
制御部に於ける図２２のＢ→ｒｅｓｅｔ→Ａの変化であ
り、ハード的に初期化される。

【００５９】Ｓｔｏｐ−Ｍｏｄｅにおいては、変化系は
ひとつで、ＲＥＳＵＭＥ時と、非サスペンド状態におけ
るプリンタ動作可（Ｐｒｉｎｔｅｒ−ｏｎ）ＳＷ入力あ
るいはホストからのＰＳＴ／ＩＯへの書き込み発生にお
けるＰ−ＲＥＳでのリセットを経由したＲｅａｄｙ−Ｍ
ｏｄｅへの移行で、モード制御部に於ける図２２のＣ→
ｒｅｓｅｔ→Ａの変化であり、ハード的に初期化され
る。

【００６０】従って、ホストのサスペンド制御によりプ
リンタのＣＰＵ−Ｐ系がフォルト中あるいは停止中であ
る状態すなわちサスペンド中のＲｅａｄｙ−Ｍｏｄｅあ
るいはサスペンド中のＳｔｏｐ−Ｍｏｄｅにある時でも
プリンタ動作可否ＳＷの動作可→動作否→動作可を検出
し、サスペンド状態→非サスペンド状態となるＲＥＳＵ
ＭＥ時にＣＰＵ−Ｐをハード的に初期化してプリンタの
リセットを確実に実行することができる。

【００６１】尚、本発明は、特にインクジェット方式の
印字方式での実施例について説明したが、プリンターの
種類や記録方式を選ばないことは自明である。

【００６２】加えて、本発明はパソコンとプリンタが一
体構造になった実施例についてのみ説明を加えたが、パ
ソコンとプリンタが同一の電池駆動源である分離型の構
成も同様に実現できる。

【００６３】またさらに加えて、プリンタが単独の電池
駆動源を有する場合においては、Ｈｏｓｔ部から与えら
れるＰｒｉｎｔｅｒ−ｏｆｆ信号によるＲＥＡＤＹ Ｍ
ＯＤＥ→ＳＴＯＰ ＭＯＤＥが存在しなくなるので、こ
のモードを除いた形式で実現可能であるのは言うまでも
ない。

【００６４】さらに、図２２、図２４での状態Ｂにおい
ては、ＣＰＵ−Ｐへのクロックを低速としているが、こ
れはＣＰＵ−Ｐ内部のレジスタが情報を維持できて復帰
可能な最低クロック速度を意味しており、スタティック
動作可能なＣＰＵ−Ｐであれば、クロックは停止可能で
あるのは言うまでもない。また同様に、ＲＡＭ−Ｐは、
コストの安いＤ−ＲＡＭ及びＰＳ−ＲＡＭ等のリフレッ
シュが必要なタイプを想定してあるが、リフレッシュを
必要としないあるいはデータ保持モードを有し、データ
を保持して復帰可能なＲＡＭであれば、なお省電力化が
可能であるのは言うまでもない。また、ＣＰＵ−Ｐ，Ｒ
ＡＭ−ＰともにＢ状態における供給電圧はデータ保持可
能な最低の電圧に切替えれば、なお省電力化が可能であ
ることも言うまでもない。

【００６５】さらに、ホストをパソコンを主体として説
明を加えたが、プリンタ部が独立して制御できる構造で
あれば、日本語ＷＰやシステム手帳等の外部への通信手
段をもっているかあるいは、Ｂｕｓを介してのコミュニ
ケーションがとれるものであれば装置を選ばない。

【００６６】（実施例２）図２４、図２５は図２２、図
２３に示す状態から完全にプリンタＰＭ系のクロック供
給系が完全に停止するＳｔｏｐ−Ｍｏｄｅを取り去った
もので、各変遷系の条件等がことなるだけで条件系変化
図中に明示されており構成自体になんらの変化をあたえ
るものではないので説明を省略する。

【００６７】以上の説明から明らかな様に、少なくとも
プリンタ駆動電源が供給されていて印字可能なＡｃｔｉ
ｖｅ Ｍｏｄｅと、プリンタ駆動電源が供給されず印字
以外のプリンタ制御ガ実行可能なＲｅａｄｙ Ｍｏｄｅ
と、プリンタ制御を司るＣＰＵ制御をＭｏｄｅ中全く停
止させかつプリンタ制御を司るＣＰＵに供給するＣｌｏ
ｃｋをＲｅａｄｙ Ｍｏｄｅから変化させるＳｌｅｅｐ
Ｍｏｄｅとの３Ｍｏｄｅを有し、Ａｃｔｉｖｅ Ｍｏ
ｄｅ→Ｒｅａｄｙ Ｍｏｄｅ、Ｒｅａｄｙ Ｍｏｄｅ→
Ａｃｔｉｖｅ Ｍｏｄｅ、Ｒｅａｄｙ Ｍｏｄｅ Ｓ
ｌｅｅｐ Ｍｏｄｅ、Ｓｌｅｅｐ Ｍｏｄｅ→Ｒｅａｄ
ｙ Ｍｏｄｅの変化が少なくとも可能でかつＲＥＳＥＴ
入力によりＲｅａｄｙ Ｍｏｄｅに遷移する省電力制御
方式を用いることによって、少なくともプリンタ部への
データ受渡部分ではプリンタの状態を意識することなく
高速なデータの転送が可能で、かつプリンタにとっては
必要な時以外は停止しているか電源供給が無いため、大
幅な省エネルギーが可能となる。

【００６８】

【発明の効果】以上詳述したように、本発明によれば、
省電力状態のときに、プリンタの電源オフの指示を受け
付けることができ、省電力状態から復帰する際にプリン
タを初期化して復帰することができる。

【図面の簡単な説明】

【図１】本発明を実施したパソコンを示す斜視図。

【図２】ホストＰｒｉｎｔｅｒ間概略ブロック図。

【図３】プリンタＩＦ部のブロック図。

【図４】複合制御ＵＮＩＴの内部ブロック図。

【図５】モード制御部の外部構成図。

【図６】ＰＩＯ／ＩＯレジスタ構成図。

【図７】ＰＩＦ／ＩＯレジスタ構成図。

【図８】ＰＦＭ／ＩＯレジスタ構成図。

【図９】ＰＢＪ／ＩＯレジスタ構成図。

【図１０】ＰＰＭ／ＩＯレジスタ構成図。

【図１１】ＰＳＴ／ＩＯレジスタ構成図。

【図１２】ＨＷＲ／ＩＯレジスタ構成図。

【図１３】プリンタＲＡＭ−ＰのＰＢ及びＩＢのアドレ
ス領域図。

【図１４】プリンタ内部ユニットの斜視図。

【図１５】ホストのメモリー空間アドレスマップ。

【図１６】ホストのＩＯ空間アドレスマップ。

【図１７】電源投入時のフローチャートを示す図。

【図１８】ＰＯＳＴのフローチャートを示す図。

【図１９】プリンタのＣＰＵ−Ｐの大まかな制御フロ
ー。

【図２０】プリンタのＣＰＵ−Ｐの初期化処理制御フロ
ー。

【図２１】プリンタのＣＰＵ−Ｐの省電力制御処理制御
フロー。

【図２２】プリンタＰＭコントローラの変化図。

【図２３】プリンタシステムとしての状態変化図。

【図２４】実施例２のプリンタＰＭコントローラの変化
図。

【図２５】実施例２のプリンタシステムとしての状態変
化図。

【符号の説明】

ＣＰＵ−Ｐ プリンタ部の主制御をなすマイクロプロセ
ッサ ＰＩＯ／ＩＯ パラレルＩＦアダプタ部のホスト側から
みえるＩＯレジスタ ＨＷＲ／ＩＯ プリンタコントロール＆ステータスポー
ト部でＣＰＵ−Ｐ側からみえるＩＯレジスタ ＰＩＦ／ＩＯ ＩＦデータ取り込み制御部でプリンタ側
からみえるＩＯレジスタ ＰＦＭ／ＩＯ プリンタポート制御部でプリンタ側から
見えるＩＯレジスタ ＰＢＪ／ＩＯ ＢＪヘッド／ＣＭ制御部でプリンタ側か
らみえるＩＯレジスタ ＰＰＭ／ＩＯ プリンタＰＭ部でプリンタ側からみえる
ＩＯレジスタ ＰＳＴ／ＩＯ プリンタコントロール＆ステータスポー
ト部でホスト側からみえるＩＯレジスタ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/12

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 装置全体を制御する主制御部とプリンタ
   を制御する印刷制御部とからなる情報処理装置の情報処
   理方法であって、 省電力状態のときに、プリンタの電源オフが指示された
   ことを保持する保持ステップと、 省電力状態から復帰する際に、前記保持ステップに電源
   オフが指示されたことが保持されている場合、プリンタ
   を初期化してから復帰し、前記保持ステップに電源オフ
   が指示されたことが保持されていない場合、プリンタを
   初期化することなく復帰する復帰ステップとを有するこ
   とを特徴とする情報処理方法。
2. 【請求項２】 前記プリンタはインクジェットプリンタ
   であることを特徴とする請求項１記載の情報処理方法。
3. 【請求項３】 前記情報処理装置は、プリンタの電源オ
   フを指示するスイッチを有することを特徴とする請求項
   １記載の情報処理方法。
4. 【請求項４】 前記省電力状態は、方法全体がサスペン
   ド状態であり、前記省電力状態から復帰するときは、方
   法全体がレジュームする時であることを特徴とする請求
   項１記載の情報処理方法。
5. 【請求項５】 装置全体を制御する主制御部とプリンタ
   を制御する印刷制御部とからなる情報処理装置であっ
   て、 省電力状態であっても、プリンタの電源オフが指示され
   たことを保持可能な保持手段と、 省電力状態から復帰する際に、前記保持手段に電源オフ
   が指示されたことが保持されている場合、プリンタを初
   期化してから復帰し、前記保持手段に電源オフが指示さ
   れたことが保持されていない場合、プリンタを初期化す
   ることなく復帰する復帰手段とを有することを特徴とす
   る情報処理装置。
6. 【請求項６】 前記印刷制御部に制御されるプリンタを
   有することを特徴とする請求項５記載の情報処理装置。
7. 【請求項７】 プリンタの電源オフを指示するスイッチ
   を有することを特徴とする請求項５記載の情報処理装
   置。
8. 【請求項８】 前記省電力状態は、装置全体がサスペン
   ド状態であり、前記省電力状態から復帰するときは、装
   置全体がレジュームする時であることを特徴とする請求
   項５記載の情報処理装置。