KR930003827B1 - 파워 세이브 시스템 - Google Patents
파워 세이브 시스템 Download PDFInfo
- Publication number
- KR930003827B1 KR930003827B1 KR1019900001205A KR900001205A KR930003827B1 KR 930003827 B1 KR930003827 B1 KR 930003827B1 KR 1019900001205 A KR1019900001205 A KR 1019900001205A KR 900001205 A KR900001205 A KR 900001205A KR 930003827 B1 KR930003827 B1 KR 930003827B1
- Authority
- KR
- South Korea
- Prior art keywords
- supply
- power
- stop
- logic circuit
- clock signal
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
내용 없음.
Description
제 1 도는 본 발명의 파워 세이브 시스템이 적용되는 퍼스널 컴퓨터의 제 1실시예를 도시한 블럭도.
제 2 도는 본 발명의 파워 세이브 시스템의 제 1 실시예를 도시한 블록도.
제 3 도는 제 2도에 도시한 레지스터의 비트 할당을 도시한 도면.
제 4 도는 키보드상에 설치된 파워 온 키 및 파워 오프 키에 의해 전력공급을 제어하는 경우의 플로챠트.
제 5 도는 타임 아웃에 의해 전력 공급을 제어하는 경우의 플로차트.
제 6 도는 옵션으로서 접속되는 확장카드의 드라이버 루틴중에 전력 공급의 제어를 짜넣은 경우의 플로챠트.
제 7 도는 본 발명의 파워 세이브 시스템의 제 2실시예를 도시한 블록도.
* 도면의 주요부분에 대한 부호의 설명
29 : 키보드 39 : 시스템버스
41 : 레지스터 45 : 발진기
47 : 로직회로 49 : 전원
75 : 게이트 회로
본 발명은 CMOS(Complementary Metal Oxide Semiconductor)로서 구성된 로직회로를 갖는, 예컨대 퍼스널 컴퓨터에 적합한 파워 세이브 시스템에 관한 것이다.
최근의 반도체 기술의 진보에 의하여 마이크로프로세서, 메모리, LSI 등의 여러가지 칩이 제작되고 있으며, 그 집적도도 매년 높아지고 있다. 이 결과, 예컨대 퍼스널 컴퓨터도 소형화되어 최근에는 데스크 톱형, 랩톱형이라 불리워지는 소형, 경량, 또한 휴대에 편리한 퍼스널 컴퓨터가 주류를 이루어 가고 있다. 랩톱형의 대부분은 전지로 구동되도록 설계되어 있다. 이 때문에, 동작 시간을 되도록 길게 하기 위하여, 컴퓨터의 내부회로에 의하여 소비되는 전력을 적게하도록 설계된다.
CMOS는 일반적으로, 클록이 공급안될때에 소비전력이 최소로 되는 것을 알려져 있다. 따라서, 컴퓨터의 내부 회로에 사용되는 LSI(Large Scale Integration)를 CMOS로 구성함으로서 파워 세이브를 꾀하는 연구가 이루어지고 있다.
그러나, 예컨대 키보드 유닛으로부터의 키 입력 대기등 쓸데없는 전력 소비가 여전히 존재하므로 보다 한층 더 전력 절약이 요구되고 있다.
본 발명의 목적은 클록이 공급되지 않을때에 소비 전력이 최소로 되는 CMOS의 특성을 이용하여, 소프트 웨어의 지시에 의하여 파워 세이브를 행하는 파워 세이브 시스템을 제공하는 데 있다.
본 발명의 제 1의 양상에 의하면, 고집적도 반도체 소자에 의하여 구성되는 로직 회로를 갖는 퍼스널 컴퓨터용 파워 세이브 시스템은 전력을 공급하는 전원과 ; 상기 전원으로부터의 전력이 공급되고, 상기 로직 회로에 클록 신호를 공급하는 클록 신호 발생 수단과 ; 상기 클록 신호 발생 수단에 각각 전력을 공급, 정지하는 것을 지시하는 전력 공급 지시키 및 전력 공급 정지 지시키를 가지며, 전력 공급 지시 정보 및 전력 공급 정지 지시 정보를 출력하는 키보드 수단과 ; 상기 키보드 수단에서의 전력 공급 지시 정보 또는 전력 공급 정지 지시 정보를 래치하는 래치 수단과 ; 상기 래치 수단과 상기 클록 신호 발생 수단 사이에 접속되고, 상기 래치 수단으로부터 공급된 전력 공급 지시 정보에 의거 상기 클록 신호 발생 수단에 전력을 공급하고, 상기 전력 공급 정지 정보에 의거 상기 클록 신호 발생 수단으로의 전력의 공급을 정지하는 정지 스위치 수단을 구비한다.
본 발명의 제 2의 양상에 의하면, 고집적도 반도체 소자에 의하여 구성되고 입력 신호를 접수하며 소정의 신호를 출력하는 로직 회로를 갖는 퍼스널 컴퓨터용 파워 세이브 시스템은 전력을 공급하는 전원과 ; 상기 전원으로부터의 전력이 공급되고, 상기 로직 회로에 클록 신호를 공급하는 클록 신호 발생 수단과 ; 전력 공급 정지 정보를 래치 수단과 ; 상기 퍼스널 컴퓨터에 의하여 실행되고, 상기 로직 회로용의 드라이버 루틴이며, 소정시간내에 상기 로직 회로로부터 소정 신호가 출력되는지 여부를 판단하고, 소정 시간내에 상기 소정 신호가 출력되지 않으면 상기 래치 수단에 전력 공급 정지 정보를 세트하는 제어 프로그램을 기억하는 기억 수단과 ; 상기 래치 수단과 상기 클록 신호 발생 수단과의 사이에 접속되고, 상기 래치 수단으로부터 공급된 전력 공급 정지 지시 정보에 의거 상기 클록 신호 발생 수단으로의 전력 공급을 정지하는 스위치 수단을 구비한다.
본 발명의 제 3의 양상에 의하면, 퍼스널 컴퓨터용 파워 세이브 시스템은 전력을 공급하는 전원과 ; 옵션으로서 상기 퍼스널 컴퓨터에 접속 가능하며, 소정의 논리 기능을 수행하는 확장 카드 수단과 ; 상기 전원으로부터의 전력이 공급되고, 상기 확장 카드 수단에 클록 신호를 공급하는 클록 신호 발생 수단과 ; 전력 공급 지시 정보 또는 전력 공급 정지 지시 정보를 래치하는 래치 수단과 ; 상기 퍼스널 컴퓨터에 의하여 실행되는 확장 카드용 드라이버 루틴이며, 상기 래치 수단에 전력 공급 지시 정보를 세트하는 초기화 루틴과, 상기 확장 카드에 의하여 소정 기능이 수행된후 상기 래치 수단에 전력 공급 정지 지시 정보를 세트하는 종료 루틴을 포함하는 프로그램을 기억하는 기억 수단과 ; 상기 래치 수단과 상기 클록 신호 발생 수단 사이에 접속되고, 상기 래치 수단으로부터 공급된 전력 공급 지시 정보에 의거 상기 클록 신호 발생 수단에 전력을 공급하며, 상기 전력 공급 정지 정보에 의거 상기 클록 신호 발생 수단으로의 전력 공급을 정지하는 스위치 수단을 구비한다.
제 1도는 본 발명의 파워 세이브 시스템이 적용되는 퍼스널 컴퓨터의 제 1실시예를 도시한 블록도이다.
제 1도에 있어서 CPU(Central Processing Unit)(1)는 퍼스널 컴퓨터의 시스템 전체를 제어한다. ROM(Read Only Memory)(3)은 퍼스널 컴퓨터의 입출력을 제어하는 기본 입출력 작동 시스템(BIOS) 프로그램을 기억하고 있다. 이 BIOS는 제 4도 내지 제 6도의 플로챠트로 도시되는 프로그램을 포함한다. RAM(Random Access Memory) (5)은 이 퍼스널 컴퓨터에 의하여 실행되는 응용 프로그램이나 각종 데이타를 격납한다. DMAC(Direct Memory Access Controller) (7)는 DMA를 제어하는 시판의 LSI이다. 끼어듦 컨트롤러(PIC)(9)는 각종 회로의 끼어듦을 제어하는 시판의 LSI이다. 타이머(PIT) (11)는 시간을 계측한다. RTC(Real Time Clock) (13)는 일자, 시각등을 기억하는 시판의 LSI이다.
하드 디스크 컨트롤러(HDC) (15)는 하드 디스크 드라이브(HDD) (17)를 제어하는 시판의 LSI이다. HDD(Hard Disk Drive)(17)는 프로그램, 데이타등을 격납하는 외부 기억 장치이다. FDC(Floppy Disk Controller) (19)는 FDD(Floppy Disk Drive) (21)를 제어하는 시판의 LSI이다. FDD(21)는 HDD(17)와 같이 프로그램, 데이타등을 기억하는 외부 기억 장치이다. PRTC(Printer Controller) (23)는 프린터를 제어한다. SIO(Serial input and output Control Circuit) (25)는 통신을 제어하는 시판의 LSI이다. KBC(Keyboard Controller) (27)는 키보드(29)를 제어하는 시판의 LSI이다. 키보드(29)는 각종 데이타를 입력하기 위한 키군을 구비함과 동시에, 전원을 공급 혹은 차단하기 위한 파워 온 코맨드 키(29a) 혹은 파워 오프 코맨드 키(29b)를 갖추고 있다. PDPC(Plasma Display Controller) (31)는 PDP(Plasma Display) (33)를 제어한다. VRAM(Video RAM) (35) 은 PDP(33)에 표시하는 내용을 격납하는 메모리이다. KANJI POM(37)은 한자를 표시할때, 이 한자 ROM(37)에서 데이타가 독출되어 PDP(33)에 표시된다. CPU(1), ROM(3), RAM(5), DMAC(7), PIC(9), PIT(11), RTC(13), HDC(15), FDC(19), PRTC(23), SIO(25), KBC(27), PDPC(31), VRAM(35), KANJI ROM(37)은 각각 시스템 버스(39)에 접속되어 있다.
제 2도는 본 발명의 파워 세이브 시스템의 제 1 실시예를 도시한 블록도이다. 그리고 제 1도와 동일부는 동부호를 붙여서 그 설명을 생략한다.
시스템 버스(39)에는, 레지스터(41)가 접속되어 있다. 레지스터(41)는 CPU(1)에서 공급되는, 전원의 공급을 온/오프 제어하기 위한 제어 데이타를 간직한다. 즉 레지스터(41)는 예컨대 16 비트로 구성되고, 제 3도에 도시한대로, 예컨대 비트(0)에, 전원의 공급 및 정지를 제어하기 위한 비트 정보가 할당되어 있다. 즉, 비트(0)이 "1"인때, 전원이 각종 회로에 공급되고 "0"인때, 전원의 공급이 정지된다. 레지스터(41)로부터의 비트 출력은 스위치 회로(43)에 공급된다. 이 레지스터(41)는 예컨대 메모리 맵된 I/O의 꼴로 RAM(5)에 할당하여도 되고, I/O장치 어드레스를 레지스터에 할당하여도 된다. 어느것이든, 레지스터(41)는 소프트 웨어에 의하여 액세스 가능케 구성되어 있다.
스위치 회로(43)는 예컨대 트랜지스터등으로 구성되는 전자 스위치 혹은 릴레이 회로 등이며, 레지스터(41)에서 공급되는 비트 출력이 "1"인때 전원(49)으로부터의 전력을 발진 회로(45)에 공급하고, "0"인때, 전력의 공급을 정지한다. 발진회로(45)는 상기 스위치 회로(43)를 통하여 전력이 공급되면, 클록신호를 로직회로(47)에 공급한다. 전원 회로(46)는 CPU(1), 키보드 회로(29), 레지스터(41), 스위치 회로(43) 및 로직 회로(47)에 각각 전력을 공급하도록 접속되어 있다. 로직회로(47)는 소정의 기능을 수행하는 CMOS로 구성된 회로이다. 예컨대, 제 1도에 도시하는 블록도에서는, DMA(7), PIC(9), PIT(11), RTC(13), FDC(19), PRTC(23), SIO(25), KBC(27), PDPC(31)등이 이에 해당한다. 또, 도면에는 생략되어 있으나, LAL(Local Area Network) 컨트롤러나 MODEM(Modulator/Demodulator) 등을 들게된다.
전력 공급 정지의 지시는 자동적으로 혹은 오퍼레이터의 지시에 의해 행하여 진다. 제 4도에 도시한 플로챠트는 키보드(29)상에 설치된 파워 오프 코맨드 키(29b) 혹은 파워 온 코맨드 키(29a)의 눌림을 검출하고, 전원으로부터의 전력을 발진기(45)에 정지 혹은 공급하는 예이다.
즉, 스텝(51)에 있어서, CPU(1)는 키 입력이 있는지의 여부를 판단한다. 스텝(51)에 있어서 키입력이 있는 것으로 파단하면, 스텝(53)에 있어서 파워 오프 코맨드 키이지의 여부를 판단한다. 파워 오프 코맨드 키(29b)이면 스텝(55)에 있어서 레지스터(41)에 "00"(hex)을 세트한다. 이 결과, 레지스터(41)에서 "0"의 비트 정보가 스위치 회로(43)에 공급되므로 스위치 회로(43)는 전력을 발진기(45)에 공급하지 아니한다. 따라서 클록 신호가 발진기(45)로부터 로직 회로(47)에 공급이 안되므로 로직 회로(47)의 소비전력은 최소가 되고, 전력이 절약된다.
또 한편 스텝(57)에 있어서 파워 온 코맨드 키(29a)가 입력된 것으로 판단되면 CPU(1)는 스텝(59)에서 "01"(hex)을 레지스터(41)에 세트한다. 이 결과, 레지스터(41)에서 "1"의 비트 정보가 스위치 회로(43)에 공급되므로 스위치 회로(43)는 전원 회로(49)로부터의 전력을 발진기 (45)에 공급한다. 이 결과 발진기(45)는 클록 신호를 로직 회로(47)에 공급하므로 로직회로가 동작한다.
제 5도는 키보드 콘트롤러(KBC) (27)의 전력 공급을 자동적으로 제어하는 경우의 플로챠트이다.
즉, CPU(1)는 스텝(61)에 있어서 키입력이 있는지의 여부를 판단한다. 스텝(61)에 있어서 키 입력이 없으면 스텝(63)에서 계시용 소프트웨어 카운터를 증가시키고, 스텝(65)에서 소정시간 경과했는지의 여부를 판단한다. 소정 시간이 경과안되었으면 CPU(1)는 스텝(61,63,65)을 반복해서 실행한다. 스템(65)에 있어서 소정 시간 경과한 것으로 판단되면, CPU(1)는 스텝(67)에 있어서 레지스터(41)에 "00"(hex)을 세트한다. 이 결과 상기와 같이 스위치 회로(43)는 전력을 발진기(45)에 공급하지 아니하므로 발진기(45)는 클록 신호를 로직회로(47)에 공급하지 아니한다. 이 결과 로직회로(4)의 소비전력은 최소가되어 전력이 절약된다.
제 6도는 예를들면 LAN의 드라이버 루틴을 로드/언로드 할때에 자동적으로 전력의 공급 및 정지를 제어할 경우의 플로차트이다.
여기에서 제 1도에 도시하는 퍼스널 컴퓨터의 시스템 버스는 코넥터(도시를 생략)를 통하여 외부로 나와 있고, 확장 카드로서 예를들어 LAN용 제어카드는 옵션으로서 이 퍼스널 컴퓨터에 접속 가능하다. 이 경우 LAN의 드라이버 루틴은 사전에 HDD(17)에 기억해 놓도록 한다. LAN의 제어를 실시할 경우에는 HDD(17)에 기억되어 있는 LAN 드라이버 루틴이 RAM(5)에 로드되어 CPU(1)에 의하여 실행된다.
즉, CPU(1)는 스텝(71)의 초기화 루틴에 있어서 레지스터(41)에 "01"(hex)을 세트한다. 이 결과 스위치 회로(43)는 전력을 발진기(45)에 공급하므로 발진기(45)는 클록 신호를 로직 회로(47)(이 경우는 LAN카드)에 공급한다. 이 결과 LAN 카드가 작동한다. CPU(1)는 소정의 LAN의 처리 루틴을 실행한 후, 스텝(73)에서 종료 처리를 실시한다. 이 종료 처리에 있어서 CPU(1)는 레지스터(41)에 "00"(hex)을 세트한다. 이 결과 스위치 회로(43)는 발진기(45)로의 전력 공급을 저지하므로 LAN 카드의 소비 전력을 최소가되고 전력이 절약된다.
제 7도는 본 발명의 제 2의 실시예를 도시하는 블럭도이다. 또한, 제 2도에 도시하는 실시예와 동일부는 동일부호로 표시하고 그 설명을 생략한다.
제 7도에 도시하는 실시예에서는 전원 회로(49)로부터의 전력이 상시 발진기(45)에 공급되고 있다. 따라서 발진기(45)로부터 클록 신호가 게이트 회로(75)에 공급된다. 게이트회로(75)는, 예를들면 AND 게이트로 구성되어 있고, CPU(1)에서 공급되는 인에이블 신호에 응답해서 발진기(45)로부터의 클록 신호를 로직회로(47)에 공급한다. CPU(1)에서 공급되는 인에이블 신호는 제 2도의 경우와 같이 키보드(29)로부터 지시해도 좋고, 제 4도의 플로챠트와 같이 타임 아웃의 개념을 도입해도 좋고, 또는 제 6도의 도시와 같이 확장 로드 모듈내의 초기화 루틴 및 종료 루틴에 있어서 인에이블 신호 또는 디스 에이블 신호를 만들도록 해도 좋다. 이와같이 구성해도 제 2도에 도시하는 실시예와 동일한 효과를 얻을 수 있다.
또, 상기 실시예에서는 확장 카드로서 LAN카드를 예시했으나, 이예에 한정되지 않고, SCSI(Small Computer System Interface)의 콘트롤 카드, 각종 통신보드, 키보드 프린터, 표시회로등의 콘트롤러, 또는 모뎀카드 등 옵션으로서 외부적으로 접속 가능한 각종 카드의 전력의 공급을 접속할 수 있다.
또, 상기 실시예에서는 제 4도 내지 제 6도에 도시하는 프로그램이 ROM(3)에 기억되어 있으나, 외부 기억 장치, 예를들면 HDD(17)나 FDD(21)에 기억하도록 구성해도 좋다.
그리고 본원 청구 범위의 각 구성 요소에 병기한 도면 참조 번호는 본원 발명의 이해를 용이하게 하기 위한 것이며, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정하는 의도로 병기한 것은 아니다.
Claims (6)
- 고집적도 반도체 소자에 의해 구성되는 로직 회로(47)와, 전력을 공급하는 전원(49)과, 상기 전원으로부터의 전력이 공급되어 상기 로직 회로에 클록 신호를 공급하는 발진회로(45)를 갖는 퍼스널컴퓨터용 파워 세이브 시스템에 있어서, 상기 로직 회로에 클록 신호의 공급 및 정지를 지시하는 수단(29a,29b, 제 4도, 제 5도 및 제 6도)와 ; 상기 클록 신호신호의 공급 및 정지를 지시하는 수단으로부터의 지시 정보에 응답하여 상기 로직 회로에 클록 신호의 공급, 정지를 제어하는 제어수단(41,43,75)으로 구성되는 것을 특징으로 하는 퍼스털 컴퓨터용 파워세이브 시스템.
- 상기 클록 신호의 공급 및 정지를 지시하는 수단은 상기 발진 회로에 각기 전원으로부터의 전력을 공급, 정지하는 것을 지시하는 전력 공급지시키(29a) 및 전력 공급 정지키(29b)를 가지며, 전력 공급 지시 정보 및 전력 공급 정지 정보를 출력하는 키보드(29)를 구비하는 것을 특징으로 하는 퍼스널 컴퓨터용 파워 세이브 시스템.
- 제 1항에 있어서, 상기 로직 회로는 입력 신호를 수취해서 소정 신호를 출력하며 ; 상기 클록 신호의 공급 및 정지를 지시하는 수단은 상기 퍼스널 컴퓨터에 의해 실행되는 상기 로직 회로용의 드라이버 루틴이며, 소정 시간내에 상기 로직 회로에서 소정 신호가 출력되는지의 여부를 판단하는 수단(65)과, 소정 시간내에 상기 로직 회로에서 소정 신호가 출력되지 않으면 전력 공급 정지 지시 정보를 세트하는 수단(67)을 구비하는 것을 특징으로 하는 퍼스널 컴퓨터용 파워세이브 시스템.
- 제 1항에 있어서, 상기 로직 회로는 옵션으로 상기 퍼스널 컴퓨터에 접속 가능한 소정의 논리기능을 수행하는 확장 카드 수단을 가지며, 상기 클록 신호의 공급및 정지를 지시하는 수단은 상기 퍼스널 컴퓨터에 의해 실행되는 확장 카드용 드라이버 루틴이며, 전력 공급 지시 정보를 출력하는 초기화 루틴과, 상기 확장 카드에 의해 소정 기능이 수행된 다음 상기 전력 공급 정지 지시 정보를 출력하는 종료 루틴을 포함하는 프로그램을 기억하는 기억 수단을 구비하는 것을 특징으로 하는 퍼스널 컴퓨터용 파워세이브 시스템.
- 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기제어 수단은, 상기 클록 신호의 공급 및 정지를 지시한 정보를 래치하는 래치수단(41)과 ; 상기 래치 수단과 상기 발진 회로와의 사이에 접속되어, 상기 래치 수단에서 공급된 클록 공급 지시 수단에 의거하여 상기 발진 회로에 전력을 공급하고, 상기 클록 공급 정지 지시 정보에 의거하여 상기 발진 회로에 전력의 공급을 정지하는 스위치 수단(43)으로 구성되는 것을 특징으로 하는 퍼스널 컴퓨터용 파워세이브 시스템.
- 제 1항 내지 제 4항 중 어느 한 항에 있어서, 상기 제어 수단은, 상기 발진 회로와 로직 회로 사이에 접속되어 상기 클록 공급 지시 정보를 수취해서 상기 발진 회로로부터의 클록 신호를 상기 로직 회로에 공급하고, 상기 클록 공급 정지 지시 정보에 의하여 상기 로직 회로에 상기 클록 신호의 공급을 정지하는 게이트 수단(75)으로 구성되는 것을 특징으로 하는 퍼스널 컴퓨터용 파워세이브 시스템.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1019645A JPH02201516A (ja) | 1989-01-31 | 1989-01-31 | パワーセーブ方式 |
JP1-019645 | 1989-01-31 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR900012149A KR900012149A (ko) | 1990-08-03 |
KR930003827B1 true KR930003827B1 (ko) | 1993-05-13 |
Family
ID=12004973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900001205A KR930003827B1 (ko) | 1989-01-31 | 1990-01-31 | 파워 세이브 시스템 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5457801A (ko) |
EP (1) | EP0381021A3 (ko) |
JP (1) | JPH02201516A (ko) |
KR (1) | KR930003827B1 (ko) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03143673A (ja) * | 1989-10-31 | 1991-06-19 | Toshiba Corp | 画像形成装置 |
KR0155558B1 (ko) * | 1990-11-30 | 1998-11-16 | 구자홍 | 휴대용 데이타 터미널의 절전 방법 및 그 장치 |
JPH04278990A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | Lcdコントロール装置 |
DE69233393T2 (de) * | 1991-05-17 | 2005-08-11 | Packard Bell NEC, Inc., Woodland Hills | Leistungsmanagementsfunktion für einen rückwärtskompatiblen mikroprozessor |
US5369771A (en) * | 1991-12-23 | 1994-11-29 | Dell U.S.A., L.P. | Computer with transparent power-saving manipulation of CPU clock |
US6343363B1 (en) * | 1994-09-22 | 2002-01-29 | National Semiconductor Corporation | Method of invoking a low power mode in a computer system using a halt instruction |
KR940007161Y1 (ko) * | 1992-09-01 | 1994-10-14 | 김덕우 | 컴퓨터용 모니터의 전원제어장치 |
US5389952A (en) * | 1992-12-02 | 1995-02-14 | Cordata Inc. | Low-power-consumption monitor standby system |
US5821924A (en) * | 1992-09-04 | 1998-10-13 | Elonex I.P. Holdings, Ltd. | Computer peripherals low-power-consumption standby system |
CN1043930C (zh) * | 1993-03-20 | 1999-06-30 | 宏碁电脑股份有限公司 | 具有控制电源供至外围设备的省电电脑系统 |
US5337285A (en) * | 1993-05-21 | 1994-08-09 | Rambus, Inc. | Method and apparatus for power control in devices |
US6031867A (en) * | 1993-07-02 | 2000-02-29 | Multi-Tech Systems, Inc. | Modem with firmware upgrade feature |
JP3266402B2 (ja) * | 1993-12-28 | 2002-03-18 | キヤノン株式会社 | 表示装置 |
JPH07212988A (ja) * | 1994-01-14 | 1995-08-11 | Fujitsu Ten Ltd | マイクロコンピュータの電源装置 |
US5632038A (en) * | 1994-02-22 | 1997-05-20 | Dell Usa, L.P. | Secondary cache system for portable computer |
US5752011A (en) * | 1994-06-20 | 1998-05-12 | Thomas; C. Douglas | Method and system for controlling a processor's clock frequency in accordance with the processor's temperature |
JPH08101657A (ja) * | 1994-09-30 | 1996-04-16 | Toshiba Corp | コンピュータシステムおよびそのシステムにおけるcrtディスプレイの消費電力制御方法 |
US6272465B1 (en) | 1994-11-02 | 2001-08-07 | Legerity, Inc. | Monolithic PC audio circuit |
US5675808A (en) * | 1994-11-02 | 1997-10-07 | Advanced Micro Devices, Inc. | Power control of circuit modules within an integrated circuit |
EP0725330A3 (en) * | 1995-01-24 | 1997-03-12 | Hewlett Packard Co | Computer keyboard with power switch control key |
KR0149263B1 (ko) * | 1995-03-31 | 1998-10-15 | 김광호 | 프린터를 일체화한 컴퓨터장치와 그의 전원관리 및 제어방법 |
JPH08314587A (ja) * | 1995-05-15 | 1996-11-29 | Nec Corp | 省電力電源回路 |
US5958056A (en) * | 1995-05-26 | 1999-09-28 | Intel Corporation | Method and apparatus for selecting operating voltages in a backplane bus |
US5652894A (en) * | 1995-09-29 | 1997-07-29 | Intel Corporation | Method and apparatus for providing power saving modes to a pipelined processor |
JPH0997127A (ja) * | 1995-09-29 | 1997-04-08 | Toshiba Corp | コンピュータシステム |
KR0167648B1 (ko) * | 1995-10-10 | 1999-01-15 | 김광호 | 일체형 컴퓨터의 전원 공급 제어 장치 및 그 방법 |
DE19608776C2 (de) * | 1996-03-07 | 2003-03-20 | Atmel Germany Gmbh | Integrierte Schaltungsanordnung mit einer mit einem Datenbus verbundenen Buslogikeinheit |
EP0821505A1 (en) * | 1996-07-25 | 1998-01-28 | Hewlett-Packard Company | Apparatus providing connectivity between devices attached to different interfaces of the apparatus |
DE69624471T2 (de) * | 1996-07-25 | 2003-06-26 | Hewlett Packard Co | Faseroptische Verbindung zwischen Rechnern |
US5958023A (en) * | 1997-01-07 | 1999-09-28 | Micron Electronics, Inc. | Method for low power wireless keyboard that detects a host computer query for the state of a key then powers up to determine and transmit back the state of that key |
US5919259A (en) * | 1997-04-18 | 1999-07-06 | Dahl; Nathaniel H. | Method and apparatus for supplying power to a CPU using an adaptor card |
US6928559B1 (en) * | 1997-06-27 | 2005-08-09 | Broadcom Corporation | Battery powered device with dynamic power and performance management |
JP2001511929A (ja) * | 1997-12-16 | 2001-08-14 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | クロックスイッチを有する電子回路 |
US6415387B1 (en) | 1998-12-14 | 2002-07-02 | International Business Machines Corporation | Low power mode computer with simplified power supply |
US7100061B2 (en) | 2000-01-18 | 2006-08-29 | Transmeta Corporation | Adaptive power control |
US6968469B1 (en) | 2000-06-16 | 2005-11-22 | Transmeta Corporation | System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored |
US7424636B1 (en) * | 2000-08-10 | 2008-09-09 | Alcatel Lucent | Method and apparatus for controlling a clock signal of a line card circuit |
US7260731B1 (en) | 2000-10-23 | 2007-08-21 | Transmeta Corporation | Saving power when in or transitioning to a static mode of a processor |
US7112978B1 (en) | 2002-04-16 | 2006-09-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
US7336090B1 (en) | 2002-04-16 | 2008-02-26 | Transmeta Corporation | Frequency specific closed loop feedback control of integrated circuits |
US7941675B2 (en) | 2002-12-31 | 2011-05-10 | Burr James B | Adaptive power control |
US7886164B1 (en) | 2002-11-14 | 2011-02-08 | Nvidia Corporation | Processor temperature adjustment system and method |
US7882369B1 (en) | 2002-11-14 | 2011-02-01 | Nvidia Corporation | Processor performance adjustment system and method |
US7849332B1 (en) | 2002-11-14 | 2010-12-07 | Nvidia Corporation | Processor voltage adjustment system and method |
US7953990B2 (en) | 2002-12-31 | 2011-05-31 | Stewart Thomas E | Adaptive power control based on post package characterization of integrated circuits |
US7642835B1 (en) | 2003-11-12 | 2010-01-05 | Robert Fu | System for substrate potential regulation during power-up in integrated circuits |
US7786756B1 (en) | 2002-12-31 | 2010-08-31 | Vjekoslav Svilan | Method and system for latchup suppression |
US7949864B1 (en) | 2002-12-31 | 2011-05-24 | Vjekoslav Svilan | Balanced adaptive body bias control |
US7205758B1 (en) | 2004-02-02 | 2007-04-17 | Transmeta Corporation | Systems and methods for adjusting threshold voltage |
US7228242B2 (en) | 2002-12-31 | 2007-06-05 | Transmeta Corporation | Adaptive power control based on pre package characterization of integrated circuits |
EP1455263A1 (en) * | 2003-03-06 | 2004-09-08 | Hewlett-Packard Development Company, L.P. | Power management in a computer system with network communications |
US7012461B1 (en) | 2003-12-23 | 2006-03-14 | Transmeta Corporation | Stabilization component for a substrate potential regulation circuit |
US7129771B1 (en) | 2003-12-23 | 2006-10-31 | Transmeta Corporation | Servo loop for well bias voltage source |
US7692477B1 (en) | 2003-12-23 | 2010-04-06 | Tien-Min Chen | Precise control component for a substrate potential regulation circuit |
US7649402B1 (en) | 2003-12-23 | 2010-01-19 | Tien-Min Chen | Feedback-controlled body-bias voltage source |
US7816742B1 (en) | 2004-09-30 | 2010-10-19 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
US7859062B1 (en) | 2004-02-02 | 2010-12-28 | Koniaris Kleanthes G | Systems and methods for integrated circuits comprising multiple body biasing domains |
JP4477380B2 (ja) * | 2004-03-02 | 2010-06-09 | Necエレクトロニクス株式会社 | マルチレイヤシステム及びクロック制御方法 |
US7774625B1 (en) | 2004-06-22 | 2010-08-10 | Eric Chien-Li Sheng | Adaptive voltage control by accessing information stored within and specific to a microprocessor |
US7562233B1 (en) | 2004-06-22 | 2009-07-14 | Transmeta Corporation | Adaptive control of operating and body bias voltages |
US20060033744A1 (en) * | 2004-08-13 | 2006-02-16 | Motorola, Inc. | Device and method for continuous screen updates in low-power mode |
US7739531B1 (en) | 2005-03-04 | 2010-06-15 | Nvidia Corporation | Dynamic voltage scaling |
US9134782B2 (en) | 2007-05-07 | 2015-09-15 | Nvidia Corporation | Maintaining optimum voltage supply to match performance of an integrated circuit |
US8370663B2 (en) | 2008-02-11 | 2013-02-05 | Nvidia Corporation | Power management with dynamic frequency adjustments |
US8336762B1 (en) | 2008-11-17 | 2012-12-25 | Greenwise Bankcard LLC | Payment transaction processing |
US9256265B2 (en) | 2009-12-30 | 2016-02-09 | Nvidia Corporation | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit |
US9830889B2 (en) | 2009-12-31 | 2017-11-28 | Nvidia Corporation | Methods and system for artifically and dynamically limiting the display resolution of an application |
US8839006B2 (en) | 2010-05-28 | 2014-09-16 | Nvidia Corporation | Power consumption reduction systems and methods |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4089062A (en) * | 1976-06-28 | 1978-05-09 | Texas Instruments Incorporated | Switching control circuits for electronic calculator with push-button on-off system |
US4171539A (en) * | 1977-12-19 | 1979-10-16 | The Bendix Corporation | Power strobed digital computer system |
US4203153A (en) * | 1978-04-12 | 1980-05-13 | Diebold, Incorporated | Circuit for reducing power consumption in battery operated microprocessor based systems |
US4316247A (en) * | 1979-10-30 | 1982-02-16 | Texas Instruments, Inc. | Low power consumption data processing system |
US4317181A (en) * | 1979-12-26 | 1982-02-23 | Texas Instruments Incorporated | Four mode microcomputer power save operation |
GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
JPS5775335A (en) * | 1980-10-27 | 1982-05-11 | Hitachi Ltd | Data processor |
FR2501878A1 (fr) * | 1981-03-13 | 1982-09-17 | Kauffmann Philippe | Automate programmable base sur un microprocesseur monobit |
JPS5881334A (ja) * | 1981-11-11 | 1983-05-16 | Hitachi Ltd | 情報処理装置 |
US4598383A (en) * | 1981-12-28 | 1986-07-01 | Texas Instruments Incorporated | Combination of a data processor with a switch means |
US4562535A (en) * | 1982-04-05 | 1985-12-31 | Texas Instruments Incorporated | Self-configuring digital processor system with global system |
US4571702A (en) * | 1982-08-09 | 1986-02-18 | Hand-Held Products, Inc. | Powerless remote program reservoir |
JPS5955526A (ja) * | 1982-09-24 | 1984-03-30 | Sharp Corp | インタ−フエ−ス回路 |
US4545030A (en) * | 1982-09-28 | 1985-10-01 | The John Hopkins University | Synchronous clock stopper for microprocessor |
US4698748A (en) * | 1983-10-07 | 1987-10-06 | Essex Group, Inc. | Power-conserving control system for turning-off the power and the clocking for data transactions upon certain system inactivity |
US4649490A (en) * | 1984-12-20 | 1987-03-10 | Pitney Bowes Inc. | Scale with processor controlled power switching |
JPH0789346B2 (ja) * | 1985-07-05 | 1995-09-27 | 日本電気株式会社 | Dmaコントローラ |
US4876597A (en) * | 1987-09-04 | 1989-10-24 | Adt Security Systems, Inc. | Video observation systems |
US4866758A (en) * | 1988-10-31 | 1989-09-12 | American Telephone And Telegraph Company | Phone management server for use with a personal computer LAN |
-
1989
- 1989-01-31 JP JP1019645A patent/JPH02201516A/ja active Pending
-
1990
- 1990-01-23 EP EP19900101338 patent/EP0381021A3/en not_active Withdrawn
- 1990-01-31 KR KR1019900001205A patent/KR930003827B1/ko not_active IP Right Cessation
-
1994
- 1994-11-18 US US08/344,604 patent/US5457801A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR900012149A (ko) | 1990-08-03 |
US5457801A (en) | 1995-10-10 |
EP0381021A2 (en) | 1990-08-08 |
JPH02201516A (ja) | 1990-08-09 |
EP0381021A3 (en) | 1992-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930003827B1 (ko) | 파워 세이브 시스템 | |
US5446906A (en) | Method and apparatus for suspending and resuming a keyboard controller | |
US6088807A (en) | Computer system with low power mode invoked by halt instruction | |
US5465367A (en) | Slow memory refresh in a computer with a limited supply of power | |
US7900075B2 (en) | Pipelined computer system with power management control | |
US5632037A (en) | Microprocessor having power management circuitry with coprocessor support | |
KR100368079B1 (ko) | 컴퓨터 및 컴퓨터의 전원 제어 방법 | |
KR930008259B1 (ko) | 슬립 기능을 가진 컴퓨터 시스템 | |
US5515539A (en) | Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom | |
KR20030097637A (ko) | 클럭 주파수 변환 회로 | |
KR20020050270A (ko) | 환경에 따른 프로세서의 작동 파라미터의 동적 조절방법 | |
JP2004140503A (ja) | 電子機器と電力供給方法 | |
WO2001027728A1 (en) | Minimizing power consumption during sleep modes by using minimum core voltage necessary to maintain system state | |
US7120807B2 (en) | Apparatus for resetting power management enable register and resetting power management register based on an operating system instruction and output of power management enable register | |
JPH11506235A (ja) | Pcmciaカードのための起動システム | |
US5867718A (en) | Method and apparatus for waking up a computer system via a parallel port | |
EP0828212B1 (en) | Microprocessor with hardware controlled power management and selectable input/output control pins and method therefor | |
US5771390A (en) | System and method for cascading from a power managed suspend state to a suspend-to-disk state in a computer system | |
US5375209A (en) | Microprocessor for selectively configuring pinout by activating tri-state device to disable internal clock from external pin | |
JPH11327706A (ja) | デ―タ処理装置 | |
US20040210781A1 (en) | Electronic apparatus and method for controlling semiconductor integrated circuit | |
JP3210046B2 (ja) | 情報処理装置及び方法 | |
JP3227188B2 (ja) | 情報処理方法及び装置 | |
KR100706224B1 (ko) | 컴퓨터 시스템의 웨이크 업 방법 | |
WO2001023977A9 (en) | Pc card controller with advanced power management reset capabilities |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19990417 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |