JPH07212988A - マイクロコンピュータの電源装置 - Google Patents
マイクロコンピュータの電源装置Info
- Publication number
- JPH07212988A JPH07212988A JP6002772A JP277294A JPH07212988A JP H07212988 A JPH07212988 A JP H07212988A JP 6002772 A JP6002772 A JP 6002772A JP 277294 A JP277294 A JP 277294A JP H07212988 A JPH07212988 A JP H07212988A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- microcomputer
- transistor
- circuit
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/30—Systems integrating technologies related to power network operation and communication or information technologies for improving the carbon footprint of the management of residential or tertiary loads, i.e. smart grids as climate change mitigation technology in the buildings sector, including also the last stages of power distribution and the control, monitoring or operating management systems at local level
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y04—INFORMATION OR COMMUNICATION TECHNOLOGIES HAVING AN IMPACT ON OTHER TECHNOLOGY AREAS
- Y04S—SYSTEMS INTEGRATING TECHNOLOGIES RELATED TO POWER NETWORK OPERATION, COMMUNICATION OR INFORMATION TECHNOLOGIES FOR IMPROVING THE ELECTRICAL POWER GENERATION, TRANSMISSION, DISTRIBUTION, MANAGEMENT OR USAGE, i.e. SMART GRIDS
- Y04S20/00—Management or operation of end-user stationary applications or the last stages of power distribution; Controlling, monitoring or operating thereof
- Y04S20/20—End-user application control systems
Landscapes
- Stand-By Power Supply Arrangements (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータの動作モードを通常動
作モードからデータ保持モードに切換える際に、補助電
源からはデータ保持に必要な電流だけを供給すればよい
ようにする。 【構成】 マイクロコンピュータ１２は、発振回路を内
蔵し、通常動作モードとデータ保持モードとを切換え可
能である。電源回路１１は、通常動作モード時にはトラ
ンジスタＴＲ２をＯＮ状態として、メイン電圧ＶＣＣか
らマイクロコンピュータ１２の電源端子ＶＤＤに電流を
供給する。メインスイッチ１５がオフになると、メイン
電圧ＶＣＣが低下し、停止信号ＨＡＬＴはローレベルに
なる。これによってマイクロコンピュータ１２内の発振
回路の発振が停止し、消費電流は減少する。トランジス
タＴＲ２はＯＦＦ状態になり、電源回路１１からデータ
保持用の電流を供給する。
作モードからデータ保持モードに切換える際に、補助電
源からはデータ保持に必要な電流だけを供給すればよい
ようにする。 【構成】 マイクロコンピュータ１２は、発振回路を内
蔵し、通常動作モードとデータ保持モードとを切換え可
能である。電源回路１１は、通常動作モード時にはトラ
ンジスタＴＲ２をＯＮ状態として、メイン電圧ＶＣＣか
らマイクロコンピュータ１２の電源端子ＶＤＤに電流を
供給する。メインスイッチ１５がオフになると、メイン
電圧ＶＣＣが低下し、停止信号ＨＡＬＴはローレベルに
なる。これによってマイクロコンピュータ１２内の発振
回路の発振が停止し、消費電流は減少する。トランジス
タＴＲ２はＯＦＦ状態になり、電源回路１１からデータ
保持用の電流を供給する。
Description
【０００１】
【産業上の利用分野】本発明は、各種電子制御装置に用
いられ、通常動作モードとデータ保持モードとが切換え
可能なスタンバイ機能を有するマイクロコンピュータの
電源装置に関する。
いられ、通常動作モードとデータ保持モードとが切換え
可能なスタンバイ機能を有するマイクロコンピュータの
電源装置に関する。
【０００２】
【従来の技術】従来から、各種制御用に使用されている
マイクロコンピュータとしては、ランダムアクセスメモ
リ（以下「ＲＡＭ」と略称する）を内蔵し、わずかの消
費電流でデータの保持が可能なスタンバイモードを有す
るものが好適に使用されている。これらの電子制御装置
では、電源電圧が遮断されると、マイクロコンピュータ
をデータ保持モードに切換えて、小容量の補助電源から
データ保持用の電流を供給する。
マイクロコンピュータとしては、ランダムアクセスメモ
リ（以下「ＲＡＭ」と略称する）を内蔵し、わずかの消
費電流でデータの保持が可能なスタンバイモードを有す
るものが好適に使用されている。これらの電子制御装置
では、電源電圧が遮断されると、マイクロコンピュータ
をデータ保持モードに切換えて、小容量の補助電源から
データ保持用の電流を供給する。
【０００３】図４は、従来からのマイクロコンピュータ
電源装置の概略的な構成を示す。電源回路１は、バイポ
ーラＩＣによって実現され、ＣＭＯＳＩＣによって実現
されるマイクロコンピュータ２への電源供給と、動作モ
ードの切換えとを行う。電源回路１およびマイクロコン
ピュータ２は、ＥＣＵなどと呼ばれる車載用制御装置３
に搭載される。車載用制御装置３に対する電源は、車載
用のバッテリ４である。マイクロコンピュータ２が通常
動作モードとなるのは、メインスイッチ５が導通してオ
ンになっているときである。車載用制御装置３のバッテ
リ端子６は、直接、バッテリ４の正出力端子に接続され
る。電源端子７は、メインスイッチ５を介してバッテリ
４の正出力端子に接続される。
電源装置の概略的な構成を示す。電源回路１は、バイポ
ーラＩＣによって実現され、ＣＭＯＳＩＣによって実現
されるマイクロコンピュータ２への電源供給と、動作モ
ードの切換えとを行う。電源回路１およびマイクロコン
ピュータ２は、ＥＣＵなどと呼ばれる車載用制御装置３
に搭載される。車載用制御装置３に対する電源は、車載
用のバッテリ４である。マイクロコンピュータ２が通常
動作モードとなるのは、メインスイッチ５が導通してオ
ンになっているときである。車載用制御装置３のバッテ
リ端子６は、直接、バッテリ４の正出力端子に接続され
る。電源端子７は、メインスイッチ５を介してバッテリ
４の正出力端子に接続される。
【０００４】車載用のバッテリ４は、一般に１２Ｖ程度
の直流出力電圧を有するけれども、出力電圧は変動しや
すい。このため、トランジスタｔｒ１によって安定化さ
れたメイン電圧ＶＣＣがマイクロコンピュータ２の通常
動作モードにおける電源電圧となる。通常動作モード時
には、メイン電圧ＶＣＣは、トランジスタｔｒ２を介し
てマイクロコンピュータ２の電源電圧端子ＶＤＤに与え
られる。電源回路１は、メイン電圧ＶＣＣを監視し、そ
の電源電圧ＶＣＣが基準値以上あるときにバックアップ
出力端子Ｂｕからの信号でトランジスタｔｒ２をオンに
させる。マイクロコンピュータ２が通常動作モードのと
きには、水晶振動子ｘｔａｌが接続される端子Ｘ０，Ｘ
１を有する内部の発振回路が発振を続け、マイクロコン
ピュータ２の動作に必要なクロック信号などを供給す
る。マイクロコンピュータ２は、特にＣＭＯＳＩＣなの
で、静止状態のときには消費電流がきわめて少ないけれ
ども、発振回路からのクロック信号などが供給されて動
的状態にあるときには消費電流が多い。内蔵される発振
回路のオン、オフの制御は、停止端子ＨＡＬＴにローレ
ベルの信号を停止信号として与えることによって行われ
る。停止端子ＨＡＬＴは、抵抗ｒを介してメイン電圧Ｖ
ＣＣに接続される。
の直流出力電圧を有するけれども、出力電圧は変動しや
すい。このため、トランジスタｔｒ１によって安定化さ
れたメイン電圧ＶＣＣがマイクロコンピュータ２の通常
動作モードにおける電源電圧となる。通常動作モード時
には、メイン電圧ＶＣＣは、トランジスタｔｒ２を介し
てマイクロコンピュータ２の電源電圧端子ＶＤＤに与え
られる。電源回路１は、メイン電圧ＶＣＣを監視し、そ
の電源電圧ＶＣＣが基準値以上あるときにバックアップ
出力端子Ｂｕからの信号でトランジスタｔｒ２をオンに
させる。マイクロコンピュータ２が通常動作モードのと
きには、水晶振動子ｘｔａｌが接続される端子Ｘ０，Ｘ
１を有する内部の発振回路が発振を続け、マイクロコン
ピュータ２の動作に必要なクロック信号などを供給す
る。マイクロコンピュータ２は、特にＣＭＯＳＩＣなの
で、静止状態のときには消費電流がきわめて少ないけれ
ども、発振回路からのクロック信号などが供給されて動
的状態にあるときには消費電流が多い。内蔵される発振
回路のオン、オフの制御は、停止端子ＨＡＬＴにローレ
ベルの信号を停止信号として与えることによって行われ
る。停止端子ＨＡＬＴは、抵抗ｒを介してメイン電圧Ｖ
ＣＣに接続される。
【０００５】マイクロコンピュータ２には、イニシャラ
イズ用の初期入力端子ＩＮＩＴと、モード切換え時にス
タンバイＲＡＭが書換えられることがないように、書込
み禁止のための入力端子ＷＩが設けられる。
イズ用の初期入力端子ＩＮＩＴと、モード切換え時にス
タンバイＲＡＭが書換えられることがないように、書込
み禁止のための入力端子ＷＩが設けられる。
【０００６】電源回路２内には、制御端子ＣＯＮＴを介
してトランジスタｔｒ１を制御し、メイン電圧ＶＣＣを
制御するための電源制御回路と、マイクロコンピュータ
２に対する書込み禁止信号ＷＩとイニシャライズ信号Ｉ
ＮＩＴを発生する回路とが含まれる。
してトランジスタｔｒ１を制御し、メイン電圧ＶＣＣを
制御するための電源制御回路と、マイクロコンピュータ
２に対する書込み禁止信号ＷＩとイニシャライズ信号Ｉ
ＮＩＴを発生する回路とが含まれる。
【０００７】図５は、図４の構成の動作を示す。メイン
スイッチ５がオンになっている間は、トランジスタｔｒ
１および電源回路１によって制御されるメイン電圧ＶＣ
Ｃは５Ｖである。このときトランジスタｔｒ２はオン状
態であり、マイクロコンピュータ２の電源端子ＶＤＤに
は、トランジスタｔｒ２を介してメイン電圧ＶＣＣが供
給される。メイン電圧ＶＣＣから抵抗ｒを介して接続さ
れる停止端子ＨＡＬＴもほとんどメイン電圧ＶＣＣのレ
ベルである。抵抗ｒは、ＣＭＯＳ半導体素子に生じやす
いラッチアップ現象を防止するために挿入される。電源
回路１は、この状態で書込み禁止信号ＷＩおよびイニシ
ャライズ信号ＩＮＩＴをハイレベルにし、これらの機能
を実行しない状態にする。
スイッチ５がオンになっている間は、トランジスタｔｒ
１および電源回路１によって制御されるメイン電圧ＶＣ
Ｃは５Ｖである。このときトランジスタｔｒ２はオン状
態であり、マイクロコンピュータ２の電源端子ＶＤＤに
は、トランジスタｔｒ２を介してメイン電圧ＶＣＣが供
給される。メイン電圧ＶＣＣから抵抗ｒを介して接続さ
れる停止端子ＨＡＬＴもほとんどメイン電圧ＶＣＣのレ
ベルである。抵抗ｒは、ＣＭＯＳ半導体素子に生じやす
いラッチアップ現象を防止するために挿入される。電源
回路１は、この状態で書込み禁止信号ＷＩおよびイニシ
ャライズ信号ＩＮＩＴをハイレベルにし、これらの機能
を実行しない状態にする。
【０００８】メインスイッチ５がオフになると、メイン
電圧ＶＣＣは低下する。この電圧が書込み禁止基準電圧
ＶWI以下になると、書込み禁止信号ＷＩがローレベルに
なり、マイクロコンピュータ２内のスタンバイＲＡＭを
書込み禁止状態にする。さらに電圧が低下して切換え基
準電圧ＶBu以下になると、電源回路１のバックアップ端
子Ｂｕからの出力がＯＦＦ状態になり、トランジスタｔ
ｒ２がＯＦＦ状態になる。メイン電源の電圧ＶＣＣがさ
らに低下して、初期化基準電圧ＶINIT以下になると、イ
ニシャライズ信号ＩＮＩＴがローレベルになり、マイク
ロコンピュータ２は初期化される。すでに書込み禁止信
号ＩＮＴがローレベルとなってスタンバイＲＡＭは書込
み禁止状態になっているので、保持されているデータは
変化しない。
電圧ＶＣＣは低下する。この電圧が書込み禁止基準電圧
ＶWI以下になると、書込み禁止信号ＷＩがローレベルに
なり、マイクロコンピュータ２内のスタンバイＲＡＭを
書込み禁止状態にする。さらに電圧が低下して切換え基
準電圧ＶBu以下になると、電源回路１のバックアップ端
子Ｂｕからの出力がＯＦＦ状態になり、トランジスタｔ
ｒ２がＯＦＦ状態になる。メイン電源の電圧ＶＣＣがさ
らに低下して、初期化基準電圧ＶINIT以下になると、イ
ニシャライズ信号ＩＮＩＴがローレベルになり、マイク
ロコンピュータ２は初期化される。すでに書込み禁止信
号ＩＮＴがローレベルとなってスタンバイＲＡＭは書込
み禁止状態になっているので、保持されているデータは
変化しない。
【０００９】メイン電圧ＶＣＣがさらに低下して、停止
基準電圧ＶHALT≒１／２ＶDD以下になると、停止信号Ｈ
ＡＬＴがローレベルになり、マイクロコンピュータ２の
水晶振動子ｘｔａｌによる発振が停止する。マイクロコ
ンピュータ２は、水晶振動子ｘｔａｌの発振動作中に、
たとえば数１０ｍＡの電流を消費する。水晶振動子ｘｔ
ａｌの停止期間は、たとえば１００μＡ程度しか電流を
消費しない。
基準電圧ＶHALT≒１／２ＶDD以下になると、停止信号Ｈ
ＡＬＴがローレベルになり、マイクロコンピュータ２の
水晶振動子ｘｔａｌによる発振が停止する。マイクロコ
ンピュータ２は、水晶振動子ｘｔａｌの発振動作中に、
たとえば数１０ｍＡの電流を消費する。水晶振動子ｘｔ
ａｌの停止期間は、たとえば１００μＡ程度しか電流を
消費しない。
【００１０】
【発明が解決しようとする課題】図４に示すようなマイ
クロコンピュータの電源装置では、バックアップ端子Ｂ
ｕがＯＦＦになっても、およびに示すような期間
は、停止信号ＨＡＬＴがハイレベルであるので、水晶振
動子ｘｔａｌが停止しないで発振を続け、電流を消費す
る。マイクロコンピュータ２がデータ保持モードのとき
には、電源回路１の電源端子ＶＤＤからマイクロコンピ
ュータ２に対して電流を供給する。前述のおよびの
期間は短いけれども、電源回路１内部からマイクロコン
ピュータ２の通常動作モードに相当する電流を供給しな
ければならない。このため、電源回路１をＩＣとして形
成するときの出力素子のチップ面積が大きくなり、電源
回路のコストアップを招いている。
クロコンピュータの電源装置では、バックアップ端子Ｂ
ｕがＯＦＦになっても、およびに示すような期間
は、停止信号ＨＡＬＴがハイレベルであるので、水晶振
動子ｘｔａｌが停止しないで発振を続け、電流を消費す
る。マイクロコンピュータ２がデータ保持モードのとき
には、電源回路１の電源端子ＶＤＤからマイクロコンピ
ュータ２に対して電流を供給する。前述のおよびの
期間は短いけれども、電源回路１内部からマイクロコン
ピュータ２の通常動作モードに相当する電流を供給しな
ければならない。このため、電源回路１をＩＣとして形
成するときの出力素子のチップ面積が大きくなり、電源
回路のコストアップを招いている。
【００１１】また、データ保持モード時には、通常動作
モード時とは別のバックアップ用補助電源から電流を供
給するような場合には、およびの期間に大電流が流
れるので、バックアップ電源の寿命が短くなったり、大
容量の電源が必要となったりする。
モード時とは別のバックアップ用補助電源から電流を供
給するような場合には、およびの期間に大電流が流
れるので、バックアップ電源の寿命が短くなったり、大
容量の電源が必要となったりする。
【００１２】本発明の目的は、通常動作モードからデー
タ保持モードへの切換え時にデータ保持に必要な電流を
供給するだけでよいマイクロコンピュータの電源回路を
提供することである。
タ保持モードへの切換え時にデータ保持に必要な電流を
供給するだけでよいマイクロコンピュータの電源回路を
提供することである。
【００１３】
【課題を解決するための手段】本発明は、通常動作モー
ドとデータ保持モードとが切換えられ、通常動作用の発
振回路を内蔵するマイクロコンピュータに対して、電源
電圧を監視し、電源電圧が予め定める基準値未満のとき
に、データ保持モードに切換えるための切換え信号とデ
ータ保持用の補助電源とを供給するマイクロコンピュー
タの電源装置において、前記切換え信号に応答して、マ
イクロコンピュータに内蔵される発振回路を停止させる
停止信号を導出する発振停止回路と、前記停止信号に応
答して、予め定める時間経過後に前記補助電源の供給を
開始する出力回路とを含むことを特徴とするマイクロコ
ンピュータの電源装置である。
ドとデータ保持モードとが切換えられ、通常動作用の発
振回路を内蔵するマイクロコンピュータに対して、電源
電圧を監視し、電源電圧が予め定める基準値未満のとき
に、データ保持モードに切換えるための切換え信号とデ
ータ保持用の補助電源とを供給するマイクロコンピュー
タの電源装置において、前記切換え信号に応答して、マ
イクロコンピュータに内蔵される発振回路を停止させる
停止信号を導出する発振停止回路と、前記停止信号に応
答して、予め定める時間経過後に前記補助電源の供給を
開始する出力回路とを含むことを特徴とするマイクロコ
ンピュータの電源装置である。
【００１４】
【作用】本発明に従えば、マイクロコンピュータの電源
装置には発振停止回路と出力回路とが含まれる。発振停
止回路は、マイクロコンピュータの動作モードを通常動
作モードからデータ保持モードへ切換えるための切換え
信号に応答して、マイクロコンピュータに内蔵される発
振回路を停止させる停止信号を導出する。出力回路は、
停止信号に応答して、予め定める時間経過後にデータ保
持用の補助電源の供給を開始する。発振停止信号によっ
てマイクロコンピュータに内蔵される通常動作用の発振
回路の発振が停止してから、出力回路は補助電源の供給
を開始するので、データ保持に必要な電流のみを供給す
ればよい。これによって、電源回路を半導体集積回路化
するときの出力回路のチップ面積を小さくすることがで
きる。電源回路全体においては、出力回路の占めるチッ
プ面積の割合が大きいので、出力回路のチップ面積の減
少は、全体としてのチップ面積の縮小を可能とし、電源
回路のコストダウンを図ることができる。
装置には発振停止回路と出力回路とが含まれる。発振停
止回路は、マイクロコンピュータの動作モードを通常動
作モードからデータ保持モードへ切換えるための切換え
信号に応答して、マイクロコンピュータに内蔵される発
振回路を停止させる停止信号を導出する。出力回路は、
停止信号に応答して、予め定める時間経過後にデータ保
持用の補助電源の供給を開始する。発振停止信号によっ
てマイクロコンピュータに内蔵される通常動作用の発振
回路の発振が停止してから、出力回路は補助電源の供給
を開始するので、データ保持に必要な電流のみを供給す
ればよい。これによって、電源回路を半導体集積回路化
するときの出力回路のチップ面積を小さくすることがで
きる。電源回路全体においては、出力回路の占めるチッ
プ面積の割合が大きいので、出力回路のチップ面積の減
少は、全体としてのチップ面積の縮小を可能とし、電源
回路のコストダウンを図ることができる。
【００１５】
【実施例】図１は、本発明の一実施例の概略的な構成を
示す。バイポーラＩＣによって実現される電源回路１１
は、ＣＭＯＳＩＣによって実現されるマイクロコンピュ
ータ１２に対する電源の供給と動作モードの切換えとを
行う。マイクロコンピュータ１２は、スタンバイＲＡＭ
と、端子Ｘ０およびＸ１に接続される水晶振動子ＸＴＡ
Ｌを用いて動作用のクロック信号を発生させる発振回路
とを内蔵する。電源端子ＶＤＤに供給される電流は、通
常動作モード時にはたとえば数１０ｍＡであり、データ
保持モード時にはたとえば数１００μＡ程度である。ス
タンバイＲＡＭは、書込み禁止信号ＷＩがローレベルに
なると、書込み禁止状態となる。イニシャライズ信号Ｉ
ＮＩＴがローレベルになると、予め定められる初期状態
になり、プログラムカウンタや各種レジスタの値が一定
値に初期化される。停止信号ＨＡＬＴがローレベルにな
ると、内蔵する発振回路の発振が停止する。
示す。バイポーラＩＣによって実現される電源回路１１
は、ＣＭＯＳＩＣによって実現されるマイクロコンピュ
ータ１２に対する電源の供給と動作モードの切換えとを
行う。マイクロコンピュータ１２は、スタンバイＲＡＭ
と、端子Ｘ０およびＸ１に接続される水晶振動子ＸＴＡ
Ｌを用いて動作用のクロック信号を発生させる発振回路
とを内蔵する。電源端子ＶＤＤに供給される電流は、通
常動作モード時にはたとえば数１０ｍＡであり、データ
保持モード時にはたとえば数１００μＡ程度である。ス
タンバイＲＡＭは、書込み禁止信号ＷＩがローレベルに
なると、書込み禁止状態となる。イニシャライズ信号Ｉ
ＮＩＴがローレベルになると、予め定められる初期状態
になり、プログラムカウンタや各種レジスタの値が一定
値に初期化される。停止信号ＨＡＬＴがローレベルにな
ると、内蔵する発振回路の発振が停止する。
【００１６】電源回路１１内には、トランジスタＴＲ１
を制御端子ＣＯＮＴを介して制御し、５Ｖ程度のメイン
電圧ＶＣＣを得るための回路と、トランジスタＴＲ２の
ベースをマイクロコンピュータ１２が通常動作モードの
ときにオンになるようにスイッチング制御する回路と、
書込み禁止信号ＷＩを導出する回路と、イニシャライズ
信号ＩＮＩＴを導出する回路と、停止信号ＨＡＬＴを導
出する回路とが含まれる。
を制御端子ＣＯＮＴを介して制御し、５Ｖ程度のメイン
電圧ＶＣＣを得るための回路と、トランジスタＴＲ２の
ベースをマイクロコンピュータ１２が通常動作モードの
ときにオンになるようにスイッチング制御する回路と、
書込み禁止信号ＷＩを導出する回路と、イニシャライズ
信号ＩＮＩＴを導出する回路と、停止信号ＨＡＬＴを導
出する回路とが含まれる。
【００１７】電源回路１１およびマイクロコンピュータ
１２は、たとえば車載用制御装置１３に搭載される。電
源は、車載用のバッテリ１４から供給される。イグニッ
ションスイッチなどに連動するメインスイッチ１５のオ
ン、オフによって、マイクロコンピュータ１２の動作モ
ードが切換えられる。マイクロコンピュータ１２がデー
タ保持モードのときには、バッテリ端子１６を介して電
流が供給され、補助電源となる。メインスイッチ１５を
介する電源出力は、電源端子１７を介して、ＰＮＰトラ
ンジスタＴＲ１のエミッタに供給される。トランジスタ
ＴＲ１のベースは、電源回路１１の制御端子ＣＯＮＴに
接続される。トランジスタＴＲ１のコレクタからはメイ
ン電圧ＶＣＣが得られる。電源回路１１内では、メイン
電圧ＶＣＣの電源電圧を監視する。またメイン電圧ＶＣ
Ｃは、ＰＮＰトランジスタＴＲ２のエミッタにも供給さ
れる。トランジスタＴＲ２のベースは、電源回路１１の
バックアップ端子Ｂｕに接続される。トランジスタＴＲ
２のコレクタは、マイクロコンピュータ１２の電源端子
ＶＤＤに接続される。トランジスタＴＲ２はマイクロコ
ンピュータ１２が普通動作モードのときの電源電流を供
給するための電流ブースタとして動作する。
１２は、たとえば車載用制御装置１３に搭載される。電
源は、車載用のバッテリ１４から供給される。イグニッ
ションスイッチなどに連動するメインスイッチ１５のオ
ン、オフによって、マイクロコンピュータ１２の動作モ
ードが切換えられる。マイクロコンピュータ１２がデー
タ保持モードのときには、バッテリ端子１６を介して電
流が供給され、補助電源となる。メインスイッチ１５を
介する電源出力は、電源端子１７を介して、ＰＮＰトラ
ンジスタＴＲ１のエミッタに供給される。トランジスタ
ＴＲ１のベースは、電源回路１１の制御端子ＣＯＮＴに
接続される。トランジスタＴＲ１のコレクタからはメイ
ン電圧ＶＣＣが得られる。電源回路１１内では、メイン
電圧ＶＣＣの電源電圧を監視する。またメイン電圧ＶＣ
Ｃは、ＰＮＰトランジスタＴＲ２のエミッタにも供給さ
れる。トランジスタＴＲ２のベースは、電源回路１１の
バックアップ端子Ｂｕに接続される。トランジスタＴＲ
２のコレクタは、マイクロコンピュータ１２の電源端子
ＶＤＤに接続される。トランジスタＴＲ２はマイクロコ
ンピュータ１２が普通動作モードのときの電源電流を供
給するための電流ブースタとして動作する。
【００１８】図２は、図１の動作状態を示す。メインス
イッチ１５がオンのときには、メイン電圧ＶＣＣは５Ｖ
である。書込み禁止信号ＷＩ、イニシャライズ信号ＩＮ
ＩＴ、停止信号ＨＡＬＴいずれもハイレベルであり、ト
ランジスタＴＲ２はＯＮ状態である。メインスイッチ１
５がオフになると、メイン電圧ＶＣＣのラインには車載
用制御装置１３内でコンデンサなどが接続されているの
で、その電圧は徐々に低下する。メイン電圧ＶＣＣが書
込み禁止基準電圧ＶWI以下になると、書込み禁止信号Ｗ
Ｉがローレベルになり、マイクロコンピュータ１２内の
スタンバイＲＡＭが書込み禁止状態となる。次にメイン
電圧ＶＣＣが、初期化基準電圧ＶINIT以下になると、イ
ニシャライズ信号ＩＮＩＴがローレベルになる。本実施
例では、この初期化基準電圧が、同時に停止基準電圧Ｖ
HALTぉよび切換え基準電圧ＶBuとも一致するようにして
いる。そのため、停止信号ＨＡＬＴもローレベルにな
り、トランジスタＴＲ２がＯＦＦ状態となる。すなわち
停止信号ＨＡＬＴによって水晶振動子ＸＡＴＬの発振が
停止したときにトランジスタＴＲ２がオフとなる。な
お、メイン電圧ＶＣＣの立上がり時にも、停止信号ＨＡ
ＬＴがハイレベルになるのと、トランジスタＴＲ２がＯ
Ｎ状態になるのとは同時である。すなわち、マイクロコ
ンピュータ１２の通常モードでの動作中は、必ずメイン
電圧ＶＣＣがトランジスタＴＲ２経由でマイクロコンピ
ュータ１２の電源端子ＶＤＤに供給される。電源回路１
１の電源端子ＶＤＤからマイクロコンピュータ１２に単
独で電流を供給しなければならないのは、水晶振動子Ｘ
ＡＴＬによる発振停止後であり、このとき要求される電
流値は高々数１００μＡ程度であり、電源回路１１内の
ＶＤＤレギュレータ部分のチップ面積は小さくてよい。
イッチ１５がオンのときには、メイン電圧ＶＣＣは５Ｖ
である。書込み禁止信号ＷＩ、イニシャライズ信号ＩＮ
ＩＴ、停止信号ＨＡＬＴいずれもハイレベルであり、ト
ランジスタＴＲ２はＯＮ状態である。メインスイッチ１
５がオフになると、メイン電圧ＶＣＣのラインには車載
用制御装置１３内でコンデンサなどが接続されているの
で、その電圧は徐々に低下する。メイン電圧ＶＣＣが書
込み禁止基準電圧ＶWI以下になると、書込み禁止信号Ｗ
Ｉがローレベルになり、マイクロコンピュータ１２内の
スタンバイＲＡＭが書込み禁止状態となる。次にメイン
電圧ＶＣＣが、初期化基準電圧ＶINIT以下になると、イ
ニシャライズ信号ＩＮＩＴがローレベルになる。本実施
例では、この初期化基準電圧が、同時に停止基準電圧Ｖ
HALTぉよび切換え基準電圧ＶBuとも一致するようにして
いる。そのため、停止信号ＨＡＬＴもローレベルにな
り、トランジスタＴＲ２がＯＦＦ状態となる。すなわち
停止信号ＨＡＬＴによって水晶振動子ＸＡＴＬの発振が
停止したときにトランジスタＴＲ２がオフとなる。な
お、メイン電圧ＶＣＣの立上がり時にも、停止信号ＨＡ
ＬＴがハイレベルになるのと、トランジスタＴＲ２がＯ
Ｎ状態になるのとは同時である。すなわち、マイクロコ
ンピュータ１２の通常モードでの動作中は、必ずメイン
電圧ＶＣＣがトランジスタＴＲ２経由でマイクロコンピ
ュータ１２の電源端子ＶＤＤに供給される。電源回路１
１の電源端子ＶＤＤからマイクロコンピュータ１２に単
独で電流を供給しなければならないのは、水晶振動子Ｘ
ＡＴＬによる発振停止後であり、このとき要求される電
流値は高々数１００μＡ程度であり、電源回路１１内の
ＶＤＤレギュレータ部分のチップ面積は小さくてよい。
【００１９】図３は、電源回路１１内の等価的な電気的
構成を示す。データ保持モード用の電源の出力回路に
は、ＮＰＮ型の出力トランジスタ２０が用いられる。出
力トランジスタ２０のコレクタは、図１のバッテリ１４
に接続されるバッテリ端子ＢＡＴＴに接続される。出力
トランジスタ２０のエミッタは、電流検出用の抵抗２１
を介して電源端子ＶＤＤに接続される。出力トランジス
タ２０のベースと電源端子ＶＤＤとの間には、電流リミ
ット回路２２が接続される。電流リミット回路２２は、
抵抗２１を流れる電流によって生じる電圧降下が基準値
を超えると動作し、出力トランジスタ２０の出力電流を
制限する。これによって、出力トランジスタ２０に過大
な電流が流れることはなく、出力トランジスタ２０のチ
ップ面積や配線ワイヤなどの電流容量を小さくしても、
溶断などの発生を防止することができる。バッテリ端子
ＢＡＴＴと接地端子ＧＮＤとの間には、基準電圧回路２
３も接続される。基準電圧回路２３からは、基準電圧Ｖ
ｒｅｆとして１．２５Ｖが出力される。電源端子ＶＤＤ
と接地端子ＧＮＤとの間には、抵抗２４と抵抗２５との
直列回路が接続される。抵抗２４は３３ｋΩであり、抵
抗２５は１５ｋΩである。抵抗２４と抵抗２５との接続
点は、演算増幅器２６の反転入力端子に接続される。演
算増幅器２６の非反転入力端子には、基準電圧Ｖｒｅｆ
が与えられる。演算増幅器２６の出力は、エミッタが出
力トランジスタ２０のベースに接続されるＰＮＰトラン
ジスタ２７のベースに接続される。トランジスタ２７の
コレクタは、接地端子ＧＮＤに接続される。演算増幅器
２６およびトランジスタ２７は、電源端子ＶＤＤが４Ｖ
以上のときには、出力トランジスタ２０をオフにするよ
うに動作する。
構成を示す。データ保持モード用の電源の出力回路に
は、ＮＰＮ型の出力トランジスタ２０が用いられる。出
力トランジスタ２０のコレクタは、図１のバッテリ１４
に接続されるバッテリ端子ＢＡＴＴに接続される。出力
トランジスタ２０のエミッタは、電流検出用の抵抗２１
を介して電源端子ＶＤＤに接続される。出力トランジス
タ２０のベースと電源端子ＶＤＤとの間には、電流リミ
ット回路２２が接続される。電流リミット回路２２は、
抵抗２１を流れる電流によって生じる電圧降下が基準値
を超えると動作し、出力トランジスタ２０の出力電流を
制限する。これによって、出力トランジスタ２０に過大
な電流が流れることはなく、出力トランジスタ２０のチ
ップ面積や配線ワイヤなどの電流容量を小さくしても、
溶断などの発生を防止することができる。バッテリ端子
ＢＡＴＴと接地端子ＧＮＤとの間には、基準電圧回路２
３も接続される。基準電圧回路２３からは、基準電圧Ｖ
ｒｅｆとして１．２５Ｖが出力される。電源端子ＶＤＤ
と接地端子ＧＮＤとの間には、抵抗２４と抵抗２５との
直列回路が接続される。抵抗２４は３３ｋΩであり、抵
抗２５は１５ｋΩである。抵抗２４と抵抗２５との接続
点は、演算増幅器２６の反転入力端子に接続される。演
算増幅器２６の非反転入力端子には、基準電圧Ｖｒｅｆ
が与えられる。演算増幅器２６の出力は、エミッタが出
力トランジスタ２０のベースに接続されるＰＮＰトラン
ジスタ２７のベースに接続される。トランジスタ２７の
コレクタは、接地端子ＧＮＤに接続される。演算増幅器
２６およびトランジスタ２７は、電源端子ＶＤＤが４Ｖ
以上のときには、出力トランジスタ２０をオフにするよ
うに動作する。
【００２０】ブースタ用のトランジスタＴＲ２を制御す
るために、演算増幅器２８が設けられる。演算増幅器２
８の非反転入力端子は、電源端子ＶＤＤに接続される。
演算増幅器２８の反転入力端子は、メイン電圧ＶＣＣに
接続される。演算増幅器２８の出力は、バックアップ端
子Ｂｕを介してトランジスタＴＲ２のベースに接続され
る。演算増幅器２８は、メイン電圧ＶＣＣが電源端子Ｖ
ＤＤの電圧よりハイレベルのときにトランジスタＴＲ２
をＯＮ状態にする。
るために、演算増幅器２８が設けられる。演算増幅器２
８の非反転入力端子は、電源端子ＶＤＤに接続される。
演算増幅器２８の反転入力端子は、メイン電圧ＶＣＣに
接続される。演算増幅器２８の出力は、バックアップ端
子Ｂｕを介してトランジスタＴＲ２のベースに接続され
る。演算増幅器２８は、メイン電圧ＶＣＣが電源端子Ｖ
ＤＤの電圧よりハイレベルのときにトランジスタＴＲ２
をＯＮ状態にする。
【００２１】メイン電圧ＶＣＣと初期端子ＧＮＤとの間
には、抵抗２９およびＮＰＮトランジスタ３０のコレク
タ・エミッタ間が直列に接続される。抵抗２９とトラン
ジスタ３０のコレクタとの接続点からは、停止信号ＨＡ
ＬＴが得られる。
には、抵抗２９およびＮＰＮトランジスタ３０のコレク
タ・エミッタ間が直列に接続される。抵抗２９とトラン
ジスタ３０のコレクタとの接続点からは、停止信号ＨＡ
ＬＴが得られる。
【００２２】メイン電圧ＶＣＣと接地端子ＶＧＮＤとの
間には、抵抗３１および抵抗３２の直列回路も接続され
る。基準電圧Ｖｒｅｆと接地端子ＧＮＤとの間には、抵
抗３３および抵抗３４、ＰＮＰトランジスタ３５のコレ
クタ・エミッタ間が直列に接続される。抵抗３１と抵抗
３２との接続点、および抵抗３３と抵抗３４との接続点
は、演算増幅器３６の反転入力端子および非反転入力端
子にそれぞれ接続される。演算増幅器３６の出力は、ト
ランジスタ３０のベースと反転増幅器３７の入力とに接
続される。反転増幅器３７の出力は、トランジスタ３５
のベースに接続される。抵抗３１，３２，３３，３４の
抵抗値は、それぞれ３３ｋΩ，１５ｋΩ，１ｋΩ，１
６．８ｋΩである。このような抵抗値であると、演算増
幅器３６の反転入力端子に与えられる基準電圧は、演算
増幅器２６の非反転入力端子に与えられる基準電圧Ｖｒ
ｅｆよりも低くなるので、停止信号ＨＡＬＴを導出する
トランジスタ３０のトランジスタＴＲ２よりもＯＮ状態
にし、停止信号ＨＡＬＴをローレベルにすることができ
る。
間には、抵抗３１および抵抗３２の直列回路も接続され
る。基準電圧Ｖｒｅｆと接地端子ＧＮＤとの間には、抵
抗３３および抵抗３４、ＰＮＰトランジスタ３５のコレ
クタ・エミッタ間が直列に接続される。抵抗３１と抵抗
３２との接続点、および抵抗３３と抵抗３４との接続点
は、演算増幅器３６の反転入力端子および非反転入力端
子にそれぞれ接続される。演算増幅器３６の出力は、ト
ランジスタ３０のベースと反転増幅器３７の入力とに接
続される。反転増幅器３７の出力は、トランジスタ３５
のベースに接続される。抵抗３１，３２，３３，３４の
抵抗値は、それぞれ３３ｋΩ，１５ｋΩ，１ｋΩ，１
６．８ｋΩである。このような抵抗値であると、演算増
幅器３６の反転入力端子に与えられる基準電圧は、演算
増幅器２６の非反転入力端子に与えられる基準電圧Ｖｒ
ｅｆよりも低くなるので、停止信号ＨＡＬＴを導出する
トランジスタ３０のトランジスタＴＲ２よりもＯＮ状態
にし、停止信号ＨＡＬＴをローレベルにすることができ
る。
【００２３】演算増幅器３６の出力がハイレベルにな
り、トランジスタ３０がＯＮ状態となって停止信号ＨＡ
ＬＴがローレベルになるときには、反転増幅器３７を介
してトランジスタ３５のベースにはローレベルの出力が
与えられ、トランジスタ３５はＯＦＦ状態となる。その
ため、演算増幅器３６の非反転入力端子には、演算増幅
器２６の入力端子とほぼ同じ基準電圧Ｖｒｅｆが与えら
れる。
り、トランジスタ３０がＯＮ状態となって停止信号ＨＡ
ＬＴがローレベルになるときには、反転増幅器３７を介
してトランジスタ３５のベースにはローレベルの出力が
与えられ、トランジスタ３５はＯＦＦ状態となる。その
ため、演算増幅器３６の非反転入力端子には、演算増幅
器２６の入力端子とほぼ同じ基準電圧Ｖｒｅｆが与えら
れる。
【００２４】本実施例では、停止信号ＨＡＬＴを発生す
るための停止基準電圧ＶHALTを、イニシャライズ信号Ｉ
ＮＩＴを発生するための初期化基準電圧ＶINITと同一に
し、これらの信号を同時にローレベルにしているけれど
も、イニシャライズ信号ＩＮＩＴを同時にローレベルに
する必要はない。ただし同時にローレベルにするときに
は、電源回路１１内のレベル弁別回路などを共用するこ
とができ、チップ面積の縮小に寄与する。またトランジ
スタＴＲ２のＯＮからＯＦＦ状態への切換えと、停止信
号ＨＡＬＴのローレベルへの切換えを同時に行っている
けれども、トランジスタＴＲ２のＯＦＦ状態への切換え
を一定時間遅らせるようにすれば、出力トランジスタ２
０に過大な電流が流れることを確実に防止することがで
きる。また、電源回路１１の等価的な構成は、同様の機
能を有する範囲で、種々考えられる。
るための停止基準電圧ＶHALTを、イニシャライズ信号Ｉ
ＮＩＴを発生するための初期化基準電圧ＶINITと同一に
し、これらの信号を同時にローレベルにしているけれど
も、イニシャライズ信号ＩＮＩＴを同時にローレベルに
する必要はない。ただし同時にローレベルにするときに
は、電源回路１１内のレベル弁別回路などを共用するこ
とができ、チップ面積の縮小に寄与する。またトランジ
スタＴＲ２のＯＮからＯＦＦ状態への切換えと、停止信
号ＨＡＬＴのローレベルへの切換えを同時に行っている
けれども、トランジスタＴＲ２のＯＦＦ状態への切換え
を一定時間遅らせるようにすれば、出力トランジスタ２
０に過大な電流が流れることを確実に防止することがで
きる。また、電源回路１１の等価的な構成は、同様の機
能を有する範囲で、種々考えられる。
【００２５】
【発明の効果】以上のように本発明によれば、電源回路
の出力回路は、マイクロコンピュータの保持モード時に
必要となる電流のみを供給すればよいので、電源回路の
チップ面積を縮小し、コストダウンを図ることができ
る。また、補助電源を別に設けるような場合は、補助電
源の容量を小さくし、長寿命化することができる。
の出力回路は、マイクロコンピュータの保持モード時に
必要となる電流のみを供給すればよいので、電源回路の
チップ面積を縮小し、コストダウンを図ることができ
る。また、補助電源を別に設けるような場合は、補助電
源の容量を小さくし、長寿命化することができる。
【図１】本発明の一実施例の概略的な電気的構成を示す
ブロック図である。
ブロック図である。
【図２】図１の実施例の動作を示すグラフである。
【図３】図１の電源回路１１内の構成を示すブロック図
である。
である。
【図４】従来のマイクロコンピュータ装置の概略的な電
気的構成を示すブロック図である。
気的構成を示すブロック図である。
【図５】図４の構成の動作を示すグラフである。
１１ 電源回路 １２ マイクロコンピュータ １３ 車載用制御装置 １４ バッテリ １５ メインスイッチ ２０ 出力トランジスタ ２２ 電流リミット回路 ２３ 基準電圧回路 ＴＲ１，ＴＲ２ トランジスタ ＸＴＡＬ 水晶振動子
Claims (1)
- 【請求項１】 通常動作モードとデータ保持モードとが
切換えられ、通常動作用の発振回路を内蔵するマイクロ
コンピュータに対して、電源電圧を監視し、電源電圧が
予め定める基準値未満のときに、データ保持モードに切
換えるための切換え信号とデータ保持用の補助電源とを
供給するマイクロコンピュータの電源装置において、 前記切換え信号に応答して、マイクロコンピュータに内
蔵される発振回路を停止させる停止信号を導出する発振
停止回路と、 前記停止信号に応答して、予め定める時間経過後に前記
補助電源の供給を開始する出力回路とを含むことを特徴
とするマイクロコンピュータの電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002772A JPH07212988A (ja) | 1994-01-14 | 1994-01-14 | マイクロコンピュータの電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6002772A JPH07212988A (ja) | 1994-01-14 | 1994-01-14 | マイクロコンピュータの電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07212988A true JPH07212988A (ja) | 1995-08-11 |
Family
ID=11538635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6002772A Pending JPH07212988A (ja) | 1994-01-14 | 1994-01-14 | マイクロコンピュータの電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07212988A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5638619A (en) * | 1979-09-06 | 1981-04-13 | Tokyo Electric Co Ltd | Electric power supply backup unit for volatile memory element |
| JPS6012645B2 (ja) * | 1977-09-29 | 1985-04-02 | 新明和工業株式会社 | 距離制御装置 |
| JPS6044141B2 (ja) * | 1983-04-18 | 1985-10-02 | ダイセル化学工業株式会社 | デザイン用積層板 |
| JPS6127441B2 (ja) * | 1977-10-06 | 1986-06-25 | Ricoh Kk | |
| JPS625358B2 (ja) * | 1979-02-27 | 1987-02-04 | Tokyo Shibaura Electric Co | |
| JPH02201516A (ja) * | 1989-01-31 | 1990-08-09 | Toshiba Corp | パワーセーブ方式 |
-
1994
- 1994-01-14 JP JP6002772A patent/JPH07212988A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6012645B2 (ja) * | 1977-09-29 | 1985-04-02 | 新明和工業株式会社 | 距離制御装置 |
| JPS6127441B2 (ja) * | 1977-10-06 | 1986-06-25 | Ricoh Kk | |
| JPS625358B2 (ja) * | 1979-02-27 | 1987-02-04 | Tokyo Shibaura Electric Co | |
| JPS5638619A (en) * | 1979-09-06 | 1981-04-13 | Tokyo Electric Co Ltd | Electric power supply backup unit for volatile memory element |
| JPS6044141B2 (ja) * | 1983-04-18 | 1985-10-02 | ダイセル化学工業株式会社 | デザイン用積層板 |
| JPH02201516A (ja) * | 1989-01-31 | 1990-08-09 | Toshiba Corp | パワーセーブ方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347170A (en) | Semiconductor integrated circuit having a voltage stepdown mechanism | |
| EP0440204B1 (en) | Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other | |
| US6518823B1 (en) | One-time programmable logic device | |
| US6160392A (en) | Start-up circuit for voltage reference generator | |
| US5650741A (en) | Power line connection circuit and power line switch IC for the same | |
| JPH10312683A (ja) | 半導体メモリ素子の電圧調整回路 | |
| PT767416E (pt) | Fonte de alimentacao de energia para microcomputador | |
| JP3747618B2 (ja) | 電源回路 | |
| JPH07261883A (ja) | 電源制御用半導体集積回路装置 | |
| JP3478596B2 (ja) | 電源接続回路及び電源線用スイッチｉｃ | |
| JP3133673B2 (ja) | 基板電圧発生回路 | |
| JPH07212988A (ja) | マイクロコンピュータの電源装置 | |
| EP0661714B1 (en) | Circuit device and corresponding method for resetting non-volatile and electrically programmable memory devices | |
| JP2002304890A (ja) | 半導体装置の内部電源電圧発生回路 | |
| JP2000149552A (ja) | 半導体集積回路 | |
| JP2000297732A (ja) | イグナイタ制御装置 | |
| JP2001341595A (ja) | 電源制御装置 | |
| JPH08205400A (ja) | 電子機器類の電源供給回路 | |
| JP2002149250A (ja) | 定電流回路 | |
| JPH054022Y2 (ja) | ||
| JP2002099358A (ja) | マイクロコンピュータのリセット回路 | |
| KR950008457B1 (ko) | 트랜지스터를 이용한 sram 백-업 회로 | |
| US6173396B1 (en) | Circuit configuration with a microprocessor | |
| JPH022165B2 (ja) | ||
| KR920007038Y1 (ko) | 메모리 소실방지용 전원회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010925 |