JP3262355B2 - 情報処理方法及び装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、デバイスにデータを転
送する情報処理方法及び装置に関する。

【０００２】

【従来の技術】近年における印字品位の向上にともな
い、ドット単位のグラフィクを取り扱った印字が要求さ
れるようになり、データの転送量が増大した。従来シス
テム機器における主制御部とプリンタ間のデータ転送に
おいては、その間を結ぶインターフェースＩ／Ｏを通じ
て行っていた。

【０００３】通常、プリンタの印字処理速度は、データ
転送速度より遅く、また転送のオーバーフローを防ぐた
め、Ｂｕｓｙ及び、ＡＣＫなどの制御情報を用いてデー
タのハンドシェイクを行っていた。

【０００４】さらに、プリンタ部やＩ／Ｏにメモリバッ
ハァを設けることによって、主制御部の処理及び転送時
間の効率化を計っていた。

【０００５】

【発明が解決しようとしている課題】主制御部（ホスト
コンピュータ）がプリンタ部にデータを転送した場合、
主制御部は、オーバーフローしないよう、常に制御信号
を検出しなければならなかった。

【０００６】従って、Ｂｕｓｙ信号がたとえディスイネ
ーブルされても、メモリの空容量を知りえないため、１
バイトのデータ転送ごとに制御信号を検出しなければな
らなかった。

【０００７】そのため主制御部の実行効率が悪く、また
Ｉ／Ｏの高速化は意味がなかった。

【０００８】以上の点に鑑み、本発明の目的は、デバイ
スに高速にデータを転送する情報処理方法及び装置を提
供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の情報処理方法は、デバイスと接続された情
報処理装置の情報処理方法であって、デバイスの受信バ
ッファの空き容量に基づくデバイスに転送するデータの
量を認識する認識ステップと、前記認識ステップによる
認識されたデータの量になるまで所定量単位のデータを
デバイスのステータスを確認することなくデバイスに転
送する転送ステップとを有することを特徴とする。ま
た、本発明の情報処理装置は、デバイスの受信バッファ
の空き容量に基づくデバイスに転送するデータの量を認
識する認識手段と、前記認識手段による認識されたデー
タの量になるまで所定量単位のデータをデバイスのステ
ータスを確認することなくデバイスに転送する転送手段
とを有することを特徴とする。また、本発明の情報処理
装置は、受信バッファの空き容量をＩ／Ｏレジスタに書
き込むデバイスと、前記Ｉ／Ｏレジスタに書き込まれた
空き容量を認識する認識手段と、前記認識手段により認
識された空き容量に基づき前記デバイスにデータを転送
する転送手段とを有することを特徴とする。

【００１０】

【実施例】図１は本発明の１実施例としての情報処理装
置としてのパーソナルコンピュータ（以下パソコンと略
す）を示す斜視図である。パソコン１は、装置本体１０
１、キーボード１０２、表示部１０３を備える上カバー
１０４、およびデバイスの１例としてプリンタ２等の各
部によって構成される。上カバー１０４は、装置本体１
０１に対して、その後縁の両端に設けられたヒンジ１０
４ａを介して回動可能に取り付けられている。これによ
り本装置の使用時には、上カバー１０４は、その回動に
よって表示部１０３が視易くなる位置まで開けられ、ま
た、不使用時は閉じられてカバーとして機能することが
できる。又、デバイスの１例として表示部１０３の表示
素子としては、表示部を薄く構成できることから液晶表
示素子が用いられる。

【００１１】インクジェット方式の記録ヘッドを用いた
プリンタユニット２は表示部１０３の前方に配置され、
装置本体１０１内に収納されている。また、プリンタユ
ニット２は操作者が開閉可能な開口部（不図示）をも
ち、記録ヘッドの交換が可能なようになっている。

【００１２】記録紙３はキーボード１０２の下部に設け
られた給紙口１０１ａから挿入され、装置本体１０１内
を貫通する搬送路内を搬送されて装置後方の排紙口（不
図示）から排出される。キーボード１０２は装置本体１
０１の両側に設けられたヒンジ１０２ａを介して回動可
能に取り付けられている。これにより、封筒、ハガキ等
の比較的長さの短い記録紙を使用する場合もキーボード
１０２を上部に開き、記録紙３を搬送路内の奥に挿入す
ることができる。このように、キーボード１０２の下部
に記録紙３の搬送路が設けられているため、記録紙をセ
ットした状態でもキーボード１０２および表示部１０３
及びプリンタ操作ＳＷ１０５を用いた種々の操作が可能
である。

【００１３】［Ｈｏｓｔ−Ｐｒｉｎｔｅｒの概略ブロッ
ク図］図２に、ホストコンピュータとプリンタの概略ブ
ロック図を示す。

【００１４】まずホストコンピュータにおいては、主制
御をつかさどっているのが中央処理装置（ＣＰＵ）であ
り、その基本的な制御を指示するのがＢＩＯＳ ＲＯＭ
（Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅ
ｍ ＲＯＭ）である。フロッピーディスク（ＦＤＤ）や
ハードディスク（ＨＤＤ）からフロッピーディスクコン
トローラ（ＦＤＣ）やハードディスクコントローラ（Ｈ
ＤＣ）を経由してアプリケーションプログラムを読み出
し、システムメモリ（ＲＡＭ）を利用してプログラムの
実行を行なう。この時、画面の表示方法としてはＬＣＤ
コントローラ（ＬＣＤＣ）を使って液晶（ＬＣＤ）にキ
ャラクタ等の表示を行ない、キーボード（ＫＢ）からの
キー入力はキーボードコントローラ（ＫＢＣ）を経由し
て行なわれる。ここで、数値演算プロセッサ（ＦＰＵ）
はＣＰＵに対して演算処理のサポートを行なうものであ
る。又、リアルタイムクロック（ＲＴＣ）は現時点の経
過時間を示すものでシステム全体の電源が切られた状態
においても、専用バッテリーにより動作は行なわれる。
ＤＭＡコントローラ（ＤＭＡＣ）は、メモリ〜メモリ
間、メモリ〜Ｉ／Ｏ間、Ｉ／Ｏ〜Ｉ／Ｏ間において高速
にデータの転送を行なう為に、ＣＰＵの介在なしでデー
タ転送を行なう。割り込みコントローラ（ＩＲＱＣ）は
各Ｉ／Ｏからの割り込みを受け付け、優先順位に従って
処理を行なう。タイマ（ＴＩＭＥＲ）は、数チャンネル
のフリーランニングタイマを持ち、種々の時間管理を行
なう。その他に外部につながる、シリアルインターフェ
イス（ＳＩＯ）、拡張ポート（ＰＯＲＴ）や、ユーザに
動作状況を伝えるＬＥＤがある。

【００１５】一般にパソコンが持つ上記の各制御に加え
て、ノートブック型パーソナルコンピュータ（パソコ
ン）に於ては、ＡＣアダプター／電池の少なくとも２電
源に対応する必要があり、特に電池使用時の省電力が必
要となり、以下の構成を有する。ＥＬのインバータ回路
のｏｎ−ｏｆｆ／ＦＤＤへの電源供給／ＨＤＤへの電源
供給／ｐｒｉｎｔｅｒ−ｏｆｆ／ＲＡＭ及びＶＲＡＭ以
外のデバイスへの電源供給の各時間制御や、ＣＰＵ等の
ＣＬＯＣＫ制御、サスペンド／レジューム時の電源制御
手順等を制御するホストパワーマネージメント部（ホス
トＰＭ部）と、ホストＰＭ部の指示信号によりＲＡＭ及
びＶＲＡＭをサスペンド時とｃｐｕ−ｃｌｏｃｋ動作時
とで切り替えてｒｅｆｒｅｓｈするためのリフレッシュ
コントローラと、２次電池をチャージしながらホスト側
も駆動可能なチャージコントローラよりなる。

【００１６】プリンタは、ホストコンピュータに対して
汎用のパラレルインターフェイスでつながる形になり、
Ｉ／Ｏポートのレジスタレベルでデータ送受信を行な
い、接続のイメージとしては外部プリンタとやり取りし
た時と同等となる。

【００１７】［プリンタドライバの構成図］図３に、記
録ヘッドおよびヘッドドライバの構成を示す。

【００１８】ここで、本例では吐出ユニットは６４個の
吐出口を有するものとし、＃１〜＃６４は吐出ユニット
に設けられた吐出口の位置に対応した番号を示すものと
する。Ｒ１〜Ｒ６４はそれぞれ＃１〜＃６４の吐出口に
対応して設けられた吐出エネルギ発生素子としての発熱
抵抗体である。発熱抵抗体Ｒ１〜Ｒ６４は８個を単位と
したブロックに分割され、各ブロックに共通にコモン側
ドライバ回路のスイッチング用トランジスタＱ１〜Ｑ８
が接続される。トランジスタＱ１〜Ｑ８は、それぞれ制
御信号ＣＯＭ１〜ＣＯＭ８のオン／オフに応じ通電経路
をオン／オフする。なお、各発熱抵抗体Ｒ１〜Ｒ６４へ
の通電経路に配置されたＤ１〜Ｄ６４は逆流防止用のダ
イオードである。

【００１９】各ブロック間で対応する位置にある発熱抵
抗体に対しては、セグメント側ドライバ回路のオン／オ
フ用トランジスタＱ９〜Ｑ１６が接続される。トランジ
スタＱ１〜Ｑ１６はそれぞれ制御信号ＳＥＧ１〜ＳＥＧ
８のオン／オフに応じて発熱抵抗体に対する通電経路を
オン／オフする。

【００２０】図４は、斯かる構成によるヘッド駆動のタ
イミングチャートを示す。ヘッド走査方向上のある位置
において、コモン側制御信号ＣＯＭ８〜ＣＯＭ１が順次
オンされる。そのオンにより１つのブロックが選択され
て通電可能な状態になるので、選択されたブロック内に
おいて記録による画像に応じてセグメント側制御信号Ｓ
ＥＧ８〜ＳＥＧ１をそれぞれオンまたはオフすることに
より、発熱抵抗体に選択的に通電が成され、発熱に応じ
てインクが吐出されてドット記録が行なわれる。

【００２１】図５は、本発明が実施もしくは適用された
インクジェット記録方式を用いたプリンタユニット２の
内部構成を説明するための斜視図である。図１におい
て、５００１はインクタンクであり、５０１２はそれに
結合された記録ヘッドである。５００１のインクタンク
と５０１２の記録ヘッドで一体型の交換可能なカートリ
ッジを形成するものである。５０１４は、そのカートリ
ッジをプリンタ本体に取り付けるためのキャリッジであ
り、５００３はそのキャリッジを副走査方向に走査する
ためのガイドである。

【００２２】５００１は、記録紙３を主走査方向に走査
させるためのプラテンローラである。５０２４は、プラ
テンローラを回転させるための紙送りモータである。な
お、キャリッジ５０１４には、記録ヘッド５０１２に対
して駆動のための信号パルス電流やヘッド温調用電流を
流すためのフレキシブルケーブル（図示せず）が、プリ
ンターをコントロールするための電気回路を具備したプ
リント板（図示せず）に接続されている。

【００２３】さらに、上記構成のプリンタユニット２を
詳細に説明する。駆動モータ５０１３の正逆回転に連動
して駆動力伝達ギア５０１１、５００９を介して回転す
るリードスクリュー５００５の螺旋溝５００４に対して
係合するキャリッジ５０１４はピン（不図示）を有し、
矢印ａ，ｂ方向に往復移動される。５００２は紙押え板
であり、キャリッジ移動方向にわたって紙をプラテン５
０００に対して押圧する。５００７、５００８はフォト
カプラでキャリッジ５０１４のレバー５００６のこの域
での存在を確認してモータ５０１３の回転方向切換等を
行うためのホームポジション検知手段である。５０１６
は記録ヘッドの前面をキャップするキャップ部材５０２
２を支持する部材で、５０１５はこのキャップ内を吸引
する吸引手段であり、キャップ内開口５０２３を介して
記録ヘッド５０１２の吸引回復を行う。

【００２４】５０１７は、クリーニングブレードで、５
０１９はこのブレード５０１７を前後方向に移動可能に
する部材であり、本体支持板５０１８にこれらは支持さ
れている。ブレードは、この形態でなく周知のクリーニ
ングブレードが本例に適用できることはいうまでもな
い。また、５０２１は、吸引回復の吸引を開始するため
のレバーで、キャリッジ５０１４と係合するカム５０２
０の移動に伴って移動し、駆動モータからの駆動力がク
ラッチ切換等の公知の伝達手段で移動制御される。

【００２５】すなわち、駆動モータ５０１３をキャリッ
ジ５０１４のホームポジションから逆回転することによ
り、動力伝達ギア５０１１を５０１０に切り替え（不図
示）、駆動モータ５０１３からの駆動力がカム５０２０
を介してレバー５０２１に伝わり、記録ヘッド５０１２
のキャッピングおよびクリーニング、吸引回復が行なえ
るように構成されている。

【００２６】〔プリンタのブロック図〕図６にプリンタ
部の制御系の構成例を示すブロック図である。

【００２７】ここでＣＰＵ−Ｐはプリンタ部の主制御を
なすマイクロプロセッサ形態のＣＰＵであり、ホスト側
から後述のパラレルＩＦを介して得られるプリンタコマ
ンドやデータに基づいて所望の処理を実行する。ＲＯＭ
−ＰはＣＰＵ−Ｐが実行する記録制御手順等に対応した
プログラム、キャラクタージェネレータ（ＣＧ）、その
他の固定データを格納するＲＯＭ、ＲＡＭ−Ｐはレジス
タとして用いるワーク領域、１ライン分の印字データを
格納する為のラインバッファ、ドットに再展開されたド
ット展開バッファ、パラレルＩＦからの受信バッファ等
の領域を有するＲＡＭ、ＴＩＭＥＲで、ＲＴＣ−Ｐは紙
送りモータ（ＦＭ）／ヒータ等の駆動相時間を得るため
のＴＩＭＥＲ１−Ｐは回復動作の経過時間を知るための
ＲＴＣ、また、ＩＦ転送制御／省電力制御／ＲＡＭアク
セス制御／プリンタ制御を合体させた複合制御ＵＮＩＴ
がＣＰＵ−ＰのＢＵＳに接続されている。複合制御ＵＮ
ＩＴからは各プリンタ駆動制御信号が出力され、ＦＭ駆
動回路／ＣＭ駆動回路／ヘッドドライバ／ヒータドライ
バではＦＭ／ＣＭ／ＢＪ−Ｈｅａｄ／ヒータ等の駆動レ
ベルに変換している。省電力制御信号として複合制御Ｕ
ＮＩＴからＶｃｃ１Ｐ−ｏｆｆ／Ｖｃｃ２Ｐ−ｏｆｆ／
Ｖｐ−ｏｆｆの電源コントロール信号と、入力信号とし
てＰｒｉｎｔｅｒ−ｏｆｆ／プリンタセンサ類／操作パ
ネル等を持つ。このうちＰｒｉｎｔｅｒ−ｏｆｆ信号の
アクティブからインアクティブの変化のみによってＶｃ
ｃ１−Ｐの電源供給がなされて、複合制御ＵＮＩＴ／Ｃ
ＰＵ−Ｐ／ＲＡＭ−Ｐのみに電源供給が可能となる。ま
た、Ｖｃｃ１Ｐ−ｏｆｆはＰｒｉｎｔｅｒ−ｏｆｆ信号
をプリンタの駆動状況に合わせて、変更したＯＦＦタイ
ミングでＶｃｃ１Ｐなる電源を切ることができる。即ち
ヘッドがキャップオープン状態で電源が切れてしまい、
致命的な障害を及ぼすことがないのである。

【００２８】図７は、プリンタにおける複合制御ユニッ
トの構成図を示していて、機能ブロックとしては、ホス
トとプリンタ間のデータのやり取りを行なうパラレルＩ
Ｆアダプタ、パラレルＩＦアダプタを介してＲＡＭ−Ｐ
上の受信バッファ（ＩＢ）にＩＦデータの格納を行なう
ＩＦデータ取り込み制御部、ＣＰＵ−ＰがＩＢに書き込
まれたＩＦデータを読み出すためのＩＢデータ読み出し
制御部、ＲＡＭ−Ｐのリフレッシュ信号を発生するリフ
レッシュ制御部、ＲＡＭ−Ｐ上の印字バッファ（ＰＢ）
から１行分のドット展開データを読み出してＢＪ−ヘッ
ド駆動信号を発生させながらキャリアモータの制御を行
い、ＦＭ／ヒータ／ＬＥＤ等を駆動するプリンタ制御部
と、ＩＦデータ取り込み制御部とＩＢデータ読み出し制
御部とリフレッシュ制御部とプリンタ制御部とＣＰＵ−
Ｐの５つのアクセス要求に対して優先度別にアクセス権
をとり持つＲＡＭアクセス制御部で構成される。

【００２９】図８は、パラレルＩＦアダプタ（ＰＩＯ／
ＩＯ）の構成を示していて、ＩＦｄａｔａ ＩＦｓｔａ
ｔｕｓ ＩＦｃｏｎｔｒｏｌ ＩＢｂｌａｎｋの各レジ
スタから成り、このレジスタはホストコンピュータ側お
よびプリンタロジックの双方向から読み書きできるＩ／
Ｏレジスタ領域になっている。

【００３０】ＩＦｄａｔａは、ホスト側がプリンタに対
して印字制御コマンドや印字ドットデータを送出するた
めのデータレジスタであり、８ビット（１バイト）単位
でデータのやり取りが行なわれる。

【００３１】ＩＦｓｔａｔｕｓは、プリンタ側からホス
トに対してＩＦｄａｔａの受信受付状態を示すステータ
スレジスタで、１バイト単位のハンドシェイクを行なう
時のＢｕｓｙ／Ａｃｋ信号と、プリンタエラーを示すＥ
ｒｒｏｒ信号を持つ。

【００３２】ＩＦｃｏｎｔｒｏｌは、ホスト側からプリ
ンタに対してＩＦｄａｔａを送信する為のコントロール
レジスタで、１バイト単位のハンドシェイクを行なう時
のＤａｔａ Ｓｔｒｏｂｅ信号を持つ。

【００３３】ＩＢｂｌａｎｋは、受信データバッファ領
域に於て空エリアのバイト数を示すレジスタである。

【００３４】図９は、ＩＦデータ取り込み制御部におけ
るプリンタ側から見えるＩＯレジスタ（ＰＩＦ／ＩＯ）
の構成を示していて、ＩＢｓｔａｒｔ ＩＢｅｎｄ Ｉ
Ｂｐｏｉｎｔ１の各レジスタから成る。

【００３５】図１０は、ＩＢデータ読み出し制御部にお
けるプリンタ側から見えるＩＯレジスタ（ＰＩＢ／Ｉ
Ｏ）の構成を示していて、ＩＢｐｏｉｎｔ２ ＩＢｓｔ
ａｔｕｓ ＩＢｄａｔａの各レジスタから成る。

【００３６】図１１は、プリンタ制御部においてプリン
タ側から見えるＩＯレジスタ（ＰＢＪ／ＩＯ）の構成を
示す。

【００３７】ＰＢｓｔａｒｔ，ＰＢｅｎｄ，ＰＢｐｏｉ
ｎｔ，ＰＢｓｔａｔｕｓ，ＰＢ制御情報、ＣＭ相励磁信
号、ＦＭ相励磁信号、ヒータ駆動信号、ＬＥＤ制御信号
の各レジスタで構成される。

【００３８】図１２は、図６のＲＡＭ−Ｐ上でプリンタ
制御部が管理する印字バッファ（ＰＢ）と、ＩＦデータ
取り込み制御部およびＩＢデータ読み出し制御部が管理
する受信バッファ（ＩＢ）のアドレス領域の配置を示し
ている。

【００３９】印字バッファ領域は印字に必要なデータ領
域を設定するもので、図１１に示したＰＢＪ／ＩＯレジ
スタを使って設定することができ、開始アドレス（ＰＢ
ｓｔａｒｔ）と終了アドレス（ＰＢｅｎｄ）を設定する
ことにより、その範囲内でプリンタ制御部によって開始
アドレスから順番に印字データを読み出し、終了アドレ
スに至るまでＲＡＭ−Ｐから印字データを読み出し、ヘ
ッドドライバに制御信号を送出し印字を行ない、この時
の印字データアドレスポインタ（ＰＢｐｏｉｎｔ）は現
在データ送出中のデータアドレスを示している。

【００４０】受信バッファ領域も同様に、受信に必要な
データ領域を設定するもので、図９に示したＰＩＦ／Ｉ
Ｏレジスタを使って設定することができ、開始アドレス
（ＩＢｓｔａｒｔ）と終了アドレス（ＩＢｅｎｄ）を設
定することで、ＩＦデータ取り込み制御部によって開始
アドレスから終了アドレスに至るまでの範囲を順番に、
ホスト側から送られてくるデータ（ＩＦｄａｔａ）をＲ
ＡＭ−Ｐ上に書き込み、終了アドレスを過ぎると再度開
始アドレスに戻って同様に書き込み動作を行なうと共
に、この時のＩＢｐｏｉｎｔ１は現在データ受信済にな
っていて最後に書き込まれているデータアドレスを示し
ている。

【００４１】同時にプリンタ側のＣＰＵ−Ｐは、図１０
に示したＰＩＢ／ＩＯの情報に基づきＩＢｄａｔａレジ
スタを読み出す事により、ＩＢデータ読み出し制御部に
よって受信バッファに取り込まれている受信データが開
始アドレスから終了アドレスまで順番に読み出され、終
了アドレスを過ぎると再度開始アドレスに戻って同様に
読み出し操作が行われ、ＣＰＵ−Ｐは読み出した受信デ
ータを印字データに変換して印字バッファ領域に書き込
む操作を行なう。

【００４２】この時のＩＢｐｏｉｎｔ２はＩＢデータ読
み出し制御部により既に読み出されている受信データの
アドレスを示していて、ＩＢｐｏｉｎｔ１の値を越える
まで読み出し操作は行なわれる。

【００４３】読み出したデータが有効であるかを示すの
がステータスレジスタ（ＩＢｓｔａｔｕｓ）のＤａｔａ
Ｖａｌｉｄフラグで、このフラグが”１”だった時はＩ
Ｂｄａｔａが無効であり既に残っている受信データはな
いことを示し、ＩＢｓｔａｔｕｓをワードアクセスでＩ
Ｂｄａｔａと同時に読み出すことにより、データの読み
出しと同時にＶａｌｉｄフラグを確認することができ
る。

【００４４】ＩＢｂｌａｎｋは、図８に示したＰＩＯ／
ＩＯレジスタの一つで、ＩＢｓｔａｒｔとＩＢｅｎｄに
よって設定された受信バッファ領域において、受信デー
タの取り込まれていない空バイト数を示しているレジス
タである。

【００４５】すなわち、ＩＢｐｏｉｎｔｌからＩＢｐｏ
ｉｎｔ２の領域に受信データが格納されているので、設
定された受信バッファ領域から受信データが格納されて
いる領域を引いたものが、ＩＢｂｌａｎｋの値となる。

【００４６】図１３は、ＩＢアクセスアドレスを生成す
るブロックとＩＢブランクレジスタの値を算出するブロ
ックを示す構造図であり、ＩＢに受信データを書き込む
ためのＩＢＷＲアドレスを生成するＩＢＷＲカウンタ、
ＩＢ内に書き込まれているデータを読み出すためのＩＢ
ＲＤアドレスを生成するＩＢＲＤカウンタ、ＩＢＷＲア
ドレスとＩＢＲＤアドレスを比較し受信データがまだ残
っているかを判別するコンパレータ、及び受信データが
取り込まれていない領域を算出するＩＢＢＮＫカウンタ
で構成される。

【００４７】ＩＢＷＲアドレスはＩＦｃｏｎｔｒｏｌレ
ジスタのＤａｔａＳｔｒｏｂｅ信号によりＵＰカウント
され、ＩＢＲＤアドレスはＩＢｄａｔａの読み出しアク
セスによりＵＰカウントされ、ＩＢＷＲアドレスとＩＢ
ＲＤアドレスは、ＲＡＭアクセス制御部によって優先度
別にＲＡＭ−Ｐにアクセスされる。

【００４８】コンパレータによる出力は、ＩＢｓｔａｔ
ｕｓレジスタにおけるＤａｔａＶａｌｅｄフラグにな
り、ＩＢｐｏｉｎｔ２の値がＩＢｐｏｉｎｔｌの値を越
えた時に初めて”１”になり、ＩＢｄａｔａの読み出し
を禁止して読み出したデータが無効であることをＣＰＵ
−Ｐに知らせる。

【００４９】ＩＢＢＮＫは、ＤａｔａＳｔｒｏｂｅ信号
によりＵＰカウントすると共に、ＩＢｄａｔａＲＤ信号
によりＤＯＷＮカウントし、双方のアドレスが等しい時
にＩＢｅｎｄからＩＢｓｔａｒｔのアドレスを引いた値
になるように設定することで、ＩＢ領域の残りの空バイ
ト数を加減算カウントするカウンタである。

【００５０】ＩＢＢＮＫの値はＩＢｂｌａｎｋレジスタ
にそのまま出力されるので、ホスト側がデータ転送を行
なう時にＩＢｂｌａｎｋの値を見てデータ転送量を決定
し、印字データをブロック単位で一気に転送することが
できる。

【００５１】図１４は、ホスト側に於けるデータ転送処
理のフローチャートを示していて、先ず初めにＩＢｂｌ
ａｎｋの値を読み出し、空容量を把握した所で一気に設
定したバイト数のデータをプリンタ側に転送する。

【００５２】即ち、ホスト側は１バイト単位でのプリン
タ側のステータスを確認する必要がなく、受信バッファ
の空容量サイズによって転送量を決めることにより、一
度に多量のデータを転送することが可能となる。

【００５３】尚、本発明は、特にインクジェット方式の
記憶方式での実施例について説明したが、プリンタの種
類や記録方式を選ばないことは自明である。

【００５４】加えて、本発明は、ホストとプリンタが一
体構造になった実施例についてのみ説明を加えたが、ホ
ストとプリンタが同一の電池駆動源である分離型の構成
においても同様に実現することができる。

【００５５】さらに、ホストをパーソナルコンピュータ
を主体として説明を加えたが、プリンタ部が独立して制
御できる構造であれば、日本語ワードプロセッサやシス
テム手帳等の、外部インターフェイスの接続によりデー
タ転送するものや、ＢＵＳを介してデータ転送を行うも
のであっても、コミュニケーションがとれるものであれ
ば装置を選ばない。

【００５６】〔第２の実施例〕図１５は、残量検出方法
をプリンタコントロール用のＣＰＵでソフトウエア残量
検出行なった第２の実施例である。

【００５７】図１６の検出フロールーチンをプリンタコ
ントロールプログラムに付加することによって、検出器
のハードウエアを省略したデータ転送方式が実現でき
る。

【００５８】従来のプリンタ制御用ＣＰＵは、ＢＵＳＹ
ビットを発生させるために、プリンタバッファの容量を
管理していた。

【００５９】この第２の実施例は、この容量情報を利用
したもので、図１６のサブルーチンは、前述した容量情
報をＩＢｂｌａｎｋレジスタに書き込むものである。

【００６０】〔第３の実施例〕図１７は第３の実施例で
のＰＩＯ／ＩＯレジスタであり、これは第１の実施例図
７のＰＩＯ／ＩＯに於るＩＦｄａｔａレジスタをＦＩＦ
Ｏ構造にし、残量検出機能をインターフェース回路のレ
ジスタにまで拡張したものである。

【００６１】特に、高速処理の可能なプリンタ制御部を
持つ場合、１バイトごとのハンドシェイクを行なう必要
が無くなり、無駄なＣＰＵサイクルを省略することがで
き、高速データ転送を可能にする。

【００６２】〔第４の実施例〕図１８は、表示装置のイ
ンターフェースに適用した第４の実施例である。システ
ム全体の制御を司るＭＡＩＮ ＣＰＵは、ＭＰＵインタ
ーフェース ＰＩ０／ＩＯを通じて表示装置ＣＲＴを制
御している。

【００６３】図１９は、図１８におけるＰＩＯ／ＩＯを
示していて、画像データやコマンドを受け取るＦＩＦ
Ｏ、表示器や表示コントローラの状態を示すｓｔａｔｕ
ｓレジスタ、ＦＩＦＯの残量状態を示すＦＩＦＯｂｌａ
ｎｋレジスタ、表示器のタイミングコントロールを制御
するＤＩＳＰＬＡＹｃｏｎｔｒｏｌレジスタからなる。

【００６４】これらのレジスタは、表示データの変換や
演算を行なう描画コントローラ、画面分割やカーソルを
制御する表示コントローラとＣＲＴの同期信号を制御す
るタイミングコントローラ等を制御している。

【００６５】ＣＲＴ Ｉ／Ｆは、上述したコントローラ
のシグナルを合成し、表示イメージを記憶するｆｒａｍ
ｅ ｂｕｆｆｅｒ，ｄｏｔ ｓｈｉｆｔｅｒとＣＲＴ等
を制御している。

【００６６】このようなシステムにおいて、ＭＡＩＮ−
ＣＰＵは、大量のコマンド及びグラフィックデータをＦ
ＩＦＯレジスタに転送する必要があるが、限られたＦＩ
ＦＯの残量情報をＦＩＦＯｂｌａｎｋレジスタから知る
ことによってＣＰＵの効率を上げることができ、またデ
ータの高速転送が可能になる。

【００６７】〔第５の実施例〕図２０は残量情報をブロ
ック化する時において、そのブロックの大きさを可変に
出来るようにした第５の実施例である。

【００６８】ＢＬＯＣＫｂｌａｎｋレジスタは、第１の
実施例で説明した他のレジスタと同様に双方向からの読
み書きできるレジスタである。

【００６９】このレジスタは、図２１で示されたよう
に、シフトレジスタ部をコントロールし、残量情報をＢ
ＬＯＣＫｂｌａｎｋレジスタの内容に従ってデータをシ
フトする。このレジスタの書き込まれたデータをＮとし
た時、このシフトされたデータ（残量情報）は、２のＮ
乗のブロックを単位とした残量となる。

【００７０】このブロックを単位とした残量をＩＢｂｌ
ａｎｋレジスタに書き込むことによって、主制御部に対
して変換された残量情報を示すことができる。

【００７１】このように、新たにブロック単位情報用レ
ジスタとシフトレジスタを設けることによって、残量情
報を任意に変換させることができ、変換情報に従って転
送情報ブロック化が可能となる。

【００７２】その結果、ＣＰＵの効率及び、データの高
速転送を可能にすることができる。

【００７３】以上詳述したように、本発明により主制御
を行う情報信号手段と印字を行う印字制御手段におい
て、前記主制御手段と前記印字制御手段間を繋ぐデータ
及びコマンド転送用の転送手段と、前記印字制御手段内
に転送されたデータを一時的に格納する記憶手段と、前
記格納データ記憶手段の残量検出手段を有し、前記主制
御手段に対して前記残量情報を出力することにより、主
制御部の実行効率を上げ、またＩ／Ｏの高速化を実現す
る情報処理装置およびデータ転送方式を提供することが
できた。

【００７４】

【発明の効果】以上詳述したように、本発明によれば、
情報処理装置は、デバイスに高速にデータを転送するこ
とができる。

【００７５】

【図面の簡単な説明】

【図１】本発明を実施したパソコンを示す斜視図。

【図２】ホストープリンタ間概略ブロック図。

【図３】記録ヘッドおよびヘッドドライバの電気的構成
図。

【図４】ヘッド駆動回路のタイミング図。

【図５】プリンタ内部ユニットの斜視図。

【図６】プリンタＩＦ部のブロック図。

【図７】複合制御ユニットの内部ブロック図。

【図８】ＰＩＯ／ＩＯレジスタの構成図。

【図９】ＰＩＦ／ＩＯレジスタの構成図。

【図１０】ＰＩＢ／ＩＯレジスタの構成図。

【図１１】ＰＢＪ／ＩＯレジスタの構成図。

【図１２】ＲＡＭ−Ｐアドレスマップ。

【図１３】ＩＢアクセスアドレス及びＩＢブランク算出
回路の構成図。

【図１４】ホストコンピュータにおけるデータ転送フロ
ーチャート。

【図１５】複合制御ユニットの内部ブロック図。

【図１６】残量検出フローチャート。

【図１７】ＦＩＦＯを使ったＰＩＯ／ＩＯレジスタ構成
図。

【図１８】ＣＲＴシステム構成図。

【図１９】ＣＲＴシステム用ＰＩＯ／ＩＯコントロール
レジスタ構成図。

【図２０】ＢＬＯＣＫ機能を持たせたＰＩＯ／ＩＯレジ
スタ構成図。

【図２１】ＢＬＯＣＫ機能を持たせた複合制御ユニット
のブロック図。

【符号の説明】

ＣＰＵ−Ｐ プリンタ部の主制御を行うＣＰＵ ＰＩＦ／ＩＯ ＩＦデータ取り込み制御部におけるプリ
ンタ側から見えるＩ／Ｏレジスタ ＰＩＯ／ＩＯ パラレルＩＦアダプタ ＰＢＪ／ＩＯ プリンタ制御部において、プリンタ側か
ら見えるＩＯレジスタ ＰＩＢ／ＩＯ ＩＢデータ読み出し制御部におけるプリ
ンタ側から見えるＩＯレジスタ

フロントページの続き (56)参考文献 特開 平２−166511（ＪＰ，Ａ) 特開 平３−259325（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 3/12

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 デバイスと接続された情報処理装置の情
   報処理方法であって、 デバイスの受信バッファの空き容量に基づくデバイスに
   転送するデータの量を認識する認識ステップと、 前記認識ステップによる認識されたデータの量になるま
   で所定量単位のデータをデバイスのステータスを確認す
   ることなくデバイスに転送する転送ステップとを有する
   ことを特徴とする情報処理方法。
2. 【請求項２】 前記デバイスは、プリンタを含むことを
   特徴とする請求項１記載の情報処理方法。
3. 【請求項３】 前記デバイスは、受信バッファの空き容
   量を前記情報処理装置からみえるＩ／Ｏレジスタに書き
   込むことを特徴とする請求項１記載の情報処理方法。
4. 【請求項４】 デバイスの受信バッファの空き容量に基
   づくデバイスに転送するデータの量を認識する認識手段
   と、 前記認識手段による認識されたデータの量になるまで所
   定量単位のデータをデバイスのステータスを確認するこ
   となくデバイスに転送する転送手段とを有することを特
   徴とする情報処理装置。
5. 【請求項５】 前記デバイスは、プリンタを含むことを
   特徴とする請求項５記載の情報処理装置。
6. 【請求項６】 前記デバイスは、受信バッファの空き容
   量を前記情報処理装置からみえるＩ／Ｏレジスタに書き
   込む手段を有することを特徴とする請求項５記載の情報
   処理装置。
7. 【請求項７】 受信バッファの空き容量をＩ／Ｏレジス
   タに書き込むデバイスと、 前記Ｉ／Ｏレジスタに書き込まれた空き容量を認識する
   認識手段と、 前記認識手段により認識された空き容量に基づき前記デ
   バイスにデータを転送する転送手段とを有することを特
   徴とする情報処理装置。
8. 【請求項８】 前記デバイスは、プリンタを含むことを
   特徴とする請求項７記載の情報処理装置。
9. 【請求項９】 デバイスの受信バッファの空き容量に基
   づくデバイスに転送するデータの量を認識する認識手段
   を有し、 前記転送手段は、前記認識手段による認識されたデータ
   の量になるまで所定量単位のデータをデバイスのステー
   タスを確認することなくデバイスに転送することを特徴
   とする請求項７記載の情報処理装置。