KR100235567B1

KR100235567B1 - 정보처리장치

Info

Publication number: KR100235567B1
Application number: KR1019950029391A
Authority: KR
Inventors: 아쓰시 나까무라; 아끼히꼬 하마모또; 시게히로 가도따
Original assignee: 미다라이 후지오; 캐논 가부시끼가이샤
Priority date: 1994-09-07
Filing date: 1995-09-07
Publication date: 1999-12-15
Also published as: KR960011678A; US5710931A

Abstract

본 발명에 따른 정보 처리 장치는, 비휘발성 저장 수단 내에 OV 일시 정지데이타를 저장하고 장치의 모든 전원을 오프시키는 OV 일시 정지 처리를 수행하는 OV 일시 정지 수단, 휘발성 저장 수단에 전력을 공급하는 전원을 제외하고 장치의 전원을 모두 오프시키는 활동 일시 정지 처리를 수행하기 위한 활동 일시 정지 수단, 및 전원 수단의 전압 레벨이 선정치보다 낮을 때에는 OV 일시 정지 처리를 선택하고, 전압 레벨이 선정치보다 높을 때에는 활동 일시 정지 처리를 선택하는 선택 수단을 포함한다.

정보 처리 장치는 전송 수단의 처리 시간을 예측하기 위한 제1 예측 수단, 제2 저장 수단의 전력 특성을 예측하기 위한 제2 예측 수단, 제1 및 제2 예측 수단이 얻은 결과에 따라 제1 선정치를 설정하는 기준치 설정 수단을 포함하는 잔여 전력 검지 수단을 더 포함한다.

부가하여, 정보 처리 장치는 가용 공간을 다수의 블록으로 분할함으로써 확장된 메모리 영역을 포함하는데 제1 저장 수단, 블록에 할당된 다수의 페이지 프레임을 갖는 확장된 메모리 시스템, 및 블록과 페이지 프레임 사이의 상응성을 관리하기 위한 확장 메모리 관리 수단을 포함한다.

Description

정보 처리 장치

제1도는 본 발명의 제1실시예에 따른 휴대용 정보 처리 장치인 노트북 퍼스널 컴퓨터의 개관을 도시한 도면.

제2도는 노트북 컴퓨터 퍼스널 컴퓨터의 내부 배치를 도시한 블록도.

제3도는 노트북 컴퓨터의 핵심부 배치를 도시한 블럭도.

제4도는 칩 세트의 배치를 도시한 상세 블럭도.

제5도는 BIOS SMI 처리를 도시한 흐름도.

제6도는 시스템 부트 과정을 도시하는 흐름도.

제7도는 보조 CUP가 수행하는 제어 과정을 도시하는 흐름도.

제8도는 주 작업 과정을 도시하는 흐름도(1/2).

제9도는 주 작업 과정을 도시하는 흐름도(2/2).

제10도는 제10a도와 제10b도로 구성되고, BISO I/F 작업 과정을 도시하는 흐름도(1/2).

제11도는 BIOS I/F 작업 과정을 도시하는 흐름도(2/2).

제12도는 전력 레벨 선택표를 도시한 도면.

제13도는 전지의 잔여 전력 검지 작업 과정을 도시한 흐름도.

제14도는 가변 기준치 선택표를 도시한 도면.

제15도는 전지 구분표를 도시한 도면.

제16a도와 제16b도는 내장 주 메모리의 메모리 지도를 도시한 도면.

제17도는 일시 정지 과정을 도시한 흐름도.

제18도는 재개 과정을 도시한 흐름도.

제19도는 하드 디스크가 동작 상태에 도달할 때까지 하드 디스크의 정지 상태로부터 시작하는 소비 전력의 변화를 도시한 소비 전력 특성 그래프.

제20도는 일시 정지에 요구되는 시간과 메모리 크기 사이의 관계를 도시한 특성 그래프.

제21도는 메모리 효과 현상을 설명하는 방전 특성도.

제22도는 본 발명의 제2실시예에 따른 휴대용 정보 처리 장치의 배치를 도시한 블록도.

제23도는 제22도에 도시한 전원부의 전압 레벨의 예를 도시한 도면.

제24도는 일시 정지 과정 선택과 일시 정지 과정의 단계를 설명하는 흐름도.

제25도는 본 발명의 제3실시예에 따른 휴대용 정보 처리 장치가 실행하는, 일시 정지 과정 선택과 일시 정지 과정의 단계를 설명하는 흐름도.

제26도는 본 발명의 제4실시예에 따른 휴대용 정보 처리 장치의 배치를 도시한 블록도.

* 도면의 주요부분에 대한 부호의 설명

1 : PC본체 2 : 자판

3 : 전지 팩 6 : 전원 스위치

7 : 액정 디스플레이 패널 9 : 주 CPU

10 : 주 메모리 12 : RTC

13 : 칩 세트 14 : 보조 CPU

15 : 확장 레지스터 17 : 시스템 버스

18 : AC 어댑터 19 : DC/DC 컨버터

본 발명은 정보 처리 장치에 관한 것으로, 더 상세하게는 노트북 퍼스널 컴퓨터(이후 ＂노트북 PC＂ 라고 지칭)와 같은 정보 처리 장치에 관한 것이다. 이 정보 처리 장치는 필요할 때 전력 공급을 잠시 중지시키는 일시 정지 기능과 전력이 다시 공급될 때 컴퓨터를 일시 정지되기 전의 상태로 즉시 되돌려 놓는 재개 기능을 갖는다. 노트북 PC와 같이, 현재 개발되어 상용화된 전력 절감, 전지 동작 휴대용 정보 처리 장치는 적절한 때 전력 공급을 일시적으로 중지시키는 일시 정지 기능을 채택하여 더 오랜 시간 동안 동작할 수 있도록 보장해 준다.

일시 정지 기능으로는, 내장 메모리의 데이타를 디스크와 같은 외부 저장 장치에 저장한 후 메모리에 대한 전력 공급을 중지시키는 OV 일시 정지 기능과, 내장 메모리 내에 저장된 데이타를 보호하기 위해 내장 메모리에 미소량의 전력을 공급하는 5V 일시 정지 기능이 공지되어 있다. 일시 정지 상태로 변이하는 시스템으로는, 사용자가 스위치 등을 누르거나 또는 디스플레이 패널을 여닫음으로써 일시 정지 상태를 자발적으로 설정하는 시스템과 잔여 전지 용량의 감소율을 검지하여 일시 정지 상태를 자동적으로 설정하는 저-저(low-low) 일시 정지 시스템이 공지되어 있다.

또한 데스크 탑 퍼스널 컴퓨터 뿐만이 아니라, 고속 계산용 프로세서 및 확장된 메모리 용량을 갖는 내장 메모리 또는 외부 저장 장치를 포함하는 휴대용 정보 처리 장치에 대한 다른 모델들이 개발되고 있다.

저-저 일시 정지가 특히 OV 일시 정지 과정에 의해 휴대용 정보 처리 장치내에서 수행될 때, 잔여 전지 용량 비율의 감소 검지 표준으로 채용되는 판별 기준치(%)는 내장 메모리에 저장된 모든 데이타가 외부 저장 장치 내에 완전히 저장될 수 있게 하는 값으로 설정되어야만 한다. 즉 휴대용 정보 처리 장치가 내장 메모리에서 외부 저장 장치로의 데이타 전송시, 일시 정지 과정 동안 가용 소비 전력 감소로 인해 생기는 문제 발생만큼은 방지해 주는 것이 필요하다. 반드시 고려해야 할 다른 요소는 사용자가 장치를 단기간씩 반복하여 사용하는 경우가 생긴다는 것이다. 따라서, 휴대용 정보 처리 장치가 소비하는 전력이 사용 모드와 다를지라도, 판별 기준치(%)는 최대 전력이 소모될 것으로 가정하고 안전도를 허용하여 획득되고, 동작여유(margin)를 제공하는 선정값 (고정값)으로 설정되어야 한다. 잔여 전지 용량 비율이 판별 기준치(%)보다 낮을 때, 상태는 일시 정지 상태로 옮겨가고 선정된 일시 정지 과정이 수행된다.

내부 메모리 내에 있는 데이타가 OV 일시 정지 과정에 의해 외부 저장 메모리 내에 저장되기 때문에, 이 시스템은 데이타를 저장히는 데에 월등한 능력을 갖는다. 더우기 내부 메모리로의 전력 공급이 정지되므로 전지 수명이 연장된다. 그러나 메모리 용량이 증가함에 따라, 일시 정지 과정과 재개 과정에 더 많은 시간을 요구된다.

제19도는, 외부 저장 장치의 동작이 중지된 대기 상태로부터 판독 및 기입이 가능한 아이들(idle) 상태가 등속 회전으로 도달될 때까지의 변이 동안의 전류 특성을 도시하는 그래프이다. A 및 B는 외부 저장 장치의 메모리 용량이 200MB인 경우를 나타내고, C는 외부 저장 장치의 메모리 용량이 500MB인 경우를 나타낸다. A 및 B에 있어서, 메모리 용량은 동일하지만, 디스크 회전 속도 및 외부 저장 메모리의 동작 클럭은 상이하다.

제19도에 도시한 것처럼, 소비되는 전력은 메모리 용량, 디스크 회전 속력, 또는 동작 클럭에 따라서 크게 변화하고, 따라서 메모리 용량이 증가함에 따라 전력 소비 요구가 상응하여 증가하는 것이 명백해진다.

제20도는 일시 정지 과정(OV 일시정지)에 요구되는 시간과 내장 메모리의 메모리 용량 사이의 관계를 도시한 그래프이다.

제20도에서 명백하듯이 내장 메모리 용량이 증가함에 따라 일시 정지 과정에 요구되는 시간도 그와 비슷하게 증가하여, 일시 정지 과정이 내장 메모리의 메모리크기에 크게 영향받는 것이 발견되었다. 이러한 소비 전력과 요구되는 시간 사이의 관계는 재개 과정에서도 볼 수 있다.

이러한 조건 하에서, 판별 기준치(%)가 상기 조건에 따라 설정되고 OV 일시정지가 저-저 일시 정지 시스템에 의해 수행될 때, 전지 내의 잔여 전력이 아직 적합하다 하더라도 상태는 일시 정지 상태로 변이한다. 예를 들어 최대 전력 소비가이뤄진다고 하고 안전율이 고려되는 경우, 저-저 일시 정지에 대한 판별 기준치(%)의 잔여 전력율(%)은 일반적으로 18%로 설정된다. 상태가 일시 정지 상태로 변이할 때 18% 정도의 전지 용량이 남게 된다. 따라서 전지 가동 휴대용 정보 처리 장치는 이른바 메모리 효과 현상을 나타내며, 이로 인해 전지가 사용하는 처리 주기가 단축될 뿐만 아니라, 반복적인 충전과 방전으로 인해 실제 전지 동작 시간이 감소된다.

제21도는 판별 기준치(%)를 파라미터로 사용하여 전지 전압(V)과 시간(t) 사이의 관계를 도시한 방전 특성 그래프이다. 수평축은 시간(t)을 표시하고 수직축은 전지 전압(V)을 표시한다. 파선(b)은 판별 기준치가 18%일 때의 방전 특성을 나타내고 연속선(a)은 판별 기준치가 7%일 때의 방전 특성을 나타낸다.

제21도에 도시한 것처럼, 예를 들어 소비 전력이 낮을 때 사용되는 상태에 대해 판별 기준치(%)가 7%로 설정된 경우, 전지 전압(V)은 연속선(a)이 표시한 것처럼 점차적으로 자연적으로 감소된다. 판별 기준치가 18%로 설정되었을 때는, 판별 기준치인 18% 부근값에 충전과 방전이 반복되는데, 이는 충전 종료 후의 짧은주기 내에 방전이 수행되는 때에 전지 전압(V)이 단계적으로 감소되는 메모리 효과현상을 초래한다. 전지가 수십 주기 동안만 사용되었을 뿐인데도 사용자는 전지 수명이 종료되었다고 생각하여 전지를 교체하기로 결정할 것이며 따라서 전지는 효과적으로 이용되지 않는다.

5V 일시 정지 과정에서는, 메모리 데이타가 내장 메모리 보존되기 때문에 일시 정지 과정을 실행할때 메모리 데이타를 저장하는 과정이 요구되지 않는다. 또한 재개 과정에서 상기 설명한 대로 메모리 데이타는 이미 내장 메모리 내에 존재한다. 따라서, 일시 정지 과정과 재개 과정에서의 액세스가 고속으로 수행될 수 있다. 그러나 내장 메모리 내에 저장된 메모리 데이타를 보존하기 위해 전력을 계속 공급해야 하기 때문에 백업 전지의 수명은 감소된다. 그리고 일시 정지 상태가 확장 시간 주기 동안 계속될 때, 전지의 전력은 감쇠되고 메모리 데이타는 지워진다.

상기 설명한 대로 종래의 OV 일시 정지 과정과 5V 일시 정지 과정 모두는 사용하기에 긍정인 면과 부정인 면을 갖는다. 그래서 전력이 더 효과적으로 절감되고 전지 동작 시간이 더 길게 연장될 수 있고 일시정지 및 재개 과정이 고속으로 수행될 수 있는 방법이 요구된다.

상기 기술한 종래의 문제점을 해결하기 위해 일시 정지 기능을 효과적으로 유용화하고, 향상된 안전성을 이루며 데이타를 저장할 수 있고, 소비 전력을 절감할 수 있는 정보 처리 장치를 제공하는 것이 본 발명의 한 목적이다.

전지 동작 기간을 연장하기 위해 메모리 효과 현상을 억제할 수 있고 소비전력을 최적화할 수 있는 휴대용 정보 처리 장치를 제공하는 것이 본 발명의 또다른 목적이다.

요구되는 처리 시간을 감소시키기 위해 고속으로 일시 정지 과정과 재개 과정을 수행할 수 있고 저전력 소비를 성취하는 휴대용 정보 처리 장치를 제공하는 것이 본 발명의 부가 목적이다.

본 발명에 따라서 상기 목적을 이루기 위해 정보 처리 장치의 전원이 꺼지기 직전의 사용 상태를 표시하는 일시 정지 데이타를 보존하는 정보 처리 장치는 : 전압을 공급하기 위한 수단; 데이타 저장을 위반 휘발성 저장 수단; 데이타 기입을 위한 비휘발성 저장 수단; 비휘발성 저장 수단 내에 일시 정지 데이타를 저장하고 정보 처리 장치의 모든 전원을 끄는 OV 일시 정지 과정을 수행하는 OV 일시 정지 수단; 휘발성 저장 수단에 전력을 공급하는 전원을 제외하고 정보 처리 장치의 전원을 끄는 활동 일시 정지 과정을 수행하는 활동 일시 정지 수단; 및 전원 수단이 선정치보다 낮을때 OV 일시 정지 과정을 선택하고 그 전압 수준의 전압 수준이 선정치보다 높을 때 활동 일시 정지 과정을 선택하는 선택 수단을 포함한다.

부가하여 에러 결정 수단이 비휘발성 저장 수단 내에서 일어나는 에러의 유무를 결정하기 위해 포함한다. 에러가 비휘발성 저장 수단 내에서 발생하면, 전원수단의 전압 수준이 선정치보다 낮을지라도 선택 수단이 활동 일시 정지 과정을 선택하는 것이 양호하다.

더욱이 비휘발성 반도체 메모리가 비휘발성 저장 수단에 포함되었는지의 여부를 결정하기 위해 메모리 존재 결정 수단이 제공된다. 비휘발성 반도체 메모리가 포함될 때, OV 일시 정지 수단은 일시 정지 데이타를 비휘발성 반도체 메모리 내에 먼저 저장할 것이다.

더 나아가 본 발명에 따라서 상기 목적을 이루기 위해 휴대용 정보 처리 장치는

전력을 장치 몸체에 제공하는 전지; 전력 공급 상태에서 데이타를 보존하는 제1 저장 수단; 전력 공급 중지 상태에서 데이타를 보존하는 제2 저장 수단; 전력이 공급되는 동안 제1 저장 수단 내에 저장된 데이타를 제2 저장 수단에 전송하는 전송 수단; 전송 수단의 처리 시간을 예측하는 제1 예측 수단; 제2 저장 수단의 전력 특성을 예측하는 제2 예측 수단; 전지의 잔여 전력 수준을 검지하고, 제1과 제2 예측 수단에 위해 얻은 결과에 따라서 제1 선정치를 설정하는 기준치 설정 수단을 포함하는 잔여 전력 검지 수단; 잔여 전력 검지 수단이 전지의 잔여 전력 레벨이 제1 선정 기준치보다 낮다고 결정하면, 전송 수단이 데이타 전송을 클럭에 맞춰 전력 공급을 중지시키는 전력 공급 중지 수단을 포함한다.

또한 본 발명에 따라서 상기 목적을 이루기 위해 휴대용 정보 처리 장치는 전력을 장치 몸체에 공급하기 위한 전지; 가용 공간을 다수의 블록으로 분할하여 얻은 확장 메모리 영역, 다수의 블록에 할당된 다수의 페이지 프레임을 갖는 확장 메모리 시스템 및 확장 메모리 영역의 다수의 블록과 확장 메모리 시스템의 페이지 프레임 사이의 상응성을 관리하기 위한 메모리 관리 수단을 포함하고, 전력 공급 상태에서 데이타를 보존하기 위한 제1 저장 수단; 전력 공급 중지 상태에서 데이타를 보존하는 제2 저장 수단; 전력이 공급되는 동안 제1 저장 수단에 저장된 데이타를 제2 저장 수단으로 전송되는 전송 수단; 전지의 잔여 전력을 검지하기 위한 잔여 전력 검지 수단; 및 잔여 전력 검지 수단이 전지의 잔여 전력 수준이 제1 선정 기준치보다 낮다고 결정할 경우 전송 수단에 의한 데이타 전송이 종료될 때에 맞춰 전력 공급을 중지하기 위한 전력 공급 중지 수단을 포함한다.

[제 1 실시예]

본 발명의 양호한 실시예가 도면을 참조하여 설명될 것이다.

제1도는 본 발명의 제1 실시예에 따른 휴대용 정보 처리 장치인 노트북 PC의 개관을 도시한 도면이다. 노트북 PC에서, 자판(2)은 PC 본체(1)의 하부에 제공되고, 다수의 2차 충전 가능 전지를 구비하여 전력을 PC 본체(1)에 공급하는 전지팩(3)이 PC 본체(1)의 측면에 장작된다.

전지 팩(3)은 이른바 단일 칩 마이크로 컴퓨터를 운용케 하는 스마트(smart) 전지로 디자인되었다. 잔여 전지 용량 비율(%)과 PC 본체(1)의 잔여 동작 시간은 주기적으로 계산되어, 콤팩트 액정 디스플레이 패널(소형 LCD)(4)에 표시된다.

발광 다이오드(LED)(5)는 전지 팩(3)이 충전되는 동안 켜지고, 충전이 종료되면 꺼진다.

전력 공급 상태 또는 일시 정지 상태에서 전원 스위치(6)를 누르면, PC 본체(1)는 동작 상태로 설정된다. 또한, 전원 스위치(6)를 선정 시간 간격(예로서 2초)동안 누르는 경우 (숏온(short-on)), PC 본채(1)의 상태는 일시 정지 상태로 변환되는 반면, 전원 스위치(6)를 선정 시간(예로서 2초) 보다 더 오랫동안 누르는 경우(롱온(long-on)), 동작 상태는 전력 공급 중지 상태로 변환된다.

액정 디스플레이 패널(LCD)(7)은 화살표 A로 표시한 방향으로 자유롭게 여닫을 수 있다. 접촉 센서(도시 안됨)가 LCD (7)의 개폐를 위한 회전 영역내에 제공된다. PC본체(1)가 동작 상태에 있을때 LCD(7)를 닫으면, PC본체(1)의 상태가 일시 정지 상태로 변환될 수 있고, LCD(7)이 닫힌 후에 PC 본체(1)가 일시 정지 상태가 되면, LCD(7)을 열었을 때 PC 본체(1)의 상태가 동작 상태로 변환될 수 있도록, 셋업 메뉴의 전력 관리(PM)가 설정된다. AC 어댑터는 노트북 PC의 PC 본체(1)의 후방부에 삽입될 수 있다.

제2도는 노트북 PC 내의 제어 시스템을 도시하는 블록도이다. 노트북 PC의 제어 시스템은, 기본 입출력 시스템(BIOS)이 저장되는 ROM(이후로는 ＂BIOS ROM＂으로 지칭); 장치의 전체 시스템을 제어하는 주 CUP(9); 다양한 입력 데이타가 저장 되는 내장 주 메모리(10); 전력 공급 중지 상태에도 셋업 데이터, 부트스트랩 데이터(이후로는 ＂부트 데이타＂ 로 지칭함) 등을 백업하기 위해 콤팩트 전지(11)를 이용하는 RTC(12); 주로 다양한 입출력 유닛(I/O 유닛)을 제어하는 칩 세트(13); 전원 시스템을 주로 제어하는 보조 CPU;(14); 보조 CPU(14)와 주 CPU(19)사이의 데이타 교환에 사용되는 확장 레지스터(15)를 포함한다. 확장 레지스터(15)와 보조 CUP(14)는 데이타/제어 신호 라인(16)을 통해 상호 접속된다. BIOS ROM(8), 주 CPU(9), 내장주 메모리(10), RTC(12),칩 세트(13) 및 확장 레지스터(15)는 ISA(산업 표준 아키텍처) 표준 디자인에 맞추어진 시스템 버스(17)에 의해 서로 접속된다.

더 자세하게는 전원 스위치(6), AC 어댑터(18), 전지 팩(3),DC/DC 컨버터(19)가 보조 CPU(14)에 접속된다. 보조 CPU(14)의 제어 하에서, DC/DC 컨버터(19)는 전지 팩(3)으로부터의 입력 전압을 소망 출력 전압으로 변환시켜서 주 CPU(9)로 전력을 공급하기도 하고, 전력 공급을 중단하기도 한다.

LCD(7)의 백라이트(20), 자판(2)을 제어하는 자판 제어기(KBC)(21), PCMCIA(22),슈퍼 I/O(23)가 칩 세트(13)에 접속된다. 슈퍼 I/O(23)는 플로피 디스크 드라이브(FDD)(24), RS232C 인터페이스(25) 및 하드 디스크 드리이브(HDD)(26)에 접속된다.

내부 메모리 (10)는, PC 본체(1)의 보드에 고정된 고정 메모리(10a)(예로서8MB 메모리 용량(이후로는 ＂메모리 크기＂ 로 지칭됨)을 가짐)와, 메모리 확장을 위한 탈착 가능 SIMM(단일 라인 내 메모리 모듈)과 같은 확장 메모리(10b)(예로 32MB메모리 크기)로 구성된다. 따라서 내장 주 메모리(10)로서, 고정 메모리(10a)에 부가하여 원하는 메모리 용량을 갖는 임의의 확장 메모리(10b)가 제공될 수 있다. 본 실시예에서 내장 주 메모리(10)의 메모리 크기는, 나중에 설명하겠지만 전지 팩(3)의 저-저 수준의 판정에 중요한 요인으로 작용한다.

본 실시예에서 확장 메모리10b)에 부가하여 주 CPU(a)와 HDD(26)이 또한 탈착 가능하고 사용자의 요구에 따른 계산 속도 및 메모리 용량을 얻기 위해 대체 될 수 있다.

제3도는 제2도의 핵심부를 도시한 상세도이다. 전원 팩(3)은 환경 데이타로서 전지 상태(잔여 전력, 잔여 동작 시간, 충전 및 방전된 전류 및 전압 , 온도 등)를 버스(27)를 통해 보조 CPU(14)로 전송한다. 특히 전지 전압은 전압 신호 라인(28)을 통해 보조 CPU(14)가 계속 모니터한다. 보조 CPU(14)로 부터의 AC 제어 신호 라인(27)은 AC 어댑터(18)를 전지 팩(3)에 접속하기 위해 가용된다. 더 특정하게는, 온(on)신호가 AC 제어 신호 라인(29)를 따라서 보조 CPU(14)로부터 전송되면, AC 어댑터(18)는 전지 팩(3)에 접속되고, 보조 CPU(14)는AC 어댑터가 존재한다고(ACON) 결정한다. 오프(off) 신호가 AC 제어 신호 라인(29)을 따라 보조 CPU(14)로부터 전송되면, AC 어댑터(18)는 전지 팩(3)으로부터 분리되고, 보조 CPU(14)는 AC 어댑터(14)가 부재한다고(ACOFF) 결정한다.

보조 CPU 전력라인 (30a)의 온/오프 상태는, 전력 신호 라인(30)을 통해 보조 CPU(14)로부터 전송된 신호에 따라, DC/DC 컨버터(19)에 의해 제어된다. 주 CPU 전력라인(31b)의 온/오프 상태는, DC/DC 제어신호라인(31)을 통해 보조 CPU(14)로부터 전송된 신호에 따라, DC/DC 컨버터(19)에 의해 제어된다.

부가하여 시스템 관리 인터럽트 신호(이후로 ＂SMI 신호＂로 지칭)가 SMI 신호라인(32)을 따라서 칩 세트(13)를 통해 보조 CPU(14)로부터 주 CPU(9)까지 전송된다. 보조 CPU(14)는 여러 가지 제어 신호 라인을 따라서 칩 세트(13)에 접속된다. 더 특정하게는, 일시 정지 명령(SUSREQ)이 SUS 제어 신호 라인(33)을 따라서 보조 CPU(4)로부터 칩 세트(13)까지 전송될 수 있다. SYSOFF 신호가 SYSOFF제어신호라인(34)을 따라서 칩 세트(13)를 통해 주 CPU(9)로부터 보조 CPU(14)까지 진행될 수 있다. 주 CPU(9)로부터의 고 레벨(high level) SYSOFF 신호를SYSOFF 제어 신호 라인(34)을 통해 보조 CPU(14)에 의해 수신되면, 보조 CPU(14)는 DC/DC 제어 신호 라인(31)을 따라서 DC/DC 컨버터에 주 CPU 전력 라인(31b)에 대한 오프(OFF) 명령을 발하여 주 CPU(9)가 비활성 상태가 되게 한다. 주 CPU(9)로부터의 저 레벨(low level) SYSOFF 신호가 보조 CPU(14)에 의해 수신되면, 보조 CPU(14)는 DC/DC 제어 신호 라인(31)을 따라서 DC/DC 컨버터(19)에게주 CPU 전력라인(31b)에 대한 온(on) 명령을 발하여 주CPU(9)가 활성 상태가 되게 한다.

제4도는 칩 세트(13)의 내부 배치를 도시한 상세도이다.

칩 세트(13)는, 다양한 시스템 관리 인터럽트 신호(KBC SMI, PM 타이머 SMI, SUSREQ SMI, 보조 CPU SMI, HD 체크 SMI 등)에 대한 비트 데이타가 저장되어 있는 SMI 소스 레지스터 그룹(13A)과 다양한 인터럽트 인에이블링 데이타를 SMI 소스 레지스터 그룹(13A)에 제공하는 인터럽트 인에이블링 신호 그룹(13B)을 포함한다. 고 레벨 신호나 또는 저 레벨 신호에 대한 비트 데이타가 SMI 소스레지스터 그룹(13A) 내의 개별 소스 레지스터(KBC SMI 소스 레지스터(13a), PM 타이머 SMI 소스 레지스터(13b), SUSREQ SMI 소스 레지스터(13c), 보조 CPU SMI 소스 레지스터(13d), 및 HDD 체크 SMI 소스레지스터(13e)내에 저장된다. 고 레벨 신호에 대한 비트 EP이타는 상태가 활성이 되게 하고, 저 레벨 신호에 대한 비트 데이타는 상태가 비활성이 되게 한다. 소스 레지스터(13a 내지 13e)는 논리합 회로(OR 회로) 를 통해 보조 CUP(14)로부터의 SMI 신호 라인(32)에 접속된다. 소스 레지스터(13a 내지 13e) 내의 비트 데이타 또는 SMI 신호에 대한 비트 데이타가 고 레벨 신호일 때, 인터럽트 신호가 주 CPU(9)에 제공된다.

PC본체(1)가 특정 시간 동안 비동작 상태가 있을 때, 타이머 신호가 전송되어, 인터럽트 인에이블링 데이터RK SUSREQ SMI 소스 레지스터(13c)에 제공된다. 노트북 PC가 닫혀져서 비동작 상태에 있을 때, 리드 닫힘 신호(lid-closedsignal)(13g)가 인터럽트 인에이블링 신호를 SUSREQ SMI 소스 레지스터(13c)에게 제공하기 위해 전송된다. 또한 전원 스위치(6)가 동작 상태에서 선정 시간(예로서 2초) 동안 눌려졌울 때 인터럽트 인에이블링 데이타를 SUSREQ SMI 소스 레지스터(13c)로 제공하기 위해 숏온(short on) 신호(13f)가 전송된다.

전지 상태가 변화되면, 전지 상태 변화 레지스터(13i) 내의 데이타 비트가 고레벨 신호에 대해 설정되고, 인터럽트 인에이블링 데이타가 보조 CPU SMI 소스 레지스토(13d)로 제공된다. 보조 CPU(14)가 HD 전력 체크를 종료하면, 나중에 설명하겠지만 HD 전력 체크 레지스터(13j) 내의 데이타 비트가 고 레벨 신호에 대해 설정되고, 인터럽트 인에이블링 데이타가 보조 CPU SMI 소스 레지스터(13d)에 제공된다. 이런 인터럽트 인에이블링 데이타 신호를 하나 이상 수신한 보조 CPU SMI 소스 레지스터(13d) 내에서, 데이타 비트는 고 레벨 신호에 대해 설정되고 주 CPU(9)로 전송된다. 이 시점에서 보조 CPU가 확장 레지스터(15)내에 설정했던 상태가 획득된다. 주 CPU는 확장 레지스터(15) 내의 명령을 설정하며 보조 CPU는 폴링을 통해 명령의 존재를 검지하고 선정된 명령 처리를 실행한다.

주 CPU(9)가 시스템 부트 처리 동안 소정 비율의 잔여 전지 전력을 확인하면, 나중에 설명하겠지만 HD 전력 체크 요구 레지스트(13k) 내의 비트 데이타가 고 레벨 신호로 설정되고 인터럽트 인에이블링 데이타가 HD 체크 SMI 소스 레지스터(13e)로 전송된다. HD(26a)의 회전이 HDD(26)에 의해 정지된 대기 상태로부터 기입과 판독이 수행될 수 있는 아이들 상태로 변환되면, HD 동작 모드 레지스터(131)내의 비트 데이타는 고 레벨 신호로 설정되고 인터럽트 인에이블링 데이타는 HD 체크 SMI 소스 레지스터(13e)로 전송된다. HD 전력 체크 요구 레지스터(13k) 및 HD 동작 모드 레지스터(131)는 논리곱 회로 (AND 회로)에 의해 서로 접속된다. 양 레지스터 내의 비트 데이타가 고 레벨 신호로 설정되고 전송되면, HD 체크 SMI 소스 레지스터(13e) 내의 비트 데이타는 고 레벨 신호로 설정되고 이후 주 CPU(9)로 전송된다. 즉 HD 전력 체크 요구 레지스트(13k) 내의 비트 데이타를 고 레벨 신호로 설정GKSMS 것 이후의 특정 주기 내에서 HD(26a) 에 대해 어떤 엑세스도 없을 때, PC의 상태는 PM 셋업에 따라서 일시 정지 상태로 변환되고, HD(26a)의 회전은 정지되고 PC 상태는 대기 상태로 변환된다. HD(26a)의 엑세스가 발생하면, HD(26a)는 회전하기 시작하고, 상태는 대기 상태로부터 아이들 상태로 변화하며, HD 체크 SMI 소스 레지스트(13e) 내의 비트 데이타는 고 레벨 신호로 설정되어 주 CPU(9)로 전송된다.

제5도는 각각의 SMI신호가 칩 세트(13)로부터 주 CPU(9)로 전송될 때 주 CPU(9)가 수행하는 BIOS SMI 처리를 도시한 흐름도이다.

단계 S501에서 주 CPU(9)의 상태와 시스템 상태는 내장 주 메모리(10) 내에 저장된다. 그후 칩 세트(13)의 SMI 소스 레지스터 그룹(13A)내의 모든 비트 데이타는 비활성 상태(단계 S502)를 설정하기 위해 저 레벨 신호에 리셋된다. 인터럽트 인 에이블링 데이타가 인터럽트 인에이블링 신호 그룹(13B)으로부터 SMI 소스 레지스터 그룹(13A)으로 전송되면, 대응 소스 레지스터(13a 내지 13e)까지의 비트 데이타가 고 레벨 신호(활성 상태)로 변환되고, SMI 신호는 주 CPU(9)로 전송되어 처리가 수행된다.

더 특정하게는, 전지 상태의 변화가 있을 때 또는 HD 전력 체크 요구 실행이 보조 CPU(14)가 수행하는 BIOS I/F 작업(제10a도에서 제 11도)에서 종료될 때, 나중에 설명하겠지만 보조 CPU(14)는 확장 레지스터(15)의 내용 즉 전지 상태의 변화 또는 HD 전력 체크 요구(단계 S503)의 실행 종료를 획득한다. 확장 레지스트(15)의 내용이 HD 전력 체크의 종료인 경우, HD전력 체크 요구 레지스트(13k)의 비트 데이타는 비활성 상태(단계(S504)로 리셋되고 프로그램 제어는 단계 S512로 옮겨간다. 이후 HD 전력 체크 요구 레지스트(13k) 내의 비트 데이타 상태는 나중에 설명하겠지만 비트 데이타가 부트 처리 동안 고 레벨 신호로 변환되기까지는 활성화되지 않으며 따라서 HD 체크 SMI 소스 레지스터 (13e)는 활성화되지 않는다. 환언하면 HD 전력 체크는 부트 처리가 수행된 후에 처음 동작 동안에 단 한번만 수행된다.

확장 레지스터(151)의 내용이 전지 상태의 변화인 경우, AC 제어 신호(29)가 오프 신호인지의 여부와 잔여 전지 전력 비율을 표시하는 전지 수준이 저-저 수준인지의 여부를 결정하기 위해 체크가 수행된다(단계S505). 이 실시예에서 전지 레벨은 잔여 전지 전력에 상응하는 5단계에 따라서 분류된다 : 고(高) 레벨, 상-중(上中) 레벨, 저-중(低中) 레벨, 저(低 ) 레벨, 및 저-저(低低) 레벨. 고 레벨, 상-중 레벨, 저-중 레벨, 및 저 레벨에 대한 판별 기준치(Y)는 고정 기준치로 정해지는 반면, 저-저 레벨에 대한 판별 기준치(Y)는 가변 기준치(y)(후에 설명하겠지만 제13도의 전지 잔여 전력 검지 작업 동안 계산됨)로 정의된다. 단계 S505에서의 결과가 긍정이면(예), 프로그램 제어는 단계 S507로 옮겨가는데, 이 단계에서 후에 설명할 OV 일시 정지 처리가 수행된다. 단계 S505에서의 결과가 부정이면(아니로), PM 셋업이 관리하는 전지의 상태는 갱신되고(단계 S506) 프로그램 제어는 단계 S512로 진행한다.

보조 CUP(14)가 숏온(short-on)이 전원 스위치(6)에 대해 수행된 것을 감지한 경우, 및 LCD(7)이 닫혀져서 특정 시간 동안 열리지 않는 경우, SUSREQ SMI 소스레지스터(13c) 내의 비트 데이타는 고 레벨 신호로 설정되고(활성 상태), 단계 S507에서의 OV 일시 정지 처리와 다음 단계가 수행된다.

단계 S507에서 내장 주 메모리(10) 내의 데이타가 HD(26a)로 전송되고, OV 일시 정지 처리일 때에도 그 내에서 데이타가 콤팩트 전지(11)에 의해 유지되는 RTC(12)의 부트 데이타 영역 내에 위치한 OV 일시 정지 플래그 FSUS가 1 로 설정된다.(단계 S508). 일시 정지 처리가 종결되면, OV 일시 정지 플래그 FSUS가 1 로 설정된다. 재개 처리가 종결되면, OV 일시 정지 플래그 FSUS가 0으로 리셋된다. 프로그램 제어는 이후단계 S509로 진행되고, 여기서 SYSOFF 신호는 저 레벨 신호로 설정된다. BIOS SMI 처리는 이후 종결된다. 이 처리를 통해 보조 CUP(14)는 DC/DC 컨버터(19)를 지나 DC/DC 제어 신호 라인(31)을 따라서 주 CPU 전력 라인(31b)을 활성화하여, 본 실시예에서의 노트북 PC의 시스템 제어를 수행한다.

HD 전력 체크 요구 레지스터(13k) 내의 비트 데이타가 고 레벨 신호(활동 상태)로 설정된 후 HD(26a)동작 모드가 HDC(하드 디스크 제어기 : 도시안됨)로 부터의 명령에 의해 대기 상태에서 아이들 상태로 변화되고 HD 동작 모드 레지스터(131) 내의 비트 데이타가 고 레벨 신호로 설정되면, HD 체크 SMI 소스 레지스터(13e)내의 비트 데이타는 고 레벨 신호(활성 상태)로 설정된다. 단계 S510에서, HD 전력 체크 요구는 이하 설명될 BIOS I/F 작업 내의 HD 전력 체크 활성화하기 위해 보조 CPU(14)로 전송되고 프로그램 제어는 단계 S512로 진행한다.

KBC SMI 소스 레지스터(13a) 및 PM 타이머 SMI 소스 레지스터(13b)내의 비트 데이타가 고 레벨 신호 (활성화상태)로 설정되면, 공지된 전력 관리 처리가 수행되고(단계 S511), 프로그램 제어는 단계 S512로 진행한다.

단계 S512에서는, 단계 S501에서 저장된 주 CPU(9) 및 시스템의 상태가 다시 내장 주 메모리(110) 내에 저장되고 검색되어, SMI 처리가 종결된다. 이후 SMI처리 수행 동안 정지된 처리가 재개된다.

주 CPU(9)가 수행하는 시스템 부트 처리가 이제 자세히 설명될 것이다.

제6도는 시스템 부트 처리를 도시한 흐름도이다. 전력이 주 CPU(9)에 공급되지 않는 동안, 보조 CPU(14)가 전력 스위치(6)의 눌림을 감지하면, 전력이 DC/DC 제어 신호 라인(31)을 따라서 주 CPU(9)로 제공된다. 이후, 주 CPU(9)는 BIOS ROM(8)로부터 시스템 부트 처리에 대한 프로그램을 판독하고 이를 실행한다.

우선, 단계 S1에서 POST(Power On Self Test) 처리가 주 CPU(9)와 PC 본체 (1)로부터 분리될 수 없는 제1 소자 그룹에 대해 수행된다. 환언하면 주 CPU(9)에 대한 초기화 테스트, LED(5)에 대한 디스플레이 테스트, 고정 메모리(16a)에 대한 기입 및 판독 테스트, 및 FDD(24)에 대한 초기화 테스트가 수행된다. 이후, 단계 S2 에서 SMI 신호에 의해 개시된 인터럽트가 디스에이블 된다. 단계 S3에서 확장 메모리(10b)의 메모리 크기가 조사되고 내장 주 메모리(10)의 전체 메모리 크기(a)가 확장 레지스터(15)를 통해 보조 CPU(14)로 보고된다(단계 S4). 일시 정지 처리에 대해 요구되는 시간은 처리 속도 및 주 CPU(9)의 동작 클럭 또는 HD(26a)의 회전 속력과 관련된다. 그러나 관련 배경 기술에서 설명하였듯이, 메모리 크기 a는 처리 시간에 큰 영향을 미치며, 후에 설명하겠지만 잔여 전지 전력 검지 작업 처리 동안 이용되어 저-저 레벨의 판별 기준치가 될 가변 기준치 v를 결정하는 데 사용된다. )

이에 따라 단계 S5에서, 주 CPU(9)는 확장 레지스터(15)를 통해 보조 CPU(14) 로부터 전지 팩(3)의 전지 상태를 획득한다. 단계 S6에서, 전지 상태를 정해주기 위한 결정 요소 중 하나인 잔여 전지 용량을 표시하는 전지 레벨이 저-저 레벨인지의 여부를 결정하기 위해 체크가 수행된다. 결과가 긍정이면(예), 시스템 부트 처리 실행 동안 전지 용량이 감소되고 주 CPU(9)에 대한 전력 공급이 중지되기 때문에, 프로그램 제어는 단계 S7로 이동한다. 단계 S7에서, 전력 다운 명령이 확장된 레지스터(15)를 통해 보조 CPU(14)로 전송된다. 이 처리는 이후 종결된다.

단계 S6에서의 결정이 부정이면(아니오), 즉 전지 레벨 상태가 시스템 부트 처리가 수행될 수 있는 정도이면, RTC(12) 내에서 백업으로 저장된 부트 데이타와 셋업 데이타가 획득된다(단계 S8). 전술한 바와 같이, 부트 데이타는 OV 일시 정지 처리가 종결되었을 때 ＂1＂로 설정된 OV 일시 정지 플래그 FSUS를 포함한다. 더 상세하게는, OV 일시 정지 플래그 FSUS 1 로 설정되면, 현재 부트 처리는 OV 일시 정지 상태로부터 복귀하기 위해 수행되는 재개 초리가 된다. OV 일시 정지 플래그 FSUS가 0 으로 리셋되면, 현재 부트 처리는 정규 부트 처리가 된다. 셋업 데이타는 FDD(24) 및 HDD(26)의 유형과 이들의 접속 데이타, FDD(24)의 저장 용량과 같은 시스템 배치에 대한 데이타 및 칩 세트(13)에 접속된 다양한 입출력부의 전력 관리 셋업을 포함한다.

단계 S9에서, 셋업 데이타에 따라서, POST 처리는 주 CPU(9)를 제외하고 탈착 가능한 제2 소자 그룹, 즉 확장 메모리(10b) 및 HDD(26)에 대해서 실행된다. LCD(7)의 백라이트(20)에 전력을 공급하는 것은 칩 세트(13)를 통해 시작된다(단계 S10).

단계 S11에서, OV 일시 정지 플래그가 1 로 설정되었는지의 여부를 결정키위해 체크가 수행된다. 결과가 긍정일 때(예), 현재 부트 처리는 OV 일시 정지로부터 복귀하기 위해 수행되는 재개 처리가 된다. 일시 정지가 수행되기 바로 전에 HD(26a)에 저장된 데이타는 내장 주 메모리(10)로 전송되어 저장된다(단계 S12). OV 일시 정지로부터 복귀하는 재개 처리는 이후 종결된다.

단계 S11에서의 결과가 부정이면(아니오), 단계 S1 또는 S9에서의 POST 처리가 성공적으로 수행되었는지의 여부를 결정하기 위해, 단계 S13에서 체크가 수행된다. 결과가 부정이면(아니오), 즉 POST 처리에서 에러가 발생했다면, 사용자가 셋업을 재시작하도록 하기 위해 셋업 메뉴가 LCD(7) 상에 디스플레이된다(단계 S14). 프로그램 제어는 이후 단계 S1로 복귀하고 상기 처리가 반복된다.

단계 S13에서의 결과가 긍정이면(예), 즉 정규 부트 처리가 실행될 수 있으면, 전지 레벨이 저 레벨 보다 높은지의 여부를 결정하기 위해 체크가 수행된다(단계 S15). 그 결과가 부정이면(아니오), 프로그램 제어는 단계 S17로 진행한다. 단계 S15에서의 결정이 긍정이면(예), 즉 소정 양의 잔여 전지 용량이 확인되면, HD 전력 체크 요구 레지스터(13k) 내의 비트 데이타는 그 상태를 활성으로 하기 위해 고 레벨 신호로 설정된다(단계 S16). 이후 HD 체크 SMI 소스레지스터(13e) 내의 비트 데이타는 그 상태를 활성으로 하기 위해 고 레벨 신호로 설정되고, SMI 신호는 주 CPU(9)로 전송된다(단계 S17). BIOS에 의한 시스템 부트 처리는 이후 종결된다. 이에 따라 OS(운영 시스템)에 의한 부트 처리가 수행되는데 이에 대한 설명을 여기서 하지는 않는다.

전원과 관련되고 보조 CPU(14)에 의해 실행되는 다양한 제어 처리가 자세히 설명된다.

제7도는 보조 CPU(14)가 수행하는 모든 제어 처리를 도시한 흐름도이다.

예를 들어 전원 팩(3)이 PC 본체(1)에 로드되면, 선정시간(예로 50msec) 동안 전력은 DC/DC 컨버터(19)를 통해 보조 CPU 전력라인(30a)을 따라서 보조 CPU(14)로 무조건적으로 제공한다. 단계 S21에서, 보조 CPU(14)는 초기화되고, 전지 전압(V)이 8V보다 큰 지의 여부를 결정하기 위해 체크가 수행된다(단계 S22).결과가 부정이면(아니오), 즉 전지 전압(V)이 8V 이하이면, 보조 CPU(14)가 연속적으로 동작하는 경우, 전지 팩(3)이 과잉 방전되고 그 수명이 단축될 것으로 판정된다. 따라서 전력 신호 라인(30)은비활성이 되고 DC/DC 컨버터(19)로부터 보조 CPU 전력라인(30a)으로의 전력 공급은 중지된다(단계 S23). 모든 로드가 전원으로부터 제거된다.

단계 S22에서의 결과가 긍정이면(예), 전력은 DC/DC 컨버터(19)를 통해 보조 CPU 전력라인(30a)을 따라 보조 CPU(14)로 제공된다.(단계 S24). 보조 CPU(14)는 UITRON에 일치된 실시간 OS 를 초기화하고 시작한다(단계 S25). 그후, 주 작업 처리가 수행된다(단계 S26).

표 1에 나타난 바와 같이, 보조 CPU(14)는 네개의 동작 상태를 갖는데, 이들은 AC 어댑터(18)의 존재 또는 부재 및 SYSOFF 제어 신호라인(34)을 따른 SYSOFF 신호의 상태에 따라서 결정된다. 수행해야 할 작업은 동작 상태에 따라서 가변한다.

[표 1]

주 작업은 네 개의 동작 상태 중의 선택 및 주 작업의 기능인 종속 작업의 시작 및 종결에 따라서 모든 상태에 대해 공통적으로 수행된다.

더 상세하게는, 상기 경우 (1)에 대해서, AC 어댑터(18)가 부재하므로 전지 팩(3)이 로드되지 않을 것으로 가정되고, 동작 상태는 OV 일시 정지 상태가 된다. 이 시점에서 전력 스위치(6)의 눌림과 그 눌림 지속 정도를 결정하기 위해 스위치 검지 작업만이 수행된다(단계 S27). 프로그램 제어는 이후 단계 S26으로 복귀된다.

경우 (2)에 대해, 어댑터(18)가 존재하므로 전지 팩(3)이 로드된 것으로 판정되고, 동작 상태는 OV 일시 정지 상태가 된다. 이 시점에서, 전지 팩(3)의 잔여 전지 전력이 검지되어, 전지 팩(3)의 충전에 필요한 만큼 제공되거나 AC 어댑터(18)의 존재 또는 부재 및 잔여 전지 전력이 소 LCD(4) 위에 디스플레이될 수 있도록 하는 것이 필요하다. 따라서, 스위치 검지 작업(단계 S28), 잔여 전지 전력 검지 작업(단계 S29), 충전 작업(단계 S30) 및 소형 LED 디스플레이 작업(단계 S31)이 적합하게 수행되고, 프로그램 제어는 이후 단계 S26으로 회귀한다. AC어댑터(18)의 제어 및 전지 팩(3)의 제어가 충전 작업이 포함되는 동시에 충전이 수행되도록 하기 위해 충전 작업이 제어된다.

경우(3)에 대해, AC 어댑터(18)가 부재하므로 전지 팩(3)이 로드되지 않은 것으로 가정되고, 활동 상태에서 전력이 시스템의 주 CPU(9)로 제공된다. 스위치 검지 작업이 수행된 후(단계 S32), BIOS와 관련된 데이타를 주 CPU(9)와 교환하기 위해 BIOS I/F 작업이 수행된다(단계 S33). 이후, 잔여 전지 전력 검지 작업(단계 S34) 및 소형 LCD 디스플레이 작업(단계 S35)이 필요에 따라 수행되고, 프로그램 제어는 단계 S26으로 회귀한다.

경우(4)에 대해, AC 어댑터(18)가 존재하므로, 전지 팩(3)이 로드된 것으로 판정된다. 부가하여 전력이 시스템 쪽의 주 CPU(9)로 제공된다. 이 경우, 스위치 검지 작업(단계 S36), BIOS I/F 작업(단계 S37), 잔여 전지 전력 검지 작업(단계 S38), 충전 작업(단계 S39) 및 소형 LED 디스플레이 작업(단계 S40)이 적절히 수행되고, 프로그램 제어는 단계 S26으로 복귀한다.

주 작업 기능이 더 자세히 설명된다.

제8도와 제9도는 주 작업 제어 처리를 도시한 흐름도이다. 보조 CPU(14)는 그 내부 상태를 유지하기 위해 네개의 동작 상태 중 하나에 있게 된다.

제8도의 단계 S51에서, SYSOFF 신호가 저 레벨 신호인지의 여부를 결정하기 위해 검사가 수행된다. 결과가 부정이면(아니오), 즉 SYSOFF 신호가 고 레벨 신호이면, AC 어댑터(18)가 존재하는지의 여부를 결정하기 위해 체크가 수행된다(단계 S52). 결과가 부정이면 (아니오), 즉 SYSOFF 신호가 고 레벨 신호이고 AC 어댑터(18)가 부재이면, 다시 말해 신호 상태가 ACOFF & SYSOFF[고]일 때, 보조 CPU(14)의 현재 내부 상태가 ACOFF & SYSOFF[고]인지의 여부를 결정하기 위해 체크가 수행된다(단계 S53). 결과가 긍정이면(예), 즉 입력 신호와 보조 CPU(14)의 내부 상태가 정합되면, 전원 스위치(6)를 누름과 누름 지속 시간이 스위치 검지 작업에 의해 검지되었는지의 여부를 결정하기 위해 체크가 수행된다(단계 S54). 선정된 시간 내에 전원 스위치(16) 누름이 검지되지 않으면, 프로그램 제어는 단계 S84로 이동한다. 선정된 시간 주기 동안 누름이 검지되면, DC/DC 제어 신호 라인(31)은 주 CPU(9)로 전력 공급을 시작하기 위해 DC/DC 컨버터(19)에 의해 활성화 된다(단계 S551). 프로그램 제어는 이후 단계 S84로 진행한다.

단계 S53에서의 결과가 부정이면(아니오), 즉 입력 신호와 보조 CPU(14)의 내부 상태가 다르다면, 다시 말해 내 부 상태의 변화가 있으면, 현재 수행되는 주 작업을 제외한 모든 작업의 실행이 중지된다(단계 S56). 입력 신호에 적합한 작업 즉 ACOFF & SYSOFF[고] 신호 상태에 적합한 작업-특정하게 이 경우에 스위치 검지 작업-이 시작된다(단계 S57). 보조 CPU(14)의 내부 상태는 ACOFF & SYSOFF[고]로 설정되고(단계 S58), DC/DC 제어 신호라인(31)은 주 CPU(9)로의 전력 공급을 끊기 위해 DC/DC 컨버터(19)에 의해 비활성 상태로 된다(단계 S59). 프로그램 제어는 이후 단계 S84로 옮겨간다.

단계 S52에서의 결과가 긍정이면(예), 즉 신호 상태가 ACON 및 SYSOFF(고)이면, 보조 CPU(14)의 현재 내부 상태가 ACON 및 SYSOFF(고)인지의 여부를 판정하기 위해 체크가 수행된다(단계 S60). 결과가 긍정이면(예), 즉 입력 신호와 보조 CPU(14)의 내부 상태가 정합되면, 전원 스위치(6)의 누름이 스위치 검지 작업에 의해 검지되었는지의 여부를 결정하기 위해 체크가 수행된다(단계 S61). 선정된 시간 주기 동안 어떤 누름도 검지되지 않으면, 프로그램 제어는 단계 S84로 이동한다. 선정된 시간 주기 내에 누름이 감지되면, DC/DC 제어 신호 라인(31)은 주 CPU(9)로 전력 공급을 시작하기 위해 DC/DC 컨버터(19)에 의해 활성화된다(단계 S62). 프로그램 제어는 이후 단계 S84로 이동한다.

단계 S60에서의 결과가 부정이면(아니오), 즉 입력 신호와 보조 CPU(14)의 내부 상태가 다르면, 다시 말해 내부 변화가 있으면, 현재 실행되는 주 작업을 제외한 모든 작업이 중지된다(단계 S63). 그리고 입력 신호에 적합한 작업, 즉 제7도의 단계 S28 내지 단계 S31의 처리가 적절히 시작된다(단계 S64). 보조 CPU(14)의 내부 상태는 ACON & SYSOFF[고]로 설정되고 DC/DC 제어 신호 라인(31)은 주 CPU(9)로의 전력 공급을 중단시키기 위해 DC/DC 컨버터(19)에 의해 비활성화된다(단계 S66). 프로그램제어는 이후 단계 S84로 잔행된다.

단계 S51에서의 결과가 긍정이면(예), 즉 SYSOFF 신호가 저 레벨 신호이면, 프로그램 제어는 제9도에서 단계 S67로 진행된다. AC 어댑터(18)가 존재하는지의 여부를 결정하기 위해 체크가 수행된다. 결과가 부정이면(아니오), 즉 SYSOFF 신호가저 레벨 신호이고 AC 어댑터(18)가 부재이면, 다시 말해 상태가 ACOFF & SYSOFF[저]이면, 보조 CPU(14)의 현재 내부 상태가 ACOFF & SYSOFF[저]인지의 여부를 결정하기 위해 수행된다(단계 S68). 결과가 긍정이면(예), 즉 입력 신호와 보조 (14)의 내부 상태가 정합되면, 전력 스위치(6) 누름이 스위치 검지 작업에 의해 검지되었는지의 여부를 결정하기 위해 체크가 수행된다(단계 S69). 전력 스위치(6)의 누름이 검지되지 않으면, 프로그램 제어는 단계 S84로 이동한다. 스위치 누름이 검지되면, 누름 지속 시간이 선정된 시간을 초과했는지의 여부, 즉 누름이 숏온(예로 2초 또는 더 짧음)인지의 여부를 결정하기 위해 체크가 수행된다(단계 S70). 결과가 부정이면(아니오), 즉 누름이 길면(2초 이상), DC/DC 제어 신호 라인(31)은 주 CPU(9)로의 전력 공급을 중지하기 위해 DC/DC 컨버터(19)에 의해 비활성화 된다(단계 S71). 프로그램 제어는 이후 단계 S84로 진행된다.

S70에서의 결과가 긍정이면(예), 사용자가 일시적으로 작업을 멈추고 일시 정지 처리를 수행하기 위해 작업을 재개하는 것으로 가정된다. SUSREQ 신호는 칩 세트(13) 내의 SUSREQ SMI 소스 레지스터(13c)로부터 주 CPU(9)(단계 S72)로 전송된다. 프로그램 제어는 단계 S84(제8도)로 진행한다.

단계 S68에서의 결과가 부정이면(아니오), 즉 입력 신호와 보조 CPU(14)의 내부 상태가 다르면, 현재 실행되는 주 작업 이외의 모든 작업이 중지되고(단계 S73), ACOFF & SYSOFF[저]에 적합한 제7도의 단계 S32 내지 S35의 작업이 적절히 시작된다(단계 S74). 보조 CPU(14)의 내부 상태는 ACOFF & SYSOFF[저]로 설정된다 (단계 S75).

단계 S67에서의 결과가 긍정이면(예), 즉 신호 상태가 ACON & SYSOFF[저]일 때 보조 CPU(14)의 현재 내부 상태가 ACON & SYSOFF[저]인지의 여부를 결정하기 위해 체크가 수행된다(단계 S76). 결과가 긍정이면(예), 즉 입력 신호와 보조 CPU(14)의 내부상태가 정합될 때 전력 스위치(6)의누름이 스위치 검지 작업에 의해 검지되었는지의 여부를 결정하기 위해 체크가 수행된다(단계 S77). 스위치 누름이 검지되지 않으면, 프로그램 제어는 단계 S84로 진행한다. 스위치 누름이 검지되면, 누름이 숏온(예로 2초 또는 더 짧음)인지의 여부를 결정하기 위해 체크가 수행된다 (단계S78). 결과가 부정이면(아니오), 즉 누름이 길면(2초 보다 긴 상태), DC/DC 컨버터 제어 신호 라인(31)은 주 CPU로 전력 공급을 시작하기 위해 DC/DC 컨버터(19)에 의해 활성화된다(단계 S79). 프로그램 제어는 이후 단계 S84로 진행한다.

단계 S76에서의 결과가 부정이면(아니오), 현재 수행되는 주 작업을 제외한 모든 작업의 실행이 중지되고(단계 S81), ACON& SYSOFF[고]에 적합한 작업-특정하게는 제7도의 단계 S36 내지 S40의 처리가 적합하게 시작된다(단계 S82). 보조 CPU(14)의 내부 상태는 ACON& SYSOFF[저]로 설정되다(단계 S83). 프로그램 제어는 이후 단계 S84로 잔행한다.

단계 S78에서의 결과가 긍정이면(예), SUSREQ 신호는 칩 세트(3) 내의 SUSREQ SMI 소스 레지스터(13c)로부터 주 CPU(단계 S80)으로 전송된다. 프로그램 제어는 이후 단계 S84로 진행한다.

단계 S84(제8도)에서 작업 제어는 10msec 대기 동안 실시간 OS에 의해 수행되고 자원(Resource) 사용 권한은 다른 작업으로 이양된다. 주 작업은 이후 종결된다.

제10a도 내지 제11도까지는 BIOS I/F 작업의 제어 처리를 도시한 흐름도이다. 통상적으로, BIOS I/F 작업 실행 동안, 주 CPU(9)로 통보된 전지 팩(3)의 전지레벨 및 AC 어댑터(18)의 존재 또는 부재에 대한 최신 데이타가 미리 보존된다.

단계 S91에서, 전지 상태는 AC 어댑터(18)의 존재 또는 부재 및 전지 레벨에 따라 갱신된다. 단계 S92에서 명령 수신 여부를 결정하기 위해 체크가 수행된다. 명령이 수신되고 그 명령이 전력 끔 명령이었을 때 (제6도의 단계 S7에서 전력 끔 명령이 보조 CPU(14)로 전송되면), DC/DC 제어 신호 라인(31)은 주 CPU(9)로의 전력 공급을 중지시키기 위해 DC/DC 컨버터(19)에 의해 비활성화된다(단계 S43). 프로그램 제어는 이후 단계 S114로 진행한다.

보조 CPU에 수신된 명령이 메모리 크기 인지(認知) 명령이면, 보조 CPU(14)는 주 CPU(9)에 메모리 크기 인지 명령을 수신했다는 접수 확인을 보낸다. 그리고 메모리 크기 a는 확장 레지스터(15) 내에 저장된다(단계 S94). 프로그램 제어는 이후 단계 S114로 진행한다.

보조 CPU(14)에 의해 수신된 명령이 전지 상태 명령이면, 단계 S91에서 갱신된 전지 상태는 확장 레지스터(15) 내에 설정되고(단계 S95),그 효과는 주 CPU(9)(BIOS)로 보고된다(단계 S96). 이후 10msec 대기 처리가 실행된다(단계 S97). 이를 따라서 주 CPU(9)가 전지 상태를 얻었는지와 확장 레지스터(15)가 다시 비었는지의 여부를 결정하기 위해 체크가 수행된다(단계 S98). 결과가 긍정이면(예), 잔여 전지 전력 비율(%)은 확장된 레제스터(15) 내에 설정되고(단계 S99), 프로그램 제어는 단계 S114로 진행한다.

보조 CUP(14)가 수신한 명령이 HD 전력 체크 요구이면, 단계 S91에서 갱신된 전지 레벨이 저-저 전지 레벨보다 높은지의 여부를 결정하기 위해 체크가 수행된다(단계 S100). 상기 설명한 대로 제6도의 시스템 부트 처리가 종료된 후 HDD가 처음 액세스되었을 때, 트리거의 역할을 하도록 칩 세트(13)로부터 전송된 SMI 신호에 응답하여, 주 CPU(9)가 HD 전력 체크 요구를 전송한다. 단계 S100에서의 결정이 부정이면(아니오), 프로그램 제어는 단계 S114로 아동한다. 결정이 긍정이면(예), AC 제어 신호 라인(29)은 활성화되고 노트북 PC에 대한 전력 공급은 전지 팩(3)이 하도록 강제 변화된다(단계 S101). 10초 동안 전지 상태를 측정하는 룹 계수기(100msec 내에 100룹)가 초기화된다(단계 S102). 100msec의 대기 후에(단계 S103), 방전된 전류값 An(50msec 시간 동안 갱신됨)과 최대 전류값 Ap가 검지된다(단계 S104). 단계 S105에서, 룹 계수기가 갖는 값이 0 인지의 여부를 결정하기 위해 체크가 수행된다. 결정이 부정이면(아니오), 단계 S103 내지 단계 S105의 처리가 반복된다. 이후 10초동안 100번 측정된 방전 전류값 An의 평균 전류값 An이 계산된다(단계 S106). 전력 레벨 선택표가 조사되고 전력 특성 β가 판독된다(단계 S107).

제12도에 도시한 것처럼 전력 레벨 선택표에서 전력 레벨은 (레벨 1,...레벨 5) 평균 전류값 Am(0.2A, 0.4A, 0.6A, 0.8A 및 1.0A)과 최대 전류값 Ap(0.2A, 0.4A및 0.6A)에 따라 설정된다. 전력특성 β는 전력 레벨 선택표를 조사하여 판독 되거나 내삽으로 계산된다. 단계 S108에서, AC 제어 신호 라인(29)은 비활성화되고 전력 공급은 전력 스위치(6) 쪽으로 스위치된다. HD 전력 체크 종료가 확장 레지스터(15) 내에 설정된다(단계 S109). 이 상태는 SMI 신호에 의해 주 CPU(9)에 보고된다(단계 S110). 그리고 프로그램 제어는 단계 S114로 진행한다.

단계 S92에서의 결과가 부정이면(아니오), 즉 명령이 수신되지 않으면, 전지 상태가 변화했는지의 여부를 결정하기 위해 체크가 수행된다(단계 S111). 결과가 부정이면(아니오), 프로그램 제어는 단계 S114로 진행한다. 결정이 긍정이면(예), 가장 최근의 전지 상태가 확장 레지스터(15) 내에 설정된다(단계 S112). 이 상태는 SMI신호에 의해 주 CPU(9)에 보고되고(단계 S113), 프로그램 제어는 단계 S114로 진행한다.

단계 S114에서 작업 제어는 50msec 대기 동안 실시간 OS가 수행하고 자원(resource) 사용 권한은 다른 작업으로 이양된다. BIOS I/F 작업은 이후 종결된다.

제13도는 잔여 전지 전력을 검지하는 작업 처리를 도시한 흐름도이다.

단계 S121에서, 전지 팩(3)이 P(몸체(1)) 내에 로드되었는지의 여부를 결정하기 위해 체크가 수행된다. 결과가 부정이면(아니오), 프로그램 제어는 단계 S129로 진행한다. 결과가 긍정이면(예), 저-저 레벨의 판별 기준치가 되는 가변기준치 V를 판독하기 위해 가변기준치 선택표가 조사된다.

제14도에 도시한 가변 기준치 선택표에서 잔여 전지 전력 비율은 내장 주 메모리(10)의 메모리 크기 a(MB)(8, 16, 32 및 40)와 전력 특성 β(레벨 1,... 레벨5)에 따라 설정된다. 가변 기준치 v는 가변 기준치 선택표를 검색하여 판독되거나 내삽법으로 계산된다. 더 특정하게는 저-저 레벨을 제외하고 고 레벨, 상중 레벨등등에 대한 판별 기준치는 고정값이 된다. 전지 잔여 전력이 크게 낮은 저-저 레벨에 대한 판별 기준치도 고정값인 경우, 사용되는 모드 때문에 전지 동작 시간이 크게 감축되므로 사용자가 사용하기에 불편해진다. 따라서, 본 실시예에서 저-저 레벨에 대한 판별 기준치는 전력 특성 β에 따라 결정되는데, 이 판별 기준치는 전지 동작 시간과 전지 사용 수명을 연장시키기 위해 저-저 레벨보다 높은 전지 레벨에서 소비된 전류 및 메모리 크기 a로부터 계산된다.

메모리 크기 a는 8MB로 설정되고, 전력특성 β는 보조 CPU(14)의 초기화시 레벨 2로 설정된다. 이런 초기값은 HD 전력 체크 요구와 관련된 상기 설명한 BIOS I/F 작업(제 10a도에서 제11도)이 수행되기 전에 사용된다.

단계 S123에서, 전지 레벨 결정표(TBL)는 가변 기준치 V에 따라서 재구축된다.

단계 S124에서, 보조 CPU(14)는 버스(27)을 통해 전지 팩(3)의 잔여 전지 전력의 현행 비율 X와 현재 방전된 전류값 An을 획득하고, 이 갱신된 값을 RAM(도시 안됨) 내에 저장한다. 방전된 전류값 An은 HD 전력 체크 요구를 수신하면, 수행되는 제10a도 및 제10b도의 BIOS I/F 작업 처리에서 사용된다.

단계 S125에서, 전지 레벨이 저-저 레벨인지의 여부를 결정하기 위해 체크가 수행된다. 결과가 긍정이면, 프로그램 제어는 단계 S129로 진행한다. 결과가 부정이면(아니오), 판별 기준치 Y를 계산하기 위해 전지 레벨 판별표(TBL)가 검색된다(단계 S126).

단계 S127에서, 잔여 전지 전력 비율 X가 판별 기준치 Y와 비교된다. 잔여 전지 전력 비율 X가 판별 기준치 Y보다 클 때, 프로그램 제어느 단계 S128로 진행한다. 잔여 전지 전력 비율 X가 판별 기준치 Y보다 작을 때 잔여 전지 전력이 낮고 전지 레벨이 한 단계 감소된 것으로 가정된다. 프로그램 제어는 이후 단계 S129로 진행된다.

단계 S129에서, 작업 제어는 50msec 대기 동안 실시간 OS에 의해 수행되고자원 사용 권한은 다른 작업으로 이양된다. 전지 잔여 전력 검지 작업은 이후 종결된다.

본 실시예에서, 내장 주 메모리(10) 내에 저장된 데이타가 HDD(26)을 통해 HD(26a)로 전송되는 경우에 대해서 설명을 하였다. 본 발명은 HD 및 HDD에 제한 되지 않으며, 전력이 공급되지 않는 상태에서도 저장된 데이타를 유지할 수 있는 어떠한 장치라도 사용될 수 있다. 예를 들어 내장 메모리(10) 내의 데이타가 FDD(24)를 통해 FD로 전송될 수 있다. 데이타가 기입을 위한 광자기 디스크 및 콤팩트 디스크가 동일한 방식으로 사용될 수 있다.

또한, 이 실시예에서 일시 정지 처리에 요구되는 시간은 내장 주 메모리(10)의 메모리 크기에 따라서 결정된다. 일시 정지 처리에 요구되는 시간은 주 CPU(9)의 계산 속력 및 HD(26a)의 디스크 회전 속력 중 하나 또는 둘 모두에 따라서 더정확히 예측할 수 있다.

부가하여, 이 실시예에서 보조 CPU(14)는 주 CPU(19) 상의 부하를 감소시키기 위해 전력 공급과 관련되어서 시스템을 제어한다. 그러나, 충분히 빠른 처리 속도를 지닌 주CPU(9)가 사용될 때, 주 CPU(9)는 보조 CPU(14)를 대체하여 보조 CUP(14)가 수행하는 전력 특성 결정 처리와 같은 제어들 중 하나 또는 모두를 수행할 수 있다.

본 실시예의 노트북 PC에 대한 재개 처리에서, HD(26a)의 내용은 순서대로 내장 주 메모리(10)로 단순히 전송되어 저장된다. 제16a도에서 도시한 바와 같이 처리 속력을 증가시키기 위해, 내장 주 메모리(10)의 고정 메모리(10a)가 표준 메모리 영역(51) 및 확장 메모리 영역(52)으로 분활되며, 제16b도에 도시한 것처럼 일시 정지 및 재개 처리를 수행하기 위해 확장된 메모리 영역(52)에 페이지 프레임이 할당될 수 있다.

더 특정하게는 제16a도는 내장 주 메모리(10) 내의 메모리 영역을 도시한 메모리 지도이다. 제16a도에 도시한 것처럼, 고정 메모리(10a)는 가상 8086 모드(인텔코포레이션 제조한 80386 프로세서) 내에서 액세스될 수 있는 표준 메모리 영역(51)과 EMS(54)(확장 메모리 시스템)을 사용할 수 있도록 하기 위해 가상 8086 모드 내에서 액세스될 수 없는 확장 메모리 영역(52)(예를 들어 7MB의 메모리 크기)으로 분할된다. 이때 EMS는 EMM(확장 메모리 관리자)이 분할하고 관리한다. 또한, 제1 내지 제4 메모리 블록(53a 내지 53d)(예를 들어 6KB의 메모리 크기)이 확장 메모리 영역(52)의 공간 내에 제공된다.

EMS(54)는 제1 내지 제4 페이지 프레임(54a 내지 54d)에 의해 구성되는데, 그 각각의 프레임은 제16b도에 도시한 것처럼 예를 들어 16KB의 메모리 크기를 갖는다. 제1 내지 제4 페이지 프레임(54a 내지 54d)은 제1 내지 제4 메모리 블록(53a 내지 53d)에 할당된다. 제1 내지 제4 페이지 프레임(53 내지 53d)은 제1 내지 제4 메모리 블록(54a 내지 54d)에 상대적인 데이타 입력 및 출력을 수행하기 위해 사용된다.

제17도는 일시 정지에 대한 제어 처리를 도시한 흐름도이다. 이 프로그램은 SUSREQ SMI 신호가 SUSREQ SMI 소스 레지스터(13c)로부터 주 CPU(9)로 전송될 때 실행된다.

단계 S131에서, 주 CPU(9)는 제1 내지 제4 페이지 프레임(54a 내지 54d)에 할당된 제1 내지 제4 메모리 블록(53a 내지 53d)의 물리적 주소를 얻기 위해 EMM에게 문의한다. 이후 제1 내지 제4 메모리 블록(53a 내지 53d)의 물리적 주소가 HD(26a)상에 환경 데이타로 저장된다(단계 S132). 표준 일시 정지 처리가 수행되고(단계 S133) 제어는 이후 종결된다.

제18도는 재개 처리를 도시한 흐름도이다. 이 프로그램은 OV 일시 정지 플래그가 1로 설정되었을 때 실행된다.

단계 S141에서 , 표준 메모리 영역(51)의 본래 내용이 HD(26a)로부터 판독되고 검색되며 표준 메모리 영역(51) 내에 저장된다. 단계 S142에서, 일시 정지 처리를 통해 HDD(26a)에 저장된 환경 데이타에 따라, 제1 내지 제4 페이지 프레임(53a 내지 54d)에 할당된 제1 내지 제4 메모리 블록(53a 내지 53d)의 물리적 주소가 판독된다. 이후 단계 S143에서, HD(26a)에 저장된 제1 내지 제4 페이지 프레임(54a 내지 54d)에 대응하는 메모리 내용이 제1 내지 제4 메모리 블록(53a 내지 53d)에서 검색된다. 단계 S144에서 표준 재개 처리가 수행되고 제어는 이후 종결된다.

이런 방식으로 일시 정지 상태에서 수행된 처리가 재개 처리 동안 지속될 수 있다. 처리 계속으로 인해 상태가 아이들 상태로 변환되는 경우 또는 검색되지 않은 메모리에 대해 액세스가 수행되는 경우에도, 잔여 확장 메모리 영역을 검색함으로써 사용자가 일시 정지 상태에서 수행된 처리를 지속적으로 수행하는 동안 모든 메모리기 검색될 수 있다.

[제2 실시예]

본 발명의 제2 실시예가 도면을 참조하여 설명된다. 제22도는 본 실시예에 따라서 휴대용 정보 처리 장치의 배치를 도시한 블록도이다.

제22도에서 정보 처리 장치(201)는, 주 제어를 위한 중앙 처리 유닛(CPU) (202); CPU(202)의 제어 프로그램을 저장하기 위한 BIOS ROM(203); 액정 디스플레이부(LCD)(204)의 스크린 디스플레이를 제어하기 위한 비디오 그래픽 배열 제어기(VGAC)(205); 액정 디플레이부(204)에 디스플레이될 캐릭터를 저장하기 위한 비디오 메모리(VRAM)(206); 응용 프로그램이 저장되어 있는 하드 디스크(HDD)(207)를 제어하기 위한 하드 디스크 제어기(HDC)(208); 응용 프로그램 등이 저장되어 있는 플로피 디스크(FDD)(209)를 제어하기 위한 플로피 디스크 제어기(FDC)(210); CPU(202)의 작업 영역으로 사용되는 DRAM과 같은 주 메모리(211); 기판(212)에서의 키 입력을 제어하기 위한 기판 제어기(KBC)(213); 시간 관리를 수행하는 실시간 클럭(RTC)(214); 시스템 동작 상태에 관한 시스템 정보를 저장하는 백업 SRAM(215); CPU(202)에 의한 계산을 지원하는 부동 점 유닛(FPU)(216); 고속 데이타 전송을 제어하는 DMA 제어기(DMAC)(217); I/O 포트(도시 안됨)를 통해 입력된 인터럽트 요구를 받기 위한 인터럽트 요구 제어기(IRQC)(218); 외부 프로세서를 접속하기 위한 직렬 인터페이스(SIO)(219) 및 확장 포트(PORT)(220)를 포함한다. 이런 구성 요소들은 시스템 버스(221)을 통해 서로 접속된다. CPU(220)은 전원을 제어하기 위해 전력 관리 IC(222)와 직접 통신한다. 전력 관리 IC(222)는 AC 전원 또는 전지 팩이 되는 전원부(225)와 접속된다. 전력을 개별 부분들로 공급하는 주 전원(224)은 전력 관리 IC(22)와 전원부(225) 사이에 접속된다. 또한 백업 SRAM(215)와 실시간 클럭(214)은 개별 백업 전지(223)로 접속된다.

BIOS ROM(203) 내네 저장된 제어 프로그램 중 하나인 응용 판독 프로그램을 실행함으로써, CPU(220)은 HD(207) 또는 플로피 디스크(209) 내에 저장된 응용 프로그램을 판독한다. CPU(220)은 판독된 프로그램을 실행시키기 위해 주 메모리 (211)를 사용한다. CPU(202)는 몇 가지 채널을 가진 자유 이동 카운터를 갖는 타이머(도시 안됨)를 포함한다. 타이머는 각각의 프로그램을 실행하는 데에 요구되는 시간을 관리한다.

사용자에게 동작 상태를 알려주고 장치의 비정규 상태를 경보하기 위한 LED(도시 안됨)가 액정 디스플레이부(204) 또는 기판(212) 상에 제공된다. 부가하여 주 전원(224)을 턴온 및 오프하는 주 전원 스위치; 액정 디스플레이부(204)의 디스플레이 세기를 설정하는 스위치; 및 후에 설명하겠지만 상태를 일시 정지 모드 또는 재개 모드로 변이시키기 위한 일시 정지/재개 선택 스위치가 기판(212) 상에 제공된다.

메모리와 메모리 사이, 메모리와 I/O 포트, 또는 I/O 포트 및 I/O 포트 사이의 고속 데이타 전송을 수행하기 위해 CPU(202)를 개입시키지 않고서 DMA 제어기(217)가 데이타를 전송한다.

인터럽트 제어기(218)가 I/O 포트로부터 인터럽트를 수신하고 수신된 인터럽트에 대해 우선 순위를 정한다. 인터럽트 제어기(218)는 이후 CPU(202)에게 처리 시작 명령을 출력시키는데 이 처리 시작 명령은 실행되어야 할 인터럽트에 상응하고, 제어 신호와 BIOS ROM(3) 내에 저장된 제어 프로그램의 관련 블록을 시작 주소로 구성된다. CPU(202)는 인터럽트 처리를 실행시키기 위해 주소 데이타에 따라서 BIOS ROM (203)으로부터 획득한 제어 프로그램을 사용한다.

전력 관리 IC(222)는 주 전원(224)으로부터 개별 소자로의 전력 공급을 제어할 뿐만 아니라, 후에 설명하겠지만 전원부(225)의 전압 레벨을 모니터하여 그 결과를 신호 라인 LB1 및 LB2를 따라서 CUP(202)로 출력한다. 또한, BIOS ROM(203) 내에 저장되어 있는 제어 프로그램에 따라, 전력 관리 IC(222)는 CPU(222)에 의해 출력된 신호에 따라서 전원 회로를 제어한다.

이런 배치로 실행될 일시 정지 동작이 이제 설명된다. 일시 정지 동작은 BIOS ROM(203) 내에 저장된 제어 프로그램에 따라 CPU(202)에 의해 제어된다.

이 실시예의 정보 처리 장치는 5V 일시 정지와 OV 일시 정지의 두 가지 일시 정지 동작을 실행할 수 있다. 일시 정지 동안에는 주요 소자에 대한 전력 공급이 중지될 수 있지만, 실행 중인 응용 프로그램에 의해 사용되는 주 메모리(211) 내의 데이타, LCD(204)에 디스플레이되는 데이타 및 자유 이동 계수기에 대한 계수치와 같은 사용 상태를 표시하는 데이터는 반드시 순서대로 유지되어, 재개 시점에서 일시 정지 처리가 수행되기 직전에 존재했던 상태를 순서에 따라 복귀시킬 수 있어야 한다(상기 설명한 데이타는 이후 일시 정지 데이타 로 언급된다).

따라서, 5V 일시 정지 처리에서, 일시 정지 데이타가 저장되어 있는 메모리 장치에 전력이 공급되고, 다른 소자에 대한 전력 공급은 중지된다. 더 특정하게는, 전력은 백업 전지(223)에 의해 백업 SRAM(215)에게 제공되고 전원부(225)에 의해 VRAM(206)에게 제공된다. 또한, 주 메모리(211)는 전원부(225)에 의해 리프레시 (refresh)된다. 따라서, 5V 일시 정지 처리 동안 이런 메모리 장치에 저장된 데이타가 보존될 수 있다. 또한, 재개 처리 동안 전력 공급을 제어하기 위해 전원부(225)로부터 전력 관리 IC(222)로 전력이 또한 공급된다.

재개 처리 동안 전력 관리 IC(222)의 제어제 따라 전원이 인터럽트되었던 소자로 전력 공급이 재시작된다. 이후 일시 정지 가 시작되기 바로 전에 싱행되었던 응용 프로그램의 실행은 CPU(202)에 복귀된다.

OV 일시 정지 처리 동안에는, 전원부(225)로부터 공급된 전력이 전력 관리 IC(222)를 제외한 모든 소자에 대해 정지되므로 데이타가 기입될 수 있는 하드 디스크(207)와 같은 저장 장치 내에서 미리 획득한 일시 정지 데이타 저장 영역 내에 일시 정지 데이타가 저장된다.

더 특정하게는, 저장에 요구되는 메모리 크기와 동일하고, 장치가 켜진 직후의 최초 셋업에서 시스템 배치를 테스트한 결과에 따라 결정된 데이타 양을 감당할 수 있는 영역이, 일시 정지 데이타 저장 영역으로서 획득된다. 획득 영역에 대한 위치 데이타는 백업 SRAM(215) 내에 저장된다. 일시 정지 명령 신호를 수신하면, CPU(202)가 DMA 데이타 전송 명령을 DMA 제어기(217)로 발하고 주 메모리(211)등의 데이타가 위치 데이타에 상응하는 일시 정지 데이타 저장 영역으로 물러나 저장됨으로써, DMA 데이타 전송이 수행된다. 여기서 위치 데이타는 백업 SRAM(215) 내에 저장된 것이다. DMA 데이타 전송이 완결되면, 재개 처리 동안 전력을 제어하는 전력 관리IC(222)를 제외하고, 다른 소비자들에 대한 전력 공급이 중지된다. 백업 전력은 백업 전지(223)에 의해 백업 SRAM(215)로 끊임없이 공급된다.

재개 처리가 시작되면, 전력 관리 IC(222)에 의해 소자들애 대한 전력 공급이 재개된다. 이후, 백업 SRAM(215) 내에 저장되어 있는 위치 데이타에 따라, 일시 정지 처리가 실행되기 전에 데이타가 저장되었던 메모리에, 하드 디스크(207) 상의 선정된 일시 정지 데이타 저장 영역 내에 저장되어 있는 데이타가 다시 기입된다. 데이타가 원 상태로 복귀하면, 일시 정지 처리 전에 실행되었던 응용 프호그램이 시작된다.

본 실시예의 전력 관리가 이제 설명된다. 전력 관리와 관련하여 다음 네 가지의 관련된 시스템 상태가 있다; ＂전력 켬＂＂전력 끔＂＂5V 일시 정지됨＂＂OV 일시 정지됨＂. 백업 SRAM(211) 내에 저장된 현재 시스템 상태는 ＂1＂＂2＂＂3＂또는 ＂4＂ 로 표시된다. 정보 처리 장치에 대한 전력 공급을 제어하는 방법으로는, 사용자가 전력 스위치를 턴온 및 오프함으로써 전력 온/오프 조작이 수행되는 제어 방법, 사용자가 일시 정지/재개 버튼을 누름으로써 실행되는 사용자가 일시 정지에 의해 전력 온/오프 조작이 수행되는 제어 방법, 및 이하 설명될 강제 일시 정지 제어 방법이 있다.

사용자 일시 정지 및 강제 일시 정지를 위한 전원제어는 전력 관리 IC(222)가 수행한다. 전력관리 IC(222)는 사용되는 전원부(225)(니켈-카드뮴 셀로 구성되는 AC 전원 또는 전지 팩)의 유형과 전원부(225)의 전압 레벨을 검지한다. 전력관리 IC(222)는 이후 검지된 전압 레벨과 조화되는 검지 신호 즉 전압 레벨이 다음의 여러 영역 중 어디에 속하는지를 표시해 주는 신호를 신호 라인 LB1 및 LB2를 따라서 출력시킨다. 이 영역들이 정규 동작 영역, 저 전압 영역(1), 또는 저 전압 영역(2)이 된다.

더 특정하게는, 전력관리 IC(222)는 제23도에 도시한 것처럼 검지된 전압 레벨을 미리 설정된 전압 레벨과 비교한다. 전압 레벨이 정규 동작 영역에 있을때, 전력관리 IC(222)는 신호 라인 LB1 및 LB2를 따라서 저 레벨 검지 신호를 출력시킨다. 신호에 응답하여 CPU(202)는 전압 레벨이 정규 동작 영역 내에 있다는 것을 인식하고 사용자 일시 정지 명령이 일시 정지 스위치를 누름으로써 입력될 때 5V 일시 정지를 실행시킨다. 검지된 전압 레벨이 저 전압 영역(1)에 있을때, 전력관리 IC(222)는 신호 라인 LB1을 따라서 고 레벨 검지 신호를 출력하고, 신호 라인 LB2를 따라 저 레벨 검지 신호를 출력한다. 전압 레벨이 저 전압 영역(2)에 있을때, 전력관리 IC(222)는 신호 라인 LB1 및 LB2를 따라서 고 레벨 검지 신호를 출력한다. 이런 신호를 수신하면, CPU(202)는 전압 레벨이 이 전압 영역(1) 또는 저전압 영역(2)에 있는 것으로 인지한다. 따라서, 일지 정지 명령이 수신되면, 일시 정지 변이 속도가 중요한 5V 일시 정지가 아니라, 데이타 보존이 중요한 OV 일시 정지를 수행한다. 전원부(225)의 전압 레벨이 저 전압 영역(2)에 있으면, 정규 동작이 정식으로 허용되지 않는다는 것을 알아야 한다.

상기 기술한 방식으로 동작하는 정보 처리 장치의 전원부(225)로서 AC 어댑터가 사용될 때, 이에 대한 전력 관리를 이제 설명한다. 제23도에 도시한 것처럼, AC 어댑터가 사용될 때 전압 레벨이 정규 동작 영역 내에 있기 때문에, 강제 일시 정지가 수행되지 않고, 상태는 사용자 일시 정지에 의해서만 일시 정지된 상태로 변환된다.

사용자가 일시 정지/재개 버튼을 누르면, 전력관리 IC(222)는 그 버튼의 누름을 감지하고 일지 정지 명령 신호를 CPU(202)로 출력함으로써 사용자 일시 정지 명령에 응답한다.

상기 설명한 대로, AC 어댑터가 사용될 때 전압레벨이 정규 동작 영역에 속하기 때문에, 전력관리 IC(222)에 의해 신호 라인 LB1과 LB2를 따라서 출력되는 양 검지 신호는 저 레벨이 된다. 따라서, 일시 정지 명령이 있을 때, 5V 일시 정지가 선택될 것이다. BIOS ROM(203)내에 저장된 제어 프로그램에 따라, CPU(202)는 실행 중인 응용 프로그램의 정지 및 데이타를 선정된 메모리 영역에 기입하는 것과 같은 5V 일시 정지 처리를 실행한다. 부가하여, CPU(202)는 백업 SRAM(215) 내의 시스템 상태로서 5V 일시 정지를 표시하는 데이타 ＂3＂ 을 저장한다.

처리가 종결되어 장치(201)의 동작이 중단될 수 있는 상태일때, CPU(202) 전력관리 IC(222)에 5V 일시 정지에 대한 전력 공급 처리를 명령하는 신호를 전송한다. 이 신호에 응답하여, 전력관리 IC(222)는 그 자신 주 메모리(211)와 같은 메모리 장치에 대한 전력 공급을 계속하지만, 다른 소자들에 대해서는 전력 공급을 중지한다. 이런 방법으로 정보 처리 장치(201)의 상태는 일시 정지 상태로 변환된다.

예를 들어 니켈-카드뮴 전지로 구성된 전지 팩이 본 실시예의 휴대용 정보 처리 장치에 대한 전원부(225)로 사용될 때 이에 대한 전력 관리를 이제 설명한다.

충분한 잔여 전력을 지닌 전지 팩의 전압 레벨이 정규 동작 영역 내에 있기때문에, 사용자에 의한 일시 정지/재개 버튼의 누름에 응답하여 사용자 일시 정지가 수행될 때에만, 상태가 일시 정지 상태로 변환된다. 이 경우, 동작은 AC 어댑터가 사용될 때의 상황과 동일하다.

동작이 전지 팩에 의해 지속됨에 따라, 전압 레벨은 잔여 전지 전력의 감소에 따라 정규 동작 영역에서 저 전압 영역(1)으로 떨어진다. 이 시점에서, 전력 관리 IC(222) 는, CPU(202)로 신호 라인 LB1을 따라서 고 레벨 검지 신호를 전송하고 신호 라인 LB2를 따라서 저 레벨 검지 신호를 전송한다. 저 전압 영역(1)에서도 정규 동작이 수행될 수 있지만, 사용자에게 더 낮은 잔여 전지 전력을 알려주기 위해 LED 등을 사용하여 경보가 디스플레이된다.

이 조건 하에서 일시 정지 버튼을 사용자가 누르면, 전력관리 IC(222)는 이를 검지하고 일시 정지 명령 신호를 CPU(202)에 전송함으로써, 사용자 일시 정지 명령에 응답한다.

전압 레벨이 저 전압 영역(1) 내에 있을 때 OV 일시 정지가 실행되어야 한다. 더 특정하게는, BIOS ROM(203) 내의 제어 프로그램에 따라, CPU(202)는 실행되는 응용 프로그램을 정지시키고 데이타를 전송된 메모리 영역 내에 기입한다. 이후 CPU(202)는 DMA 데이타 전송을 실행시키는데, 이 DMA 데이타 전송에 따라 주 메모리(211), VRAM(206) 등 내에 저장된 일시 정지 데이타가 하드 디스크(207) 상의 연속적인 일시 정지 데이타 저장 영역 A 내에 물러나 저장된다. 따라서 일시 정지 데이타는 전력 공급 상태에 관계없이 완전히 보존될 수 있다. 부가하여, CPU(202)는 백업 SRAM(215) 내의 시스템 상태로서 OV 일시 정지 처리 동안 획득된 데이타 ＂4＂인 일시 정지 데이타를 저장한다.

처리가 종결되고 장치(201)가 동작이 중단될 수 있는 상태에 있을 때 CPU(202)는 전력관리 IC(222)에 OV 일시 정지의 전력 공급 처리에 대한 명령 신호를 전송한다. 이 신호에 응답하여, 전력관리 IC(222)는 전원부(225)로부터 그 자신을 제외한 소자로의 전력 공급을 정지시킨다. 이런 방법으로 정보 처리 장치(201)의 상태가 OV 일시 정지 상태로 변이한다.

OV 일시 정지된 상태일지라도 전력이 전력 관리 IC에게 공급되기 때문에, 전력 관리 IC(222)가 일시 정지/재개 버튼을 사용자가 다시 누른 것을 감지하면, 전력 관리 IC는 전원 시스템을 복구하여 전력 공급을 재개할 수 있다. 전력이 공급되면 CPU(202)는 동작을 재개한다. 제어 프로그램으로 기능하는 BIOS RAM(215)의 전력 온 프로그램에 따라, CPU(202)는 백업 SRAM(215)를 스캔하고 시스템 상태 ＂4＂ 및 일시 정지 데이타 저장 영역에 대한 위치 데이타를 판독한다. 판독된 일시 정지 데이터에 기초하여, CPU(202)는 장치의 동작 상태가 OV 일시 정지된 상태로부터 복구되고 그런 복구를 위해 요구되는 일시 정지 데이타가 데이타 저장 영역 ＂A＂내에 저장될 것을 결정한다. BIOS ROM(203)은 관련 데이타를 이용하여 영역 ＂A＂ 로 부터 주 메모리(211)로 데이타 전송하기를 시작한다. 데이타 전송이 끝났을 때, 장치(201)의 상태는 정규 동작 모드로 복귀되고 장치(201)가 전력 온 상태임을 표시하는 데이타 “1”이 시스템 상태로서 백업 SRAM(215) 내에 기입된다. 재개 처리는 이후 종결된다.

전압 레벨이 저 전압 영역(1)으로 떨어진 후에 전지 팩이 계속 사용될 때 전압 레벨은 이후 잔여 전지 전력의 감소로 인해 저 전압 영역(2)으로 떨어진다. 정규 동작은 이 영역에서 보장되지 않는다. 신호 라인 LB1과 LB2를 따라서 전력 관리 IC(222)로부터 CPU(202)까지 전송된 신호는 모두 고 레벨이다. 이런 신호를 수신하면, CPU(202)는 실행되는 응용 프로그램을 중지하고 강제된 일시 정지 처리를 실행시킨다.

강제된 일시 정지 실행 시점에, 전압 레벨이 저 전압 영역(2) 내에 있기 때문에, 상기 설명한 OV 일시 정지가 수행된다.

상기 설명한 일시 정지 처리의 선택과 그 동작 처리가 제24도의 흐름도를 참조하여 설명한다.

제1 단계 S1에서, CPU(202)는 전력 관리 IC(222)가 검지된 전압 레벨이 어느 영역에 속하는지를 판정한다. 이 영역에는 정규 동작 영역, 저 전압 영역(1), 또는 저 전압 영역(2)이 있다. 전압 레벨이 정규 동작 영역 내에 있을 때에는, 단계 S2에서 5V 일시 정지가 선택된다. 전압 레벨이 저 전압 영역(1)에 있을 때에는, 단계S3에서 LCD를 써서 경보가 사용자에게 전해지고, 단계 S4에서 OV일시 정지가 선택된다. 단계 S2와 S4에서 일시 정지가 선택되면, 단계 S5에서 전력 관리 IC(222)가 일시 정지 버튼이 눌러졌는지의 여부를 결정한다. 단계 S5에서의 결정이 '아니오' 일 때, 프로그램 제어는 단계S1로 회귀하고 단계 S1로부터 단계S5까지의 처리가 반복된다. 단계 S5에서의 결정이 '예' 일 때, 프로그램 제어는 단계 S7로 변환되고, 여기서 전력 관리 IC(222)는 일지 정지 명령 신호를 CPU(202)로 전송한다(사용자 일시 정지).

단계 S1에서 전압 레벨이 저 전압 영역(2)에 있을 때 단계 S6 에서 OV 일시 정지가 선택되고, 단계 S7에서 전력 관리 IC(222)는 일지 정지 명령 신호를 CPU(202)로 전송한다(강제된 일시 정지).

일지 정지 명령 신호가 출력된 후, 현재 실행하는응용 프로그램의 중지와 선정 메모리에 데이타를 기입하는 것과 같은 일시 정지 처리가 수행된다(단계 S8). 이후 단게 S9에서, 일시 정지의 전력 공급 명령 신호가 전력 관리 IC(222)로 전송되고, 이는 전력 공급을 중지시킨다.

AC 어댑터 출력 전압이 AC 어댑터 사용동안 몇몇 에러 때문에 강하할지라도 OV 일시 정지가 물론 선택된다.

상기 설명한 대로, 제2 실시예에 따르면, 일시 정지 시스템은 전압 레벨에 따라 자동 선택된다. 즉 전압 레벨이 정규 동작 영역에 있을 때에는 일시 정지 변이 속력이 중요한 5V 일시 정지가 선택되고, 전압 레벨이 정규 동작 영역에 있을 때에는 데이타 보존이 중요한 OV 일시 정지가 선택된다. 종래의 휴대용 정보 처리 장치와 비교하여 장치 상태에 대한 최적 일시 정지가 실행될 수 있다. 따라서 데이타 보존의 안정성과 신뢰성이 향상될 수 있다.

[제3 실시예]

본 발명의 제3 실시예가 설명된다. 제2 실시예뿐만 아니라 본 실시예에서, 일시 정지는 전원부(225)의 전압 레벨에 따라 자동적으로 제어된다. 전압 레벨이 정규 동작 영역에 있을 때에는 5V 일시 정지가 수행된다. 그리고 전압 레벨이 저 전압 영역(1) 및 (2)에 있을 때에는 OV 일시 정지가 수행된다. 그러나 일시 정지 데이타가 예를 들어 하드 디스크(207)에 보유하는 경우, OV 일시 정지에서는 일시 정지 데이타의 양과 크기가 동일한 연속 메모리 영역이 반드시 획득되어야만 한다.

본 실시예의 따른 정보 처리 장치는 제2 실시예의 CPU(202)를 사용하는데, 본 실시예의 CPU는 연속적인 빈 영역이 하드 디스크(207)와 같은 비휘발성 저장 장치 내에서 발견될 수 없을때 5V 일시 정지를 선택하는 기능(이후 디스크 체크 프로그램으로 지칭)을 더 포함한다.

본 실시예의 일시 정지 처리는 제2도의 흐름도를 찹조하여 이제 설명될 것이다.

제25도의 단계 S1 내지 S4 및S6까지의 처리는 제2 실시예를 도시한 제24도의 단계 S1 내지 S4 및S6까지의 처리와 동일하다.

단계 S4 및 S6에서 OV 일시 정지가 선택되었을 때, 디스크 체크 프로그램이 단계 S11에서 실행된다. 더 특정하게는, CPU(202)가 주 메모리(11)의 용량을 검지하고, 이 값을 VRAM(206) 내의 메모리 양과 레지스터 데이타와 동일한 CPU(202)내의 메모리 양에 가산한다. CPU(202)는 귀결값을 기대값으로 사용하고 그 크기가 기대값과 동일한 연속 영역을 찾기 위해 하드 디스크(207)를 스캔한다. 그 결과, 단계 S12에서 영속 영역이 존재한다고 결정되면, DMA 데이타 전송이 수행될 수 있고, 따라서 프로그램 제어가 단계 S13으로 진행한다. 만약 단계S12에서의 그런 연속 영역이 빈 영역 부족으로 인해 획득될 수 없다고 발견되었을 때, 프로그램 제어는 단계 S2로 진행한다. 제어는 5V 일시 정지를 실행하는 것으로 스위치하고 프로그램 제어는 단계 S13으로 진행한다.

단계 S13에서 사용자가 일시 정지/재개 버튼을 눌렀는지의 여부 또는 전압 레벨이 저 전압 영역(2)으로 떨어졌는지의 여부를 결정하기 위해 체크가 실행된다. 결정이 아니오 이면 프로그램 제어는 단계 S1로 회귀하고 상기 기술한 처리인 반복된다. 만약 결과가 예 이면, 단계 S7 내지 S10의 처리가 수행된다. 이 처리는 제2 실시예를 도시한 제24도의 단계 S7 내지 S10의 처리와 동일하기 때문에 설명은 갱략된다.

상기 설명한 대로 본 발명에 따라서 연속적인 빈 영역이 하드 디스크와 같은 비휘발성 저장 장치 내에서 발견될 수 없을 때, OV 일시 정지가 수행될 수 없고 시스템은 5V 일시 정지를 수행할 수 있도록 제어된다. 따라서 적합한 일시 정지가 장치의 동작 상태에 따라서 선택될 수 있다.

[제4 실시예]

본 발명의 제4 실시예가 제26도를 참조하여 설명된다. 제26도는 제4 실시예에 따른 휴대용 정보 처리 장치의 배치를 도시한 블록도이다.

본 실시예의 배치에서 IC 카드 제어기(227)가 제22도에 도시한 제2 실시예의 배치에 부가하여 제공된다. 플래쉬 메모리와 같은 비휘발성 반도체 메모리인 IC 카드(226)는 IC 카드 제어기(227)로 접속되는데 이 제어기(227)는 정보 처리 장치의 주변 기기로 동작한다. 다른 소자들은 제22도의 것과 동일하므로 제22도에서 사용한 번호와 동일한 참조 번호가 이런 소자를 표시하기 위해 사용되고 이들에 대한 상세한 설명은 생략된다.

상기 배치에 따라서 IC 카드(226)가 접속되었을 때, 장치가 켜진 후 즉시 초기 셋업에서 수행되는 정보 처리 장치의 개별 소자들을 검지하는 작업 동안, 소자의 메모리 크기 및 유형과 관련된 데이타뿐만 아니라 IC 카드 (226)의 사용도 검지된다.

IC 카드(226)가 초기 셋업에서 검지되었을 때 디스크 체크 프로그램이 실행되는데 이 체크 프로그램은 일시 정지 데이타가 일시 정지된 상태에서 물러가 저장될 수 있는 연속영역이 IC 카드(226)의 반도체 메모리 내에서 획득될 수 있는지의 여부를 결정한다. 더 특정하게는, 먼저 주 메모리 (211)의 메모리 용량이 검지되고 검지된 값은 VRAM(206)및 CPU(202)의 레지스터 데이타의 메모리 양에 합산된다. 귀결치는 그 크기가 귀결치와 동일한 연속 영역을 찾기 위해 반도체 메모리를 스캔할 때의 기대치로서 사용된다. 그 결과 연속 영역이 존재한다고 결정되면, IC 카드(226)가 일시 정지 데이타 저장 영역으로 사용될 수 있다는 정보가 백업 SRAM(226) 내에 저장된다. 플래쉬 메모리 카드가 IC 카드(226)로 사용되면, 초기 셋업에서 IC 카드(226)를 검지한 후에 저장 영역이 카드 상에서 획득될 수 있다는 정보가 백업 SRAM(215) 내의 시스템 데이타로서 저장된다.

상기 배치에 따라서 전압 레벨이 저 전압 영역(1) 또는 (2)에 있을 때의 일시정지 동작이 설명될 것이다.

전압 레벨이 저 전압 영역 1에 있고 일지 정지 명령을 사용자가 발하면, 그리고 전압 레벨이 저 전압 영역(2)으로 떨어졌을 때, CPU(202)는 현재 실행되는 응용 프로그램을 중지시키고, BIOS RON(203) 내에 저장되어 있는 제어 프로그램에 따라 선정된 메모리 영역 내로 여러 가지 데이타를 기입한다.

데이타 기입이 종결되면, CPU(202)는 BIOS ROM(203) 내의 제어 프로그램으로서 디스크 체크 프로그램을 실행시킨다. 더 특정하게는, 먼저 CPU(202)가 주 메모리(211)의 메모리 크기를 검지하고, 검지된 메모리 크기를 VRAM(206) 및 CPU(202) 내의 레지스터 데이타에 대한 메모리 양에 합산한다. CPU(202)는 귀결치를 기대치로 사용하여 기대치와 크기가 동일한 연속 영역이 획득될 수 있는지의 여부를 결정하기 위해 백업 SRAM(215) 내에 저장된 데이타를 스캔한다. 그 결과 연속 영역이 존재한다고 결정되면, CPU(202)는 반도체 메모리가 그 영역에 포함되는지의 여부를 결정한다. 기대치에 따른 연속 영역이 반도체 메모리 내에 존재하면, CPU(202)는 그영역을 제1 데이타 전송 영역으로 배분하고 DMA데이타 전송을 실행시킨다. 부가하여 , CPU(202)는 백업 SRAM(215) 내에 OV 일시 정지에 대한 일시 정지 데이타 즉 데이타 ＂4＂ 를 시스템 상태로서 저장한다.

상기 설명한 대로 플래시 메모리로 구성되는 IC 카드와 같이 데이타가 기입될 수 있는 비휘발성 반도체 메모리가 존재하는 동안 OV 일시 정지가 수행될 때, 우선 순위는 데이타가 기입될 수 있는 하드 디스크와 같은 비휘발성 메모리를 사용하는 것에 주어지지 않고 일시 정지 데이타 저장 영역으로서 비휘발성 반도체 메모리를 사용하는 것에 주어진다. 하드 디스크의 회전과 같이 기계 유닛의 전기적 구동으로 인한 낭비적 전력 소비가 감소될 수 있고 따라서 전력이 절감된다.

본 발명은 제1 내지 제4 실시예까지 언급된 휴대용 정보 처리 장치뿐만 아니라 물론 데스크탑 정보 처리 장치에도 응용될 수 있다.

Claims

정보 처리 장치에 있어서, 전력을 필요로 하는 소자에 전력을 공급하는 전지; 전력 공급 상태에서 데이타를 보존하는 제1 저장 수단; 전력 비공급 상태 및 전력 공급 상태에서 데이타를 보존하는 제2 저장 수단; 전력이 공급되는 동안, 상기 제1 저장 수단에 저장되어 있는 데이타를 상기 제2 저장 수단으로 전송하는 전송 수단; 상기 전송 수단이 상기 데이터를 상기 제2 저장 수단으로 전송하는 데 필요한 처리 시간을 예측하는 제1 예측 수단; 상기 제2 저장 수단의 전력 특성을 예측하는 제2 예측 수단; 상기 제1 및 제2 예측 수단에 의해 얻어진 결과에 따라 제1 선정치를 설정하는 기준치 설정 수단을 포함하고, 상기 전지의 잔여 전력 레벨을 검지하는 잔여 전력 검지 수단; 및 상기 잔여 전력 검지 수단이 상기 전지의 상기 잔여 전력 레벨이 상기 제1 선정 기준치보다 낮은 것으로 판정하면, 상기 전송 수단에 의한 상기 데이타 전송의 종료시에 상기 소자에의 전력 공급을 중지하는 전력 공급 중지 수단을 포함하는 것을 특징으로 하는 정보 처리 장치.
제1항에 있어서, 상기 정보 처리 시스템용의 기본 입출력 시스템을 제어하기 위한 프로그램 코드를 저장하는 프로그램 저장 수단을 더 포함하되, 상기 기본 입출력 시스템은 상기 제1 예측 수단을 동작시키기 위한 제1 예측 실행 수단 및 상기 잔여 전지 전력이 상기 제1 선정 기준치 이상인 제2 선정 기준치 이상일 때 상기 제2 예측 수단의 동작을 인에이블시키는 실행 인에이블링 수단을 포함하는 것을 특징으로 하는 정보 처리 장치.
제1항 또는 제2항에 있어서, 상기 제1 예측 수단은, 상기 장치에 내장된 적어도 하나의 제어 시스템 소자의 속성에 기초하여 상기 처리 시간을 예측하는 것을 특징으로 하는 정보 처리 장치.
제3항에 있어서, 상기 제어 시스템 소자의 상기 속성은, 전체 장치를 제어하는 제1 제어 수단에 대한 연산 처리 속도, 상기 제1 저장 수단의 메모리 용량 및 상기 제2 저장 수단의 메모리 용량을 적어도 포함하는 것을 특징으로 하는 정보 처리 장치.
제1항 또는 제2항에 있어서, 상기 제2 예측 수단은, 상기 제2 저장 수단이 구동될 때 상기 제2 저장 수단의 전류 최대치와 평균 전류치에 기초하여 상기 전력 특성을 예측하는 것을 특징으로 하는 정보 처리 장치.
제1항 또는 제2항에 있어서, 상기 제1 저장 수단은 탈착 가능 확장 모듈을 포함하는 것을 특징으로 하는 정보 처리 장치.
제1항 또는 제2항에 있어서, 상기 정보 처리 장치를 제어하는 제1 제어 수단; 상기 제1 제어 수단으로의 전력 공급을 제어하는 제2 제어 수단; 및 적어도 상기 제2 저장 수단을 포함하는 입력 및 출력 그룹을 제어하고, 상기 제1 제어 수단에 인터럽트 신호를 전송하는 인터럽트 신호 공급 수단을 더 포함하는 것을 특징으로 하는 정보 처리 장치.
제7항에 있어서, 상기 제1 예측 수단은 상기 제1 제어 수단에 의해 구동되는 것을 특징으로 하는 정보 처리 장치.
제7항에 있어서, 상기 제2 예측 수단은 상기 제2 제어 수단에 의해 구동되는 것을 특징으로 하는 정보 처리 장치.
정보 처리 장치에 있어서, 전력을 필요로 하는 소자에 전력을 공급하는 전지; 가용 공간을 다수의 블록으로 분할함으로써 얻어지는 확장 메모리 영역 및 상기 다수의 블록에 할당된 다수의 페이지 프레임을 갖는 확장 메모리 시스템을 포함하고, 상기 확장 메모리 영역의 상기 다수의 블록과 상기 확장 메모리 시스템의 상기 다수의 페이지 프레임 사이의 대응 관계를 관리하기 위한 확장 메모리 관리 수단을 더 포함하며, 전력 공급 상태에서 보존하는 제1 저장 수단; 전력 비공급 상태 및 전력 공급 상태에서 데이타를 보존하는 제2 저장 수단; 전력이 공급되는 동안, 상기 제1 저장 수단에 저장되어 있는 데이타를 상기 제2 저장 수단으로 전송하는 전송 수단; 상기 전지의 잔여 전력을 검지하는 잔여 전력 검지 수단; 및 상기 잔여 전력 검지 수단이 상기 전지의 상기 잔여 전력 레벨이 제1 선정 기준치보다 낮은 것으로 판정하면, 상기 전송 수단에 의한 상기 데이타 전송의 종료시에 상기 소자에의 전력 공급을 중지하는 전력 공급 중지 수단을 포함하는 것을 특징으로 하는 정보 처리 장치.
제10항에 있어서, 상기 확장 기억 영역 내의 상기 블록들의 주소를, 상기 제2 저장 수단의 환경 정보로서 유지하는 유지 수단을 더 포함하는 것을 특징으로 하는 정보 처리 장치.
제11항에 있어서, 상기 제1 저장 수단에, 상기 유지 수단에 의해 유지된 상기 블록에 대한 정보의 우선 순위 전송을 수행하고, 상기 정보를 검색하기 위한 제1 검색 수단을 더 포함하는 것을 특징으로 하는 정보 처리 장치.
제12항에 있어서, 상기 정보가 상기 제1 검색 수단에 의해 상기 제1 저장 수단에서 검색된 후, 상기 제1 검색 수단에 의해 검색되지 않는 상기 제2 저장 수단 내의 임의의 잔여 정보를 상기 제1 저장 수단으로 전송하고, 상기 잔여 정보를 검색하는 제2 검색 수단을 더 포함하는 것을 특징으로 하는 정보 처리 장치.
제 13항에 있어서, 상기 제2 저장 수단에 전력이 공급될 때, 상기 제2 검색 수단은 검색되지 않은 상기 제2 저장 수단 내의 상기 잔여 정보를 상기 제1 저장 수단으로 전송하고 상기 잔여 정보를 검색하는 것을 특징으로 하는 정보 처리 장치.
제13항에 있어서, 상기 제2 저장 수단에 대한 액세스가 수행될 때, 상기 검색 수단은 검색되지 않은 상기 제2 저장 수단 내의 상기 잔여 정보를 상기 제1 저장 수단으로 전송하고 상기 잔여 정보를 검색하는 것을 특징으로 하는 정보 처리 장치.
정보 처리 장치에 대한 전력 공급이 중지되기 바로 전의 사용 상태를 표시하는 일시 정지 데이터(suspension data) 를 보존하는 정보 처리 장치에 있어서, 전력을 공급하는 전원 수단; 전력 공급 상태에서 데이타를 저장하는 휘발성 저장 수단; 전력 비공급 상태 및 전력 공급 상태에서 데이터를 저장하는 비휘발성 저장 수단; 상기 비휘발성 저장 수단 내에 상기 일시 정지 데이타를 저장하고, 상기 정보 처리 장치의 모든 전원을 턴오프시키는 OV 일시 정지 처리를 수행하는 OV일시 정지 수단; 상기 휘발성 저장 수단에 상기 일시 정지 데이터를 저장하고,상기 휘발성 저장 수단에 전력을 공급하는 전원을 제외하고 상기 정보 처리 장치의 전원을 턴오프시키는 활성 일시 정지 처리를 수행하는 활성 일시 정지 수단 ; 및 상기 전원 수단에 의해 공급되는 전력의 전압 레벨이 선정치보다 낮으면 상기 OV 일시 정지 처리를 선택하고, 상기 전압 레벨이 상기 선정치보다 높으면 상기 활성 일시 정지 처리를 선택하는 선택 수단을 포함하는 것을 특징으로 하는 정보 처리 장치.
제16항에 있어서, 상기 비휘발성 저장 수단 내에 에러가 발생하는지의 여부를 판정하기 위한 에러 판정 수단을 더 포함하고, 상기 비휘발성 저장 수단 내에서 에러가 발생한 경우에는, 상기 전원 수단에 의해 공급되는 전력의 싱기 전압 레벨이 상기 선정치보다 낮을 지라도, 상기 선택 수단은 상기 활성 일시 정지 처리를 선택하는 것을 특징으로 하는 정보 처리 장치.
제16항 또는 제17항에 있어서, 비휘발성 반도체 메모리가 상기 비휘발성 저장 수단에 포함되었는지의 여부를 판정하는 메모리 존재 판정 수단을 더 포함하되,상기 비휘발성 반도체 메모리가 포함된 경우, 상기 OV 일시 정지 수단은 우선 상기 비휘발성 반도체 메모리 내에 상기 일시 정지 데이타를 저장하는 것을 특징으로 하는 정보 처리 장치.