JPH08331768A

JPH08331768A - バッテリの過放電保護回路

Info

Publication number: JPH08331768A
Application number: JP7137042A
Authority: JP
Inventors: Izuru Narita; 田出成
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1995-06-02
Filing date: 1995-06-02
Publication date: 1996-12-13
Also published as: US5729061A

Abstract

(57)【要約】【目的】低消費電力化などの目的のため電気・電子機
器本体側の稼働状態が変動しても、各状態に応じて好適
にバッテリの過放電を防止することができるバッテリの
過放電保護回路を提供する。【構成】バッテリ駆動型の電気・電子機器内で用いら
れ、バッテリの過放電を防止するための過放電保護回路
において、前記電気・電子機器の稼働状態に応じて閾値
電圧を選択する手段と、前記バッテリの出力端子電圧を
前記選択された閾値電圧と比較する比較手段と、前記バ
ッテリの給電路を開閉するための開閉手段と、前記比較
手段における比較結果に応じて前記開閉手段を制御する
ための制御手段と、を具備することを特徴とするバッテ
リの過放電保護回路である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、充電式バッテリの過放
電に伴う特性劣化を防止するためのバッテリの過放電保
護回路に係り、特に、携帯型コンビュータなどのような
バッテリ駆動型の電気・電子機器に適用できるバッテリ
の過放電保護回路に関する。更に詳しくは、本発明は、
低消費電力化などの目的で電気・電子機器本体側の稼働
状態が変動しても、各状態に応じて好適にバッテリの過
放電を防止することができるバッテリの過放電保護回路
に関する。

【０００２】

【従来の技術】昨今の技術革新に伴い、屋外での携帯的
・可搬的な使用を考量して小型且つ軽量に設計・製作さ
れた電気・電子機器が普及してきた。いわゆる「ノート
ブック・コンビュータ」（Notebook Computer：以下、
単に「ＰＣ」あるいは「システム」ともいう）はその良
い例である。

【０００３】このような携帯型の電気・電子機器は、商
用電源の届かない場所でも利用できるように、内蔵した
バッテリでも駆動できる、すなわち「バッテリ駆動型」
であるのが１つの特徴である。そして、内蔵バッテリ
は、実際には、システムに対して充分な電力を供給でき
るように、複数個のバッテリ・セルを直列又は並列接続
してパッケージ化した「バッテリ・パック」の形態をと
っている。また、各バッテリ・セルは、再利用を考慮し
て、ＮｉＣｄ，ＮｉＭＨあるいはＬｉ−Ｉｏｎ等のよう
な充電式のものが用いられている。

【０００４】ところで、充電式のバッテリは、出力電圧
が所定値以下になると転極状態（いわゆる「過放電」）
となって、充放電特性が変化する、あるいは再度充電を
行っても満充電に達しなくなる、という特性劣化の問題
を持っている。このため、バッテリ駆動型電気・電子機
器の中には、過放電による特性劣化を防止するために、
過放電保護回路を備えたものがある。例えば日本アイ・
ビー・エム（株）が市販するＴｈｉｎｋＰａｄ７００／
７５０／７５５（"ＴｈｉｎｋＰａｄ"は米ＩＢＭ社の商
標）は、内蔵式バッテリ・パックのための過放電保護回
路も含んでいる。

【０００５】図５には、過放電保護回路を含んだ電気・
電子機器の電力系統（従来例）を模式的に示している。
同図に示すように、電気・電子機器１００は、商用電源
からの供給電力と、バッテリ・パック２０の出力端子か
らの供給電力とを、並列的にＤＣ／ＤＣコンバータ３０
に入れている。商用電源は、一般的には交流電圧なの
で、ＡＣ／ＤＣアダプタ１０によって直流電圧に変換し
てから利用される。ＡＣ／ＤＣアダプタ１０とバッテリ
・パック２０は、それぞれコネクタ部１１，２１にて、
電気・電子機器１００本体と着脱可能に結合している。
また、ＤＣ／ＤＣコンバータ３０は、ＡＣ／ＤＣアダプ
タ１０の出力電圧（一般には２０Ｖ程度）やバッテリ・
パック２０の出力端子電圧Ｖ_BATT（一般には１０Ｖ程
度）を、電気・電子機器１００が利用可能な電圧レベル
（例えば５Ｖ又は３．３Ｖ）まで降圧して、電源電圧Ｖ
_CCとしてシステム負荷５０に供給するようになってい
る。ここでいうシステム負荷５０とは、例えば電気・電
子機器１００がＰＣである場合、ＭＰＵ（Micro Proces
sing Unit）やメイン・メモリ、各種周辺コントロー
ラ、ハードディスク・ドライブ（ＨＤＤ）やフロッピー
・ディスク・ドライブ（ＦＤＤ）などを指す。過放電保
護回路４０は、バッテリ・パック２０の出力端子に並列
的に挿入され、その出力端子電圧Ｖ_BATTをモニタして、
所定値（より具体的には過放電によって転極状態に変わ
る少し手前の電圧レベル）を下回ったことを検出する
と、ＤＣ／ＤＣコンバータ３０に制御信号４１を出力す
るようになっている。ＤＣ／ＤＣコンバータ３０は、こ
の制御信号に応答して、バッテリ・パック２０の出力端
子から電気・電子機器本体に向かう給電路を開閉制御で
きるようになっている。

【０００６】このような構成の電力系統によれば、バッ
テリ・パック２０の出力端子電圧Ｖ_BATTが所定値を下回
ると、機器本１００体の電源スイッチ（図示しない）の
オン・オフ状態に拘らずバッテリ・パック２０の出力端
子を強制的に切り離せる訳である。したがって、負荷が
接続されたままでバッテリの残存容量が次第に減少する
ことによって、知らず知らずのうちに過放電（若しくは
転極）を起こしてしまうことはなくなる。また、出力端
子電圧Ｖ_BATTが所定値未満では、パワー・スイッチを物
理的にオンしても、バッテリ・パックの出力端子はシス
テム負荷には接続されないようになっている。

【０００７】図６には、図５に示した電力系統のうち過
放電保護回路４０及びその周辺部分を詳細に図解してい
る。同図において、過放電保護回路４０は、バッテリ・
パック２０の出力端子に並列的に挿入されて、バッテリ
・パック２０の出力端子電圧Ｖ_BATTが過放電して転極状
態に変わる少し手前の電圧（以下、「閾値電圧Ｖ_TH」と
いう）まで低下したかどうかを検出するようになってい
る。分圧抵抗Ｒ₁，Ｒ_{2は、出力端子電圧Ｖ} _BATTをＲ₂／
（Ｒ₁＋Ｒ₂）倍にして電圧検出器４２の入力端子に入れ
ている。電圧検出器４２は、入力電圧Ｖ_INが５Ｖを越え
れば出力信号４１を付勢し（ＯＰＥＮ出力にし）、５Ｖ
未満であれば減勢する（ＧＮＤ出力にする）ようになっ
ている。分圧抵抗Ｒ₁，Ｒ₂を適当に設定することによっ
て、過放電保護回路４０の閾値電圧Ｖ_THを調整できるこ
とは容易に理解できるであろう。例えばバッテリ・セル
がＮｉＣｄやＮｉＭＨの場合１セル当りの過放電電圧は
１．０Ｖ程度であり、このセルを７個直列接続したタイ
プのバッテリ・パックであれば、閾値電圧Ｖ_THが７．０
Ｖになるように分圧抵抗Ｒ₁，Ｒ₂の抵抗比を設定すれば
よい。

【０００８】また、図６において、ＤＣ／ＤＣコンバー
タ３０は、バッテリ・パック２０の出力端子を入れて、
その電圧Ｖ_BATT（通常１０Ｖ程度）をシステムの駆動に
適した電圧レベル（５Ｖ又は３．３Ｖ）まで降圧して、
電源電圧Ｖ_CCとして出力するようになっている。レギュ
レータＩＣ３１は、分圧抵抗ｒ₁，ｒ₂で分圧した電源電
圧Ｖ_CC'を帰還して、これと所定の基準電圧との大小関
係に応じてＦＥＴスイッチ３２を開閉制御することによ
って、電源電圧Ｖ_CCを一定レベルに維持させるようにな
っている。なお、ダイオード３３、コイル３４、及びキ
ャパシタ３５は、いわゆる平滑化回路を構成している。
コイル３４は、ＦＥＴスイッチ３２の遮断後もインダク
タンス作用によって電流を流し続けさせるためのもので
ある。また、アノード側が接地されたダイオード３３
は、コイル３４のインダクタンス作用に応じて接地面か
ら電荷の供給を受けるためのものである。また、キャパ
シタ３５は、電荷を一時的に貯蔵するとともに負荷変動
に応じて排出するためのものである。この例におけるレ
ギュレータＩＣ３１は、過放電保護回路４０から制御信
号４１も入力しており、出力端子電圧Ｖ_BATTが閾値電圧
Ｖ_THを下回っている間は必ずＦＥＴスイッチ３２をオフ
にして、バッテリ・パック２０からシステム負荷５０へ
の給電路を遮断するようになっている。

【０００９】既存の過放電防止回路は、概ね(図６に示
したものを含めて)、バッテリ・パックの出力端子電圧
Ｖ_BATTを固定的な閾値電圧Ｖ_THのみと比較することによ
って、バッテリ・パックの過放電状態を検出するように
なっている。これは、バッテリ・パックの出力端子電圧
Ｖ_BATTがバッテリの残存容量にのみ依存する、という仮
定に基づいているものと思われる。しかしながら、実際
には、残存容量の他に、システム負荷の稼働状態に依っ
ても、バッテリの出力端子電圧Ｖ_BATTは大きく変動す
る。バッテリが同じ残存容量であっても、稼働状態が低
い場合（例えば電源オフや低消費電力モードの場合）に
は出力端子電圧Ｖ_BATTは高く、逆に稼働状態が高い場合
（例えばＰＣにおいて、比較的消費電力が高いＩ／Ｏデ
バイス（ＨＤＤやＦＤＤなど）が動作している状態）で
は低くなる（現実には、ＨＤＤへのアクセス動作によっ
て１Ｖ程度降下する）。もし、システムの稼働状態が低
い場合を基準にして閾値電圧Ｖ_THを高く設定した場合、
例えばＨＤＤへのアクセス動作が突如開始されるなどし
てシステム負荷が急増した場合、過放電保護回路によっ
て給電が遮断されてしまうという事態が起こり得る。逆
に、システムの稼働状態が高い場合を基準にして閾値電
圧Ｖ_THを低く設定した場合には、給電の突発的な遮断は
免れる。ところが、この場合、システム負荷が低い（す
なわち放電電流が少ない）状態が長く続くことが予想さ
れる。同じ出力端子電圧Ｖ_BATTでも長時間にわたって少
しずつ放電させた方がバッテリは過放電を起こし易い
（周知）ので、バッテリの特性劣化を招きかねない。

【００１０】特に、最近のＰＣは、低消費電力化（Ｐｏ
ｗｅｒＭａｎａｇｅｍｅｎｔ）の観点から、システム
の稼働状態が異なる数種類の動作モードを持っているの
で、過放電保護回路を作動させるためのタイミングはよ
り難しくなってきている。例えば日本アイ・ビー・エム
（株）が市販するＴｈｉｎｋＰａｄ７５０／７５５など
は、「サスペンド（Ｓｕｓｐｅｎｄ）」や「ハイバーネ
ーション（Ｈｉｂｅｒｎａｔｉｏｎ）」などの低消費電
力動作モードを備えている。ここで、サスペンドとは、
タスクを再開させるために必要なデータ（例えばＩ／Ｏ
の設定状況やＣＰＵの状態などのハードウェア・コンテ
キスト情報、ＶＲＡＭの内容）をメイン・メモリに書き
込んだ後に、メイン・メモリを除く殆ど全ての電気回路
への電力供給を停止させることをいう。また、ハイバー
ネーションとは、上述したハードウェア・コンテキスト
情報、ＶＲＡＭの内容の他、メイン・メモリのデータを
もＨＤＤにセーブした後、メイン・メモリを含む殆ど全
ての電気回路への電力供給を停止させることをいう。既
に周知なように、ハイバーネーションは、サスペンドよ
りも消費電力が低い（すなわちシステムがより深く眠っ
ている）状態である。そして、システムは、バッテリ・
パックからの給電状態やＩ／Ｏデバイスのアクティビテ
ィをモニタするなどして、通常のオペレーション→サス
ペンド→ハイバーネーションという具合に、より眠りの
深い動作モードへと段階的に遷移するようになってい
る。

【００１１】通常のオペレーション状態は、ＨＤＤやＦ
ＤＤなど比較的消費電力の高いＩ／Ｏデバイスへの給電
が行われている、システム負荷が高い状態である。これ
に対し、サスペンドやハイバーネーションは、大部分の
電気回路への給電が停止されている、システム負荷が低
い状態である。ところが、サスペンドからハイバーネー
ションに遷移する際には、タスク再開に必要なデータを
保管するために、ＨＤＤにアクセスしなければならな
い。このため、これら２つの低消費電力モード間を遷移
するための動作はシステム負荷が高い状態なのである。
したがって、もし閾値電圧Ｖ_THを高く設定していれば、
サスペンドからハイバーネーションに遷移する際に、過
放電保護回路が働いて給電が突如遮断されかねない。前
述したＴｈｉｎｋＰａｄ７５０／７５５では、このよう
な給電の突発的な停止の可能性をなくすために閾値電圧
Ｖ_THを低く設定するようにしているが、この場合、微量
の放電が長時間継続することによってバッテリの過放電
を招来しかねない。

【００１２】要するに、システム負荷が大きく変動する
ような電気・電子機器においては、単にバッテリの過放
電保護回路を備えるだけではバッテリの保護は不充分な
のである。このような電気・電子機器では、過放電保護
回路を作動させるためのタイミングを適切に設定してい
なければ、突発的な給電停止を起こしたり、あるいはバ
ッテリの特性劣化を招来してしまうのである。

【００１３】

【発明が解決しようとする課題】本発明の目的は、充電
式バッテリの過放電に伴う特性劣化を防止することがで
きる優れたバッテリの過放電保護回路を提供することに
ある。

【００１４】本発明の更なる目的は、携帯型コンビュー
タなどのようなバッテリ駆動型の電気・電子機器に適用
できるバッテリの過放電保護回路を提供することにあ
る。

【００１５】本発明の更なる目的は、低消費電力化など
の目的のため電気・電子機器本体側の稼働状態が変動し
ても、各状態に応じて好適にバッテリの過放電を防止す
ることができるバッテリの過放電保護回路を提供するこ
とにある。

【００１６】

【課題を解決するための手段及び作用】本発明は、上記
課題を参酌してなされたものであり、その第１の側面
は、バッテリ駆動型の電気・電子機器内で用いられ、バ
ッテリの過放電を防止するための過放電保護回路におい
て、前記電気・電子機器の稼働状態に応じて閾値電圧を
選択する手段と、前記バッテリの出力端子電圧を前記選
択された閾値電圧と比較する比較手段と、前記バッテリ
の給電路を開閉するための開閉手段と、前記比較手段に
おける比較結果に応じて前記開閉手段を制御するための
制御手段と、を具備することを特徴とするバッテリの過
放電保護回路である。

【００１７】また、本発明の第２の側面は、バッテリ駆
動型のパーソナル・コンピュータ内で用いられ、バッテ
リの過放電を防止するための過放電保護回路において、
前記パーソナル・コンピュータの稼働状態に応じて閾値
電圧を選択する手段と、前記バッテリの出力端子電圧を
前記選択された閾値電圧と比較する比較手段と、前記バ
ッテリの給電路を開閉するための開閉手段と、前記比較
手段における比較結果に応じて前記開閉手段を制御する
ための制御手段と、を具備することを特徴とするバッテ
リの過放電保護回路である。

【００１８】第２の側面に係る過放電保護回路におい
て、前記選択手段は、前記パーソナル・コンピュータ内
での消費電力が高い間は比較的低い閾値電圧を選択し、
逆に消費電力が低い間は比較的高い閾値電圧を選択する
ようにすればよい。

【００１９】また、本発明の第３の側面は、バッテリ駆
動型でハードディスク・ドライブを含むパーソナル・コ
ンピュータ内で用いられ、バッテリの過放電を防止する
ための過放電保護回路において、前記ハードディスク・
ドライブへの給電が行われているか否かに応じて閾値電
圧を選択する手段と、前記バッテリの出力端子電圧を前
記選択された閾値電圧と比較する比較手段と、前記バッ
テリの給電路を開閉するための開閉手段と、前記比較手
段における比較結果に応じて前記開閉手段を制御するた
めの制御手段と、を具備することを特徴とするバッテリ
の過放電保護回路である。

【００２０】第３の側面に係る過放電保護回路におい
て、前記選択手段は、前記ハードディスク・ドライブへ
の給電が行われている間は比較的低い閾値電圧を選択
し、逆に前記ハードディスク・ドライブへの給電が行わ
れていない間は比較的高い閾値電圧を選択するようにす
ればよい。

【００２１】しかして、本発明に係るバッテリの過放電
保護回路は、電気・電子機器本体側の稼働状態の変動に
応じて好適に作動するようになっている。したがって、
ノートブック・コンピュータのようなバッテリ駆動型の
電気・電子機器は、本発明に係る過放電保護回路を備え
ることによって、突発的な給電停止を起こすことなく、
且つ確実にバッテリの過放電を防止することができるの
である。該電気・電子機器が消費電力の相違する２以上
の動作モードを持つ場合であっても、本発明に係る過放
電保護回路は当然好適に動作する。

【００２２】本発明のさらに他の目的、特徴や利点は、
後述する本発明の実施例や添付する図面に基づくより詳
細な説明によって明らかになるであろう。

【００２３】

【実施例】以下、図面を参照しながら本発明の実施例を
詳解する。

【００２４】Ａ．パーソナル・コンピュータ（ＰＣ）１
００のハードウェア構成図１は、本発明を実現可能なパーソナル・コンピュータ
（ＰＣ）１００のハードウェア構成を、データの流れに
着目して示したブロック図である。

【００２５】ＰＣ１００内では、メイン・コントローラ
であるＭＰＵ（Micro Processing Unit）７１が、オペ
レーティング・システム（ＯＳ）の制御下で、各種アプ
リケーション・プログラムを実行するようになってい
る。ＭＰＵ７１は、データ信号線、アドレス信号線、制
御信号線などからなる共通信号伝送路（「バス」ともい
う）７２を介して各部と連絡している。

【００２６】メイン・メモリ７４は、ＯＳやアプリケー
ションなど各プログラムをロードしたり、ＭＰＵ７１が
作業領域として用いたりするための揮発性メモリ（ＲＡ
Ｍ）である。メイン・メモリ７４には、比較的大容量を
安価で入手可能なダイナミックＲＡＭ（ＤＲＡＭ）が用
いられる。メモリ・コントローラ７３は、メイン・メモ
リへのアクセス動作を制御するためのものである。ＲＯ
Ｍ７５は、製造時に書き込みデータを決めてしまう不揮
発性メモリであり、システムの始動時に行うテスト・プ
ログラム（ＰＯＳＴ）や、システム内の各ハードウェア
を制御するためのプログラム（ＢＩＯＳ）などをコード
化して半永久的に格納するために用いられる。

【００２７】ＤＭＡコントローラ７６は、ＭＰＵ７１の
介在なしにメイン・メモリ７４とＩ／Ｏデバイスとの間
でのデータ転送を行うための専用プロセッサである。割
込みコントローラ７７は、バス７２を常時モニタして、
割込み（システム割込み）の発生を検出すると、これを
ＭＰＵ７１（正確にはＢＩＯＳ）に通知するようになっ
ている。

【００２８】ビデオ・コントローラ７８は、ＭＰＵ７１
からの描画命令を実際に処理するためのプロセッサであ
り、処理した描画情報を画面バッファ（ＶＲＡＭ）７９
に一旦書き込むとともに、ＶＲＡＭ７９から描画情報を
読み出して表示装置（例えば液晶表示装置（ＬＣＤ））
８０に出力するようになっている。オーディオ・コント
ローラ８１は、音声信号の入出力を処理するためのプロ
セッサである。オーディオ・コントローラ８１が出力し
た音声信号は、例えばアンプ８２で増幅され、スピーカ
８３から音声出力される。

【００２９】ハードディスク・ドライブ（ＨＤＤ）８４
やフロッピーディスク・ドライプ（ＦＤＤ）８５は、い
わゆる補助記憶装置である。フロッピーディスク・コン
トローラ（ＦＤＣ）８６は、ＦＤＤ駆動用のコントロー
ラである。ＨＤＤ８４、ＦＤＤ８５へのアクセスは、一
般には、オペレーティング・システム内のファイル管理
サブシステムによって管理される。

【００３０】Ｉ／Ｏコントローラ８７は、シリアル・ポ
ート８８、パラレル・ポート８９経由で行う外部デバイ
ス（モデム、プリンタなど）とのデータ入出力を制御す
るためのものである。９０はユーザがキー入力するため
のキーボード、９１は座標入力するためのマウス（又は
トラックポイント（"ＴｒａｃｋＰｏｉｎｔ"は米ＩＢＭ
社の商標））、９２はシステム１００全体の電源投入及
び遮断を指示するための電源スイッチである。

【００３１】電力管理プロセッサ９３は、システム１０
０の低消費電力化（ＰｏｗｅｒＭａｎａｇｅｍｅｎ
ｔ）機能を実現すべく設けられた、周辺コントローラの
１つである。電力管理プロセッサ９３は、電力制御レジ
スタ９４中のビット・セルをオン・オフすることによっ
て、ＦＥＴスイッチ６０を開閉制御して、各ハードウェ
アへの電力供給・遮断を制御することができる（詳細は
Ｂ項参照）。また、電力管理プロセッサ９３は、キーボ
ード９０やマウス９１からの入力動作、バッテリ・パッ
ク２０の残存容量などをモニタして、システム１００が
低消費電力モードに遷移すべきことを示す所定の事象^*
が発生したことを検出すると、バス７２上に割込み要求
を起こすようになっている。

【００３２】過放電保護回路４０は、バッテリ・パック
２０が過放電して転極状態に陥るのを未然に防止するた
めのものであり、本発明の要旨と密接に関係しているハ
ードウェア構成要素の１つである。上述した各ハードウ
ェア・ブロックがバス７２を介して協働的に動作するの
に対して、過放電保護回路４０はバス７２上のデータの
流れとは別個独立に動作する。回路４０の詳細な構成及
び動作特性はＣ項及びＤ項を参照されたい。

【００３３】現在市販されている殆どのＰＣは、参照番
号７１乃至９２に示すハードウェア・ブロックと等価な
ものを備えている。また、ＰＣを構成するためには、他
の多くのハードウェア構成要素を含んでいるが、当業者
には周知であり、説明の簡略化のために省略している。
また、電力管理プロセッサ９３や電力制御レジスタ９４
は既に公知である。例えば本出願人に譲渡されている特
願平０４−５４９５５号明細書（当社整理番号ＪＡ９−
９２−００４）や特願平０５−１８４１８６号明細書
（当社整理番号ＪＡ９−９３−０２０）には、９３や９
４と等価なハードウェア・ブロックについての記載があ
る。また、日本アイ・ビー・エム（株）が市販するＴｈ
ｉｎｋＰａｄ７００Ｃ／７５０／７５５は、９３や９４
と等価なハードウェア構成要素を含んでいる。

【００３４】このようなハードウェア構成を備えたシス
テム１００は、サスペンドやハイバーネーションなどの
低消費電力モードを実現することができる。ここで、シ
ステム１００のモード遷移のオペレーションについて簡
単に説明しておく。ＭＰＵ７１（具体的にはＢＩＯＳ）
は、割込みコントローラ７７から割込みが発生した旨の
通知を受けると、割込みの要求元が電力管理プロセッサ
９３であることを突き止める。そして、発生した事象が
サスペンドを意味するものであれば、ＭＰＵ７１（より
具体的には低消費電力化動作を行わせるプログラム（以
下、ＰＭＣ：Power management Codeともいう））は、
実行中のアプリケーションを中断するとともに、その再
開に必要なデータ（既述）をメイン・メモリ７４内の所
定領域に書き込み、しかる後、電力管理プロセッサ９３
に対してメイン・メモリ７４以外の殆ど全ての電気回路
への給電停止を命令する。また、発生した事象がハイバ
ーネーションを意味するものであれば、ＭＰＵ７１（具
体的にはＰＭＣ）は、実行中のアプリケーションを中断
するとともに、その再開に必要なデータ（既述）をＨＤ
Ｄ８４にセーブして、しかる後、電力管理プロセッサ９
３に対してメイン・メモリ７４を含む殆ど全ての電気回
路への給電停止を命令する。電力管理プロセッサ９３
は、給電停止の命令を受け取ると、電力制御レジスタ９
４中のビット・セルの内容を書き替えて、所望の電気回
路部分への給電を停止する（詳細はＢ項参照）。

【００３５】なお、システム１００は、通常のオペレー
ション・モードから直接ハイバーネーション・モードに
遷移する他、サスペンド・モードを経て段階的に遷移す
る場合もある。後者の場合、データの保管作業のため
に、一旦給電が停止していたＨＤＤ８４への給電が再開
されることになる。したがって、この結果、システム１
００の負荷（消費電力）が急激に増加し、これに引きず
られるようにしてバッテリ・パック２０の出力端子電圧
Ｖ_BATTは一時的に大きく低下することになる。

【００３６】＊所定の事象：「オペレータの最後の入力
動作から所定時間以上経過した」、「バッテリの残存容
量が所定値を下回った」、あるいは「動作モードの遷移
を指示する旨のキー入力があった」など。

【００３７】Ｂ．パーソナル・コンピュータ（ＰＣ）１
００の電力系統図２には、本発明を実現可能なパーソナル・コンピュー
タ１００の電力系統を模式的に示している。

【００３８】バッテリ・パック２０やＡＣ／ＤＣアダプ
タ１０が出力した電力線は、５Ｖの出力電圧を持つＤＣ
／ＤＣコンバータ３０−１と、３．３Ｖの出力電圧を持
つＤＣ／ＤＣコンバータ３０−２の各々に入れられてい
る。図１ではＤＣ／ＤＣコンバータを単一のブロック３
０で示したが、給電先である各電気回路間の駆動電圧の
相違に対応するため、実際には２つのブロック３０−１
と３０−２を含んでいる訳である。

【００３９】ＤＣ／ＤＣコンバータ３０−１が出力する
電力線Ｖ_CC5は、さらに４本のサブ電力線Ｖ_CC5G，Ｖ
_CC5A，Ｖ_CC5B，Ｖ_CC5Pに分岐している。Ｖ_CC5Gは電力管
理プロセッサ９３に、Ｖ_CC5Aはメイン・メモリ７４に、
Ｖ_CC5BはＨＤＤ８４やＦＤＤ８５などのＩ／Ｏデバイス
類に、Ｖ_CC5PはＬＣＤパネル８０に、それぞれ給電する
ための電力線である。各電力線Ｖ_CC5A，Ｖ_CC5B，Ｖ_CC5P
の途上には、各電力線を接続／遮断するためのＦＥＴス
イッチ６０−１，６０−２，６０−３がそれぞれ挿入さ
れている。

【００４０】また、ＤＣ／ＤＣコンバータ３０−２が出
力する電力線Ｖ_CC3は、さらに２本の電力線Ｖ_CC3AとＶ
_CC3Bとに分岐している。Ｖ_CC3Aはメモリ・コントローラ
７３に、Ｖ_CC3BはＭＰＵ７１に、それぞれ給電するため
の電力線である。電力線Ｖ_CC3Bの途上には該電力線を接
続／遮断するためのＦＥＴスイッチ６０−４が挿入され
ている。

【００４１】各ＤＣ／ＤＣコンバータ３０−１，３０−
２が出力する電力線Ｖ_CC5，Ｖ_CC3のサブ電力線の途上に
ＦＥＴスイッチ６０−１，６０−２…が挿入されている
のは、サブ電力線単位で給電を開始及び停止できるよう
にするためである。ＦＥＴスイッチ６０−１，６０−２
…の各ゲート端子は、電力制御レジスタ９４の対応ビッ
ト・セルと電気的に接続している。したがって、電力管
理プロセッサ９３は、電力制御レジスタ９４の各ビット
・セルを設定又は解除することによって、サブ電力線単
位で電力の供給を制御することができる訳である。

【００４２】過放電保護回路４０は、バッテリ・パック
２０の出力端子に並列的に接続され、その端子電圧Ｖ
_BATTをモニタすることによって、システム１００の稼働
状態に応じて過放電（転極）状態に陥る直前の時期を検
出するようになっている。そして、過放電保護回路４０
は、各ＤＣ／ＤＣコンバータ３０−１，３０−２にそれ
ぞれ制御信号４１−１，４１−２を出力することによっ
て、［従来の技術］の項及び図６に既述したものと同様
の機構によってバッテリ・パック２０からの給電路を遮
断できるようになっている。過放電保護回路４０の詳細
な構成及び動作特性については、Ｃ項及びＤ項を参照さ
れたい。

【００４３】既にＡ項で述べたように、ＭＰＵ７１（正
確にはＰＭＣ）は、電力管理プロセッサ９３に対して、
サスペンド要求やハイバーネーション要求を発するよう
になっている。電力管理プロセッサ９３は、これに応答
して、電力制御レジスタ９４の各ビット・セルの設定内
容を変更することによって、所望の給電状態を実現す
る。表１には、通常のオペレーション、サスペンド、サ
スペンド→ハイバーネーション、ハイバーネーションの
各々の動作モードにおけるＶ_CC3B（ＭＰＵ７１），Ｖ
_CC5A（メイン・メモリ７４），Ｖ_CC5B（ＨＤＤ８４）へ
の給電状態を示している。

【００４４】

【表１】

【００４５】通常のオペレーション時には殆ど全ての電
気回路に対して給電がなされており、システム１００全
体の消費電力は高い。これに対し、サスペンドやハイバ
ーネーションの間は、大部分の電気回路への給電が停止
しており、システム１００全体の消費電力は低下してい
る。ところが、サスペンドからハイバーネーションに遷
移する際には、所定のデータをＨＤＤ８４にセーブしな
ければならないので、サブ電力線Ｖ_CC5Bへの給電が一時
的に再開する。当業者には周知なように、ＨＤＤへのア
クセス及びＨＤＤの立上げには、比較的大きな電力を必
要とする。したがって、両低消費電力モード間を遷移す
るための動作時には、システム１００の負荷が急増す
る。そして、容量が有限なバッテリ・パック２０から給
電を受けている場合には、この負荷の増大に伴って、そ
の端子電圧Ｖ_BATTは急激に低下するのである。

【００４６】Ｃ．過放電保護回路４０の構成図３は、過放電保護回路４０の詳細な構成を図解したも
のである。

【００４７】同図において、過放電保護回路４０は、バ
ッテリ・パック２０の出力端子Ｖ_BATTの他、サブ電力線
Ｖ_CC5Bを入力している。サブ電力線Ｖ_CC5Bを入力する理
由は、該電力線はＨＤＤ８４にも電力を供給するものゆ
え、Ｖ_CC5Bの電圧レベルをモニタすることによってシス
テム１００の稼働状態を好適に峻別できるからである。

【００４８】出力端子Ｖ_BATTは、点Ｐで２つに分岐し、
その一方は抵抗体Ｒ１を介して点Ｑに合流している。ま
た、他方は、逆流防止のためのダイオードＤ１と過電流
保護用の抵抗体Ｒ７を介してｎチャネル型ＭＯＳＦＥ
ＴスイッチＳＷ１のゲートに入れられている。また、サ
ブ電力線Ｖ_CC5Bは、２つの抵抗体Ｒ５，Ｒ６で分圧され
てから、ｎｐｎ型トランジスタＴｒ１のベースに入れら
れている。Ｔｒ１のエミッタ側は接地され、コレクタ側
はＦＥＴスイッチＳＷ１のゲートにオア入力されてい
る。ＦＥＴスイッチＳＷ１のドレイン側は接地され、ソ
ース側は抵抗体Ｒ４を経て点Ｑに合流している。点Ｑの
電圧は、抵抗体Ｒ２によって分圧されてから、電圧検出
器４２に入力されている。電圧検出器４２は、［従来の
技術］の項及び図６に記載したものと同様、入力電圧Ｖ
_INが５Ｖ以上であれば出力が付勢され、５Ｖ未満であれ
ば減勢される。また、Ｒ３は電圧検出器４２のためのヒ
ステリシス抵抗である。電圧検出器４２の出力端子は、
バッテリ・パック２０からの給電路を開閉制御するため
の制御信号４１−１，４１−２として、各ＤＣ／ＤＣコ
ンバータ３０−１，３０−２に供給される。

【００４９】この過放電保護回路４０の動作特性につい
ては、Ｄ項を参照されたい。

【００５０】Ｄ．過放電保護回路４０の動作特性過放電保護回路４０は、バッテリ・パック２０の出力端
子に並列的に接続され、その端子電圧Ｖ_BATTを閾値電圧
と比較することによって、過放電（転極）状態に陥る直
前の時期を検出するようになっている。本実施例の過放
電保護回路４０は、さらにサブ電力線Ｖ_CC5Bをモニタす
ることによって、システム１００の稼働状態を判別し、
これに応じて自己の閾値電圧を動的に調整できるように
なっている。

【００５１】Ｄ−１．通常のオペレーション又はハイバ
ーネーション・モードに遷移するときまず、システム１００が通常のオペレーション又はハイ
バーネーション・モードに遷移するときの過放電保護回
路４０の動作特性について説明する。この場合、表１に
示すように、Ｖ_CC5Bはオン状態にあるので、Ｔｒ１は付
勢される。これに応じて、ＦＥＴスイッチＳＷ１は、ゲ
ートが接地されるので、オフ状態になる。

【００５２】図４(a)には、システム１００が通常のオ
ペレーション時又はハイバーネーション・モードに遷移
するときの、過放電保護回路４０の等価回路を示してい
る。同図に示すように、出力端子電圧Ｖ_BATTは抵抗体Ｒ
１，Ｒ２によって分圧されるので、電圧検出器４２には
Ｒ２／（Ｒ１＋Ｒ２）倍された電圧レベルＶ_INが入力さ
れることになる。したがって、この場合の過放電保護回
路４０の閾値電圧Ｖ_TH1は、下式(1)に示す通りとなる。

【００５３】

【数１】

【００５４】システム１００が通常のオペレーション時
やハイバーネーション・モードに遷移する際は、ＨＤＤ
８４への給電が行われており、システム負荷が高い。閾
値電圧を高い値に設定していては、ＨＤＤ８４へのアク
セス動作が急遽起こった場合、過放電保護回路４０は誤
ってバッテリ・パック２０からの給電路を遮断しかねな
い。また、バッテリは放電電流が大きければ出力電圧が
比較的低くても過放電を生じにくくなる、という特性を
持つことが分かっている。これらの事柄を考量すると、
過放電保護回路４０は、より低い値Ｖ_TH1を閾値電圧に
すべきである。例えばバッテリ・パック２０が７本のＮ
ｉＣｄ／ＮｉＭＨバッテリ・セルを直列接続して構成さ
れる場合、Ｖ_TH1≒６．２Ｖ程度が適当であることが経
験的に判っている。本実施例では、Ｒ１＝２０ｋΩ、Ｒ
２＝８５ｋΩを採用しているので、閾値電圧Ｖ_TH1は下
式(2)に示すように最適に設定されている。

【数２】

【００５５】Ｄ−２．サスペンド／ハイバーネーション
・モード又は電源オフのとき次いで、システム１００がサスペンド／ハイバーネーシ
ョン・モード又は電源オフのときの過放電保護回路４０
の動作特性について説明する。この場合、表１に示すよ
うに、Ｖ_CC5Bはオフ状態にあるので、Ｔｒ１は減勢され
る。これに応じて、ＦＥＴスイッチＳＷ１は、ゲートに
端子電圧Ｖ_BATTが印加されるので、オン状態になる。

【００５６】図４(b)には、システム１００がサスペン
ド／ハイバーネーション・モード又は電源オフのとき
の、過放電保護回路４０の等価回路を示している。同図
に示すように、出力端子電圧Ｖ_BATTは抵抗体Ｒ１とＲ
２'（但し、Ｒ２'はＲ２とＲ４を並列接続したものと等
価）によって分圧されるので、電圧検出器４２にはＲ
２'／（Ｒ１＋Ｒ２'）倍された電圧レベルＶ_INが入力さ
れることになる（但し、１／Ｒ２'＝１／Ｒ２＋１／Ｒ
４）。したがって、この場合の過放電保護回路４０の閾
値電圧Ｖ_TH2は、下式(3)に示す通りとなる。

【００５７】

【数３】

【００５８】表１を参照すれば明白なように、システム
１００がサスペンド／ハイバーネーション・モードにあ
るとき電源オフ中は、システム負荷が極めて低い。［従
来の技術］の項で述べたように、バッテリは小さい放電
電流が流れ続けると過放電を起こし易い。したがって、
この場合、過放電保護回路４０は、Ｖ_TH1よりも高い閾
値電圧Ｖ_TH2によって過放電状態を検出する必要があ
る。例えばバッテリ・パック２０が７本のＮｉＣｄ／Ｎ
ｉＭＨバッテリ・セルを直列接続して構成される場合、
Ｖ_TH2≒７．０Ｖ程度にするのが最適であることが経験
的に判っている。本実施例では、Ｒ４＝１２５ｋΩを採
用しているので、閾値電圧Ｖ_TH2は下式(4)に示すように
最適に設定されている。

【００５９】

【数４】

【００６０】Ｅ．追補以上、特定の実施例を参照しながら、本発明について詳
解してきた。しかしながら、本発明の要旨を逸脱しない
範囲で当業者が該実施例の修正や代用を成し得ることは
自明である。例えばファクシミリ機器、移動無線端末や
コードレス電話機、電子手帳、ビデオ・カメラなどの各
種コードレス機器、ワード・プロセッサ等のような、バ
ッテリ駆動式の電気・電子機器に対しても、本発明を適
用することができる。要するに、例示という形態で本発
明を開示してきたのであり、限定的に解釈されるべきで
はない。本発明の要旨を判断するためには、冒頭に記載
した特許請求の範囲の欄を参酌すべきである。

【００６１】

【発明の効果】以上詳記したように、本発明によれば、
低消費電力化などの目的のために電気・電子機器本体側
の稼働状態が変動しても、各状態に応じて好適にバッテ
リの過放電を防止可能なバッテリの過放電保護回路を提
供することができる。したがって、ノートブック・コン
ピュータのようなバッテリ駆動型の電気・電子機器は、
本発明に係る過放電保護回路を備えることによって、突
発的な給電停止を起こすことなく、且つ確実にバッテリ
の過放電を防止することができるのである。

【図面の簡単な説明】

【図１】図１は、本発明を実現可能なパーソナル・コン
ピュータのハードウェア構成を、データの流れに着目し
て示したブロック図である。

【図２】図２は、本発明を実現可能なパーソナル・コン
ピュータの電力系統を模式的に示した図である。

【図３】図３は、過放電保護回路４０の詳細な構成を図
解したものである。

【図４】図４は、過放電保護回路４０の動作特性を説明
するための図であり、より具体的には、図４(a)はシス
テム１００が通常のオペレーション又はハイバーネーシ
ョン・モードに遷移するときの等価回路を示す図であ
り、図４(b)はシステム１００がサスペンド／ハイバー
ネーション・モード又は電源オフのときの等価回路を示
す図である。

【図５】図５は、過放電保護回路を含んだ電気・電子機
器１００の電力系統（従来例）を模式的に示した図であ
る。

【図６】図６は、図５に示した電力系統のうち過放電保
護回路４０及びその周辺部分を詳細に図解した図であ
る。

【符号の説明】

１０…ＡＣ／ＤＣアダプタ、１１…コネクタ部、２０…
バッテリ・パック、２１…コネクタ部、３０…ＤＣ／Ｄ
Ｃコンバータ、３１…レギュレータＩＣ、３２…ＦＥＴ
スイッチ、３３…ダイオード、３４…コイル、３５…キ
ャパシタ、４０…過放電保護回路、４１…制御信号線、
４２…電圧検出器、５０…システム負荷、６０…ＦＥＴ
スイッチ、７１…ＭＰＵ、７２…バス、７３…メモリ・
コントローラ、７４…メイン・メモリ、７５…ＲＯＭ、
７６…ＤＭＡコントローラ、７７…割込みコントロー
ラ、７８…ビデオ・コントローラ、７９…ＶＲＡＭ、８
０…ＬＣＤ、８１…オーディオ・コントローラ、８２…
アンプ、８３…スピーカ、８４…ＨＤＤ、８５…ＦＤ
Ｄ、８６…ＦＤＣ、８７…Ｉ／Ｏコントローラ、８８…
シリアル・ポート、８９…パラレル・ポート、９０…キ
ーボード、９１…マウス／トラックポイント、９２…電
源スイッチ、９３…電力管理プロセッサ、９４…電力制
御レジスタ、

Claims

【特許請求の範囲】

【請求項１】バッテリ駆動型の電気・電子機器内で用い
られ、バッテリの過放電を防止するための過放電保護回
路において、前記電気・電子機器の稼働状態に応じて閾
値電圧を選択する手段と、前記バッテリの出力端子電圧
を前記選択された閾値電圧と比較する比較手段と、前記
バッテリの給電路を開閉するための開閉手段と、前記比
較手段における比較結果に応じて前記開閉手段を制御す
るための制御手段と、を具備することを特徴とするバッ
テリの過放電保護回路
【請求項２】バッテリ駆動型のパーソナル・コンピュー
タ内で用いられ、バッテリの過放電を防止するための過
放電保護回路において、前記パーソナル・コンピュータ
の稼働状態に応じて閾値電圧を選択する手段と、前記バ
ッテリの出力端子電圧を前記選択された閾値電圧と比較
する比較手段と、前記バッテリの給電路を開閉するため
の開閉手段と、前記比較手段における比較結果に応じて
前記開閉手段を制御するための制御手段と、を具備する
ことを特徴とするバッテリの過放電保護回路
【請求項３】前記パーソナル・コンピュータは、消費電
力が相違する２以上の動作モードを持つことを特徴とす
る請求項２に記載のバッテリの過放電保護回路
【請求項４】前記選択手段は、前記パーソナル・コンピ
ュータ内での消費電力が高い間は比較的低い閾値電圧を
選択し、消費電力が低い間は比較的高い閾値電圧を選択
することを特徴とする請求項２又は請求項３のいずれか
に記載のバッテリの過放電保護回路
【請求項５】バッテリ駆動型でハードディスク・ドライ
ブを含むパーソナル・コンピュータ内で用いられ、バッ
テリの過放電を防止するための過放電保護回路におい
て、前記ハードディスク・ドライブへの給電が行われて
いるか否かに応じて閾値電圧を選択する手段と、前記バ
ッテリの出力端子電圧を前記選択された閾値電圧と比較
する比較手段と、前記バッテリの給電路を開閉するため
の開閉手段と、前記比較手段における比較結果に応じて
前記開閉手段を制御するための制御手段と、を具備する
ことを特徴とするバッテリの過放電保護回路
【請求項６】前記選択手段は、前記ハードディスク・ド
ライブへの給電が行われている間は比較的低い閾値電圧
を選択し、前記ハードディスク・ドライブへの給電が行
われていない間は比較的高い閾値電圧を選択することを
特徴とする請求項５に記載のバッテリの過放電保護回路