TWI334979B - Method and apparatus and machine-readable storage medium for a zero voltage processor sleep state - Google Patents

Description

1334979 (1) 九、發明說明 【發明所屬之技術領域】 本發明之實施例係有關電子系統及電源管理之領域。 更具體而言，本發明之實施例係有關一種零電壓處理器休 眠狀態的方法及裝置。 【先前技術】 當趨勢朝向具有更多電晶體及更高頻率之諸如中央處 理單元（Central Processing Unit ;簡稱 CPU)等的先進 微處理器持續成長時，電腦設計者及製造商經常要面對電 力及能量消耗的對應增加。尤其在行動裝置中，更高的電 力消耗可能導致過熱（過熱對性能可能有不利的影響）， 且可能大幅減少電池的使用時間。因爲電池通常具有有限 的容量，所以在超過所需的效能下運行行動裝置的處理器 時，可能會比預期更快速地用完電池的容量。 因此，電力消耗持續成爲其中包括膝上型電腦、無線 手機、個人數位助理等的行動裝置之一重要課題。例如’ 在目前的行動裝置中，爲了解決功率消耗的顧慮，可根據 減少的活動或需求，而將某些組件置於較低功率的休眠狀 能〇 在一方法中，作業系統可支援諸如進階組態設定及電 源介面（Advanced Configuration and Power Interface ;簡 稱 ACPI )(例如，2004 年 6 月公佈的 Advanced Configuration and Power Interface，Ver. x28 5 )等內建的 (2) 1334979 及（或） 略。在該 高頻下工 核心時脈 核心時脈 處理器時 的處理器 更深度休 態。這些 電源狀態 間以及省 ACPI 可 槽。ACPI I/O )控 置於該等 可將來自 該晶片組 狀態。由 之間轉變 使用時間 電源管理軟體介面。ACPI描述其中包括處理 晶片組可支援的各種 “C狀態”之電源管理策 策略中，係將 C0定義爲處理器係在高電壓及 作之執行時狀態。係將 C1定義爲在內部停止 之自動暫停狀態。係將 C2定義爲在外部停止 之停止時脈狀態。係將 C3定義爲關閉所有的 脈之深度休眠狀態，並將 C4定義爲停止所有 時脈且將處理器電壓降低到一較低資料保持點之 眠狀態。也已提議各種額外的更深度休眠電源狀 額外的電源狀態之特徵在於：具有 C1至 C4 的相同語義，但是具有不同的進入/退出延遲時 電特性。 在作業時，爲了進入該等更深度休眠狀態， 偵測對行動處理器沒有新的或待處理的中斷之時 策略然後使用一輸入/輸出（Input/Output ;簡稱 制器或其他的晶片組功能，以便將該行動處理器 更深度休眠狀態。 一旦該處理器被置於更深度休眠狀態之後， 作業系統或另一來源的一中斷事件或中斷傳送到 ，且該晶片組然後讓該處理器退出該更深度休眠 於在其中包括更深度休眠狀態的各電源管理狀態 的能力，所以可減少功率消耗，並可增加電池的 目前，當該 I/O控制器或其他積體電路觸發諸如 (3) (3)1334979 DPRSLPVR信號或其他類似的信號等的平台‘‘更深度休 眠”信號時’參照一處理器穩壓電路中之外部參考電壓， 並調整到該參考電壓，而執行進入更深度休眠狀態。該穩 壓器然後自一第一電壓轉變到與該更深度休眠狀態相關聯 的一第二較低之電壓。於退出該更深度休眠狀態時，在類 似的規定時間範圍下進行沿著另一方向的電壓轉變。 如前文所述，獲得低功率休眠狀態對實現行動裝置的 較佳之電池使用時間是重要的。行動裝置市場是競爭激烈 的產品空間，且在此空間中進展的一關鍵性領域即是用來 維持電池使用時間的低功率解決方案。 但是很不幸，行動裝置中之處理器的現有的更深度休 眠狀態仍然耗用不可忽視的電量，這是因爲仍然需要將電 壓施加到處理器，且無法完全停止供電。 【發明內容】 本發明之實施例係有關一種零電壓處理器休眠狀態的 方法及裝置。一處理器可包含一專用快取記憶體。一穩壓 器可被耦合到該處理器，以便將一工作電壓提供給該處理 器》在轉變到該處理器的零電壓電源管理狀態期間，可將 該穩壓器施加到該處理器的該工作電壓降低到大約爲零， 且可將與該處理器相關聯的狀態變數儲存到該專用快取記 憶體。 【實施方式】 (4) (4)1334979 在下文之說明中，將詳細說明本發明的各實施例。然 而，係爲了有助於對本發明的了解，並爲了說明用來實施 本發明的實施例，而包含這些細節。不應將這些細節用來 將本發明限制在所述之特定實施例，這是因爲其他的變化 及實施例也是可能的且仍係在本發明的範圍內。此外，雖 然述及了許多細節，以便提供對本發明的實施例之徹底了 解，但是熟悉此項技術者當可了解：這些特定細節不是實 施本發明的實施例所必須的。 在下文之說明中，係爲了解說，而述及一些特定的組 件、電路、狀態圖、軟體模組、系統、以及時序等的項目 。然而，我們當了解，其他的實施例適用於諸如其他類型 的組件、電路、狀態圖、軟體模組、系統、及（或）時序 〇 請參閱第 1圖，在一實施例中，於步驟（105)中 ，諸如一處理器等的一積體電路裝置啓動轉變到一零電壓 電源管理狀態。該零電壓電源管理狀態可以是諸如根據進 階組態設定及電源介面（ACPI )規格 2.0a版（2002年 3 月由 Compaq Computer Corporation、Intel Corporation 、Microsoft Corporation、Phoenix Technologies Ltd.、以 及 Toshiba Corporation公佈）。在該轉變間，於步驟（ 110)中，儲存該處理器的關鍵性狀態。處理器的關鍵性 狀態包括與架構、微架構、除錯狀態相關聯的狀態變數、 及（或）與該處理器相關聯的類似狀態變數。然後在步驟 (115)中，將該處理器的工作電壓降低到大約爲零，使 -8- (5) (5)1334979 該處理器處於具有極低電力消耗特性之一極深度休眠狀陣、 。後文中提及處理器或CPU的狀態或關鍵性狀態時，其 意義將包括與該處理器或 CPU相關聯的狀態變數。 然後在步驟（12〇)中’該處理器回應接收到退出零 電壓電源管理狀態的一要求，而在一較高的參考工作電壓 下退出該零電壓電源管理狀態。在步驟（125)中，也還 原與該處理器相關聯的關鍵性狀態變數。請注意，在某些 實施例中’該參考工作電壓可以是諸如最低主動狀態工作 電壓。 下文的說明中將提供該實施例及其他實施例的進一步 細節。 可以硬體、韌體、及軟體的其中之一或其組合實施本 發明的實施例。亦可將本發明的實施例全部或部分地實施 爲機器可讀取的媒體中儲存的指令，且至少一處理器可讀 取並執行該等指令，以便執行本發明中述及的作業。機器 可讀取的媒體可包括用來儲存或傳輸機器（例如，電腦） 可讀取的形式的資訊之任何機構。例如，機器可讀取的媒 體可包括：唯讀記憶體（Read Only Memory ;簡稱 ROM );隨機存取記憶體（Random Access Memory:簡稱 RAM )、磁碟儲存媒體；光學儲存媒體；快閃記憶體裝置 ;電信號、光信號、聲音信號、或其他形式的傳播信號（ 例如，載波、紅外線信號、及數位信號等的信號）：以及 其他媒體。 第 2圖是可實施一或多個實施例的零電壓電源管理 -9- (6) 1334979 狀態轉變方法的一例示系統（200 )。請注意，第 被分成第 2A及 2B 圖。系統（200)可以是一 型或膝上型電腦系統，或者可以是諸如行動裝置、 位助理、無線電話/手機、等任何不同類型的電子 或者甚至可以是諸如桌上型電腦或企業運算系統等 動系統。其他類型的電子系統也是在各實施例的範 系統（200)包含一處理器（205)、一平台層 脈產生器（211)、被耦合到處理器（ 2 05 )之一穩 2 1 2 )、經由一匯流排（2 1 7 )而被耦合到處理器 之一記億體控制中心（215)、可包含一或多個隨 記憶體（RAM )、快閃記憶體、及（或）另一類型 體之一記憶體（220 )、經由一匯流排（227 )而被 記憶體控制中心（2 1 5 )之一輸入/輸出（I/O )控制 225 )、以及經由匯流排（232 )而被耦合到I/O 心（225 )之一大量儲存裝置（23 0 )。在一實施例 然系統（ 200 )可以是具有所述該等子系統之一行 ，但是我們當了解，系統（ 200 )可以是具有較多 的所述子系統之不同類型的行動裝置或非行動裝置 在一實施例中，處理器（205 )可以是諸如 Pentium®處理器的後繼處理器（其中包含一或多 核心（320 )及（322 )、以及用來處理指令之至少 單元（310))等的一Intel® 架構微處理器。在 施例中，處理器（ 205)可包含 Intel SpeedStep® 或提供兩個或更多個電壓/頻率工作點的與電源管 2圖 筆記本 個人數 系統’ 的非行 圍內。 級的時 壓器（ (205 ) 機存取 的記憶 耦合到 中心（ 控制中 中，雖 動裝置 或較少 〇 Intel 個處理 一執行 該等實 技術、 理有關 -10- (7) (7)1334979 之另一技術。可將一相關聯的時脈/電源管理單元（ 350) 包含在處理器（ 205)中’以便控制兩個或更多個電壓/頻 率對間之轉變。 在一實施例中’處理器（205)可以是諸如—數位信 號處理器、一嵌入式處理器、或來自一不同來源的微處理 器等的一不同類型之處理器。 此外，處理器（205)可包含該處理器進入零電壓休 眠狀態時可被用來儲存該處理器的關鍵性狀態變數之一專 用快取記億體（3 4 0 )(例如’同步隨機存取記憶體（ Synchronous Random Access Memory ；簡稱 SRAM)，且 將於下文中說明該專用快取記億體。快取記憶體可被內建 於該處理器的晶片’或被封裝到與處理器晶片相同的外殻 內β 當 Intel SpeedStep®技術或另一類型的電源管理技 術被包含在處理器（205)中時，與該技術相關聯的可用 電壓/頻率對包含一最低電壓/頻率對，該最低電壓/頻率對 係對應於與全功能作業模式下的處理器（ 205)相關聯之 一最低主動模式工作電壓及一最低工作頻率。在本說明書 中可將該等電壓及頻率分別稱爲最低工作電壓及最低工作 頻率、或最低主動模式工作電壓及頻率。可將其他可用之 電壓/頻率對稱爲工作電壓/頻率對，或簡單地稱爲其他電 壓/頻率或頻率/電壓對。 亦可將零電壓進入/退出邏輯（354)包含在處理器（ 2〇5)中’且可被設置在電源管理單元（350)之內或之外 -11 - (8) (8)1334979 ，以便控制進入及退出在本說明書中也被稱爲 C6狀態 之零電壓休眠狀態。 後文中將更詳細地說明該低功率零電壓處理器休眠狀 態。 亦可包含一零電壓進入/退出邏輯（ 354)可存取的一 電壓識別（Voltage Identification ;簡稱 VID )記憶體（ 352)，用以儲存一電壓識別碼查詢表。該 VID記憶體 可以是一晶片內建或晶片外部的暫存器或其他類型的記憶 體，且可諸如經由軟體、基本輸入/輸出系統（Basic Input/Output System :簡稱 B10 S )程式碼（2 7 8 )(該 BIOS程式碼可被儲存在韌體控制中心（279 )或另一記 憶體中）、作業系統、或其他韌體而將 VID資料載入該 記憶體，且（或）VID資料可以是硬碼式（hardcoded) 資料。或者，邏輯（350)可以其他方式存取其中包含 VID資料及相關資料之一軟體査詢表。亦可以熔絲（fuse )型記憶體（例如，可程式唯讀記憶體（Programmable ROM ;簡稱 PROM )之方式將該 VID 資訊儲存在該 CPU 中。 亦可提供一類比至數位轉換器（Analog-to-Digital Converter ;簡稱 ADC) (356)，作爲零電壓進入/退出 邏輯（3 54 )的一部分，用以監控供應電壓位準，並提供 將於下文中更詳細地說明的一相關聯之數位輸出。 穩壓器（212)將一供應工作電壓提供給處理器（20 5 )，且可根據 Intel行動裝置電壓調整功能（Intel 1334979 Ο)

Mobile Voltage Positioning ;簡稱 IMVP)規格的一版本 (例如’ 1M VP-6規格）而操作。在這些實施例中，穩壓 器（2 1 2 )被耦合成執行下列功能：經由—匯流排（2 3 5 ) 而自處理器（205 )接收 VID信號，且回應 VID信號 ，而將相關聯的工作電壓經由一信號線（240)提供給處 理器（205)。穩壓器（212)可包含零電壓休眠邏輯（ 302) ’該零電壓休眠邏輯（302)回應一或多個信號，而 將提供給處理器（205)的電壓（240)降低到零狀態，然 後在退出該零電壓休眠狀態之後，再度將提供給該處理器 的電壓提高回來。在其他實施例中，可使用不同類型的穩 壓器，其中包括根據不同規格的穩壓器。此外，在某些實 施例中，可將該穩壓器與系統（ 200 )的其中包括處理器 (205 )之另一組件整合。我們當了解：是設計上的考慮 而定，該穩壓器可以與或可以不與該 CPU整合。 記憶體控制中心（2 1 5 )可包含圖形及記憶體控制功 能，且可替代性地被稱爲圖形及記憶體控制中心（ G r a p h i c s a n d M e m o r y C ο n t r ο 1 H u b ;簡稱 G / M C Η )或北 橋晶片。圖形及記憶體控制中心（2 1 5 )及I/O控制中心 ( 22 5)(也可被稱爲南橋晶片）可被共同地稱爲晶片組 。在其他實施例中，可以不同的方式分割晶片組的功能’ 且（或）可使用不同數目的積體電路晶片以實施晶片組功 能。例如，在某些實施例中，可使用一些各別的積體電路 裝置以提供圖形及記憶體控制中心的功能。 —實施例的I/O控制中心（2 2 5 )包含在本說明書中 -13- (10) (10)1334979 可被替代性地稱爲 C狀態控制邏輯之電源管理狀態控制 邏輯（242 )。電源管理狀態控制邏輯（242 )可以獨立自 主的方式或回應作業系統或其他軟體或硬體事件之方式， 控制與處理器（205 )相關聯的某些電源管理及（或）正 常作業狀態間之轉變的各方面。例如，對於至少支援被稱 爲 C0、C1、C2、及 C4的主動模式及電源管理狀態之 Intel®架構處理器而言，電源管理狀態控制邏輯（242 ) 可使用將於下文中更詳細地說明之停止時脈（STPCLK# ) 、處理器休眠（SLP#)、深度休眠（DPSLP#)、更深度 停止（DPRSTP#)、及（或）停止處理器（STPCPU# )信 號中之一或多個信號，而至少部分地控制至少一子集的這 些狀態間之轉變。 此外，在一實施例中，可將來自 I/O控制中心（225 )的電壓（VI/0 ( 349 ))提供給處理器（205 )，以便將 足夠的電力提供給專用快取記憶體（340 )，使其在因工 作電壓（240 )被降低到零狀態而使處理器（20 5 )的其餘 部分功率下降時，可儲存與處理器（ 20 5 )相關聯的關鍵 性狀態變數。 對於支援不同的電源管理及（或）正常作業狀態之其 他類型的架構及（或）處理器而言，電源管理狀態控制邏 輯（ 242 )可使用可能類似於或不同於第 2圖所示的信 號之一或多個信號，而控制兩個或更多個不同的電源管理 及（或）正常作業狀態間之轉變。 大量儲存裝置（ 230)可包括一或多個唯讀光碟（ -14- (11) (11)1334979

Compact Disc Read-Only Memory ;簡稱 CD-ROM )機及 相關聯的光碟、一或多個硬碟機及相關聯的硬碟、及（或 )運算系統（ 200 )可經由一網路而存取的一或多個大量 儲存裝置。諸如光碟機及相關聯的媒體等的其他類型之大 量儲存裝置也是在各實施例的範圍內。 在一實施例中，大量儲存裝置（ 230 )儲存一作業系 統（245 )，該作業系統（245 )包含用來支援進階組態設 定及電源介面（ACPI )規格的現有及（或）後繼版本之程 式碼（ 2 5 0 )。如將於下文中更詳細說明的，ACPI可被 用來控制電源管理的某些方面。作業系統（245 )可以是 Windows ™ 或 Microsoft Corporation (位於 Redmond, Washington)供應的另一類型的作業系統。或者，可將諸 如 Linux作業系統等的不同類型之作業系統及（或）基 於不同類型的作業系統之電源管理用於其他實施例。此外 ，可以不同的軟體或硬體提供本說明書中以與 ACPI相 關聯的方式述及之電源管理功能及能力。 此外，我們當了解，系統（ 200 )可包含諸如陰極射 線管（Cathode Ray Tube :簡稱 CRT )或液晶顯示器（ Liquid Crystal Display ;簡稱 LCD )等的一顯示裝置，用 以向使用者顯示資訊。此外，系統（ 200 )可包含其中包 括文數字鍵及其他鍵的一文數字輸入裝置（例如，一鍵盤 )，用以將資訊及命令選擇傳送到處理器（ 205 )。額外 的使用者輸入裝置可以是諸如滑鼠、軌跡球、軌跡板、觸 控筆、或游標方向鍵等的游標控制裝置，用以將方向資訊 -15- (12) (12)1334979 及命令選擇傳送到處理器（205 )，並用以控制顯示裝置 上的游標移動。 可被包含在該系統中的另一裝置是可被用來在諸如紙 、軟片、或類似類型的媒體等的媒體上列印指令、資料、 或其他資訊之一硬式拷貝裝置。此外，或可在系統（200 )中包含諸如喇卩八及（或）麥克風（圖中未示出）等的一 聲音記錄及播放裝置’用以作爲聲音的介面。 當系統（200)是—行動或可攜式系統時，可包含一 電池或電池連接器（255)以便唯一地或在沒有另一類型 的電源時供電，以便操作系統（200 )。此外，在某些實 施例中，可經由諸如一無線區域網路（Wireless Local Area Network;簡稱 WLAN)裝置（261)將一天線（260 )包含到及耦合到系統（200 )，以便將無線連線提供給 系統（200 )。 WLAN裝置（261)可包含一可採用無線應用協定（ Wireless Application Protocol)之無線通訊模組，用以建 立一無線通訊通道。該無線通訊模組可實施諸如於1999 年發佈之電機及電子工程師協會（Institute of Electrical and Electronic Engineers ;簡稱 IEEE ) 802.1 1 標準 IEEE std. 8 02·1 1等的一無線連網標準。 我們當了解：在一實施例中，第 2圖所示之處理器 (205 )可在各種已知 C狀態之間轉變。處理器（205 ) 的正常作業狀態或主動模式是處理器主動地處理指令之 C0狀態。在 C0狀態中，處理器（205 )係處於可由最 -16- (13) (13)1334979 高電壓/頻率對提供電壓/頻率設定値之一高頻模式（High-Frequency Mode ；簡稱 H F Μ )中 ° 爲了諸如省電及（或）降低熱負載，於可能時可將處 理器（205 )轉變到一較低電源狀態。例如，處理器（205 )可回應諸如微碼等的韌體、諸如作業系統（245 )等的 軟體、或在某些例子中之 ACPI軟體，執行一HALT或 MWAIT指令（圖中未示出），而自 C0狀態轉變到 C1 或自動暫停狀態。在該 C1狀態中，可將處理器（205 ) 電路的各部分功率下降，並可選通本地時脈。 諸如於 I/O控制器（ 225 )觸發 STOPCLK#或類似 的信號時，該處理器可轉變到也被稱爲停止允許（stop grant )或休眠狀態之 C2狀態^ I/O控制中心（225 )可 回應作業系統（245 )決定應進入一較低電源模式且經由 ACPI軟體（ 2 5 0 )指示該決定，而觸發該 STPCLK#信 號。尤其可將一或多個 ACPI暫存器（圖中未示出）包 含在I/O控制中心（225)中，且 ACPI軟體（250)可 寫到這些暫存器，以便控制各狀態間之至少某些轉變。在 C2狀態下的作業期間，可使處理器（205 )的一些部分功 率下降’並可選通內部及外部核心時脈。在某些實施例中 ’該處理器可直接自 C0狀態轉變到 C2狀態。 同樣地’處理器（205 )可回應 I/O控制器（225 ) 或其他晶片組功能觸發一CPUSLP#信號且隨即觸發一 DPSLP#信號或其他類似信號，而轉變到也被稱爲深度休 眠狀態之 C3狀態。在該深度休眠狀態中，除了使內部 -17- (14) (14)1334979 處理器電路功率下降之外’可關閉處理器（205)中之所 有鎖相迴路（Phase Locked Loop;簡稱 PLL)。此外’ 在某些實施例中，一STOP_CPU信號可被輸入/輸出控制 器（225)觸發且被時脈產生器（211)接收，而使該時脈 產生器暫停被傳送到 CPU ( 205 )之時脈信號 CLK。 在第 2圖所示之系統（ 200 )中，可諸如回應 ACPI 軟體（250 )偵測到已沒有任何待處理的處理器中斷，而 進行轉變到 C4狀態或轉變到零電壓休眠狀態。ACPI軟 體可使 I/O控制中心（ 225 )觸發一或多個諸如例示的更 深度停止（DPRSTP#)信號及例示的 DPSLP#信號等的 電源管理相關信號，而執行上述步驟。該更深度停止（ DPRSTP# )信號被自該晶片組直接提供給該處理器，並使 該處理器上之時脈/電源管理邏輯（ 3 50 )啓動一低頻模式 (Low Frequency Mode;簡稱 LFM)。在該低頻模式中 ，該處理器可轉變到諸如最低或另一低工作頻率。 如將於下文中說明的’根據本發明的某些實施例， DPRSTP#信號的觸發可進一步使內部 VID目標被設定 到零電壓位準，而使穩壓器（2 1 2 )將零工作電壓施加到 處理器（205)，因而該處理器轉變到一具有極低電力消 耗特性之極深度休眠狀態。 根據本發明之一實施例，諸如處理器（205)等的一 積體電路可啓動轉變到一零電壓電源管理狀態。在一例子 中，處理器（205 )可以是一中央處理單元（CPu ( 205 ) )。此外’該零電壓管理狀態可以是諸如根據ACPI標 -18- (15) (15)1334979 準的一更深度休眠狀態。在該轉變期間，可儲存 CPU ( 20 5 )的關鍵性狀態。例如，可將與 CPU ( 205 )相關聯 的關鍵性狀態變數儲存在專用快取記憶體（SRAM) (340 )中。 然後可將 CPU ( 205 )的工作電壓降低到零，使 CPU ( 205)處於具有極低電力消耗特性的一極深度休眠 狀態。使用零電壓休眠狀態邏輯（ 302)的穩壓器（212) 尤其可將工作電壓（240 )降低到零。如前文所述，可配 合 CPU (205)的時脈/電源管理邏輯（350)之零電壓進 入/退出邏輯（354)而執行上述步驟。 在一實施例中，當配合 ACPI標準而實施時，該零 電壓電源管理狀態可被稱爲 C6狀態。 然後，CPU ( 205 )回應接收到退出該零電壓電源管 理狀態之一要求，而在一較高的參考工作電壓下退出該零 電壓電源管理狀態。如前文所述，尤其在 CPU ( 205 )的 零電壓進入/退出邏輯（354)及穩壓器（212)的零電壓 休眠邏輯（302)之控制下，穩壓器（212)可將參考工作 電壓（240 )提高到一適當的位準，使 CPU ( 205 )可正 確地工作。然後自專用快取記憶體（34〇 )還原 CPU ( 205 )的關鍵性狀態變數。 因此，該電源管理機制可讓 CPU ( 205 )執行下列作 業：儲存其狀態，關閉電源，然後於需要時被喚醒，還原 關鍵性狀態，且繼續回到該 CPU於休眠前所處的狀態。 在某些實施例中，可在無須來自作業系統（ 245 )的明確 -19- (16) (16)

1334979 支援之情形下，在相當短的一段延遲時間內完 驟。

更具體而言，在一實施例中’於零電壓廣 態（該狀態可根據 ACPI標準而被稱爲 C6 CPU ( 205 )的關鍵性狀態被儲存在可由I/O (V丨/〇) ( 349 )供電之專用休眠狀態 SRAM (340)中，而 CPU (205)的核心工作電壓 降低到大約 0伏特。此時，CPU ( 205 )幾寻 且消耗極少的電力。 於發生一退出事件時，CPU ( 205 )( VID程式碼（235))指示穩壓器（212)將 240 )提高回來，重新鎖定該鎖相迴路（PLL ) 脈/電源管理邏輯（3 50 )及零電壓進入/退出j 而使時脈回復。此外，CPU ( 205 )可執行一 業，以便清除狀態，然後可自專用休眠狀態 記憶體（340 )還原 CPU ( 2 0 5 )的狀態，且, )繼續回到先前執行流中所處的狀態。可在 硬體中於極短的一段時間（例如，大約 行上述這些作業，使其對作業系統（245 )而 ，並退出現行的電源管理軟體基礎結構。 在一實施例中，該方法尤其適用於具有多 心之 CPU ( 20 5 )。在該例子中，將以舉例之 心（320 )(例如，核心 #0 )及核心（322 ) 心 # 1 )，亦即，一個雙核心的 C P U。然而， :成上述的步 丨理器休眠狀 狀態）下， 電源供應器 快取記憶體 (240 )則被 i完全斷電， 諸如利用一 工作電壓（ ，並經由時 羅輯（3 54 ) 內部重定作 SRAM 快取 靈理器（205 CPU ( 205) 微秒）內執 言是透通的 個處理器核 方式說明核 (例如，核 我們當了解 -20- (17) (17)1334979 ，可使用任何適當數目的 CPU核心。在該雙核心結構中 ，CPU核心（3 20 )及（322 )使用一共用快取記憶體（ 330)。例如，該共用快取記憶體（330)可以是可被核心 (320 )及（322 )共用的一第二階（L2 )快取記憶體（ 3 3 0 )。 此外，每一核心（320 )及（322 )包含一核心識別碼 (321)、微碼（323)、一共用狀態（324)、以及一專 用狀態（3 25 )。係將核心（3 20 )及（322 )的微碼（323 )用來執行 CPU狀態的儲存/還原功能，且微碼（3 23 ) 被用於配合 CPU ( 205 )的時脈/電源管理邏輯（3 5 0 )之 零電壓進入/退出邏輯（3 54 )執行零電壓處理器休眠狀態 時之資料流動。此外，如將於下文中更詳細說明的，專用 休眠狀態 SRAM快取記憶體（340 )被用來儲存該等核 心之狀態。 我們當了解，系統（ 200 )及（或）各實施例的其他 系統可包含第 2圖中並未示出的其他組件或元件，且（ 或）並非第 2圖所示之所有元件都出現在所有實施例的 系統中。 請簡略地參閱第 3圖，第 3圖是根據本發明的一 實施例的專用休眠狀態 SRAM快取記憶體（ 340 )及一 SRAM介面（364)的一例子之一方塊圖。當 CPU (205 )處於前文所述之零電壓休眠狀態（例如，C6狀態）時 ，專用休眠狀態 SRAM快取記憶體（3 40 )可儲存與架 構、微架構、除錯狀態、以及微碼修補程式相關聯的狀態 -21 - (18) (18)1334979 變數。SRAM(340)的容量可以是每一 CPU核心有 8 KB (千位元組），且其寬度可以是 32位元，且可由時 脈/電源管理邏輯（3 5 0 )對其執行時脈控制。如前文所述 ，可由I/O電壓（VI/0 ) ( 349 )供電給專用休眠狀態 SRAM快取記憶體（340)，以便在 CPU(205)的工作 電壓被關閉時，保持該專用快取記憶體（ 340 )的內容。 可將專用休眠狀態 SRAM ( 340 )組織爲具有 2千 條目且每一條目之容量爲 32位元，且專用休眠狀態 SRAM ( 3 40 )可具有用於單一位元錯誤偵測及修正之錯誤 修正碼（ECC )。資料路徑可以是 32位元，且支援陣列 中之 2時脈週期存取時間。如第 3 圖所示，SRAM介 面（3 64 )可包含來自使用 32位元資料的一資料緩衝器 (3 70 )之 32位元資料匯流排。 在一例子中，可以一種簡單的方式將一控制暫存器匯 流排介面用來作爲該微碼的介面，該方式爲使用一前端叢 集介面，以減少定址到該 SRAM的複雜性。該介面可使 用 2千個控制暫存器及一種兩層級的定址機制。可將兩 個暫存器規定爲定址到該 SRAM，其中第一暫存器可以是 —SRAM 基址暫存器，且第二暫存器可以是一SRAM 資料暫存器。微碼可在開始存取該 SRAM之前，先將該 基址暫存器初始化。可將該基址暫存器的內容用來作爲該 SRAM的索引，以供下一次對該資料暫存器進行的讀取/ 寫入。在每一次存取該資料暫存器之後，可將該 SRAM 的索引自動遞增一。 -22- (19) (19)1334979 如第 3 圖所示，在一例子中，SRAM 介面（364 ) 可包含一資料緩衝器（3 70 )，該資料緩衝器（3 70 )根據 來自位址解碼器（3 80 )的讀取/寫入致能信號而將 32位 元的緩衝儲存資料移進/移出 SRAM( 340 )。位址解碼器 (3 80 )將一寫入致能信號傳送到基址暫存器（3 82 )，傳 送一重定指標信號。可將基址暫存器（3 82 )用來遞增暫 存器（3 84 )，該暫存器（384 )係以一12位元的指標 以及一2位元的讀取/寫入致能信號對 SRAM (340)進 行操作。可將基址暫存器（382)的內容用來作爲該 SRAM的索引，以供進行對該資.料暫存器的次一讀取/寫 入作業。在每一次存取該資料暫存器之後，可將該 SRAM 的索引自動遞增一。此外，根據一重定指標，暫存器（ 3 84 )可重定該 SRAM。 現在請參閱第 4圖，第 4圖是可根據本發明之一 實施例而用來進入零電壓處理器休眠狀態的一程序（400 )之一流程圖。在一實施例中，可由 CPU ( 205 )的 CPU核心（ 320 )及（ 322 )之微碼（ 323 )指示下文中之 步驟序列。在述及 C6狀態的該 ACPI實施例中，如前 文所述，可經由一 MWAIT指令而啓動進入該零電壓處 理器休眠狀態。 自軟體的觀點而論，每一 CPU核心（320)及（322 )可獨立地執行該 MWAIT指令。然而，在一實施例中 ’ CPU核心（320 )及（3 22 )使用一 L2共用快取記憶 體（330)及相同的電壓層（voltage plane)。因此，在該 -23- (20) 1334979 實施例中，CPU (205)中需要有對封裝層級的 • 尤其是 C6狀態）之硬體協調。 . 在該實施例中，每一核心（320)及（322) MWAIT指令，並啓動 CPU核心進入一等候狀 ’ CC6)，且先等候其他核心也進入該 CC6狀 整個封裝（例如，包含核心（320)及（322)) 稱爲封裝 C6休眠狀態之休眠狀態。 # 請特別檢視第4圖，該圖提供了進入零電 休眠狀態之圖式。如第 4圖所示，當啓動該零 器休眠狀態時，每一核心獨立地執行狀態儲存。 視 CPU核心 #0 ( 3 20 )，在步驟（402 )中，| 核心 係處於主動狀態，然後在步驟（404) 一零電壓休眠狀態命令（例如，經由一休眠或 指令）。在步驟（406 )中，回應該休眠命令的 將 CPU核心（ 320 )的狀態儲存到專用快取記傾 #)。該等狀態包括專用狀態（ 325 )及共用狀態< - 然後在步驟（408)中，CPU核心（ 320)進入 眠狀態（例如，CC6狀態），在該 CC6狀態 核心（3 2 0 )先等候其他核心也進入 C C 6狀態 個封裝才可轉變到整體封裝的休眠狀態（例如， )° 在相同的方式下，於步驟（414)中，另— 心（例如’ CPU核心 #1 ( 322 ))同樣地指示 令（例如，MWAIT指令），且在步驟（418) C狀態（ 可執行一 態（例如 態，然後 可進入被 壓處理器 電壓處理 尤其請檢 舊一CPU 中，發出 MWAIT 發出，而 I體（340 :324 )。 —第一休 中，CPU ，然後整 C6狀態 CPU核 一休眠指 中，也將 -24- (21) (21)1334979 其狀態儲存到專用快取記憶體（340 )。然而，在此種情 形中，因爲該核心是進入休眠狀態的最後一個核心，所以 在步驟（416)中，共用快取記憶體（330)的內容也被取 出，且在步驟（418 )中被儲存到專用快取記憶體（340 ) 。然後在步驟（420 )中，CPU核心（322 )也同樣地進 入一休眠狀態（例如，CC6狀態）。 請注意，CPU核心（320)及（322)之微碼（323) 通常需要知道哪些控制暫存器的內容需要針對該零電壓處 理器休眠狀態而被儲存及還原。這份暫存器清單可以是 CPU ( 205 )中之所有暫存器的一子集。例如，可將該清 單儲存爲一位元向量（例如，長度爲 1024位元）。該 向量中之每一位元可對應於控制暫存器位址資料庫中之一 控制暫存器。例如，微碼可將位元位置轉換爲控制暫存器 位址，並於該位元是 “1”時儲存/還原該暫存器，且於該 位元是時略過該暫存器。如果一控制暫存器需要特 殊的處理’則可將該向量中之儲存/還原位元設定爲“〇，， ，且係由在主要儲存/還原迴圈之外的特殊微碼流程處理 該儲存/還原。 在執行了微碼作業之後，如前文所述，時脈/電源管 理邏輯（350)的零電壓進入/退出邏輯（354)接管該資 料流程（例如，C6狀態流程）。尤其係在完成了與狀態 儲存有關的微碼作業（步驟（406)及（418))之後，且 在每一CPU核心（32〇)及（3 22 )已在步驟（408 )及 (4 2 0 )中到達了個別的休眠狀態之後（例如，〇 c6狀態 -25- (22) (22)1334979 )之後，進行上述的接管。 此時’已儲存了 CPU ( 205 )的所有必須狀態，或已 自 C P U ( 2 0 5 )清出了所有必須狀態。時脈/電源管理邏 輯（ 350)的零電壓進入/退出邏輯（354)然後執行自 I/O控制中心（225 )的一I/O暫存器讀取作業，而啓動 —外部平台層級的進入序列（例如，進入 C6狀態）。 在一實施例中，該序列可以是 ACPI規定的進入 CPU “C”狀態之方法。第4圖中示出自該點開始的以外部匯 流排的觀點而論之事件序列。 在步驟（410 )中，可自I/O控制中心（22 5 )/記憶 體控制中心（215 )發出I/O命令。尤其可在步驟（430 )中，觸發一停止時脈信號（例如，STPCLK# )。然後在 步驟（431)中，可觸發一休眠信號（例如，SLP#)。此 外，在步驟（432)中，可觸發一深度休眠信號（DPS LP# )。係按照前文所述之順序發出這些命令，使 CPU(205 )以關閉其內部時脈分送並後續關閉 PLL之方式作出回 應。 在步驟（4 3 5 )中，當觸發一更深度停止信號（例如 ，DPRSTP#)時，CPU( 205)將其 VID 切換到零電壓位 準，以便通知穩壓器（212)停止供電且執行該指示是安 全的。可將該 VID稱爲 C6VID。在此種方式下，停止 供電。然而，我們當了解，若不選擇零伏特，亦可另行選 擇極低的電壓作爲該 VID。 我們當了解：若不採用精確的零電壓位準，則可將電 -26- (23) (23)1334979 壓位準設定爲一“幾乎爲零的電壓位準”。該幾乎爲零的 電壓位準可以是諸如0.3伏特或〇_5伏特的極低電壓 ί立$ ° 某些實施例中，此種極低的幾乎爲零之電壓位準 可將進Α休眠狀態及退出休眠狀態的延遲時間分別最佳化 ° lit外’我們當了解：可於製造期間（例如，在設計定案 (tape-out )之後），針對（諸如矽晶片形式的）系統而 選擇該幾乎爲零的電壓位準，且可針對 CPU的不同電壓 X作點及版本而以不同的方式設定該幾乎爲零的電壓位準 〇 在步驟（440)中，當來自穩壓器（212)的工作電壓 (240 )到達零伏特或另一標稱低位準時，各 CPU核心 (例如’核心（320 )及核心（322 ))之封裝被視爲處於 —封裝層級的休眠狀態（C6狀態）。請注意，因爲並無 拉下工作電壓的任何主動裝置，所以只是隨著因 CPU ( 20 5 )的漏電流而使電荷洩漏，而緩慢地使工作電壓向下 漂移。因此，CPU ( 205 )已進入了零電壓封裝休眠狀態 °我們當了解：可按照各種不同的順序完成上述的作業序 列’且上述的作業序列只是一個例子。 現在請參閱第 5圖，第 5圖是自該零電壓處理器 休眠狀態退出的一序列的一程序（ 500)的一例子之一流 程圖。通常當該晶片組偵測到需要喚醒 CPU ( 205 )的一 事件（最有可能是一中斷事件）時，即開始退出該零電壓 處理器休眠狀態。然而，我們當了解：於執行窺視（ snoop)作業時，該晶片組可在無須喚醒 CPU的情形下 -27- (24) (24)1334979 繼續執行對記憶體的主控存取。將參照第5圖而說明在 自該零電壓處理器休眠狀態吐出期間於該晶片組與 CPU (2 0 5 )之間進行的外部事件及呼叫連繫序列。尤其可將 該序列視爲在前文所述進入階段中發生的序列之反向序列 〇 在一實施例中，自步驟（440)所示之封裝層級的休 眠狀態（C6狀態）開始，在步驟（502 )中停止觸發該更 深度停止信號（DPRSTP# ) ，CPU(205)及時脈/電源管 理邏輯（3 5 0 )的零電壓進入/退出邏輯（3 54 )偵測到該 停止觸發，而將低頻模式（LFM ) VID傳送到穩壓器（ 212)。因而指示穩壓器（212)將核心工作電壓向上驅動 回所需的 VID。 在一預定的時間（例如，受 I/O控制中心（225 )的 定時器所控制之時間）上，觸發使時脈恢復之一信號，且 在步驟（505)中停止觸發深度休眠（DPS LP#)信號，因 而啓動時脈/電源管理邏輯（ 350)的該等 PLL。然後在步 驟（506)中，CPU (205)啓動一內部重定作業。在完成 了該重定作業之後，CPU ( 20 5 )已使電力及時脈就緒， 且已準備要還原與 CPU ( 205 )相關聯的關鍵性狀態變數 〇 舉例而言，在該 ACPI實施例中，通常在一C狀 態退出事件期間，CPU ( 205 )等候到該 STPCLK#停止 觸發，以便在該 CPU內部執行任何作業。 然而，根據本發明之實施例，在該零電壓處理器休眠 -28- (25) (25)1334979 狀態（例如，C 6狀態）中，由於還原狀態等的作業之較 長的執行時間，所以跳過了 STPCLK#，且於可使用電力 及時脈時，於準備該 C6狀態退出時，即在步驟（510) 及步驟（53 0 )中開始 CPU ( 205 )的各別核心（320 )及 (3 22 )之狀態還原。一旦還原了核心（320 )及（322 ) 的狀態之後，CPU ( 205 )即準備要自其被停止的點繼續 作業。在步驟（512)及（532)中，分別重定 CPU(205 )的核心（320)及（322)之微碼（323)。 然而，在步驟（ 540 )中停止觸發休眠信號且在步驟 ( 542 )中停止觸發停止時脈信號（STPCLK# )之前， CPU核心（320 )及（3 22 )中之任一核心都無法在步驟 (5 1 4 )及（5 3 4 )中分別處於主動狀態並執行指令。然而 ，一旦停止觸發停止時脈信號及休眠信號之後，CPU ( 205 )、核心（320 )及（322 )、以及該晶片組都恢復供 電且可運作，且兩個核心在步驟（514)及步驟（534)中 都處於主動狀態。CPU ( 205 )然後通常開始某些程式碼 提取，這是因爲其快取記憶體中是空的，且然後將開始正 常作業。更具體而言，兩個核心係被喚醒於 C0狀態。 該作業系統可決定哪一 CPU核心將處理事件，且隨即可 使另一核心回到一休眠狀態。 有利之處在於：如前文所述，因爲 CPU(205)在硬 體中執行大部分的 C狀態協調，所以軟體可獨立地要求 進入每一核心的零電壓處理器休眠狀態（例如，C6狀態 )，而無須與另一核心進行軟體協調。更具體而言，藉由 -29- (26) 1334979 使用零電壓處理器休眠狀態（例如，C 6狀 休眠狀態中之 CPU ( 205 )所需的電力降低 此外，在述及 C6狀態的該 ACPI實 露了 一種使用一核心識別碼欄位（3 2 1 )而 205 )的核心（ 320 )及（ 322 )的共用狀態 儲存及還原之有效率的方法。該方法被用來 出到 C0狀態同步之方法。可經由熔絲而 (321 )成爲每一核心（320 )及（3 22 )之 ，且 CPU ( 205 )的該等核心於所有時間都 別碼（3 2 1 )。 核心（3 20 )及（322 )可在進入休眠狀 狀態（3 2 5 )及共用狀態（324 ) ^於狀態儲 (3 20 )及（322 )最好是不使用任何依照順 如旗號（semaphore)法）。在狀態儲存結 心可將其唯一的核心識別碼（3 2 1 )記錄在 〇 當該第二核心完成其狀態儲存時，該核 的核心識別碼（321)寫入相问的硬體狀態 銷該第一核心的該核心識別碼。於 C6狀 將以一永遠開啓的電源對該硬體狀態供電， 核心識別碼的該硬體狀態。於退出 C6狀 戶斤述，當核心（3 20 )及（3 22 )執行狀態還 符合所儲存的核心識別碼之核心識別碼執： 3 24 )的還原。兩個核心（320 )及（322 ) 態），處於該 到幾乎爲零。 施例中，也揭 實現處理器（ (324 )的狀態 作爲與核心退 使核心識別碼 固線式識別碼 可使用核心識 態時儲存專用 存期間，核心 序的方法（諸 束時，每一核 一硬體狀態中 心可將其唯一 ，而有效地撤 態存在期間， 而儲存包含該 態時，如前文 原時，將容許 厅共用狀態（ 都可執行專用 -30- (27) 1334979 ' 狀態（3 2 5 )的還原。該等核心然後將存取所儲存的核心 • 識別碼（3 2 1 )，以便檢查該等核心是否需要執行所儲存 ^ 的狀態之還原。只需要容許一個核心執行該還原。其他的 核心可等候共用狀態（3 24 )被還原。當完成該還原時， 核心（320 )及（322 )可使用一硬體旗號 “C6順序旗號 ”以確保於還原期間對核心識別碼（3 2 1 )的獨佔存取。 下文中將提供致能共用狀態還原的虛擬碼之一例子。 首先進入 CC6狀態的核心 Restore dedicated state

Grab C6 Order Semaphore

Read C6 wakeup.corelD

Match C6 wakeup.corelD against own corelD

No match, release C6 Order Semaphore

Restore Complete: Wait

Read C6 wakeup.corelD

If corelD !=00 jump to Restore_Complete

If corelD = 0 jump to instruction after mwait 最後進入 CC6狀態的核心 Restore dedicated state

Grab C6 Order Semaphore

Read C6 wakeup.corelD

Match C6 wakeup. core ID against own corelD

Match, lock C6 Order Semaphore Go to shared state restore 我們當了解，雖已參照轉變進入及轉變離開與一中央 -31 - (28) (28)1334979 處理單元及穩壓器相關聯的一更深度休眠 C6狀態之零 電壓處理器休眠狀態而說明了 一些實施例，但是亦可將各 實施例應用於不同類型的電源管理組態及（或）不同類型 的積體電路。此外，雖然本說明書中述及的實施例中使用 VID信號以實現電壓控制，但是提供電壓控制的其他方 法也是在各實施例的範圍內。 至此’已說明了一種用於零電壓程序休眠狀態的方法 及裝置之各實施例。在前文的本說明書中，已參照本發明 的一些特定實施例而說明了本發明的實施例。然而，我們 當了解，可在不脫離最後的申請專利範圍中述及的本發明 之廣義精神及範圍下，作出本發明的各種修改及改變。因 此，本說明書及圖式應被視爲舉例性而非限制性》 【圖式簡單說明】 第1圖是根據本發明之一實施例而轉變進入及轉變 離開一處理器的一零電壓電源管理狀態的一程序之—流程 圖。 第2A和2B圖是可被用來實施根據本發明的一實施 例的零電壓電源管理狀態方法的一例示系統之方塊圖。 第3圖是根據本發明的一實施例的一專用休眠狀態 SRAM快取記億體及—SRAM介面的一例子之一方塊圖 〇 第4圖是根據本發明的一實施例而可被用來進入一 零電壓處理器休眠狀態的一程序之一流程圖。 -32- (29)1334979 第 5圖是根據本發明的一實施例而可被用來退出該 零電壓處理器休眠狀態的一程序之一流程圖。 【主要元件符號說明】 200 :系統 205 :處理器 211 :平台層級的時脈產生器

212 :穩壓器 2 1 5 :記億體控制中心 217,227,232,235:匯流排 220 :記憶體 22 5 :輸入/輸出控制中心 230:大量儲存裝置 320,322 ：處理核心 3 1 0 :執行單元

35 0 :時脈/電源管理單元 340 :專用快取記憶體 3 54 :零電壓進入/退出邏輯 3 52 :電壓識別記憶體 278:基本輸入/輸出系統程式碼 2 79 :韌體控制中心 356:類比至數位轉換器 240 :信號線 3 02 :零電壓休眠邏輯 -33- (30) (30)1334979 242 :電源管理狀態控制邏輯 245 :作業系統 2 5 0 :進階組態設定及電源介面軟體 2 5 5 :電池 2 6 0 :天線 261:無線區域網路裝置 3 49 : I/O電源供應器 3 3 0 :共用快取記憶體 3 2 1 :核心識別碼 3 23 :微碼 324 :共用狀態 3 2 5 :專用狀態 3 64 :同步隨機存取記憶體介面 3 70 :資料緩衝器 3 8 0 :位址解碼器 3 82 :基址暫存器 3 84 :暫存器 -34-

Claims (1)

1^4979 十、申請專利範圍 -妒修正本 附件5A : 第95 1 47692號專利申請案 中文申請專利範圍替換本 >月9日修正 『法，包含： 將被施加到一 至少包含一第 記憶體，而當 時，該專用快 狀態變數包含 ，儲存該第一 該第一核心的 一工作電壓下 進一步包含： 處理器之該等 進一步包含： 一現行電壓位 民國99年 1 . 一種用於零電壓處理器休眠狀態之文 轉變到一零電壓電源管理狀態，其中係 處理器之工作電壓降低到零伏特，該處理器 一核心及一第二核心； 儲存該處理器之狀態變數到一專用快取 被施加到該處理器之工作電壓被降低到爲零 取記憶體仍保持供電，儲存該處理器之該等 當該處理器轉變到該零電壓電源管理狀態時 核心的狀態及該第二核心的狀態，以同步化 該狀態及該第二核心的該狀態之還原；以及 在高於該零伏特的被施加到該處理器之 ，退出該零電壓電源管理狀態。 2. 如申請專利範圍第 1項之方法， 在退出該零電壓電源管理狀態之後，還原該 狀態變數。 3. 如申請專利範圍第 1項之方法， 於轉變到該零電壓電源管理狀態期間，監控 準 〇 4.如申請專利範圍第 3項之方法，其中監控該現 1334979 行電壓位準進一步包含： 使用一類比至數位轉換器（ADC)以決定該處理器之 該現行電壓位準； 將基於該決定的現行電壓位準之一數位電壓識別（ VID)表示法提供給一穩壓器，該穩壓器將該工作電壓提 供給該處理器；以及 藉由比較各別的VID，決定該現行電壓位準是否高 於該工作電壓。 5. —種用於零電壓處理器休眠狀態之裝置，包含： 一處理器’該處理器包含至少一第一核心及一第二核 心’以及與該處理器相關聯的一專用快取記憶體，該第一 核心具有一第一唯一識別碼，且該第二核心具有—第二唯 一識別碼，且該專用快取記憶體係根據一特定核心之該唯 一識別碼而還原該特定核心之狀態變數；以及 被耦合到該處理器之一穩壓器，用以將工作電壓提供 給該處理器； 其中於轉變到該處理器的一零電壓電源管理狀態期間 ，該穩壓器將被施加到該處理器之工作電壓降低到零伏特 ，且在退出該零電壓電源管理狀態之後’該穩壓器藉由供 應高於該零伏特之一電壓，將被施加到該處理器之工作電 壓增加到一工作電壓狀態，且自該專用快取記憶體還原該 處理器之工作狀態，以及 其中該專用快取記憶體係用以（1 )接收與該處理器 相關聯的狀態變數，（2 )根據一特定核心之該唯一識別 -2 - 13^4979 碼而還原該特定核心之狀態變數，（3 )當被施加到該處 * 理器之工作電壓被降低到爲零時，仍保持供電。 _ 6.如申請專利範圍第5項之裝置，其中該專用快取 記憶體是包含該處理器的一封裝內部之一同步隨機存取記 憶體（SRAM )。 7 ·如申請專利範圍第5項之裝置，其中該專用快取 記憶體將狀態變數還原到儲存其在該專用快取記憶體中之 φ 狀態變數的最後一個核心之核心。 8. —種儲存有指令之機器可讀取儲存媒體，該等指 令被一包含處理器之機器執行時，將使該機器執行下列作 業，包含： 轉變到一零電壓電源管理狀態，其中係將一被施加之 工作電壓降低到爲零； 將狀態變數儲存到一專用快取記憶體，而當該工作電 壓被降低到爲零時，該專用快取記憶體仍保持供電，該狀 φ 態變數包含該處理器之第一核心之狀態變數與該處理器之 - 第二核心之狀態變數； . 在一較高的工作電壓下，退出該零電壓電源管理狀態 :以及 在退出該零電壓電源管理狀態之後’自該記憶體還原 該等狀態變數。 9. 如申請專利範圍第8項之機器可讀取儲存媒體 ，其中該快取記憶體是一同步隨機存取記憶體（SRAM ) 1334979 1 〇.如申請專利範圍第 8項之機器可讀取儲存媒體 ，進一步包含執行下列作業之指令：於轉變到該零電壓電 源管理狀態期間，監控一現行電壓位準。 -4-