CN107003712A - 当计算元件活动时启用系统低功率状态 - Google Patents

当计算元件活动时启用系统低功率状态 Download PDF

Info

Publication number
CN107003712A
CN107003712A CN201580064557.4A CN201580064557A CN107003712A CN 107003712 A CN107003712 A CN 107003712A CN 201580064557 A CN201580064557 A CN 201580064557A CN 107003712 A CN107003712 A CN 107003712A
Authority
CN
China
Prior art keywords
memory controller
logic
memory
soc
low power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580064557.4A
Other languages
English (en)
Inventor
A·罗约周德亨利
R·瑟苏拉曼
A·V·杜格
R·A·乌各加
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107003712A publication Critical patent/CN107003712A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3253—Power saving in bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/781—On-chip cache; Off-chip memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Power Sources (AREA)

Abstract

描述了用于当CPU(中央处理单元)或一般地任何计算元件活动时容许系统处于低功耗状态的方法和装置。在实施例中，致使结构和存储器控制器至少部分地响应于确定所述结构和所述存储器控制器是空闲的而进入低功耗状态。当耦合到所述结构和所述存储器控制器的计算元件处于活动状态时，发生所述进入所述低功耗状态。还公开并要求保护其他实施例。

Description

当计算元件活动时启用系统低功率状态
技术领域
本公开总体上涉及电子器件领域。更具体地说，一些实施例总体上涉及当(多个)计算元件活动时启用系统低功耗状态。
背景技术
为了降低功耗，一些计算设备包括具有在各种低功率(Cx)状态下运行的能力的处理器。每一个C状态可以指示某一功能水平以及相应的功率状态。例如，C0可以指示处理器正在正常水平下进行操作；C1可以指示处理器未执行指令，但可以快速返回到执行状态；C2可以指示处理器用于保存全部软件可见的信息，但可能需要较长时间返回到完全执行状态；C3可以指示处理器在休眠，但使其高速缓存保持相干；C6可以指示高速缓存被刷新的更深的休眠状态等。
然而，这种计算设备通常包括不止一个处理器，并且这些其他组件可以对计算设备的总性能和/或功耗具有直接影响。
附图说明
参照附图提供了详细描述。在附图中，参考号最左边的(多个)数字标识参考号首次出现的附图。在不同的附图中使用相同的参考号指示相似或完全相同的项。
图1至图2和图4至图6示出了根据一些实施例的各种计算系统的框图。
图3示出了根据实施例的流程图。
具体实施方式
在以下描述中，阐述了许多具体的细节以便提供对各实施例的彻底理解。然而，可以在没有特定细节的情况下实践各实施例。在其他实例中，未详细地描述熟知的方法、程序、组件以及电路，以便不使具体实施例模糊。此外，可以使用各种装置执行实施例的各方面，诸如集成半导体电路(“硬件”)、被组织到一个或多个程序(“软件”)中的计算机可读指令或硬件与软件的某种组合。就本公开的目的而言，对“逻辑”的引用将指硬件、软件或其某种组合。
如上所述，除了处理器之外的组件可以对计算设备的总性能和/或功耗具有直接影响。例如，在片上系统(SOC或SoC)计算系统中，诸如共享或共同结构(即，耦合计算系统的各种组件的结构或互连)以及存储器控制器(例如，包括用于将SOC的各种组件耦合到SOC外部的主存储器的物理层)的组件可以使用SOC总功率预算的很大一部分(有时高达约45％)。这类组件所消耗的大量功率部分地是由于没有在一些SOC上的结构和/或存储器控制器中利用低功耗状态造成的。
为此，一些实施例允许低功耗状态，所述状态即使在(例如，SOC中的)处理器正在活动功率状态下进行操作时也可进入。低功耗可以通过将要进入低功耗状态的(多个)组件的降低的操作时钟频率和/或功率门控(或对操作电压的修改)来应用到计算系统的一个或多个组件。实施例引入SOC的新的低功耗状态，其中当SOC上的处理器处于活动状态(例如，C0状态)下时，SOC上的(例如，共享的)存储器控制器和/或(例如，共同或共享的)结构保持处于(或进入)低功耗状态。处理器然后可以处理其本地存储器或高速缓存层次结构(诸如(多个)L1(1级)、L2(2级)、L3(3级)高速缓存等)内的数据。此外，处理器不访问(例如，共同或共享的)结构和/或(例如，共享的)存储器控制器，以用于允许这类组件进入(或保持处于)低功耗状态。
此外，一些实施例可以进一步扩展到诸如计算元件的其他计算系统(或SOC)组件，所述计算元件包括：例如，GPU(图形处理单元)、媒体处理(例如，(例如)由DSP(数字信号处理)组件进行的音频或视频媒体处理)、成像等。在如上关于处理器所述的情况下，其他组件可以使用它们对应的本地存储器(或高速缓存)来执行它们的任务，以便即使在其他组件处于活动状态下时也允许(例如，共享的)存储器控制器和/或(例如，共同或共享的)结构进入或保持处于低功耗状态。
如在此论述的，功耗状态中的一些可以依照根据高级配置和电源接口(ACPI)规范(例如，2013年11月13日的修订版5.0a)和/或统一可扩展固件接口(UEFI)规范(例如，2013年7月公开的版本2.4)定义的那些功耗状态。此外，可以使用多个C状态。例如，C0可以指示处理器正在正常水平下进行操作；C1可以指示处理器未执行指令，但可以快速返回到执行状态；C2可以指示处理器用于保存全部软件可见的信息，但可能需要较长时间返回到完全执行状态；C3可以指示处理器在休眠，但使其高速缓存保持相干；C6可以指示高速缓存被刷新的更深的休眠状态等。同样，ACPI C2和C3状态的变化可以包括“深度休眠”状态(例如，C6)、“更深的休眠”状态(例如，C7)等。
此外，在此论述的技术可以提供在各种计算系统(例如，包括移动计算设备，例如，智能手机、平板电脑、UMPC(超级移动个人计算机)、膝上型计算机、UltrabookTM计算设备、智能手表、智能眼镜等)中，诸如参照图1至图6论述的那些计算系统。更具体地说，图1示出了根据实施例的计算系统100的框图。系统100包括一个或多个处理器102-1至102-N(在此一般地被称为“多个处理器102”或“处理器102”)。处理器102可以经由互连(或结构)104通信。每个处理器可以包括各种组件，为了清楚起见，仅参照处理器102-1论述了其中的一些。相应地，剩余处理器102-2至102-N中的每一个可以包括参照处理器102-1所论述的相同或相似组件。
在实施例中，处理器102-1可以包括一个或多个处理器核106-1至106-M(在此被称为“多个核106”或更一般地被称为“核106”)、高速缓存108(所述高速缓存在各实施例中可以是共享高速缓存或私有高速缓存)和/或路由器110。处理器核106可以在单个集成电路(IC)芯片上实现。此外，芯片可以包括一个或多个共享和/或私有高速缓存(诸如高速缓存108)、总线或互连(诸如总线或互连112)、逻辑160、(诸如参照图4至图6所论述的那些存储器控制器的)存储器控制器(包括NVM(非易失性存储器)，例如，闪速存储器、SSD(或固态驱动器)等)或其他组件。
在一个实施例中，路由器110可以用于在处理器120-1和/或系统100的各组件之间进行通信。此外，处理器102-1可以包括不止一个路由器110。此外，多个路由器110可以通信以使得数据能够在处理器102-1内部或外部的各组件之间路由。
高速缓存108可以存储由处理器102-1的一个或多个组件(诸如，核106)利用的数据(例如，包括指令)。例如，高速缓存108可以在本地高速缓存存储在(易失性和/或非易失性)存储器114(在此可互换地也被称为“主存储器”)中的数据，以便由处理器102的组件更快速地进行访问。如图1中所示，存储器114可以经由互连104与处理器102进行通信。在实施例中，高速缓存108(其可以是共享的)可以具有不同的级，例如，高速缓存108可以是中级高速缓存和/或末级高速缓存(LLC)(诸如L1和/或L2高速缓存)。同样，核106中的每一个可以包括1级(L1)高速缓存(116-1)(在此一般地被称为“L1高速缓存116”)。处理器102-1的各种组件可通过总线或结构(例如，总线112)和/或存储器控制器或集线器与高速缓存108直接进行通信。
系统100还可以包括(例如，平台)电源125(例如，直流电(DC)电源或交流(AC)电源)，以便将功率提供给系统100的一个或多个组件。电源125可包括PV(光伏)面板、风力发电机、火力发电机、水/水力涡轮机等。在一些实施例中，电源125可以包括一个或多个电池组(例如，由PV面板、风力发电机、火力发电机、水/水力涡轮机、插入式电源(例如，耦合到AC电网)等中的一项或多项进行供电)和/或插入式电源。
电源125可以通过电压调节器(VR)130耦合到系统100的组件。此外，即使图1示出了一个电源125和单个电压调节器130，仍可以利用附加的电源和/或电压调节器。例如，处理器102中的一个或多个可以具有相应的(多个)电压调节器和/或(多个)电源。此外，(多个)电压调节器130可以经由单个电源层(例如，将功率供应到全部核106)或多个电源层(例如，其中每个电源层可以将功率供应到不同的核或一组核和/或系统100的其他(多个)组件)耦合到处理器102。另外，尽管图1将电源125和电压调节器130示出为单独的组件，但是电源125和电压调节器130可以结合到系统100的其他组件中。例如，VR 130的整体或部分可以结合到电源125、SOC(诸如参照图2和/或图6所论述的那些SOC)和/或处理器102中。
如在图1中所示，存储器114可以通过存储器控制器120耦合到系统100的其他组件。系统100还包括逻辑160，所述逻辑用于帮助对系统100的一个或多个组件(包括例如存储器控制器120和/或互连或(多个)结构104和/或112)进行功率管理，如参照剩余附图将在此进一步论述的。即使逻辑160被示出处于系统100中的若干任选位置，逻辑160仍可以定位在系统100中的别处。在实施例中，逻辑160、存储器控制器120以及高速缓存116-1和或108位于SOC计算系统(诸如参照图2和/或图6所论述的那些SOC计算系统)的内部，而主存储器114位于SOC计算系统的外部。
如上所述，一些实施例允许低功耗状态，所述状态即使在(例如，SOC中的)处理器正在活动功率状态下进行操作时也可进入。低功耗可以通过将要进入低功耗状态的(多个)组件的降低的操作时钟频率和/或功率门控(或对操作电压的修改)来应用到计算系统的一个或多个组件。实施例引入SOC的新的低功耗状态，其中当SOC上的处理器处于活动状态(例如，C0状态)下时，SOC上的(例如，共享的)存储器控制器和/或(例如，共同或共享的)结构保持处于(或进入)低功耗状态。处理器然后可以处理其本地存储器或高速缓存层次结构(诸如(多个)L1(1级)、L2(2级)、L3(3级)高速缓存等)内的数据。此外，处理器不访问(例如，共同或共享的)结构和/或(例如，共享的)存储器控制器，以用于允许这类组件进入(或保持处于)低功耗状态。
此外，一些实施例可以进一步扩展到诸如(多个)计算元件的其他计算系统(或SOC)组件，所述计算元件包括：例如，GPU(图形处理单元)、媒体处理逻辑(例如，(例如)由DSP(数字信号处理)组件进行的音频或视频媒体处理逻辑)、成像(或成像处理)逻辑等。在如上关于处理器所述的情况下，其他组件可以使用它们对应的本地存储器(或高速缓存)来执行它们的任务，以便即使在其他组件处于活动状态下时也允许(例如，共享的)存储器控制器和/或(例如，共同或共享的)结构进入或保持处于低功耗状态。
此外，一些解决方案可以在处理器处于一个最深低功耗状态(例如，C6或C7)下时仅使用结构或存储器控制器的低功耗状态。然而，存在以下状况，其中处理器处于活动状态(例如，C0状态)但所述处理器(例如由于本地存储器或本地高速缓存层次结构内的充分的高速缓存而)不需要访问结构和/或存储器(诸如动态随机存取存储器(DRAM))。相应地，一些实施例可以在以下状况中的一项或多项期间应用：(a)处理器活动(例如，C0状态)并且正在通过访问其内部/本地存储器层次结构进行操作，例如，同时处理器正在对音频内容进行解码--在这种情况下，不需要将结构和/或存储器控制器保持在活动状态下；和/或(b)处理器活动(例如，C0状态)并且一个或多个计算元件(例如，媒体、图形、成像等)活动且两者都(例如)在视频回放期间从它们对应的内部/本地存储器进行处理--再次在这种情况下，不需要将结构和/或存储器控制器保持在活动状态下。
因此，一些实施例可以在以下应用中的一项或多项中应用：(1)(例如，利用音频后处理的)音频内容(例如，MP3(运动图像专家组层-3音频))回放；(2)视频内容回放和/或流式传输；和/或(3)视频内容录制。一些实施例可以在音频和视频内容回放/录制应用的SOC级提供范围在25％-40％的功率益处。
图2示出了根据实施例的计算系统200的框图。系统200示出了驻留在SOC计算系统上的各种组件的耦合，所述各种组件包括一个或多个：(多个)处理器102、图形逻辑202(诸如GPU或执行对应于图形内容的指令/操作的其他逻辑)、结构204(所述结构可以与互连104和/或112相同或相似，并且可以包括片上桥接器或网络，其中控制逻辑用于仲裁一个或多个SOC组件与SOC外部的诸如主存储器114的(多个)组件之间的数据交换)、存储器子系统逻辑206(所述存储器子系统逻辑可以与图2的存储器控制器120相同或相似，其中在实施例中，存储器子系统206可以另外包括I/O(输入/输出)接口或物理层(PHY)，以用于与一个或多个外部I/O设备进行通信)和/或逻辑复合体208(例如，包括用于与相对较低频率内容(例如，音频内容)进行通信的逻辑和/或用于与相对较高频率内容(例如，视频内容)进行通信的逻辑)。
参照图2，示出了SOC架构，其中多个计算元件(例如，处理器102、图形逻辑202、成像逻辑、媒体引擎等)和外围设备通过(例如，共同或共享的)结构/网络204以及存储器控制器/子系统206耦合到主存储器114。在实施例中，这些计算元件(和/或其他IP逻辑块)在可适用的情况下访问其单独的本地存储器/(多个)高速缓存，其中在结构204和存储器控制器/子系统206上没有活动。相应地，可以(由逻辑160)使结构204和/或存储器控制器/子系统206进入不活动或低功耗状态，以用于改进功耗和/或发热效率。
此外，在一些实现方式中，即使当这类组件没有活动时，结构和存储器控制器/子系统也保持处于活动状态，(例如)以便保持低水平的存储器访问等待时间并且不降低灵敏工作负荷的性能。然而，如前所述，由于结构和存储器控制器/子系统上的活动状态，这类方法导致SOC功率的高达45％的开销。
图3示出了根据实施例的进入低功耗状态的方法300的流程图。方法300可以用于即使当(例如，SOC中的)处理器正在活动功率状态下进行操作时也可进入低功耗状态，例如，如参照图1至图2所论述的。在一个实施例中，可以利用参照图1至图2和图4至图6所论述的各种组件来执行参照图3所论述的操作中的一项或多项。在一个实施例中，图3的一个或多个操作以逻辑(诸如逻辑160)实现。
参照图1至图3，在操作302处，判定是否已检测到进入低功耗的一个或多个条件。在一些实施例中，满足以下条件中的一项或多项(在操作302处)，以允许结构204和/或存储器控制器/子系统206进入低功耗状态(例如，由逻辑160判定或引起)：(a)空闲：检测结构204和/或存储器控制器206上的空闲(例如，使用用于进入DRAM自刷新的算法或以其他方式至少部分地响应于进入自刷新操作的主存储器114)；(b)低性能需求：处理器102(和/或诸如图形逻辑202、成像逻辑、媒体引擎等的其他计算元件)正在低性能状态或低于正常状态的功耗状态(例如，低于C0的功耗状态)下进行操作，这可以由LFM(低频模式-诸如处理器的最低操作频率点或电压电平)来指示；(c)利用跨SOC的一个或多个不同的硬件事件来检测低水平存储器访问的阶段，并补充以上(a)和(b)条件；和/或(d)利用软件提示来补充以上条件(a)和(b)，例如，通过功率管理框架提供性能或功率需要的提示。
在操作304处，计算元件(例如，处理器102、图形逻辑202、成像逻辑、媒体引擎等)使用其本地存储器和/或高速缓存层次结构来进行操作。在操作306处，结构204和/或存储器控制器/子系统206是空闲的。在操作308处，判定是否已满足了操作302的条件中的一项或多项(例如，处理器102(或另一个计算元件)已退出低功耗状态和/或从结构和/或存储器控制器/子系统上的空闲退出)。如果是，那么在操作310处，结构和/或存储器控制器/子系统退出它们对应的低功耗状态，并且方法300以操作302重新开始；否则，方法300返回到操作308并等待条件中的一项或多项反转。
此外，在移动计算设备(诸如智能手机、平板电脑、UMPC(超级移动个人计算机)、膝上型计算机、UltrabookTM计算设备、智能手表、智能眼镜等)中，高性能用例被超频(turbo)频率限制而低性能用例被低频模式(LFM)限制。以下的表1示出了在移动计算设备部分中追踪的少量样本工作负荷的频率和存储器带宽特性。
表1
从以上特征表述，显而易见的是，像SOC上的音频和视频回放/录制的硬件加速情况可以在LFM频率下以低处理器-存储器带宽(例如，约150MB/s)运行。因此，存在不通过结构进行存储器访问的长时间间隔，例如，使得在结构和/或存储器控制器/子系统上实现足够的空闲时间，以允许结构/存储器控制器/子系统有进入低功率状态的机会。为此，实施例处理器的在LFM下的频率用于触发(例如，共同或共享的)结构和/或存储器子系统/(多个)控制器的低功率状态进入的条件。
根据一些实施例，以下的表2总结了关于其他样本计算元件的结构和存储器控制器/子系统状态。
表2
总体上，“S0ix”或“S0iX”是指通过事件驱动的(例如，基于逻辑160、OS(操作系统)和/或软件应用输入)平台级功率管理实现的(多个)改进的空闲功率状态而不是可以由用户驱动或者基于平台已空闲太久(例如，基于预先编程的时间)的确定来驱动的传统空闲功率状态。在一些实施例中，在此论述的功耗状态中的至少一些可以依照或类似于根据ACPI规范(例如，2013年11月13日的修订版5.0a)和/或UEFI规范(例如，2013年7月公开的版本2.4)定义的那些功耗状态。
对于(例如)处理器在超频频率下进行操作的高性能用例，可部分地应用实施例，其中，根据应用性能需要可利用结构和/或存储器控制器/子系统时钟门控(和/或频率或电压修改)的可能的机会。鉴于上述低带宽状况，来自窥探通信量的任何影响也可能是最小的。然而，在窥探通信量变得重要的情况下，系统设计可通过处理器处理来解决这类问题(例如，在音频回放中)，所述处理器处理通过模块屏蔽限于一个处理器核。
作为示例，一些实施例应用到具有音响(DS1或数字信号1)效果的MP3回放。音频代码/数据读取阶段是所述用例的关键功耗阶段，在所述阶段期间，音频后处理代码(即，DS1)从主存储器114(在此也被称为系统DRAM)读取并且完全驻留在处理器内部存储器(例如，L2高速缓存)内。类似地，音频数据被分批读取并存储在本地缓冲器中以减少DRAM访问的次数。一旦代码和数据驻留在处理器的L1/L2高速缓存中，直到整个缓冲器长度被处理(例如，对于Mp3/AAC解码器，小于约35KB，以及对于杜比DS1效果，约为300KB)，不需要进一步的DRAM访问，因此，在此阶段期间，结构和/或存储器控制器/子系统被切换到低功率状态。
在实施例中，对于利用杜比DS1后处理进行的MP3回放的SOC功耗(以mW为单位)的功率益处可达到35％，所述杜比DS1后处理使用基于处理器的解码。在移动计算设备(诸如以上所论述的那些移动计算设备)中，功率益处不仅是百分比上而且也是绝对功耗上的实质性的改进，因为客户有严格的功率要求，这可能影响制造商的设计赢利或损失。此外，当其他IP逻辑块(例如，GPU、成像逻辑、媒体逻辑等)正在处理来自其本地存储器/高速缓存层次结构的数据时，这类实施例可扩展到这些逻辑块。此外，上述条件中所示出的类似的技术可以与可基于目标产品部分和计算元件需要来定制的其他条件一起使用。
图4示出了根据实施例的计算系统400的框图。计算系统400可以包括经由互连网络(或总线)404通信的一个或多个中央处理单元(CPU)402或处理器。处理器402可以包括通用处理器、网络处理器(所述网络处理器对通过计算机网络403传达的数据进行处理)、应用处理器(诸如蜂窝手机、智能手机等中使用的那些应用处理器)或其他类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。可以利用各种类型的计算机网络403，其包括：有线(例如，以太网、吉比特、光纤等)或无线网络(诸如蜂窝、3G(第三代移动电话技术或第3代无线格式(UWCC))、4G(第4代(无线/移动通信))、低功率引擎(LPE)等)。而且，处理器402可以具有单核或多核设计。具有多核设计的处理器402可以将不同类型的处理器核集成在同一集成电路(IC)管芯上。同样，具有多核设计的处理器402可以被实现为对称或非对称多重处理器。
在实施例中，处理器402中的一个或多个可以与图1的处理器102相同或相似。例如，处理器402中的一个或多个可以包括核106和/或高速缓存108中的一个或多个。同样，参照图1至图3所论述的操作可以由系统400的一个或多个组件进行执行。
芯片组406还可以与互连网络404通信。芯片组406可以包括图形和存储器控制集线器(GMCH)408。GMCH 408可以包括与存储器114进行通信的存储器控制器410(所述存储器控制器可以与各种实施例中的图1的存储器控制器120和/或图2的存储器子系统206相同或相似)。系统400还可以包括各种位置中的逻辑160(诸如图4中所示出的那些逻辑，但是可处于系统400内的其他位置(未示出)中)。存储器114可以存储数据，包括指令序列，所述指令序列被CPU 402或计算系统400中所包括的任何其他设备执行。在一个实施例中，存储器114可以包括一个或多个易失性/非易失性存储(或存储器)设备，诸如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或其他类型的存储设备(诸如硬盘、纳米线存储器、铁电晶体管随机存取存储器(FeTRAM)、磁阻随机存取存储器(MRAM)、闪速存储器、自旋力矩转移随机存取存储器(STTRAM)、电阻式随机存取存储器、3D交叉点存储器(诸如PCM(相变存储器)、具有NAND/NOR存储器的固态驱动器(SSD))等)。附加设备可以经由互连网络404(诸如多个CPU和/或多个系统存储器)进行通信。
GMCH 408还可以包括与图形加速器416通信的图形接口414。在一个实施例中，图形接口414可以经由加速图形端口(AGP)或外围组件互连(PCI)(或PCI Express(PCIe)接口)与图形加速器416通信。在实施例中，显示器417(诸如扁平面板显示器、触摸屏等)可以通过例如信号转换器与图形接口414通信，所述信号转换器将存储设备(诸如视频存储器或系统存储器)中所存储的图像的数字表示转换成由显示器解释并显示的显示信号。显示器设备所产生的显示信号可以在被显示设备417解释并随后显示在其上之前传递通过各控制设备。
集线器接口418可以允许GMCH 408和输入/输出控制集线器(ICH)420通信。ICH420可以提供至与计算系统400通信的I/O设备的接口。ICH 420可以通过外围桥接器(或控制器)424诸如外围组件互连(PCI)桥接器、通用串行总线(USB)控制器或其他类型的外围桥接器或控制器与总线422通信。桥接器424可以在CPU 402与外围设备之间提供数据路径。可以利用其它类型的拓扑结构。同样，多个总线可以例如通过多个桥接器或控制器与ICH 420通信。而且，在各实施例中，与ICH 420通信的其他外围设备可以包括集成驱动电子设备(IDE)或(多个)小型计算机系统接口(SCSI)硬盘驱动、(多个)USB端口、键盘、鼠标、(多个)并行端口、(多个)串行端口、(多个)软盘驱动、数字输出支持(例如，数字视频接口(DVI)或其他设备。
总线422可以与音频设备426、一个或多个磁盘驱动器428、和(例如经由有线或无线接口与计算机网络403通信的)网络接口设备430通信。如图所示，网络接口设备430可以耦合到天线431，以便无线地(例如，经由电气和电子工程师协会(IEEE)802.11接口(包括IEEE 802.11a/b/g/n等)、蜂窝接口、3G、4G、LPE等)与网络403进行通信。其他设备可以经由总线422通信。同样，在一些实施例中，各组件(诸如网络接口设备430)可以与GMCH408通信。另外，处理器402和GMCH 408可以组合以形成单个芯片。此外，在其他实施例中，GMCH 408中可以包括图形加速器416。
此外，计算系统400可以包括易失性和/或非易失性存储器(或存储设备)。例如，非易失性存储器可以包括以下各项中的一项或多项：只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、磁盘驱动(例如428)、软盘、高密度磁盘ROM(CD-ROM)、数字多功能盘(DVD)、闪存存储器、磁光盘或能够存储电子数据(例如，包括指令)的其他类型的非易失性机器可读介质。
图5示出了根据实施例的被安排为点到点(PtP)配置的计算系统500。具体地，图5示出了一种系统，在所述系统中，处理器、存储器以及输入/输出设备通过许多点对点接口互连。参照图1至图4所论述的操作可以由系统500的一个或多个组件进行执行。
如图5所示出的，系统500可以包括若干处理器，为清楚起见，仅示出了其中两个，即处理器502和504。处理器502和504可以各自包括本地存储器控制器集线器(MCH)506和508用于使能与存储器510和512的通信。存储器510和/或512可以存储各种数据，诸如参照图1和/或图4的存储器114所论述的那些。同样，在一些实施例中，MCH 506和508可以包括图1至图3的存储器控制器120(和/或存储器子系统206)和/或逻辑160。
在实施例中，处理器502和504可以是参照图4所论述的处理器402中的一个。处理器502和504可以分别使用点到点(PtP)接口电路516和518经由PtP接口514交换数据。同样，处理器502和504中可以各自使用点到点接口电路526、528、530和532经由单独的PtP接口522和524来与芯片组520交换数据。芯片组520可以进一步(例如，使用PtP接口电路537)经由高性能图形接口536与高性能图形电路534交换数据。如参照图4所论述的，在一些实施例中，图形接口536可以耦合到显示设备(例如，显示器417)。
如图5中所示，图1的核106和/或高速缓存108中的一个或多个可以定位在处理器502和504内。然而，图5的系统500内的其他电路、逻辑单元或设备中可以存在其他实施例。此外，其他实施例可以贯穿图5中所示出的若干电路、逻辑单元或设备分布。
芯片组520可以使用PtP接口电路541与总线540通信。总线540可以具有与其通信的一个或多个设备，诸如总线桥接器542和I/O设备543。总线桥接器542可以经由总线544与其他设备进行通信，所述设备诸如键盘/鼠标545、通信设备546(诸如调制解调器、网络接口设备或可以与计算机网络403通信的其他通信设备(如参照网络接口设备430(例如，包括经由天线431)所论述的))、音频I/O设备和/或数据存储设备548。数据存储设备548可以存储代码549，所述代码可以由处理器502和/或504执行。
在一些实施例中，在此所论述的组件中的一个或多个可被具体化为片上系统(SOC)设备。图6示出了根据实施例的SOC封装体的框图。如图6中所示出的，SOC 602包括一个或多个中央处理单元(CPU)核620、一个或多个图形处理器单元(GPU)核630、输入/输出(I/O)接口640以及存储器控制器/子系统206。SOC封装体602的各种组件可以耦合到互连或总线(诸如在此参照其他附图所论述的结构204)。同样，SOC封装体602可以包括更多或更少的组件，诸如，如在此参照其他附图所论述的那些。进一步，SOC封装体602的每个组件可以包括一个或多个其他组件，例如，如在此参照其他附图所论述的那些。在一个实施例中，SOC封装体602(及其组件)设置在一个或多个集成电路(IC)管芯上，例如，所述管芯被封装至单个半导体设备上。
如图6中所示出的，SOC封装体602经由存储器控制器/子系统206的接口(或PHY)耦合到主存储器114(所述主存储器位于SOC封装体602的外部)。在实施例中，存储器114(或其一部分)可集成在SOC封装体602上。
I/O接口640可以耦合到一个或多个I/O设备670，例如经由互连和/或总线，诸如在此参照其他附图所论述的。(多个)I/O设备670可以包括以下各项中的一项或多项：键盘、鼠标、触摸板、显示器、图像/视频捕获设备(诸如照相机或摄录像机/录像机)、触摸屏、扬声器等。此外，在实施例中，SOC封装体602可以包括/整合逻辑160。可替代地，逻辑160可以设置在SOC封装体602外部(即，作为分立的逻辑)。
以下示例涉及进一步的实施例。示例1包括装置，所述装置包括：逻辑，所述逻辑的至少一部分处于硬件中，用于致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。示例2包括如示例1所述的装置，其中，所述活动状态包括操作状态，在所述操作状态下，所述计算元件通过访问所述计算元件的本地存储器或高速缓存而不是访问主存储器来执行一个或多个操作。示例3包括如示例2所述的装置，其中，片上系统(SOC)集成电路包括所述逻辑、所述结构以及所述存储器控制器，其中，所述主存储器位于所述SOC的外部。示例4包括如示例2所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于所述主存储器进入自刷新操作而进入所述低功耗状态。示例5包括如示例1所述的装置，其中，片上系统集成电路包括所述逻辑、所述结构以及所述存储器控制器。示例6包括如示例1所述的装置，其中，所述计算元件包括以下各项中的一项或多项：处理器，所述处理器具有一个或多个处理器核；图形处理单元；图像处理逻辑；或媒体处理逻辑。示例7包括如示例1所述的装置，其中，SOC集成电路上的存储器子系统包括所述存储器控制器以及物理输入/输出接口。示例8包括如示例1所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个硬件事件而进入所述低功耗状态。示例9包括如示例1所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个软件提示而进入所述低功耗状态。
示例10包括方法，所述方法包括：致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。示例11包括如示例10所述的方法，其中，所述活动状态包括操作状态，在所述操作状态下，所述计算元件通过访问所述计算元件的本地存储器或高速缓存而不是访问主存储器来执行一个或多个操作。示例12包括如示例11所述的方法，所述方法进一步包括：致使所述结构和所述存储器控制器至少部分地响应于所述主存储器进入自刷新操作而进入所述低功耗状态。示例13包括如示例11所述的方法，所述方法进一步包括：经由物理输入/输出接口将所述存储器控制器耦合到所述主存储器。示例14包括如示例10所述的方法，所述方法进一步包括：致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个硬件事件而进入所述低功耗状态。示例15包括如示例10所述的方法，所述方法进一步包括：致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个软件提示而进入所述低功耗状态。
示例16包括一种包括一条或多条指令的计算机可读介质，所述一条或多条指令当在处理器上被执行时将所述处理器配置成用于一个或多个操作，用于：致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。示例17包括如示例16所述的计算机可读介质，其中，所述活动状态包括操作状态，在所述操作状态下，所述计算元件通过访问所述计算元件的本地存储器或高速缓存而不是访问主存储器来执行一个或多个操作。示例18包括如示例16所述的计算机可读介质，所述计算机可读介质进一步包括一条或多条指令，所述一条或多条指令当在所述处理器上执行时将所述处理器配置成用于执行一个或多个操作，用于致使所述结构和所述存储器控制器至少部分地响应于所述主存储器进入自刷新操作而进入所述低功耗状态。示例19包括如示例16所述的计算机可读介质，所述计算机可读介质进一步包括一条或多条指令，所述一条或多条指令当在所述处理器上执行时将所述处理器配置成用于执行一个或多个操作，用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个硬件事件而进入所述低功耗状态。示例20包括如示例16所述的计算机可读介质，所述计算机可读介质进一步包括一条或多条指令，所述一条或多条指令当在所述处理器上执行时将所述处理器配置成用于执行一个或多个操作，用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个软件提示而进入所述低功耗状态。
示例21包括一种计算系统，所述计算系统包括：存储器，所述存储器用于存储有待由SOC集成电路器件上的一个或多个处理器核访问的数据，其中，所述存储器位于所述SOC集成电路器件的外部；所述SOC集成电路器件，所述SOC集成电路器件包括：结构；存储器控制器，所述存储器控制器耦合到所述存储器；以及逻辑，所述逻辑的至少一部分处于硬件中，用于致使所述结构和所述存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时所述一个或多个处理器核中的一个或多个处于活动状态而进入低功耗状态。示例22包括如示例21所述的系统，其中，所述活动状态包括操作状态，在所述操作状态下，所述一个或多个处理器核中的至少一个通过访问所述计算元件的本地存储器或高速缓存而不是访问所述存储器来执行一个或多个操作。示例23包括如示例21所述的系统，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于所述存储器进入自刷新操作而进入所述低功耗状态。示例24包括如示例21所述的系统，其中，所述SOC集成电路上的存储器子系统包括所述存储器控制器以及物理输入/输出接口。示例25包括如示例21所述的系统，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于以下各项中的一项或多项而进入所述低功耗状态：SOC集成电路中发生一个或多个硬件事件；或SOC集成电路中发生一个或多个软件提示。
示例26包括一种设备，所述设备包括用于执行如任一前述示例中所提出的方法的装置。
示例27包括一种机器可读存储设备，所述机器可读存储设备包括机器可读指令，所述机器可读指令当被执行时用于实施如任一前述示例所提出的方法或实现如任一前述示例所提出的装置。
在各实施例中，在此(例如，参照图1至图6)所讨论的操作可以被实现为硬件(例如，电路)、软件、固件、微代码或其组合，其可以被设置为计算机程序产品，例如包括具有存储在其上用于对计算机编程以执行在此所讨论的过程的指令(或软件程序)的有形(例如，非瞬态)机器可读或计算机可读介质。同样，术语“逻辑”可以包括(以举例的方式)软件、硬件或软件和硬件的组合。机器可读介质可以包括存储设备，诸如参照图1至图7所论述的那些。
另外，这类有形的计算机可读介质可作为计算机程序产品被下载，其中，所述程序可通过通信链路(例如，总线、调制解调器或网络连接)以(诸如载波或其他传播介质中的)数据信号的方式从远程计算机(例如，服务器)传输到进行请求的计算机(例如，客户端)。
本说明书中对“一个实施例”或“实施例”的引用意味着结合所述实施例所描述的具体特征、结构或特性可包括在至少一种实现方式中。短语“在一个实施例中”在本说明书中各地方的出现可以都或可以不全都涉及同一个实施例。
同样，在说明书和权利要求书中，可以使用术语“耦合”和“连接”及其衍生词。在一些实施例中，“连接”可以用于指示两个或更多元件彼此进行直接物理或电气接触。“耦合”可以意指两个或更多个元件进行直接物理或电气接触。然而，“耦合”还可以意指两个或更多个元件可以并非彼此直接接触，但仍可以彼此合作或交互。
因而，虽然已经使用特定于结构特征和/或方法行为的语言描述了实施例，将理解的是，所要求保护的主题可以不限于所述的特定特征或行为。相反，所述特定特征和行为被作为实现所要求保护的主题的示例形式而公开。

Claims (22)

1.一种装置，包括：
逻辑，所述逻辑的至少一部分处于硬件中，用于致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。
2.如权利要求1所述的装置，其中，所述活动状态包括操作状态，在所述操作状态下，所述计算元件通过访问所述计算元件的本地存储器或高速缓存而不是访问主存储器来执行一个或多个操作。
3.如权利要求2所述的装置，其中，片上系统(SOC)集成电路包括所述逻辑、所述结构以及所述存储器控制器，其中，所述主存储器位于所述SOC的外部。
4.如权利要求2所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于所述主存储器进入自刷新操作而进入所述低功耗状态。
5.如权利要求1所述的装置，其中，片上系统集成电路包括所述逻辑、所述结构以及所述存储器控制器。
6.如权利要求1所述的装置，其中，所述计算元件包括以下各项中的一项或多项：处理器，所述处理器具有一个或多个处理器核；图形处理单元；图像处理逻辑；或媒体处理逻辑。
7.如权利要求1所述的装置，其中，SOC集成电路上的存储器子系统包括所述存储器控制器以及物理输入/输出接口。
8.如权利要求1所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个硬件事件而进入所述低功耗状态。
9.如权利要求1所述的装置，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个软件提示而进入所述低功耗状态。
10.一种方法，包括：
致使结构和存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时耦合到所述结构和所述存储器控制器的计算元件处于活动状态而进入低功耗状态。
11.如权利要求10所述的方法，其中，所述活动状态包括操作状态，在所述操作状态下，所述计算元件通过访问所述计算元件的本地存储器或高速缓存而不是访问主存储器来执行一个或多个操作。
12.如权利要求11所述的方法，进一步包括：致使所述结构和所述存储器控制器至少部分地响应于所述主存储器进入自刷新操作而进入所述低功耗状态。
13.如权利要求11所述的方法，进一步包括：经由物理输入/输出接口将所述存储器控制器耦合到所述主存储器。
14.如权利要求10所述的方法，进一步包括：致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个硬件事件而进入所述低功耗状态。
15.如权利要求10所述的方法，进一步包括：致使所述结构和所述存储器控制器至少部分地响应于SOC集成电路中发生一个或多个软件提示而进入所述低功耗状态。
16.一种计算系统，包括：
存储器，所述存储器用于存储有待由SOC集成电路器件上的一个或多个处理器核访问的数据，其中，所述存储器位于所述SOC集成电路器件的外部；
所述SOC集成电路器件，所述SOC集成电路器件包括：结构；存储器控制器，所述存储器控制器耦合到所述存储器；以及逻辑，所述逻辑的至少一部分处于硬件中，用于致使所述结构和所述存储器控制器至少部分地响应于确定了所述结构和所述存储器控制器是空闲的并且同时所述一个或多个处理器核中的一个或多个处于活动状态而进入低功耗状态。
17.如权利要求16所述的系统，其中，所述活动状态包括操作状态，在所述操作状态下，所述一个或多个处理器核中的至少一个通过访问所述计算元件的本地存储器或高速缓存而不是访问所述存储器来执行一个或多个操作。
18.如权利要求16所述的系统，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于所述存储器进入自刷新操作而进入所述低功耗状态。
19.如权利要求16所述的系统，其中，所述SOC集成电路上的存储器子系统包括所述存储器控制器以及物理输入/输出接口。
20.如权利要求16所述的系统，其中，所述逻辑用于致使所述结构和所述存储器控制器至少部分地响应于以下各项中的一项或多项而进入所述低功耗状态：SOC集成电路中发生一个或多个硬件事件；或SOC集成电路中发生一个或多个软件提示。
21.一种计算机可读介质，包括一条或多条指令，所述一条或多条指令当在处理器上被执行时将所述处理器配置成用于执行如权利要求10至15中任一项所述的一个或多个操作。
22.一种设备，所述设备包括用于执行如权利要求10至15中任一项所提出的方法的装置。
CN201580064557.4A 2014-12-27 2015-11-30 当计算元件活动时启用系统低功率状态 Pending CN107003712A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IN6624/CHE/2014 2014-12-27
IN6624CH2014 2014-12-27
PCT/US2015/063029 WO2016105876A1 (en) 2014-12-27 2015-11-30 Enabling system low power state when compute elements are active

Publications (1)

Publication Number Publication Date
CN107003712A true CN107003712A (zh) 2017-08-01

Family

ID=56151381

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580064557.4A Pending CN107003712A (zh) 2014-12-27 2015-11-30 当计算元件活动时启用系统低功率状态

Country Status (6)

Country Link
US (1) US10474219B2 (zh)
EP (1) EP3238004A4 (zh)
JP (1) JP2018506111A (zh)
CN (1) CN107003712A (zh)
TW (1) TWI653527B (zh)
WO (1) WO2016105876A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10474219B2 (en) 2014-12-27 2019-11-12 Intel Corporation Enabling system low power state when compute elements are active
CN111176409A (zh) * 2019-12-16 2020-05-19 珠海亿智电子科技有限公司 一种通用可在线编程的功耗控制电路、系统与方法
CN111684391A (zh) * 2017-12-28 2020-09-18 超威半导体公司 全系统低功率管理
CN112394805A (zh) * 2019-08-12 2021-02-23 福州瑞芯微电子股份有限公司 一种dram的低功耗模式的实现方法及终端
CN112698715A (zh) * 2020-12-17 2021-04-23 北京科银京成技术有限公司 一种执行控制方法、装置、嵌入式系统、设备及介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10579516B2 (en) * 2017-03-13 2020-03-03 Qualcomm Incorporated Systems and methods for providing power-efficient file system operation to a non-volatile block memory
BR112021023566A2 (pt) * 2019-05-31 2022-01-04 Kimberly Clark Co Sistema de gerenciamento de energia, e, método para controlar uma tensão de entrada
US11256318B2 (en) * 2019-08-09 2022-02-22 Intel Corporation Techniques for memory access in a reduced power state
US20210200298A1 (en) * 2019-12-30 2021-07-01 Advanced Micro Devices, Inc. Long-idle state system and method
CN112162710A (zh) * 2020-10-30 2021-01-01 深圳忆联信息系统有限公司 降低芯片功耗的方法、装置、计算机设备及存储介质
US20240004444A1 (en) * 2022-06-30 2024-01-04 Advanced Micro Devices, Inc. Rest-of-chip power optimization through data fabric performance state management

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060259804A1 (en) * 2005-05-16 2006-11-16 Ati Technologies, Inc. Apparatus and methods for control of a memory controller
US20080162980A1 (en) * 2006-12-31 2008-07-03 Franck Dahan Memory Controller Idle Mode
US20120102344A1 (en) * 2010-10-21 2012-04-26 Andrej Kocev Function based dynamic power control
US20130042126A1 (en) * 2011-08-10 2013-02-14 Baskaran Ganesan Memory link power management
US20130173902A1 (en) * 2011-12-31 2013-07-04 Inder M. Sodhi Split deep power down of i/o module
WO2014130316A1 (en) * 2013-02-21 2014-08-28 Apple Inc. Method and device for saving power in a display pipeline by powering down idle components

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262998A (en) * 1991-08-14 1993-11-16 Micron Technology, Inc. Dynamic random access memory with operational sleep mode
US6563746B2 (en) * 1999-11-09 2003-05-13 Fujitsu Limited Circuit for entering/exiting semiconductor memory device into/from low power consumption mode and method of controlling internal circuit at low power consumption mode
US7930572B2 (en) * 2003-12-24 2011-04-19 Texas Instruments Incorporated Method and apparatus for reducing memory current leakage a mobile device
US7730335B2 (en) * 2004-06-10 2010-06-01 Marvell World Trade Ltd. Low power computer with main and auxiliary processors
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
JP2009501482A (ja) 2005-07-14 2009-01-15 エヌエックスピー ビー ヴィ 履歴負荷特性を用いてハンドヘルド・マルチメディア装置のプロセッサコアの動作周波数及び利用可能な電力を動的に調整する方法
US7804435B2 (en) 2006-08-31 2010-09-28 Ati Technologies Ulc Video decoder with reduced power consumption and method thereof
US7849334B2 (en) * 2006-09-29 2010-12-07 Intel Coporation Transitioning a computing platform to a low power system state
US20090204835A1 (en) * 2008-02-11 2009-08-13 Nvidia Corporation Use methods for power optimization using an integrated circuit having power domains and partitions
US8286014B2 (en) 2008-03-25 2012-10-09 Intel Corporation Power management for a system on a chip (SoC)
US20090292934A1 (en) * 2008-05-22 2009-11-26 Ati Technologies Ulc Integrated circuit with secondary-memory controller for providing a sleep state for reduced power consumption and method therefor
JP5094666B2 (ja) * 2008-09-26 2012-12-12 キヤノン株式会社 マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム
KR101532041B1 (ko) 2008-11-05 2015-06-29 삼성전자주식회사 모바일 단말기와 이를 이용한 오디오 재생 방법
US9798370B2 (en) 2009-03-30 2017-10-24 Lenovo (Singapore) Pte. Ltd. Dynamic memory voltage scaling for power management
US8438358B1 (en) * 2009-12-16 2013-05-07 Applied Micro Circuits Corporation System-on-chip with memory speed control core
US9235251B2 (en) * 2010-01-11 2016-01-12 Qualcomm Incorporated Dynamic low power mode implementation for computing devices
US8738937B2 (en) 2010-07-13 2014-05-27 Intel Corporation Method and apparatus to limit memory power
EP2557480B1 (en) * 2011-08-09 2017-05-17 S-Printing Solution Co., Ltd. Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US9158351B2 (en) 2012-03-29 2015-10-13 Intel Corporation Dynamic power limit sharing in a platform
US8711653B2 (en) * 2012-04-28 2014-04-29 Hewlett-Packard Development Company, L.P. Changing a system clock rate synchronously
US9026820B2 (en) 2012-12-29 2015-05-05 Intel Corporation Communication link and network connectivity management in low power mode
US8766707B1 (en) * 2013-03-15 2014-07-01 Seagate Technology Llc Integrated always on power island for low power mode operation
US9395784B2 (en) 2013-04-25 2016-07-19 Intel Corporation Independently controlling frequency of plurality of power domains in a processor system
US9261939B2 (en) * 2013-05-09 2016-02-16 Apple Inc. Memory power savings in idle display case
US9304573B2 (en) 2013-06-21 2016-04-05 Apple Inc. Dynamic voltage and frequency management based on active processors
US9195291B2 (en) * 2013-06-21 2015-11-24 Apple Inc. Digital power estimator to control processor power consumption
US9001608B1 (en) * 2013-12-06 2015-04-07 Intel Corporation Coordinating power mode switching and refresh operations in a memory device
US9971397B2 (en) * 2014-10-08 2018-05-15 Apple Inc. Methods and apparatus for managing power with an inter-processor communication link between independently operable processors
TWI653527B (zh) 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060259804A1 (en) * 2005-05-16 2006-11-16 Ati Technologies, Inc. Apparatus and methods for control of a memory controller
US20080162980A1 (en) * 2006-12-31 2008-07-03 Franck Dahan Memory Controller Idle Mode
US20120102344A1 (en) * 2010-10-21 2012-04-26 Andrej Kocev Function based dynamic power control
US20130042126A1 (en) * 2011-08-10 2013-02-14 Baskaran Ganesan Memory link power management
US20130173902A1 (en) * 2011-12-31 2013-07-04 Inder M. Sodhi Split deep power down of i/o module
WO2014130316A1 (en) * 2013-02-21 2014-08-28 Apple Inc. Method and device for saving power in a display pipeline by powering down idle components

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10474219B2 (en) 2014-12-27 2019-11-12 Intel Corporation Enabling system low power state when compute elements are active
CN111684391A (zh) * 2017-12-28 2020-09-18 超威半导体公司 全系统低功率管理
CN111684391B (zh) * 2017-12-28 2024-05-14 超威半导体公司 全系统低功率管理
CN112394805A (zh) * 2019-08-12 2021-02-23 福州瑞芯微电子股份有限公司 一种dram的低功耗模式的实现方法及终端
CN111176409A (zh) * 2019-12-16 2020-05-19 珠海亿智电子科技有限公司 一种通用可在线编程的功耗控制电路、系统与方法
CN111176409B (zh) * 2019-12-16 2023-11-21 珠海亿智电子科技有限公司 一种通用可在线编程的功耗控制电路、系统与方法
CN112698715A (zh) * 2020-12-17 2021-04-23 北京科银京成技术有限公司 一种执行控制方法、装置、嵌入式系统、设备及介质
CN112698715B (zh) * 2020-12-17 2023-07-04 北京科银京成技术有限公司 一种执行控制方法、装置、嵌入式系统、设备及介质

Also Published As

Publication number Publication date
JP2018506111A (ja) 2018-03-01
EP3238004A4 (en) 2018-07-18
US20170336854A1 (en) 2017-11-23
WO2016105876A1 (en) 2016-06-30
TWI653527B (zh) 2019-03-11
EP3238004A1 (en) 2017-11-01
US10474219B2 (en) 2019-11-12
TW201636772A (zh) 2016-10-16

Similar Documents

Publication Publication Date Title
CN107003712A (zh) 当计算元件活动时启用系统低功率状态
CN104024980B (zh) 连接的待机睡眠状态
CN104049715B (zh) 平台不可知的功率管理
CN104137024B (zh) 包括使用深降电模式的高能效处理器热节流的用于高能效且节能的方法、装置和系统
CN106255937B (zh) 具有始终通电的处理器的片上系统
US9098274B2 (en) Methods and apparatuses to improve turbo performance for events handling
CN105164635B (zh) 针对固态存储设备在运行中的性能调整
TWI418987B (zh) 藉由細微間隔之預充電管理使記憶體處理量增加之技術
CN104025066B (zh) 用于能量高效计算的异构存储器晶片堆叠
US9665144B2 (en) Methods and systems for energy efficiency and energy conservation including entry and exit latency reduction for low power states
TWI564684B (zh) 一般主機控制器延遲方法及設備
CN108292157A (zh) 处理器核能量管理
JP6382353B2 (ja) メモリへの常時オン経路をサポートするための超低電力アーキテクチャ
US9298243B2 (en) Selection of an operating point of a memory physical layer interface and a memory controller based on memory bandwidth utilization
US20210405892A1 (en) Memory management to improve power performance
US10620687B2 (en) Hybrid power management approach
WO2016209565A1 (en) Rack scale architecture (rsa) and shared memory controller (smc) techniques of fast zeroing
US10754413B2 (en) Mechanism to enter or exit retention level voltage while a system-on-a-chip is in low power mode
CN104246653B (zh) 用于使固定频率处理单元操作的功耗最小化的方法和设备
CN104461941A (zh) 一种内存系统架构及管理方法
US11703932B2 (en) Demand based probe filter initialization after low power state

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170801

RJ01 Rejection of invention patent application after publication