CN112394805A - 一种dram的低功耗模式的实现方法及终端 - Google Patents
一种dram的低功耗模式的实现方法及终端 Download PDFInfo
- Publication number
- CN112394805A CN112394805A CN201910738337.5A CN201910738337A CN112394805A CN 112394805 A CN112394805 A CN 112394805A CN 201910738337 A CN201910738337 A CN 201910738337A CN 112394805 A CN112394805 A CN 112394805A
- Authority
- CN
- China
- Prior art keywords
- dram
- low power
- time
- mode
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 238000011217 control strategy Methods 0.000 claims abstract description 30
- 238000004590 computer program Methods 0.000 claims description 6
- 230000000694 effects Effects 0.000 abstract description 10
- 230000003044 adaptive effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 6
- 230000008030 elimination Effects 0.000 description 5
- 238000003379 elimination reaction Methods 0.000 description 5
- 238000013500 data storage Methods 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002618 waking effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Dram (AREA)
Abstract
本发明公开一种DRAM的低功耗模式的实现方法及终端，确定对所述DRAM进行数据访问的应用类型；根据所述应用类型配置对应的低功耗模式的控制策略；能够根据不同应用类型的不同访问类型配置对应的低功耗模式的控制策略，针对不同应用类型的数据访问特点配置相适配的低功耗模式的控制策略，使得针对不同应用类型的数据访问，DRAM都有对应的更优的功耗效果和性能效果，从而实现整体更好的功耗和性能效果。
Description
技术领域
本发明涉及功耗控制领域，尤其涉及一种DRAM的低功耗模式的实现方法及终端。
背景技术
在可移动设备以及嵌入式系统领域，由于电池容量有限，系统运行时需要在保证系统性能的情况下尽量优化各个模块的功耗。而动态随机访问存储器(DRAM)是系统的重要组成部分，对其的功耗控制一直是业内的研究热点。为了使DRAM有更低的功耗，可以通过各种方式来实现，其中，JEDEC(固态技术协会)标准对运行模式定义了不同级别的低功耗模式。JEDEC定义的典型的低功耗模式有自刷新模式(self refresh mode)和断电模式(powerdown mode)，这两种低功耗模式有不同的特性并需要不同的进入和退出时间，如某一颗DRAM芯片的手册显示当芯片处于无数据访问状态(idle)时的功耗为70mA，自刷新模式和断电模式的功耗为1mA，断电模式和自刷新模式的进入时间为0TCK，即可以马上进入，断电模式的退出时间为7.5ns～24ns，该模式下每个刷新周期(最大为70us)都需要退出来进行刷新；自刷新模式的退出时间为1280us，该模式在有数据访问前不需要退出来做刷新，所以自刷新模式相对于断电模式有更好的功耗表现。
现有的对DRAM的功耗控制都是通过SoC上的DRAM控制器进行配置实现，而通常系统中是使用统一配置来控制DRAM的低功耗模式，即要么使用统一配置的自刷新模式，要么使用统一配置的断电模式，这种方式并不能取得好的功耗和性能效果。
发明内容
本发明所要解决的技术问题是：提供一种DRAM的低功耗模式的实现方法及终端，能够实现更好的功耗和性能效果。
为了解决上述技术问题，本发明采用的一种技术方案为：
一种DRAM的低功耗模式的实现方法，包括步骤：
确定对所述DRAM进行数据访问的应用类型；
根据所述应用类型配置对应的低功耗模式的控制策略。
进一步的，若所述DRAM为多通道DRAM，则将不同应用类型访问的数据存储至不同的DRAM通道。
进一步的，若所述DRMA为多通道DRAM，则为不同的DRAM通道独立配置对应的低功耗模式的控制策略。
进一步的，所述低功耗模式的控制策略的配置在数据访问过程中可以进行动态调整。
进一步的，所述低功耗模式的控制策略包括对低功耗模式的类型的选择和/或对选择的低功耗模式的进入时间和/或退出时间的控制。
进一步的，若对所述DRAM的数据访问为帧数据访问，则每一帧数据访问结束，立即控制所述DRAM进入所选择的第一低功耗模式。
进一步的，还包括：
根据所述帧数据访问的帧间隔定时触发所述DRAM退出所选择的第一低功耗模式。
进一步的，所述定时触发的触发时间为：下一帧有效数据的访问时间减去所选择的第一低功耗模式退出消耗的时间。
进一步的，若对所述DRAM的数据访问为屏幕数据访问，则所述屏幕数据的每一行数据访问结束，立即控制所述DRAM进入所选择的第二低功耗模式；
所述屏幕数据的每一帧数据访问结束，立即控制所述DRAM进入所选择的第三低功耗模式。
进一步的，还包括：
根据所述屏幕数据访问的行间隔定时触发所述DRAM退出所选择的第二低功耗模式；
根据所述屏幕数据访问的帧间隔定时触发所述DRAM退出所选择的第三低功耗模式。
进一步的，所述定时触发所述第二低功耗模式退出的触发时间为：下一行有效数据的访问时间减去所选择的第二低功耗模式退出消耗的时间；
所述定时触发所述第三低功耗模式退出的触发时间为：下一帧有效数据的访问时间减去所选择的第三低功耗模式退出消耗的时间。
进一步的，所述第二低功耗模式为断电模式；
所述第三低功耗模式为自刷新模式。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种DRAM的低功耗模式的实现终端，包括存储器、处理器及存储在存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现以下步骤：
确定对所述DRAM进行数据访问的应用类型；
根据所述应用类型配置对应的低功耗模式的控制策略。
进一步的，若所述DRAM为多通道DRAM，则将不同应用类型访问的数据存储至不同的DRAM通道。
进一步的，若所述DRMA为多通道DRAM，则为不同的DRAM通道独立配置对应的低功耗模式的控制策略。
进一步的，所述低功耗模式的控制策略的配置在数据访问过程中可以进行动态调整。
进一步的，所述低功耗模式的控制策略包括对低功耗模式的类型的选择和/或对选择的低功耗模式的进入时间和/或退出时间的控制。
进一步的，若对所述DRAM的数据访问为帧数据访问，则每一帧数据访问结束，立即控制所述DRAM进入所选择的第一低功耗模式。
进一步的，还包括：
根据所述帧数据访问的帧间隔定时触发所述DRAM退出所选择的第一低功耗模式。
进一步的，所述定时触发的触发时间为：下一帧有效数据的访问时间减去所选择的第一低功耗模式退出消耗的时间。
进一步的，若对所述DRAM的数据访问为屏幕数据访问，则所述屏幕数据的每一行数据访问结束，立即控制所述DRAM进入所选择的第二低功耗模式；
所述屏幕数据的每一帧数据访问结束，立即控制所述DRAM进入所选择的第三低功耗模式。
进一步的，还包括：
根据所述屏幕数据访问的行间隔定时触发所述DRAM退出所选择的第二低功耗模式；
根据所述屏幕数据访问的帧间隔定时触发所述DRAM退出所选择的第三低功耗模式。
进一步的，所述定时触发所述第二低功耗模式退出的触发时间为：下一行有效数据的访问时间减去所选择的第二低功耗模式退出消耗的时间；
所述定时触发所述第三低功耗模式退出的触发时间为：下一帧有效数据的访问时间减去所选择的第三低功耗模式退出消耗的时间。
进一步的，所述第二低功耗模式为断电模式；
所述第三低功耗模式为自刷新模式。
本发明的有益效果在于：根据对DRAM进行数据访问的应用类型配置对应的低功耗模式的控制策略，能够根据不同应用类型的不同访问类型配置对应的低功耗模式的控制策略，针对不同应用类型的数据访问特点配置相适配的低功耗模式的控制策略，使得针对不同应用类型的数据访问，DRAM都有对应的更优的功耗效果和性能效果，从而实现整体更好的功耗和性能效果。
附图说明
图1为本发明实施例的一种DRAM的低功耗模式的实现方法的步骤流程图；
图2为本发明实施例的一种DRAM的低功耗模式的实现终端的结构示意图；
图3为本发明实施例的SoC系统中多通道DRAM的各通道存储数据分配示意图；
图4为现有技术中运行时启用动态进入自刷新模式的信号时序示意图；
图5为本发明实施例中无等待消抖时间的进入自刷新模式的信号时序示意图；
图6为本发明实施例中无等待消抖时间并且设置有定时器的进入自刷新模式的信号时序示意图；
图7为本发明实施例中屏幕数据访问的应用场景下的DRAM低功耗模式的实现方法具体流程图；
图8为本发明实施例中监测DRAM数据访问并让DRAM通道进入对应模式的流程图；
标号说明：
1、一种DRAM的低功耗模式的实现终端；2、存储器；3、处理器。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
本发明提出的DRAM的低功耗模式的实现方法及终端能够适用于各种需要应用到DRAM的场景，下面结合具体的应用场景来说明。
请参照图1，一种DRAM的低功耗模式的实现方法，包括步骤：
确定对所述DRAM进行数据访问的应用类型；
根据所述应用类型配置对应的低功耗模式的控制策略；
具体的，可以设置多种不同的对DRAM进行数据访问的应用类型，比如可以设置三种类型：CPU访问、帧数据访问以及屏幕数据访问，当涉及到上述三种访问时，分别配置不同的低功耗模式的控制策略，每一种访问类型对应的低功耗模式的控制策略都是与其数据访问特点相适配的，能够达到更好的功耗和性能效果。
在另一个可选的实施例中，若所述DRAM为多通道DRAM，则将不同应用类型访问的数据存储至不同的DRAM通道；
具体的，不同通道所述区域对应的DRAM空间可以有针对性地分配给不同的应用来使用，如图3所示，可以把CPU运行的代码和数据放在CS#0和CS#1，把帧数据放在CS#2，把屏幕数据放在CS#3，这样就可以通过对不同通道的DRAM配置不同的低功耗模式的控制策略，从而使得不同通道的DRAM分别有更大的机会进入低功耗模式，比如，系统运行的程序没有访问到CS#2和CS#3的DRAM，则CS#2和CS#3可以进入预设置好的低功耗模式；如果SoC上的解码控制器正在访问位于CS#2的帧数据，而没有其他活跃的DRAM访问，则除了CS#2DRAM以外的其他通道DRAM都可以进入预设置的低功耗模式；
通过将不同应用类型访问的数据存储至不同的通道，并配置不同的低功耗模式的控制策略，能够实现局部的DRAM工作或者进入低功耗模式，而不必每次都要整块的DRAM工作或者进入低功耗模式，能够进一步降低DRAM的功耗，提高DRAM的性能。
在另一个可选的实施例中，若所述DRMA为多通道DRAM，则为不同的DRAM通道独立配置对应的低功耗模式的控制策略；这样在进行DRAM数据存储时，可以针对各个通道所配置的低功耗模式的控制策略存储相适配的数据。
在另一个可选的实施例中，所述低功耗模式的控制策略的配置在数据访问过程中可以进行动态调整：
比如，帧数据存储区、屏幕数据存储区以及其他普通的内存空间都有可能存储在同一个通道的DRAM中，而在时间上某一特定的时间段可能只有一种特定的DRAM访问行为，则对应该通道DRAM的低功耗模式的控制策略，可以基于应用需求进行动态配置，以得到最佳的功耗表现；
或者比如，某一通道的DRAM预先配置了对应的低功耗模式的控制策略，但是随着存储数据的改变，发现预先配置的低功耗模式的控制策略与所存储的数据并不适配，则此时可以自适应地改变该通道对应的低功耗模式的控制策略。
在另一个可选的实施例中，所述低功耗模式的控制策略包括对低功耗模式的类型的选择和/或对选择的低功耗模式的进入时间和/或退出时间的控制；
可以根据具体的需要对低功耗模式的控制策略进行不同的配置。
在另一个可选的实施例中，若对所述DRAM的数据访问为帧数据访问，则每一帧数据访问结束，立即控制所述DRAM进入所选择的第一低功耗模式，如果是多通道的DRAM，则控制所述帧数据存储的区域对应通道的DRAM进入所选择的第一低功耗模式；
图4所示是一个典型的运行时启用动态进入自刷新模式的信号时序示意图，图中，BUS表示总线对DRAM的读写状态，从a时刻开始到b时刻之间，都没有任何数据访问，总线处于idle状态；CMD是从控制器发出的DRAM的命令，在c时刻发出进入自刷新命令‘SRE’，在d时刻发出退出自刷新命令‘SRX’，从e时刻开始接受任何有效读写命令；CLK是DRAM控制器提高给DRAM的时钟信号，CKE是时钟信号使能信号，f时刻CKE信号由高变低，g时刻CKE信号由低变高，在CKE为低期间，时钟可以是任意信号，一般为了节约功耗，会把时钟停掉；
图4中，从时刻a到时刻c的时间长度为T1，这段时间的设置通常是为了防止DRAM频繁进入退出自刷新的消抖时间，即如果DRAM控制器检测到长度T1的DRAM接口idle后，就会启动逻辑让DRAM进入自刷新模式；
从时刻c到时刻f的时间长度为T3，这段时间是DRAM自刷新模式的进入时间，是固定的，可以根据DRAM的数据手册算出来；
从时刻b到时刻e的时间长度为T2，这段时间是总线想读写DRAM数据但是无法实现，直到e时刻才能正常读写DRAM，这段时间属于性能损耗；
从时刻g到时刻e的时间长度为T4，这段时间是DRAM自刷新模式的退出时间，是固定的，可以根据DRAM的数据手册算出来；
从时刻f到时刻g的时间长度为T5，这段时间DRAM处于低功耗时间；
如果能够尽量减少T1和T2的时间，则就能够得到最长的T5；
而对于帧数据访问来说，帧数据是有固定的帧率的，比如电影电视等视频数据都是有固定帧率的，只要是固定帧率，则就能够得到帧间隔时间，以帧率为25的电影视频为例，帧间隔为40毫秒，而每一帧的数据处理是连续的，帧与帧之间的数据处理有间隔，如果一帧数据的实际解码和处理时间为20毫秒，那么剩下的20毫秒就是没有DRAM访问的空闲时间，针对这种数据类型的处理，不需要考虑消抖时间，可以在一帧数据访问完成后，立即控制所述DRAM进入所选择的第一低功耗模式，这种处理方式的信号时序如图5所示，对比图4和图5可知，图5所示的时序图就没有T1时间的消抖时间的等待，而是在上一个时钟信号检测到BUS状态变化时，在下一个时钟信号即直接控制DRAM进入低功耗模式；
在另一个可选的实施例中，还包括：
根据所述帧数据访问的帧间隔定时触发所述DRAM退出所选择的第一低功耗模式；
由于在帧数据访问的应用场景中，帧与帧之间的间隔是固定的，可以增加一个定时器达到减少图4或图5中T2的时间的目的；
具体的，如图6所示，根据帧间隔定时触发DRAM控制器发出退出低功耗模式的命令给DRAM，使得DRAM退出所选择的第一低功耗模式，即图6中j时刻和k时刻之间的间隔T7即为帧间隔；
优选的，发出退出低功耗模式的命令的时间点在固定数据读写时间点往前推低功耗模式退出消耗的时间T6，即定时触发的触发时间为：下一帧有效数据的访问时间减去所选择的第一低功耗模式退出消耗的时间，也就是图6中b点对应的时间减去T6即为发出退出低功耗模式的命令的时间点；
从图6可以看到，通过对所选择的低功耗模式进入时间和退出时间的控制，总线进入idle后DRAM控制器紧跟着就让DRAM进入低功耗模式，而总线有数据要访问时，DRAM已经处于可以有效访问的状态，既降低了功耗，也没有性能损耗；并且通过对固定数据读写点的确定以及所选择的第一低功耗模式退出消耗的时间的确定能够保证在总线要读写数据时，DRAM正好处于可以有效访问的状态；
其中，所选择的第一低功耗模式可以根据需要进行设定，可以是断电模式，也可以是自刷新模式。
在另一个可选的实施例中，若对所述DRAM的数据访问为屏幕数据访问，则所述屏幕数据的每一行数据访问结束，立即控制所述DRAM进入所选择的第二低功耗模式；
所述屏幕数据的每一帧数据访问结束，立即控制所述DRAM进入所选择的第三低功耗模式；
其中，第二低功耗模式和第三低功耗模式可以是相同的低功耗模式，也可以是不同的低功耗模式，优选的，所述第二低功耗模式为断电模式，所述第三低功耗模式为自刷新模式；
对于屏幕数据访问的应用场景，是根据屏幕差异来确定的，如果一个屏幕显示帧率为30帧，则不同图像帧之间的帧间隔为33.3毫秒，一帧图像刷新完毕等待下一帧图像的时间为场消隐的时间，该时间是固定的，一般大于200微秒，根据不同低功耗模式的特点，此时可以设置DRAM进入自刷新模式，即屏幕数据的每一帧数据访问结束，立即控制DRAM进入自刷新模式；
而屏幕数据中每一帧数据根据屏幕大小有不同的行，如1024*768分辨率的显示屏有768行，每一行间隔约为40微秒，一行数据刷新完毕等待下一行数据的时间为行消隐的时间，该时间也是固定的，一般有几微秒，此时可以设置DRAM进入断电模式，即屏幕数据的每一行数据访问结束，立即控制DRAM进入断电模式；
而为了保证在下一行数据或者下一帧数据访问时，DRAM已经处于有效状态，在保证降低功耗的同时避免性能的损耗，可以设置两个定时器：定时器A和定时器B；
定时器A根据所述屏幕数据访问的帧间隔定时触发所述DRAM退出自刷新模式；
定时器B根据所述屏幕数据访问的行间隔定时触发所述DRAM退出断电模式；
优选的，所述定时器A定时触发所述自刷新模式退出的触发时间为：下一帧有效数据的访问时间减去自刷新模式退出消耗的时间；
所述定时器B定时触发所述断电模式退出的触发时间为：下一行有效数据的访问时间减去断电模式退出消耗的时间；
举个例子，行间隔指的是行与行之间数据刷新时间的间隔，其包含了行消隐时间，所以至少在行消隐期间可以控制DRAM进入低功耗模式，如果数据提前完成传输，就可以提前进入低功耗模式；假设行间隔为40us，如果其中访问DRAM传输数据用了25us，则还有15us对DRAM来说是空闲的，这个时段可以处于断电模式，而为了保证下一行数据要访问时DRAM处于有效状态，可以设置定时器在下一行行数据访问之前24ns(24ns为断电模式退出需要消耗的时间)开始唤醒DRAM，让DRAM退出断电模式，此后定时器B就可以根据行间隔定时唤醒DRAM；
所以定时器B只要启动时设置一次即可，即设置第一次触发DRAM退出低功耗模式的时间即可，而该时间就是下一行有效数据的访问时间减去断电模式退出消耗的时间；此后定时器B就可以根据行间隔定时触发；
上述屏幕数据访问的应用场景下的DRAM低功耗模式的实现方法具体流程图如图7所示。
在另一个可选的实施例中，将CPU访问、屏幕数据访问以及帧数据访问各自对应的低功耗模式的控制策略进行融合，具体流程图如图8所示；
监测DRAM各通道数据的访问情况，对于每个通道，判断是否只有一种访问模式，若是，则根据访问模式对应配置的低功耗模式的控制策略进行数据访问：
如果是CPU访问，由于CPU访问DRAM的时机是随机不可预测的，则采用常规的低功耗模式，即在DRAM空闲一段时间后才让其进入低功耗模式，即有消抖时间T1，无定时器；
如果是屏幕数据访问，则进行对应的屏幕数据模式来实现功耗控制，即采用前面实施例中屏幕数据访问的应用场景下的DRAM低功耗模式的实现方法，没有消抖时间，设置有自刷新定时器和断电模式定时器；
如果是帧数据访问，则进行对应的帧数据模式来实现功耗控制，即采用前面实施例中帧数据访问的应用场景下的DRAM低功耗模式的实现方法，进入的低功耗模式采用自刷新模式，没有消抖时间，设置有自刷新定时器；
若包含多种访问模式，则根据不同时间段不同的访问模式让DRAM通道进入对应的数据访问模式，实现功耗控制。
在另一个可选的实施例中，请参照图2，一种DRAM的低功耗模式的实现终端1，包括存储器2、处理器3及存储在存储器2上并可在所述处理器3上运行的计算机程序，所述处理器3执行所述计算机程序时实现上述各个方法实施例的步骤。
综上所述，本发明提供的一种DRAM的低功耗模式的实现方法及终端，通过对不同通道的DRAM以及不同数据访问的应用类型设置不同的低功耗模式以及对应的低功耗模式的进入和退出策略，对于帧数据处理以及显示屏刷新数据等数据具有一定访问规律的场景，控制DRAM上存储对应数据的区域直接进入所选择的低功耗模式，无需等待消抖时间，并控制DRAM按照数据帧的帧间隔或行间隔定时退出所选择的低功耗模式，实现在有数据访问时，DRAM正好处于有效状态，可以在完全不影响性能的情况下大大降低DRAM功耗，并且能够使每个DRAM通道有更多的机会进入低功耗模式，进一步降低系统功耗，同时，在数据访问过程中，能够动态对各个通道的DRAM配置的低功耗模式的控制策略进行调整以及根据不同应用的访问行为变化进行预先配置的低功耗模式的控制策略的动态调整，提高了灵活性，保证了稳健性。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (24)
1.一种DRAM的低功耗模式的实现方法，其特征在于，包括步骤：
确定对所述DRAM进行数据访问的应用类型；
根据所述应用类型配置对应的低功耗模式的控制策略。
2.根据权利要求1所述的一种DRAM的低功耗模式的实现方法，其特征在于，若所述DRAM为多通道DRAM，则将不同应用类型访问的数据存储至不同的DRAM通道。
3.根据权利要求1所述的一种DRAM的低功耗模式的实现方法，其特征在于，若所述DRAM为多通道DRAM，则为不同的DRAM通道独立配置对应的低功耗模式的控制策略。
4.根据权利要求1至3中任一项所述的一种DRAM的低功耗模式的实现方法，其特征在于，所述低功耗模式的控制策略的配置在数据访问过程中可以进行动态调整。
5.根据权利要求1至3中任一项所述的一种DRAM的低功耗模式的实现方法，其特征在于，所述低功耗模式的控制策略包括对低功耗模式的类型的选择和/或对选择的低功耗模式的进入时间和/或退出时间的控制。
6.根据权利要求5所述的一种DRAM的低功耗模式的实现方法，其特征在于，若对所述DRAM的数据访问为帧数据访问，则每一帧数据访问结束，立即控制所述DRAM进入所选择的第一低功耗模式。
7.根据权利要求6所述的一种DRAM的低功耗模式的实现方法，其特征在于，还包括：
根据所述帧数据访问的帧间隔定时触发所述DRAM退出所选择的第一低功耗模式。
8.根据权利要求7所述的一种DRAM的低功耗模式的实现方法，其特征在于，所述定时触发的触发时间为：下一帧有效数据的访问时间减去所选择的第一低功耗模式退出消耗的时间。
9.根据权利要求5所述的一种DRAM的低功耗模式的实现方法，其特征在于，若对所述DRAM的数据访问为屏幕数据访问，则所述屏幕数据的每一行数据访问结束，立即控制所述DRAM进入所选择的第二低功耗模式；
所述屏幕数据的每一帧数据访问结束，立即控制所述DRAM进入所选择的第三低功耗模式。
10.根据权利要求9所述的一种DRAM的低功耗模式的实现方法，其特征在于，还包括：
根据所述屏幕数据访问的行间隔定时触发所述DRAM退出所选择的第二低功耗模式；
根据所述屏幕数据访问的帧间隔定时触发所述DRAM退出所选择的第三低功耗模式。
11.根据权利要求10所述的一种DRAM的低功耗模式的实现方法，其特征在于，所述定时触发所述第二低功耗模式退出的触发时间为：下一行有效数据的访问时间减去所选择的第二低功耗模式退出消耗的时间；
所述定时触发所述第三低功耗模式退出的触发时间为：下一帧有效数据的访问时间减去所选择的第三低功耗模式退出消耗的时间。
12.根据权利要求9至11中任一项所述的一种DRAM的低功耗模式的实现方法，其特征在于，所述第二低功耗模式为断电模式；
所述第三低功耗模式为自刷新模式。
13.一种DRAM的低功耗模式的实现终端，包括存储器、处理器及存储在存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现以下步骤：
确定对所述DRAM进行数据访问的应用类型；
根据所述应用类型配置对应的低功耗模式的控制策略。
14.根据权利要求13所述的一种DRAM的低功耗模式的实现终端，其特征在于，若所述DRAM为多通道DRAM，则将不同应用类型访问的数据存储至不同的DRAM通道。
15.根据权利要求13所述的一种DRAM的低功耗模式的实现终端，其特征在于，若所述DRAM为多通道DRAM，则为不同的DRAM通道独立配置对应的低功耗模式的控制策略。
16.根据权利要求13至15中任一项所述的一种DRAM的低功耗模式的实现终端，其特征在于，所述低功耗模式的控制策略的配置在数据访问过程中可以进行动态调整。
17.根据权利要求13至15中任一项所述的一种DRAM的低功耗模式的实现终端，其特征在于，所述低功耗模式的控制策略包括对低功耗模式的类型的选择和/或对选择的低功耗模式的进入时间和/或退出时间的控制。
18.根据权利要求17所述的一种DRAM的低功耗模式的实现终端，其特征在于，若对所述DRAM的数据访问为帧数据访问，则每一帧数据访问结束，立即控制所述DRAM进入所选择的第一低功耗模式。
19.根据权利要求18所述的一种DRAM的低功耗模式的实现终端，其特征在于，还包括：
根据所述帧数据访问的帧间隔定时触发所述DRAM退出所选择的第一低功耗模式。
20.根据权利要求19所述的一种DRAM的低功耗模式的实现终端，其特征在于，所述定时触发的触发时间为：下一帧有效数据的访问时间减去所选择的第一低功耗模式退出消耗的时间。
21.根据权利要求17所述的一种DRAM的低功耗模式的实现终端，其特征在于，若对所述DRAM的数据访问为屏幕数据访问，则所述屏幕数据的每一行数据访问结束，立即控制所述DRAM进入所选择的第二低功耗模式；
所述屏幕数据的每一帧数据访问结束，立即控制所述DRAM进入所选择的第三低功耗模式。
22.根据权利要求21所述的一种DRAM的低功耗模式的实现终端，其特征在于，还包括：
根据所述屏幕数据访问的行间隔定时触发所述DRAM退出所选择的第二低功耗模式；
根据所述屏幕数据访问的帧间隔定时触发所述DRAM退出所选择的第三低功耗模式。
23.根据权利要求22所述的一种DRAM的低功耗模式的实现终端，其特征在于，所述定时触发所述第二低功耗模式退出的触发时间为：下一行有效数据的访问时间减去所选择的第二低功耗模式退出消耗的时间；
所述定时触发所述第三低功耗模式退出的触发时间为：下一帧有效数据的访问时间减去所选择的第三低功耗模式退出消耗的时间。
24.根据权利要求21至23中任一项所述的一种DRAM的低功耗模式的实现终端，其特征在于，所述第二低功耗模式为断电模式；
所述第三低功耗模式为自刷新模式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910738337.5A CN112394805A (zh) | 2019-08-12 | 2019-08-12 | 一种dram的低功耗模式的实现方法及终端 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910738337.5A CN112394805A (zh) | 2019-08-12 | 2019-08-12 | 一种dram的低功耗模式的实现方法及终端 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112394805A true CN112394805A (zh) | 2021-02-23 |
Family
ID=74602170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910738337.5A Pending CN112394805A (zh) | 2019-08-12 | 2019-08-12 | 一种dram的低功耗模式的实现方法及终端 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112394805A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105243026A (zh) * | 2014-05-30 | 2016-01-13 | 展讯通信（上海）有限公司 | 终端设备的内存访问控制方法与装置 |
| CN107003712A (zh) * | 2014-12-27 | 2017-08-01 | 英特尔公司 | 当计算元件活动时启用系统低功率状态 |
| US20170316818A1 (en) * | 2016-04-28 | 2017-11-02 | Qualcomm Incorporated | Dram access in self-refresh state |
| CN107357405A (zh) * | 2017-06-08 | 2017-11-17 | 华为技术有限公司 | 功耗控制方法及相关设备 |
-
2019
- 2019-08-12 CN CN201910738337.5A patent/CN112394805A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105243026A (zh) * | 2014-05-30 | 2016-01-13 | 展讯通信（上海）有限公司 | 终端设备的内存访问控制方法与装置 |
| CN107003712A (zh) * | 2014-12-27 | 2017-08-01 | 英特尔公司 | 当计算元件活动时启用系统低功率状态 |
| US20170316818A1 (en) * | 2016-04-28 | 2017-11-02 | Qualcomm Incorporated | Dram access in self-refresh state |
| CN107357405A (zh) * | 2017-06-08 | 2017-11-17 | 华为技术有限公司 | 功耗控制方法及相关设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100870478B1 (ko) | 휘발성 메모리들에 대한 독립적 뱅크 리프레시를 제공하는방법 및 시스템 | |
| US9001608B1 (en) | Coordinating power mode switching and refresh operations in a memory device | |
| US10331195B2 (en) | Power and performance aware memory-controller voting mechanism | |
| EP2997576B1 (en) | Methods and systems for smart refresh of dynamic random access memory | |
| CN108140406B (zh) | 用于存储器的自刷新的方法及相关设备 | |
| US8543759B2 (en) | Method for scheduling memory refresh operations including power states | |
| US7580309B2 (en) | Memory refresh method and system | |
| US11705180B2 (en) | Memory refresh technology and computer system | |
| JP2012089231A (ja) | 有向自動リフレッシュ同期 | |
| CA3058778C (en) | Memory refresh technology and computer system | |
| KR20130132387A (ko) | 반도체 장치 및 데이터 처리 시스템 | |
| US20020069319A1 (en) | Method and apparatus of event-driven based refresh for high performance memory controller | |
| CN101000798B (zh) | 存储器刷新方法及存储器刷新系统 | |
| JP2007066490A (ja) | 半導体記憶装置 | |
| CN112394805A (zh) | 一种dram的低功耗模式的实现方法及终端 | |
| JPH07169266A (ja) | 半導体メモリ | |
| KR100546678B1 (ko) | 데이터 처리 시스템의 리프레시 동작 제어장치 및 그 방법 | |
| CN115686383B (zh) | 存储器的控制方法和控制器以及芯片系统 | |
| EP4325491A1 (en) | Memory device | |
| CN117727347A (zh) | 一种存储器刷新方法及存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province Applicant after: Ruixin Microelectronics Co.,Ltd. Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province Applicant before: FUZHOU ROCKCHIP ELECTRONICS Co.,Ltd. |
|
| CB02 | Change of applicant information |