CN115686383B - 存储器的控制方法和控制器以及芯片系统 - Google Patents

Abstract

本申请提供了存储器的控制方法和控制器以及芯片系统。所述控制器包括：时隙控制确定逻辑，被配置成获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式；命令缓冲器，被配置成用于缓存在目标存储器的休眠模式下时针对目标存储器的访问请求；低功耗控制逻辑，被配置成根据所述时隙控制模式控制所述目标存储器，使得所述目标存储器在休眠模式下进入低功耗状态,以及在工作模式下处理所述缓存的针对目标存储器的访问请求。

Description

存储器的控制方法和控制器以及芯片系统

技术领域

本公开涉及计算机技术领域，尤其涉及存储器的控制方法和控制器以及芯片系统。

背景技术

随着计算机技术的发展，各种高性能计算机被广泛使用。对于各种高性能计算机的处理器（例如，CPU（Central Processing Unit, 中央处理单元）、GPU（GraphicsProcessing Unit，图形处理单元），TPU（Tensor Processing Unit, 张量处理单元）、NPU（Neural networkProcessing Unit, 神经网络处理单元）等）而言，为了提高运算性能，需要提高存储器（例如，DDR（Double Data Rat，双倍速率）存储器）的带宽以与之匹配。通常，每个DDR通道都使用独立的物理层接口单元以及DDR颗粒，DDR带来的功耗占用芯片中的一大部分。当处理器处于非极限运算的场景下，对存储器的带宽需求可能小于最大带宽的50%，例如在仅显示桌面的情况下，对存储器的带宽需求更低，可能小于10%。然而，每个通道仍然会消耗很大的功耗，既影响相关设备或存储器芯片的寿命，也造成了资源的浪费。

发明内容

有鉴于此，本公开提供了存储器的控制方法和控制器以及芯片系统，期望克服上面提到的部分或全部缺陷以及其它可能的缺陷。

根据本公开的第一方面，提供了一种存储器的控制器，包括：时隙控制确定逻辑，被配置成获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式；命令缓冲器，被配置成用于缓存在目标存储器的休眠模式下时针对目标存储器的访问请求；低功耗控制逻辑，被配置成根据所述时隙控制模式控制所述目标存储器，使得所述目标存储器在休眠模式下进入低功耗状态,以及在工作模式下处理所述缓存的针对目标存储器的访问请求。

在一些实施例中，所述时隙配置信息包括休眠时隙个数、工作时隙个数、以及时隙单位中的至少一个。

在一些实施例中，所述时隙控制模式包括下述之一：第一控制模式，其中休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值；第二控制模式，其中，休眠时隙个数以及时隙单位分别被设置为固定值，并且工作时隙的个数被配置成自适应并且取决于控制周期中命令缓冲器所缓存的针对目标存储器的访问请求的数量；第三控制模式，其中，时隙单位被设置为固定值，以及命令缓冲器具有第一水线值和第一水线超时值、以及第二水线值和第二水线超时值，并且其中，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式，其中第一水线值小于第二水线值。

在一些实施例中，时隙控制确定逻辑被配置成：响应于单位时间段内的访问请求的数量大于第一阈值、相邻单位时间段中的访问请求的数量的变化程度小于第二阈值并且访问请求所需的带宽小于目标存储器的总带宽，则获取用于定义第一控制模式的时隙配置信息。

在一些实施例中，时隙控制确定逻辑被配置成：响应于单位时间段内的访问请求的数量小于或等于第一阈值或者相邻单位时间段中的访问请求的数量的变化程度大于或等于第二阈值，并且命令缓冲器的深度大于第三阈值，则获取用于定义第二控制模式的时隙配置信息。

在一些实施例中，时隙控制确定逻辑被配置成：响应于相邻单位时间段中的访问请求的数量的变化程度大于或等于第三阈值，并且所述命令缓冲器的深度小于或者等于第三阈值，则获取用于定义第三控制模式的时隙配置信息。

在一些实施例中，第一控制模式的休眠时隙个数、工作时隙个数、以及时隙单位被设置为满足如下条件：休眠时隙个数、时隙单位、目标存储器的总带宽与所需带宽利用率的乘积小于或等于命令缓冲器的深度与每个请求的数据长度的乘积；工作时隙个数除以工作时隙个数与休眠时隙个数之和所得到的商大于或等于所需带宽利用率；工作时隙的个数大于或等于S/tREFI*tRFC所得到的值，其中S为工作时隙个数与休眠时隙个数之和，tREFI表示目标存储器的刷新周期，tRFC表示目标存储器的全部存储体刷新所需要的时间。

在一些实施例中，第二控制模式的休眠时隙个数以及时隙单位被设置为满足如下条件：休眠时隙个数、时隙单位、目标存储器的总带宽与所需带宽利用率的乘积小于或等于命令缓冲器的深度与每个请求的数据长度的乘积。

在一些实施例中，所述目标存储器为多个通道的存储器中的一个通道的存储器，以及时隙控制模式包括第一控制模式，并且其中，时隙控制确定逻辑还被配置成获取所述目标存储器的工作模式，其中所述工作模式包括同步模式和顺序模式中的一个，所述同步模式指示目标存储器与多个通道中其它通道的存储器同步进入工作模式和休眠模式，顺序模式指示所述目标存储器与多个通道中其它通道的存储器按指定顺序进入工作模式和休眠模式；低功耗控制逻辑还被配置成根据所述时隙控制模式和工作模式控制所述目标存储器，使得所述目标存储器在休眠模式下进入低功耗状态，以及在工作模式下处理所述缓存的针对目标存储器的访问请求。

在一些实施例中，所述时隙控制确定逻辑还被配置成控制在工作时隙期间向目标存储器发送刷新指令，以指示目标存储器执行刷新操作。

根据本公开的第二方面，提供了一种芯片系统，包括目标存储器以及根据本公开的第一方面的实施例中所述的任一控制器。

根据本公开的第三方面，提供了一种存储器的控制方法，包括：获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式；利用命令缓冲器缓存在目标存储器的休眠模式下时针对目标存储器的访问请求；根据所述时隙控制模式控制所述目标存储器，使得所述目标存储器在休眠模式内进入低功耗状态,以及在工作模式内处理所述缓存的针对目标存储器的访问请求。

在一些实施例中，所述时隙控制模式包括下述之一：第一控制模式，其中休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值；第二控制模式，其中，休眠时隙个数以及时隙单位分别被设置为固定值，并且工作时隙的个数被配置成自适应并且取决于控制周期中命令缓冲器所缓存的针对目标存储器的访问请求的数量；第三控制模式，其中，时隙单位被设置为固定值，以及命令缓冲器具有第一水线值和第一水线超时值、以及第二水线值和第二水线超时值，并且其中，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式，其中第一水线值小于第二水线值。

在一些实施例中，所述目标存储器为多个通道的存储器中的一个通道的存储器，以及时隙控制模式包括第一控制模式。并且所述方法还包括：获取所述目标存储器的工作模式，其中所述工作模式包括同步模式和顺序模式中的一个，所述同步模式指示目标存储器与多个通道中其它通道的存储器同步进入工作模式和休眠模式，顺序模式指示所述目标存储器与多个通道中其它通道的存储器按指定顺序进入工作模式和休眠模式。根据所述时隙控制模式控制所述目标存储器，包括：根据所述时隙控制模式和工作模式控制所述目标存储器，使得所述目标存储器在休眠模式内进入低功耗状态，以及在工作模式内处理所述缓存的针对目标存储器的访问请求。

在本公开要求保护的存储器的控制方法和控制器以及芯片系统中，获取用于定义时隙控制模式的时隙配置信息，并且利用命令缓冲器缓存在目标存储器的休眠模式下时针对目标存储器的访问请求，然后根据所述时隙控制模式控制所述目标存储器在休眠模式下进入低功耗状态以及在工作模式下处理访问请求，从而实现了基于时隙对目标存储器的控制。本方案可以根据时隙自动使目标存储器进入和退出低功耗状态，在降低功耗的同时不会造成数据丢失等问题，不影响系统的正常运行。

根据下文描述的实施例，本公开的这些和其它优点将变得清楚，并且参考下文描述的实施例来阐明本公开的这些和其它优点。

附图说明

现在将更详细并且参考附图来描述本公开的实施例，其中：

图1图示了相关技术中对DDR通道的存储器进行访问的示意性原理框架图；

图2图示了根据本公开的一个实施例的一种存储器的控制器的示例性结构框图；

图3图示了根据本公开的一个实施例对存储器进行访问的示意性原理框架图；

图4图示了根据本公开的一个实施例的第一控制模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例；

图5图示了根据本公开的另一个实施例的第一控制模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例；

图6图示了根据本公开的再一个实施例的第一控制模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例；

图7图示了根据本公开的又一个实施例的第一控制模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例；

图8图示了根据本公开的一个实施例的第二控制模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例；

图9图示了根据本公开的一个实施例的第三控制模式下每个控制周期中的工作模式和休眠模式的切换模式的实例；

图10图示了根据本公开的一个实施例的同步模式下多通道的存储器同步进入工作模式和休眠模式的示意图；

图11图示了根据本公开的一个实施例的顺序模式下多通道的存储器顺序进入工作模式和休眠模式的示意图；

图12图示了根据本公开的一个实施例的一种存储器的控制方法的示例性流程图。

具体实施方式

下面的描述提供了本公开的各种实施例的特定细节，以便本领域的技术人员能够充分理解和实施本公开的各种实施例。应当理解，本公开的技术方案可以在没有这些细节中的一些细节的情况下被实施。在某些情况下，本公开并没有示出或详细描述一些熟知的结构或功能，以避免这些不必要的描述使对本公开的实施例的描述模糊不清。在本公开中使用的术语应当以其最宽泛的合理方式来理解，即使其是结合本公开的特定实施例被使用的。

图1示出了相关技术中对DDR通道的存储器进行访问的示意性原理框架图。如图2所示，多个主设备（例如，片内的CPU或者GPU等等）通过总线访问多个通道的DDR，这里例如是8个通道的DDR。 DDRC指的是DDR的控制器，其作用是将读写请求等转化为DDR的命令，产生信号的时序。PHY指的是DDR物理层接口单元，其功能是处理时序，是让DDR地址命令以及数据按照协议规定正确传输的通道。DDR指的是DDR颗粒或器件，就是板载的或片外的存储芯片。当多个主设备在访问一段连续的物理地址时，8个DDR通道并行工作，提供最大的带宽。

下面以DDR为例说明低功耗的实现一般有如下几种方法。

方案1、降低存储器的工作频率。这种方案能够根据具体的应用场景动态地改变频率，动态地降低功耗。即使DDR工作在最低频率时，（例如，上面所述的PHY和DDR颗粒等）仍然处于工作模式，仍然存在较大的功耗。

方案2、使存储器进入低功耗模式。这种方案只能对DDR完全没有带宽需求（比如计算机睡眠，休眠等模式）时，让所有的DDR通道，包括上面所述的PHY和DDR颗粒，都进入低功耗模式。这时DDR的功耗消耗很低，但所有DDR通道都无法接收命令，如果需要接收命令，需要花费较长的退出时间。所以这种方案无法应用到对带宽的需求较小但持续不断的场景。

方案3、关闭存储器的时钟。这种方案与方案2类似，在DDR进入低功耗模式后，通过关闭DDR的时钟，进一步节省PHY和DDR 颗粒的功耗。其缺点仍然是无法在带宽需求量较小但持续不断的场景使用。

方案4、关闭存储器的电源。这种方案是完全关闭PHY和颗粒的电源，处于完全不耗电的模式。但在该模式下，DDR中缓存的数据会丢失，同时与方案2和3类似，所有的DDR通道的电源都将关闭，无法接收命令。一般仅休眠或关机情况下使用。

方案5、动态开关DDR通道。这种方式最少需要保留一个通道，在流量非常小的情况下仍然需要保证一个通道的功耗，同时动态切换是需要进行数据迁移和地址重映射。

基于此，本申请提出了基于时隙对存储器的控制方法和控制器以降低存储器（DDR）的功耗。

图2图示了根据本公开的一个实施例的一种存储器的控制器200的示例性结构框图。所述控制器200例如可以作为DDR存储器的控制器（即，DDRC）。如图2所示，所述控制器200包括时隙控制确定逻辑210、命令缓冲器220、低功耗控制逻辑230。

所述时隙控制确定逻辑210被配置成获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式。这里的目标存储器例如可以是DDR存储器。作为示例，所述时隙配置信息可以被预先存储在各种合适存储装置中，或者根据需要被实时配置，这不是限制性的。所述时隙配置信息可以包括休眠时隙个数（pd_slot_num）、工作时隙个数（wk_slot_num）、以及时隙单位(slot_unit)中的至少一个。

休眠时隙个数表示休眠时隙的个数，时隙单位(slot_unit)* 休眠时隙个数（pd_slot_num）表示进入一次休眠模式的时长。在使用DDR存储器的情况下，最大的休眠时长（休眠模式的时长）需小于9个tREFI（存储器的刷新周期），这是由DDR的特性决定的。工作时隙个数（wk_slot_num）表示工作时隙的个数，slot_unit * wk_slot_num表示进入一次工作模式的时长，也即工作时长。

每个控制周期包括一次休眠模式和一次工作模式，在工作模式下对目标存储器执行刷新操作并且处理针对目标存储器的访问请求。目标存储器的每个控制周期中的工作模式和休眠模式的切换模式可以定义出工作模式和休眠模式的进入和退出条件。在一些实施例中，所述时隙控制确定逻辑还被配置成控制在工作时隙期间向目标存储器发送刷新指令，以指示目标存储器执行刷新操作。

在一些实施例中，所述时隙控制模式包括第一控制模式、第二控制模式以及第三控制模式中的一个。在第一控制模式中，休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值，可以通过休眠时隙个数、工作时隙个数、以及时隙单位确定出每个控制周期中的休眠时长和工作时长。在第二控制模式中，休眠时隙个数以及时隙单位分别被设置为固定值，由此可以确定出工作时长；工作时隙的个数被配置成自适应并且取决于控制周期中命令缓冲器所缓存的针对目标存储器的访问请求的数量。换句话说，在第二控制模式中，在命令缓冲器没有命令被缓存时，工作时长仅用于完成必要的刷新操作即可，完成后立即进入再次进入休眠模式。在命令缓冲器缓存有命令时，在工作模式中处理缓冲器中缓存的命令，直到命令缓冲器为空。在第三控制模式中，需要时隙单位被设置为固定值，并且利用命令缓冲器被配置有的第一水线值和第一水线超时值、以及第二水线值和第二水线超时值。在第三控制模式中，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式，其中第一水线值小于第二水线值。

命令缓冲器220被配置成用于缓存在目标存储器的休眠模式下时（例如，主设备）针对目标存储器的访问请求。在目标存储器处于休眠模式下时，在例如从主设备接收到针对目标存储器的访问请求时，由于目标存储器无法处理这些访问请求，可以将这些请求缓存在命令缓冲器中，以等待在工作模式下处理这些访问请求。针对目标存储器的访问请求例如可以是针对目标存储器的读请求（用于从目标存储器读取数据）或者针对目标存储器的写请求（用于向目标存储器写入数据）等。通常较大的缓冲器深度可以支持更长的休眠时长，但是会消耗更多的硬件资源，同时增加读写操作的延时。在缓冲器深度确定时，根据主设备所需的存储器的带宽，来确定休眠时长，以尽量减少缓冲器长时间处于满状态，影响系统性能。

低功耗控制逻辑230被配置成根据所述时隙控制模式控制所述目标存储器，使得所述目标存储器在休眠模式下进入低功耗状态,以及在工作模式下处理所述缓存的针对目标存储器的访问请求。通过使目标存储器休眠模式下进入低功耗状态，在工作模式下处理所述缓存的访问请求，能够最大限度地降低存储器的功耗。在使用DDR存储器的情况下，这里的低功耗状态可以指DDR颗粒的休眠（Power-Down ）模式下的状态，所有的DDR 颗粒（DDR3/4/5,LPDDR3/4/5, GDDR5/6）都具有休眠模式，该模式下能够节省较大的功耗，同时相对于自刷新（Self-refresh）、深度睡眠（deeppower-down）模式，休眠模式的进入和退出时间比较短，比较适用于动态的自动的低功耗控制。

在休眠模式下，通常最大的休眠时长为9*tREFI，tREFI表示目标存储器的刷新周期。以GDDR6为例，tREFI通常为1.9us，最大的休眠时长为17.1us。进入休眠模式的时间大约5ns，退出休眠模式的时间大约5ns，都相对比较小。

因为休眠模式下存储器（例如，DDR颗粒）不会进行内部的刷新操作，可以在退出休眠模式后，由控制器（例如，DDR控制器）发送所需的刷新操作。若使用全部存储体刷新（Refresh All Bank（REFab））模式，可以发送9个刷新指令，所需时间为9*tRFCab，tRFCab表示该刷新模式下目标存储器的每个存储体刷新所需要的时间。在REFab模式下，全部的存储体一次性被同时刷新。以GDDR6为例，tRFCab为120ns，刷新所需时间大约1.08us。执行REFab期间不能处理读写请求。而且，以GDDR6为例需要6.3%的带宽损耗用于REFab。若使用单存储体刷新（Refresh perbank （REFpb））模式，发送刷新指令所需时间为9 * number_bank *tRFCpb，其中，number_bank为全部存储体的个数，tRFCpb为该刷新模式下目标存储器的每个存储体刷新所需要的时间，大约60ns。在REFpb模式下，每个存储体被单独刷新。以全部存储体的个数为16为例，需要9*16*60=8.6us，执行REFpb期间可以并发的处理读写请求。并且在REFpb模式下，工作时长需大于50.5%的总时长。

在本公开的实施例的提供的存储器的控制器中，由时隙控制确定逻辑获取用于定义时隙控制模式的时隙配置信息，并且由命令缓冲器缓存在目标存储器的休眠模式下时针对目标存储器的访问请求，然后低功耗控制逻辑根据所述时隙控制模式控制所述目标存储器在休眠模式下进入低功耗状态以及在工作模式下处理访问请求，从而实现了基于时隙对目标存储器的控制。本方案可以根据时隙自动使目标存储器进入和退出低功耗状态，在降低功耗的同时不会造成数据丢失等问题，不影响系统的正常运行。

根据本公开的实施例，还提供了一种芯片系统，其包括目标存储器以及所述目标存储器的控制器。所述控制器例如可以是参照图2描述的控制器200。所述芯片系统可以以常见的芯片的形式被实施。

图3图示了根据本公开的一个实施例对存储器进行访问的示意性原理框架图，其中以目标存储器为DDR存储器（DRAM）为例。如图3所示，多个主设备250通过总线260连接到存储器的控制器200（DDR控制器，即DDRC），以实现对DDR存储器的读写操作。DDR控制器中包括命令缓冲器 220，用于缓存在DDR存储器的休眠模式下时针对DDR存储器的访问请求。可选地，在每个Master中也可选的具有缓冲器270，用于缓存突发的命令请求和缓解DDR的延时。在图3中，控制器200、DDR存储器以及可选地DDRPHY可以一起构成芯片系统。

DDR控制器中还包括时隙控制确定逻辑210和低功耗控制逻辑230。如参照图2描述的，时隙控制确定逻辑210被配置成获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式；以及低功耗控制逻辑230被配置成根据所述时隙控制模式控制所述DDR存储器，使得所述DDR存储器在休眠模式下进入低功耗状态（与DDR PHY一起进入低功耗状态）,以及在工作模式下处理所述缓存的针对DDR存储器的访问请求。可选地，所述DDRC还可以包括读写控制逻辑240，以用于在工作模式下向DDR存储器（具体地，经由DDR PHY）发送读写请求或命令。

通常主设备所需要的DDR的带宽和休眠时长的乘积需要等于缓冲器的深度。由此，较大的缓冲器深度，可以支持更长的休眠时长。在缓冲器深度确定时，可以根据主设备所需的存储器的带宽，来确定休眠时长，以尽量减少缓冲器长时间处于满状态，影响系统性能。

如上所述，所述时隙控制模式包括第一控制模式、第二控制模式以及第三控制模式中的一个。

在第一控制模式下，休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值。在一些实施例中，第一控制模式中的休眠时隙个数、工作时隙个数、以及时隙单位被设置为满足如下条件：（1）休眠时隙个数、时隙单位、目标存储器的总带宽与所需带宽利用率的乘积小于或等于命令缓冲器的深度与每个请求的数据长度的乘积；（2）工作时隙个数除以工作时隙个数与休眠时隙个数之和所得到的商大于或等于所需带宽利用率与；（3）工作时隙的个数大于或等于S/tREFI*tRFC所得到的值，其中S为工作时隙个数与休眠时隙个数之和，tREFI表示目标存储器的刷新周期，tRFC表示目标存储器的全部存储体刷新所需要的时间。当然，如上所述的，一些硬性的规定同样需要满足，例如，最大的休眠时长需小于9个tREFI（以GDDR6为例（tREFI=1.9us），最大的休眠时长17.1us），这是由DDR的特性决定的，以及工作时隙个数和休眠时隙个数需要为正整数。

作为一个示例，假设一个芯片系统中命令缓冲器的深度为512，每个请求或命令的数据长度为128字节（Byte），DDR存储器的总带宽为32GByte/s，tREFI=1.9us。使用全部存储体刷新（Refresh All Bank（REFab））模式时tRFC=tRFCab=120ns，使用单存储体刷新（Refresh perbank （REFpb））模式时tRFC=16*tRFCpb=0.96us（通常存在16个存储体）。当主设备所需的带宽利用率为50%时，根据条件（1）可以得到休眠时长（休眠时隙个数*时隙单位）需要小于或等于512*128/(32*50%)=4096ns=4.096us（其小于最大的休眠时长（17.1us），符合要求）。

根据条件（2），工作时隙个数除以工作时隙个数与休眠时隙个数之和所得到的商需要大于或等于所需带宽利用率。并且根据条件（3），工作时隙的个数大于或等于S/tREFI*tRFC所得到的值，可得工作时隙个数除以工作时隙个数与休眠时隙个数之和所得到的商需要大于或等于tRFC/tREFI。如上所述，存在两种刷新模式，即全部存储体刷新（Refresh AllBank（REFab））模式以及单存储体刷新（Refresh per bank （REFpb））模式。

当使用全部存储体刷新（Refresh All Bank（REFab））模式时，所述商根据条件（2）需要大于或等于50%，并且根据条件（3）需要大于6.3%（tRFC/tREFI=120ns/1.9us=6.3%），如前所述，这种该模式下需要6.3%的带宽损耗用于REFab，并且这种模式下6.3%的带宽不是有效带宽。因此，所述商最好大于50%+6.3%。这种情况下，可以选取工作时隙个数为7，休眠时隙个数为5，时隙单位为4.096us/5=0.8192us。图4图示了全部存储体刷新模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例，其中，工作时隙个数为7，休眠时隙个数为5，时隙单位slot_unit为4.096us/5=0.8192us。

当使用单存储体刷新（Refresh per bank （REFpb））模式时，所述商根据条件（2）需要大于或等于50%，并且根据条件（3）需要大于50.5%（tRFC/tREFI=0.96us/1.9us=50.5%）（在REFpb模式下，工作时长需大于50.5%的总时长）。这种情况下，可以选取工作时隙个数为16，休眠时隙个数为15，时隙单位为4.096us/15=0.8192us。图5图示了单存储体刷新模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例，其中，工作时隙个数为16，休眠时隙个数为15，时隙单位为4.096us/5=0.273us。

作为另一个示例，假设一个芯片系统中命令缓冲器的深度为512，每个请求或命令的数据长度为128字节（Byte），DDR存储器的总带宽为32GByte/s。当主设备所需的带宽利用率为10%时，根据条件（1）可以得到休眠时长（休眠时隙个数*时隙单位）需要小于或等于512*128/(32*10%)=20.48us（其大于最大的休眠时长（17.1us），因此，休眠时长可以确定为17us）。

根据条件（2），工作时隙个数除以工作时隙个数与休眠时隙个数之和所得到的商需要大于或等于所需带宽利用率。并且根据条件（3），工作时隙的个数大于或等于S/tREFI*tRFC所得到的值，可得工作时隙个数除以工作时隙个数与休眠时隙个数之和所得到的商需要大于或等于tRFC/tREFI。如上所述，存在两种刷新模式，即全部存储体刷新（Refresh AllBank（REFab））模式以及单存储体刷新（Refresh per bank （REFpb））模式。

当使用全部存储体刷新（Refresh All Bank（REFab））模式时，所述商根据条件（2）需要大于或等于10%，并且根据条件（3）需要大于6.3%，如前所述，这种该模式下需要6.3%的带宽损耗用于REFab，并且这种模式下6.3%的带宽不是有效带宽。因此，所述商最好大于10%+6.3%。这种情况下，可以选取工作时隙个数为2，休眠时隙个数为10，时隙单位为17us/10=1.7us。图6图示了这种刷新模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例，其中，工作时隙个数为2，休眠时隙个数为10，时隙单位为17us/10=1.7us。

当使用单存储体刷新（Refresh per bank （REFpb））模式时，所述商根据条件（2）需要大于或等于10%，并且根据条件（3）需要大于50.5%（在REFpb模式下，工作时长需大于50.5%的总时长）。这种情况下，仍然需要所述商大于50.5%。可以选取工作时隙个数为6，休眠时隙个数为5，时隙单位为17us/5=3.4us。图7图示了这种刷新模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例，其中，工作时隙个数为6，休眠时隙个数为5，时隙单位为17us/5=3.4us。

在一些实施例中，时隙控制确定逻辑被配置成响应于单位时间段内的访问请求的数量大于第一阈值、相邻单位时间段中的访问请求的数量的变化程度小于第二阈值并且访问请求所需的带宽小于目标存储器的总带宽，则获取用于定义第一控制模式的时隙配置信息。换句话说，可以在主设备对目标存储器的访问请求相对比较大且持续不断，并且所需的带宽小于目标存储器的总带宽的情况下使用第一控制模式。这里的第一阈值和第二阈值可以根据需要被设置，其值不是限制性的。

在第二控制模式下，休眠时隙个数以及时隙单位分别被设置为固定值，并且工作时隙的个数被配置成自适应并且取决于控制周期中命令缓冲器所缓存的针对目标存储器的访问请求的数量。在一些实施例中，第二控制模式中的休眠时隙个数以及时隙单位被设置为满足如下条件：休眠时隙个数、时隙单位、目标存储器的总带宽与所需带宽利用率的乘积小于或等于命令缓冲器的深度与每个请求的数据长度的乘积。当然，如上所述的，一些硬性的规定同样需要满足，例如，最大的休眠时长需小于9个tREFI（以GDDR6为例（tREFI=1.9us），最大的休眠时长17.1us），这是由DDR的特性决定的，以及休眠时隙个数需要为正整数。

作为一个示例，假设一个芯片系统中命令缓冲器的深度为512，每个请求或命令的数据长度为128字节（Byte），DDR存储器的总带宽为32GByte/s。当主设备所需的带宽利用率为10%时，根据所述条件可以得到休眠时长（休眠时隙个数*时隙单位）需要小于或等于512*128/(32*10%)=20.48us。同时，DDR特性决定了最大休眠时长需要小于17.1us，因此，可以将休眠时长确定为17us。而且，因为工作时隙个数不需要配置（自适应），可以将休眠时隙个数设置为10，通过设置时隙单位来控制休眠时隙的长度，即将休眠时隙个数设置为10，时隙单位设置为1.7us，当然这不是限制性的。

应当指出，由于使用单存储体刷新（Refresh per bank （REFpb））模式时要求工作时隙需要占用至少50.5%的总时隙，所以并不适用于这种控制模式，这种控制模式只能使用全部存储体刷新（Refresh AllBank（REFab））模式。图8图示了REFab刷新模式下在每个控制周期中的工作模式和休眠模式的切换模式的实例，其中，休眠时隙个数为10，时隙单位为1.7us，工作时隙个数自适应（即，工作时长自适应）。如图8所示，第一个工作时隙到达时，因为命令缓冲器中没有命令，DDR存储器在执行完必需的刷新后立即进入休眠时隙。在第二个工作时隙达到时，命令缓冲器非空，DDR存储器保持工作模式直到命令缓冲器为空。

在一些实施例中，时隙控制确定逻辑被配置成响应于单位时间段内的访问请求的数量小于或等于第一阈值或者相邻单位时间段中的访问请求的数量的变化程度大于或等于第二阈值，并且命令缓冲器的深度大于第三阈值，则获取用于定义第二控制模式的时隙配置信息。换句话说，可以在主设备对目标存储器的访问请求相对比较较小，而且可能出现突发的读写请求，并且命令缓冲器的深度较大的情况下使用第二控制模式。这里的第一阈值、第二阈值和第三阈值可以根据需要被设置，其值不是限制性的。

在第三控制模式下，时隙单位被设置为固定值，以及命令缓冲器具有第一水线值和第一水线超时值、以及第二水线值和第二水线超时值，并且其中，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式，其中第一水线值小于第二水线值。当然，如上所述的，一些硬性的规定同样需要满足，例如，最大的休眠时长需小于9个tREFI（以GDDR6为例（tREFI=1.9us），最大的休眠时长17.1us），这是由DDR的特性决定的。

图9图示了第三控制模式下每个控制周期中的工作模式和休眠模式的切换模式的实例。如图9所示，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式。第三控制模式下可以使用全部存储体刷新（Refresh All Bank（REFab））模式和单存储体刷新（Refresh per bank（REFpb））模式。

在一些实施例中，时隙控制确定逻辑被配置成：响应于相邻单位时间段中的访问请求的数量的变化程度大于或等于第三阈值，并且所述命令缓冲器的深度小于或者等于第三阈值，则获取用于定义第三控制模式的时隙配置信息。换句话说，可以在读写请求非均匀、偶尔出现突发的读写请求，并且命令缓冲器的深度较小的情况下使用第三控制模式。这里的第三阈值可以根据需要被设置，其值不是限制性的。

在一些实施例中，存在多个通道的存储器（例如，在芯片系统中），所述目标存储器为所述多个通道的存储器中的一个通道的存储器。在这种情况下，当时隙控制模式为上面所述的第一控制模式时，时隙控制确定逻辑还被配置成获取所述目标存储器的工作模式，其中所述工作模式包括同步模式和顺序模式中的一个，所述同步模式指示目标存储器与多个通道中其它通道的存储器同步进入工作模式和休眠模式，顺序模式指示所述目标存储器与多个通道中其它通道的存储器按指定顺序进入工作模式和休眠模式。同时，低功耗控制逻辑还被配置成根据所述时隙控制模式和工作模式共同控制所述目标存储器，使得所述目标存储器在休眠模式下进入低功耗状态，以及在工作模式下处理所述缓存的针对目标存储器的访问请求。

图10图示了根据本公开的一个实施例的同步模式下多通道的存储器同步进入工作模式和休眠模式的示意图。图11图示了根据本公开的一个实施例的顺序模式下多通道的存储器顺序进入工作模式和休眠模式的示意图。如图10所示，多个通道CH0-CHn（n为正整数）的存储器同步进入工作模式和休眠模式，以及相应地同步退出工作模式和休眠模式。当在多通道DDR的系统中，主设备的访问请求会分配到不同的通道，在休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值时，将多个通道的存储器的工作模式设置为同步模式，所有的通道同时进入工作模式和休眠模式，可以减少系统延时，适合延时敏感的场景使用。如图11所示，将3个通道的存储器的工作模式设置为顺序模式，3个不同的通道依次或顺序进入工作模式，可以降低最大功耗，适合功耗敏感的场景使用。

图12图示了根据本公开的一个实施例的一种存储器的控制方法1200的示例性流程图。所述方法1200可以由如参照图2描述的存储器的控制器来实施。如图12所示，所述方法包括如下步骤。

在步骤1210，获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式。这里的目标存储器例如可以是DDR存储器。作为示例，所述时隙配置信息可以被预先存储在各种合适存储装置中，或者根据需要被实时配置，这不是限制性的。所述时隙配置信息可以包括休眠时隙个数（pd_slot_num）、工作时隙个数（wk_slot_num）、以及时隙单位(slot_unit)中的至少一个。

在一些实施例中，所述时隙控制模式包括第一控制模式、第二控制模式以及第三控制模式中的一个。在第一控制模式中，休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值，可以通过休眠时隙个数、工作时隙个数、以及时隙单位确定出每个控制周期中的休眠时长和工作时长。在第二控制模式中，休眠时隙个数以及时隙单位分别被设置为固定值，由此可以确定出工作时长；工作时隙的个数被配置成自适应并且取决于控制周期中命令缓冲器所缓存的针对目标存储器的访问请求的数量。换句话说，在第二控制模式中，在命令缓冲器没有命令被缓存时，工作时长仅用于完成必要的刷新操作即可，完成后立即进入再次进入休眠模式。在命令缓冲器缓存有命令时，在工作模式中处理缓冲器中缓存的命令，直到命令缓冲器为空。在第三控制模式中，需要时隙单位被设置为固定值，并且利用命令缓冲器被配置有的第一水线值和第一水线超时值、以及第二水线值和第二水线超时值。在第三控制模式中，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式，其中第一水线值小于第二水线值。

在步骤1220，利用命令缓冲器缓存在目标存储器的休眠模式下时针对目标存储器的访问请求。通常较大的缓冲器深度，可以支持更长的休眠时长，但是会消耗更多的硬件资源，同时增加读写操作的延时。在缓冲器深度确定时，根据主设备所需的存储器的带宽，来确定休眠时长，以尽量减少缓冲器长时间处于满状态。

在步骤1230，根据所述时隙控制模式控制所述目标存储器，使得所述目标存储器在休眠模式内进入低功耗状态,以及在工作模式内处理所述缓存的针对目标存储器的访问请求。

在一些实施例中，所述目标存储器为多个通道的存储器中的一个通道的存储器，以及时隙控制模式包括第一控制模式，并且其中，所述方法还可以包括步骤1215，获取所述目标存储器的工作模式，其中所述工作模式包括同步模式和顺序模式中的一个，所述同步模式指示目标存储器与多个通道中其它通道的存储器同步进入工作模式和休眠模式，顺序模式指示所述目标存储器与多个通道中其它通道的存储器按指定顺序进入工作模式和休眠模式。所述步骤1215可以与步骤1210同时执行或者先后执行，其执行的顺序不被限制。在这种情况下，步骤1230可以包括：根据所述时隙控制模式和工作模式控制所述目标存储器，使得所述目标存储器在休眠模式内进入低功耗状态，以及在工作模式内处理所述缓存的针对目标存储器的访问请求。

应当指出，本方法可以与参照图2和图3描述的存储器的控制器具有的同样的实施例以及具有同样的技术效果，在此不再赘述。

在本公开的实施例的提供的存储器的控制方法中，获取用于定义时隙控制模式的时隙配置信息，并且利用命令缓冲器缓存在目标存储器的休眠模式下时针对目标存储器的访问请求，然后根据所述时隙控制模式控制所述目标存储器在休眠模式下进入低功耗状态以及在工作模式下处理访问请求，从而实现了基于时隙对目标存储器的控制。本方案可以根据时隙自动使目标存储器进入和退出低功耗状态，在降低功耗的同时不会造成数据丢失等问题，不影响系统的正常运行。

应当理解，为清楚起见，参考不同的功能单元或逻辑对本公开的实施例进行了描述。然而，将明显的是，在不偏离本公开的情况下，每个功能单元或逻辑的功能性可以被实施在单个单元或逻辑中、实施在多个单元或逻辑中或作为其它功能单元或逻辑的一部分被实施。例如，被说明成由单个单元或逻辑执行的功能性可以由多个不同的单元或逻辑来执行。因此，对特定功能单元或逻辑的引用仅被视为对用于提供所描述的功能性的适当单元或逻辑的参考，而不是表明严格的逻辑或物理结构或组织。

将理解的是，尽管第一、第二、第三等术语在本文中可以用来描述各种设备、元素、部件或部分，但是这些设备、元素、部件或部分不应当由这些术语限制。这些术语仅用来将一个设备、元素、部件或部分与另一个设备、元素、部件或部分相区分。

尽管已经结合一些实施例描述了本公开，但是其不旨在被限于在本文中所阐述的特定形式。相反，本公开的范围仅由所附权利要求来限制。附加地，尽管单独的特征可以被包括在不同的权利要求中，但是这些可以可能地被有利地组合，并且包括在不同权利要求中不暗示特征的组合不是可行的和/或有利的。特征在权利要求中的次序不暗示特征必须以其工作的任何特定次序。此外，在权利要求中，词“包括”不排除其它元件，并且术语“一”或“一个”不排除多个。权利要求中的附图标记仅作为明确的例子被提供，不应该被解释为以任何方式限制权利要求的范围。

Claims (15)

1.一种存储器的控制器，其特征在于，所述控制器包括：

时隙控制确定逻辑，被配置成获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式，其中，当时隙配置信息中的仅时隙单位被设置为固定值时，所述时隙控制模式为第三控制模式，以及命令缓冲器具有第一水线值和第一水线超时值、以及第二水线值和第二水线超时值，并且其中，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式，其中第一水线值小于第二水线值；

命令缓冲器，被配置成用于缓存在目标存储器的休眠模式下时针对目标存储器的访问请求；低功耗控制逻辑，被配置成根据所述时隙控制模式控制所述目标存储器，使得所述目标存储器在休眠模式下进入低功耗状态,以及在工作模式下处理所述缓存的针对目标存储器的访问请求。

2.根据权利要求1所述的控制器，其特征在于，

当时隙配置信息中的休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值时，所述时隙控制模式为第一控制模式。

3.根据权利要求2所述的控制器，其特征在于，时隙控制确定逻辑被配置成：

响应于单位时间段内的访问请求的数量大于第一阈值、相邻单位时间段中的访问请求的数量的变化程度小于第二阈值并且访问请求所需的带宽小于目标存储器的总带宽，则获取用于定义第一控制模式的时隙配置信息。

4.根据权利要求1所述的控制器，其特征在于，

当时隙配置信息中的仅休眠时隙个数以及时隙单位分别被设置为固定值时，所述时隙控制模式为第二控制模式，其中，工作时隙的个数被配置成自适应并且取决于控制周期中命令缓冲器所缓存的针对目标存储器的访问请求的数量。

5.根据权利要求4所述的控制器，其特征在于，时隙控制确定逻辑被配置成：

响应于单位时间段内的访问请求的数量小于或等于第一阈值或者相邻单位时间段中的访问请求的数量的变化程度大于或等于第二阈值，并且命令缓冲器的深度大于第三阈值，则获取用于定义第二控制模式的时隙配置信息。

6.根据权利要求1所述的控制器，其特征在于，时隙控制确定逻辑被配置成：

响应于相邻单位时间段中的访问请求的数量的变化程度大于或等于第三阈值，并且所述命令缓冲器的深度小于或者等于第三阈值，则获取用于定义第三控制模式的时隙配置信息。

7.根据权利要求2所述的控制器，其特征在于，第一控制模式的休眠时隙个数、工作时隙个数、以及时隙单位被设置为满足如下条件：

休眠时隙个数、时隙单位、目标存储器的总带宽与所需带宽利用率的乘积小于或等于命令缓冲器的深度与每个请求的数据长度的乘积；

工作时隙个数除以工作时隙个数与休眠时隙个数之和所得到的商大于或等于所需带宽利用率；

工作时隙的个数大于或等于S/tREFI*tRFC所得到的值，其中S为工作时隙个数与休眠时隙个数之和，tREFI表示目标存储器的刷新周期，tRFC表示目标存储器的全部存储体刷新所需要的时间。

8.根据权利要求4所述的控制器，其特征在于，第二控制模式的休眠时隙个数以及时隙单位被设置为满足如下条件：

休眠时隙个数、时隙单位、目标存储器的总带宽与所需带宽利用率的乘积小于或等于命令缓冲器的深度与每个请求的数据长度的乘积。

9.根据权利要求2所述的控制器，其特征在于，所述目标存储器为多个通道的存储器中的一个通道的存储器，以及时隙控制模式包括第一控制模式，并且其中，

时隙控制确定逻辑还被配置成获取所述目标存储器的工作模式，其中所述工作模式包括同步模式和顺序模式中的一个，所述同步模式指示目标存储器与多个通道中其它通道的存储器同步进入工作模式和休眠模式，顺序模式指示所述目标存储器与多个通道中其它通道的存储器按指定顺序进入工作模式和休眠模式；

低功耗控制逻辑还被配置成根据所述时隙控制模式和工作模式控制所述目标存储器，使得所述目标存储器在休眠模式下进入低功耗状态，以及在工作模式下处理所述缓存的针对目标存储器的访问请求。

10.根据权利要求1所述的控制器，其特征在于，所述时隙控制确定逻辑还被配置成控制在工作时隙期间向目标存储器发送刷新指令，以指示目标存储器执行刷新操作。

11.一种芯片系统，其特征在于，所述芯片系统包括目标存储器以及根据权利要求1-10中的任一项所述的控制器。

12.一种存储器的控制方法，其特征在于，所述方法包括：

获取用于定义时隙控制模式的时隙配置信息，所述时隙控制模式指示目标存储器的每个控制周期中的工作模式和休眠模式的切换模式，其中，当时隙配置信息中的仅时隙单位被设置为固定值时，所述时隙控制模式为第三控制模式，以及命令缓冲器具有第一水线值和第一水线超时值、以及第二水线值和第二水线超时值，并且其中，当命令缓冲器中的访问请求的数量低于第一水线值且时长超过第一水线超时值时为目标存储器的休眠模式，以及当命令缓冲器中的访问请求的数量高于第二水线值且时长超过第二水线超时值时为目标存储器的工作模式，其中第一水线值小于第二水线值；

利用命令缓冲器缓存在目标存储器的休眠模式下时针对目标存储器的访问请求；

根据所述时隙控制模式控制所述目标存储器，使得所述目标存储器在休眠模式内进入低功耗状态，以及在工作模式内处理所述缓存的针对目标存储器的访问请求。

13.根据权利要求12所述的方法，其特征在于，

当时隙配置信息中的休眠时隙个数、工作时隙个数、以及时隙单位分别被设置为固定值时，所述时隙控制模式为第一控制模式。

14.根据权利要求12所述的方法，其特征在于，

当时隙配置信息中的仅休眠时隙个数以及时隙单位分别被设置为固定值时，所述时隙控制模式为第二控制模式，其中，工作时隙的个数被配置成自适应并且取决于控制周期中命令缓冲器所缓存的针对目标存储器的访问请求的数量。

15.根据权利要求13所述的方法，其特征在于，所述目标存储器为多个通道的存储器中的一个通道的存储器，以及时隙控制模式包括第一控制模式，并且其中，所述方法还包括：

获取所述目标存储器的工作模式，其中所述工作模式包括同步模式和顺序模式中的一个，所述同步模式指示目标存储器与多个通道中其它通道的存储器同步进入工作模式和休眠模式，顺序模式指示所述目标存储器与多个通道中其它通道的存储器按指定顺序进入工作模式和休眠模式；

以及其中根据所述时隙控制模式控制所述目标存储器，包括：

根据所述时隙控制模式和工作模式控制所述目标存储器，使得所述目标存储器在休眠模式内进入低功耗状态，以及在工作模式内处理所述缓存的针对目标存储器的访问请求。

Images