JP5893336B2 - 電源制御装置、電源制御装置の制御方法、およびプログラム - Google Patents
電源制御装置、電源制御装置の制御方法、およびプログラム Download PDFInfo
- Publication number
- JP5893336B2 JP5893336B2 JP2011233262A JP2011233262A JP5893336B2 JP 5893336 B2 JP5893336 B2 JP 5893336B2 JP 2011233262 A JP2011233262 A JP 2011233262A JP 2011233262 A JP2011233262 A JP 2011233262A JP 5893336 B2 JP5893336 B2 JP 5893336B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- standby
- voltage
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Description
処理状態と待機状態とを周期的に繰り返して処理を行う半導体集積回路の電源ドメインを制御する電源制御装置であって、
前記待機状態の発生期間および発生間隔を含む周期的特徴情報を取得する周期情報取得手段と、
前記電源ドメインが前記待機状態における待機電圧から前記半導体集積回路が動作可能となる電圧へ復帰するまでに要する復帰時間と対応付けられた待機電圧候補ごとに、前記待機状態から動作可能な状態になるまでのトータルの消費電力の情報を取得する電力情報取得手段と、
前記待機電圧候補から、前記発生期間よりも前記復帰時間が短くなる待機電圧であって、前記消費電力が最小となる待機電圧を電源制御情報として設定する電源制御情報設定手段と、
前記電源制御情報に従って前記発生期間における前記電源ドメインの待機電圧を制御する電源制御手段と、
を備えることを特徴とする。
図1を参照して、半導体集積回路の電源を制御する第1実施形態に係る電源制御機構の構成を説明する。本実施形態に係る電源制御機構は、電源コントローラ101と、電源ドメイン102と、電源スイッチ106とを備える。電源コントローラ101は、電源スイッチ106を介して電源ドメイン102を制御することにより、電源ドメイン102の電圧を制御する電源制御装置として機能する。
図11を参照して、半導体集積回路の電源を制御する第2実施形態に係る電源制御機構の構成を説明する。本実施形態に係る電源制御機構は、第1実施形態と同様に、電源コントローラ101と、電源ドメイン102と、電源スイッチ106とを備える。第1実施形態と異なる点は、電源コントローラ101が、電源ドメイン102の待機電圧からの復帰時間を測定する復帰時間測定部1101をさらに備えていることである。なお、第1実施形態と同様の構成については同じ参照番号が付されており、説明を省略する。
図15を参照して、半導体集積回路の電源を制御する第3実施形態に係る電源制御機構の構成を説明する。本実施形態に係る電源制御機構は、第1実施形態と同様に、電源コントローラ101と、電源ドメイン102と、電源スイッチ106とを備える。第1実施形態と異なる点は、電源コントローラ101が、電源ドメイン102の電力に関する情報を取得する電力情報取得部1501をさらに備えていることである。なお、第1実施形態と同様の構成については同じ参照番号が付されており、説明を省略する。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (4)
- 処理状態と待機状態とを周期的に繰り返して処理を行う半導体集積回路の電源ドメインを制御する電源制御装置であって、
前記待機状態の発生期間および発生間隔を含む周期的特徴情報を取得する周期情報取得手段と、
前記電源ドメインが前記待機状態における待機電圧から前記半導体集積回路が動作可能となる電圧へ復帰するまでに要する復帰時間と対応付けられた待機電圧候補ごとに、前記待機状態から動作可能な状態になるまでのトータルの消費電力の情報を取得する電力情報取得手段と、
前記待機電圧候補から、前記発生期間よりも前記復帰時間が短くなる待機電圧であって、前記消費電力が最小となる待機電圧を電源制御情報として設定する電源制御情報設定手段と、
前記電源制御情報に従って前記発生期間における前記電源ドメインの待機電圧を制御する電源制御手段と、
を備えることを特徴とする電源制御装置。 - 前記待機電圧候補のそれぞれからの前記復帰時間を測定する復帰時間測定手段をさらに備え、
前記電源制御情報設定手段は、前記復帰時間測定手段により測定された復帰時間が前記発生期間よりも短くなる待機電圧を電源制御情報として設定することを特徴とする請求項1に記載の電源制御装置。 - 周期情報取得手段と、電力情報取得手段と、電源制御情報設定手段と、電源制御手段とを備えており、処理状態と待機状態とを周期的に繰り返して処理を行う半導体集積回路の電源ドメインを制御する電源制御装置の制御方法であって、
前記周期情報取得手段が、前記待機状態の発生期間および発生間隔を含む周期的特徴情報を取得する周期情報取得工程と、
前記電力情報取得手段が、前記電源ドメインが前記待機状態における待機電圧から前記半導体集積回路が動作可能となる電圧へ復帰するまでに要する復帰時間と対応付けられた待機電圧候補ごとに、前記待機状態から動作可能な状態になるまでのトータルの消費電力の情報を取得する電力情報取得工程と、
前記電源制御情報設定手段が、前記待機電圧候補から、前記発生期間よりも前記復帰時間が短くなる待機電圧であって、前記消費電力が最小となる待機電圧を電源制御情報として設定する電源制御情報設定工程と、
前記電源制御手段が、前記電源制御情報に従って前記発生期間における前記電源ドメインの待機電圧を制御する電源制御工程と、
を有することを特徴とする電源制御装置の制御方法。 - 請求項3に記載の電源制御装置の制御方法の各工程をコンピュータに実行させるためのプログラム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233262A JP5893336B2 (ja) | 2011-10-24 | 2011-10-24 | 電源制御装置、電源制御装置の制御方法、およびプログラム |
US13/611,151 US9436252B2 (en) | 2011-10-24 | 2012-09-12 | Semiconductor integrated circuit and control method of semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011233262A JP5893336B2 (ja) | 2011-10-24 | 2011-10-24 | 電源制御装置、電源制御装置の制御方法、およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013092839A JP2013092839A (ja) | 2013-05-16 |
JP5893336B2 true JP5893336B2 (ja) | 2016-03-23 |
Family
ID=48136973
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011233262A Expired - Fee Related JP5893336B2 (ja) | 2011-10-24 | 2011-10-24 | 電源制御装置、電源制御装置の制御方法、およびプログラム |
Country Status (2)
Country | Link |
---|---|
US (1) | US9436252B2 (ja) |
JP (1) | JP5893336B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9164565B2 (en) * | 2012-12-28 | 2015-10-20 | Intel Corporation | Apparatus and method to manage energy usage of a processor |
JP2015069333A (ja) * | 2013-09-27 | 2015-04-13 | 富士通セミコンダクター株式会社 | 設計方法及び設計プログラム |
US20150378374A1 (en) * | 2014-06-27 | 2015-12-31 | Texas Instruments Deutschland Gmbh | Programmable supply domain pulldown |
JP6276212B2 (ja) * | 2015-03-25 | 2018-02-07 | 株式会社東芝 | 半導体装置、電力制御方法及びプログラム |
WO2016176317A1 (en) * | 2015-04-27 | 2016-11-03 | Stronghold Oilfield Solutions Llc | Closing unit with magnetically locking valve |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09134154A (ja) * | 1995-11-07 | 1997-05-20 | Sony Corp | 映像表示装置 |
JP4521619B2 (ja) | 1996-11-21 | 2010-08-11 | ルネサスエレクトロニクス株式会社 | 低電力プロセッサ |
JP2000132289A (ja) * | 1998-08-21 | 2000-05-12 | Matsushita Electric Ind Co Ltd | バスを含むバスシステム、及び、非アクセス期間におけるバスの電位レベルの安定化に寄与するマスタ―装置 |
JP2001318742A (ja) * | 2000-05-08 | 2001-11-16 | Mitsubishi Electric Corp | コンピュータシステムおよびコンピュータ読み取り可能な記録媒体 |
US7596709B2 (en) * | 2000-12-30 | 2009-09-29 | Intel Corporation | CPU power management based on utilization with lowest performance mode at the mid-utilization range |
GB2408116B (en) * | 2003-11-14 | 2006-09-20 | Advanced Risc Mach Ltd | Operating voltage determination for an integrated circuit |
JP4749793B2 (ja) * | 2004-08-05 | 2011-08-17 | パナソニック株式会社 | 省電力処理装置、省電力処理方法、及び省電力処理プログラム |
US8250394B2 (en) * | 2006-03-31 | 2012-08-21 | Stmicroelectronics International N.V. | Varying the number of generated clock signals and selecting a clock signal in response to a change in memory fill level |
JP4125328B2 (ja) * | 2006-04-17 | 2008-07-30 | キヤノン株式会社 | 電子機器、電子機器による周辺機器の制御方法、プログラム及び記憶媒体 |
JP2008040543A (ja) | 2006-08-01 | 2008-02-21 | Renesas Technology Corp | 半導体集積回路 |
JP4899738B2 (ja) | 2006-09-15 | 2012-03-21 | 日本電気株式会社 | 半導体集積回路装置 |
US7908493B2 (en) * | 2007-06-06 | 2011-03-15 | International Business Machines Corporation | Unified management of power, performance, and thermals in computer systems |
US8176341B2 (en) * | 2008-03-31 | 2012-05-08 | Intel Corporation | Platform power management based on latency guidance |
JP5109935B2 (ja) * | 2008-11-10 | 2012-12-26 | 富士通株式会社 | プロセッサシステムの動作方法およびプロセッサシステム |
US9235251B2 (en) * | 2010-01-11 | 2016-01-12 | Qualcomm Incorporated | Dynamic low power mode implementation for computing devices |
JP5286316B2 (ja) * | 2010-03-26 | 2013-09-11 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置 |
US8423802B2 (en) * | 2010-04-07 | 2013-04-16 | Andes Technology Corporation | Power scaling module and power scaling unit of an electronic system having a function unit in a standby state which is insensitive to change in frequency or voltage during synchronization |
US8775836B2 (en) * | 2010-12-23 | 2014-07-08 | Intel Corporation | Method, apparatus and system to save processor state for efficient transition between processor power states |
US20130007492A1 (en) * | 2011-06-30 | 2013-01-03 | Sokol Jr Joseph | Timer interrupt latency |
-
2011
- 2011-10-24 JP JP2011233262A patent/JP5893336B2/ja not_active Expired - Fee Related
-
2012
- 2012-09-12 US US13/611,151 patent/US9436252B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013092839A (ja) | 2013-05-16 |
US20130103980A1 (en) | 2013-04-25 |
US9436252B2 (en) | 2016-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5893336B2 (ja) | 電源制御装置、電源制御装置の制御方法、およびプログラム | |
KR101562448B1 (ko) | 휴대용 컴퓨팅 디바이스의 멀티코어 프로세서에서 다수의 코어들로의 전력을 동적으로 제어하는 방법 및 시스템 | |
JP2016506576A (ja) | 集積回路のアイドルフェーズ予測 | |
US9804656B2 (en) | Micro-architectural energy monitor event-assisted temperature sensing | |
US9639045B2 (en) | Image forming apparatus that shifts to state where quick activation is possible, method of controlling the same, and storage medium | |
TWI546709B (zh) | 基於使用者存在檢測的可變觸控螢幕掃描速率之技術 | |
US20140215253A1 (en) | Methods for monitoring and adjusting performance of a mobile computing device | |
EP3332306B1 (en) | System and method for cache aware low power mode control in a portable computing device | |
JP6334010B2 (ja) | 集積回路電力低減のためのマルチドメイン異種プロセス−電圧−温度追跡 | |
TW201508642A (zh) | 半導體裝置及其控制方法 | |
TW201430796A (zh) | 時序控制電路、影像驅動裝置、影像顯示系統及顯示驅動方法 | |
US20150370306A1 (en) | Method and System Providing Power Management for Multimedia Processing | |
JP4962396B2 (ja) | パケット処理装置 | |
US8504858B2 (en) | Wireless input device with a power saving system | |
US20150286271A1 (en) | System and method for predicting a central processing unit idle pattern for power saving in a modem system on chip | |
CN116420185A (zh) | 在多路复用器处的无故障gpu切换 | |
US9632566B2 (en) | Dynamically controlling power based on work-loop performance | |
TW200422810A (en) | Semiconductor apparatus for suppressing power consumption | |
TW201426320A (zh) | 頻道察知工作排程技術 | |
TW201335729A (zh) | 具有超頻模式的電子裝置及方法 | |
JP2011193059A (ja) | 通信装置、通信制御方法、およびプログラム | |
JP6202842B2 (ja) | 半導体集積回路および制御方法 | |
US10824216B2 (en) | Apparatus and methods for reduced computing device power consumption | |
KR20150115634A (ko) | 모뎀 시스템 온 칩에서의 전력 절감을 위해 중앙 처리 유닛 아이들 패턴을 예측하기 위한 방법 및 장치 | |
KR20150016044A (ko) | 전자 장치에서 배터리 소모를 줄이기 위한 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141010 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150820 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150907 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151105 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160224 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5893336 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |