JP6334010B2 - 集積回路電力低減のためのマルチドメイン異種プロセス−電圧−温度追跡 - Google Patents

集積回路電力低減のためのマルチドメイン異種プロセス−電圧−温度追跡 Download PDF

Info

Publication number
JP6334010B2
JP6334010B2 JP2016576102A JP2016576102A JP6334010B2 JP 6334010 B2 JP6334010 B2 JP 6334010B2 JP 2016576102 A JP2016576102 A JP 2016576102A JP 2016576102 A JP2016576102 A JP 2016576102A JP 6334010 B2 JP6334010 B2 JP 6334010B2
Authority
JP
Japan
Prior art keywords
performance
category
circuit
sensors
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016576102A
Other languages
English (en)
Other versions
JP2017527880A (ja
Inventor
イブラヒモビク、ジャスミン・スマイラ
カコエー、モハンマド・レザ
フ、シー−シン・ジェイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2017527880A publication Critical patent/JP2017527880A/ja
Application granted granted Critical
Publication of JP6334010B2 publication Critical patent/JP6334010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Measurement Of Current Or Voltage (AREA)

Description

[0001]本発明は、集積回路に関し、より具体的には、マルチドメイン異種プロセス−電圧−温度追跡を使用した電力低減のためのシステム及び方法に関する。
[0002]モバイル且つバッテリ電源式デバイスの使用の増加は、大規模な異種システムオンチップ集積回路（ＳｃＣ）において電力消費を低減させることの重要性を増加させてきた。電力低減を達成するための技法の中でも、プロセス、温度及び電圧降下を追跡することに基づいて電源電圧を動的に調整することは、電源電圧を低減させることでＳｏＣの動的な電力及び静的な電力の両方を大幅に低減させることができるため、極めて効率的である。
[0003]しかしながら、単一のダイ上に何百万ものトランジスタを有する大規模なＳｏＣでは、独立した電圧レベルを有することができる幾つかの電源ドメイン（supply domain）が存在する。追加的に、ＳｏＣは、多数の異種デバイス、例えば、異なる閾値電圧（Ｖｔｈ）及びチャネル長を有するトランジスタ、を有することができ、デバイスの各タイプは、それ自体の性能及び電力属性を有する。Ｓｏｃ全体のための電源電圧を動的に調整することも、（１）高速及び高密度といった異なる技術ライブラリ実装形態、（２）電圧レギュレータの異なる構成を有する異なる電源ドメイン（例えば、スイッチングモード電源（ＳＭＰＳ）又は低ドロップアウト（ＬＤＯ）レギュレータを使用した）、及び（３）異なる電源ドメイン及び独立した電力制御を各々有することができる様々なハードマクロ、の使用により、極めて困難であり得る。
[0004]従前のアプローチの制限には、高複雑度、新しい設計への適用しにくさ、コスト（電力及びチップ面積）及び性能の損失が含まれる。異種ハードマクロ及び技術ライブラリ実装形態を有するこれら全ての電源ドメインを追跡するための従前のアプローチは、プロセス電圧スケーリング（ＰＶＳ）である。これは、ダイのプロセス条件を決定する典型的なアプローチである。これは、生産テスト中のＦｍａｘ（最大動作周波数）ベクトルを使用したビニングに基づく。ＰＶＳの制限には、温度を追跡できないこと、テスト時間の高いコスト、プロセスビニングが粗粒であること、異種ドメイン及びハードマクロの追跡しにくさ、複雑なＳｏＣ上で良好なＦｍａｘベクトルを決定することが極めて困難であること、及び、電源電圧上での基板レベル降下を補償することができないこと、が含まれる。
[0005]異種ハードマクロ及び技術ライブラリ実装形態を有するこれら全ての電源ドメインを追跡するための第２の従前のアプローチは、ダイプロセス条件（例えば、低速、通常、高速）を決定するために、幾つかのＰＶＴ（プロセス、電圧、温度）モニタが各電源ドメインに配置され、チップテスト中に読み取られることが可能なプロセスモニタを使用した開ループ電圧調整である。各電源ドメインについての適切な電圧は、これらプロセスモニタからの測定値に基づいて、テストプロセス中、（例えば、ヒューズを飛ばすことで）格納され得る。このアプローチは、ＰＶＳと比較して、より良いテスト時間及びより低い複雑度を有し、Ｆｍａｘベクトルを必要とせず、異種ドメインで使用されることができる。この第２の従前のアプローチの制限には、これがプロセス変動しか追跡することができないこと、故に、温度及び他のファクタについては追加のマージン（これは、デバイス性能を低減する）を必要とすること、が含まれる。
[0006]異種ハードマクロ及び技術ライブラリ実装形態を有するこれら全ての電源ドメインを追跡するための第３の従前のアプローチは、上記アプローチのプロセスモニタをＰＶＴモニタと組み合わせ、ＳｏＣの動作中、電圧を動的に調整するために各電源ドメイン及び各デバイスタイプに対して中央コントローラを使用する。このアプローチは、追加の電源電圧調整により開ループアプローチの電力消費を低くすることができる。しかしながら、このアプローチは、各電力及び電源ドメイン内にＰＶＴモニタを、各電源ドメイン又は準制御ドメインに対して及び各ライブラリ実装形態タイプに対して１つの中央コントローラを必要とする。これらの中央コントローラは、ＰＶＴモニタのデータを読み取り、このデータを解釈し、それらのドメインについての電圧推奨をアービタ（例えば、ハードウェア又はソフトウェアベースの電力管理集積回路（ＰＭＩＣ）コントローラ）に送る。
[0007]この第３のアプローチの制限には、各電源ドメイン及び各ライブラリ実装形態に対する複数の中央コントローラの使用による電力及び面積オーバーヘッドが含まれる。このオーバーヘッドは、複雑なＳｏＣ内の電源ドメインの数が大きいため、極めて大きくなり得る。オーバーヘッドは、電力節約を帳消しにし得る。そして、このアプローチもまた複雑である。例えば、異なる技術ライブラリ実装形態を有する、及び異なるデバイスタイプを有する単一の電源ドメインにおいて電源電圧を管理することすら困難である。
[0008]一態様では、集積回路内の回路の性能を測定するように構成された複数の性能センサと、ここにおいて、複数の性能センサのうちの少なくとも１つは、集積回路内の複数の電源ドメインの各々に接続される、複数の性能センサに結合され、且つ、複数の性能センサの各々から性能測定値を受けること、及び性能測定値の各々を複数のカテゴリのうちの１つに割り当てることを連続して行うことによって複数の性能センサからの性能測定値を収集することと、複数の電源ドメインの各々についてのターゲット電圧レベルを決定するために性能測定値を処理することとを行うように構成されたコア電力低減（ＣＰＲ）コントローラモジュールとを含む集積回路が提供される。
[0009]一態様では、集積回路内の回路の性能を測定するように構成された複数の性能センサと、ここにおいて、複数の性能センサは、集積回路内の少なくとも１つの電源ドメインに接続され、複数の性能センサは、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、複数の性能センサに結合され、且つ、複数の性能センサの各々から性能測定値を受けること及び性能測定値の各々を複数のカテゴリのうちの１つに割り当てることを連続して行うことによって複数の性能センサからの性能測定値を収集することと、少なくとも１つの電源ドメインについてのターゲット電圧レベルを決定するために性能測定値を処理することとを行うように構成されたコア電力低減（ＣＰＲ）コントローラモジュールとを含む集積回路が提供される。
[0010]一態様では、集積回路における電力を低減するために、複数の電源ドメインについての電源電圧を制御する際に使用するための方法が提供される。方法は、複数の異種性能センサを使用して複数の電源ドメインにおいて回路性能を測定することと、複数の異種性能センサの各々から性能測定値を受けること、及び性能測定値の各々を複数のカテゴリのうちの１つに割り当てることを連続して行うことによって性能測定値を収集することと、電源電圧についてのターゲットレベルを決定するために性能測定値を処理することと含む。
[0011]一態様では、集積回路内の回路の性能を感知するための複数の手段と、ここにおいて、性能を感知するための複数の手段のうちの少なくとも１つは、集積回路内の複数の電源ドメインの各々に接続され、性能を感知するための複数の手段は、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、性能を感知するための複数の手段の各々から性能測定値を受けること、及び性能測定値の各々を複数のカテゴリのうちの１つに割り当てることを連続して行うことによって、性能を感知するための複数の手段からの性能測定値を収集することと、複数の電源ドメインの各々についてのターゲット電圧レベルを決定するために性能測定値を処理することとを行うように構成された、複数の電源ドメインの電圧を制御するための手段とを含む装置が提供される。
[0012]本発明の他の特徴及び利点は、例によって、本発明の態様を例示する以下の説明から明らかであるべきである。
[0013]本発明の詳細は、その構造及び動作の両方について、一部は、同様の参照番号が同様の箇所を指す添付の図面の検討によって、収集され得る。
[0014]図１は、本明細書で開示される実施形態に係る、マルチドメイン異種プロセス−電圧−温度追跡を有する電子システムの機能ブロック図である。 [0015]図２は、本明細書で開示される実施形態に係る、マルチドメイン異種プロセス−電圧−温度追跡を有する集積回路のレイアウトを例示するブロック図である。 [0016]図３は、本明細書で開示される実施形態に係る、コア電力低減コントローラの機能ブロック図である。 [0017]図４は、本明細書で開示される実施形態に係る、性能センサの態様の機能ブロック図である。 [0018]図５は、図１のシステムの動作を例示する波形図である。 [0019]図６は、本明細書で開示される実施形態に係る、マルチドメイン異種プロセス−電圧−温度追跡のためのプロセスのフローチャートである。
発明の詳細な説明
[0020]添付の図面に関連して、以下に示される詳細な説明は、様々な構成の説明を意図しており、本明細書で説明される概念が実施され得る唯一の構成を表すことを意図したものではない。詳細な説明は、様々な概念の完全な理解を提供するために特定の詳細を含む。しかしながら、これらの概念がこれらの特定の詳細なしに実施され得ることは当業者には明らかになるであろう。幾つかの事例では、そのような概念を曖昧にしないために、周知の構造及び構成要素は、簡略化された形式で示される。
[0021]図１は、本明細書で開示される実施形態に係る、マルチドメイン異種プロセス−電圧−温度追跡を有する電子システムの機能ブロック図である。マルチドメインとは、独立した電圧レベルを有し得る複数の電源ドメインを使用するシステムを指す。異種とは、完全に異なる（disparate）タイプの回路を含むシステムを指す。プロセス−電圧−温度追跡とは、プロセス、電圧及び温度（これらは、回路性能に対する主な影響である）又は他の条件の変化を追跡するために、電源電圧のようなパラメータを調整するシステムを指す。システムは、１つ又は複数の集積回路を使用して実装され得る。システムは、例えば、モバイル電話で使用され得る。
[0022]システムは、システムのための動作的な機能を実行する様々なモジュールを含む。図１に例示される例となるシステムは、プロセッサモジュール１２０、グラフィックス処理ユニット（ＧＰＵ）１３０、モデムモジュール１４０及びコアモジュール１５０を含む。プロセッサモジュール１２０は、一般のプログラマブル機能を提供することができ、グラフィックス処理ユニット１３０は、グラフィックス機能を提供することができ、モデムモジュール１４０は、例えば、ロングタームエボリューション（ＬＴＥ（登録商標））又は符号分割多元接続（ＣＤＭＡ）プロトコルに準じたワイヤレス通信のような、通信機能を提供することができ、コアモジュール１５０は、他のモジュールによって提供されない様々な機能を提供することができる。
[0023]クロック生成モジュール１１３は、基準クロック入力を受け、１つ又は複数の１クロック信号を他のモジュールに供給する。クロック生成モジュール１１３は、様々な周波数においてクロック信号を供給するために、位相ロックドループ及び分周器を含み得る。クロック生成モジュール１１３は、コア電力低減コントローラモジュール１１１によって制御される周波数において他のモジュールにクロックを供給する。クロック生成モジュール１１３の機能のうちの全て又は一部は、クロック信号を使用する様々なモジュール内に位置し得る。
[0024]電力管理集積回路（ＰＭＩＣ）１１５は、システム内の他のモジュールに１つ又は複数の電圧を供給する。ＰＭＩＣ１１５は、スイッチング電圧レギュレータ及び低ドロップアウトレギュレータを含み得る。ＰＭＩＣ１１５は、別個の集積回路であり得る。ＰＭＩＣ１１５によって供給される電圧は、コア電力低減コントローラモジュール１１１によっても制御される。システムのモジュール（例えば、コアモジュール１５０）は、１つの電圧源、複数の電圧源を有し得、又は、複数モジュール（例えば、プロセッサモジュール１２０及びＧＰＵモジュール１３０）は、共通の電圧源で動作し得る。追加的に、モジュールは、別の電源電圧から調整される電源電圧を使用するサブドメインを含み得る。例えば、サブドメイン電圧は、ＬＤＯレギュレータを使用してドメイン電圧から下方調整され得るか、サブドメイン電圧は、サブドメイン内の回路から電力を節約するためにオフにスイッチされ得る。
[0025]プロセッサモジュール１２０、グラフィックス処理ユニット１３０、モデムモジュール１４０及びコアモジュール１５０は、性能センサを含む。図１の例となるシステムでは、プロセッサモジュール１２０は、２つの性能センサ１２１，１２２を含み、グラフィックス処理ユニット１３０は、性能センサ１３１を含み、モデムモジュール１４０は、性能センサ１４１を含み、コアモジュール１５０は、２つの性能センサ１５１，１５２を含む。性能センサの各々は、回路速度を測定するための回路を含む。例えば、性能センサは、リング発振器の発振をカウントし得る。性能センサは、センサ内の回路の性能特性を測定する。集積回路内の回路の性能は、ロケーション、温度、電圧降下及び他のパラメータに伴って変動し得るが、性能センサによって測定される性能は、性能センサの近くの同様の回路の性能を推定するために使用され得る。
[0026]性能センサは異種であり、即ち、それらは、異なるタイプの回路（回路速度と電源電圧との間の異なる関係性を有するもの）についての測定値を提供する。例えば、プロセッサモジュール１２０内の性能センサ１２１は、高速トランジスタを使用して構築された回路についての測定値を提供し得、プロセッサモジュール１２０内の性能センサ１２２は、低漏洩トランジスタを使用して構築された回路についての測定値を提供し得る。別の例の場合、コアモジュール１５０内の性能センサ１５１及び性能センサ１５２が、異なる電源ドメインにおいて動作する回路についての測定値を提供し得る。
[0027]コア電力低減コントローラモジュール１１１は、一般に、電子システムにおける電力を低減するように動作する。コア電力低減コントローラモジュール１１１は、コアモジュール１５０と「コア」という用語を共有するが、コア電力低減モジュール１１１の影響は、コアモジュール１５０に制限されない。追加的に、コア電力低減モジュール１１１は、電子システムの他の特性に影響を及ぼすように動作し得、例えば、コア電力低減モジュール１１１は、電子システムの動作周波数を増加させるように動作し得る。
[0028] コア電力低減モジュール１１１は、例示される実施形態では、システム内のこれらのモジュールによって使用されるクロック周波数及び電源電圧を制御する。コア電力低減コントローラモジュール１１１は、例えば、プロセッサモジュール１２０によって選択される動作モードに基づいて周波数及び電圧を制御し得る。コア電力低減コントローラモジュール１１１は、対応するモジュール内の性能センサからの性能測定値に基づいて電源電圧を決定することができる。コア電力低減コントローラモジュール１１１は、電源電圧を、それらが、選択された動作周波数に必要な最小電圧に等しくなるように、又はわずかだけ超える（例えば、１０ｍＶ）ように決定することができる。
[0029]他の実施形態では、コア電力低減コントローラモジュール１１１は、電源電圧だけ又はクロック周波数だけを制御し得る。コア電力低減コントローラモジュール１１１は、代替的又は追加的に、他のシステムパラメータを制御し得る。例えば、コア電力低減コントローラモジュール１１１は、トランジスタのボディーバイアス（適応的なボディーバイアシング）又は温度（冷却）を制御し得る。
[0030]従前のシステムは、異なるドメイン及びタイプの回路に対して、動的な電圧制御で動作していたか、又は複数のコントローラを使用していた。これらのシステムは、開発するのに複雑であり、例えば、電圧電源が、所与の動作条件に必要とされるよりも高い電圧に設定されることにより、過度電力を消費し得る。
[0031]本明細書で説明されるシステム及び方法は、大規模なＳｏＣで使用される異種ハードマクロ、デバイス及びセルライブラリを有する多数の電源ドメインにおいて性能を追跡するために効率的な（例えば、低電力及び少領域）手段を提供する。電源ドメインの各々についての電圧レベルを決定するために、ＳｏＣ中に散らばっている性能センサ（又は、プロセス−電圧−温度（ＰＶＴ）センサ）からの測定値が収集され、処理される。本技法は柔軟であり、異なる電源ドメイン（power supply domain）及びタイプの回路を有するＳｏＣでの使用に容易に適応されることができる。
[0032]図２は、本明細書で開示される実施形態に係る、マルチドメイン異種プロセス−電圧−温度追跡を有する集積回路のレイアウトを例示する図である。集積回路は、図１の電子システムを実装するために使用され得る。集積回路は、例えば、相補型金属酸化膜半導体（ＣＭＯＳ）プロセスを使用して製造され得る。
[0033]図２の集積回路は、この集積回路のエッジに沿って位置する４つの周辺ブロック２１０（２１０ａ、２１０ｂ、２１０ｃ及び２１０ｄ）を含む。集積回路は、プロセッサモジュール２２０、グラフィックス処理モジュール２３０及びモデムモジュール２４０を含み、これらは、集積回路の内部にある大きなブロックである。図１のシステム内のコアモジュール１５０によって提供されるもののような集積回路の他の機能は、集積回路の残りの（「コア」）領域２５０全体に広がっているだろう。図２の実施形態では、コア電力低減コントローラモジュール２２５は、集積回路の残りの領域２５０において実装される。
[0034]集積回路はまた、集積回路領域全体にわたって、離間した複数の性能センサ２６１を含む。図２は、２４個の性能センサを例示するが、集積回路実装形態は、何百もの性能センサを含み得る。性能センサは、スキャンチェーンの状態にコア電力低減コントローラモジュール２２５に接続される。性能センサは、ジグザグパターンでチェーンされ得る。追加的に、モジュールのための性能センサのチェーンは、連続的（又は、大部分が連続的）であり得、そのため、モジュールは、パワーダウンされ得、それらの性能センサは、ブロックとしてバイパスされる。例えば、プロセッサモジュール２２０内の性能センサは、グラフィックス処理モジュール２３０内の性能センサのスキャンチェーンの出力をコア電力低減コントローラモジュール２２５に直接結合することによってバイパスされ得る。性能センサ２６１内の回路又は他の回路は、ブロックのバイパスを実行し得る。個々の性能センサもまたバイパスされ得る。
[0035]図３は、本明細書で開示される実施形態に係る、コア電力低減（ＣＰＲ）コントローラモジュール３２５のブロック図である。ＣＰＲコントローラモジュールは、図１のシステム内のコア電力低減コントローラモジュール１１１及び図２の集積回路内のコア電力低減コントローラモジュール２２５を実装するために使用され得る。
[0036]ＣＰＲコントローラモジュールは、性能センサと通信するためにセンサインターフェースモジュール３３５を含む。性能センサとの通信は、様々なセンサモードに対して制御（例えば、どのタイプの測定値が測られることとなるか、又はセンサをバイパスすることとなるか）を提供することと、それらセンサから性能測定値を受けることとを含む。センサインターフェースモジュール３３５は、例えば、有限状態マシンを使用して実装され得る。
[0037]カテゴリ識別子／マッピングモジュール（category identifier/mapping module）３３３は、センサインターフェースモジュール３３５を介して受けた各センサ測定値についてカテゴリを決定する。これらカテゴリは、特定タイプのセンサ又は電源ドメインに関する。例えば、第１の電源ドメインにおける高速ライブラリからのセルについての性能測定値と、第１の電源ドメインにおける高密度ライブラリからのセルについての性能測定値とは、別個のカテゴリ（バケットと呼ばれることがある）で保持される。追加的に、第１の電源ドメインにおける高速ライブラリからのセルについての性能測定値と、第２の電源ドメインにおける高速ライブラリからのセルについての性能測定値とは、別個のカテゴリで保持される。カテゴリへのマッピングは、例えば、スキャンチェーン上のセンサのセンサ識別子又はロケーションに基づき得る。
[0038]測定前処理モジュール３３１は、これら測定値の初期処理を実行することができる。例えば、ワーストケースの測定値が決定されることができる。これら測定値がリング発振器のカウントであるとき、測定前処理モジュール３３１は、ワーストケースの（最も遅い）測定値である最小値だけを保持し得る。前処理することは、各カテゴリについてのカテゴリ性能測定値を生成するために、カテゴリ単位で実行される。前処理することは、測定値がスキャンされている間に実行され得る。これは、測定値の収集が完了した後、（例えば、多くの測定値を１つのワーストケース値に低減することで）、測定値の分析を早め、処理量を低減することができる。
[0039]ＣＰＲプロセッサモジュール３３７は、前処理された測定値を受け、各電源ドメインについてのターゲット電圧レベルを決定する。次に、ターゲット電圧レベルは、出力電圧を調整するために、例えば、ＰＭＩＣにシグナリングされる。プロセッサは、例えば、１ドメイン又は１カテゴリあたり１つの処理スレッドで、マルチスレッド化され得る。ＣＰＲプロセッサ機能は、他のモジュール、例えば、図１のシステム内のプロセッサモジュール１２０又は図２の集積回路内のプロセッサモジュール２２０によって提供され得る。
[0040]ＣＰＲプロセッサモジュール３３７は、測定結果の多くの異なる分析を実行することができる。ＣＰＲプロセッサモジュール３３７は、例えば、複数のタイプのデバイス又はライブラリセルを有する１つの電源ドメインについて、２つ以上のタイプの性能測定値の結果を集約（aggregate）し、そのドメインについての電圧に関して単一の決定を提供することができる。ＣＰＲプロセッサモジュール３３７は、同時に、複数のドメインについての電圧レベル（異種回路を有する電源ドメインを含む）を決定し得る。例えば、ＣＰＲプロセッサモジュール３３７は、親ドメイン及び子サブドメインについての電圧を制御することができる。子サブドメインは、親ドメインから、例えば、ＬＤＯレギュレータによって準調整される。ＣＰＲプロセッサモジュール３３７は、各ドメインについての電圧を決定するために、親ドメイン及び子ドメインからの測定結果を集約することができる。
[0041]図４は、本明細書で開示される実施形態に係る、性能センサの態様の機能ブロック図である。性能センサは、図１の性能センサ（１２１，１２２，１３１，１４１，１５１，１５２）及び図２の性能センサ２６１を実装するために使用され得る。性能センサは、入力インターフェース４０１上では、スキャンチェーン上の先行の性能センサ（又はＣＰＲコントローラモジュール）から信号を受け、出力インターフェース４０２上では、スキャンチェーン上の後続の性能センサ（又はＣＰＲコントローラモジュール）に信号を供給する。図４の実施形態では、各インターフェースは、モード信号、イネーブル信号、クロック信号及び２ビットデータ信号を含む。他の実施形態では、より広い又はより狭いデータ信号が使用され得る。
[0042]図４の性能センサは、例えば、周波数が回路性能を示す出力を生成するようにリング発振器を動作させることによって、回路性能を測定するための１つ又は複数の回路を有する測定モジュール４３０を含む。測定モジュール４３０は、異なるタイプの回路、例えば、異なるトランジスタタイプ又は異なるタイプのセルライブラリを有する回路の性能を測定し得る。
[0043]性能センサは、性能センサに対して制御論理を提供する制御モジュール４２５を含む。制御モジュール４２５は、測定モジュール４３０からの出力の発振をカウントするためのカウンタを含み得る。カウンタは、測定モジュール４３０内の発振器の周波数を測定するために、既知の時間期間の間、カウントすることができる。
[0044]制御モジュール４２５は、入力インターフェース４１０上で受けた信号を復号する。制御モジュール４２５は、例えば、モード（例えば、アイドル、測定、シフトアウト結果又はバイパス化）を、そのモードの値とイネーブル信号とに基づいて制御することができる。制御モジュール４２５はまた、例えば、測定結果を供給するために、出力インターフェース４０２上で信号を制御する。
[0045]インターフェース信号は、信号のタイミング要件が容易に満たされ得るようにソース同期タイミングを使用する。入力データ信号は、クロック信号の立ち上がりエッジでフリップフロップ４４３，４４４にラッチされる。出力データ信号は、クロック信号の立ち下がりエッジでフリップフロップ４５３，４５４にラッチされることで、クロック信号の立ち下がりエッジで遷移する。故に、クロック信号に対するデータ信号のセットアップ及び保持時間は、クロック周期の約２分の１である。性能センサがバイパスされているとき、マルチプレクサ４６２，４６３は、データ出力信号を直接駆動するために、データ入力信号を選択する。バッファ４４１，４４２，４４５は、入力インターフェース４０１上で、モード信号、イネーブル信号及びクロック信号を受け、出力インターフェース４０２上で対応する信号を駆動する。バッファ４４１，４４２，４４５は、性能センサのチェーンにおける各ロケーションにおいて、インターフェース信号間の本質的に同じタイミング関係性を維持するのを助ける。
[0046]性能センサの一部は、異なる電源ドメインで動作し得る。例えば、測定モジュール４３０は、特定の性能センサが位置するモジュールの電源電圧に接続され得、性能センサの他の部分は、性能センサの全てに共通である電源電圧上にあることができる。そして、性能センサは、それが位置している機能モジュールへの何れの接続も有することなく動作することができる。
[0047]図５は、図２の集積回路を使用して実装され得、且つ、図３のＣＰＲコントローラモジュール３２５及び図４のＣ性能センサを使用し得る図１のシステムの動作を例示する波形図である。図５では、ＣＰＲ測定データ収集分析サイクルが示される。
[0048]時間インターバル５１１中、性能センサは、性能を測定している。例えば、制御モジュール４２５内のカウンタは、測定期間の持続時間に、測定モジュール４３０内のリング発振器の発振をカウントすることができる。測定時間インターバル５１１は、例えば、実行されるべき測定のタイプを示すための性能センサへのコマンドが先行し得る。図５に示されるように、電源電圧ＶＤＤは、例えば、その電源電圧から電流を引き込む様々な回路の電流引き込みの変化により、ある時間にわたってその公称値の周りを動き得る。測定時間インターバル５１１にわたって性能センサを動作させることで、測定値は、その時間インターバルの電圧の平均値を提供する。
[0049]時間インターバル５１５中、測定が完了した後、測定結果が性能センサからＣＰＲコントローラモジュールにスキャンされる。図３に関連して説明したように、測定結果がスキャンされている間、それらは、カテゴライズされ、前処理が実行される。結果が、スキャンされ、カテゴライズされ、及び前処理された後、これらの結果は、各電源ドメインについてのターゲット電圧レベルを決定するために分析される。ターゲット電圧レベルが現在の電圧レベルとは異なる場合、ＣＰＲコントローラモジュールは、対応する変化を引き起こし得る。
[0050]時間インターバル５１６中、測定値がＣＰＲコントローラへとスキャンされ、処理された後、ＣＰＲコントローラ及び性能センサは、アイドル状態を維持し得る。次いで、別のＣＰＲ測定−データ収集−分析サイクルが、測定時間インターバル５２１から開始する。
[0051]図６は、本明細書で開示される実施形態に係る、マルチドメイン異種プロセス−電圧−温度追跡のためのプロセスのフローチャートである。プロセスは、ＣＰＲ測定−データ収集−分析サイクルごとに実行され得る。プロセスのステップは、例えば、図１の電子システムを使用して実行され、図２の集積回路で実行され、図３のＣＰＲコントローラを使用して実行され、図４の性能センサを使用して実行される。
[0052]ステップ６０５では、性能センサは、回路性能を測定する。性能センサは、複数の電源ドメインに位置し、異種タイプの回路を測定する。
[0053]プロセスは、性能測定値を連続して収集するために、各性能センサに対してステップ６１０、６２０及び６３０を順に行う。ステップ６１０では、例えば、性能測定値が性能センサのチェーンからシフトされながら、測定値が受けられる。ステップ６３０では、測定値は、カテゴリ（バケット）に割り当てられる。カテゴリは、特定の電源ドメイン及び回路タイプに関し得る。ステップ６４０では、測定値は、例えば、各カテゴリについてワーストケースの値の実行中のタリーを保つために、前処理される。前処理することは、測定値をマスキング（分析から排除する）することを含むことができる。
[0054]ステップ６５０では、プロセスは、例えば、受けた測定値のカウントとセンサの数とを比較することに基づいて、受けるべきより多くの測定値があるかどうかをチェックする。より多くの測定値が存在する場合、プロセスは、ステップ６１０に戻り、存在しない場合、電源ドメインについてのターゲット電圧レベルを決定するために、ステップ６６０において、バケットが処理される。
[0055]ステップ６６０では、プロセスは、示されたターゲット電圧レベルを決定するために、各カテゴリについての測定値を評価し得る。例えば、プロセスは、各カテゴリについての性能測定値の（ステップ６４０からの）ワーストケースの値を、ターゲット性能値と比較して、そのカテゴリについての測定値が、関連する電源ドメインについての電圧レベルが増加されるべきであることを示すか、減少されるべきであることを示すか、又は現在の値で維持されるべきであることを示すか、を決定し得る。ターゲット性能値は、所望の性能に基づいて選ばれることができる。ターゲット性能値は、例えば、関連する回路タイプに基づいて、カテゴリごとに異なることができる。次に、プロセスは、電源ドメインについてのターゲット電圧レベルを決定するために、これら電源ドメインの各々におけるカテゴリについての示されたターゲット電圧レベルをマージする。
[0056]マルチドメイン異種プロセス−電圧−温度追跡のためのプロセスは、例えば、ステップを追加、省略、並び替え、又は変えることで修正され得る。追加的に、複数のステップは同時に実行され得る。
[0057]本発明の実施形態が特定の実施形態に関して上述されたが、本発明の多くの変形例が見込まれる。例えば、様々な構成要素の数は増加され、又は減少され得、電源電圧を決定するモジュール及びステップは、周波数、別のシステムパラメータ又はパラメータの組み合わせを決定するように変更され得る。追加的に、様々な実施形態の特徴は、上述されたものとは異なる組み合わせで組み合わせられ得る。
[0058]当業者は、本明細書で開示された実施形態に関連して説明された、実例となる様々なブロック及びモジュールが、様々な形式で実装され得ることを認識するだろう。幾つかのブロック及びモジュールは、概してそれらの機能性の観点から上で説明されている。そのような機能性が実装される方法は、システム全体に課せられる設計制約に依存する。当業者は、特定の用途ごとに様々な方法で、上で説明された機能性を実装することができるが、このような実装の決定は本発明の適用範囲からの逸脱の原因になるとして解釈されるべきではない。加えて、モジュール、ブロック又はステップ内の機能のグループ化は、説明を容易にするためのものである。特定の機能又はステップは、本発明から逸脱することなく、１つのモジュール又はブロックから動かされ得るか、複数のモジュール又はブロックにわたって分散され得る。
[0059]本明細書で開示された実施形態に関連して説明された実例となる様々な論理ブロック、回路及びモジュールは、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）又は他のプログラマブル論理デバイス、ディスクリートゲート又はトランジスタ論理、ディスクリートハードウェア構成要素又は本明細書で説明された機能を行うよう設計されたそれらの任意の組み合わせで実装又は実行されることができる。汎用プロセッサは、マイクロプロセッサであり得るが、代替的に、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ又はステートマシンであることができる。プロセッサはまた、コンピューティングデバイスの組み合わせ、例えば、ＤＳＰと、１つのマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアに連結した１つ又は複数のマイクロプロセッサ又は任意の他のそのような構成との組み合わせとして実装されることができる。
[0060]本明細書で開示された実施形態に関連して説明されたアルゴリズム又は方法のステップは、直接ハードウェアで、プロセッサによって実行されるソフトウェアモジュールで、又は両者の組み合わせで具現化されることができる。ソフトウェアモジュールは、ＲＡＭメモリ、フラッシュメモリ、ＲＯＭメモリ、ＥＰＲＯＭメモリ、ＥＥＰＲＯＭ（登録商標）メモリ、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ又は任意の他の形式の記憶媒体内に存在することができる。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み出し、記憶媒体に情報を書き込むことができるように、プロセッサに結合されることができる。代替的に、記憶媒体は、プロセッサに一体化されることができる。プロセッサ及び記憶媒体はＡＳＩＣ内に存在することができる。
[0061]開示された実施形態についての以上の説明は、当業者が本発明を製造又は使用できるように提供されている。これらの実施形態に対する様々な変更は、当業者には容易に明らかであり、本明細書で説明された包括的な原理は、本発明の精神又は範囲から逸脱することなく、他の実施形態に適用され得る。故に、本明細書において提示された説明及び図面が、本発明の現時点における好ましい実施形態を表し、よって、本発明によって広く想定される主題を代表することは理解されるべきである。本発明の範囲が、当業者に自明となり得る他の実施形態を完全に包含すること及び相当して本発明の範囲が添付の特許請求の範囲以外のものによって限定されないことは更に理解される。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
集積回路であって、
前記集積回路内の回路の性能を測定するように構成された複数の性能センサと、ここにおいて、前記複数の性能センサのうちの少なくとも１つは、前記集積回路内の複数の電源ドメインの各々に接続される、
前記複数の性能センサに結合されたコア電力低減（ＣＰＲ）コントローラモジュールと、
を備え、前記ＣＰＲコントローラモジュールは、
前記複数の性能センサの各々から性能測定値を受信すること、及び
複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること
を連続して行うことで、前記複数の性能センサからの前記性能測定値を収集することと、
前記複数の電源ドメインの各々についてのターゲット電圧レベルを決定するために前記性能測定値を処理することと
を行うように構成される、集積回路。
［Ｃ２］
前記複数の性能センサは、スキャンチェーンの状態で前記ＣＰＲコントローラモジュールに結合される、Ｃ１に記載の集積回路。
［Ｃ３］
前記ＣＰＲコントローラモジュールは、
前記複数の性能センサと通信するように構成されたセンサインターフェースモジュールと、
前記複数の性能センサの各々に関連付けられた前記複数のカテゴリのうちの１つのカテゴリを識別するように構成されたカテゴリ識別子／マッピングモジュールと、
前記複数のカテゴリの各々についてカテゴリ性能測定値を生成するように構成された測定前処理モジュールと、
前記複数の電源ドメインの各々についての前記ターゲット電圧レベルを決定するために、前記カテゴリ性能測定値を処理するように構成されたＣＰＲプロセッサモジュールと
を備える、Ｃ２に記載の集積回路。
［Ｃ４］
前記スキャンチェーンは、前記複数の性能センサのうちの少なくとも１つのブロックに対するバイパスを含む、Ｃ２に記載の集積回路。
［Ｃ５］
前記複数の性能センサは、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、Ｃ１に記載の集積回路。
［Ｃ６］
前記異種回路は、異なるトランジスタタイプを使用する回路を含む、Ｃ５に記載の集積回路。
［Ｃ７］
前記異種回路は、異なるセルライブラリを使用する回路を含む、Ｃ５に記載の集積回路。
［Ｃ８］
前記複数のカテゴリは、前記複数の電源ドメインの各々についてのカテゴリを含む、Ｃ１に記載の集積回路。
［Ｃ９］
前記複数の性能センサは、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含み、前記複数のカテゴリは、異種回路の各タイプついてのカテゴリを更に含む、Ｃ８に記載の集積回路。
［Ｃ１０］
集積回路であって、
前記集積回路内の回路の性能を測定するように構成された複数の性能センサと、ここにおいて、前記複数の性能センサは、前記集積回路内の少なくとも１つの電源ドメインに接続され、前記複数の性能センサは、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、
前記複数の性能センサに結合されたコア電力低減（ＣＰＲ）コントローラモジュールと、
を備え、前記ＣＰＲコントローラモジュールは、
前記複数の性能センサの各々から性能測定値を受けること、及び
複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること
を連続して行うことによって、前記複数の性能センサからの前記性能測定値を収集することと、
前記少なくとも１つの電源ドメインについてのターゲット電圧レベルを決定するために、前記性能測定値を処理することと
を行うように構成される、集積回路。
［Ｃ１１］
前記複数の性能センサは、スキャンチェーンの状態で前記ＣＰＲコントローラモジュールに結合される、Ｃ１０に記載の集積回路。
［Ｃ１２］
前記ＣＰＲコントローラモジュールは、
前記複数の性能センサと通信するように構成されたセンサインターフェースモジュールと、
前記複数の性能センサの各々に関連付けられた前記複数のカテゴリのうちの１つのカテゴリを識別するように構成されたカテゴリ識別子／マッピングモジュールと、
前記複数のカテゴリの各々についてカテゴリ性能測定値を生成するように構成された測定前処理モジュールと、
前記少なくとも１つの電源ドメインについての前記ターゲット電圧レベルを決定するために、前記カテゴリ性能測定値を処理するように構成されたＣＰＲプロセッサモジュールと
を備える、Ｃ１１に記載の集積回路。
［Ｃ１３］
前記スキャンチェーンは、前記複数の性能センサのうちの少なくとも１つのブロックに対するバイパスを含む、Ｃ１１に記載の集積回路。
［Ｃ１４］
前記異種回路は、異なるトランジスタタイプを使用する回路を含む、Ｃ１０に記載の集積回路。
［Ｃ１５］
前記異種回路は、異なるセルライブラリを使用する回路を含む、Ｃ１０に記載の集積回路。
［Ｃ１６］
前記複数のカテゴリは、異種回路の各タイプについてのカテゴリを含み、前記ＣＰＲプロセッサモジュールは、前記少なくとも１つの電源ドメインについての前記ターゲット電圧レベルを決定する際に使用するために、前記カテゴリ性能測定値をマージするように更に構成され、Ｃ１２に記載の集積回路。
［Ｃ１７］
集積回路において電力を低減するために、複数の電源ドメインについての電源電圧を制御する際に使用するための方法であって、
複数の異種性能センサを使用して、前記複数の電源ドメインにおいて回路性能を測定することと、
前記複数の異種性能センサの各々から性能測定値を受信すること、及び
複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること
を連続して行うことによって、前記性能測定値を収集することと、
前記電源電圧についてのターゲットレベルを決定するために前記性能測定値を処理することと
を備える方法。
［Ｃ１８］
前記異種性能センサは、電源電圧と回路速度との間の異なる関係性を有する異なる回路タイプの前記性能を測定する、Ｃ１７に記載の方法。
［Ｃ１９］
前記異なる回路タイプは、異なるトランジスタタイプを使用する回路を含む、Ｃ１８に記載の方法。
［Ｃ２０］
前記異なる回路タイプは、異なるセルライブラリを使用する回路を含む、Ｃ１８に記載の方法。
［Ｃ２１］
前記複数のカテゴリは、前記複数の電源ドメインの各々についてのカテゴリを含む、Ｃ１７に記載の方法。
［Ｃ２２］
前記複数のカテゴリは、前記異なる回路タイプについてのカテゴリを含む、Ｃ１８に記載の方法。
［Ｃ２３］
前記性能測定値を収集することは、前記性能測定値を連続して受けつつ、前記複数のカテゴリの各々についてのカテゴリ性能測定値を生成するための前記性能測定値の前処理を含み、前記電源電圧についてのターゲットレベルを決定するために前記性能測定値を処理することは、前記複数の電源ドメインのそれぞれ１つに関連付けられた前記カテゴリ性能測定値をマージすることを含む、Ｃ１７に記載の方法。
［Ｃ２４］
前記カテゴリ性能測定値は、前記複数のカテゴリの前記それぞれ１つについての前記性能測定値のワーストケースの測定値を含む、Ｃ２３に記載の方法。
［Ｃ２５］
前記性能測定値を処理することは、マルチスレッド処理を使用して実行される、Ｃ１７に記載の方法。
［Ｃ２６］
装置であって、
集積回路内の回路の性能を感知するための複数の手段と、ここにおいて、前記性能を感知するための複数の手段のうちの少なくとも１つは、前記集積回路内の複数の電源ドメインの各々に接続され、前記性能を感知するための複数の手段は、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、
前記複数の電源ドメインの電圧を制御するための手段と、ここで、前記複数の電源ドメインの電圧を制御するための手段は、
前記性能を感知するための複数の手段の各々から性能測定値を受けること、及び
複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること
を連続して行うことで、前記性能を感知するための複数の手段からの前記性能測定値を収集することと、
前記複数の電源ドメインの各々についてのターゲット電圧レベルを決定するために前記性能測定値を処理することと
を行うように構成される、装置。
［Ｃ２７］
前記性能を感知するための複数の手段は、スキャンチェーンにおいて前記電圧を制御するための手段に結合される、Ｃ２６に記載の装置。
［Ｃ２８］
前記電圧バイアスを更新するための手段は、
前記性能を感知するための複数の手段と通信するように構成されたセンサインターフェースモジュールと、
前記性能を感知するための複数の手段の各々に関連付けられた前記複数のカテゴリのうちの１つのカテゴリを識別するように構成されたカテゴリ識別子／マッピングモジュールと、
前記複数のカテゴリの各々についてカテゴリ性能測定値を生成するように構成された測定前処理モジュールと、
前記複数の電源ドメインの各々についての前記ターゲット電圧レベルを決定するために、前記カテゴリ性能測定値を処理するように構成されたプロセッサモジュールと
を備える、Ｃ２７に記載の装置。
［Ｃ２９］
前記異種回路は、異なるトランジスタタイプを使用する回路及び異なるセルライブラリを使用するセルを含む、Ｃ２６に記載の装置。
［Ｃ３０］
前記複数のカテゴリは、前記複数の電源ドメインの各々についてのカテゴリ及び異種回路の各タイプについてのカテゴリを含む、Ｃ２６に記載の装置。

Claims (27)

  1. 集積回路であって、
    前記集積回路内の回路の性能を測定するように構成された複数の性能センサと、ここにおいて、前記複数の性能センサのうちの少なくとも１つは、前記集積回路内の複数の電源ドメインの各々に接続される、
    前記複数の性能センサに結合されたコア電力低減（ＣＰＲ）コントローラモジュールと、
    を備え、前記ＣＰＲコントローラモジュールは、
    前記複数の性能センサの各々から性能測定値を受けること、及び
    前記複数の電源ドメインの各々についてのカテゴリを含む複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること
    を連続して行うことで、前記複数の性能センサからの前記性能測定値を収集することと、
    カテゴリ毎にカテゴリ性能測定値を生成するためにカテゴリ毎に前記性能測定値の各々を前処理することと、
    前記カテゴリ性能測定値に基づいて前記複数の電源ドメインの各々についてのターゲット電圧レベルを決定するために前記性能測定値を処理することと
    を行うように構成される、集積回路。
  2. 前記複数の性能センサは、スキャンチェーンの状態で前記ＣＰＲコントローラモジュールに結合される、請求項１に記載の集積回路。
  3. 前記ＣＰＲコントローラモジュールは、
    前記複数の性能センサと通信するように構成されたセンサインターフェースモジュールと、
    前記複数の性能センサの各々に関連付けられた前記複数のカテゴリのうちの１つのカテゴリを識別するように構成されたカテゴリ識別子／マッピングモジュールと、
    前記複数のカテゴリの各々についてカテゴリ性能測定値を生成するように構成された測定前処理モジュールと、
    前記複数の電源ドメインの各々についての前記ターゲット電圧レベルを決定するために、前記カテゴリ性能測定値を処理するように構成されたＣＰＲプロセッサモジュールと
    を備える、請求項２に記載の集積回路。
  4. 前記スキャンチェーンは、前記複数の性能センサのうちの少なくとも１つのブロックに対するバイパスを含む、請求項２に記載の集積回路。
  5. 前記複数の性能センサは、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、請求項１に記載の集積回路。
  6. 前記異種回路は、異なるトランジスタタイプを使用する回路を含む、請求項５に記載の集積回路。
  7. 前記異種回路は、異なるセルライブラリを使用する回路を含む、請求項５に記載の集積回路。
  8. 前記複数の性能センサは、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含み、前記複数のカテゴリは、異種回路の各タイプついてのカテゴリを更に含む、請求項１に記載の集積回路。
  9. 集積回路であって、
    前記集積回路内の回路の性能を測定するように構成された複数の性能センサと、ここにおいて、前記複数の性能センサは、前記集積回路内の少なくとも１つの電源ドメインに接続され、前記複数の性能センサは、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、
    前記複数の性能センサに結合されたコア電力低減（ＣＰＲ）コントローラモジュールと、
    を備え、前記ＣＰＲコントローラモジュールは、
    前記複数の性能センサの各々から性能測定値を受けること、及び
    対応する前記性能測定値に関連付けられた回路タイプに従って複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること、ここにおいて、前記複数のカテゴリは、前記複数の電源ドメインの各々についてのカテゴリを含む、
    を連続して行うことで、前記複数の性能センサからの前記性能測定値を収集することと、
    カテゴリ毎にカテゴリ性能測定値を生成するためにカテゴリ毎に前記性能測定値の各々を前処理することと、
    前記カテゴリ性能測定値に基づいて前記少なくとも１つの電源ドメインについてのターゲット電圧レベルを決定するために、前記性能測定値を処理することと
    を行うように構成される、集積回路。
  10. 前記複数の性能センサは、スキャンチェーンの状態で前記ＣＰＲコントローラモジュールに結合される、請求項９に記載の集積回路。
  11. 前記ＣＰＲコントローラモジュールは、
    前記複数の性能センサと通信するように構成されたセンサインターフェースモジュールと、
    前記複数の性能センサの各々に関連付けられた前記複数のカテゴリのうちの１つのカテゴリを識別するように構成されたカテゴリ識別子／マッピングモジュールと、
    前記複数のカテゴリの各々について前記カテゴリ性能測定値を生成するように構成された測定前処理モジュールと、
    前記少なくとも１つの電源ドメインについての前記ターゲット電圧レベルを決定するために、前記カテゴリ性能測定値を処理するように構成されたＣＰＲプロセッサモジュールと
    を備える、請求項１０に記載の集積回路。
  12. 前記複数のカテゴリは、異種回路の各タイプについてのカテゴリを含み、前記ＣＰＲプロセッサモジュールは、前記少なくとも１つの電源ドメインについての前記ターゲット電圧レベルを決定する際に使用するために、前記カテゴリ性能測定値をマージするように更に構成され、請求項１１に記載の集積回路。
  13. 前記スキャンチェーンは、前記複数の性能センサのうちの少なくとも１つのブロックに対するバイパスを含む、請求項１０に記載の集積回路。
  14. 前記異種回路は、異なるトランジスタタイプを使用する回路を含む、請求項９に記載の集積回路。
  15. 前記異種回路は、異なるセルライブラリを使用する回路を含む、請求項９に記載の集積回路。
  16. 集積回路において電力を低減するために、複数の電源ドメインについての電源電圧を制御する際に使用するための方法であって、
    複数の異種性能センサを使用して、前記複数の電源ドメインにおいて回路性能を測定することと、
    前記複数の異種性能センサの各々から性能測定値を受信すること、及び
    対応する前記性能測定値に関連付けられた回路タイプおよび電源ドメインに従って複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること、ここにおいて、前記複数のカテゴリは、前記複数の電源ドメインの各々についてのカテゴリを含む、
    を連続して行うことで、前記性能測定値を収集することと、
    前記性能測定値を連続して受けつつ、カテゴリ毎にカテゴリ性能測定値を生成するためにカテゴリ毎に前記性能測定値の各々を前処理することと、
    前記カテゴリ性能測定値に基づいて前記電源電圧についてのターゲットレベルを決定するために前記性能測定値を処理することと
    を含む方法。
  17. 前記異種性能センサは、電源電圧と回路速度との間の異なる関係性を有する異なる回路タイプの前記回路性能を測定する、請求項１６に記載の方法。
  18. 前記異なる回路タイプは、異なるトランジスタタイプを使用する回路を含む、請求項１７に記載の方法。
  19. 前記異なる回路タイプは、異なるセルライブラリを使用する回路を含む、請求項１７に記載の方法。
  20. 前記複数のカテゴリは、前記異なる回路タイプの各々についてのカテゴリを含む、請求項１７に記載の方法。
  21. 前記電源電圧についてのターゲットレベルを決定するために前記性能測定値を処理することは、前記複数の電源ドメインのそれぞれ１つに関連付けられた前記カテゴリ性能測定値をマージすることを含む、請求項１６に記載の方法。
  22. 前記カテゴリ性能測定値は、前記複数のカテゴリの前記それぞれ１つについての前記性能測定値のワーストケースの測定値を含む、請求項２１に記載の方法。
  23. 前記性能測定値を処理することは、マルチスレッド処理を使用して実行される、請求項１６に記載の方法。
  24. 装置であって、
    集積回路内の回路の性能を感知するための複数の手段と、ここにおいて、前記性能を感知するための複数の手段のうちの少なくとも１つは、前記集積回路内の複数の電源ドメインの各々に接続され、前記性能を感知するための複数の手段は、電源電圧と回路速度との間の異なる関係性を有する異種回路のためのセンサを含む、
    前記複数の電源ドメインの電圧を制御するための手段と、ここで、前記複数の電源ドメインの電圧を制御するための手段は、
    前記性能を感知するための複数の手段の各々から性能測定値を受けること、及び
    対応する前記性能測定値に関連付けられた回路タイプおよび電源ドメインに従って複数のカテゴリのうちの１つに前記性能測定値の各々を割り当てること、ここにおいて、前記複数のカテゴリは、前記複数の電源ドメインの各々についてのカテゴリ及び異種回路の各タイプについてのカテゴリを含む、
    を連続して行うことで、前記性能を感知するための複数の手段からの前記性能測定値を収集することと、
    カテゴリ毎にカテゴリ性能測定値を生成するためにカテゴリ毎に前記性能測定値の各々を前処理することと、
    前記カテゴリ性能測定値に基づいて前記複数の電源ドメインの各々についてのターゲット電圧レベルを決定するために前記性能測定値を処理することと
    を行うように構成される、装置。
  25. 前記性能を感知するための複数の手段は、スキャンチェーンの状態で前記電圧を制御するための手段に結合される、請求項２４に記載の装置。
  26. 前記電圧を制御するための手段は、
    前記性能を感知するための複数の手段と通信するように構成されたセンサインターフェースモジュールと、
    前記性能を感知するための複数の手段の各々に関連付けられた前記複数のカテゴリのうちの１つのカテゴリを識別するように構成されたカテゴリ識別子／マッピングモジュールと、
    前記複数のカテゴリの各々についてカテゴリ性能測定値を生成するように構成された測定前処理モジュールと、
    前記複数の電源ドメインの各々についての前記ターゲット電圧レベルを決定するために、前記カテゴリ性能測定値を処理するように構成されたプロセッサモジュールと
    を備える、請求項２５に記載の装置。
  27. 前記異種回路は、異なるトランジスタタイプを使用する回路及び異なるセルライブラリを使用するセルを含む、請求項２４に記載の装置。
JP2016576102A 2014-07-03 2015-05-15 集積回路電力低減のためのマルチドメイン異種プロセス−電圧−温度追跡 Active JP6334010B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/323,652 US9400308B2 (en) 2014-07-03 2014-07-03 Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction
US14/323,652 2014-07-03
PCT/US2015/030997 WO2016003546A1 (en) 2014-07-03 2015-05-15 Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction

Publications (2)

Publication Number Publication Date
JP2017527880A JP2017527880A (ja) 2017-09-21
JP6334010B2 true JP6334010B2 (ja) 2018-05-30

Family

ID=53404845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016576102A Active JP6334010B2 (ja) 2014-07-03 2015-05-15 集積回路電力低減のためのマルチドメイン異種プロセス−電圧−温度追跡

Country Status (8)

Country Link
US (1) US9400308B2 (ja)
EP (1) EP3164780B1 (ja)
JP (1) JP6334010B2 (ja)
KR (1) KR101738560B1 (ja)
CN (1) CN106662902B (ja)
BR (1) BR112016030550B1 (ja)
CA (1) CA2954044C (ja)
WO (1) WO2016003546A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11755255B2 (en) * 2014-10-28 2023-09-12 SK Hynix Inc. Memory device comprising a plurality of memories sharing a resistance for impedance matching
US20170068547A1 (en) * 2015-09-09 2017-03-09 Kabushiki Kaisha Toshiba Semiconductor device, method for designing semiconductor device and method for manufacturing semiconductor device
US9825620B2 (en) * 2016-01-21 2017-11-21 Apple Inc. Method and apparatus for digital undervoltage detection and control
US10423209B2 (en) 2017-02-13 2019-09-24 Apple Inc. Systems and methods for coherent power management
KR20200085145A (ko) 2019-01-04 2020-07-14 삼성전자주식회사 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법
US11493970B2 (en) * 2020-10-30 2022-11-08 Qualcomm Incorporated Two-stage dynamic power supply voltage adjustment
US11650247B2 (en) 2021-06-10 2023-05-16 Cisco Technology, Inc. Multiple sense points for addressing a voltage gradient
CN116803550B (zh) * 2023-08-29 2023-12-22 之江实验室 一种针对晶上系统的测试组装方法及装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3068394B2 (ja) * 1993-12-16 2000-07-24 株式会社東芝 センサシステム
US20030122429A1 (en) 2001-12-28 2003-07-03 Zhang Kevin X. Method and apparatus for providing multiple supply voltages for a processor
KR101257860B1 (ko) 2005-12-21 2013-04-24 삼성전자주식회사 계층적 성능 모니터들을 이용한 공급전압 조절장치
US7739626B2 (en) 2007-04-20 2010-06-15 Iwatt Inc. Method and apparatus for small die low power system-on-chip design with intelligent power supply chip
US8281158B2 (en) 2007-05-30 2012-10-02 Lapis Semiconductor Co., Ltd. Semiconductor integrated circuit
US7921312B1 (en) 2007-09-14 2011-04-05 National Semiconductor Corporation System and method for providing adaptive voltage scaling with multiple clock domains inside a single voltage domain
US7525373B1 (en) * 2008-05-19 2009-04-28 International Business Machines Corporation Compensation of process and voltage variability in multi-threshold dynamic voltage scaling circuits
US8051312B2 (en) * 2008-05-20 2011-11-01 Advanced Micro Devices, Inc. Apparatus and method for reducing power consumption by an integrated circuit
EP2583503B1 (en) * 2010-06-16 2014-06-18 Nokia Solutions and Networks Oy Power saving procedure in communication network
JP5546370B2 (ja) 2010-06-28 2014-07-09 日立ビークルエナジー株式会社 蓄電器制御回路及び蓄電装置
US8793512B2 (en) * 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US8441310B2 (en) 2010-12-07 2013-05-14 Broadcom Corporation Power control based on dual loop with multiple process detection circuits

Also Published As

Publication number Publication date
US9400308B2 (en) 2016-07-26
US20160003893A1 (en) 2016-01-07
KR101738560B1 (ko) 2017-05-22
KR20170005500A (ko) 2017-01-13
EP3164780B1 (en) 2021-02-17
BR112016030550B1 (pt) 2022-10-25
CN106662902A (zh) 2017-05-10
BR112016030550A2 (ja) 2017-08-22
WO2016003546A1 (en) 2016-01-07
EP3164780A1 (en) 2017-05-10
JP2017527880A (ja) 2017-09-21
CN106662902B (zh) 2020-11-10
CA2954044C (en) 2023-02-14
CA2954044A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
JP6334010B2 (ja) 集積回路電力低減のためのマルチドメイン異種プロセス−電圧−温度追跡
KR101885857B1 (ko) 온도 관리 회로, 이를 포함하는 시스템 온 칩 및 온도 관리 방법
US9261949B2 (en) Method for adaptive performance optimization of the soc
EP2635948B1 (en) Method and apparatus for thermal control of processing nodes
JP2015158938A (ja) 非対称マルチプロセッサに対する適応型スレッドスケジューリングのための装置および方法
US10416746B2 (en) Adaptive energy optimal computing
KR20130124575A (ko) 멀티-코어 프로세서에서의 전력 소모 관리
Hokimoto et al. Minimum energy point tracking using combined dynamic voltage scaling and adaptive body biasing
Beldachi et al. Accurate power control and monitoring in ZYNQ boards
US20140115365A1 (en) Electronic device and power management method
TW202206973A (zh) 漏電流退化控制及量測
TWI236583B (en) Semiconductor apparatus for suppressing power consumption
US8315830B2 (en) On-chip variation, speed and power regulator
Hiienkari et al. A 0.4-0.9 v, 2.87 pj/cycle near-threshold arm cortex-m3 cpu with in-situ monitoring and adaptive-logic scan
Akgün et al. Power-aware computing systems on FPGAs: a survey
Wirnshofer et al. An energy-efficient supply voltage scheme using in-situ pre-error detection for on-the-fly voltage adaptation to PVT variations
Nunez-Yanez Energy efficient reconfigurable computing with adaptive voltage and logic scaling
TW202221464A (zh) 半導體裝置
Beigné et al. A fine grain variation-aware dynamic Vdd-hopping AVFS architecture on a 32nm GALS MPSoC
JP2008520014A (ja) 複数の基準回路を用いて電圧及び周波数を制御する装置及び方法
Kechiche et al. A Power-Aware Real-Time System for Multi-Video Treatment on FPGA with Dynamic Partial Reconfiguration and Voltage Scaling
Kaushik et al. Evaluation of Dynamic Frequency Control on an Automotive Microcontroller
Patil Design of power management technique for WSN application with configurable architecture
Gattiker Yin and Yang of embedded sensors for post-scaling-era
KR20210152473A (ko) 풀 스캔 커버리지를 갖는 3 상태 및 패스 게이트 기반 회로

Legal Events

Date Code Title Description
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180425

R150 Certificate of patent or registration of utility model

Ref document number: 6334010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250