KR20200085145A - 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법 - Google Patents

시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법 Download PDF

Info

Publication number
KR20200085145A
KR20200085145A KR1020190001310A KR20190001310A KR20200085145A KR 20200085145 A KR20200085145 A KR 20200085145A KR 1020190001310 A KR1020190001310 A KR 1020190001310A KR 20190001310 A KR20190001310 A KR 20190001310A KR 20200085145 A KR20200085145 A KR 20200085145A
Authority
KR
South Korea
Prior art keywords
temperature
scan
integrated circuit
management controller
output
Prior art date
Application number
KR1020190001310A
Other languages
English (en)
Inventor
이서호
조명철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190001310A priority Critical patent/KR20200085145A/ko
Priority to US16/555,357 priority patent/US10990473B2/en
Publication of KR20200085145A publication Critical patent/KR20200085145A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/1056—Updating check bits on partial write, i.e. read/modify/write
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318575—Power distribution; Power saving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법이 개시된다. 본 개시의 예시적 실시예에 따른 집적 회로는, 각각이 적어도 하나의 스캔 체인을 포함하는 복수의 IP (Intellectual Propertie) 블록, 상기 복수의 IP 블록 중 제1 IP 블록의 상기 적어도 하나의 스캔 체인에 복수의 비트를 포함하는 입력 패턴을 제공하고, 상기 입력 패턴에 응답하여 상기 적어도 하나의 스캔 체인으로부터 출력되는 출력 패턴을 기초로 상기 제1 IP 블록의 온도를 검출하고, 검출된 온도에 기초하여 상기 제1 IP 블록의 구동 주파수 및 구동 전압 중 적어도 하나를 조절하는 온도 관리 컨트롤러를 포함할 수 있다.

Description

시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법{Sustem on chip, integrated circuit and operating method thereof}
본 개시의 기술적 사상은 반도체 장치에 관한 것으로서, 보다 자세하게는, 스캔 체인을 기반으로 온도 제어를 수행하는 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법에 관한 것이다.
전자 장치의 높은 성능을 위하여, 시스템 온 칩에 구비되는 IP들(intellectual properties)은 높은 주파수 및 높은 전압을 기초로 동작할 수 있다. 높은 주파수 및 높은 전압을 기초로 동작할 경우, 많은 양의 열이 발생하므로, IP들의 온도가 상승할 수 있다. IP의 온도가 정상 동작 온도를 넘어서면 IP들 각각 또는 시스템 온 칩의 기능 장애가 발생할 수 있으며, 전자 장치의 안정성이 보장되지 않는다. 또한, 전자 장치의 표면 온도가 상승함에 따라서 사용자가 불쾌감을 느끼거나 상해를 입을 수 있다.
본 개시의 기술적 사상이 해결하고자 하는 과제는 집적 회로에 구비되는 IP들의 온도를 정밀하게 검출하고 IP들의 온도를 조절하는 집적 회로, 및 IP들의 온도 검출 및 온도 조절 방법을 제공하는 데 있다.
상기 기술적 과제를 해결하기 위한 본 개시의 예시적 실시예에 따른 집적 회로는, 각각이 적어도 하나의 스캔 체인을 포함하는 복수의 IP (Intellectual Propertie) 블록, 상기 복수의 IP 블록 중 제1 IP 블록의 상기 적어도 하나의 스캔 체인에 복수의 비트를 포함하는 입력 패턴을 제공하고, 상기 입력 패턴에 응답하여 상기 적어도 하나의 스캔 체인으로부터 출력되는 출력 패턴을 기초로 상기 제1 IP 블록의 온도를 검출하고, 검출된 온도에 기초하여 상기 제1 IP 블록의 구동 주파수 및 구동 전압 중 적어도 하나를 조절하는 온도 관리 컨트롤러를 포함할 수 있다
상기 기술적 과제를 해결하기 위한 본 개시의 예시적 실시예에 따른 시스템 온 칩은, 각각이 적어도 하나의 스캔 체인을 포함하는 복수의 IP (Intellectual Propertie) 블록, 상기 복수의 IP 블록 중 휴지상태의 적어도 하나의 IP 블록에 대하여 상기 적어도 하나의 스캔 체인을 이용하여 스캔 테스트를 수행하고, 스캔 테스트 결과를 기초로 상기 적어도 하나의 IP 블록의 구동 주파수 및 구동 전압 중 적어도 하나를 조절하여 상기 적어도 하나의 IP 블록의 온도를 조절하는 온도 관리 컨트롤러를 포함할 수 있다.
상기 기술적 과제를 해결하기 위한 본 개시의 예시적 실시예에 따른 복수의 IP (Intellectual Propertie) 블록을 포함하는 집적 회로의 동작 방법은, 온도 관리 컨트롤러가, 상기 복수의 IP 블록 중 휴지 상태의 적어도 하나의 IP 블록에 대하여 스캔 테스트를 수행하는 단계, 온도 관리 컨트롤러가, 스캔 테스트 결과를 기초로 상기 적어도 하나의 IP 블록의 구동 주파수 및 구동 전압을 조정하기 위한 주파수 제어 신호 및 전압 제어 신호를 생성하는 단계, 클럭 신호 생성기가, 상기 주파수 제어 신호를 기초로 상기 적어도 하나의 IP 블록에 제공되는 클럭 신호의 주파수를 조정하는 단계 및 전압 생성기가 상기 전압 제어 신호를 기초로 상기 적어도 하나의 IP 블록에 제공되는 구동 전압의 전압 레벨을 조정하는 단계를 포함할 수 있다.
본 개시의 실시예에 따른 시스템 온 칩, 집적 회로, 및 집적 회로의 동작 방법에 따르면, 스캔 체인을 이용하여, IP들 각각 또는 IP의 코어들 각각에 포함된 스캔 체인을 이용하여 온도를 검출함으로써, 별도의 온도 센서 구비없이 정밀하게 IP들 각각 또는 IP의 코어들 각각의 온도를 정밀하게 검출할 수 있다. 별도의 온도 센서가 요구되지 않는 바, 소비 전력 및 회로 면적이 감소될 수 있다. 또한, 실시간으로 IP들 각각 또는 IP의 코어들 각각의 온도가 검출될 수 있어, 복수의 IP 및 복수의 코어가 적정 수준의 발열을 유지할 수 있다. 이에 따라서, 시스템 온 칩, 집적 회로 및 시스템 온 칩 또는 집적 회로를 구비하는 전자 시스템의 안정성이 향상될 수 있다.
도 1은 본 개시의 예시적 실시예에 따른 집적 회로를 포함하는 전자 시스템을 개략적으로 나타내는 블록도이다.
도 2는 스캔 체인을 포함하는 IP를 예시적으로 나타내는 도면이다.
도 3은 IP의 온도에 따른 스캔 출력의 데이터 비트를 설명하는 도면이다.
도 4는 본 개시의 예시적 실시예에 따른 온도 관리 컨트롤러의 일 구현예를 나타내는 블록도이다.
도 5는 도 4의 패턴 비교기의 패턴 비교 방법을 예시적으로 설명하는 도면이다.
도 6a 및 도 6b는 본 개시의 예시적 실시예에 따른 구동 전압 및 구동 주파수 조정 방법을 예시적으로 설명하는 도면이다.
도 7은 본 개시의 예시적 실시예에 따른 집적 회로의 동작 방법을 나타내는 흐름도이다.
도 8은 본 개시의 예시적 실시예에 따른 집적 회로에 구비되는 IP의 온도를 조절 방법을 설명하는 타이밍도이다.
도 9는 본 개시의 실시예에 따른 집적 회로를 포함하는 전자 시스템을 개략적으로 나타내는 블록도이다.
도 10은 본 개시의 예시적 실시예에 전자 시스템을 개략적으로 나타내는 블록도이다.
이하, 첨부된 도면을 참조하여 본 개시의 다양한 실시예들을 설명한다.
도 1은 본 개시의 예시적 실시예에 따른 집적 회로를 포함하는 전자 시스템을 개략적으로 나타내는 블록도이고, 도 2는 스캔 체인을 포함하는 IP를 예시적으로 나타내는 도면이다.
전자 시스템(100)은 랩탑 컴퓨터(laptop computer), 스마트 폰(smart phone), 태블릿(tablet) PC, PDA(personal digital assistant), EDA (enterprise digital assistant), 디지털 카메라(digital camera), PMP(portable multimedia player), PND(portable navigation device), 휴대용 게임 콘솔(handheld game console), 모바일 인터넷 장치(mobile internet device(MID)), 멀티미디어 장치(multimedia device), 웨어러블 컴퓨터, 사물 인터넷(internet of things(IoT)) 장치, 만물 인터넷(internet of everything(IoE)) 장치, e-북 (e-book), 드론(drone), 첨단 운전자 보조 시스템(Advanced Drivers Assistance System; ADAS), 및 AR(Augmented reality) 장치 등에 탑재될 수 있으며, 또한 고속 통신을 수행하는 전자 장치에 탑재될 수 있다.
도 1을 참조하면, 전자 시스템(100)은 집적 회로(101) 및 전압 생성기(102)를 구비할 수 있으며, 집적 회로(101)는, 복수의 IP(110)(Intellectual Properties), 온도 관리 컨트롤러(120), 및 클럭 신호 생성기(130)를 포함할 수 있다. 전자 시스템(100)은 이 외에도, 디스플레이, 통신 모듈 등을 더 포함할 수 있다. 실시예에 있어서, 전압 생성기(102)는 집적 회로(101)에 구비될 수도 있다.
집적 회로(101)의 구성들, 예컨대 복수의 IP(110), 온도 관리 컨트롤러(120), 클럭 신호 생성기(130)는 하나의 반도체 칩 또는 반도체 모듈에 집적될 수 있다. 집적 회로(101)는 시스템 온 칩(system on chip(SoC), 애플리케이션 프로세서(application processor(AP)), 모바일 AP, 또는 컨트롤 칩을 의미할 수 있다. 실시예에 있어서, 전압 생성기(102) 또한 집적 회로(101)에 구비될 수 있다.
복수의 IP(110)는 적어도 두 개의 IP(또는 IP 블록), 예컨대, 제1 IP(111) 및 제2 IP(112)를 포함할 수 있다. IP는 특정 기능을 수행하는 기능 블록(function block)으로서, 예를 들어서, CPU(central processing unit), GPU(graphics processing unit), NPU(Neural Network Processor), CP(Communication Processor), 멀티-코어 프로세서(multi-core processor)의 각 코어(core), PMU(power management unit), CMU(clock management unit), 시스템 BUS, 메모리, USB (universal serial bus), PCI(peripheral component interconnect), 디지털 신호 프로세서(digital signal processor(DSP)), 와이어드 인터페이스(wired interface), 무선 인터페이스(wireless interface), 컨트롤러(controller), 임베디드 소프트웨어(embedded software), 코덱(codec), 비디오 모듈(예컨대, 카메라 인터페이스(camera interface), JPEG(Joint Photographic Experts Group) 프로세서, 비디오 프로세서(video processor), 또는 믹서(mixer), 등), 3D 그래픽스 코어(3-dimentional graphics core), 오디오 시스템(audio system), 또는 드라이버 (driver) 등과 같은 기능 블록을 의미할 수 있다. 도 1에서, 복수의 IP(110)는 두 개의 IP를 포함하는 것으로 도시되었으나, 이는 설명의 편의를 위한 것이며, 복수의 IP(110)는 세 개 이상의 IP들을 포함할 수 있다.
제1 IP(111) 및 제2 IP(112)는 스캔 체인(SC1, SC2)을 포함할 수 있다. 스캔 체인(SC1, SC2)은 집적 회로(10)의 동작을 테스트하거나 또는 집적 회로(10)의 디버깅 데이터 수집을 위한 테스트 모드, 예컨대 스캔 모드에서 대응하는 IP의 동작 상태를 나타내는 테스트 데이터를 출력할 수 있다.
도 2를 참조하면, IP(200)는 조합 로직(210)(combinational logic), 복수의 플립 플롭들(211, 213, 215, 217) 및 복수의 멀티플랙서(212, 214, 216 및 218)를 포함할 수 있다. 복수의 플립 플롭들(211, 213, 215, 217) 및 복수의 멀티플랙서(212, 214, 216 및 218)는 스캔 체인(220)을 구성할 수 있다.
조합 로직(210)은 인버터, AND 게이트, XOR 게이트, 또는 OR 게이트 등과 같이 출력 데이터가 입력 데이터의 현재 데이터 상태에 의해 결정되는 조합 회로들을 포함할 수 있다.
복수의 플립 플롭들(211, 213, 215, 217)은 순차 로직 회로로서 IP에 구비될 수 있으며, 복수의 플립 플롭들(211, 213, 215, 217) 각각은, 입력 단자(D)에 인가되는 데이터를 클럭 신호(CLK)에 응답하여, 즉, 클럭 신호(CLK)의 라이징 엣지 또는 폴링 엣지에 동기되어, 출력 단자(Q)를 통해 출력할 수 있다.
복수의 멀티플랙서(212, 214, 216 및 218) 각각은 복수의 플립 플롭들(211, 213, 215, 217) 중 대응하는 플립 폴롭의 앞단에 구비되어, 다른 플립 플롭의 출력 또는 조합 로직(210)의 출력을 대응하는 플립 플롭에 제공할 수 있다.
IP(200)가 노멀 동작하는 노멀 모드에서, 복수의 플립 플롭들(211, 213, 215, 217)은 IP의 고유 기능을 구현하기 위한 순차 로직의 일부로서 동작할 수 있다. 노말 모드 시, 비활성 레벨, 예컨대 로직 로우의 스캔 인에이블 신호(SE)가 복수의 멀티플랙서(212, 214, 216 및 218)에 제공되고, 복수의 멀티플랙서(212, 214, 216 및 218) 각각은 스캔 인에이블 신호(SE)에 응답하여 조합 로직(210)의 출력(또는 IP의 입력 데이터)을 대응하는 플립 플롭에 제공하고, 복수의 플립 플롭들(211, 213, 215, 217)의 출력은 조합 로직(210)에 제공될 수 있다. 이에 따라, 복수의 플립 플롭들(211, 213, 215, 217)은 IP의 고유 기능을 위해 동작할 수 있다.
IP(200)가 스캔 테스트되는 스캔 모드 시, 복수의 플립 플롭들(211, 213, 215, 217)은 스캔 접속함으로써 스캔 체인(220)을 구성하고, 스캔 체인(220)은 수신되는 스캔 입력(SI)을 기초로 IP(200)의 상태(동작 상태, 또는 온도 상태)를 나타내는 테스트 데이터, 즉 스캔 출력(SO)을 출력할 수 있다. 스캔 모드 시, 복수의 멀티플랙서(212, 214, 216 및 218)에 활성 레벨, 예컨대 로직 하이의 스캔 인에이블 신호(SE)가 인가되어, 복수의 멀티플랙서(212, 214, 216 및 218)가 스캔 입력(SI) 또는 대응하는 플립 플롭이 아닌 다른 플립 플롭의 출력을 대응하는 플립 플롭에 제공할 수 있다.
스캔 입력(SI)은 복수의 비트를 가지는 데이터 패턴이며, 클럭 신호(CLK)에 응답하여 복수의 플립 플롭들(211, 213, 215, 217)이 스캔 입력(SI)의 데이터 패턴을 스캔 체인(220)으로 시프트-인시킬 수 있다. 이후, 비활성 레벨의 스캔 입에이블 신호(SE)가 한 사이클(예컨대 클럭 신호(CLK)의 한 사이클)동안 수신될 때, 데이터 패턴에 기초한 조합 로직(210)의 출력들이 복수의 플립 플롭들(211, 213, 215, 217)에 포착된다. 예를 들어, 제3 플립 플롭(215)의 출력이 조합 로직(210)에 구비되는 인버터(IV)에 인가되고, 인버터(IV)의 출력이 제4 멀티플랙서(218)를 통해 제4 플립 플롭(217)의 입력 단자(D)로 인가될 수 있다.
다시 활성 레벨의 스캔 인에이블 신호(SE)가 수신되면, 복수의 플립 플롭들(211, 213, 215, 217)이 클럭 신호(CLK)에 응답하여 포착된 출력들을 시프트-아웃 함으로써, 스캔 출력(SO)을 출력할 수 있다. 스캔 출력(SO)은 스캔 입력(SI)을 기초로 생성되는 바, 스캔 출력(SO) 또한 복수의 비트를 가지는 데이터 패턴이며, 스캔 출력(SO)의 비트들의 개수는 스캔 입력(SI)의 비트들의 개수와 동일하다.
스캔 출력(SO)은 스캔 입력(SI) 및 조합 로직(210)의 구성으로부터 예측 가능하다. 그런데, IP(200)가 정상적으로 동작하지 않을 경우, 예컨대, 조합 로직(210)의 조합 회로들 또는 복수의 플립 플롭들(211, 213, 215, 217)에 기능 이상이 발생할 경우 스캔 출력(SO)은 적어도 하나의 에러 비트, 즉 예측되는 데이터와 다른 데이터를 가지는 비트를 포함할 수 있다.
집적 회로(101)의 제조 단계 또는 집적 회로(101)의 디버깅 단계에서, 집적 회로(101) 또는 전자 시스템(100) 외부의 테스트 장치가 집적 회로(101)의 입력 단자를 통해 스캔 체인(220)에 스캔 입력(SI) 및 스캔 인에이블 신호(SE)를 제공하고, 출력 단자를 통해 수신되는 스캔 출력(SO), 즉 스캔 출력(SO)의 에러 비트들을 분석함으로써, 집적 회로(101)의 정상 동작 여부를 테스트하거나 또는 디버깅할 수 있다.
한편, IP(200)가 과열(overheating)된 경우 스캔 출력(SO)은 적어도 하나의 에러 비트를 포함할 수 있다. 전술한 제조 단계 또는 디버깅 단계에서 정상 동작한다고 판단된 집적 회로(101)라 하더라도 IP(200)가 고속 동작, 또는 과구동 전압으로 구동됨에 따라 과열될 경우, 스캔 출력(SO)이 적어도 하나의 에러 비트를 포함할 수 있다. 이에 대하여 도 3을 참조하여 설명하기로 한다.
도 3은 IP의 온도에 따른 스캔 출력의 데이터 비트를 설명하는 도면이다.
도 2 및 도 3을 참조하면, 스캔 체인(220)에 인가되는 클럭 신호(CLK)의 라이징 엣지에 복수의 플립 플롭들(211, 213, 215, 217)이 입력 단자(D)에 인가된 데이터를 출력 단자(Q)를 통해 출력할 수 있다. 입력 단자(D)에 인가되는 입력 데이터(DT)는 조합 로직(210)의 출력 데이터(예컨대 인버터(IV)의 출력 데이터)이며, 정상적으로 복수의 플립 플롭들(211, 213, 215, 217)을 통해 출력되기 위해서는, 입력 데이터(DT)의 레벨이 클럭 신호(CLK)의 라이징 엣지 발생 시점(t3) 이전의 셋팅 구간(Ts) 내에 천이되고 또한 라이징 엣지 발생 시점(t3) 이후의 홀딩 구간(Th) 동안 입력 데이터(DT)의 레벨이 유지되어야 한다.
그러나, IP(200)의 온도가 증가됨에 따라서, 입력 데이터(DT)의 레벨의 천이 시간이 증가될 수 있다. 케이스 1은 IP(200)의 온도가 정상 온도일 경우이고, 케이스 2는 IP(200)의 온도가 정상 온도 초과일 경우를 나타낸다. 케이스 1의 경우, t1 시점부터 t2 시점 동안 입력 데이터(DT')가 로우 레벨에서 하이 레벨로 변화될 수 있다. 클럭 신호(CLK)의 라이징 엣지 발생 시점(t3) 이전에 입력 데이터(DT')의 레벨이 천이될 수 있는 바, 플립 플롭(복수의 플립 플롭들(211, 213, 215, 217) 중 하나)은 정상적인 데이터, 예컨대 '1'을 출력할 수 있다.
그러나, 케이스 2의 경우, t1 시점부터 t4 시점 동안 입력 데이터(DT")가 로우 레벨에서 하이 레벨로 변화될 수 있다. 클럭 신호(CLK)의 라이징 엣지 발생 시점(t3) 이후에 입력 데이터(DT")의 레벨이 천이되는 바, 플립 플롭은 비정상적인 데이터, 예컨대 '0'을 출력할 수 있다.
이에 따라서, IP(200)의 온도가 정상 온도 초과 시, 스캔 출력(SO)은 적어도 하나의 에러 비트를 포함할 수 있으며, 온도가 높아질수록 에러비트의 수가 증가될 수 있다. 따라서, 스캔 출력(SO), 즉 스캔 출력(SO)의 에러 비트 발생 여부 및 에러 비트의 개수를 기초로 IP(200)의 온도가 검출될 수 있다.
계속하여, 도 1을 참조하면, 온도 관리 컨트롤러(120)는 상기 복수의 IP(110) 각각에 제공되는 구동 주파수 및 구동 전압을 조정함으로써, 상기 복수의 IP(110) 의 온도를 조절할 수 있다. 온도 관리 컨트롤러(120)는 상기 복수의 IP(110) 에 구비된 스캔 체인(SC1, SC2)을 이용하여, 상기 복수의 IP(110)에 대하여 스캔 테스트를 수행함으로써 상기 복수의 IP(110) 각각의 온도(또는 온도 상태)를 검출할 수 있다. 온도 관리 컨트롤러(120)는 검출된 온도를 기초로, 상기 복수의 IP(110), 즉 제1 IP(111), 및 제2 IP(112) 각각의 구동 주파수 및 구동 전압 중 적어도 하나를 조정할 수 있다.
구체적으로, 온도 관리 컨트롤러(120)는 제1 IP(111)의 제1 스캔 체인(SC1)에 활성 레벨의 제1 스캔 인에이블 신호(SE1) 및 제1 스캔 입력(SI1)을 제공하고, 상기 제1 스캔 체인(SC1)으로부터 수신되는 상기 제1 스캔 출력(SO1)을 기초로 제1 IP(111)의 온도를 검출(또는 판단)할 수 있다. 온도 관리 컨트롤러(120)는 제1 스캔 출력(SO1)이 적어도 하나의 에러 비트를 포함하는지 여부를 기초로 제1 IP(111)가 정상 온도인지 또는 정상 온도를 초과한 과열상태인지 판단할 수 있다. 이때, 에러 비트는 제1 스캔 출력(SO1)의 복수의 비트들 중, 제1 스캔 입력(S111)을 기초로 예측되는 제1 스캔 체인(SC1)의 출력(이하, 제1 기준 출력)의 복수의 비트들 중 대응하는 비트의 데이터와 상이한 데이터를 갖는 비트를 의미한다. 예컨대 제1 스캔 출력(SO1)의 세번째 비트는 '0'이고, 제2 스캔 출력(SO2)의 세번째 비트는 '1'일 경우, 제1 스캔 출력(SO1)의 세번째 비트는 에러 비트로 판단될 수 있다.
이와 같이, 온도 관리 컨트롤러(120)는 제1 스캔 출력(SO1)을 기초로 제1 IP(111)의 온도를 검출하고, 검출된 온도를 기초로 제1 IP(111)에 제공되는 제1 클럭 신호(CLK1)의 주파수, 즉 제1 구동 주파수(F1) 및 제1 구동 전압(V1)을 조절할 수 있다. 온도 관리 컨트롤러(120)는 검출된 온도가 정상 온도라고 판단되면, 즉, 제1 스캔 출력(SO1)이 에러 비트를 포함하지 않으면, 제1 구동 주파수(F1) 및 제1 구동 전압(V1)을 스캔 테스트 이전과 동일하게 유지하거나 또는 제1 구동 주파수(F1) 및 제1 구동 전압(V1) 중 적어도 하나를 증가시킬 수 있다. 온도 관리 컨트롤러(120)는 검출된 온도가 정상 온도 초과라고 판단되면, 즉, 제1 스캔 출력(SO1)이 적어도 하나의 에러 비트를 포함하면, 제1 구동 주파수(F1) 및 제1 구동 전압(V1) 중 적어도 하나를 감소시킬 수 있다.
온도 관리 컨트롤러(120)는 제1 구동 주파수(F1) 및 제1 구동 전압(V1)을 조정하기 위한 주파수 제어 신호(CTRL_F) 및 전압 제어 신호(CTRL_V)를 클럭 신호 생성기(CLK1) 및 전압 생성기(102) 각각에 제공함으로써, 제1 구동 주파수(CLK1) 및 제1 구동 전압(V1)을 조절할 수 있다.
전술한 바와 유사하게, 온도 관리 컨트롤러(120)는 제2 IP(112)의 제2 스캔 체인(SC2)에 활성 레벨의 제2 스캔 인에이블 신호(SE2) 및 제2 스캔 입력(SI2)을 제공하고, 상기 제2 스캔 체인(SC2)으로부터 수신되는 상기 제2 스캔 출력(SO2)을 기초로 제2 IP(112)의 온도를 검출(또는 판단)하고, 검출된 온도를 기초로 제2 IP(112)에 제공되는 제2 클럭 신호(CLK2)의 주파수, 즉 제2 구동 주파수(F2) 및 제2 구동 전압(V2)을 조정할 수 있다.
실시예에 있어서, 온도 관리 컨트롤러(120)는 제1 IP(111) 및 제2 IP(112)가 동작 중 휴지 상태(Idle)일 때, 스캔 테스트를 수행하고, 수행 결과를 기초로 온도를 조절할 수 있다. 예컨대, 온도 관리 컨트롤러(120)는 제1 IP(111) 및 제2 IP(112)가 동작 중 제1 IP(111)가 일시적으로 휴지상태에 진입하면, 제1 IP(111)에 대하여 전술한 바와 같이, 스캔 테스트를 수행하고, 테스트 결과, 즉 제1 스캔 출력(SO1)을 기초로 제1 구동 주파수(F1) 및 제1 구동 전압(V1) 중 적어도 하나를 조정할 수 있다.
실시예에 있어서, 온도 관리 컨트롤러(120)는 제1 에러 비율을 기초로 제1 구동 주파수(F1)의 변화량, 즉 감소량 및 제1 구동 전압(V1)의 변화량 중 적어도 하나를 결정할 수 있다. 이때, 제1 에러 비율은 제1 스캔 출력(SO1)의 복수의 비트들의 개수에 대한 에러 비트들의 개수를 의미한다. 제1 에러 비율이 높을수록 제1 IP(111)의 온도가 높다고 판단할 수 있다. 예시적 실시예에 있어서, 온도 관리 컨트롤러(120)는 제1 에러 비율이 제1 값 이하이면, 제1 구동 주파수(F1)를 감소시키고, 제1 에러 비율이 제1 값 초과이면, 제1 구동 주파수(F1) 및 제1 구동 전압(V1)을 감소시킬 수 있다. 예시적 실시예에 있어서, 온도 관리 컨트롤러(120)는 제1 에러 비율이 높을수록, 제1 구동 주파수(F1)의 감소량 또는 제1 구동 전압(V1)의 감소량을 증가시킬 수 있다.
실시예에 있어서, 온도 관리 컨트롤러(120)는 집적 회로(101) 또는 제1 IP(111)의 동작 속도 특성 및 제1 에러 비율을 기초로 제1 구동 주파수(F1)의 변화량 및 제1 구동 전압(V1)의 변화량 중 적어도 하나를 결정할 수 있다.
전술한 실시예들에 있어서, 온도 관리 컨트롤러(120)의 제1 IP(111)와 관련한 제어 방법은 제2 IP(112)에도 동일 또는 유사하게 적용될 수 있음은 본 기술분야의 통상의 기술자가 이해할 수 있을 것이다. 이와 같이, 온도 관리 컨트롤러(120)는 제1 IP(111) 및 제2 IP(112) 각각에 구비된 스캔 체인(SC1, SC2)를 이용하여 실시간으로 제1 IP(111) 및 제2 IP(112)의 온도를 검출하고, 검출된 온도들을 기초로 제1 IP(111) 및 제2 IP(112) 각각의 온도를 조절할 수 있다.
클럭 신호 생성기(130)는 복수의 클럭 신호들을 생성하고, 제1 IP(111) 및 제2 IP(112) 각각에 적어도 하나의 클럭 신호를 제공할 수 있다. 예컨대, 클럭 신호 생성기(130)는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK)를 생성하고, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK)를 제1 IP(111) 및 제2 IP(112) 각각에 제공할 수 있다.
클럭 신호 생성기(130)는 온도 관리 컨트롤러(120)로부터 제공되는 주파수 제어 신호(CTR_F)를 기초로 제1 클럭 신호(CLK1)의 주파수, 즉 제1 구동 주파수(F1) 및 제2 클럭 신호(CLK2)의 주파수, 즉 제2 구동 주파수(F2)를 조정할 수 있다. 예컨대, 온도 관리 컨트롤러(120)는 제1 IP(111)의 온도가 정상 온도 초과라고 판단되면, 제1 IP(111)의 제1 구동 주파수(F1)를 감소시킬 것을 지시하는 주파수 제어 신호(CTR_F)를 클럭 신호 생성기(130)에 제공하고, 클럭 신호 생성기(130)는 주파수 제어 신호(CTR_F)에 응답하여, 제1 구동 주파수(F1)를 감소시키고, 주파수가 감소된 제1 클럭 신호(CLK1)를 제1 IP(111)에 제공할 수 있다.
전압 생성기(102)는 복수의 구동 전압을 생성하고, 제1 IP(111) 및 제2 IP(112) 각각에 적어도 하나의 구동 전압을 제공할 수 있다. 전압 생성기(102)는 제1 구동 전압(V1) 및 제2 구동 전압(V2)을 생성하고, 제1 구동 전압(V1) 및 제2 구동 전압(V2)을 제1 IP(111) 및 제2 IP(112) 각각에 제공할 수 있다.
전압 생성기(102)는 온도 관리 컨트롤러(120)로부터 제공되는 전압 제어 신호(CTR_V)를 기초로 제1 구동 전압(V1) 및 제2 구동 전압(V2)을 조정할 수 있다. 예컨대, 온도 관리 컨트롤러(120)는 제1 IP(111)의 온도가 정상 온도 초과라고 판단되면, 제1 IP(111)에 제공되는 제1 구동 전압(V1)의 전압 레벨을 감소시킬 것을 지시하는 전압 제어 신호(CTR_V)를 전압 생성기(102)에 제공하고, 전압 생성기(102)는 전압 제어 신호(CTR_V)에 응답하여, 제1 구동 전압(V1)의 전압 레벨을 감소시킬 수 있다.
실시예에 있어서, 전압 생성기(102)는 복수의 IP(110)를 포함하는 집적 회로(101)와는 별개로서, PMIC(Power Managemetn Integreted Circuit)로 구현될 수 있다. 전압 생성기(102)는 집적 회로(101)의 입력 단자를 통해, 구동 전압들, 예컨대 제1 구동 전압(V1) 및 제2 구동 전압(V2)을 복수의 IP(110)에 제공할 수 있다. 그러나, 이에 제한되는 것은 아니며, 실시예에 있어서, 전압 생성기(102)는 집적 회로(101) 내에 구비될 수도 있다.
전술한 바와 같이, 본 개시의 예시적 실시예에 따른 전자 시스템(100)의 집적 회로(101)는 온도 관리 컨트롤러(120)가 스켄 체인을 이용하여 복수의 IP(110) 각각의 온도를 검출하고, 검출된 온도를 기초로 복수의 IP(110) 각각의 온도를 조절할 수 있다.
집적 회로(101)의 복수의 IP(110)는 성능 향상을 위하여, 높은 구동 전압 및 높은 구동 주파수를 기초로 동작할 수 있다. 이에 따라서, 복수의 IP(110)에서 열이 발생할 수 있는데, 복수의 IP(110)의 온도가 반도체의 정상 동작 범위를 넘어서는 정션 한계 온도(Junction limit temperature)까지 상승할 경우, 집적 회로(101)에 결함(defect)이 발생하게 된고, 전자 시스템(100)이 오동작할 수 있다. 따라서, 복수의 IP(110)가 과열되는 것을 방지하기 위하여, 집적 회로(101)는 복수의 IP(110)의 온도를 검출하고, 검출된 온도를 기초로 복수의 IP(110)가 과열되지 않도록 온도를 조절하여야 한다.
한편, 온도 센서를 이용하여 복수의 IP(110)의 온도를 검출할 경우, 온도 센서는 복수의 IP(110)의 외부에 배치되므로, 복수의 IP(110) 내부의 온도를 측정할 수 없으며, 온도 센서가 배치될 공간이 요구되므로, 집적 회로(101)의 면적이 증가되고, 소비 전력이 증가될 수 있다.
그러나, 전술한 바와 같이, 본 개시의 실시예에 따른 집적 회로(101)는 복수의 IP(110) 각각에 구비되는 스캔 체인을 이용하여, 복수의 IP(110) 각각의 온도를 검출할 수 있으므로, 별도의 온도 센서가 필요하지 않은 바, 집적 회로(101)의 면적 및 소비 전력이 감소될 수 있다. 또한, 온도 관리 컨트롤러(120)가 실시간으로 복수의 IP(110) 각각에 대하여 검출된 온도를 기초로, 복수의 IP(110) 각각의 온도를 조절하는 바, 복수의 IP(110)이 적정 수준의 발열을 유지할 수 있으므로, 집적 회로(101) 및 전자 시스템(100)의 안정성이 향상될 수 있다.
도 4는 본 개시의 예시적 실시예에 따른 온도 관리 컨트롤러의 일 구현예를 나타내는 블록도이고, 도 5는 도 4의 패턴 비교기의 패턴 비교 방법을 예시적으로 설명하는 도면이다.
도 4를 참조하면, 온도 관리 컨트롤러(120)는 패턴 생성기(121), 패턴 비교기(122) 및 관리 모듈(123)을 포함할 수 있다.
패턴 생성기(121)는 복수의 비트들로 구성되는 데이터 패턴(이하 패턴이라고 함)을 포함하는 스캔 입력(SI) 및 스캔 인에이블 신호(SE)를 생성하고, 스캔 입력(SI) 및 스캔 인에이블 신호(SE)를 IP(예컨대 도 1의 제1 IP(111) 또는 제2 IP(112))의 스캔 체인에 전송할 수 있다.
패턴 생성기(121)는 IP가 동작 중 휴지상태일 때, IP의 회로 구성(즉 조합 회로(도 2의 210) 및 스캔 체인(220)의 회로 구성)에 적합한 패턴, 즉 스캔 입력(SI), 및 활성화된 스캔 인에이블 신호(SE)를 생성하고, 스캔 인에이블 신호(SE) 및 스캔 입력(SI)을 IP에 제공할 수 있다. 실시예에 있어서, 패턴 생성기(121)는 IP의 휴지 기간, 즉 IP가 휴지상태로 유지되는 기간을 예측하고, 예측된 휴지기간을 기초로 스캔 입력(SI)을 생성할 수 있다. 예컨대, 패턴 생성기(121)는 IP의 예측되는 휴지기간을 기초로, 스캔 입력(SI)의 패턴의 길이를 조정할 수 있다.
패턴 생성기(121)는 또한, 스캔 입력(SI)을 기초로 기준 출력(RO)(기준 출력 패턴)을 생성하고, 기준 출력(RO)을 패턴 비교기(122)에 제공할 수 있다. 기준 출력(RO)은 스캔 입력(SI)이 인가된 IP의 온도가 정상 온도일 경우, 예상되는 스캔 출력(SO)의 패턴으로서, 스캔 입력(SI)의 패턴 및 IP의 회로 구성을 기초로 생성될 수 있다.
패턴 비교기(122)는 IP의 스캔 체인으로부터 수신되는 스캔 출력(SO)을 수신하고, 스캔 출력(SO)을 기준 출력(RO)과 비교할 수 있다. 패턴 비교기(122)는 스캔 출력(SO)의 복수의 비트들 중 기준 출력(RO)의 복수의 비트들과 상이한 에러 비트가 발생하였는지 여부를 나타내는 비교 결과(RST)를 관리 모듈(123)에 제공할 수 있다.
도 5를 참조하면, IP(200)의 스캔 체인(SC)에 패턴 '0101_0011_0011'이 스캔 입력(SI)으로서 인가되고, 패턴 '0001_1100_0011'이 스캔 출력(SO)으로서 출력될 수 있다. 한편, 스캔 입력(SI)의 패턴 및 IP(200)의 회로 구성을 기초로 생성되는 기준 출력(RO)은 패턴 '0011_1100_0011'을 포함할 수 있다.
비교기(122)는 기준 출력(RO)과 스캔 출력(SO)을 비교할 수 있다. 즉, 비교기(122)는 스캔 출력(SO)의 패턴에 포함된 복수의 비트들을 기준 출력(RO)의 패턴에 포함된 복수의 비트들과 비교할 수 있다. 도시된 바와 같이, 기준 출력(RO)과 스캔 출력(SO)이 제1 내지 제12 비트(b0~b11)를 포함하고, 기준 출력(RO)과 스캔 출력(SO) 간에 제6 비트(b5)와 제10 비트(b9)의 데이터가 상이할 경우, 스캔 출력(SO)의 제6 비트(b5) 및 제10 비트(b9)가 에러 비트로서 검출될 수 있다. 비교 결과(RST)는 에러 비트 존재 여부 및/또는 에러 비율을 포함할 수 있다. 이때, 에러 비율은 전체 비트수에 대한 에러 비트의 개수의 비를 의미한다.
계속하여, 도 4를 참조하며, 관리 모듈(123)은 비교 결과(RST)를 기초로 IP의 구동 주파수를 제어하기 위한 주파수 제어 신호(CTR_F) 및 IP의 구동 전압을 제어하기 위한 전압 제어 신호(CTR_V)를 생성할 수 있다. 도 1을 참조하여 설명한 바와 같이, 주파수 제어 신호(CTR_F)는 클럭 신호 생성기(도 1의 130)에 제공되고, 전압 제어 신호(CTR_V)는 전압 생성기(102)에 제공될 수 있다.
관리 모듈(123)은 스캔 출력(SO)이 에러 비트를 포함하지 않을 경우, IP의 온도가 정상 온도라고 판단하고, 구동 전압 및 구동 주파수를 유지하도록 제어하는 전압 제어 신호(CTR_V) 및 주파수 제어 신호(CTR_F)를 생성할 수 있다. 또는 관리 모듈(123)은 구동 전압 및 구동 주파수 중 적어도 하나를 증가시키기 위한 전압 제어 신호(CTR_V) 및 주파수 제어 신호(CTR_F)를 생성할 수 있다.
관리 모듈(123)은 스캔 출력(SO)이 에러 비트를 포함할 경우, 구동 전압 및 구동 주파수 중 적어도 하나를 감소시키기 위한 전압 제어 신호(CTR_V) 및 주파수 제어 신호(CTR_F)를 생성할 수 있다. 실시예에 있어서, 관리 모듈(123)은 에러 비율이 소정의 기준 값 이하이면, 구동 주파수를 감소시키기위한 주파수 제어 신호(CTR_F)를 생성하고, 에러 비율이 소정의 기준 값을 초과하면, 구동 전압 및 구동 주파수를 감소시키기위한 전압 제어 신호(CTR_V) 및 주파수 제어 신호(CTR_F)를 생성할 수 있다.
실시예에 있어서, 관리 모듈(123)은 에러 비트 발생 여부, 또는 에러 비율을 기초로 구동 전압 및 구동 주파수를 조정하는 방법이 설정된 알고리즘(또는 관리 테이블) 등을 포함하고, 상기 알고리즘 및 비교 결과(RST)를 기초로 전압 제어 신호(CTR_V) 및 주파수 제어 신호(CTR_F)를 생성할 수 있다.
한편, 도 4에서는 설명의 편의를 위하여, 하나의 스캔 입력(SI), 스캔 인에이블 신호(SE), 스캔 출력(SO), 비교 결과(RST)가 도시되었으나, 도 1을 참조하여 설명한 바와 같이, 온도 관리 컨트롤러(120)는 복수의 IP(110) 각각에 대하여 개별적으로 제어할 수 있는 바, 복수의 스캔 입력(SI), 복수의 스캔 인에이블 신호(SE), 복수의 스캔 출력(SO) 및 복수의 비교 결과(RST)가 패턴 생성기(121), 패턴 비교기(122) 및 관리 모듈(123)에 송수신될 수 있으며, 패턴 생성기(121), 패턴 비교기(122) 및 관리 모듈(123) 각각은 복수의 IP(110)에 대하여 설정된 기능을 수행할 수 있다.
한편, 온도 관리 컨트롤러(120)는 하드웨어, 소프트웨어 또는 펌웨어, 또는 하드웨어와 소프트웨어의 조합으로 구현될 수 있다. 예를 들어서, 온도 관리 컨트롤러(120)는 설정된 기능들을 수행하는 하드웨어 로직으로 구현될 수 있다. 다른 예로서, 온도 관리 컨트롤러(120)는 설정된 기능을 실행하기 위한 온도 관리 프로그램 및 상기 온도 관리 프로그램을 실행하는 적어도 하나의 프로세서로서 구현될 수 있다. 온도 관리 프로그램은 전자 시스템(도 1의 100) 또는 집적 회로(도 1의 101)에 구비되는 메모리에 저장될 수 있으며, 집적 회로(101) 동작 시, 적어도 하나의 프로세서는 온도 관리 프로그램을 실행함으로써, 전술한 온도 관리 컨트롤러(120)의 기능들을 수행할 수 있다.
도 6a 및 도 6b는 본 개시의 예시적 실시예에 따른 구동 전압 및 구동 주파수 조정 방법을 예시적으로 설명하는 도면이다. 도 1 및 도 2를 참조하여 설명한 온도 관리 컨트롤러(120)가 구동 전압 및 구동 주파수의 변화량을 결정할 수 있다.
도 2 및 6a를 참조하면, 온도 관리 컨트롤러(120)의 관리 모듈(123)은 스캔 출력(SO)의 에러 비율(ER)을 기초로 구동 주파수 또는 구동 전압을 조정할 수 있다. 실시예에 있어서, 관리 모듈(123)은 에러 비율(ER)이 증가될수록 구동 주파수 또는 구동 전압의 감소량을 증가시킬 수 있다. 실시예에 있어서, 관리 모듈(123)은 에러 비율(ER)이 소정의 기준 값, 예컨대 10% 이하이면, 구동 주파수를 감소시키고, 구동 전압은 유지시킬 수 있으며, 에러 비율(ER)이 소정의 기준 값 초과, 예컨대 10% 보다 크면 구동 주파수 및 구동 전압을 감소시킬 수 있다.
도 2 및 도 6b를 참조하면, 온도 관리 컨트롤러(120)는 IP 또는 집적 회로(도 1의 101)에 대하여 설정된 동작 속도 특성(SPD) 및 에러 비율(ER)을 기초로 구동 주파수 또는 구동 전압을 조정할 수 있다.
집적 회로(101) 또는 IP는 제조 단계에서, 동작 속도 특성(SPD)이 결정될 수 있다. 예를 들어, 제조 단계에서 집적 회로(101) 또는 IP의 동작 속도가 테스트될 수 있으며, 테스트 결과를 기초로 집적 회로(101) 또는 IP에 대하여 동작 속도 특성(SPD)이 설정될 수 있다. 예를 들어, 동작 속도 특성(SPD)은 패스트(FF), 노멀 (NN) 및 슬로우(SS) 중 하나로 설정될 수 있다.
IP의 온도가 동일하더라도 IP가 패스트(FF) 특성을 포함할 경우 IP의 지연 시간(예컨대 도 3을 참조하여 설명한 데이터의 천이 지연 시간)은 노멀(NN) 또는 슬로우(SS)보다 적다. 따라서, 동일한 에러 비율이 발생할 경우라도, 패스트(FF) 특성을 포함하는 IP의 온도가 상대적으로 가장 높고, 슬로우(SS) 특성을 포함하는 IP의 온도가 상대적으로 가장 낮을 수 있다. 따라서, 온도 관리 컨트롤러(120)의 관리 모듈(123)은 동작 속도 특성(SPD)에 적응적으로 구동 전압 및 구동 주파수를 조정할 수 있다.
예를 들어, 도 6b를 참조하면, 관리 모듈(123)은 에러 비율이 5%이하일 경우, 동작 속도 특성(SPD)이 슬로우(SS) 이면 구동 주파수를 10% 감소시키고, 동작 속도 특성(SPD)이 노멀(NN) 이면 구동 주파수를 20% 감소시키고, 동작 속도 특성(SPD)이 패스트(FF) 이면 구동 주파수를 20% 감소시키고, 구동 전압을 10% 감소시킬 수 있다. 이에 따라서, 에러 비율이 동일할 경우, 패스트(FF) 특성을 가지는 IP의 온도 감소량이 슬로우(SS) 특성을 가지는 IP의 온도 감소량보다 클 수 있다.
이상에서, 도 6a 및 도 6b를 참조하여, 구동 전압 및 구동 주파수 조정 방법을 예시적으로 설명하였다. 그러나, 이에 제한되는 것은 아니며, 구동 전압 및 구동 주파수 조정 방법은 다양하게 설정될 수 있다.
도 7은 본 개시의 예시적 실시예에 따른 집적 회로의 동작 방법을 나타내는 흐름도이다. 도 7의 동작 방법은 집적 회로에 구비된 복수의 IP의 온도를 조절하는 방법을 나타내며 도 1 의 집적 회로(101)에서 수행될 수 있다. 따라서, 도 1 내지 도 6b를 참조하여 설명한 본 개시의 예시적 실시예에 따른 집적 회로의 구성 및 구성들의 동작에 대한 설명은 본 실시예에도 적용될 수 있다
도 7을 참조하면, 온도 관리 컨트롤러(120)가 복수의 IP 중 휴지 상태의 적어도 하나의 IP에 대하여 스캔 테스트를 수행할 수 있다(S110). 적어도 하나의 IP는 동작 중 휴지상태(idle)일 수 있다. 예컨대, 2개 이상의 IP가휴지 상태일 경우, 온도 관리 컨트롤러(120)는 2개 이상의 IP 각각에 대하여 설정되는 스캔 입력을 기초로 IP들 각각에 대하여 스캔 테스트를 수행할 수 있으며, 스캔 테스트 결과를 기초로 2개 이상의 IP 각각에 대하여 이 후의 단계가 수행될 수 있다.
도 1을 참조하여 설명한 바와 같이, 온도 관리 컨트롤러(120)는 IP에 포함된 스캔 체인에, 활성화된 스캔 인에이블 신호 및 스캔 입력을 제공하고, 스캔 체인으로부터 스캔 출력을 수신할 수 있다. 온도 관리 컨트롤러(120)는 스캔 출력의 데이터 패턴과 기준 출력의 데이터 패턴을 비교할 수 있다. 이때, 기준 출력은 스캔 입력 및 스캔 입력이 제공되는 IP의 회로 구조를 기초로 예측될 수 있으며, IP가 정상 온도일 때, 출력될 것으로 예측되는 스캔 출력의 예측 데이터 패턴일 수 있다. 비교 결과, 스캔 출력에 에러 비트가 포함된 경우, 온도 관리 컨트롤러(120)는 IP가 과열상태, IP의 온도가 정상 온도를 초과하였다고 판단할 수 있다.
온도 관리 컨트롤러(120)는 스캔 테스트 결과를 기초로 적어도 하나의 IP의 구동 주파수 및 구동 전압을 조정하기 위한 주파수 제어 신호 및 전압 제어 신호를 생성할 수 있다(S120). 온도 관리 컨트롤러(120)는 스캔 출력이 에러 비트를 포함하면, 구동 주파수 및/또는 구동 전압을 감소시키기 위한 주파수 제어 신호 및 전압 제어 신호를 생성할 수 있다. 실시예에 있어서, 온도 관리 컨트롤러(120)는 스캔 출력의 에러 비율을 기초로 구동 주파수만을 조정하거나 구동 전압만을 조정할 수도 있다. 예를 들어, 온도 관리 컨트롤러(120)는 구동 주파수를 감소시키기 위한 주파수 제어 신호 및 구동 전압을 유지하도록 하는 전압 제어 신호를 생성할 수 있다.
클럭 신호 생성기(130)는, 주파수 제어 신호를 기초로 적어도 하나의 IP에 제공되는 클럭 신호의 주파수를 조정할 수 있다(S130). 이에 따라, 적어도 하나의 IP의 구동 주파수가 조정될 수 있다. 클럭 신호 생성기(130)는 주파수 제어 신호를 기초로 적어도 하나의 IP에 제공되는 클럭 신호의 주파수를 증가 또는 감소시키거나 또는 이전과 같이 유지시킬 수 있다.
전압 생성기(140)는, 전압 제어 신호를 기초로 적어도 하나의 IP에 제공되는 구동 전압의 전압 레벨을 조정할 수 있다(S140). 이에 따라, 적어도 하나의 IP의 구동 전압, 즉 전압 레벨이 조정될 수 있다. 전압 생성기(140)는 전압 제어 신호를 기초로 구동 전압의 전압 레벨을 증가 또는 감소시키거나 또는 이전과 같이 유지시킬 수 있다. 실시예에 있어서, S140 단계는 S130 단계와 동시에 수행될 수 있다.
도 8은 본 개시의 예시적 실시예에 따른 집적 회로에 구비되는 IP의 온도를 조절 방법을 설명하는 타이밍도이다.
도 8을 참조하면, 가로축은 시간을 나타내고, 세로축은 IP 내부의 온도를 나타낸다. IP는 설정된 구동 전압 및 구동 주파수를 기초로 동작할 수 있다. 예컨대 IP는 수신되는 구동 전압 및 구동 주파수를 갖는 클럭 신호를 기초로 동작할 수 있다. IP가 동작함에 따라서, IP 내부에서 열이 발생하고, IP 내부의 온도가 증가될 수 있다.
한편, IP는 동작 과정에서 일시적으로 휴지상태(Idle)를 가질 수 있다. 예를 들어, IP가 통신 프로세서, 예컨대 모뎀일 경우, 통신 과정에서, 일시적으로 데이터가 수신되지 않는 구간(예컨대 DRX 구간(Discontinous Reception Perido))이 존재할 수 있다. 데이터가 수신되지 않는 구간에 IP는 휴지상태일 수 있다. IP에 대하여 스캔 테스트가 수행되고, 스캔 테스트 결과를 기초로 IP의 구동 전압 및 구동 주파수가 조정됨으로써, IP의 온도가 조정될 수 있다.
예를 들어, 온도 관리 모듈(도 1의 120)은 휴지구간에, IP의 스캔 체인에 스캔 입력을 쉬프트-인(SIN) 시키고, 이후, 스캔 체인으로부터 쉬프트-아웃된(SOUT) 스캔 출력을 수신할 수 있다. 이후, 온도 관리 모듈(도 1의 120)은 스캔 출력을 기초로 IP의 온도를 조정할 수 있다(TM). 온도 관리 컨트롤러(120)는 스캔 출력을 기준 출력과 비교함으로써, 스캔 출력이 에러비트를 포함하는지 여부를 판단할 수 있다. 온도 관리 컨트롤러(120)는 스캔 출력이 에러 비트를 포함하는 지 여부 및 에러 비트의 비율, 즉 에러 비율을 기초로 IP의 구동 주파수 및 구동 전압을 조정함으로써, IP의 온도를 조절할 수 있다.
도 8에서, 제1 휴지기(IDLE1)에 IP의 온도는 정상 온도이므로, 스캔 출력은 에러비트를 포함하지 않을 수 있다. 온도 관리 컨트롤러(120)는 IP의 구동 주파수 및 구동 전압을 이전과 동일하게 유지시킬 수 있다. 제2 휴지기(IDL2)에 IP의 온도는 정상 온도를 초과하고, IP는 과열 상태이다. 스캔 출력은 에러 비트를 포함할 수 있다. 온도 관리 컨트롤러(120)은 IP의 구동 주파수 및 구동 전압 중 적어도 하나를 감소시킬 수 있다. 이에 따라서, 이후, IP의 온도는 정션 한계 온도까지 증가하지 않고, 감소될 수 있다. 이후의 휴지기, 예컨대 제3 내지 제5 휴지기(IDLE3~IDLE5)에 IP의 온도 조절을 위하여 구동 전압 및 구동 주파수 중 적어도 하나가 감소, 유지 또는 증가될 수 있다. 실시예에 있어서, 미리 설정된 개수에 해당하는 연속한 복수의 휴지기에 검출된 IP의 온도가 정상 온도일 경우, 온도 관리 컨트롤러(120)은 IP가 저열 상태라고 판단하고, 구동 전압 및 구동 주파수 중 적어도 하나를 증가시킬 수 있다.
도 9는 본 개시의 실시예에 따른 집적 회로를 포함하는 전자 시스템을 개략적으로 나타내는 블록도이다.
도 9를 참조하면, 전자 시스템(100a)은 집적 회로(101a) 및 전압 생성기(102a)를 구비할 수 있으며, 집적 회로(101a)는, 복수의 IP(intellectual properties) (110a), 온도 관리 컨트롤러(120a), 및 클럭 신호 생성기(140a)를 포함할 수 있다. 도 9의 전자 시스템(100a)의 구성 및 동작은 도 1의 전자 시스템(100)의 구성 및 동작과 유사하다. 따라서, 도 1과의 차이점을 설명하기로 한다.
본 실시예에서, 복수의 IP(110a) 중 적어도 하나의 IP, 예컨대 제2 IP(112a)는 복수의 코어(11, 12)를 포함할 수 있으며, 복수의 코어(11, 12)는 구동 전압 및 구동 주파수가 개별적으로 제어될 수 있다. 예컨대, 제1 코어(11)는 제2 구동 주파수(F2) 및 제2 구동 전압(V2)을 기초로 동작하고, 제2 코어(12)는 제3 구동 주파수(F3) 및 제3 구동 전압(V3)을 기초로 동작할 수 있다. 즉, 복수의 코어(11, 12) 각각은 서로 다른 전력 도메인에 포함될 수 있다.
복수의 코어(11, 12) 각각은 스캔 체인을 포함할 수 있다. 예컨대, 제1 코어(11)는 제2 스캔 체인(SC2)을 포함하고 제2 코어(12)는 제3 스캔 체인(SC3)을 포함할 수 있다. 이에 따라서, 복수의 코어(11, 12) 각각에 대하여 스캔 테스트가 수행될 수 있다.
온도 관리 모듈(120a)은 제1 코어(11) 및 제2 코어(12) 중 휴지상태의 코어에 대하여 스캔 테스트를 수행하고, 스캔 테스트 결과를 기초로 온도를 조절할 수 있다. 예컨대, 제2 IP(I12a)의 제1 코어(11) 및 제2 코어(12) 중 제1 코어(11)가 휴지상태일 경우, 온도 관리 모듈(120a)은 제1 코어(11)에 대하여 스캔 테스트를 수행하고, 스캔 테스트 결과를 기초로 제1 코어(11)의 온도를 조절하기 위하여, 제1 코어(11)의 구동 전압 및 구동 주파수, 즉 제2 구동 전압(V2) 및 제2 구동 주파수(F2)를 조정할 수 있다.
이와 같이, 본 개시의 실시예에 따른 전자 시스템(100a)에서는, 복수의 IP 뿐만 아니라 IP에 포함된 복수의 코어 각각에 대하여 스캔 테스트가 수행될 수 있으며, 스캔 테스트에 따라 검출되는 온도를 기초로 복수의 IP 및 복수의 코어 각각의 온도가 조절될 수 있다. 따라서, 집적 회로(101a)의 온도 조절이 코어 레벨에서 보다 정밀하게(fine)하게 수행될 수 있다.
도 10은 본 개시의 예시적 실시예에 전자 시스템을 개략적으로 나타내는 블록도이다.
도 10을 참조하면 전자 시스템(300)은 집적 회로(301), PMIC(302), 메모리(303) 및 RF 칩(304)을 포함할 수 있다. 전자 시스템(300)은 이외에도 다양한 구성들을 더 포함할 수 있다. 예를 들어 전자 시스템(300)이 휴대용 단말기인 경우, 전자 시스템(300)은 이미지 센서, 안테나, 트랜시버, 마이크, 스피커, 터치 입력부, 다양한 종류의 센서 등을 더 포함할 수 있다. 집적 회로(301)는 복수의 IP(311~315), 온도 관리 컨트롤러(320) 및 클럭 신호 생성기(330)를 포함할 수 있다. 집적 회로(301)는 시스템 온 칩일 수 있다. 도 1 및 도 9를 참조하여 설명한 집적 회로(101) 또는 집적 회로(101a)가 도 10의 집적 회로(301)로서 적용될 수 있다.
복수의 IP(311~315)는 예컨대, CPU(311), GPU(312), NPU(313) 등과 같은 데이터 프로세서, 메모리 인터페이스(314), 및 모뎀(315), 즉 통신 프로세서를 포함할 수 있다.
CPU(311)는 집적 회로(301) 및 전자 시스템(300)의 동작을 전반적으로 제어할 수 있다. 실시예에 있어서, CPU(311)는 멀티-코어로 구현될 수 있다. 멀티-코어는 두 개 또는 그 이상의 독립적인 코어들(cores)을 갖는 하나의 컴퓨팅 컴포넌트(computing component)이다.
GPU(312)는 그래픽 처리와 관련된 동작들을 수행할 수 있으며, NPU(313)는 뉴럴 네트워크와 관련된 동작들을 수행할 수 있다. 예컨대 NPU(313)은 뉴럴 네트워크 기반의 연산들을 처리하는 가속기를 포함할 수 있다.
메모리 인터페이스(314)는 메모리(303)의 동작을 전반적으로 제어하며, 집적 회로(301)의 각 구성 요소와 메모리(303)의 데이터 교환을 제어할 수 있다. 메모리 인터페이스(314)는 CPU(311)의 요청에 따라 메모리(303)에 데이터를 쓰거나 메모리(303)로부터 데이터를 독출할 수 있다.
모뎀(315)은 무선 통신을 위하여, 전송하고자 하는 데이터를 무선 환경에 적합하게 변조하고, 수신되는 데이터를 복구할 수 있다. 모뎀(315)은 RF 칩(304)으로부터 수신되는 데이터를 복조하고, RF 칩(304)로 제공되는 데이터를 변조할 수 있다.
RF칩(304)은 안테나(미도시)를 통해 수신된 고주파수(high frequency) 신호를 저주파수(low frequency) 신호로 변환하고, 변환된 저주파수 신호를 모뎀(305)에 전송할 수 있다. 또한, RF칩(304)은 모뎀(305)으로부터 수신된 저주파수 신호를 고주파수 신호로 변환하고, 변환된 고주파 신호를 안테나를 통해 전자 시스템(300)의 외부로 전송할 수 있다. 또한 RF칩(304)은 신호를 증폭하거나 필터링할 수 있다.
복수의 IP(311~315) 각각은 스캔 체인을 포함할 수 있다. 또한 복수의 IP(311~315) 중 적어도 하나의 IP, 예컨대 CPU(311)은 복수의 코어를 포함할 수 있으며, 복수의 코어 각각이 스캔 체인을 포함할 수 있다.
온도 관리 컨트롤러(320)는 도 1 내지 9를 참조하여 설명한 바와 같이, 복수의 IP(311~315) 각각에 대하여 또는 복수의 코어 각각에 대하여 구비된 스캔 체인을 이용하여 스캔 테스트를 수행하고, 스캔 테스트 결과를 기초로 온도를 검출하고, 검출된 온도를 기초로 복수의 IP(311~315) 각각 또는 복수의 코어 각각의 온도를 조절할 수 있다. 온도 관리 컨트롤러(320)는 구동 전압 및 구동 주파수를 조정하기 위한 전압 제어 신호(CTR_V) 및 주파수 제어 신호(CTR_F)를 생성하고, 주파수 제어 신호(CTR_F)를 클럭 신호 생성기(330)에 제공하고, 전압 제어 신호(CTR_V)를 PMIC(302)에 제공할 수 있다.
클럭 신호 생성기(330)는 복수의 클럭 신호를 생성하고, 복수의 클럭 신호를 복수의 IP(311~315) 및 복수의 코어 각각에 제공할 수 있다. 클럭 신호 생성기(330)는 주파수 제어 신호(CTR_F) 기초로 클럭 신호의 주파수를 조정할 수 있다.
PMIC(302)는 복수의 구동 전압을 생성하고, 복수의 구동 전압을 복수의 IP(311~315) 및 복수의 코어 각각에 제공할 수 있다. PMIC(302)는 전압 제어 신호(CTR_V) 기초로 구동 전압의 전압 레벨을 조정할 수 있다.
본 실시예에 따른 전자 시스템(300)은 스캔 체인을 이용하여 복수의 IP(311~315) 각각 또는 복수의 코어 각각의 온도를 검출하고, 검출된 온도를 기초로 복수의 IP(311~315) 각각 또는 복수의 코어 각각의 온도를 조정할 수 있다. 온도 검출을 위한 별도의 온도 센서가 요구되지 않는 바, 집적 회로(301)의 면적이 감소될 수 있고, 소비 전력이 감소될 수 있다. 또한, 복수의 IP(311~315) 각각 또는 복수의 코어 각각에 대하여 온도를 검출하고 온도를 조정할 수 있는 바, 집적 회로(301)의 온도 조절이 정밀하게 수행될 수 있다.
이상, 도면들을 참조하여, 본 개시의 다양한 실시예를 설명하였다. 한편, 본 개시의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 개시의 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형될 수 있다. 그러므로 본 개시의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허 청구범위뿐만 아니라 이 개시의 특허청구범위와 균등한 것들에 의해 정해질 수 있다.
100, 100a, 300: 전자 시스템
101, 101a, 301: 집적 회로
120, 120a, 320: 온도 관리 모듈
130, 130a, 330: 클럭 신호 생성기 102, 102a: 전압 생성기

Claims (10)

  1. 집적 회로에 있어서,
    각각이 적어도 하나의 스캔 체인을 포함하는 복수의 IP (Intellectual Propertie) 블록;
    상기 복수의 IP 블록 중 제1 IP 블록의 상기 적어도 하나의 스캔 체인에 복수의 비트를 포함하는 입력 패턴을 제공하고, 상기 입력 패턴에 응답하여 상기 적어도 하나의 스캔 체인으로부터 출력되는 출력 패턴을 기초로 상기 제1 IP 블록의 온도를 검출하고, 검출된 온도에 기초하여 상기 제1 IP 블록의 구동 주파수 및 구동 전압 중 적어도 하나를 조절하는 온도 관리 컨트롤러를 포함하는 집적 회로.
  2. 제1 항에 있어서,
    상기 제1 IP 블록은 제1 스캔 체인을 포함하는 제1 코어, 및 제2 스캔 체인을 포함하는 제2 코어를 포함하고,
    상기 온도 관리 컨트롤러는, 상기 제1 스캔 체인으로부터 출력되는 제1 출력 패턴을 기초로 상기 제1 코어의 제1 구동 주파수 및 제1 구동 전압 중 적어도 하나를 조절하고, 상기 제2 스캔 체인으로부터 출력되는 제2 출력 패턴을 기초로 상기 제2 코어의 제2 구동 주파수 및 제2 구동 전압 중 적어도 하나를 조절하는 것을 특징으로 하는 집적 회로.
  3. 제2 항에 있어서, 상기 온도 관리 컨트롤러는,
    상기 제1 코어가 동작 중 휴지 상태일 때, 상기 제1 스캔 체인에 인에이블 신호 및 제1 입력 패턴을 제공하여, 상기 제1 입력 패턴에 따른 상기 제1 출력 패턴을 수신하고,
    상기 제2 코어가 동작 중 휴지 상태일 때, 상기 제2 스캔 체인에 인에이블 신호 및 제2 입력 패턴을 제공하여, 상기 제2 입력 패턴에 따른 상기 제2 출력 패턴을 수신하는 것을 특징으로 하는 집적 회로.
  4. 제1 항에 있어서, 상기 온도 관리 컨트롤러는,
    상기 입력 패턴을 기초로 예측되는 기준 출력 패턴의 복수의 비트들을 상기 적어도 하나의 스캔 체인으로부터 수신되는 상기 출력 패턴의 복수의 비트들 중 대응되는 비트와 비교하고, 데이터가 상이한 적어도 하나의 에러 비트가 발생하면 상기 제1 IP 블록이 과열 상태라고 판단하고, 상기 제1 IP 블록의 상기 구동 주파수를 및 상기 구동 전압 중 적어도 하나를 감소시키는 것을 특징으로 하는 집적 회로.
  5. 제4 항에 있어서, 상기 온도 관리 컨트롤러는,
    상기 복수의 비트들의 개수에 대한 에러 비트들 개수의 비율을 나타내는 에러 비율(error ratio)을 기초로 상기 구동 주파수의 감소량 및 상기 구동 전압의 감소량 중 적어도 하나를 결정하는 것을 특징으로 하는 집적 회로.
  6. 제5 항에 있어서, 상기 온도 관리 컨트롤러는,
    상기 에러 비율이 제1 값 이하이면, 상기 구동 주파수를 감소시키고,
    상기 에러 비율이 상기 제1 값보다 크면, 상기 구동 전압 및 상기 구동 주파수를 감소시키는 것을 특징으로 하는 집적 회로.
  7. 제5 항에 있어서, 상기 온도 관리 컨트롤러는,
    상기 제1 IP 블록의 동작 속도 특성 및 상기 에러 비율을 기초로 상기 구동 주파수의 변화량 및 상기 구동 전압의 변화량 중 적어도 하나를 결정하는 것을 특징으로 하는 집적 회로.
  8. 제1 항에 있어서,
    상기 복수의 IP 각각에 클럭 신호를 제공하고, 상기 온도 관리 컨트롤러로부터 수신되는 상기 제1 IP 블록에 대한 주파수 제어 신호에 응답하여, 상기 제1 IP 블록에 제공되는 제1 클럭 신호의 주파수를 조절하는 클럭 신호 생성기를 더 포함하는 집적 회로.
  9. 제1 항에 있어서,
    상기 복수의 IP 각각에 구동 전압을 제공하고, 상기 온도 관리 컨트롤러로부터 수신되는 상기 제1 IP 블록에 대한 전압 제어 신호에 응답하여, 상기 제1 IP 블록에 제공되는 제1 구동 전압의 전압 레벨을 조절하는 전압 생성기를 더 포함하는 집적 회로.
  10. 제1 항에 있어서, 상기 제1 IP는 통신 프로세서를 포함하는 것을 특징으로 하는 집적 회로.
KR1020190001310A 2019-01-04 2019-01-04 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법 KR20200085145A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190001310A KR20200085145A (ko) 2019-01-04 2019-01-04 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법
US16/555,357 US10990473B2 (en) 2019-01-04 2019-08-29 Systems on chips, integrated circuits, and operating methods of the integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001310A KR20200085145A (ko) 2019-01-04 2019-01-04 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200085145A true KR20200085145A (ko) 2020-07-14

Family

ID=71404274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001310A KR20200085145A (ko) 2019-01-04 2019-01-04 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법

Country Status (2)

Country Link
US (1) US10990473B2 (ko)
KR (1) KR20200085145A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043464A1 (ko) * 2022-08-24 2024-02-29 삼성전자주식회사 프로세서에 포함된 각각의 회로들의 주파수들을 조절하기 위한 전자 장치, 방법, 및 컴퓨터 판독 가능 저장 매체

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230290426A1 (en) * 2022-03-11 2023-09-14 Micron Technology, Inc. Scan-based voltage frequency scaling
US20240094793A1 (en) * 2022-06-23 2024-03-21 Nvidia Corporation Techniques to modify processor performance

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06109804A (ja) 1992-09-29 1994-04-22 Kawasaki Steel Corp 温度上昇検出回路
US6996491B2 (en) * 2002-02-19 2006-02-07 Sun Microsystems, Inc. Method and system for monitoring and profiling an integrated circuit die temperature
US6934652B2 (en) * 2003-11-10 2005-08-23 Sun Microsystems, Inc. On-chip temperature measurement technique
JP2005340486A (ja) 2004-05-27 2005-12-08 Fujitsu Ltd 温度適応回路、回路の昇温方法及び回路の昇温プログラム
US7170310B2 (en) * 2004-09-08 2007-01-30 International Business Machines Corporation System and method using locally heated island for integrated circuit testing
KR100689711B1 (ko) 2005-08-12 2007-03-08 삼성전자주식회사 온도 센싱 회로 및 그에 따른 온도 센싱 방법
US7853846B2 (en) 2007-10-31 2010-12-14 Verigy (Singapore) Pte. Ltd. Locating hold time violations in scan chains by generating patterns on ATE
US9081063B2 (en) * 2010-11-22 2015-07-14 Texas Instruments Incorporated On-chip IR drop detectors for functional and test mode scenarios, circuits, processes and systems
US8405419B1 (en) * 2011-09-15 2013-03-26 International Business Machines Corporation Digital test system and method for value based data
US9069989B2 (en) * 2012-01-27 2015-06-30 International Business Machines Corporation Chip authentication using scan chains
US9003244B2 (en) * 2013-07-31 2015-04-07 International Business Machines Corporation Dynamic built-in self-test system
US9400308B2 (en) 2014-07-03 2016-07-26 Qualcomm Incorporated Multi-domain heterogeneous process-voltage-temperature tracking for integrated circuit power reduction
JP2018017544A (ja) 2016-07-26 2018-02-01 富士通株式会社 温度検出回路および温度検出方法
US10067189B1 (en) 2017-03-20 2018-09-04 Xilinx, Inc. Input/output path testing and characterization using scan chains

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043464A1 (ko) * 2022-08-24 2024-02-29 삼성전자주식회사 프로세서에 포함된 각각의 회로들의 주파수들을 조절하기 위한 전자 장치, 방법, 및 컴퓨터 판독 가능 저장 매체

Also Published As

Publication number Publication date
US20200218604A1 (en) 2020-07-09
US10990473B2 (en) 2021-04-27

Similar Documents

Publication Publication Date Title
KR102438702B1 (ko) 멀티 전원 도메인을 갖는 집적 회로의 임베디드 코어 기반 디지털 시스템의 테스트 모드 분리 및 파워 감소 방법
KR102328014B1 (ko) 싱글 와이어 인터페이스를 포함하는 장치와 이를 포함하는 데이터 처리 시스템
US10075153B2 (en) Low-power clock-gated synchronizer, a data processing system that incorporates the same and a synchronization method
US8125246B2 (en) Method and apparatus for late timing transition detection
KR102226876B1 (ko) 통합 클록 게이팅 로직을 포함하는 저전력 토글 래치 기반 플립플랍 회로
US20130305078A1 (en) System on chip (soc), method of operating the soc, and system having the soc
KR20200085145A (ko) 시스템 온 칩, 집적 회로 및 집적 회로의 동작 방법
US20190213164A1 (en) Mobile device and interfacing method thereof
TWI648953B (zh) 正反器與半導體電路
US20140189453A1 (en) High density low power scan flip-flop
US8659336B2 (en) Apparatus and method for synchronising signals
US6407595B1 (en) Digital clock throttling means
KR20160017479A (ko) 클럭 스위치 장치 및 이를 포함하는 시스템-온-칩
US9837995B2 (en) Clock gating using a delay circuit
US20220345117A1 (en) Hybrid Pulse/Two-Stage Data Latch
US9317639B1 (en) System for reducing power consumption of integrated circuit
TW201619751A (zh) 用於使用硬體電源管理單元來調整時鐘信號之應用處理器及包括該應用處理器之裝置
US20140281652A1 (en) Data synchronization across asynchronous boundaries using selectable synchronizers to minimize latency
US8988139B2 (en) Self-selected variable power integrated circuit
US11177805B1 (en) Reducing glitch power in digital circuits
US10331592B2 (en) Communication apparatus with direct control and associated methods
US9882564B1 (en) In line critical path delay measurement for accurate timing indication for a first fail mechanism
EP3843268A1 (en) High performance fast mux-d scan flip-flop
KR102012904B1 (ko) 반도체 집적회로와 그 동작 방법
US9292295B2 (en) Voltage droop reduction by delayed back-propagation of pipeline ready signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal