CN116420185A - 在多路复用器处的无故障gpu切换 - Google Patents
在多路复用器处的无故障gpu切换 Download PDFInfo
- Publication number
- CN116420185A CN116420185A CN202180064986.7A CN202180064986A CN116420185A CN 116420185 A CN116420185 A CN 116420185A CN 202180064986 A CN202180064986 A CN 202180064986A CN 116420185 A CN116420185 A CN 116420185A
- Authority
- CN
- China
- Prior art keywords
- gpu
- frame
- pixel data
- display panel
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/363—Graphics controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2370/00—Aspects of data communication
- G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Graphics (AREA)
- Controls And Circuits For Display Device (AREA)
- Power Sources (AREA)
Abstract
当在多路复用器(MUX)处在多个图形处理单元(GPU)[130、135]之间切换时,渲染设备[105]发信号通知显示设备[170]捕获并重放当前帧以保持静态图像。当MUX切换正在进行时重放该当前帧使用户体验顺畅,从而觉察不到屏幕消隐或伪影。
Description
背景技术
典型的处理系统采用图形处理单元(GPU)来生成用于在显示面板处显示的图像。基于从中央处理单元(CPU)或其它处理单元接收的信息,GPU生成一系列帧,并且针对显示器(例如,计算机监视器)渲染该系列帧。一些GPU相比其它GPU能够具有更高性能,并且可以在短时间段内渲染更高强度图形。然而,此类高性能GPU相比较低性能GPU消耗更多功率,该较低性能GPU对于在具有较低强度图形的场景期间节省功率是有用的。为了利用高性能GPU的图形能力和较低性能GPU的功率节省,一些处理系统采用具有不同性能和功率节省特性的多个GPU。
附图说明
通过参考附图,本公开可以被更好地理解,并且其许多特征和优点对于本领域技术人员是显而易见的。在不同附图中使用相同的附图标记表示类似或相同的项目。
图1是根据一些实施方案的当显示面板正使用面板重放协议时采用多路复用器以在多个图形处理单元(GPU)之间进行切换的处理器的框图。
图2是根据一些实施方案的用于确定选择哪个GPU来向显示面板输出像素数据的帧的图1的处理器的控制逻辑部件的框图。
图3示出了根据一些实施方案的在多路复用器处切换GPU时在GPU控制逻辑部件、活动的GPU与针对面板重放协议的显示面板之间的消息流。
图4是根据一些实施方案的在处理器与显示面板之间的用于当在多路复用器处切换GPU时发信号通知针对面板重放协议的显示面板的连接的框图。
图5是示出根据一些实施方案的用于当在多路复用器处切换向显示面板输出像素数据的帧的GPU时使用面板重放协议的方法的流程图。
具体实施方式
在一些多GPU配置中,较低性能GPU永久性地连接到显示面板,并且具有高图形强度的内容由高性能GPU渲染,然后被复制或流式传输到较低性能GPU,以向显示面板输出。然而,与将渲染的内容复制或流式传输到较低性能GPU相关联的开销影响性能并且导致可能不利地影响用户体验的较低帧速率。
图1至图5示出用于在多路复用器(MUX)处在多个图形处理单元(GPU)之间切换时针对显示设备使用面板重放协议(PRP)的技术。在MUX处的GPU之间的切换节省了与多GPU配置相关联的开销,在多GPU配置中,较低性能GPU永久性地连接到显示设备,并且由高性能GPU渲染的内容被复制或流式传输到较低性能GPU,以向显示设备输出。然而,在MUX处的GPU之间的切换花费时间,在此期间显示设备可以消隐或显示可由用户观察到的伪影。使用面板重放协议(其中显示面板捕获并重放最近显示的帧,以保持最近显示的帧的静态图像,同时MUX切换在进行中)使用户体验顺畅,从而觉察不到屏幕消隐或伪影,并且能够在GPU之间进行低延迟单帧切换。此外,在GPU切换的时间期间,活动的GPU使用高级链路电源管理(ALPM)来将GPU与显示设备之间的链路节电,因此节省功率并且提高效率。
图1示出了根据一些实施方案的包括渲染设备105的处理系统100,该渲染设备采用MUX 140来在低功率GPU 130与高性能GPU 135之间切换,同时与显示设备170执行面板重放协议。处理系统100通常被配置为执行指令集(例如,计算机程序),例如,应用程序115,以执行电子设备的指定任务。此类任务的示例包括控制电子设备的操作的各方面、向用户显示信息以提供指定的用户体验、与其他电子设备通信,等等。因此,在不同的实施方案中,处理系统100用于多种类型的电子设备中的一种,诸如台式计算机、膝上型计算机、服务器、游戏控制台、平板电脑、智能电话,等等。在一些实施方案中,渲染设备105包括面板VDD 150和背光电源155。面板VDD 150被配置为对显示设备170的面板逻辑部件供电,并且背光电源155被配置为对显示设备170的背光供电。
为了支持指令集的执行,渲染设备105包括多个处理器内核,诸如中央处理单元(CPU)110。在一些实施方案中,每个处理器内核包括一个或多个指令流水线,以获取指令、将指令解码成对应的操作、将操作调度给一个或多个执行单元、执行操作、以及退出操作。在执行指令的过程中,CPU 110生成图形操作和与信息的视觉显示相关联的其他操作。基于这些操作,CPU 110向多个图形处理单元(GPU)(在图1中被示为低功率GPU 130和高性能GPU135)提供命令和数据。尽管在图1中示出了两个GPU,但是在一些实施方案中,渲染设备105包括多于两个GPU。
GPU 130、135通常被配置为从多个处理器内核接收与图形和其他显示操作相关联的命令和数据。基于接收到的命令,GPU 130、135执行操作,以生成用于显示的帧。操作的示例包括向量操作、绘图操作等。低功率GPU 130在一些实施方案中被实现为加速处理单元(APU),并且被配置为在渲染具有低图形强度的帧时节省功率。另一方面,高性能GPU 135被配置为渲染具有高图形强度的帧(例如,在视频游戏中),并且消耗比低功率GPU 130多的功率。在一些实施方案中,高性能GPU 135能够以比低功率GPU 130更高的帧速率渲染帧。低功率GPU 130及高性能GPU 135连接到多路复用器(MUX)140,该多路复用器在低功率GPU 130与高性能GPU 135之间切换,以向显示设备170输出视频的帧,使得低功率GPU 130及高性能GPU 135中的仅一者(本文中称为活动的GPU)一次输出渲染的帧。
控制逻辑部件120通常被配置为基于来自应用程序115的输入和从CPU 110接收的命令以及从电力监视器125接收的输入来确定低功率GPU 130和高性能GPU 135中的哪一者将渲染每个帧。例如,如果控制逻辑部件120基于来自应用程序115的输入和从CPU 110接收的命令确定涉及图形密集帧的视频游戏已经启动,则控制逻辑部件120确定高性能GPU 135应当渲染这些帧。如果低功率GPU 130在启动视频游戏之前已经是活动的GPU,则控制逻辑部件120确定将在MUX 140处发生低功率GPU 130与高性能GPU 135之间的切换。控制逻辑部件120被进一步配置为当GPU 130、135之间的切换将要发生时发信号通知显示设备170。
相反,如果控制逻辑部件120从电力监视器125接收到对电池电力低于阈值的指示,则控制逻辑部件120确定低功率GPU 130应当渲染帧,以便增加电池寿命。如果高性能GPU 135在对低电池电力的指示之前已经是初始活动的GPU,则控制逻辑部件120确定将在MUX 140处发生从高性能GPU 135到低功率GPU 130的切换。控制逻辑部件120和电力监视器125被实现为硬编码或可编程逻辑、执行软件/固件指令的一个或多个处理器、或它们的任何组合。
从活动的GPU输出的每个渲染帧在帧缓冲器或渲染设备105的其它存储部件(未示出)中缓冲。活动的GPU接着操作,以经由互连器160逐行地将表示缓冲帧的像素数据连同相关联的元数据一起传输到显示设备170。
显示设备170是通常被配置为基于由GPU 130、135生成的帧在面板处可视地显示图像的显示设备。因此,在不同的实施方案中,显示设备170是液晶显示器(LCD)设备、有机发光二极管(OLED)设备等等。如本领域的技术人员将了解,显示设备170通常被配置为通过使用从活动的GPU接收的像素数据刷新显示设备170来周期性地显示由活动的GPU生成的最近帧。显示设备170包括帧缓冲器(未示出),并且能够执行面板重放协议(PRP)。
为了执行面板重放协议,显示设备170从活动的GPU捕获当前帧并将该帧存储在帧缓冲器中。在PRP期间,活动的GPU中断向显示设备170提供帧,并且显示设备170通过以周期性间隔从显示设备170帧缓冲器读取所捕获的帧并且提供所捕获的帧以在显示设备170的面板处显示而自刷新。响应于活动的GPU使用PRP发送具有实时帧指示的帧,显示设备170从活动的GPU切换回到实时帧传输。
为了促进在MUX 140处的低功率GPU 130与高性能GPU 135之间的无故障信号切换而无消隐或伪影,控制逻辑部件120发信号通知显示设备170在其帧缓冲器处捕获当前视频帧,并且响应于控制逻辑部件120确定GPU 130、135之间的切换将在MUX 140处发生而重放所捕获的帧。响应于接收到捕获帧信号,显示设备170开始在帧缓冲器处捕获当前帧。一旦完成捕获,控制逻辑部件120就发送重放帧信号,以发信号通知显示设备170通过使用所捕获的帧连续地刷新面板来保持静态图像。当显示设备170使用所捕获的帧刷新面板时,控制逻辑部件120禁用来自活动的GPU的输出,停止经由互连器160将数据传输到显示设备170,并且发起从活动的GPU 130、135到另一GPU 130、135的切换。例如,如果低功率GPU 130是渲染当前帧的初始活动的GPU,并且控制逻辑部件120基于下一帧的图形强度确定需要切换为高性能GPU 135,则一旦显示设备170已经开始用所捕获的帧进行自刷新并且在MUX 140处切换为高性能GPU 135,控制逻辑部件120便禁用来自低功率GPU 130的输出。
在MUX 140处的切换完成之后,控制逻辑部件120对高性能GPU 135加电。一旦启用高性能GPU 135输出,控制逻辑部件120编程高性能GPU 135,以将实时帧信号发送到显示设备170,以显示由高性能GPU 135传输的新帧。响应于接收到实时帧信号,显示设备170重新同步到高性能GPU 135输出。
在一些实施方案中,GPU 130、135采用伪定时同步机制,诸如读取系统时间(未示出),以确保从重放所捕获的帧到显示从新活动的GPU 130、135输出的实时帧的切换无缝地发生。例如,当在切换期间禁用来自低功率GPU 130的输出时,显示设备170使用显示设备170的内部定时来重放所捕获的帧。当高性能GPU 135发送实时帧信号时,高性能GPU 135使用伪定时同步机制来知道何时开始输出实时帧。结果,高性能GPU 135与显示设备170输出的定时同步地输出实时帧。如本文所用,“同步的”和“同步地”是指两个或更多个设备的显示循环中的特定点在指定时间量(误差容限)内的相对对准。
对于高性能GPU 135是最初活动的GPU并且需要切换为低功率GPU 130的场景,例如,因为电池运行得较低,所以控制逻辑部件120禁用高性能GPU 135输出,同时显示设备170用所捕获的帧自刷新并且切换为低功率GPU 130。一旦启用低功率GPU 130输出,低功率GPU 130便将具有实时帧指示的新帧传输到显示设备170,并且显示设备170重新同步到低功率GPU 130输出。因此,对于低功率GPU 130和高性能GPU 135在MUX 140处切换的时间段,显示设备170保持最初活动的GPU最后输出的所捕获的帧的静态图像,从而引起无故障且无伪影的用户体验。
面板VDD 150继续向显示设备170的面板逻辑部件供应电力,并且背光电源155继续供应电力,以在MUX 140处的GPU 130、135之间的切换期间保持显示设备170的背光照亮。在一些实施方案中,独立于MUX 140将面板VDD 150和背光电源155提供给显示设备170。以此方式,从面板VDD 150供应到显示设备170的电力和背光电源155在MUX 140处的GPU切换期间保持不受影响。
图2是根据一些实施方案的图1的处理系统100的部分200的框图,示出了用于确定选择哪个GPU来向显示设备170输出像素数据的帧的渲染设备105的控制逻辑部件120。控制逻辑部件120包括图形强度计225和GPU选择器235。控制逻辑部件120接收基于在CPU 110(未示出)处执行的应用程序115的帧数据205和来自电力监视器125的电力信息220。电力监视器125包括电池使用表210。
电池使用表210监视处理系统100是否在电池模式下操作以及剩余电池电力量。电力监视器125将剩余电池电力量与电池电力阈值215进行比较。电力监视器125向控制逻辑部件120提供指示剩余电池电力量是否低于电池电力阈值215的电力信息220。在一些实施方案中,电池使用表210另外监视电池电力消耗速率,并且电力监视器125将电池电力消耗速率与电池电力消耗速率阈值进行比较,并且电力信息220包括电池电力消耗速率是否超过电池电力消耗速率阈值的指示。电池使用表210被实现为硬编码或可编程逻辑、执行软件/固件指令的一个或多个处理器、或它们的任何组合。
基于像素数据205,图形强度计225计算每个帧的图形强度水平并将其与图形强度阈值230进行比较。如果帧的图形强度超过图形强度阈值230,则GPU选择器235选择高性能GPU 235来渲染该帧。在一些实施方案中,如果电力信息220指示剩余电池电力低于电池电力阈值215,则GPU选择器235覆盖对高性能GPU 135(未示出)来渲染图形强度超过图形强度阈值230的帧的选择,以便增加电池寿命。如果帧的图形强度低于图形强度阈值230,则GPU选择器235选择低功率GPU 130(未示出),以便节省电池寿命。图形强度计225被实现为硬编码或可编程逻辑、执行软件/固件指令的一个或多个处理器、或它们的任何组合。
图3示出根据一些实施方案的控制逻辑部件120、活动的GPU 330(即,低功率GPU130或高性能GPU 135中的哪一个在当前是活动的)与显示设备170之间的消息流300,用于当GPU 130、135在MUX 140处被切换时使用面板重放协议(PRP)来重放所捕获的帧。在时间T1处,显示设备170向控制逻辑部件120提供显示设备170支持PRP的指示302。在T1之后,控制逻辑部件120确定GPU切换将针对帧在MUX 140处发生,并且向活动的GPU 330提供对GPU切换将在MUX 140处发生(从低功率GPU 130到高性能GPU 135或从高性能GPU 135到低功率GPU 130)的指示(未示出)。响应于接收到该指示,在时间T2处,活动的GPU 330将捕获帧信号304与当前帧发送到显示设备170。
在时间T3处,响应于接收到用于捕获当前帧的信号304,显示设备170执行在帧缓冲器处捕获当前帧的动作306。在显示设备170已经在其帧缓冲器处捕获当前帧之后,在时间T4处,活动的GPU 330将重放帧信号308发送到显示设备170,发信号通知显示设备170保持所捕获的当前帧的静态图像。在时间T5处,响应于接收到重放帧信号308,显示设备170执行在显示设备170的每个刷新循环重放当前帧以保持静态图像的动作310,同时控制逻辑部件120执行在MUX 140处切换GPU 130、135的动作312。在MUX 140处切换GPU 130、135的动作312包括禁止来自最初活动的GPU 130、135(即,渲染所捕获的帧的GPU 130、135)的输出,在MUX 140处切换GPU 130、135,对最初不活动的GPU 130、135(即,不渲染所捕获的帧的GPU130、135)加电,并且使最初不活动(现在新活动)的GPU 130、135能够向显示设备170输出。一旦新活动的GPU 130、135能够输出,则在时间T6处,活动的GPU 330将实时帧信号314和新帧发送到显示设备170,以发信号通知显示设备170加电到就绪状态,以经由互连器160接纳来自渲染设备105的输入。响应于接收到实时帧信号314,显示设备170加电到就绪状态,以经由互连器160接纳来自渲染设备105的输入,并且重新同步到新活动的GPU 130、135输出。
图4是根据一些实施方案的图1的处理系统100的部分400的框图,示出了渲染设备105与显示设备170之间的互连器160的连接,用于当GPU 130、135在多路复用器140处被切换时发信号通知显示设备170进入和退出面板自刷新模式。互连器160包括引脚组402、404、406和408。引脚组402是主链路,通过该主链路将活动视频信号从渲染设备105传输到显示设备170。在一些实施方案中,在MUX 140处的GPU切换之前的用于捕获当前帧的捕获帧信号304是在当前帧的垂直消隐区域期间传输的信息分组或元数据。在一些实施方案中,活动的GPU 330使用eDP的高级链路电源管理(ALPM)特征来在GPU 130、135在MUX 140处切换的时间期间将引脚组402置于休眠或节电。一旦GPU切换完成,新活动的GPU 130、135读取面板状态,以确定显示设备170处于ALPM睡眠状态。新活动的GPU 130、135唤醒引脚组402,并且开始向显示设备170的帧传输。
引脚组404是辅助(AUX)通道,渲染设备105使用该辅助通道来唤醒利用eDP的ALPM特征的显示设备170,并且将实时帧信号314传输到显示设备170,以在MUX 140处的GPU切换已经完成之后显示由新活动的GPU 130、135传输的新帧。在一些实施方案中,实时帧信号314是在新帧的垂直消隐区域期间传输的信息分组或元数据。在一些实施方案中,在MUX140处的GPU切换发生的时间期间,渲染设备105不使用引脚组402和404。
引脚组406被渲染设备105的面板VDD 150使用来给显示设备170的面板逻辑部件供电。类似地,引脚组408是背光电源155通过其为显示设备170的背光供电的通道。引脚组406和408在MUX 140处的GPU切换发生的时间期间保持活动,使得显示设备170保持加电,并且显示设备170的面板背光在MUX 140处的GPU切换期间保持照亮。
图5是示出根据一些实施方案的用于当在多路复用器处切换向显示设备输出像素数据的帧的GPU时使用面板重放协议来发信号通知显示设备用所捕获的帧进行自刷新的方法500的流程图。在一些实施方案中,方法500由处理系统(诸如图1的处理系统100)实现。
在框502处,控制逻辑部件120从显示设备170接收对显示设备170支持面板重放协议的指示302。在框504处,控制逻辑部件120基于当前执行的应用程序115从CPU 110接收针对当前帧的像素数据205。在框506处,控制逻辑部件120确定帧的图形强度水平。在框508处,控制逻辑部件120从电力监视器125接收电力信息220。基于图形强度水平和电力信息220,控制逻辑部件120在框510处确定是否由于图形要求和/或电力约束而在MUX 140处切换GPU 130、135。例如,如果低功率GPU 130是正在渲染帧并且通过MUX 140输出所渲染的帧的活动的GPU,并且控制逻辑部件120确定下一帧的图形强度水平超过阈值,并且进一步地确定存在足够的电池电力,则控制逻辑部件120确定在MUX 140处切换为高性能GPU 135。然而,如果剩余电池电力低于阈值,则在一些实施方案中,控制逻辑部件120确定不切换为高性能GPU 135并且将低功率GPU 130保持为活动的GPU。相反,如果高性能GPU 135是活动的GPU,并且控制逻辑部件120确定下一帧的图形强度水平未超过阈值,或者存在不足以将高性能GPU 135保持为活动的GPU的电池电力,则控制逻辑部件120确定在MUX 140处切换为低功率GPU 130。
在框510处,如果控制逻辑部件120确定不在MUX 140处切换GPU 130、135,则方法流程继续回到框504,在此处接收像素数据的下一帧。在框510处,如果控制逻辑部件120确定在MUX 140处切换GPU 130、135,则方法流程继续到框512。在框512处,活动的GPU 130、135向显示设备170发送捕获帧信号,以捕获当前帧和重放帧信号,以重放所捕获的帧。响应于接收到捕获帧信号,显示设备170在帧缓冲器处捕获当前帧并且用当前帧来刷新面板。当显示设备170重放当前帧时,在框514处,控制逻辑部件120在MUX 140处切换GPU 130、135。一旦MUX 140切换完成,控制逻辑部件120就对新活动的GPU 130、135加电。当新活动的GPU130、135能够输出渲染的帧时,在框516处,新活动的GPU 130、135向显示设备170发送实时帧信号,以显示由新活动的GPU 130、135传输的新帧。当接收到实时帧信号时,显示设备170重新同步到新活动的GPU 130、135输出。
如本文中所公开的,在一些实施方案中,一种方法包括:在处理器的渲染设备处发信号通知显示面板捕获并重放从第一图形处理单元(GPU)输出的像素数据的第一帧;响应于显示面板捕获并重放第一帧,将从第一GPU向显示面板输出像素数据切换为从第二GPU向显示面板输出像素数据;以及响应于切换的完成,发信号通知显示面板显示由第二GPU传输的第二帧。在一个方面,该方法包括:响应于显示面板重放第一帧,禁止从第一GPU输出像素数据。在另一方面,发信号通知显示面板捕获并重放第一帧包括:在第一帧的元数据中发信号通知显示面板捕获第一帧;以及发信号通知显示面板保持所捕获的第一帧的静态图像。
在一个方面,该方法包括:当将从第一GPU输出像素数据切换为从第二GPU向显示面板输出像素数据时,使渲染设备与显示面板之间的链路节电。在另一方面,该方法包括:在处理器的控制逻辑部件处,基于帧的图形强度和处理器的电池电力量中的至少一者,选择第一GPU或第二GPU来输出针对帧的像素数据,其中切换进一步响应于选择第二GPU来输出针对帧的像素数据。在又一方面,该方法包括:响应于确定帧的图形强度高于阈值,从第一GPU输出针对帧的像素数据,其中第一GPU相比第二GPU是更高性能的GPU。在又一方面,该方法包括:响应于帧的图形强度低于阈值,从第二GPU输出针对帧的像素数据。在又一方面,第二帧的传输在第二GPU与显示面板的内部定时之间同步。
在一些实施方案中,一种方法包括:从处理器的第一图形处理单元(GPU)向显示面板输出像素数据;发信号通知显示面板重放从第一GPU输出的像素数据的当前帧;响应于显示面板重放当前帧,禁止从第一GPU输出像素数据;切换以从第二GPU向显示面板输出像素数据;以及响应于第二GPU输出像素数据,发信号通知显示面板显示从第二GPU输出的帧。在一个方面,该方法包括:确定使显示面板能够保持静态图像,同时禁止从第一GPU输出像素数据。在另一方面,发信号通知显示面板重放当前帧包括:发信号通知显示面板在帧缓冲器处捕获从第一GPU输出的像素数据的当前帧;以及发信号通知显示面板保持所捕获的当前帧的静态图像。
在一个方面,该方法包括:当将从第一GPU输出像素数据切换为从第二GPU向显示面板输出像素数据时,使处理器与显示面板之间的链路节电。在另一方面,该方法包括:在处理器的控制逻辑部件处,基于帧的图形强度和处理器的电池电力中的至少一者,选择第一GPU或第二GPU来输出针对帧的像素数据。在又一方面,确定包括:响应于帧的图形强度高于阈值,从第一GPU输出针对帧的像素数据,其中第一GPU是相比第二GPU是更高性能的GPU。
在一个方面,该方法包括:响应于帧的图形强度低于阈值,从第二GPU输出针对帧的像素数据。在另一方面,第二GPU输出像素数据与显示面板输出同步。
在一些实施方案中,一种设备包括:第一图形处理单元(GPU);第二GPU;以及控制逻辑部件,该控制逻辑部件被配置为在从第一GPU和第二GPU向显示面板输出像素数据之间进行切换;其中第一GPU被配置为响应于检测到该设备将从第一GPU向显示面板输出像素数据切换为从第二GPU向显示面板输出像素数据,发信号通知显示面板重放从第一GPU输出的像素数据的当前帧;以及第二GPU被配置为响应于第二GPU输出像素数据,发信号通知显示面板显示从第二GPU输出的像素数据的帧。在一个方面,第一GPU被进一步配置为:响应于显示面板捕获并重放当前帧,禁止输出像素数据。在另一方面,响应于接收到控制逻辑部件将从第一GPU向显示面板输出像素数据切换为从第二GPU向显示面板输出像素数据的指示,第一GPU被进一步配置为:发信号通知显示面板在帧缓冲器处捕获从第一GPU输出的当前帧;以及发信号通知显示面板重放当前帧。
在一个方面,响应于第二GPU输出像素数据,第二GPU被进一步配置为:发信号通知显示面板加电到就绪状态,以经由互连器接纳来自该设备的输入;以及向显示面板输出像素数据。在另一方面,控制逻辑部件被配置为基于帧的图形强度和该设备的电池电力中的至少一者,选择第一GPU或第二GPU来输出针对帧的像素数据。在又一方面,控制逻辑部件被进一步配置为:响应于帧的图形强度高于阈值,选择第一GPU来输出针对帧的像素数据,其中第一GPU相比第二GPU是更高性能的GPU。
在一些实施方案中,上述装置和技术在包括一个或多个集成电路(IC)设备(也称为集成电路封装或微芯片)的系统中实现,诸如上文参考图1至图5所描述的处理系统100。电子设计自动化(EDA)和计算机辅助设计(CAD)软件工具可以在这些IC设备的设计和制造中使用。这些设计工具通常表示为一个或多个软件程序。一个或多个软件程序包括可由计算机系统执行的代码,以操纵计算机系统对代表一个或多个IC设备的电路的代码进行操作以便执行用以设计或调整制造系统以制造电路的过程的至少一部分。该代码可以包括指令、数据、或指令和数据的组合。代表设计工具或制造工具的软件指令通常存储在计算系统可访问的计算机可读存储介质中。同样,代表IC设备的设计或制造的一个或多个阶段的代码可以存储在相同计算机可读存储介质或不同计算机可读存储介质中并从其访问。
计算机可读存储介质可以包括在使用期间可由计算机系统访问以向计算机系统提供指令和/或数据的任何非暂态存储介质或非暂态存储介质的组合。此类存储介质可以包括但不限于光学介质(例如,光盘(CD)、数字通用光盘(DVD)、蓝光光盘)、磁性介质(例如,软盘、磁带或磁性硬盘驱动器)、易失性存储器(例如,随机存取存储器(RAM)或高速缓存)、非易失性存储器(例如,只读存储器(ROM)或闪存存储器)、或基于微机电系统(MEMS)的存储介质。计算机可读存储介质可以嵌入计算系统(例如,系统RAM或ROM)中,固定地附接到计算系统(例如,磁性硬盘驱动器),可移除地附接到计算系统(例如,光盘或基于通用串行总线(USB)的闪存存储器),或者经由有线或无线网络(例如,网络可访问存储装置(NAS))耦接到计算机系统。
在一些实施方案中,上述技术的某些方面可以由执行软件的处理系统的一个或多个处理器实现。软件包括可执行指令的一个或多个集合,该可执行指令存储在或以其他方式有形地体现在非暂态计算机可读存储介质上。软件可包括指令和某些数据,这些指令和数据在由一个或多个处理器执行时操纵一个或多个处理器以执行上述技术的一个或多个方面。非暂态计算机可读存储介质可包括例如磁盘或光盘存储设备、固态存储设备诸如闪存存储器、高速缓冲存储器、随机存取存储器(RAM)或其他一个或多个非易失性存储器设备等。存储在非暂态计算机可读存储介质上的可执行指令可以是源代码、汇编语言代码、目标代码、或者被一个或多个处理器解释或以其他方式执行的其他指令格式。
应当注意,并非以上在一般描述中描述的所有活动或元件都是必需的,特定活动或设备的一部分可能不是必需的,并且可以执行一个或多个另外的活动,或者除了所描述的那些之外还包括元件。更进一步地,列出活动的顺序不一定是执行它们的顺序。另外,已经参考具体实施方案描述了这些概念。然而,本领域普通技术人员理解,在不脱离如以下权利要求中阐述的本公开的范围的情况下,可以进行各种修改和改变。因此,说明书和附图被认为是说明性的而非限制性的,并且所有此类修改旨在被包括在本公开的范围内。
上文已经关于具体实施方案描述了益处、其他优点和问题的解决方案。然而,益处、优点、问题的解决方案以及可以导致任何益处、优点或解决方案出现或变得更显著的任何特征不应被解释为任何或所有权利要求的关键的、必需的或基本的特征。此外,上文公开的特定实施方案仅是说明性的,因为所公开的主题可以以受益于本文中的教导内容的本领域的技术人员显而易见的不同但等效的方式来修改和实践。除了以下权利要求书中所描述的之外,不旨在对本文所示的构造或设计的细节进行限制。因此,显而易见的是,可以改变或修改上文公开的特定实施方案,并且所有此类变化被认为是在所公开的主题的范围内。因此,本文寻求的保护如以下权利要求中所阐述。
Claims (22)
1.一种方法,包括:
在处理器的渲染设备处发信号通知显示面板捕获并重放从第一图形处理单元(GPU)输出的像素数据的第一帧;
响应于所述显示面板捕获并重放所述第一帧,将从所述第一GPU向所述显示面板输出像素数据切换为从第二GPU向所述显示面板输出像素数据;以及
响应于切换的完成,发信号通知所述显示面板显示由所述第二GPU传输的第二帧。
2.根据权利要求1所述的方法,还包括:
响应于所述显示面板重放所述第一帧,禁止从所述第一GPU输出像素数据。
3.根据权利要求1或权利要求2所述的方法,其中,发信号通知所述显示面板捕获并重放所述第一帧包括:
在所述第一帧的元数据中发信号通知所述显示面板捕获所述第一帧;以及
发信号通知所述显示面板保持所捕获的第一帧的静态图像。
4.根据任一前述权利要求所述的方法,还包括:
当将从所述第一GPU输出像素数据切换为从所述第二GPU向所述显示面板输出像素数据时,使所述渲染设备与所述显示面板之间的链路节电。
5.根据任一前述权利要求所述的方法,还包括:
在所述处理器的控制逻辑部件处,基于帧的图形强度和所述处理器的电池电力量中的至少一者,选择所述第一GPU或所述第二GPU来输出针对所述帧的像素数据,
其中切换进一步响应于选择所述第二GPU来输出针对所述帧的像素数据。
6.根据权利要求5所述的方法,其中确定包括:
响应于确定所述帧的所述图形强度高于阈值,从所述第一GPU输出针对所述帧的像素数据,其中所述第一GPU相比所述第二GPU是更高性能的GPU。
7.根据权利要求6所述的方法,还包括:
响应于所述帧的所述图形强度低于所述阈值,从所述第二GPU输出针对所述帧的像素数据。
8.根据任一前述权利要求所述的方法,其中所述第二帧的传输在所述第二GPU与所述显示面板的内部定时之间同步。
9.一种方法,包括:
从处理器的第一图形处理单元(GPU)向显示面板输出像素数据;
发信号通知所述显示面板重放从所述第一GPU输出的像素数据的当前帧;
响应于所述显示面板重放所述当前帧,禁止从所述第一GPU输出像素数据;
切换以从第二GPU向所述显示面板输出像素数据;以及
响应于所述第二GPU输出像素数据,发信号通知所述显示面板显示从所述第二GPU输出的帧。
10.根据权利要求9所述的方法,还包括:
确定使所述显示面板能够保持静态图像,同时禁止从所述第一GPU输出像素数据。
11.根据权利要求9或权利要求10所述的方法,其中发信号通知所述显示面板重放所述当前帧包括:
发信号通知所述显示面板在帧缓冲器处捕获从所述第一GPU输出的像素数据的所述当前帧;以及
发信号通知所述显示面板保持所捕获的当前帧的静态图像。
12.根据任一前述权利要求所述的方法,还包括:
当将从所述第一GPU输出像素数据切换为从所述第二GPU向所述显示面板输出像素数据时,将所述处理器与所述显示面板之间的链路节电。
13.根据任一前述权利要求所述的方法,还包括:
在所述处理器的控制逻辑部件处,基于帧的图形强度和所述处理器的电池电力中的至少一者,选择所述第一GPU或所述第二GPU来输出针对所述帧的像素数据。
14.根据权利要求13所述的方法,其中确定包括:
响应于所述帧的所述图形强度高于阈值,从所述第一GPU输出针对所述帧的像素数据,其中所述第一GPU相比所述第二GPU是更高性能的GPU。
15.根据权利要求14所述的方法,还包括:
响应于所述帧的所述图形强度低于所述阈值,从所述第二GPU输出针对所述帧的像素数据。
16.根据任一前述权利要求所述的方法,其中所述第二GPU输出像素数据与所述显示面板输出同步。
17.一种设备,包括:
第一图形处理单元(GPU);
第二GPU;以及
控制逻辑部件,所述控制逻辑部件被配置为在从所述第一GPU和所述第二GPU向显示面板输出像素数据之间进行切换;其中
所述第一GPU被配置为响应于检测到所述设备将从所述第一GPU向所述显示面板输出像素数据切换为从所述第二GPU向所述显示面板输出像素数据,发信号通知所述显示面板重放从所述第一GPU输出的像素数据的当前帧;并且
所述第二GPU被配置为响应于所述第二GPU输出像素数据,发信号通知所述显示面板显示从所述第二GPU输出的像素数据的帧。
18.根据权利要求17所述的设备,其中所述第一GPU被进一步配置为:
响应于所述显示面板捕获并重放所述当前帧,禁止输出像素数据。
19.根据权利要求17或权利要求18所述的设备,其中,响应于接收到所述控制逻辑部件将从所述第一GPU向所述显示面板输出像素数据切换为从所述第二GPU向所述显示面板输出像素数据的指示,所述第一GPU被进一步配置为:
发信号通知所述显示面板在帧缓冲器处捕获从所述第一GPU输出的当前帧;以及
发信号通知所述显示面板重放所述当前帧。
20.根据任一前述权利要求所述的设备,其中,响应于所述第二GPU输出像素数据,所述第二GPU被进一步配置为:
发信号通知所述显示面板加电到就绪状态,以经由互连器接纳来自所述设备的输入;以及
向所述显示面板输出像素数据。
21.根据任一前述权利要求所述的设备,其中所述控制逻辑部件被配置为基于帧的图形强度和所述设备的电池电力中的至少一者,选择所述第一GPU或所述第二GPU来输出针对所述帧的像素数据。
22.根据任一前述权利要求所述的设备,其中所述控制逻辑部件被进一步配置为:
响应于所述帧的所述图形强度高于阈值,选择所述第一GPU来输出针对所述帧的像素数据,其中所述第一GPU相比所述第二GPU是更高性能的GPU。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/029,750 US11763414B2 (en) | 2020-09-23 | 2020-09-23 | Glitchless GPU switching at a multiplexer |
US17/029,750 | 2020-09-23 | ||
PCT/IB2021/058616 WO2022064371A1 (en) | 2020-09-23 | 2021-09-21 | Glitchless gpu switching at a multiplexer |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116420185A true CN116420185A (zh) | 2023-07-11 |
Family
ID=80740607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202180064986.7A Pending CN116420185A (zh) | 2020-09-23 | 2021-09-21 | 在多路复用器处的无故障gpu切换 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11763414B2 (zh) |
EP (1) | EP4218002A1 (zh) |
JP (1) | JP2023541467A (zh) |
KR (1) | KR20230073302A (zh) |
CN (1) | CN116420185A (zh) |
WO (1) | WO2022064371A1 (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20220189435A1 (en) * | 2020-12-15 | 2022-06-16 | Intel Corporation | Runtime switchable graphics with a smart multiplexer |
KR102640468B1 (ko) * | 2023-12-11 | 2024-02-27 | 주식회사 옵티멀 | 영상 표출시 디스플레이간 이질감이 없도록 전출력 동기화한 심리스 모듈형 멀티 스크린 피씨 |
KR102640470B1 (ko) * | 2023-12-11 | 2024-02-27 | 주식회사 옵티멀 | 전출력 동기화한 화면 오정렬 방지 기능을 갖는 심리스 모듈형 멀티 스크린 피씨 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7721118B1 (en) * | 2004-09-27 | 2010-05-18 | Nvidia Corporation | Optimizing power and performance for multi-processor graphics processing |
US8555099B2 (en) * | 2006-05-30 | 2013-10-08 | Ati Technologies Ulc | Device having multiple graphics subsystems and reduced power consumption mode, software and methods |
US7698579B2 (en) * | 2006-08-03 | 2010-04-13 | Apple Inc. | Multiplexed graphics architecture for graphics power management |
US8681159B2 (en) * | 2006-08-04 | 2014-03-25 | Apple Inc. | Method and apparatus for switching between graphics sources |
US20090079746A1 (en) * | 2007-09-20 | 2009-03-26 | Apple Inc. | Switching between graphics sources to facilitate power management and/or security |
US8330762B2 (en) * | 2007-12-19 | 2012-12-11 | Advanced Micro Devices, Inc. | Efficient video decoding migration for multiple graphics processor systems |
US8300056B2 (en) * | 2008-10-13 | 2012-10-30 | Apple Inc. | Seamless display migration |
US9542914B2 (en) * | 2008-12-31 | 2017-01-10 | Apple Inc. | Display system with improved graphics abilities while switching graphics processing units |
US8207974B2 (en) * | 2008-12-31 | 2012-06-26 | Apple Inc. | Switch for graphics processing units |
US8508538B2 (en) * | 2008-12-31 | 2013-08-13 | Apple Inc. | Timing controller capable of switching between graphics processing units |
US8797334B2 (en) * | 2010-01-06 | 2014-08-05 | Apple Inc. | Facilitating efficient switching between graphics-processing units |
US8368702B2 (en) * | 2010-01-06 | 2013-02-05 | Apple Inc. | Policy-based switching between graphics-processing units |
US8730251B2 (en) | 2010-06-07 | 2014-05-20 | Apple Inc. | Switching video streams for a display without a visible interruption |
US9582920B2 (en) * | 2010-08-31 | 2017-02-28 | Apple Inc. | Systems, methods, and computer-readable media for efficiently processing graphical data |
US20120206461A1 (en) * | 2011-02-10 | 2012-08-16 | David Wyatt | Method and apparatus for controlling a self-refreshing display device coupled to a graphics controller |
US9262795B2 (en) * | 2012-07-31 | 2016-02-16 | Intel Corporation | Hybrid rendering systems and methods |
US9760967B2 (en) * | 2013-11-13 | 2017-09-12 | Qualcomm Incorporated | System and method of dynamically throttling CPU frequency for gaming workloads |
US10416949B2 (en) | 2015-09-24 | 2019-09-17 | Qualcomm Incorporated | Switching a wireless display mode and refreshing a graphics processing unit in an unstable state |
US20170262955A1 (en) * | 2017-05-26 | 2017-09-14 | Mediatek Inc. | Scene-Aware Power Manager For GPU |
US10412320B1 (en) * | 2018-03-29 | 2019-09-10 | Wipro Limited | Method and system for switching display from first video source to second video source |
US10742955B2 (en) * | 2018-05-21 | 2020-08-11 | Microsoft Technology Licensing, Llc | Correlation of video stream frame timestamps based on a system clock |
US11373622B2 (en) * | 2018-06-26 | 2022-06-28 | Nvidia Corporation | Dynamic display switching |
US11501733B2 (en) * | 2019-08-15 | 2022-11-15 | Intel Corporation | Panel self-refresh (PSR) transmission of bulk data |
US11410264B2 (en) * | 2019-09-27 | 2022-08-09 | Intel Corporation | Switchable image source in a hybrid graphics systems |
-
2020
- 2020-09-23 US US17/029,750 patent/US11763414B2/en active Active
-
2021
- 2021-09-21 KR KR1020237013719A patent/KR20230073302A/ko unknown
- 2021-09-21 CN CN202180064986.7A patent/CN116420185A/zh active Pending
- 2021-09-21 JP JP2023517657A patent/JP2023541467A/ja active Pending
- 2021-09-21 EP EP21871783.3A patent/EP4218002A1/en active Pending
- 2021-09-21 WO PCT/IB2021/058616 patent/WO2022064371A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
US20220092722A1 (en) | 2022-03-24 |
EP4218002A1 (en) | 2023-08-02 |
WO2022064371A1 (en) | 2022-03-31 |
KR20230073302A (ko) | 2023-05-25 |
US11763414B2 (en) | 2023-09-19 |
JP2023541467A (ja) | 2023-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI552135B (zh) | 用以控制自我刷新顯示功能之技術(一) | |
CN116420185A (zh) | 在多路复用器处的无故障gpu切换 | |
CN107851042B (zh) | 使用命令流提示来表征gpu工作负载和电力管理 | |
US8839012B2 (en) | Power management in multi-GPU systems | |
US9256265B2 (en) | Method and system for artificially and dynamically limiting the framerate of a graphics processing unit | |
TWI463301B (zh) | 利用對顯示影像的選擇性更新來控制平臺電力消耗之技術 | |
US8963863B2 (en) | Computer, display card, display device and method for updating display information | |
TWI507992B (zh) | 同步化媒體處理技術 | |
KR101610271B1 (ko) | 디스플레이 출력 스터터 방법 및 시스템 | |
CN103620521B (zh) | 用于控制系统功耗的技术 | |
RU2011113545A (ru) | Технологии для управления использованием энергии питания | |
JP2006236159A (ja) | 情報処理装置及びその省電力制御方法 | |
US20130335309A1 (en) | Electronic devices configured for adapting display behavior | |
JP2022169633A (ja) | 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張 | |
US11314310B2 (en) | Co-existence of full frame and partial frame idle image updates | |
US11990082B2 (en) | Adaptively configuring image data transfer time | |
KR101441684B1 (ko) | 동영상 플레이 모드를 구비한 컴퓨터 및 이의 동영상플레이시 시스템의 모드 설정방법 | |
US7395441B2 (en) | Method and apparatus for specifying factors that impede power savings of a processor | |
KR102681504B1 (ko) | 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존 | |
US20210090485A1 (en) | Dynamic sleep for a display panel | |
TWI416313B (zh) | 可省電之電腦系統及其省電方法、可省電之電源管理單元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |