JP2022169633A - 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張 - Google Patents

完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張 Download PDF

Info

Publication number
JP2022169633A
JP2022169633A JP2022128103A JP2022128103A JP2022169633A JP 2022169633 A JP2022169633 A JP 2022169633A JP 2022128103 A JP2022128103 A JP 2022128103A JP 2022128103 A JP2022128103 A JP 2022128103A JP 2022169633 A JP2022169633 A JP 2022169633A
Authority
JP
Japan
Prior art keywords
frame
frame update
vertical blanking
display panel
blanking interval
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2022128103A
Other languages
English (en)
Other versions
JP7447196B2 (ja
Inventor
クワ セー
She Kwa
アンサリ ナウシーン
Ansari Nausheen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2022169633A publication Critical patent/JP2022169633A/ja
Application granted granted Critical
Publication of JP7447196B2 publication Critical patent/JP7447196B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/24—Blanking circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1415—Digital output to display device ; Cooperation and interconnection of the display device with other functional units with means for detecting differences between the image stored in the host and the images displayed on the displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443—OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4436—Power management, e.g. shutting down unused components of the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/63—Generation or supply of power specially adapted for television receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Computer Graphics (AREA)
  • Software Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】非同期フレーム更新のタイプおよび／または属性の通知を実施する装置及び方法を提供する。【解決手段】さらなるフレーム更新、フレーム更新が完全フレーム更新であるか、部分フレーム更新であるかおよびフレーム更新の属性をパネルに通知するプラットフォームは、垂直帰線期間の間に選択されたシンボルを用いてコマンドをアサートまたはパネルに信号を送ることにより、垂直帰線期間の間にフレーム更新についての情報をパネルに通知する。【選択図】図６

Description

本明細書に記載の実施形態は、概して、フレーム更新をディスプレイパネルへ送信することに関し、特に、更新についての情報をディスプレイパネルに提供することに関する。
ディスプレイパネルは、表示対象のピクセルデータのインジケーションを含む「フレーム」を画像ソースから受信する。典型的には、フレームは、ソースから周期的に通信され、その周期は、ディスプレイのリフレッシュレートと一致するものであり得る。フレームは、周期ごとには変化しないことがしばしばある。換言すると、ピクセルデータが数フレームに亘って静的である場合がある。そのような場合、ディスプレイパネルは、そのリフレッシュレートを低減することができ、および／または、フレームのコピーをキャッシュして、キャッシュしたフレームのコピーからディスプレイ素子をリフレッシュすることにより、セルフリフレッシュを行うことができる。
ディスプレイシステムの一実施形態を示す。
第１の例示的な技法を示す。
第２の例示的な技法を示す。
第３の例示的な技法を示す。
第４の例示的な技法を示す。
第１の例示的な論理フローを示す。
第２の例示的な論理フローを示す。
記憶媒体の１つの実施形態を示す。
デバイスの１つの実施形態を示す。
本開示は、概して、完全フレーム更新と部分フレーム更新とを区別すること、および予期されるフレーム更新をパネルに通知することを対象とする。一般に、本開示は、フレーム更新のタイプをパネルに示すべく、垂直帰線期間の間においてコマンドを通信することを提供する。例えば、画像ソースは、垂直帰線期間の間において、完全フレーム更新または部分フレーム更新のいずれかがフレーム更新パイプラインにあるとのインジケーションをシンクへ送信し得る。いくつかの例によれば、フレーム更新が保留中である場合にそのような信号またはコマンドが送信され得る。これにより、垂直帰線期間において所定数のラインの後にそのようなコマンドがなければ、フレーム内容に変化がないと解釈されてよい。コマンドの受信、または（コマンドを受信しないことに基づく）保留中の更新がないとの推定のいずれかに基づいて、パネルは、（例えばセルフリフレッシュまたは電力ゲーティング素子等に関する）省電力技法を実装してよい。
適応的フレーム更新に対する従来の解決手段は、部分フレーム更新を提供するものではない。さらに、従来の解決手段は、更新および／または更新タイプをパネルに通知することを提供するものではない。完全フレーム更新と部分フレーム更新との区別は、いくつかの利点を提供し得ることに留意されたい。例えば、部分フレーム更新の場合、パネルは、部分的更新により生じる視覚的なティアリングを抑制するよう、当該フレーム更新に対して完全フレーム更新とは異なる扱いをしてよい。別の例として、パネルは、（例えば、パネルの再開レイテンシに基づく）様々な電力管理動作を提供してよい。さらに、パネルは、更新の通知に基づいてディスプレイを起動および／または暖機運転してよい。フレーム更新のタイプおよび／またはフレーム更新についての情報のディスプレイパネルに対する通知を提供するためのシステム、ディスプレイパネルおよびソース回路、ならびに技法を、本明細書において提供する。
様々な実施形態は、１または複数の要素を含んでよい。要素は、特定の動作を行うよう構成された任意の構造を含んでよい。各要素は、所与の一群の設計パラメータまたは性能制約に応じて、ハードウェア、ソフトウェア、またはそれらの任意の組み合わせとして実装されてよい。例として特定のトポロジーにおける限定された数の要素を有する実施形態を説明する場合があるが、当該実施形態は、所与の実装に応じて代替的なトポロジーにおける要素を含んでよい。留意に値することとして、「１つの実施形態」または「一実施形態」という言及はいずれも、当該実施形態に関して説明される特徴、構造、または特性が少なくとも１つの実施形態に含まれることを意味する。本明細書の様々な箇所における、「１つの実施形態において」、「いくつかの実施形態において」、および「様々な実施形態において」といった文言の記載は、必ずしもその全てが同じ実施形態を指すものではない。
図１は、本開示の少なくとも１つの実施形態に従って構成されたディスプレイシステム１００を示す。図示のとおり、ディスプレイシステム１００は、ディスプレイインターフェース１６により結合されたプラットフォーム１０およびパネル１８を含む。一般に、プラットフォーム１０は、パネル１８による表示対象の画像を生成するよう構成された任意のプラットフォームを含み得る。例えば、プラットフォーム１０は、ラップトップコンピュータ、デスクトップコンピュータ、ウルトラブック、セルラー電話、または任意のプロセッサベースのデバイスに内蔵される、その一部をなす、またはこれを含むものであり得る。一般に、パネル１８は、発光ダイオード（ＬＥＤ）ディスプレイ、有機ＬＥＤ（ＯＬＥＤ）ディスプレイ、または液晶ディスプレイ（ＬＣＤ）等のような種々のディスプレイのいずれかに内蔵される、その一部をなす、またはこれを含むものであり得る。ディスプレイインターフェース１６は、例えば、ディスプレイポートインターフェース、組み込みディスプレイポート（ｅｍｂｅｄｄｅｄ ｄｉｓｐｌａｙ ｐｏｒｔ）インターフェース、または高精細度マルチメディアインターフェース（ＨＤＭＩ（登録商標））等のような種々のディスプレイインターフェースのいずれかであってよい。
プラットフォーム１０は、従来のプロセッサ、グラフィクス処理ユニット（ＧＰＵ）または従来のプロセッサとＧＰＵとの組み合わせであり得る処理ユニット１２を有してよい。プラットフォーム１０は、送信機１４をさらに含む。プロセッサ１２および送信機１４は、ディスプレイエンジンを構成してよい。プラットフォーム１０は、ディスプレイシステムデバイス（例えば、携帯電話、ラップトップ、ポータブルメディアデバイス等）に内蔵され得るようなシステムオンチップ（ＳｏＣ）として提供されてよい。一般に、プラットフォーム１０は、パネル１８による表示対象の画像を、ディスプレイインターフェース１６を介して送信する。例えば、プラットフォーム１０は、送信機１４およびディスプレイインターフェース１６を介して、ＧＰＵ１２により生成されるピクセルデータ（例えば、色、位置等）のインジケーションを含む情報要素をパネル１８へ送信し得る。そのような情報要素（または「フレーム」）は、多くの場合、パネル１８のフレームレートに対応する間隔で送信される。これについて、以下でさらに詳細に説明する。
パネル１８は、受信機２０、パネルレジスタ２２、パネルバッファ２４、タイマ２６、ディスプレイコントローラ２８およびディスプレイ素子３０を含んでよい。一般に、パネル１８は、ディスプレイインターフェース１６を介して受信機２０においてフレームを（例えばプラットフォームから）受信し得る。受信機２０は、フレームをディスプレイコントローラ２８に提供し得、するとディスプレイコントローラ２８がフレームをディスプレイ素子２８上での表示対象として提供する。受信機２０および／またはディスプレイ素子は、パネル１８の設定（例えばリフレッシュレート等）のインジケーションを格納し得るパネルレジスタ２２へのアクセスを有してよい。タイマ２４は、受信機２０および／またはディスプレイコントローラ２８に結合され得、フレームリフレッシュ間隔の終了、または、例えばパネル１８がセルフリフレッシュモード（パネルセルフリフレッシュ（ＰＳＲ）と称されることがある）で動作している場合に、電力を節約するべくディスプレイインターフェース１６のリンクが遮断される期間の終了を提供するよう動作し得る。
パネルバッファ２４は、ディスプレイインターフェース１６を介して受信されるフレームのためのメモリストレージを提供する。ディスプレイコントローラ２８は、ＰＳＲの期間の間にパネルの部分（例えば受信機等）を遮断するよう動作し得、パネルバッファ２４に格納されたフレームのインジケーションからディスプレイ素子をリフレッシュし得る。
動作中、（例えば、表示対象の画像に対応する）フレームは、（典型的にはパネル１８のリフレッシュレートに対応する）様々な間隔でプラットフォーム１０によりパネル１８へ送信される。各フレーム間には、垂直帰線期間（ＶＢＩまたはＶＢＬＡＮＫ）と称される空き間隔が配される。より詳細には、ＶＢＩは、フレームまたはフィールドの最終ラインの終点と、次のフレームまたはフィールドの最初のラインの始点との間の期間である。
本開示は、プラットフォーム１０がＶＢＩの間において今後のフレーム更新に関する情報をパネル１８へ通信し得ることを提供する。例えば、動作中、送信機１４は、完全フレーム更新がパイプラインにあること、または部分フレーム更新がパイプラインにあることのいずれかを示す情報を、受信機２０へ送信してよい。さらに、プラットフォーム１０は、更新対象の完全フレームの数、または部分フレーム更新の更新ブロックの数を示す情報および各ブロックについての情報（例えば始点ピクセルおよび終点ピクセル等）を、パネル１８へ送信してよい。いくつかの例によれば、プラットフォーム１０は、例えばセルフリフレッシュの期間の間におけるタイミングの不整合により生じるティアリングを抑制する等の目的で、プラットフォーム１０とパネル１８との間のタイミングを同期させるべく、（例えば、フレーム更新が保留中でない期間の間に）同期フレームが送信されるべきであるとのインジケーションをパネル１８へ送信してよい。
図２～図５は、それぞれ例示的な技法２００から５００を図示し、ここでシンクは、今後のフレーム更新をソースに通知、および／またはパネル同期を協調し得る。これらの図は各々、様々な符号を各々が有するいくつかのフレーム２２０を図示する。例えば、フレームには、「フレームＮ」または「部分フレームＮ」等の符号が付される場合がある。フレームに同じ識別の符号（例えば「フレームＮ＋１」）が付されている場合、これは、それらのフレームが、タイムスタンプは異なり得るものの、ピクセル内容に関しては同一であることを示す。加えて、フレームにアポストロフィ付きの符号が付されている場合、これはそのフレームが部分的更新であることを示す。一般に、各フレームはＶＢＩ２１０に挟まれる。
これらの図においては、限定された数および配置のフレームが図示されていることを理解されたい。ただし、これらの技法は、本開示の適用範囲を逸脱することなく、図示するものとは異なる数および／または構成のフレームによっても実装され得る。
これらの図は、図１のシステム１００に関して図示および説明されていることに留意されたい。より具体的には、これらの図は、シンク（例えばプラットフォーム１０）とソース（例えばパネル１８）との間における動作およびインタラクションを説明するものである。ただし、これらの技法は、図１に図示するものとは異なるシンクおよびソースによって実装されてもよい。
図２および技法２００をより具体的に参照する。技法２００は、電力管理機能を容易にするべく、伸長ＶＢＩ２１１を提供するよう実装されてよい。例えば、シンクとソースとの間のリンク（例えばリンク１６）は、伸長ＶＢＩ２１１の間において停止されてよい。伸長ＶＢＩを提供するにあたり、プラットフォーム１０は、次のＶＢＩが伸長ＶＢＩ２１１であることをソースに示すべく、予め選択されたホールド時間２３０（例えば２～８ライン）を伴ってフレーム２２０（例えばフレームＮ）を送信してよい。いくつかの例によれば、伸長ＶＢＩ２１１は、パネル１８の最低リフレッシュレートに対応するものであり得る。他の例において、伸長ＶＢＩ２１１は、パネル１８の最低リフレッシュレートよりも長くてよく、パネル１８は、伸長ＶＢＩ２１１の間に（例えばパネルバッファ２４等から）セルフリフレッシュを行ってよい。いくつかの例によれば、プラットフォーム１０は、伸長ＶＢＩ２１１の持続期間を示すように選択されたホールド時間を伴ってフレーム２２０をパネル１８へ送信し得る。
伸長ＶＢＩ２１１の終点において、リンク１６は、再び起動および同期２４０され得る。例えば、リンク１６は、ファストリンクトレーニング（ＦＬＴ）法等に基づいて同期され得る。伸長ＶＢＩ２１１に続くＶＢＩ２１０の間において、ソースは、続くフレーム更新についての情報（例えば、更新のタイプ、または更新の詳細等）をシンクに示し得る。例えば、プラットフォーム１０は、フレーム２２０（例えばフレームＮ＋１）が完全フレーム更新であることをパネル１８に通知し得る。
具体例として、プラットフォーム１０は、リンク１６内の既存の構成チャネルを介してフレーム更新に関する情報をパネル１８に示し得る。例えば、ディスプレイポートリンクは、フレーム更新が完全フレーム更新であることをパネル１８に（例えば、制御信号を介して、情報要素を介して、または選択された１または複数のシンボルを介して等）示すのにプラットフォーム１０が用い得るＡＵＸチャネルを含む。さらに、プラットフォーム１０は、連続する完全フレーム更新の数（例えば、２、３、４等）をパネル１８に示してよい。これにより、パネル１８は、プラットフォーム１０により示された連続する完全フレーム更新の数に基づいて、電力管理機能を協調および／またはスケジューリングしてよい。
例えば、図３は、２つの連続する完全フレーム更新が保留中であることをプラットフォーム１０がパネル１８に示す技法３００を図示する。これにより、パネル１８は、伸長ＶＢＩ２１１の間に、リンク１６および／または他の関連するパネル素子の遮断をスケジューリングし得る。具体的には、この図は、通常のフレームスケジュールに対応するフレーム２２０およびＶＢＩ２１１を図示する。フレーム２２０（例えばフレームＮ）は、伸長ＶＢＩ２１１がフレーム２２０に続くことを示すよう、または当該フレームに続くフレーム更新がないことを示すよう、選択的な数のホールドライン２３０と共にパネル１８へ送信されてよい。ソースとシンクとの間のリンク（例えばリンク１６）は、伸長ＶＢＩ２１１の始点で遮断されてよく、伸長ＶＢＩ２１１の終点で（例えばＦＬＴ２４０を伴って等）再び立ち上げられてよい。
プラットフォーム１０は、フレーム更新に先立つＶＢＩ２１０（例えば、フレームＮ＋１更新に先立つＶＢＩ２１０等）の間において、フレーム更新のタイプ（例えば、完全フレーム更新）および連続するフレーム更新の数をパネル１８に通知してよい。例えば、プラットフォーム１０は、ＶＢＩ２１０の間において、選択されたシンボルまたはコマンドをインバンドで送信することにより、フレーム更新のタイプおよび数をパネル１８に通知し得る。
図４および技法４００をより具体的に参照する。ここでプラットフォーム１０は、部分フレーム更新が保留中であることをパネル１８に示す。例えば、「フレームＮ'」は、「フレームＮ」に対する部分的更新である。フレームバッファが配されたパネルは、フレームに対する部分的更新を提供してよいことに留意されたい。例えば、パネル１８は、パネルバッファ２４にフレームｎを格納してよい。プラットフォーム１０は、パネル１８に対する部分的更新（例えばフレームｎ'）、およびそれに応じて更新されるパネルバッファ２４に格納されたフレームの内容（例えばピクセル）を送信し得る。パネル１８は、部分的更新および／または部分的更新の詳細（例えば、更新ブロックの数、各ブロックの開始点ピクセルおよび終点ピクセル等）についてのプラットフォーム１０からの通知に基づいて、電力管理機能をスケジューリングし得る。例えば、プラットフォームは、部分的更新の通知に基づいて、早まってパネル素子の電力ゲーティングを行うことを避けることができる。
この図は、前出の図と同様に、通常のフレームスケジュールに対応するフレーム２２０およびＶＢＩ２１１を図示する。フレーム２２０（例えばフレームＮ）は、伸長ＶＢＩ２１１がフレーム２２０に続くことを示すよう、またはフレーム２００に続くフレーム更新がないことを示すよう、選択的な数のホールドライン２３０と共にプラットフォーム１０によりパネル１８へ送信されてよい。ソースとシンクとの間のリンク（例えばリンク１６）は、伸長ＶＢＩ２１１の始点で遮断されてよく、伸長ＶＢＩ２１１の終点で（例えばＦＬＴ２４０を伴って等）再び立ち上げられてよい。
プラットフォーム１０は、部分的更新の前のＶＢＩ２１０の間において、フレーム更新のタイプ（例えば部分フレーム更新）およびフレーム更新についての情報（例えば、更新ブロックの数、各ブロックの開始点ピクセルおよび終点ピクセル等）をパネル１８に通知してよい。例えば、プラットフォーム１０は、ＶＢＩ２１０の間において、選択されたシンボルまたはコマンド２５０をインバンドで送信することにより、部分的更新（例えばフレームｎ'）をパネル１８に通知し得る。
プラットフォームは、次いで、プラットフォームとパネルとの間のリンクを介して部分フレーム更新に関連するデータをパネルへ送信し得る。例えば、プラットフォーム１０は、リンク１６を介して部分フレーム更新ブロック２７０をパネル１８へ送信し得る。
動作中、プラットフォーム１０とパネル１８との間のタイミングが不整合になる場合がある。例えば、伸長ＶＢＩ２１１の間において、パネル１８は、プラットフォーム１０とは独立のタイミングで（例えばタイマ２６に基づいて等）動作し得る。これにより、プラットフォーム１０のタイミングとパネル１８のタイミングとの間のずれに起因して、視覚的なアーチファクト（例えばティアリング等）が現れる場合がある。本開示は、そのような視認可能なアーチファクトが入ることを抑制するべく、プラットフォーム１０とパネル１８との間の周期的な同期を提供する。従来、プラットフォーム１０およびパネル１８は、フレーム更新のない期間の間に繰り返し起動して、繰り返しのフレームを送信することで、同期を維持していた。本開示は、同期を維持するべく、同期シンボルおよび／または同期データをプラットフォームからパネルへ送信することを提供する。本開示は、プラットフォーム１０が、ＶＢＩ２１０の間にインジケーション２５０に基づいて同期データがＶＢＩ２１０に続くことをパネル１８に通知し得ることを提供する。これにより、プラットフォームおよびパネルは、同期を維持するのにプラットフォーム１０およびパネル１８内のフレーム生成・復号回路全体を利用する必要がなくなることで、省電力機能の少なくとも一部を保ち得る。
例えば、図５は、同期シンボルが伝送されることをプラットフォーム１０がパネル１８に示す技法５００を図示する。具体的には、プラットフォーム１０は、ＶＢＩ２１０の後に同期シンボル２６０が伝送されることを、ＶＢＩ２１０の間にコマンドまたはシンボル２５０のアサーションを介して示し得る。これにより、プラットフォーム１０およびパネル１８は、同期シンボル２６０に基づいて互いのタイミングを同期し得る。いくつかの例において、同期シンボル２６０は、プラットフォーム１０とパネル１８との間のタイミング同期を提供するための既知の構成で伝送される選択されたシンボルであり得る。いくつかの例において、同期シンボル２６０は、プラットフォーム１０とパネル１８との間のタイミング同期を提供するよう伝送されるダミーデータであり得る。同期シンボルは、フレーム２２０またはフレーム２２０により示されるデータとの関係または関連を有しなくてよいが、その代わりに、フレーム２２０からの画像データの符号化および符号化を必要とすることなくタイミング同期を提供するべく伝送されることに留意されたい。
図６は、フレーム更新のタイプおよび／またはフレーム更新に関連する情報のインジケーションを通信するための論理フロー６００を示す。論理フロー６００は、例えばパネル１８に結合されたプラットフォーム１０などの、パネルに結合されたプラットフォームによって実装され得る。論理フロー６００は、判断ブロック６０５から開始し得る。判断ブロック６５０「フレーム更新が利用可能か？」において、プラットフォームは、フレーム更新が利用可能であるかを決定し得る。例えば、プラットフォーム１０は、更新フレーム２２０がパネル１８へ伝送可能であるかを決定し得る。論理フロー６００は、判断ブロック６０５から、ブロック６１０またはブロック６２０のいずれかへ続き得る。例えば、論理フロー６００は、利用可能な新たなフレーム更新がないとの決定に基づいて、判断ブロック６０５からブロック６１０へ続き得る。反対に、論理フロー６００は、フレーム更新がパネルへ伝送可能であるとの決定に基づいて、判断ブロック６０５からブロック６２０へ続き得る。
ブロック６１０「伸長ＶＢＩを継続」において、プラットフォームは、伸長ＶＢＩを継続し得る。例えば、プラットフォーム１０は、リンク１６をアクティブ化しないことによって伸長ＶＢＩ２１１を継続し得る。ブロック６２０「リンクがアクティブであることを確認」において、プラットフォームは、プラットフォームとパネルとの間のリンクがアクティブであることを確認し得る。例えば、プラットフォーム１０は、リンク１６がアクティブであることを確認し得る。いくつかの例において、ブロック６２０において、プラットフォーム１０は、ＦＬＴ手順を介してリンク１６をアクティブ化し得る。
ブロック６２０から判断ブロック６１５「更新が完全フレーム更新であるか？」へ続くと、プラットフォームは、更新が完全フレーム更新であるか（または部分フレーム更新であるか）を決定し得る。例えば、プラットフォーム１０は、フレーム２２０が前のフレームに対する完全な更新（例えばフレームｎ＋１等）であるか、または前のフレームに対する部分的更新（例えばフレームｎ'等）であるかを決定し得る。論理フロー６００は、判断ブロック６１５から、ブロック６３０またはブロック６５０のいずれかへ続き得る。例えば、論理フロー６００は、フレーム更新が完全フレーム更新であるとの決定に基づいて、判断ブロック６１５からブロック６３０へ続き得る。反対に、論理フロー６００は、フレーム更新が完全フレーム更新でないとの決定に基づいて、判断ブロック６１５からブロック６５０へ続き得る。
ブロック６３０「次のＶＢＩの間に完全フレーム更新を示す」において、プラットフォームは、次の更新が完全フレーム更新であることをパネルに示し得る。例えば、プラットフォーム１０は、フレーム更新が完全フレーム更新であることを、（例えばシンボル２５０を用いて等）ＶＢＩ２１０の間にパネル１８に示し得る。ブロック６４０「リンクを介して完全フレームをパネルへ伝送」へ続くと、プラットフォームは、プラットフォームとパネルとの間のリンクを介して完全フレーム更新をパネルへ伝送し得る。例えば、プラットフォーム１０は、リンク１６を介して完全フレーム更新２２０をパネル１８へ伝送し得る。
ブロック６５０「次のＶＢＩの間に部分フレーム更新を示す」において、プラットフォームは、次の更新が部分フレーム更新であることをパネルに示し得る。例えば、プラットフォーム１０は、フレーム更新が部分フレーム更新であることを、（例えばシンボル２５０を用いて等）ＶＢＩ２１０の間にパネル１８に示し得る。ブロック６６０「リンクを介して部分フレームデータをパネルへ伝送」へ続くと、プラットフォームは、プラットフォームとパネルとの間のリンクを介して部分フレーム更新に関連するデータをパネルへ伝送し得る。例えば、プラットフォーム１０は、リンク１６を介して部分フレーム更新ブロック２７０をパネル１８へ伝送し得る。
図７は、フレーム更新のタイプおよび／またはフレーム更新に関連する情報のインジケーションを受信するための論理フロー７００を示す。論理フロー７００は、例えばプラットフォーム１０に結合されたパネル１８などの、プラットフォームに結合されたパネルによって実装され得る。論理フロー７００は、ブロック７１０「ＶＢＩの間にフレーム更新のインジケーションをプラットフォームから受信」から開始し得、パネルは、ＶＢＩの間にフレーム更新のインジケーションをプラットフォームから受信し得る。例えば、パネル１８は、ＶＢＩ２１０の間にフレーム更新のインジケーション２５０をプラットフォーム１０から受信し得る。判断ブロック７１５へ続く。判断ブロック７１５「完全フレーム更新が示されたか？」において、パネルは、完全フレーム更新（または部分フレーム更新）が示されたかを決定し得る。例えば、パネル１８は、フレーム更新２２０が前のフレームに対する完全な更新（例えばフレームｎ＋１等）であること、または前のフレームに対する部分的更新（例えばフレームｎ'等）であることのどちらをプラットフォーム１０が（例えばシンボル２５０を介して等）示したかを決定し得る。論理フロー７００は、判断ブロック７１５から、ブロック７２０または判断ブロック７２５のいずれかへ続き得る。例えば、論理フロー７００は、フレーム更新が完全フレーム更新でないとのインジケーションに基づいて、判断ブロック７１５からブロック７２０へ続き得る。反対に、論理フロー７００は、フレーム更新が完全フレーム更新であるとのインジケーションに基づいて、判断ブロック７１５から判断ブロック７２５へ続き得る。
ブロック７２０「部分フレーム更新ブロックの数を決定」において、パネルは、部分フレーム更新ブロックの数を決定し得る。例えば、パネル１８は、インジケーション２５０から部分フレーム更新ブロック２７０の数を決定し得る。ブロック７３０「部分フレーム更新ブロックを受信」へ続くと、パネルは、部分フレーム更新ブロックをプラットフォームから受信し得る。例えば、パネル１８は、部分フレーム更新が示されたＶＢＩ２１０の後に、部分フレーム更新ブロック２７０を受信し得る。ブロック７４０「部分フレーム更新ブロックに基づいてフレームデータを更新」へ続くと、パネルは、部分フレーム更新ブロックに基づいて更新を行い得る。例えば、パネルは、部分フレーム更新ブロックおよび／またはキャッシュされたフレームデータに基づいて表示画像をリフレッシュし得る。例えば、部分的更新および完全フレームキャッシュに基づいて、完全な画像がリフレッシュされ得る。いくつかの例において、パネル１８は、キャッシュされたフレームの部分を部分フレーム更新データで置き換え得る。
判断ブロック７２５「完全フレーム更新の数が示されたか？」において、パネルは、いくつかの完全フレーム更新がプラットフォームによって示されたかを決定し得る。例えば、パネル１８は、いくつの完全フレーム更新が準備されているかをプラットフォーム１０が（例えば２５０において）示したかを決定し得る。論理フロー７００は、判断ブロック７２５から、ブロック７５０またはブロック７６０のいずれかへ続き得る。例えば、論理フロー７００は、複数の完全フレーム更新が利用可能であるとのインジケーションに基づいて、判断ブロック７２５からブロック７５０へ続き得る。反対に、論理フロー７００は、複数の完全フレーム更新のインジケーションがないことに基づいて、判断ブロック７２５から判断ブロック７６０へ続き得る。
ブロック７５０「示された完全フレーム更新の数に基づいて電力管理機能をスケジューリング」において、パネルは、ＶＢＩ２１０においてプラットフォームにより示される完全フレーム更新の数に基づいて、電力管理ファンクション（例えば、電力ゲーティング素子、セルフリフレッシュ等）をスケジューリングし得る。論理フロー７００は、ブロック７５０からブロック７６０へ続き得る。ブロック７６０「完全フレーム更新を受信」において、パネルは、完全フレーム更新をプラットフォームから受信し得る。例えば、パネル１８は、リンク１６を介して完全フレーム更新２２０をプラットフォーム１０から受信し得る。
図８は、記憶媒体２０００の一実施形態を示す。記憶媒体２０００は、製造品（ａｒｔｉｃｌｅ ｏｆ ｍａｎｕｆａｃｔｕｒｅ）を含んでよい。いくつかの例において、記憶媒体２０００は、光ストレージ、磁気ストレージまたは半導体ストレージなどの、任意の非一時的コンピュータ可読媒体または機械可読媒体を含んでよい。記憶媒体２０００は、様々なタイプのコンピュータ実行可能命令（例えば２００２）を格納してよい。記憶媒体２０００は、技法２００を実装するための様々なタイプのコンピュータ実行可能命令を格納してよい。記憶媒体２０００は、技法３００を実装するための様々なタイプのコンピュータ実行可能命令を格納してよい。記憶媒体２０００は、技法４００を実装するための様々なタイプのコンピュータ実行可能命令を格納してよい。記憶媒体２０００は、技法５００を実装するための様々なタイプのコンピュータ実行可能命令を格納してよい。記憶媒体２０００は、論理フロー６００を実装するための様々なタイプのコンピュータ実行可能命令を格納してよい。記憶媒体２０００は、論理フロー７００を実装するための様々なタイプのコンピュータ実行可能命令を格納してよい。
コンピュータ可読または機械可読記憶媒体の例は、揮発性メモリまたは不揮発性メモリ、取り外し可能または取り外し不可能メモリ、消去可能または消去不可能メモリ、および書き込み可能または再書き込み可能メモリ等を含む、電子データを格納可能な任意の有形の媒体を含んでよい。コンピュータ実行可能命令の例は、ソースコード、コンパイラ型コード、インタプリタ型コード、実行可能コード、静的コード、動的コード、オブジェクト指向コード、および視覚的コード等のような任意の適したタイプのコードを含んでよい。これらの例は、この文脈に限定されるものではない。
図９は、例示的なシステムの実施形態の図であり、様々な要素を含み得るプラットフォーム３０００を図示する。例として、この図は、プラットフォーム（システム）３０００が、プロセッサ／グラフィクスコア３００２、チップセット３００４、入出力（Ｉ／Ｏ）デバイス３００６、ランダムアクセスメモリ（ＲＡＭ）（ダイナミックＲＡＭ（ＤＲＡＭ）など）３００８、およびリードオンリメモリ（ＲＯＭ）３０１０、パネル３０２０（例えばパネル１８等）ならびに様々な他のプラットフォームコンポーネント３０１４（例えば、ファン、クロスフローブロワ、ヒートシンク、ＤＴＭシステム、冷却システム、筐体、および通気孔等）を含んでよいことを図示する。システム３０００はまた、無線通信チップ３０１６およびグラフィクスデバイス３０１８を含んでよい。ただし、実施形態はこれらの要素に限定されるものではない。
図示のとおり、Ｉ／Ｏデバイス３００６、ＲＡＭ３００８、ＲＯＭ３０１０は、チップセット３００４を通してプロセッサ３００２に結合される。チップセット３００４は、バス３０１２によりプロセッサ３００２に結合されてよい。したがって、バス３０１２は複数のラインを含んでよい。
プロセッサ３００２は、１または複数のプロセッサコアを含む中央処理ユニットであってよく、任意の数のプロセッサコアを有する任意の数のプロセッサを含んでよい。プロセッサ３００２は、例えば、ＣＰＵ、マルチ処理ユニット、縮小命令セットコンピュータ（ＲＩＳＣ）、パイプラインを有するプロセッサ、複合命令セットコンピュータ（ＣＩＳＣ）、およびデジタルシグナルプロセッサ（ＤＳＰ）等のような任意のタイプの処理ユニットを含んでよい。いくつかの実施形態において、プロセッサ３００２は、別個の集積回路チップ上に配置された複数の別個のプロセッサであってよい。いくつかの実施形態において、プロセッサ３００２は内蔵グラフィクスを有するプロセッサであってよいが、他の実施形態においては、プロセッサ３００２は１または複数のグラフィクスコアであってよい。
いくつかの実施形態は、その派生語も併せ、「１つの実施形態」または「一実施形態」といった表現を用いて説明される場合がある。これらの用語は、その実施形態に関して説明される特徴、構造または特性が少なくとも１つの実施形態に含まれることを意味する。本明細書の様々な箇所における、「１つの実施形態において」という文言の記載は、必ずしもその全てが同じ実施形態を指すものではない。さらに、いくつかの実施形態は、その派生語も併せ、「結合される」および「接続される」といった表現を用いて説明される場合がある。これらの用語は、必ずしも互いに同義語であることを意図するものではない。例えば、いくつかの実施形態は、２つ以上の要素が互いと直接に物理的または電気的に接触することを示すものとして、「接続される」および／または「結合される」といった用語を用いて説明されてよい。ただし、「結合される」という用語は、２つ以上の要素が互いと直接接触しないものの、互いと協働または相互作用はすることを意味してもよい。さらに、異なる実施形態に属する態様または要素が組み合わされてよい。
本開示の要約は、読者が技術的開示の本質を速やかに把握できるように提供されていることを協調する。これは、特許請求の範囲の適用範囲または意味についての解釈または限定には用いられないという理解のもとで提出されるものである。加えて、上述の詳細な説明において、本開示を簡素化する目的で、様々な特徴が１つの実施形態にグループ化されている。この開示方法は、特許請求の対象となる実施形態が、各請求項に明記されるものよりも多くの特徴を要求するとの意図を反映するものとして解釈されるべきではない。むしろ、以下の特許請求の範囲が反映するとおり、発明の対象は、１つの開示される実施形態の全ての特徴よりも少ない特徴で成立する。よって、ここに以下の特許請求の範囲を、各請求項が別個の実施形態として独立したものとして、詳細な説明に組み込む。添付の特許請求の範囲において、「ｉｎｃｌｕｄｉｎｇ」および「ｉｎ ｗｈｉｃｈ」といった用語を、それぞれ「ｃｏｍｐｒｉｓｉｎｇ」および「ｗｈｅｒｅｉｎ」といった各用語に相当する平易な英語（Ｐｌａｉｎ－Ｅｎｇｌｉｓｈ）として用いる。また、「第１」、「第２」、および「第３」等の用語は、単に標示として用いられており、それらの対象に数値的な要件を課すことを意図するものではない。
上記の内容は、開示されるアーキテクチャの例を含む。当然ながら、構成要素および／または方法論のすべての考えられ得る組み合わせを説明することは不可能であるが、当業者であれば、多数のさらなる組み合わせおよび変形が可能であることを認識し得る。したがって、この新規なアーキテクチャは、添付の特許請求の範囲の主旨および適用範囲に属するそのようなあらゆる変更、修正およびバリエーションを包含することが意図されている。ここで、詳細な開示は、さらなる実施形態に関連する例の提供に移る。以下に提供する例は、限定を意図するものではない。
例１。ディスプレイインターコネクトを介してフレーム更新をパネルへ送信する送信機と、上記送信機に結合されたプロセッサであって、上記プロセッサは、上記送信機に、情報要素を垂直帰線期間（ＶＢＩ）の間に上記パネルへ送信させ、上記情報要素は、フレーム更新のインジケーションを含む、プロセッサとを備える、装置。
例２。上記プロセッサは、上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定する、例１に記載の装置。
例３。上記プロセッサは、上記フレーム更新が完全フレーム更新であるとの決定に基づいて、上記送信機に、上記フレーム更新が完全フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例２に記載の装置。
例４。上記プロセッサは、完全フレーム更新の数を決定する、例３に記載の装置。
例５。上記プロセッサは、上記送信機に、上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例４に記載の装置。
例６。上記プロセッサは、上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記送信機に、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例２に記載の装置。
例７。上記プロセッサは、上記送信機に、上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例６に記載の装置。
例８。上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、例７に記載の装置。
例９。上記送信機に結合されたディスプレイインターフェースを備え、上記ディスプレイインターフェースは、上記ディスプレイインターコネクトに結合する、例１に記載の装置。
例１０。上記ディスプレイインターフェースは、ディスプレイポートインターフェースまたは組み込みディスプレイポートインターフェースを含む、例９に記載の装置。
例１１。フレーム更新のインジケーションを含む情報要素を、画像ソースから画像シンクへ垂直帰線期間（ＶＢＩ）の間に送信する段階と、上記フレーム更新を上記画像ソースから上記画像シンクへ送信する段階とを備える、方法。
例１２。上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定する段階を備える、例１１に記載の方法。
例１３。上記フレーム更新が完全フレーム更新であるとの決定に基づいて、上記フレーム更新が完全フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信する段階を備える、例１２に記載の方法。
例１４。 完全フレーム更新の数を決定する段階を備える、例１３に記載の方法。
例１５。上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信する段階を備える、例１４に記載の方法。
例１６。上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信する段階を備える、例１２に記載の方法。
例１７。上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信する段階を備える、例１２に記載の方法。
例１８。上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、例１７に記載の方法。
例１９。命令を備える少なくとも１つの機械可読記憶媒体であって、上記命令は、ディスプレイインターコネクトを介してパネルに結合されたプラットフォームにおけるプロセッサにより実行されると、上記プロセッサに、上記パネルへの情報要素を、上記ディスプレイインターコネクトを介して上記パネルへ垂直帰線期間（ＶＢＩ）の間に送信することであって、上記情報要素は、フレーム更新のインジケーションを含む、ことと、上記フレーム更新を、上記ディスプレイインターコネクトを介して上記パネルへ送信することとを行わせる、少なくとも１つの機械可読記憶媒体。
例２０。上記プロセッサに、上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定することをさらに行わせる命令を備える、例１９に記載の少なくとも１つの機械可読記憶媒体。
例２１。上記プロセッサに、上記フレーム更新が完全フレーム更新であるとの決定に基づいて、完全フレーム更新の数を決定することと、上記フレーム更新が完全フレーム更新であるとのインジケーションおよび上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信することとをさらに行わせる命令を備える、例２０に記載の少なくとも１つの機械可読記憶媒体。
例２２。上記プロセッサに、上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信することをさらに行わせる命令を備える、例２０に記載の少なくとも１つの機械可読記憶媒体。
例２３。上記プロセッサに、上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信することをさらに行わせる命令を備える、例２２に記載の少なくとも１つの機械可読記憶媒体。
例２４。上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、例２３に記載の少なくとも１つの機械可読記憶媒体。
例２５。上記ディスプレイインターフェースは、ディスプレイポートインターフェースまたは組み込みディスプレイポートインターフェースを含む、例１９に記載の少なくとも１つの機械可読記憶媒体。
例２６。フレーム更新のインジケーションを含む情報要素を、画像ソースから画像シンクへ垂直帰線期間（ＶＢＩ）の間に送信するための手段と、上記フレーム更新を上記画像ソースから上記画像シンクへ送信するための手段とを備える、装置。
例２７。上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定するための手段を備える、例２６に記載の装置。
例２８。上記フレーム更新が完全フレーム更新であるとの決定に基づいて、上記フレーム更新が完全フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信するための手段を備える、例２７に記載の装置。
例２９。完全フレーム更新の数を決定するための手段を備える、例２８に記載の装置。
例３０。上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信するための手段を備える、例２９に記載の装置。
例３１。上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信するための手段を備える、例２７に記載の装置。
例３２。上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信するための手段を備える、例３１に記載の装置。
例３３。上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、例３２に記載の装置。
例３４。パネルと、ディスプレイインターコネクトを介して上記パネルに結合されたプラットフォームとを備えるシステムであって、上記プラットフォームは、上記ディスプレイインターコネクトを介してフレーム更新を上記パネルへ送信する送信機と、上記送信機に結合されたプロセッサであって、上記プロセッサは、上記送信機に、情報要素を垂直帰線期間（ＶＢＩ）の間に上記パネルへ送信させ、上記情報要素は、フレーム更新のインジケーションを含む、プロセッサとを含む、システム。
例３５。上記プロセッサは、上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定する、例３４に記載のシステム。
例３６。上記プロセッサは、上記フレーム更新が完全フレーム更新であるとの決定に基づいて、上記送信機に、上記フレーム更新が完全フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例３５に記載のシステム。
例３７。上記プロセッサは、完全フレーム更新の数を決定する、例３６に記載のシステム。
例３８。上記プロセッサは、上記送信機に、上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例３７に記載のシステム。
例３９。上記プロセッサは、上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記送信機に、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例３５に記載のシステム。
例４０。上記プロセッサは、上記送信機に、上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、例３９に記載のシステム。
例４１。上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、例４０に記載のシステム。
例４２。上記送信機に結合されたディスプレイインターフェースを備え、上記ディスプレイインターフェースは、上記ディスプレイインターコネクトに結合する、例３４に記載のシステム。
例４３。上記ディスプレイインターフェースは、ディスプレイポートインターフェースまたは組み込みディスプレイポートインターフェースを含む、例４２に記載のシステム。
［項目１］
ディスプレイインターコネクトを介してフレーム更新をパネルへ送信する送信機と、
上記送信機に結合されたプロセッサであって、上記プロセッサは、上記送信機に、情報要素を垂直帰線期間（ＶＢＩ）の間に上記パネルへ送信させ、上記情報要素は、フレーム更新のインジケーションを含む、プロセッサと
を備える、装置。
［項目２］
上記プロセッサは、上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定する、項目１に記載の装置。
［項目３］
上記プロセッサは、上記フレーム更新が完全フレーム更新であるとの決定に基づいて、上記送信機に、上記フレーム更新が完全フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、項目２に記載の装置。
［項目４］
上記プロセッサは、完全フレーム更新の数を決定する、項目３に記載の装置。
［項目５］
上記プロセッサは、上記送信機に、上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、項目４に記載の装置。
［項目６］
上記プロセッサは、上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記送信機に、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、項目２に記載の装置。
［項目７］
上記プロセッサは、上記送信機に、上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、項目６に記載の装置。
［項目８］
上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、項目７に記載の装置。
［項目９］
上記送信機に結合されたディスプレイインターフェースを備え、上記ディスプレイインターフェースは、上記ディスプレイインターコネクトに結合する、項目１に記載の装置。
［項目１０］
上記ディスプレイインターフェースは、ディスプレイポートインターフェースまたは組み込みディスプレイポートインターフェースを含む、項目９に記載の装置。
［項目１１］
フレーム更新のインジケーションを含む情報要素を、画像ソースから画像シンクへ垂直帰線期間（ＶＢＩ）の間に送信する段階と、
上記フレーム更新を上記画像ソースから上記画像シンクへ送信する段階と
を備える、方法。
［項目１２］
上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定する段階を備える、項目１１に記載の方法。
［項目１３］
上記フレーム更新が完全フレーム更新であるとの決定に基づいて、上記フレーム更新が完全フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信する段階を備える、項目１２に記載の方法。
［項目１４］
完全フレーム更新の数を決定する段階を備える、項目１３に記載の方法。
［項目１５］
上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信する段階を備える、項目１４に記載の方法。
［項目１６］
上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信する段階を備える、項目１２に記載の方法。
［項目１７］
上記プロセッサは、上記送信機に、上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信させる、項目６に記載の方法。
［項目１８］
上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、項目１７に記載の方法。
［項目１９］
命令を備える少なくとも１つの機械可読記憶媒体であって、上記命令は、ディスプレイインターコネクトを介してパネルに結合されたプラットフォームにおけるプロセッサにより実行されると、上記プロセッサに、
上記パネルへの情報要素を、上記ディスプレイインターコネクトを介して上記パネルへ垂直帰線期間（ＶＢＩ）の間に送信することであって、上記情報要素は、フレーム更新のインジケーションを含む、ことと、
上記フレーム更新を、上記ディスプレイインターコネクトを介して上記パネルへ送信することと
を行わせる、少なくとも１つの機械可読記憶媒体。
［項目２０］
上記プロセッサに、上記フレーム更新が完全フレーム更新であるか部分フレーム更新であるかを決定することをさらに行わせる命令を備える、項目１９に記載の少なくとも１つの機械可読記憶媒体。
［項目２１］
上記プロセッサに、上記フレーム更新が完全フレーム更新であるとの決定に基づいて、
完全フレーム更新の数を決定することと、
上記フレーム更新が完全フレーム更新であるとのインジケーションおよび上記決定された完全フレーム更新の数のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信することと
をさらに行わせる命令を備える、
項目２０に記載の少なくとも１つの機械可読記憶媒体。
［項目２２］
上記プロセッサに、上記フレーム更新が部分フレーム更新であるとの決定に基づいて、上記フレーム更新が部分フレーム更新であるとのインジケーションを含む上記情報要素を上記ＶＢＩの間に送信することをさらに行わせる命令を備える、項目２０に記載の少なくとも１つの機械可読記憶媒体。
［項目２３］
上記プロセッサに、上記部分フレーム更新の属性のインジケーションを含む上記情報要素を上記ＶＢＩの間に送信することをさらに行わせる命令を備える、項目２２に記載の少なくとも１つの機械可読記憶媒体。
［項目２４］
上記属性は、部分フレーム更新ブロックの数、または上記部分フレーム更新の開始点ピクセルおよび終点ピクセルのうち少なくとも１つを含む、項目２３に記載の少なくとも１つの機械可読記憶媒体。
［項目２５］
上記ディスプレイインターフェースは、ディスプレイポートインターフェースまたは組み込みディスプレイポートインターフェースを含む、項目１９に記載の少なくとも１つの機械可読記憶媒体。

Claims (20)

  1. プロセッサと、
    前記プロセッサに結合された送信機であって、前記送信機は、垂直帰線期間の間に、１または複数のシンボルをディスプレイパネルに送信し、前記１または複数のシンボルは、前記垂直帰線期間の後に送信されるフレーム更新が、完全フレームまたは部分フレームのいずれであるかを示す、送信機とを備える
    装置。
  2. 前記送信機は、前記垂直帰線期間の直後のフレーム更新期間に前記フレーム更新を更に送信する
    請求項１に記載の装置。
  3. 前記送信機は、後続の垂直帰線期間の持続期間を示す１または複数のシンボルを更に送信する
    請求項１または２に記載の装置。
  4. 前記送信機と前記ディスプレイパネルとの間のリンクは、前記後続の垂直帰線期間の少なくとも一部の間停止される
    請求項３に記載の装置。
  5. 前記後続の垂直帰線期間の前記持続期間は、前記ディスプレイパネルの最小リフレッシュレートに対応する
    請求項３または４に記載の装置。
  6. 前記後続の垂直帰線期間の前記持続期間は、前記ディスプレイパネルの最小リフレッシュレートでの垂直帰線期間の持続期間より長い
    請求項３から５のいずれか一項に記載の装置。
  7. 前記１または複数のシンボルをディスプレイパネルに送信することは、
    第１のパケットを前記ディスプレイパネルに送信することであって、前記第１のパケットは、前記送信機が前記垂直帰線期間の後に前記フレーム更新を送信することを示す、送信することと、
    前記第１のパケットとは異なる第２のパケットを前記ディスプレイパネルに送信することであって、前記第２のパケットは、前記フレーム更新が、完全フレームまたは部分フレームのいずれであるかを示す、送信することとを含む
    請求項１から６のいずれか一項に記載の装置。
  8. 前記１または複数のシンボルをディスプレイパネルに送信することは、パケットを前記ディスプレイパネルに送信することを含み、
    前記パケットは、前記送信機が前記垂直帰線期間の後に前記フレーム更新を送信することを示し、かつ前記フレーム更新が、完全フレームまたは部分フレームのいずれであるかを示す
    請求項１から７のいずれか一項に記載の装置。
  9. 前記ディスプレイパネルをさらに備え、
    前記ディスプレイパネルは、前記垂直帰線期間の間に、前記送信機から前記１または複数のシンボルを受信し、前記垂直帰線期間の後に、前記フレーム更新を受信する
    請求項１から８のいずれか一項に記載の装置。
  10. 前記送信機はさらに、１または複数の伸長垂直帰線期間の間に、１または複数の同期シンボルを送信する
    請求項１から９のいずれか一項に記載の装置。
  11. プロセッサに結合された送信機が、垂直帰線期間の間に、１または複数のシンボルをディスプレイパネルに送信する段階を備え、
    前記１または複数のシンボルは、前記垂直帰線期間の後に送信されるフレーム更新が、完全フレームまたは部分フレームのいずれであるかを示す
    方法。
  12. 前記送信機が、前記垂直帰線期間の直後のフレーム更新期間に前記フレーム更新を送信する段階を更に備える
    請求項１１に記載の方法。
  13. 前記送信機が、後続の垂直帰線期間の持続期間を示す１または複数のシンボルを送信する段階を更に備える
    請求項１１または１２に記載の方法。
  14. 前記送信機と前記ディスプレイパネルとの間のリンクを前記後続の垂直帰線期間の少なくとも一部の間停止する段階を更に備える
    請求項１３に記載の方法。
  15. 前記後続の垂直帰線期間の前記持続期間は、前記ディスプレイパネルの最小リフレッシュレートに対応する
    請求項１３または１４に記載の方法。
  16. 前記後続の垂直帰線期間の前記持続期間は、前記ディスプレイパネルの最小リフレッシュレートでの垂直帰線期間の持続期間より長い
    請求項１３から１５のいずれか一項に記載の方法。
  17. 前記１または複数のシンボルをディスプレイパネルに送信する段階は、
    第１のパケットを前記ディスプレイパネルに送信する段階であって、前記第１のパケットは、前記送信機が前記垂直帰線期間の後に前記フレーム更新を送信することを示す、送信する段階と、
    前記第１のパケットとは異なる第２のパケットを前記ディスプレイパネルに送信する段階であって、前記第２のパケットは、前記フレーム更新が、完全フレームまたは部分フレームのいずれであるかを示す、送信する段階とを含む
    請求項１１から１６のいずれか一項に記載の方法。
  18. 前記１または複数のシンボルをディスプレイパネルに送信する段階は、パケットを前記ディスプレイパネルに送信する段階を含み、
    前記パケットは、前記送信機が前記垂直帰線期間の後に前記フレーム更新を送信することを示し、かつ前記フレーム更新が、完全フレームまたは部分フレームのいずれであるかを示す
    請求項１１から１７のいずれか一項に記載の方法。
  19. 前記ディスプレイパネルが、前記垂直帰線期間の間に、前記送信機から前記１または複数のシンボルを受信する段階と、
    前記ディスプレイパネルが、前記垂直帰線期間の後に、前記フレーム更新を受信する段階とを更に備える
    請求項１１から１８のいずれか一項に記載の方法。
  20. 前記送信機が、１または複数の伸長垂直帰線期間の間に、１または複数の同期シンボルを送信する段階を更に備える
    請求項１１から１９のいずれか一項に記載の方法。
JP2022128103A 2017-12-29 2022-08-10 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張 Active JP7447196B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/858,025 US10665210B2 (en) 2017-12-29 2017-12-29 Extending asynchronous frame updates with full frame and partial frame notifications
US15/858,025 2017-12-29
JP2018192901A JP7310063B2 (ja) 2017-12-29 2018-10-11 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018192901A Division JP7310063B2 (ja) 2017-12-29 2018-10-11 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張

Publications (2)

Publication Number Publication Date
JP2022169633A true JP2022169633A (ja) 2022-11-09
JP7447196B2 JP7447196B2 (ja) 2024-03-11

Family

ID=65231151

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018192901A Active JP7310063B2 (ja) 2017-12-29 2018-10-11 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張
JP2022128103A Active JP7447196B2 (ja) 2017-12-29 2022-08-10 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018192901A Active JP7310063B2 (ja) 2017-12-29 2018-10-11 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張

Country Status (4)

Country Link
US (3) US10665210B2 (ja)
JP (2) JP7310063B2 (ja)
CN (2) CN115580688A (ja)
DE (1) DE102018130365A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11375253B2 (en) * 2019-05-15 2022-06-28 Intel Corporation Link bandwidth improvement techniques
US11062674B2 (en) 2019-06-28 2021-07-13 Intel Corporation Combined panel self-refresh (PSR) and adaptive synchronization systems and methods
CN113742381B (zh) * 2021-08-30 2023-07-25 欧电云信息科技(江苏)有限公司 缓存获取方法、设备和计算机可读介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013545156A (ja) * 2010-09-24 2013-12-19 インテル・コーポレーション 表示動作を制御する技術

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003111037A (ja) * 2001-09-28 2003-04-11 Asahi National Broadcasting Co Ltd データパケット変換方法
US8179388B2 (en) * 2006-12-15 2012-05-15 Nvidia Corporation System, method and computer program product for adjusting a refresh rate of a display for power savings
JP4850689B2 (ja) * 2006-12-22 2012-01-11 キヤノン株式会社 画像処理装置、画像処理方法、画像処理プログラム並びに記憶媒体
KR100884400B1 (ko) * 2007-01-23 2009-02-17 삼성전자주식회사 영상처리장치 및 그 방법
US8274501B2 (en) * 2008-11-18 2012-09-25 Intel Corporation Techniques to control self refresh display functionality
US8643658B2 (en) * 2009-12-30 2014-02-04 Intel Corporation Techniques for aligning frame data
US8749568B2 (en) * 2010-01-11 2014-06-10 Apple Inc. Parameter FIFO
TWI428892B (zh) * 2010-05-19 2014-03-01 Mstar Semiconductor Inc 用於三維顯示裝置以及相關的三維眼鏡的控制裝置
US9165537B2 (en) * 2011-07-18 2015-10-20 Nvidia Corporation Method and apparatus for performing burst refresh of a self-refreshing display device
CN105022540B (zh) * 2011-09-07 2018-11-09 辛纳普蒂克斯公司 非显示更新时间期间的电容性感测
US8797340B2 (en) * 2012-10-02 2014-08-05 Nvidia Corporation System, method, and computer program product for modifying a pixel value as a function of a display duration estimate
KR20140099135A (ko) * 2013-02-01 2014-08-11 삼성전자주식회사 이미지의 부분 프레임을 업데이트 하는 시스템 온 칩 및 그 동작방법
US10096080B2 (en) * 2014-06-27 2018-10-09 Intel Corporation Power optimization with dynamic frame rate support
JP6321213B2 (ja) 2014-12-08 2018-05-09 シャープ株式会社 表示制御装置、表示装置、および表示制御方法
KR102316983B1 (ko) * 2015-04-30 2021-10-25 엘지디스플레이 주식회사 표시장치
JP6085739B1 (ja) 2016-04-12 2017-03-01 株式会社セレブレクス 低消費電力表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013545156A (ja) * 2010-09-24 2013-12-19 インテル・コーポレーション 表示動作を制御する技術

Also Published As

Publication number Publication date
DE102018130365A1 (de) 2019-07-04
US20190043458A1 (en) 2019-02-07
US10665210B2 (en) 2020-05-26
CN115580688A (zh) 2023-01-06
US20220375436A1 (en) 2022-11-24
JP7447196B2 (ja) 2024-03-11
US20210110797A1 (en) 2021-04-15
JP2019122024A (ja) 2019-07-22
JP7310063B2 (ja) 2023-07-19
CN110035200A (zh) 2019-07-19

Similar Documents

Publication Publication Date Title
JP7447196B2 (ja) 完全フレーム通知および部分フレーム通知を用いた非同期フレーム更新の拡張
US10559285B2 (en) Asynchronous single frame update for self-refreshing panels
JP4917106B2 (ja) 電力効率の優れたディスプレイのための方法、ディスプレイ、グラフィック・システムおよびコンピュータ・システム
US10096080B2 (en) Power optimization with dynamic frame rate support
JP5748761B2 (ja) ディスプレイ出力スタッタのための方法及び装置
TW201303849A (zh) 支援耦接至圖形控制器的自更新顯示器的方法和裝置
US11132962B2 (en) Data transmission method, timing controller, source driver, and data transmission system
JP2010156970A (ja) ハイブリッド・グラフィック・ディスプレイ電力管理
US20230064642A1 (en) Co-existence of full frame and partial frame idle image updates
US11763414B2 (en) Glitchless GPU switching at a multiplexer
WO2021139691A1 (zh) 用于控制显示屏的显示频率的方法、装置及电子设备
CN114647392A (zh) 用于显示端口的高级链路功率管理
KR102681504B1 (ko) 풀 프레임 및 부분 프레임 유휴 이미지 업데이트의 공존
US11005907B2 (en) Single stream format for multiple display modes
US20190333462A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240228

R150 Certificate of patent or registration of utility model

Ref document number: 7447196

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150