CN102692991A - 协调多个电路中的性能参数 - Google Patents

协调多个电路中的性能参数 Download PDF

Info

Publication number
CN102692991A
CN102692991A CN2012100094565A CN201210009456A CN102692991A CN 102692991 A CN102692991 A CN 102692991A CN 2012100094565 A CN2012100094565 A CN 2012100094565A CN 201210009456 A CN201210009456 A CN 201210009456A CN 102692991 A CN102692991 A CN 102692991A
Authority
CN
China
Prior art keywords
frequency
clock
energy gap
circuit
performance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012100094565A
Other languages
English (en)
Other versions
CN102692991B (zh
Inventor
E·P·麦克尼吉
T·J·米利特
J·P·德塞里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Computer Inc filed Critical Apple Computer Inc
Publication of CN102692991A publication Critical patent/CN102692991A/zh
Application granted granted Critical
Publication of CN102692991B publication Critical patent/CN102692991B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B67—OPENING, CLOSING OR CLEANING BOTTLES, JARS OR SIMILAR CONTAINERS; LIQUID HANDLING
    • B67C—CLEANING, FILLING WITH LIQUIDS OR SEMILIQUIDS, OR EMPTYING, OF BOTTLES, JARS, CANS, CASKS, BARRELS, OR SIMILAR CONTAINERS, NOT OTHERWISE PROVIDED FOR; FUNNELS
    • B67C11/00—Funnels, e.g. for liquids
    • B67C11/02—Funnels, e.g. for liquids without discharge valves
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

描述了用于协调多个域中的性能参数的系统和方法。在一个实施例中，一种方法包括：接收用以改变电子电路的状态的请求，其中所述电路包括第一域和第二域；基于所述请求，将用于所述第一域的第一电路的第一参数修改为第一修改参数；以及基于所述请求，将用于所述第二域的第二电路的第二参数修改为第二修改参数。在一些情况下，参数可以包括时钟频率。在其他情况下，参数可以包括电压。在一些实施例中，系统可以实现为逻辑电路和/或芯片上系统(SoC)。适于采用这些系统的设备例如包括台式和膝上型计算机、平台计算机、网络设备、移动电话、个人数字助理、电子书阅读器、电视机和游戏控制台。

Description

协调多个电路中的性能参数
技术领域
本公开涉及计算机系统领域，更具体地涉及用于协调多个电路中的性能参数的系统和方法。
背景技术
随着内置于集成电路或“芯片”中的晶体管的数量持续增多，功率管理的重要性变得更加明显。实际上，功率管理通常是很多电子设备的设计中的关键要求。例如，在便携式设备的情况下，功率管理技术可以提高电池寿命，并因此提高产品的实用性。此外，即使在特定设备没有依赖于电池工作的情况下，管理功耗可能具有众多益处。例如，除了减小能耗，功率管理还可以降低给定设备生成的热量，进而改善其冷却要求。
作为管理集成电路中的功率和性能权衡的一部分，可以改变集成电路上的各种部件的性能状态。例如，可以改变各种部件采用的时钟的时钟频率。管理多个部件上的变化可能难以正确实施。
发明内容
本说明书公开了可以在各种环境(例如包括关于实施功率管理机制的计算设备)下采用的系统和方法。在一些实施例中，本文公开的系统和方法可以在芯片上系统(SoC)或者专用集成电路(ASIC)上实施，以使得若干硬件部件可以集成在单个电路内。适于采用这些系统和方法的电子设备的示例包括但不限于台式计算机、膝上型计算机、平板计算机、网络设备、移动电话、个人数字助理(PDA)、电子书阅读器、电视机、视频游戏控制台，等等。
在一些实施例中，一种方法可以包括接收用以改变电路、部件或设备的状态的请求，其中所述电路具有两个或更多个性能域。这两个或更多个性能域可以包括电路、部件或设备的可被配置为以不同的性能水平操作的区域。功率管理机构可以提供在各种性能水平或状态之间切换的能力。例如，当设备处于第一状态时，第一性能域可以以第一时钟频率或电压操作，而第二性能域可以以第二时钟频率或电压操作。而且，当设备处于第二状态时，这些性能域可以以修改的频率或电压进行操作。还可以改变性能域的其他参数。
在接收到状态改变请求时，所述方法可以例如包括：将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率，并将用于所述第二性能域的第二时钟的第二频率修改为第二修改频率。在一些实施例中，第二修改频率可以独立于第一修改频率。在其他实施例中，第二修改频率可以不同于第一修改频率且不是第一修改频率的倍数。
在特定实施例中，状态改变请求可以包括写入到单个寄存器中的值或指示，并且该值或指示可以被使用以查找或者以其他方式得出用于将第一和第二频率分别切换到第一和第二修改频率(或电压)的配置参数。在一个示例中，该方法可以访问性能状态表，该性能状态表由所述指示索引，并包括由特定组时钟发生器采用的配置参数，所述特定组时钟发生器将时钟信号提供给它们对应的性能域。在另一示例中，性能状态表可以包括由特定组电压源采用的配置参数，所述特定组电压源将电压提供给它们对应的性能域。性能状态表还可以包括各种其他配置参数。
在一些实施例中，修改时钟频率可以包括：指示时钟发生器以将时钟输入从第一输入或源重新配置到第二输入或源。在其他实施例中，修改时钟频率可以包括：指示时钟发生器以重新配置时钟除数(divisor)。在还有其他实施例中，修改电压可以包括指示电源电路切换到不同的输入或输出。在这些实施例的每一个中，性能状态表还可以指示底层的(underlying)指令(例如，所选择的源、除数值，等等)，该底层的指令使得时钟发生器或电压源电路改变其工作模式。
因此，在一些情况下，采用性能状态表可以允许软件使得特定电路或性能域进入期望的性能状态，而软件不必提供和/或管理实现特定底层改变所需的特定配置参数。在其他情况下，性能状态表可以针对设备的给定状态存储用以将设备的性能域或电路中的每一个置于适当或期望状态内的各种配置参数。结果，软件可以以减少数量的命令使得整个设备(或其子集)立即进入给定状态。
在一些实施例中，芯片上系统(SoC)包括处理器和耦接到所述处理器的逻辑电路。该逻辑电路被配置为响应于将SoC置于给定状态的请求而得出第一频率和第二频率，其中第二频率独立于第一频率。逻辑电路还被配置为使得用于SoC的第一域的第一时钟电路提供第一频率的第一时钟，并使得用于SoC的第二域的第二时钟电路提供第二频率的第二时钟。
在其他实施例中，逻辑电路包括功率管理电路，该功率管理电路配置为：接收用以改变具有第一性能域和第二性能域的设备的状态的请求；使得用于第一性能域的第一电路的第一参数修改为第一修改参数；以及使得用于第二性能域的第二电路的第二参数修改为第二修改参数。在一些情况下，第二修改参数可以独立于第一修改参数。这些参数可以是时钟频率、电压、它们的组合，以及/或者其他参数。逻辑电路还可以包括一个或多个可编程寄存器，该一个或多个可编程寄存器耦接到所述功率管理电路并配置为启用所述功率管理电路的一个或多个操作。
附图说明
下面的具体描述参照附图，现在简要描述附图。
图1是根据特定实施例的系统的框图。
图2是根据特定实施例的性能状态表的实施的图。
图3是表示根据特定实施例的用于协调系统参数的方法的流程图。
图4是根据特定实施例的软件环境的图。
图5是根据特定实施例的计算机系统的框图。
尽管本发明易于进行各种修改和另选形式，但是在附图中以示例的形式示出本发明的特定实施例，并在本文中对其进行详细描述。然而，应当理解，附图及对其的具体描述并非旨在将本发明限于所公开的特定形式，相反，其意在覆盖落入由所附权利要求定义的本发明的精神和范围内的所有修改、等同物和另选方案。本文采用的标题仅作组织用途，并非意在用于限制本说明书的范围。贯穿本申请采用的词“可以”是在准许的意义下使用的(即，意味着具有潜力)，而非在强制的意义下使用(即，意味着必须)。类似地，词“包括”意味着包括但不限于。
各种单元、电路或其他部件可以被描述成“配置为”执行一个或多个任务。在这种上下文中，“配置为”是对结构的广义描述，一般意味着具有在操作期间执行一个或多个任务的电路。如此，即使在单元/电路/部件当前没有打开时，该单元/电路/部件也可以被配置为执行所述任务。通常，形成对应于“配置为”的结构的电路可以包括硬件电路。类似地，为了便于描述，各种单元/电路/部件可以被描述为执行一个或多个任务。这种描述应被解释为包括短语“配置为”。对配置为执行一个或多个任务的单元/电路/部件的记载明确地不打算对该单元/电路/部件引用35U.S.C.§112，
Figure BDA0000130578010000041
的解释。
具体实施方式
在一些实施例中，功率管理单元或电路可以设置在电子设备内。该电子设备例如可以是台式计算机、膝上型计算机、平板计算机、网络设备(例如，网关、路由器、接入点，等等)、移动电话、个人数字助理(PDA)、电子书阅读器、电视机、视频游戏控制台或者任何其他适合的电子设备。如此，该设备还可以包括例如其他电路或子系统，例如处理器、外围设备、控制器，等等。此外，这些电路(或电路组)中的两个或更多个可以构成能够以改变的性能水平操作的不同的性能域。因此，在一些实施例中，功率管理单元可以执行用于协调多个性能域中的系统参数的方法。具体地，功率管理单元可以包括具有多个条目的性能状态表。每个条目可以指定两个或更多个性能域的配置参数。一个或多个寄存器可以被编程为指向所述表中的一个条目，而且功率管理器可以使得性能域在所选条目中规定的性能状态下操作。
转向图1，示出了根据特定实施例的系统的框图。如图所示，系统包括形成芯片上系统(SoC)或专用集成电路(ASIC)的耦接到电源110的集成电路(IC)100。集成电路100包括一组性能域120A-F。每个性能域120A-F包括至少一个子系统、电路或部件，并且给定性能域可以包括多于一个部件。例如，性能域120A包括两个部件，即处理器160A和另一部件170(例如，一致(coherency)控制器等)，并且性能域120D可以包括两个或更多个联网或其他外围设备160D。在所示出的实施例中，性能域120B包括图形子系统160B，性能域120C包括音频子系统160C，性能域120E包括存储器控制电路160E，而性能域120F包括可选第二处理器160F。集成电路100还包括功率管理单元(PMU)140，功率管理单元140又包括一个或多个性能配置寄存器150。PMU 140耦接到时钟和/或电压控制单元(控制单元)130，时钟和/或电压控制单元130又耦接到电源110。
集成电路100内的部件可以采用任何适合的总线和/或接口机构耦接到彼此。PMU 140和控制单元130除了耦接到它们相应的接口外还可以耦接到性能域120A-F。例如，控制单元130可以将时钟信号提供到性能域120A-F中的一个或多个。另外地或另选地，控制单元130可以与电源110交互，以请求将一个或多个电源电压提供给性能域120A-F中的一个或多个。在集成电路100位于便携式设备内的实施例中，电源110可以是电池等。
PMU 140可以被配置为控制用于各种性能域120A-F的性能状态之间的转换。例如，PMU 140可以被配置为将性能域120A-F中的一个或多个自动地转换为不同的性能状态。PMU 140中的性能状态表中的每个条目可以以用于各种性能域的性能状态的组合来编程，并且软件可以对一个或多个寄存器进行写操作以选择一个条目。PMU 140可以被配置为将性能域的转换协调到所选条目中指示的性能状态。
在一些实施例中，性能域可以是由PMU 140控制的一组部件，作为用于性能配置目的的单元。即，PMU 140可以被配置为建立用于每个性能域的对应性能状态，并且可以配置为控制每个性能域中的性能状态之间的转换。因此，形成性能域的部件可以一起从一个性能状态转换到另一个性能状态。在其他实施例中，不同性能域中的部件至少从硬件的角度来看可以是彼此独立的，并且可以具有独立确定的性能状态。一些性能域可以在更高级别(例如，在软件上)逻辑链接。例如，如果用户正在观看包括声音的视频(由此同时采用图形子系统160B来显示视频图像且采用音频子系统160C来再现伴音)，则域120B和120C在其性能状态上可以是逻辑链接的。
给定性能状态可以包括用于对应性能域中的部件的配置参数的任意组合。配置参数可以是部件的影响其性能的任何可选设置。例如，提供给部件或性能域的时钟信号的工作频率可以影响其性能，并由此被认为是配置参数，这是因为例如较低的工作频率可能导致较低的性能(还有较少的功耗)。作为另一示例，提供给性能域的电源电压可以影响其性能，并还可以是配置参数。
一些配置参数可以是特定于部件的。这种配置参数的示例包括但不限于各种高速缓冲存储器中的高速缓冲存储器大小、接口的数据宽度或其他数据传输率参数、并行操作的单元中有效的对称单元(例如，处理器中的执行单元、图形单元中的像素管线(pipeline)或其他图像处理管线，等等)的数量、每单位时间处理的指令、操作、通信和/或存储器请求的数量、调色板的大小或图形分辨率、音频分辨率和采样率、存储器带宽、处理器的休眠/唤醒状态，等等。此外，如果部件或其部分是电源选通和/或时钟选通的，则电源和/或时钟启用可以是配置参数。在一些实施例中，配置参数可以包括向存储器控制器(例如，160E)提供信息的一个或多个寄存器，一个或多个性能域处于其性能状态中。简言之，可被改变且可影响部件或性能域的操作或性能的任何参数都可以被认为是各种实施例中的配置参数。
改变性能域中的性能状态可能影响该性能域的功耗。例如，降低工作频率和/或电源电压通常对功耗具有直接影响。减小高速缓冲存储器大小可以降低功耗，这是因为高速缓冲存储器的一部分可能不需要被访问，并且如果可以关闭未使用的部分则可实现甚至更多的减少。此外，减小高速缓冲存储器大小可能降低高速缓冲存储器使用率(hitrate)，这会增加对消费者的存储器等待时间。增加的存储器等待时间会减少消费者处的活动，从而降低功耗。降低接口上的数据传输宽度/率可以通过减少的切换来降低功耗。另外，降低数据提供给消费者的速率可以减少消费者处的活动，这可以降低消费者处的功耗。降低对称单元中的并行活动可以通过减少的活动来降低功耗。降低图形/音频分辨率和调色板可以减少每个图像或每个单位声音传输的数据量。此外，减小存储器带宽可以降低每单位时间访问存储器的功耗，并且可以减少消费者处的活动。
在一些实施例中，PMU 140可以是逻辑电路等。因此，PMU 140可以包括标准电子部件，例如双极结晶体管(BJT)、场效应晶体管(FET)、其他类型的晶体管、逻辑门、运算放大器、双稳态多谐振荡器(flip-flop)、电容器、二极管、电阻器，等等。配置寄存器150可以被编程为存储由PMU 140用来实现特定功能和/或进入规定工作模式的设置。这些和其他部件可以按照各种方式布置，并且配置为执行本文描述的各种操作。
具体地，PMU 140可以包括配置为使得在性能域120A-F中发生性能状态转换的电路。在一个实施例中，软件可以明确地将期望性能状态改变传送到PMU 140(例如，以选择性能状态表条目的指示的形式)。PMU 140可以访问所选条目，并且可以配置为建立所选条目中规定的期望性能状态。
在通过改变电压和/或时钟频率达到性能状态或水平的情况下，PMU 140可以将新的电压和/或频率设置传送到控制单元130。控制单元130可以实施这些新的设置、以所请求的频率生成时钟、以及/或者从电源110请求期望的电源电压。如果必要的话，控制单元130可以安排修改以安全地进行转换。例如，如果在任何特定的性能域中要增大时钟频率和电源电压两者，则可能首先增大电压然后增大时钟频率更安全，这是因为如果电路正以当前(较低)电源电压更慢地操作，则增大的时钟频率可能导致不正确的操作。在一些实施例中，在电源电压改变中经过的时间量可能实质上大于改变时钟频率的时间。如果要减小时钟频率和电源电压，则可以首先减小时钟频率(或者并行地减小频率和电压，因为在本例中在较低的电源电压之前可能达到较低的时钟频率)。
控制单元130可以包括用以与电源110通信以请求期望的电源电压的电路，并且它还可以包括动态时钟发生电路。例如，控制单元130可以包括一个或多个锁相环(PLL)、复用器、时钟除法器(divider)/乘法器等，用以动态地生成用于集成电路100的各种部件或性能域的时钟信号。在一种布置中，一个或多个振荡器驱动一个或多个PLL，然后该一个或多个PLL生成用于集成电路100的大部分的基础时钟。PLL输出驱动多个动态时钟发生器，动态时钟发生器用于生成针对芯片的各种区域或性能域的各个时钟。每个时钟发生器或电路可以包括复用器和/或耦接到复用器的除法器。在操作中，复用器可以允许在发生器的输入处选择特定时钟信号，并且除法器还可以减小(或增大)所选信号的频率以获得期望频率。在一些实施例中，特定发生器可以仅包括复用器，并且其他发生器可以仅包括除法器。此外，每个发生器可以单独地被启用和禁用，并且可以按照无干扰(glitch-free)方式或“不中断(on-the-fly)”地操作。在一些情况下，为了便于无干扰操作，给定发生器可以要求将源切换到和切换自进行选择前运行(或有效)的。
仍然参照图1，处理器160A和/或160F可以实现任何指令集体系架构，并且可以被配置为执行在指令集体系架构中定义的指令。可以采用任何微体系架构实现(例如，按次序、不按次序(out of order)、推测的(speculative)、非推测的、标量的、超标量的、流水线的、超级流水线的，等等)。在一些实施例中，可以结合任何以上所述地采用微编码技术。
图形单元或子系统160B可以包括在显示设备上显示图像所涉及的电路。所生成的图像可以是静止图像，或者可以是视频的一部分。图形单元160B可以包括呈现硬件、(显示设备)刷新硬件、视频编码器和/或解码器、视频压缩和解压缩单元，等等。音频单元或子系统160C可以包括在播放或记录系统中的声音中所涉及的电路。音频单元160C例如可以包括音频编码器和/或解码器、数字信号处理器，等等。
联网外围设备和其他外围设备160D可以包括多种电路。例如，联网外围设备可以包括用于所支持的网络的媒体接入控制器(MAC)单元，以及物理层电路。其他外围设备可以包括任何其他期望外围设备，和/或配置为控制芯片外(off-chip)外围接口(例如，外围部件互连(PCI)、高速PCI(PCIe)、火线(firewire)、通用串行总线(USB)，等等)的外围接口控制器。
存储器控制器160E可以被配置为访问存储器设备，例如动态随机存取存储器设备(DRAM)、同步DRAM(SDRAM)、双倍数据率(DDR、DDR2、DDR3、DDR4，等等)SDRAM、低功率DDR(LPDDR2等)SDRAM、RAMBUS DRAM(RDRAM)，等等。在一个实施例中，存储器控制器160E可以被配置为与包括一个或多个存储器的一个或多个存储器模块(例如，单内嵌存储器模块(SIMM)、双内嵌存储器模块(DIMM)，等等)接口。因此，存储器控制器160E可以被配置为在存储器接口上进行通信，以排列(queue)来自集成电路100中的其他部件的存储器请求，以及/或者与其他部件通信来实现存储器读和写操作。
尽管图1所示的集成电路100的实施例包括众多性能域，但是可以支持更多或更少的性能域。在各种实施例中可以实现性能域和这些域中包括的部件的任意组合。
集成电路100的其他实施例可以包括部件的其他组合，包括在具有或不具有其他部件的情况下所例示部件的任意子集、与其他部件的超集，等等。另外，尽管所例示的实施例例示了部件160A-F和170全部包括在集成电路100中，但是其他实施例可以将部件实现为两个或更多个集成电路。另外地或另选地，至少电源110的部分可以包括在集成电路100内。实际上，可以采用任何适合级别的集成或分散部件。
如前所述，PMU 140可以被配置为控制各种性能域120A-F的性能状态之间的转换。在一些实施例中，用以从给定性能状态切换到另一性能状态的请求包括写入到一个或多个寄存器中的值或指示，该值或指示然后可以由PMU 140用来查找或以其他方式得出用于进入期望性能状态的配置参数。在一个示例中，该方法可以访问性能状态表，该性能状态表由写入到寄存器中的值来索引，并且包括由将时钟信号提供给对应的性能域的特定组时钟发生器使用的配置参数。在另一示例中，性能状态表包括由向对应性能域提供电压的特定组电压源使用的配置参数。性能状态表还可以包括如上所述的各种其他配置参数。
作为非限制例示，考虑时钟频率和电压两者都是可针对每个性能域(例如，域1至域m)设置的配置参数。如果在性能状态表中可获得n个状态(即，表中存在n个条目)，则可能的性能状态表可配置如下：
表I
  域1   域2 ...   域m
  状态1   f1，1；V1，1   f2，1；V2，1 ...   fm，1；Vm，1
  状态2   f1，2；V1，2   f2，2；V2，2 ...   fm，2；Vm，2
  状态3   f1，3；V1，3   f2，3；V2，3 ...   fm，3；Vm，3
  ...  ...  ... ...   ...
  状态n   f1，n；V1，n   f2，n；V2，n ...   fm，n；Vm，n
在本实施例中，如果软件希望针对集成电路100中的每个域设置频率(f)和/或电压(V)，则例如软件可以将指向性能状态表中的对应条目(1至n)的指针写入到PMU 140的配置寄存器150。PMU 140可以读取所选择的条目，并将所选择的时钟频率和/或电压传送到控制单元130。控制单元130然后可以协调对每个域的各种频率和/或电压的改变，而无需软件的进一步介入和/或管理。结果，在一些情况下，集成电路100的不同部分可以利用单个命令或寄存器写指令在其各种不同的状态之间交替。换言之，从用户和/或软件的角度看，状态之间的改变可以基本地(atomically)(即使在并行进行实际底层硬件变化的情况下)以及以较高程度的抽象(abstraction)(例如，发出请求的软件不需要单独地编程每个时钟发生器和/或理解每个发生器如何配置)执行。
此外，通过采用诸如以上表I中例示的性能状态表，每个性能域可以具有独立地改变的参数。例如，在时钟频率的情况下，每个频率域针对任何给定状态的频率可以彼此不同，并且可以不是彼此的倍数。如上所述，在其他实施例中，除时钟频率和电压之外的配置参数可以填充该表。另外，构想表中仅包括时钟频率的实施例。
在其他实施例中，性能状态表的每个条目可以是实际配置参数——例如，f2，3可以是时钟频率，V2，3可以是电压幅值，等等。在其他实施例中，然而，性能状态表中的每一个条目可以包含电路(例如，控制单元130)可以用来提供期望配置的一个或多个底层设置。作为示例，如果性能域2由包括乘复用和除法器的时钟发生器服务，则f2，3可以包括可由该时钟发生器使用的源选择和除法器设置，以将期望频率提供给性能域2。
现在转向图2，描绘了根据特定实施例的性能状态表的实施的图。性能状态表可以例如编程在PMU 140的配置寄存器150内，并且它可以是以硬件表示表I(以上所示)的很多可能方式之一。如所例示的，配置寄存器150包括一个或多个性能状态寄存器210和一个或多个状态寄存器220，以及包含各种性能域(1至m)针对每个可编程状态的配置参数(1至n)的多个寄存器230至250。尽管示出为单独的部件，但是在其他实施例中寄存器210至250中的两个或更多个可以组合。
性能状态寄存器210可以控制寄存器230至250中的哪一个(以及由此哪个性能状态)当前是有效的。为了例示的目的，考虑软件希望将集成电路100的操作设置为状态2的情形。软件可以将对应于状态2的值写入到性能状态寄存器210，并且PMU 140然后可以从寄存器240选择参数P1，2，...，Pm，2。参数P1，2至Pm，2中的每一个可以对应于相应的性能域1至m的配置参数。如前所述，参数P1，2，...，Pm，2可以是时钟频率、电压幅值，等等。另外地或另选地，任何给定参数可以包括适于指示电路向相应的性能域提供时钟频率、电压等的设置。在任何情况下，PMU 140可以将识别出的参数提供到控制单元130，控制单元130然后可以实施硬件中的变化(例如，切换复用器，等等)。
在另选实施例中，每个寄存器230至250可以包含用于单个性能域(排除其他性能域)的每个状态的参数。例如，寄存器230内的P1，1可以表示性能域1的状态1的配置参数，P1，2可以是同一性能域(即，性能域1)的状态2的配置参数，以此类推。类似地，寄存器240可以包含用于性能域2的每个状态的全部配置参数，并且寄存器250可以包含用于性能域n的每个状态的全部配置参数。在该实施例中，性能状态寄存器210可以识别用于每个性能域的寄存器230至250中的每一个的对应于所请求的性能状态的每一个条目，并且将这些配置参数提供给控制单元130。
配置寄存器150还可以包括状态寄存器220。例如，当配置时钟参数时，控制单元130内的每个动态时钟发生器可以包括示出在其配置的变化期间的“未决(pending)”值的寄存器，并且该同一值可以被复制到状态寄存器220。在一些实施例中，这允许PMU 140或软件通过轮询单个寄存器(即状态寄存器220)等待由于性能状态寄存器210中的变化而导致的所有变化发生。在另选实施例中，性能状态寄存器210可以被改变，而无需等待清除状态寄存器220的所有未决位。控制单元130确保最终的时钟配置与写入的最终性能状态寄存器210的值匹配，但是动态时钟发生器有时可以处于中间的配置。
参照图3，描绘了根据特定实施例的表示用于协调参数的方法的流程图。在一些实施例中，方法300可由图1的PMU 140执行。在310，PMU 140接收用以改变集成电路100的一个或多个性能域120A-F的状态的请求。该请求可以基于PMU 140内的配置寄存器150的性能状态寄存器210的值来确定。在时钟频率改变的情况下，例如，其中控制单元130的对应时钟发生器包括复用器，在320，PMU 140可以确定原始的和新选择的时钟输入两者是否正在运行或有效。如果是，则在340，PMU 140可以从状态性能表识别对应于新请求的状态的参数。在350，PMU 140然后可以将这些参数提供给控制电路130，控制电路130继而可以实施对应于新请求的状态的硬件变化。否则，在330，PMU 140可以请求控制单元130在实现新状态选择之前激活两个输入。在另选实施例中，在实现状态改变之前，在320处可以检查其他适合条件。例如，在电压改变的情况下，在320处PMU 140可以确定电池是否具有最小量的变化、便携式设备是否被“插入”，等等。
下面转向图4，示出了根据特定实施例的软件环境的图。在一些实施例中，可以通过PMU驱动器460来实现PMU 140的操作，PMU驱动器接收来自用户和/或通过其他软件410至450的命令。具体地，软件环境400可以包括一个或多个应用程序、操作系统等(“软件”)410。软件410可以在使用系统的部件时与各种驱动器交互。例如，图形驱动器420可以用来控制图形子系统160B，音频驱动器430可以用来控制音频子系统160C，网络控制器440可以用于联网外围设备160D，并且其他外围设备驱动器450可以用于其他外围设备。而且PMU驱动器460可以用于与PMU 140交互。因此，例如，如果软件410与图形子系统160B通信，则它调用图形驱动器420，以此类推。因此，每个驱动器420至460可以与其对应的部件通信。
另外，每个驱动器420至450可以与PMU驱动器460通信。PMU驱动器460可以监视设备活动表等中由驱动器420至450驱动的部件中的活动。所监视的活动可以包括启用和禁用对应的部件。所监视的活动还可以包括对特定单元的其他性能特性的改变。在一些实施例中，基于正被监视的活动，PMU驱动器460可以选择要在各种性能状态下使用的每个性能域的性能状态。另外，其他信息可以被编码到设备活动表(例如，当处理器处于休眠状态时各种部件的性能需要)中，该设备活动表还可以影响所选择的性能状态。
在其他实施例中，软件410还可以与PMU驱动器460直接通信。例如，除了针对特定部件的休眠和唤醒转换执行的自动性能状态转换外，软件410还可以直接地基于作为一个整体的系统中的活动来改变性能状态。即，例如，即使处理器没有在进入休眠状态，一个或多个性能域的性能状态的变化也可能是希望的。因此，软件410可以直接请求这种变化。在一些实施例中，计算机可存取存储介质可以并有本文描述的系统和方法的实施例。
接着转向图5，示出了系统的框图。如所例示的，系统500包括集成电路520的至少一个实例。集成电路520可以包括图1的集成电路100内的元件的一个或多个实例。在一些实施例中，集成电路520可以是包括各种附加电路(例如，存储器控制器、视频和/或音频处理电路、芯片上外围设备以及/或者耦接到芯片外外围设备的外围设备接口，等等)的芯片上系统(SoC)或者专用集成电路(ASIC)。集成电路520耦接到一个或多个外围设备540和外部存储器530。还提供了电源510(图1中示出为110)，电源510向集成电路520提供电源电压，以及向存储器530和/或外围设备540提供一个或多个电源电压。在一些实施例中，可以包括集成电路520的多于一个实例(以及还可以包括多于一个外部存储器530)。
取决于系统500的类型，外围设备540可以包括任何期望电路。例如，在一个实施例中，系统500可以是移动设备(例如，个人数字助理(PDA)、智能手机，等等)，并且外围设备540可以包括用于各种类型的无线通信(例如，Wi-fi，蓝牙、蜂窝式、全球定位系统，等等)的设备。外围设备540还可以包括附加存储设备，包括RAM存储设备、固态存储设备或盘式存储设备。外围设备540可以包括用户接口设备，例如，显示屏(包括触摸显示屏或多点触摸显示屏)、键盘或其他输入设备、麦克风、扬声器，等等。在其他实施例中，系统500可以是任何类型的计算系统(例如，台式和膝上型计算机、平板计算机、网络设备、移动电话、个人数字助理、电子书阅读器、电视机和游戏控制台)。
外部存储器530可以包括任何类型的存储器。例如，外部存储器530可以包括SRAM、非易失性RAM(NVRAM，例如“闪速”存储器)、动态RAM(DRAM)(例如，同步DRAM(SDRAM)、双倍数据率(DDR、DDR2、DDR3等)SDRAM、RAMBUS DRAM，等)，以及/或者任何类型的有形存储器。外部存储器530可以包括存储器设备所安装到的一个或多个存储器模块，例如单内嵌存储器模块(SIMM)、双内嵌存储器模块(DIMM)，等等。
对于本领域技术人员来说，一旦充分理解了以上公开，众多的修改和变型将是显而易见的。下面的权利要求旨在被解释为包括所有这种修改和变型。

Claims (28)

1.一种协调性能参数的方法，包括：
接收用以改变电路的状态的请求，其中所述电路包括第一性能域和第二性能域；
基于所述请求，将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率；以及
基于所述请求，将用于所述第二性能域的第二时钟的第二频率修改为第二修改频率，其中所述第二修改频率独立于所述第一修改频率。
2.根据权利要求1所述的方法，其中，接收所述请求包括确定性能状态指示已经存储在寄存器中。
3.根据权利要求1所述的方法，还包括：接收识别第一性能状态表条目的性能状态指示，所述第一性能状态表条目存储描述所述第一修改频率和所述第二修改频率的数据。
4.根据权利要求3所述的方法，还包括：在修改所述第一时钟的第一频率之前，识别所述第一性能状态表条目中的所述第一修改频率。
5.根据权利要求4所述的方法，其中，所述第一性能状态表条目还存储用于所述第一性能域和所述第二性能域的一个或多个附加配置参数，并且，所述方法还包括响应于所述附加配置参数而修改所述第一性能域和所述第二性能域的附加配置。
6.根据权利要求5所述的方法，其中，所述一个或多个附加配置参数包括用于所述第一性能域和所述第二性能域的电源电压的电压幅值。
7.根据权利要求5所述的方法，其中，所述一个或多个附加配置参数包括可编程部件配置值。
8.根据权利要求1所述的方法，其中，修改所述第一时钟的第一频率包括指示时钟发生器将时钟输入从第一输入重新配置到第二输入。
9.根据权利要求8所述的方法，还包括：在指示所述时钟发生器重新配置所述时钟输入之前，确定所述第一输入和所述第二输入是有效的。
10.根据权利要求1所述的方法，其中，修改所述第一时钟的第一频率包括指示时钟发生器以重新配置时钟除数。
11.根据权利要求1所述的方法，还包括：
在修改所述第一频率和第二频率之前，接收用以改变所述电路的状态的随后请求；以及
拒绝所述随后请求，至少直到修改了所述第一频率和第二频率为止。
12.一种芯片上系统(SoC)，包括：
处理器；和
耦接到所述处理器的逻辑电路，其中该逻辑电路配置为：
响应于建立所述SoC中的给定状态的请求，得出第一频率和第二频率，其中所述第二频率独立于所述第一频率；
使得控制电路将具有所述第一频率的第一时钟提供给所述SoC的第一性能域；以及
使得所述控制电路将具有所述第二频率的第二时钟提供给所述SoC的第二性能域。
13.根据权利要求12所述的SoC，其中，所述逻辑电路还被配置为：
从将所述给定状态与所述第一频率和第二频率关联的表中得出所述第一频率和第二频率；以及
指示所述控制电路选择所述表中针对所述给定状态规定的时钟除数或时钟输入。
14.根据权利要求13所述的SoC，其中，所述逻辑电路还被配置为从将所述给定状态与所述第一频率和第二频率关联的表中得出所述第一频率和第二频率，其中，所述请求包括存储在寄存器中的指示，并且所述指示识别所述表中的条目。
15.根据权利要求12所述的SoC，其中，所述控制电路还被配置为将关于所述给定状态的信息提供给耦接到所述处理器的存储器控制器。
16.一种逻辑电路，包括：
功率管理电路，该功率管理电路配置为：
响应于建立芯片上系统(SoC)中的给定状态的请求，得出第一频率和第二频率，其中所述第二频率独立于所述第一频率；
使得控制电路将具有所述第一频率的第一时钟提供给所述SoC的第一性能域；以及
使得所述控制电路将具有所述第二频率的第二时钟提供给所述SoC的第二性能域。
17.根据权利要求16所述的逻辑电路，其中，所述第二频率不同于所述第一频率且不是所述第一频率的倍数。
18.一种协调性能参数的设备，包括：
用于接收用以改变电路的状态的请求的装置，其中所述电路包括第一性能域和第二性能域；
用于基于所述请求，将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率的装置；以及
用于基于所述请求，将用于所述第二性能域的第二时钟的第二频率修改为第二修改频率的装置，其中所述第二修改频率独立于所述第一修改频率。
19.根据权利要求18所述的设备，其中，所述用于接收用以改变电路的状态的请求的装置包括用于确定性能状态指示已经存储在寄存器中的装置。
20.根据权利要求18所述的设备，还包括：用于接收识别第一性能状态表条目的性能状态指示的装置，所述第一性能状态表条目存储描述所述第一修改频率和所述第二修改频率的数据。
21.根据权利要求20所述的设备，还包括：用于在修改所述第一时钟的第一频率之前，识别所述第一性能状态表条目中的所述第一修改频率的装置。
22.根据权利要求21所述的设备，其中，所述第一性能状态表条目还存储用于所述第一性能域和所述第二性能域的一个或多个附加配置参数，并且，
所述设备还包括用于响应于所述附加配置参数而修改所述第一性能域和所述第二性能域的附加配置的装置。
23.根据权利要求22所述的设备，其中，所述一个或多个附加配置参数包括用于所述第一性能域和所述第二性能域的电源电压的电压幅值。
24.根据权利要求22所述的设备，其中，所述一个或多个附加配置参数包括可编程部件配置值。
25.根据权利要求18所述的设备，其中，所述用于基于所述请求将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率的装置包括用于指示时钟发生器将时钟输入从第一输入重新配置到第二输入的装置。
26.根据权利要求25所述的设备，还包括：用于在指示所述时钟发生器重新配置所述时钟输入之前，确定所述第一输入和所述第二输入是有效的装置。
27.根据权利要求18所述的设备，其中，所述用于基于所述请求将用于所述第一性能域的第一时钟的第一频率修改为第一修改频率的装置包括用于指示时钟发生器以重新配置时钟除数的装置。
28.根据权利要求18所述的设备，还包括：
用于在修改所述第一频率和第二频率之前，接收用以改变所述电路的状态的随后请求的装置；以及
用于拒绝所述随后请求，至少直到修改了所述第一频率和第二频率为止的装置。
CN201210009456.5A 2011-01-14 2012-01-13 协调多个电路中的性能参数 Active CN102692991B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/006,967 US8468373B2 (en) 2011-01-14 2011-01-14 Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
US13/006,967 2011-01-14

Publications (2)

Publication Number Publication Date
CN102692991A true CN102692991A (zh) 2012-09-26
CN102692991B CN102692991B (zh) 2015-02-04

Family

ID=45655136

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210009456.5A Active CN102692991B (zh) 2011-01-14 2012-01-13 协调多个电路中的性能参数

Country Status (7)

Country Link
US (1) US8468373B2 (zh)
EP (1) EP2477090A3 (zh)
JP (1) JP2012150815A (zh)
KR (1) KR101324885B1 (zh)
CN (1) CN102692991B (zh)
TW (1) TWI463302B (zh)
WO (1) WO2012096835A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103593036A (zh) * 2013-11-05 2014-02-19 三星半导体(中国)研究开发有限公司 动态调整电压/时钟频率的片上系统
CN105373493A (zh) * 2014-08-15 2016-03-02 阿尔特拉公司 具有多个扇区的可编程电路
CN110268367A (zh) * 2017-02-13 2019-09-20 苹果公司 用于相干电源管理的系统和方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
US8924752B1 (en) 2011-04-20 2014-12-30 Apple Inc. Power management for a graphics processing unit or other circuit
WO2013077848A1 (en) * 2011-11-21 2013-05-30 Intel Corporation Reconfigurable graphics processor for performance improvement
US9390461B1 (en) * 2012-05-08 2016-07-12 Apple Inc. Graphics hardware mode controls
US8786332B1 (en) 2013-01-17 2014-07-22 Apple Inc. Reset extender for divided clock domains
US9110592B2 (en) * 2013-02-04 2015-08-18 Microsoft Technology Licensing, Llc Dynamic allocation of heterogenous memory in a computing system
JP6092649B2 (ja) * 2013-02-15 2017-03-08 キヤノン株式会社 演算装置、アレイ型演算装置およびその制御方法、情報処理システム
US10242652B2 (en) * 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US9946823B2 (en) * 2013-08-12 2018-04-17 Mentor Graphics Corporation Dynamic control of design clock generation in emulation
GB201314938D0 (en) 2013-08-21 2013-10-02 Advanced Risc Mach Ltd Communication between voltage domains
US9471132B2 (en) * 2013-09-27 2016-10-18 Intel Corporation Techniques for putting platform subsystems into a lower power state in parallel
US10372184B2 (en) * 2016-06-28 2019-08-06 Renesas Electronics America Inc. Method and apparatus for implementing power modes in microcontrollers using power profiles
JP2018106591A (ja) * 2016-12-28 2018-07-05 ルネサスエレクトロニクス株式会社 半導体装置、動作制御方法、及びプログラム
US10642781B2 (en) * 2017-04-07 2020-05-05 Qualcomm Incorporated Boot time determination of calibration parameters for a component coupled to a system-on-chip
CN109086130B (zh) * 2018-06-06 2022-06-10 北京嘉楠捷思信息技术有限公司 计算设备的芯片调频方法、装置、算力板、计算设备及存储介质
US10778235B2 (en) * 2018-10-28 2020-09-15 Nuvoton Technology Corporation Intermittent tuning of an oscillator
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070156370A1 (en) * 2006-01-03 2007-07-05 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
CN101278264A (zh) * 2005-09-28 2008-10-01 英特尔公司 众核处理器的可靠计算
US20090217277A1 (en) * 2008-02-27 2009-08-27 Sun Microsystems, Inc. Use of cpi power management in computer systems
US20100023792A1 (en) * 2008-07-28 2010-01-28 Seiko Epson Corporation Signal synchronization method and signal synchronization circuit

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344132A (en) * 1979-12-14 1982-08-10 International Business Machines Corporation Serial storage interface apparatus for coupling a serial storage mechanism to a data processor input/output bus
AU3313795A (en) 1994-10-14 1996-04-26 Compaq Computer Corporation Circuit for placing a cache memory into low power mode in response to special bus cycles
EP0855718A1 (en) 1997-01-28 1998-07-29 Hewlett-Packard Company Memory low power mode control
US6247082B1 (en) * 1998-11-03 2001-06-12 3Com Corporation Method and circuit for providing handshaking to transact information across multiple clock domains
US6535798B1 (en) 1998-12-03 2003-03-18 Intel Corporation Thermal management in a system
US6510525B1 (en) 1999-04-26 2003-01-21 Mediaq, Inc. Method and apparatus to power up an integrated device from a low power state
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
JP2001238190A (ja) 2000-02-25 2001-08-31 Canon Inc 画像処理装置及びその制御処理方法
US6665802B1 (en) 2000-02-29 2003-12-16 Infineon Technologies North America Corp. Power management and control for a microcontroller
JP2002366351A (ja) 2001-06-06 2002-12-20 Nec Corp スーパースカラ・プロセッサ
US20030061383A1 (en) 2001-09-25 2003-03-27 Zilka Anthony M. Predicting processor inactivity for a controlled transition of power states
JP4050027B2 (ja) 2001-09-28 2008-02-20 株式会社日立製作所 情報処理装置及び情報処理装置の制御方法
JP4360938B2 (ja) 2003-03-18 2009-11-11 パナソニック株式会社 プロセッサ及びその駆動方法並びに電子情報処理機器
US6885227B2 (en) * 2003-07-29 2005-04-26 Lattice Semiconductor Corporation Clock generator with skew control
US7475320B2 (en) * 2003-08-19 2009-01-06 International Business Machines Corporation Frequency modification techniques that adjust an operating frequency to compensate for aging electronic components
US7369815B2 (en) 2003-09-19 2008-05-06 Qualcomm Incorporated Power collapse for a wireless terminal
JP4549652B2 (ja) * 2003-10-27 2010-09-22 パナソニック株式会社 プロセッサシステム
US7319345B2 (en) * 2004-05-18 2008-01-15 Rambus Inc. Wide-range multi-phase clock generator
US7337335B2 (en) * 2004-12-21 2008-02-26 Packet Digital Method and apparatus for on-demand power management
JP4082706B2 (ja) * 2005-04-12 2008-04-30 学校法人早稲田大学 マルチプロセッサシステム及びマルチグレイン並列化コンパイラ
JP2006318380A (ja) 2005-05-16 2006-11-24 Handotai Rikougaku Kenkyu Center:Kk 回路システム
US7689838B2 (en) 2005-12-22 2010-03-30 Intel Corporation Method and apparatus for providing for detecting processor state transitions
US7590473B2 (en) 2006-02-16 2009-09-15 Intel Corporation Thermal management using an on-die thermal sensor
US7624291B2 (en) 2006-03-31 2009-11-24 Intel Corporation Power optimized multi-mode voltage regulator
US7949887B2 (en) * 2006-11-01 2011-05-24 Intel Corporation Independent power control of processing cores
US7917784B2 (en) 2007-01-07 2011-03-29 Apple Inc. Methods and systems for power management in a data processing system
US7737752B2 (en) * 2007-05-17 2010-06-15 Globalfoundries Inc Techniques for integrated circuit clock management
US8645740B2 (en) 2007-06-08 2014-02-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
US7711864B2 (en) 2007-08-31 2010-05-04 Apple Inc. Methods and systems to dynamically manage performance states in a data processing system
JP4800289B2 (ja) * 2007-11-30 2011-10-26 富士通セミコンダクター株式会社 電源制御装置及びその電源制御装置を有するシステムｌｓｉ
US20090204837A1 (en) 2008-02-11 2009-08-13 Udaykumar Raval Power control system and method
US20090204835A1 (en) 2008-02-11 2009-08-13 Nvidia Corporation Use methods for power optimization using an integrated circuit having power domains and partitions
US8020017B2 (en) 2008-08-15 2011-09-13 Freescale Semiconductor, Inc. Management of power domains in an integrated circuit
TWI401558B (zh) * 2008-12-22 2013-07-11 Tatung Co 頻率調整方法及使用此方法的電子裝置、電腦程式產品與電腦可讀取儲存媒體
US20100325451A1 (en) * 2009-06-22 2010-12-23 Chung-Hsing Chang Power-saving trigger-type control device for dynamically and instantly varying frequency and method thereof
GB2472050B (en) 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
US8352770B2 (en) 2009-09-25 2013-01-08 Intel Corporation Method, system and apparatus for low-power storage of processor context information

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101278264A (zh) * 2005-09-28 2008-10-01 英特尔公司 众核处理器的可靠计算
US20070156370A1 (en) * 2006-01-03 2007-07-05 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US20090217277A1 (en) * 2008-02-27 2009-08-27 Sun Microsystems, Inc. Use of cpi power management in computer systems
US20100023792A1 (en) * 2008-07-28 2010-01-28 Seiko Epson Corporation Signal synchronization method and signal synchronization circuit

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103593036A (zh) * 2013-11-05 2014-02-19 三星半导体(中国)研究开发有限公司 动态调整电压/时钟频率的片上系统
CN103593036B (zh) * 2013-11-05 2016-05-11 三星半导体(中国)研究开发有限公司 动态调整电压/时钟频率的片上系统
CN105373493A (zh) * 2014-08-15 2016-03-02 阿尔特拉公司 具有多个扇区的可编程电路
CN105373493B (zh) * 2014-08-15 2019-03-12 阿尔特拉公司 具有多个扇区的可编程电路
US10523207B2 (en) 2014-08-15 2019-12-31 Altera Corporation Programmable circuit having multiple sectors
CN110268367A (zh) * 2017-02-13 2019-09-20 苹果公司 用于相干电源管理的系统和方法
CN110268367B (zh) * 2017-02-13 2023-06-23 苹果公司 用于相干电源管理的系统和方法
US11868192B2 (en) 2017-02-13 2024-01-09 Apple Inc. Systems and methods for coherent power management

Also Published As

Publication number Publication date
EP2477090A3 (en) 2013-12-11
WO2012096835A1 (en) 2012-07-19
US20120185703A1 (en) 2012-07-19
KR20120082836A (ko) 2012-07-24
TWI463302B (zh) 2014-12-01
JP2012150815A (ja) 2012-08-09
CN102692991B (zh) 2015-02-04
TW201234169A (en) 2012-08-16
EP2477090A2 (en) 2012-07-18
US8468373B2 (en) 2013-06-18
KR101324885B1 (ko) 2013-11-01

Similar Documents

Publication Publication Date Title
CN102692991B (zh) 协调多个电路中的性能参数
US8959369B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
US8769332B2 (en) Regional clock gating and dithering
US8959382B2 (en) Controlling communication of a clock signal to a peripheral
CN104049715A (zh) 平台不可知的功率管理
CN104798008A (zh) 控制处理器的可配置的峰值性能极限
CN103677210A (zh) 用于动态电压频率调整的方法、应用处理器和移动装置
CN104011618A (zh) 通过存储器和输入/输出子系统的动态管理的用于高能效和节能的方法、装置和系统
US10147464B1 (en) Managing power state in one power domain based on power states in another power domain
CN103294641A (zh) 用于系统管理的有限状态机
CN104204988A (zh) 活动显示的处理器睡眠状态
US10860083B2 (en) System, apparatus and method for collective power control of multiple intellectual property agents and a shared power rail
US20220171551A1 (en) Available memory optimization to manage multiple memory channels
JP2021177367A (ja) プロセッサアイドル時間のインテリジェント予測装置及び方法
US12019494B2 (en) Domain clock and power activation control circuit to reduce voltage droop and related methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant