CN103677210A - 用于动态电压频率调整的方法、应用处理器和移动装置 - Google Patents

Abstract

一种用于动态电压频率调整的方法、应用处理器和移动装置。用于执行动态电压频率调整操作的方法包括：控制时钟管理单元(CMU)预测中央处理单元(CPU)的操作状态并基于预测的CPU的操作状态将操作频率信息提供到电源管理集成电路(PMIC)，所述操作频率信息指示应用处理器的操作频率的改变；控制PMIC基于从时钟管理单元提供的操作频率信息来改变应用处理器的操作电压。

Description

用于动态电压频率调整的方法、应用处理器和移动装置

本申请要求于2012年9月10日提交的第10-2012-0099753号韩国专利申请的优先权，该申请的主题通过引用合并于此。

技术领域

本发明构思的实施例总体涉及一种动态电压频率调整(DVFS)技术。更具体地讲，本发明构思的特定实施例涉及一种用于执行DVFS操作的方法、一种用于执行DVFS操作的应用处理器以及一种包括所述应用处理器的移动装置。

背景技术

移动装置通常包括用于控制一个或多个功能模块的操作的应用处理器。这些功能模块可包括例如通信模块、多媒体模块等。由于移动装置通常使用电池作为电源，因此，一般要求应用处理器和功能模块消耗少量的电力。然而，相比于移动装置中的其他组件，应用处理器经常消耗相对大量的电力。因此，很多移动装置采用DVFS技术，其中，DVFS技术预测应用处理器中的中央处理单元(CPU)的操作状态并基于预测的操作状态来动态地改变应用处理器的操作频率和操作电压。

当对移动装置中的应用处理器执行DVFS操作时，应用处理器将用于指示操作频率的改变(即，增大或减小)的操作频率信息提供给电源管理集成电路(PMIC)。基于预测的CPU的操作状态来生成操作频率信息，且PMIC基于操作频率信息来改变应用处理器的操作电压。

在传统的DVFS技术中，应用处理器和PMIC之间的交互的速度可能因由于用于控制应用处理器和PMIC之间的交互的诸如操作系统(OS)的软件而受限。结果，传统的DVFS技术可能不能基于预测的操作状态来实时地改变应用处理器的操作频率和操作电压。

发明内容

在本发明构思的一个实施例中，一种用于执行动态电压和频率调整操作的方法包括：控制时钟管理单元(CMU)预测CPU的操作状态并基于预测的CPU的操作状态将操作频率信息提供到PMIC，所述操作频率信息指示应用处理器的操作频率的改变；控制PMIC基于从时钟管理单元提供的操作频率信息来改变应用处理器的操作电压。

在本发明构思的另一实施例中，一种应用处理器包括：中央处理单元，被构造为基于时钟信号操作；时钟生成单元，被构造为生成时钟信号；CMU，被构造为为预测中央处理单元的操作状态，基于预测的中央处理单元的操作状态将操作频率信息提供到PMIC并且基于预测的中央处理单元的操作状态来改变应用处理器的操作频率，所述操作频率信息指示与时钟信号的频率对应的应用处理器的操作频率的改变。基于操作频率信息来改变由PMIC提供给应用处理器的操作电压。

在本发明构思的又一实施例中，一种移动装置包括：至少一个功能模块；应用处理器，被构造为预测CPU的操作状态，基于预测的CPU的操作状态来输出操作频率信息并且基于预测的CPU的操作状态在硬件上改变应用处理器的操作频率，所述操作频率信息指示应用处理器的操作频率的改变；PMIC，被构造为基于操作频率信息来改变应用处理器的操作电压。

在本发明构思的再一实施例中，提供了一种用于操作包括应用处理器、CMU和PMIC的设备的方法。所述方法包括：操作CMU来预测应用处理器中的CPU的操作状态并基于预测的操作状态将操作频率信息提供到PMIC；当操作频率信息指示应用处理器的操作频率的增大时，操作PMIC来增大应用处理器的操作电压；当操作频率信息指示应用处理器的操作频率的减小时，操作PMIC来减小应用处理器的操作电压。

根据本发明构思的这些及其他实施例，应用处理器与PMIC之间的交互可高速执行，因此可对应用处理器实时执行DVFS。

本发明构思的这些及其他实施例可潜在地防止应用处理器的操作电压相比于应用处理器的操作频率而不必要地高的现象引起的不必要的功耗，所述实施例还可防止应用处理器的操作电压不能支持应用处理器的期望操作频率现象引起的故障。

附图说明

附图示出本发明构思的选择的实施例。在附图中，类似的附图标号指示类似的特征。

图1是示出根据本发明构思的实施例的执行DVFS操作的方法的流程图。

图2是示出通过图1的方法执行DVFS操作的处理的流程图。

图3是示出通过图1的方法执行DVFS操作的处理的概念图。

图4是示出通过图1的方法增大应用处理器的操作电压和操作频率的处理的流程图。

图5是示出通过图1的方法增大应用处理器的操作电压和操作频率的示例的示图。

图6是示出通过图1的方法减小应用处理器的操作电压和操作频率的处理的流程图。

图7是示出通过图1的方法减小应用处理器的操作电压和操作频率的示例的示图。

图8是示出图1的方法通过控制时钟生成单元的锁相环(PLL)来增大应用处理器的操作频率的示例的流程图。

图9是示出图1的方法通过控制时钟生成单元的PLL来减小应用处理器的操作频率的示例的流程图。

图10是示出图1的方法通过控制时钟生成单元的PLL对应用处理器执行DVFS操作的示例的时序图。

图11是示出图1的方法通过控制时钟生成单元的分频器来增大应用处理器的操作频率的示例的流程图。

图12是示出图1的方法通过控制时钟生成单元的分频器来减小应用处理器的操作频率的示例的流程图。

图13是示出图1的方法通过控制时钟生成单元的分频器对应用处理器执行DVFS操作的示例的时序图。

图14是示出图1的方法通过控制时钟生成单元的分频器和PLL来改变应用处理器的操作频率的示例的流程图。

图15是示出图1的方法通过控制时钟生成单元的分频器、多个PLL和复用器来改变应用处理器的操作频率的示例的流程图。

图16是示出根据本发明构思的实施例的应用处理器的框图。

图17是示出图16的应用处理器与PMIC执行交互的处理的概念图。

图18是示出图16的应用处理器通过控制时钟生成单元的PLL来执行DVFS操作的示例的框图。

图19是示出图16的应用处理器通过控制时钟生成单元的分频器来执行DVFS操作的示例的框图。

图20是示出图16的应用处理器通过控制时钟生成单元的分频器和PLL来执行DVFS操作的示例的框图。

图21是示出图16的应用处理器通过控制时钟生成单元的分频器、多个PLL和复用器来执行DVFS操作的示例的框图。

图22是示出图16的应用处理器通过控制时钟生成单元的分频器、多个PLL和复用器来执行DVFS操作的示例的框图。

图23是示出根据本发明构思的实施例的移动装置的框图。

图24是示出将图23的移动装置被实现为智能电话的示例的示图。

具体实施方式

以下，参照示出一些实施例的附图以更充分地描述各种实施例。然而，可以以很多不同的形式来实现本发明构思，而不应将本发明构思解释为限于在此阐述的实施例。相反，提供这些实施例以使得本公开是全面且完整的，且将本发明构思的范围充分地传达给本领域技术人员。在附图中，为清楚起见，可放大层和区域的尺寸和相对尺寸。类似的附图标号始终指的是类似的元件。

应理解，虽然在此可使用术语第一、第二、第三等以描述各种元件，但这些元件不应受这些术语所限制。使用这些术语以将一个元件与另一元件区分。因此，在不脱离本发明构思的教导的情况下，可将下述的第一元件称作第二元件。如在此所使用的，术语“和/或”包括相关的列出的项目中的一个或多个项目的任意和所有组合。

应理解，当将一个元件称作“连接”或“结合”到另一元件时，一个元件可直接连接或结合到另一元件，或者可存在中间元件。相比之下，当将一个元件称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。应当以类似的方式解释用于描述各元件之间的关系的其他词语(例如，“之间”对“直接之间”、“相邻”对“直接相邻”等)。

文中使用的术语仅用于描述特定实施例的目的，而非意图限制本发明构思。如文中所使用的，单数形式也意图包括复数形式，除非上下文另有清楚地指示。还应理解，本说明书中使用的术语“包括”和/或“包含”说明存在所陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的集合。

除非以其他方式来定义，否则文中使用的所有术语(包括技术与科学术语)的含义与本发明构思所属的本领域技术人员所通常理解的含义相同。还应理解，应当将术语(诸如，由通常使用的词典所定义的术语)解释为与其在相关技术的背景下的含义一致，而不会以理想化或过于正式的含义来解释，除非文中特别地如此定义。

图1是示出根据本发明构思的实施例的执行DVFS操作的方法的流程图。图2是示出通过图1的方法来执行DVFS操作的处理的流程图。图3是示出通过图1的方法执行的DVFS操作的处理的概念图。在以下描述中，通过括号(SXXX)来指示示例性方法特征以将其与示例性设备特征区分。

参照图1至图3，图1的方法控制时钟管理单元(CMU)122来预测应用处理器(AP)120中的CPU126的操作状态，并基于预测的中央处理单元126的操作状态将操作频率信息CIS提供给PMIC140(S120)，其中，操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的改变。随后，所述方法控制PMIC140基于从时钟管理单元122提供的操作频率信息CIS来改变应用处理器120的操作电压OP-VOL(S140)。

电子装置通常通过基于应用处理器120的工作量(即，应用处理器120中的中央处理单元126的工作量)来动态地改变应用处理器120的操作电压OP-VOL和操作频率OP-FRQ，来对应用处理器120执行DVFS操作。通过基于中央处理单元126的当前操作状态来预测中央处理单元126的下一操作状态(即，未来操作状态)且通过基于预测的中央处理单元126的操作状态来改变应用处理器120的操作电压OP-VOL和操作频率OP-FRQ，来对应用处理器120执行DVFS操作。

用于改变应用处理器120的操作频率OP-FRQ的操作由应用处理器120执行，并且用于改变应用处理器120的操作电压OP-VOL的操作由PMIC140执行。为了对应用处理器120实时执行DVFS操作，图1的方法在硬件(即，不是诸如操作系统(OS)的软件)上控制应用处理器120和PMIC140之间的交互。于是，图1的方法控制应用处理器120的时钟管理单元122来执行应用处理器120和PMIC140之间的交互。结果，应用处理器120和PMIC140之间交互可以以高速执行，因此，可对应用处理器120实时执行DVFS操作。

图1的方法控制时钟管理单元122预测中央处理单元126的操作状态，并基于预测的中央处理单元126的操作状态将操作频率信息CIS提供到PMIC140(S120)。如上所述，操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的改变。换言之，操作频率信息CIS指示是增大还是减小应用处理器120的操作频率OP-FRQ。具体地讲，如图2所示，图1的方法控制时钟管理单元122监控中央处理单元126的当前操作状态以预测中央处理单元126的下一操作状态(S210)，并基于预测的中央处理单元126的操作状态来确定是否需要改变应用处理器120的操作电压OP-VOL和操作频率OP-FRQ(S220)。这里，当时钟管理单元122基于预测的中央处理单元126的操作状态确定需要改变应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，所述方法控制时钟管理单元122将指示将改变应用处理器120的操作频率OP-FRQ的操作频率信息CIS提供到PMIC140。结果，图1的方法分别控制PMIC140和应用处理器120来改变应用处理器120的操作电压OP-VOL和操作频率OP-FRQ(S230)。另一方面，当时钟管理单元122基于预测的中央处理单元126的操作状态确定不需要改变应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，所述方法控制时钟管理单元122监控中央处理单元126的当前操作状态以预测中央处理单元126的下一操作状态(S210)。

如上所述，当基于预测的中央处理单元126的操作状态确定需要改变应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，时钟管理单元122将用于指示将改变应用处理器120的操作频率OP-FRQ的操作频率信息CIS提供到PMIC140。于是，图1的方法控制PMIC140基于从时钟管理单元122提供的操作频率信息CIS来改变应用处理器120的操作电压OP-VOL(S140)。具体地讲，当操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的增大，指示应用处理器120的操作频率OP-FRQ将增大时，所述方法控制PMIC140增大应用处理器120的操作电压OP-VOL。另一方面，当操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的减小，即，指示应用处理器120的操作频率OP-FRQ将减小时，所述方法控制PMIC140减小应用处理器120的操作电压OP-VOL。为实现应用处理器120的正常操作，所述方法在操作频率信息CIS指示应用处理器120的操作频率OP-FRQ将增大时控制PMIC140增大应用处理器120的操作电压OP-VOL之后，控制时钟管理单元122增大应用处理器120的操作频率OP-FRQ。另一方面，所述方法在操作频率信息CIS指示应用处理器120的操作频率OP-FRQ将减小时控制PMIC140减小应用处理器120的操作电压OP-VOL之前，控制时钟管理单元122减小应用处理器120的操作频率OP-FRQ。这些操作将在下面参照图4至图7来描述。

应用处理器120的操作频率OP-FRQ对应于从时钟生成单元124输出的时钟信号的频率。此外，时钟信号的频率可由时钟管理单元122来确定。在一些实施例中，时钟生成单元124包括PLL和分频器(即，时钟分频器)。这里，时钟信号的频率可被确定为从PLL输出的输出信号被分频器分频的输出频率。例如，为了改变应用处理器120的操作频率OP-FRQ，所述方法可通过控制时钟管理单元122来控制时钟生成单元124的PLL，来改变时钟信号的频率。在这些情况下，由于当时钟管理单元122控制时钟生成单元124的PLL时，时钟信号的频率变得不稳定，因此，所述方法需要将应用处理器120的操作频率OP-FRQ固定在预定的默认值。例如，为了改变应用处理器120的操作频率OP-FRQ，所述方法可通过控制时钟管理单元122来控制时钟生成单元124的分频器，来改变时钟信号的频率。在这些情况下，由于当改变时钟生成单元124的分频器的分频比(divide-ratio)时，应用处理器120的操作频率OP-FRQ立即变化，因此，图1的方法不需要将应用处理器120的操作频率OP-FRQ固定在预定的默认值。例如，为了改变应用处理器120的操作频率OP-FRQ，图1的方法可通过控制时钟管理单元122来控制时钟生成单元124的PLL和分频器二者，来改变时钟信号的频率。在这些情况下，由于当时钟管理单元122控制时钟生成单元124的PLL时，时钟信号的频率变得不稳定，因此，图1的方法需要将应用处理器120的操作频率OP-FRQ固定在预定的默认值。

在一些其他实施例中，时钟生成单元124包括多个PLL、复用器以及分频器。可以按便分频器对从PLL输出的多个输出信号中的由复用器选择的一个输出信号的输出频率进行分频的方式，确定时钟信号的频率。例如，为了改变应用处理器120的操作频率OP-FRQ，所述方法可通过控制时钟管理单元122来控制时钟生成单元124的PLL，来改变时钟信号的频率。在这些情况下，由于当时钟管理单元122控制时钟生成单元124的PLL时，时钟信号的频率变得不稳定，因此，所述方法需要将应用处理器120的操作频率OP-FRQ固定在预定的默认值。例如，为了改变应用处理器120的操作频率OP-FRQ，所述方法可通过控制时钟管理单元122在时钟生成单元124的PLL中选择一个PLL来改变时钟信号的频率。在另一示例中，为了改变应用处理器120的操作频率OP-FRQ，所述方法可通过控制时钟管理单元122来控制时钟生成单元124的分频器，来改变时钟信号的频率。在又另一示例中，为了改变应用处理器120的操作频率OP-FRQ，图1的方法可通过控制时钟管理单元122来控制时钟生成单元124的分频器并且在时钟生成单元124的PLL中选择一个PLL，来改变时钟信号的频率。

如上所述，图1的方法包括应用处理器120和PMIC140之间的高速交互以预测应用处理器120中的中央处理单元126的操作状态。所述交互被用于确定是增大还是减小应用处理器120的操作频率OP-FRQ。所述方法还包括将操作频率信息CIS提供到PMIC140，并基于预测的中央处理单元126的操作状态在硬件上（即，使用时钟管理单元122）改变应用处理器120的操作频率OP-FRQ，其中，操作频率信息CIS基于预测的中央处理单元126的操作状态而生成。结果，可基于预测的中央处理单元126的操作状态来实时地改变应用处理器120的操作频率OP-FRQ和操作电压OP-VOL。

相比于可选择的DVFS技术，图1的方法执行应用处理器120和PMIC140之间的高速交互，因此，可基于预测的中央处理单元126的操作状态来实时地改变应用处理器120的操作频率OP-FRQ和操作电压OP-VOL，其中，在可选择的DVFS技术中，通过诸如操作系统的软件来预测中央处理单元126的操作状态，且当将操作频率信息CIS从应用处理器120提供到PMIC140时通过诸如内部集成电路(I2C)接口的接口来执行应用处理器120和PMIC140之间的交互。在一些实施例中，时钟管理单元122(例如，通过握手)从PMIC140处接收反馈信号，以被通知应用处理器120的操作电压OP-VOL被改变。在一些实施例中，时钟管理单元122在将操作频率信息CIS提供到PMIC140后经过预定的校验时间时确定应用处理器120的操作电压OP-VOL被改变。然而，本发明构思不限于上述的这些或其他变化。

图4是示出通过图1的方法增大应用处理器的操作电压和操作频率的处理的流程图。图5是示出通过图1的方法增大应用处理器的操作电压和操作频率的示例的示图。

参照图4和图5，通过图1的方法增大应用处理器120的操作电压OP-VOL和操作频率OP-FRQ。具体地讲，图1的方法基于预测的中央处理单元126的操作状态来确定增大应用处理器120的操作电压OP-VOL和操作频率OP-FRQ(S310)，增大应用处理器120的操作电压OP-VOL(S320)，然后增大应用处理器120的操作频率OP-FRQ(S330)。例如，如图5所示，应用处理器120的操作电压OP-VOL可从0.9V增大到1.1V，然后，在经过预定时间UDL后，应用处理器120的操作频率OP-FRQ可从200MHz增大到600MHz。

一般来说，应用处理器120的操作频率OP-FRQ的最大值取决于应用处理器120的操作电压OP-VOL。即，当应用处理器120的操作电压OP-VOL减小时，应用处理器120的操作频率OP-FRQ可增加到的最大值可减小。于是，如果同时增大应用处理器120的操作电压OP-VOL和操作频率OP-FRQ，或者如果在应用处理器120的操作电压OP-VOL之前增大应用处理器120的操作频率OP-FRQ，则由于考虑到应用处理器120的操作电压OP-VOL，应用处理器120的操作频率OP-FRQ可能相对地高，因此，可发生应用处理器120的操作电压OP-VOL不能支持应用处理器120的操作频率OP-FRQ的现象。在这些情况下，可能无法对应用处理器120适当地执行DVFS操作。于是，当增大应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，图1的方法控制PMIC140将应用处理器120的操作电压OP-VOL增大到支持应用处理器120的期望操作频率的特定程度，然后控制时钟管理单元122来增大应用处理器120的操作频率OP-FRQ。结果，图1的方法可防止应用处理器120的操作电压OP-VOL相比于应用处理器120的操作频率OP-FRQ而不必要地高的现象引起的不必要的功耗，并且所述方法还可防止应用处理器120的操作电压OP-VOL不能支持应用处理器120的期望操作频率的现象引起的故障。

如图5所示，PMIC140响应于电源控制信号PMC而增大应用处理器120的操作电压OP-VOL。这里，可基于从时钟管理单元122提供的操作频率信息CIS来生成电源控制信号PMC。随后，时钟管理单元122可响应于时钟控制信号PLC而增大应用处理器120的操作频率OP-FRQ。这里，可基于预测的中央处理单元126的操作状态来生成时钟控制信号PLC。可在电源控制信号PMC之后经过预定时间UDL时生成时钟控制信号PLC。

时钟控制信号PLC包括：第一时钟控制信号，用于控制时钟生成单元124的分频器；第二时钟控制信号，用于控制时钟生成单元124的PLL；和/或第三时钟控制信号，用于控制时钟生成单元124的复用器。例如，当时钟生成单元124包括PLL和分频器时，可通过控制时钟生成单元124的分频器、通过控制时钟生成单元124的PLL或通过控制时钟生成单元124的分频器和PLL二者来改变应用处理器120的操作频率OP-FRQ。在本示例中，时钟控制信号PLC可包括第一时钟控制信号和第二时钟控制信号。作为另一示例，当时钟生成单元124包括多个PLL、分频器和复用器时，可通过控制时钟生成单元124的分频器，通过在时钟生成单元124的PLL中选择一个PLL或者通过在时钟生成单元124的PLL中选择一个PLL以及控制时钟生成单元124的分频器，改变应用处理器120的操作频率OP-FRQ。在本示例中，时钟控制信号PLC可包括第一时钟控制信号、第二时钟控制信号以及第三时钟控制信号。

如上所述，当基于预测的中央处理单元126的操作状态来增大应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，图1的方法控制PMIC140增大应用处理器120的操作电压OP-VOL，然后，当在增大应用处理器120的操作电压OP-VOL后经过预定时间UDL时，控制时钟管理单元122增大应用处理器120的操作频率OP-FRQ。这里，可将预定时间UDL设置为比PMIC140增大应用处理器120的操作电压OP-VOL所必需的时间长。在一些实施例中，时钟管理单元122从PMIC140处接收反馈信号，以被通知应用处理器120的操作电压OP-VOL被改变。在一些实施例中，时钟管理单元122在将操作频率信息CIS提供到PMIC140后经过预定的校验时间时确定应用处理器120的操作电压OP-VOL被改变。然而，本发明构思不限于上述情况。

如上所述，当增大应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，图1的方法可防止应用处理器120的操作电压OP-VOL相比于操作频率OP-FRQ而不必要地高的现象引起的不必要的功耗，且可防止应用处理器120的操作电压OP-VOL不能支持应用处理器120的期望操作频率的现象引起的故障。

图6是示出通过图1的方法减小应用处理器的操作电压和操作频率的处理的流程图。图7是示出通过图1的方法减小应用处理器的操作电压和操作频率的示例的示图。

参照图6和图7，通过图1的方法减小应用处理器120的操作电压OP-VOL和操作频率OP-FRQ。具体地讲，图1的方法基于预测的中央处理单元126的操作状态来确定减小应用处理器120的操作电压OP-VOL和操作频率OP-FRQ(S315)，减小应用处理器120的操作频率OP-FRQ(S325)，然后减小应用处理器120的操作电压OP-VOL(S335)。例如，如图7所示，可将应用处理器120的操作频率OP-FRQ从600MHz减小到200MHz，然后，在经过预定时间DDL后，可将应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。

一般来说，应用处理器120的操作频率OP-FRQ的最大值取决于应用处理器120的操作电压OP-VOL。即，当应用处理器120的操作电压OP-VOL减小时，应用处理器120的操作频率OP-FRQ可增加到的最大值可减小。于是，如果同时减小应用处理器120的操作电压OP-VOL和操作频率OP-FRQ，或者如果在应用处理器120的操作频率OP-FRQ之前减小应用处理器120的操作电压OP-VOL，则由于应用处理器120的操作电压OP-VOL相比于应用处理器120的操作频率OP-FRQ可以相对地低，因此，可发生应用处理器120的操作电压OP-VOL不能支持应用处理器120的操作频率OP-FRQ的现象。在这些情况下，可能无法对应用处理器120适当地执行DVFS操作。于是，当减小应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，图1的方法控制时钟管理单元122将应用处理器120的操作频率OP-FRQ减小到期望的操作频率，然后控制PMIC140减小应用处理器120的操作电压OP-VOL。结果，图1的方法可防止应用处理器120的操作电压OP-VOL相比于应用处理器120的操作频率OP-FRQ而不必要地高(即，发生大的漏电流)的现象引起的不必要的功耗，且可防止应用处理器120的操作电压OP-VOL不能支持应用处理器120的期望的操作频率的现象引起的故障。

如图7所示，时钟管理单元122响应于时钟控制信号PLC而减小应用处理器120的操作频率OP-FRQ。这里，基于预测的中央处理单元126的操作状态来生成时钟控制信号PLC。

如上所述，时钟控制信号PLC可包括：第一时钟控制信号，用于控制时钟生成单元124的分频器；第二时钟控制信号，用于控制时钟生成单元124的PLL；和/或，第三时钟控制信号，用于控制时钟生成单元124的复用器。例如，当时钟生成单元124包括PLL和分频器时，可通过控制时钟生成单元124的分频器，通过控制时钟生成单元124的PLL或者通过控制时钟生成单元124的分频器和PLL二者，来改变应用处理器120的操作频率OP-FRQ。在这些情况下，时钟控制信号PLC可包括第一时钟控制信号和第二时钟控制信号。

此外，当时钟生成单元124包括多个PLL、分频器以及复用器时，可通过控制时钟生成单元124的分频器，通过在时钟生成单元124的PLL中选择一个PLL或者通过在时钟生成单元124的PLL中选择一个PLL并且控制时钟生成单元124的分频器，来改变应用处理器120的操作频率OP-FRQ。即，时钟控制信号PLC可包括第一时钟控制信号、第二时钟控制信号以及第三时钟控制信号。

接下来，PMIC140响应于电源控制信号PMC而减小应用处理器120的操作电压OP-VOL。这里，基于从时钟管理单元122提供的操作频率信息CIS来生成电源控制信号PMC。如图7所示，在时钟控制信号PLC之后经过预定时间DDL时生成电源控制信号PMC。

如上所述，当基于预测的中央处理单元126的操作状态来减小应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，图1的方法控制时钟管理单元122减小应用处理器120的操作频率OP-FRQ，然后，在减小应用处理器120的操作频率OP-FRQ后经过预定时间DDL时，控制PMIC140减小应用处理器120的操作电压OP-VOL。这里，预定时间DDL被设置为比时钟管理单元122减小应用处理器120的操作频率OP-FRQ所必需的时间长。

在一些实施例中，时钟管理单元122从PMIC140处接收反馈信号，以被通知应用处理器120的操作电压OP-VOL被改变。在某些实施例中，时钟管理单元122在将操作频率信息CIS提供到PMIC140后经过预定的校验时间时确定应用处理器120的操作电压OP-VOL被改变。然而，本发明构思不限于上述情况。如上所述，当减小应用处理器120的操作电压OP-VOL和操作频率OP-FRQ时，图1的方法可防止应用处理器120的操作电压OP-VOL相比于操作频率OP-FRQ而不必要地高的现象引起的不必要的功耗，并且所述方法可防止应用处理器120的操作电压OP-VOL不能支持应用处理器120的期望操作频率的现象引起的故障。

图8是示出图1的方法通过控制时钟生成单元的PLL来增大应用处理器的操作频率的示例的流程图。图9是示出图1的方法通过控制时钟生成单元的PLL来减小应用处理器的操作频率的示例的流程图。图10是示出图1的方法通过控制时钟生成单元的PLL来对应用处理器执行DVFS操作的示例的时序图。

参照图8至图10，应用处理器120按1V的操作电压OP-VOL和800MHz的操作频率OP-FRQ操作。随后，考虑到中央处理单元126的操作状态，应用处理器120按1.1V的操作电压OP-VOL和1GHz的操作频率OP-FRQ操作。接下来，考虑到中央处理单元126的操作状态，应用处理器120按0.9V的操作电压OP-VOL和500MHz的操作频率OP-FRQ操作。在图8至图10中，假设时钟生成单元124的分频器基于1的分频比而操作。换言之，可仅通过控制时钟生成单元124的PLL来调整应用处理器120的操作频率OP-FRQ。

参照图8至图10，PMIC140响应于电源控制信号PMC而开始用于增大应用处理器120的操作电压OP-VOL的操作(S410)，然后，在预定时间期间执行用于增大应用处理器120的操作电压OP-VOL的操作之后，结束用于增大应用处理器120的操作电压OP-VOL的操作(S420)。这里，PMIC140基于操作频率信息CIS生成电源控制信号PMC。具体地讲，当操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的增大(即，从800MHz到1GHz)时，PMIC140可响应于电源控制信号PMC而将应用处理器120的操作电压OP-VOL从1V增大到1.1V。如图10所示，响应于电源控制信号PMC，PMIC140在第一时间t1至第二时间t2之间的时段期间将应用处理器120的操作电压OP-VOL从1V增大到1.1V。在一些实施例中，时钟管理单元122从PMIC140处接收反馈信号，以被通知应用处理器120的操作电压OP-VOL从1V增加到1.1V。在一些实施例中，时钟管理单元122在将操作频率信息CIS提供到PMIC140后经过预定的校验时间时确定应用处理器120的操作电压OP-VOL从1V增加到1.1V。

接下来，时钟管理单元122响应于时钟控制信号PLC而开始用于增大应用处理器120的操作频率OP-FRQ的操作(S430)，然后，在预定时间期间执行用于增大应用处理器120的操作频率OP-FRQ的操作之后，时钟管理单元122结束用于增大应用处理器120的操作频率OP-FRQ的操作(S450)。这里，时钟管理单元122基于预测的中央处理单元126的操作状态来生成时钟控制信号PLC。如上所述，在增大应用处理器120的操作电压OP-VOL后，可增大应用处理器120的操作频率OP-FRQ。于是，在电源控制信号PMC之后经过预定时间时，可生成时钟控制信号PLC。

同时，由于时钟管理单元122通过控制时钟生成单元124的PLL来增大应用处理器120的操作频率OP-FRQ，因此，当增大应用处理器120的操作频率OP-FRQ时，时钟生成单元124的PLL可能无法输出稳定的输出信号。结果，从时钟生成单元124输出的时钟信号也可能不稳定。于是，附加单元在应用处理器120的操作频率OP-FRQ被增大的同时将应用处理器120的操作频率OP-FRQ固定在预定的默认值(S440)。即，将具有与预定的默认值对应的频率的时钟信号输入到应用处理器120的中央处理单元126。时钟管理单元122在第三时间t3至第四时间t4之间的时间段期间使用时钟生成单元124将应用处理器120的操作频率OP-QRF从800MHz增加到1GHz，其中，第三时间t3是在第二时间t2后经过预定时间的时间，并且时钟管理单元122在第三时间t3至第四时间t4之间的时间段期间使用附加单元将应用处理器120的操作频率OP-FRQ固定在24MHz的预定的默认值。

参照图9和图10，时钟管理单元122响应于时钟控制信号PLC而开始用于减小应用处理器120的操作频率OP-FRQ的操作(S510)，然后，在预定时间期间执行用于减小应用处理器120的操作频率OP-FRQ的操作之后，结束用于减小应用处理器120的操作频率OP-FRQ的操作(S530)。这里，时钟管理单元122基于预测的中央处理单元126的操作状态来生成时钟控制信号PLC。

如上所述，可在减小应用处理器120的操作频率OP-FRQ之后，减小应用处理器120的操作电压OP-VOL。于是，可在时钟控制信号PLC之后经过预定时间时，生成电源控制信号PMC。同时，由于时钟管理单元122通过控制时钟生成单元124的PLL来减小应用处理器120的操作频率OP-FRQ，因此，当减小应用处理器120的操作频率OP-FRQ时，时钟生成单元124的PLL可能无法输出稳定的输出信号。结果，从时钟生成单元124输出的时钟信号也可能不稳定。于是，附加单元可在应用处理器120的操作频率OP-FRQ被减小的同时将应用处理器120的操作频率OP-FRQ固定在预定的默认值(S520)。即，可将具有与预定的默认值对应的频率的时钟信号输入到应用处理器120的中央处理单元126。

时钟管理单元122在第五时间t5至第六时间t6之间的时间段期间使用时钟生成单元124将应用处理器120的操作频率OP-QRF从1GHz减小到500MHz，并且时钟管理单元122在第五时间t5至第六时间t6之间的时间段期间使用附加单元将应用处理器120的操作频率OP-FRQ固定在24MHz的预定的默认值。

接下来，PMIC140响应于电源控制信号PMC而开始用于减小应用处理器120的操作电压OP-VOL的操作(S540)，然后，在预定时间段期间执行用于减小应用处理器120的操作电压OP-VOL的操作之后，结束用于减小应用处理器120的操作电压OP-VOL的操作(S550)。这里，PMIC140基于操作频率信息CIS生成电源控制信号PMC。具体地讲，当操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的减小(即，从1GHz至500MHz)时，PMIC140响应于电源控制信号PMC而将应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。

如图10所示，响应于电源控制信号PMC，PMIC140在第七时间t7至第八时间t8之间的时间段期间将应用处理器120的操作电压OP-VOL从1.1V减小到0.9V，其中，第七时间t7是在第六时间t6之后经过预定时间的时间。在一些实施例中，时钟管理单元122从PMIC140接收反馈信号，以被通知应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。在一些实施例中，时钟管理单元122可在将操作频率信息CIS提供到PMIC140至后经过预定的校验时间时确定应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。

图11是示出图1的方法通过控制时钟生成单元的分频器来增大应用处理器的操作频率的示例的流程图。图12是示出图1的方法通过控制时钟生成单元的分频器来减小应用处理器的操作频率的示例的流程图。图13是示出图1的方法通过控制时钟生成单元的分频器对应用处理器执行DVFS操作的示例的时序图。

参照图11至图13，应用处理器120按1V的操作电压OP-VOL和800MHz的操作频率OP-FRQ操作。随后，考虑到中央处理单元126的操作状态，应用处理器120按1.1V的操作电压OP-VOL和1GHz的操作频率OP-FRQ操作。接下来，考虑到中央处理单元126的操作状态，应用处理器120可按0.9V的操作电压OP-VOL和500MHz的操作频率OP-FRQ操作。在图11至图13中，假设未改变从时钟生成单元124的PLL输出的输出信号的输出频率。换言之，可仅通过控制时钟生成单元124的分频器来调整应用处理器120的操作频率OP-FRQ。

参照图11至图13，PMIC140响应于电源控制信号PMC而开始用于增大应用处理器120的操作电压OP-VOL的操作(S610)，然后，在预定时间期间执行用于增大应用处理器120的操作电压OP-VOL的操作之后，结束用于增大应用处理器120的操作电压OP-VOL的操作(S620)。这里，PMIC140基于操作频率信息CIS生成电源控制信号PMC。具体地讲，当操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的增大(即，从800MHz至1GHz)时，PMIC140响应于电源控制信号PMC而将应用处理器120的操作电压OP-VOL从1V增加到1.1V。

如图13所示，PMIC140在第一时间t1处开始用于增大应用处理器120的操作电压OP-VOL的操作，然后，在第二时间t2处结束用于增大应用处理器120的操作电压OP-VOL的操作。即，响应于电源控制信号PMC，PMIC140在第一时间t1至第二时间t2之间的时间段期间将应用处理器120的操作电压OP-VOL从1V增加到1.1V。在一些实施例中，时钟管理单元122从PMIC140接收反馈信号，以被通知应用处理器120的操作电压OP-VOL从1V增加到1.1V。在某些实施例中，时钟管理单元122在将操作频率信息CIS提供到PMIC140之后经过预定的校验时间时确定将应用处理器120的操作电压OP-VOL从1V增加到1.1V。

接下来，时钟管理单元122响应于时钟控制信号PLC而开始用于增大应用处理器120的操作频率OP-FRQ的操作(S630)，然后，结束用于增大应用处理器120的操作频率OP-FRQ的操作(S640)。这里，时钟管理单元122基于预测的中央处理单元126的操作状态而生成时钟控制信号PLC。

如上所述，在增大应用处理器120的操作电压OP-VOL后，增大应用处理器120的操作频率OP-FRQ。于是，在电源控制信号PMC之后经过预定时间时，生成时钟控制信号PLC。具体地讲，时钟管理单元122可响应于时钟控制信号PLC而将应用处理器120的操作频率OP-FRQ从800MHz增加到1GHz。

如图13所示，由于时钟管理单元122通过控制时钟生成单元124的分频器来增大应用处理器120的操作频率OP-FRQ，因此，时钟管理单元122通过改变时钟生成单元124的分频器的分频比来立即改变应用处理器120的操作频率OP-FRQ。因此，不同于图8至图10，应用处理器120的操作频率OP-FRQ未被固定在预定的默认值。结果，时钟管理单元122可在第三时间t3处将应用处理器120的操作频率OP-FRQ从800MHz立即增加到1GHz，其中，第三时间t3是在第二时间t2之后经过预定时间的时间。

参照图12和图13，时钟管理单元122响应于时钟控制信号PLC而开始用于减小应用处理器120的操作频率OP-FRQ的操作(S710)，然后，结束用于减小应用处理器120的操作频率OP-FRQ的操作(S720)。这里，时钟管理单元122基于预测的中央处理单元126的操作状态来生成时钟控制信号PLC。具体地讲，时钟管理单元122响应于时钟控制信号PLC而将应用处理器120的操作频率OP-FRQ从1GHz减小到500MHz。

如图13所示，由于时钟管理单元122通过控制时钟生成单元124的分频器来减小应用处理器120的操作频率OP-FRQ，因此，时钟管理单元122通过改变时钟生成单元124的分频器的分频比来立即改变应用处理器120的操作频率OP-FRQ。因此，不同于图8至图10中的示例，未将应用处理器120的操作频率OP-FRQ固定在预定的默认值。结果，时钟管理单元122可在第三时间t3与第四时间t4之间的时间段期间将应用处理器120的操作频率OP-FRQ保持在1GHz，且可在第四时间t4处将应用处理器120的操作频率OP-FRQ从1GHz立即减小到500MHz。

接下来，PMIC140响应于电源控制信号PMC而开始用于减小应用处理器120的操作电压OP-VOL的操作(S730)，然后，在预定时间期间执行用于减小应用处理器120的操作电压OP-VOL的操作之后，PMIC140结束用于减小应用处理器120的操作电压OP-VOL的操作(S740)。这里，PMIC140基于操作频率信息CIS生成电源控制信号PMC。如上所述，在减小应用处理器120的操作频率OP-FRQ之后，减小应用处理器120的操作电压OP-VOL。于是，在时钟控制信号PLC之后经过预定时间时，生成电源控制信号PMC。具体地讲，当操作频率信息CIS指示应用处理器120的操作频率OP-FRQ的减小(即，从1GHz至500MHz)时，PMIC140响应于电源控制信号PMC而将应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。

如图13所示，PMIC140在第五时间t5处开始用于减小应用处理器120的操作电压OP-VOL的操作，然后，在第六时间t6处结束用于减小应用处理器120的操作电压OP-VOL的操作。即，PMIC140响应于电源控制信号PMC而在第五时间t5与第六时间t6之间的时间段期间将应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。在一些实施例中，时钟管理单元122从PMIC140接收反馈信号，以被通知应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。在一些实施例中，时钟管理单元122在将操作频率信息CIS提供到PMIC140之后经过预定的校验时间时确定应用处理器120的操作电压OP-VOL从1.1V减小到0.9V。

图14是示出图1的方法通过控制时钟生成单元的分频器和PLL来改变应用处理器的操作频率的示例的流程图。

参照图14，利用图1的方法，时钟管理单元122响应于时钟控制信号PLC（其中，时钟控制信号PLC基于预测的中央处理单元126的操作状态而被生成）而开始用于改变应用处理器120的操作频率OP-FRQ的操作(S810)，控制时钟生成单元124的分频器(S820)和/或时钟生成单元124的PLL(S825)，然后结束用于改变应用处理器120的操作频率OP-FRQ的操作(S830)。

如上所述，从时钟生成单元124输出的时钟信号输入到中央处理单元126，且中央处理单元126基于时钟信号而操作。即，时钟信号的频率对应于应用处理器120的操作频率OP-FRQ。具体地讲，时钟生成单元124包括分频器和PLL。这里，从PLL输出的输出信号可通过分频器而成为时钟信号。于是，时钟信号的频率可按由分频器对输出信号的频率进行分频的方式被确定。

此外，时钟信号的频率可对应于应用处理器120的操作频率OP-FRQ。因此，响应于基于预测的中央处理单元126的操作状态所生成的时钟控制信号PLC，图1的方法可通过改变时钟生成单元124的分频器的分频比和/或通过改变从时钟生成单元124的PLL输出的输出信号的频率，来改变应用处理器120的操作频率OP-FRQ。此外，图1的方法可通过改变时钟生成单元124的分频器的分频比和从时钟生成单元124的PLL输出的输出信号的频率二者来精细地调整应用处理器120的操作频率OP-FRQ。

图15是示出图1的方法通过控制时钟生成单元的分频器、多个PLL和复用器来改变应用处理器的操作频率的示例的流程图。

参照图15，利用图1的方法，当时钟管理单元122响应于时钟控制信号PLC（其中，时钟控制信号PLC基于预测的中央处理单元126的操作状态而被生成）而开始用于改变应用处理器120的操作频率OP-FRQ的操作(S910)，可在时钟生成单元124的多个PLL中选择一个PLL(S920)，控制时钟生成单元124的分频器(S930)和/或时钟生成单元124的选定的PLL(S935)，然后结束用于改变应用处理器120的操作频率OP-FRQ的操作(S940)。

如上所述，从时钟生成单元124输出的时钟信号输入到中央处理单元126，且中央处理单元126基于时钟信号而操作。即，时钟信号的频率对应于应用处理器120的操作频率OP-FRQ。时钟生成单元124包括分频器、多个PLL以及复用器。这里，从选定的PLL输出的输出信号可通过分频器而成为时钟信号。于是，时钟信号的频率可按分频器对输出信号的频率进行分频的方式被确定。

此外，时钟信号的频率对应于应用处理器120的操作频率OP-FRQ。因此，响应于基于预测的中央处理单元126的操作状态而生成的时钟控制信号PLC，图1的方法通过在用于输出具有各自的输出频率(即不同的输出频率)的各个输出信号的PLL中选择一个PLL、通过改变时钟生成单元124的分频器的分频比和/或通过改变从时钟生成单元124的选定的PLL输出的输出信号的频率，来改变应用处理器120的操作频率OP-FRQ。此外，图1的方法可通过改变时钟生成单元124的分频器的分频比和从时钟生成单元124的选定的PLL输出的输出信号的频率并且从用于输出具有各自的输出频率的各个输出信号的PLL中选择一个PLL，来精细地调整应用处理器120的操作频率OP-FRQ。

图16是示出根据本发明构思的实施例的应用处理器的框图。图17是示出图16的应用处理器执行与PMIC的交互的处理的概念图。

参照图16和图17，应用处理器200包括中央处理单元210、时钟生成单元220以及时钟管理单元230。

中央处理单元210基于从时钟生成单元220输出的时钟信号CLK操作。时钟生成单元220生成时钟信号CLK。时钟生成单元220包括分频器222和PLL224。这里，从PLL224输出的输出信号可通过分频器222成为时钟信号CLK。于是，时钟信号CLK的频率被确定为从PLL224输出的输出信号被分频器分频的输出频率。

此外，时钟信号CLK的频率对应于应用处理器200的操作频率。在另一实施例中，时钟生成单元220包括分频器、多个PLL以及复用器。这里，从PLL之一输出的输出信号通过分频器而生成时钟信号CLK。于是，时钟信号CLK的频率被确定为从PLL之一输出的输出信号被分频器分频的输出频率。此外，时钟信号CLK的频率对应于应用处理器200的操作频率。

时钟管理单元230预测中央处理单元210的操作状态，将操作频率信息CIS提供到外部PMIC300，然后基于预测的中央处理单元210的操作状态来改变应用处理器200的操作频率，其中，操作频率信息CIS指示与时钟信号CLK的频率对应的应用处理器200的操作频率的改变。这里，由PMIC300基于操作频率信息CIS来改变应用处理器200的操作电压，其中，由PMIC300提供应用处理器200的操作电压。

当从时钟管理单元230提供的操作频率信息CIS指示应用处理器200的操作频率的增大时，在PMIC300增大应用处理器200的操作电压之后，时钟管理单元230增大应用处理器200的操作频率。另一方面，当从时钟管理单元230提供的操作频率信息CIS指示应用处理器200的操作频率的减小时，在PMIC300减小应用处理器200的操作电压之前，时钟管理单元230减小应用处理器200的操作频率。

在一些实施例中，时钟生成单元220包括分频器222和PLL224。在这些实施例中，时钟管理单元230可通过控制时钟生成单元220的PLL224来改变时钟信号CLK的频率，以改变应用处理器200的操作频率。可选择地，时钟管理单元230可通过控制时钟生成单元220的分频器222来改变时钟信号CLK的频率，来改变应用处理器200的操作频率。在又一选择中，时钟管理单元230可通过控制时钟生成单元220的分频器222和PLL224二者来改变时钟信号CLK的频率，来改变应用处理器200的操作频率。这里，由于时钟管理单元230改变从时钟生成单元220的PLL224输出的输出信号的频率并且控制时钟生成单元220的分频器222，因此，时钟管理单元230可精细地调整应用处理器200的操作频率。以下，将参照图18至图20来描述这些操作。

在一些其他实施例中，时钟生成单元220包括分频器、多个PLL以及复用器。在这些实施例中，时钟管理单元230可通过控制时钟生成单元220的PLL来改变时钟信号CLK的频率，来改变应用处理器200的操作频率。可选择地，时钟管理单元230可通过选择时钟生成单元220的PLL中的一个PLL来改变时钟信号CLK的频率，来改变应用处理器200的操作频率。在又一选择中，时钟管理单元230可通过控制时钟生成单元220的分频器来改变时钟信号CLK的频率，来改变应用处理器200的操作频率。在又一选择中，时钟管理单元230可通过控制时钟生成单元220的分频器并且选择时钟生成单元220的PLL中的一个PLL来改变时钟信号CLK的频率，来改变应用处理器200的操作频率。此外，时钟管理单元230可通过改变从时钟生成单元220的选定的PLL输出的输出信号的频率，来精细地调整应用处理器200的操作频率。以下，将参照图21和图22来描述这些操作。

如图17所示，基于应用处理器200和PMIC300之间的交互对应用处理器200执行DVFS操作。具体地讲，应用处理器200可预测中央处理单元210的操作状态。这里，当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，应用处理器200的时钟管理单元230将用于指示应用处理器200的操作频率的增大的操作频率信息CIS提供到PMIC300(即，指示为CIS-UP)。随后，PMIC300增大应用处理器200的操作电压(即，指示为VUP)，并将用于指示应用处理器200的操作电压增大的反馈信号提供到应用处理器200(即，指示为VOL-UP)。

接下来，应用处理器200的时钟管理单元230增大应用处理器200的操作频率(即，指示为FUP)。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，应用处理器200的时钟管理单元230可减小应用处理器200的操作频率(即，指示为FDN)。随后，应用处理器200的时钟管理单元230将指示应用处理器200的操作频率的减小的操作频率信息CIS提供到PMIC300(即，指示为CIS-DN)。接下来，PMIC300减小应用处理器200的操作电压(即，指示为VDN)，并将指示应用处理器200的操作电压减小的反馈信号提供到应用处理器200(即，指示为VOL-DN)。

如上所述，基于预测的中央处理单元210的操作状态对应用处理器200实时地执行DVFS操作，以便时钟管理单元230预测中央处理单元210的操作状态(即，确定是增大还是减小应用处理器200的操作频率)，将操作频率信息CIS（其中，操作频率信息CIS基于预测的中央处理单元210的操作状态而生成）提供到PMIC300，并基于预测的中央处理单元210的操作状态来改变应用处理器200的操作频率。这里，PMIC300基于操作频率信息CIS来改变应用处理器200的操作电压。虽然在图16和图17中示出了时钟管理单元230从PMIC300接收反馈信号，以被通知应用处理器200的操作电压改变，但本发明构思不限于上述情况。例如，时钟管理单元230可在将操作频率信息CIS提供到PMIC300后经过预定的校验时间时确定应用处理器200的操作电压改变。

图18是示出其中图16的应用处理器通过控制时钟生成单元的PLL来执行DVFS操作的示例的框图。

参照图18，时钟生成单元220包括分频器222和PLL224，且时钟管理单元230通过控制时钟生成单元220的PLL224来改变应用处理器200的操作频率。如上所述，从PLL224输出的输出信号ICLK可通过分频器222而成为时钟信号CLK。于是，时钟信号CLK的频率可被确定为从PLL224输出的输出信号ICLK被分频器222分频的输出频率。

此外，时钟信号CLK的频率可对应于应用处理器200的操作频率。因此，当从PLL224输出的输出信号ICLK的频率改变时，由于改变了时钟信号CLK的频率，因此可改变应用处理器200的操作频率。PLL224接收基准频率REF，并输出具有该频率的输出信号ICLK。

所述频率可与基准频率REF相同，或者所述频率可通过将基准频率REF乘以整数来生成。于是，当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率的增大的第一控制信号PS提供到PLL224，来增大输出信号ICLK的频率。结果，由于增大了时钟信号CLK的频率，因此可增大应用处理器200的操作频率。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率的减小的第二控制信号PS提供到PLL224，来减小输出信号ICLK的频率。结果，由于减小了时钟信号CLK的频率，因此可减小应用处理器200的操作频率。

图19是示出图16的应用处理器通过控制时钟生成单元的分频器来执行DVFS操作的示例的框图。

参照图19，时钟生成单元220包括分频器222和PLL224，且时钟管理单元230通过控制时钟生成单元220的分频器222来改变应用处理器200的操作频率。如上所述，从PLL224输出的输出信号ICLK通过分频器222而生成时钟信号CLK。于是，时钟信号CLK的频率被确定为从PLL224输出的输出信号ICLK被分频器222分频的输出频率。此外，时钟信号CLK的频率可对应于应用处理器200的操作频率。因此，当改变从分频器222输出的时钟信号CLK的频率(即，改变分频器222的分频比)时，可改变应用处理器200的操作频率。

当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率增大的第三控制信号DS提供到分频器222，来增大时钟信号CLK的频率。结果，由于减小了分频器222的分频比，因此可增大应用处理器200的操作频率。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率的减小的第四控制信号DS提供到分频器222，来减小时钟信号CLK的频率。结果，由于增大了分频器222的分频比，因此可减小应用处理器200的操作频率。

图20是示出图16的应用处理器通过控制时钟生成单元的分频器和PLL来执行DVFS操作的示例的框图。

参照图20，时钟生成单元220包括分频器222和PLL224，且时钟管理单元230通过控制时钟生成单元220的分频器222和PLL224来改变应用处理器200的操作频率。如上所述，从PLL224输出的输出信号ICLK通过分频器222而生成时钟信号CLK。于是，时钟信号CLK的频率可被确定为PLL224输出的输出信号ICLK被分频器222分频的输出频率。此外，时钟信号CLK的频率对应于应用处理器200的操作频率。因此，当改变从PLL224输出的输出信号ICLK的频率并且改变分频器222的分频比(即，改变时钟信号CLK的频率)时，改变了应用处理器200的操作频率。

当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，时钟管理单元230通过将指示应用处理器200的操作频率的增大的第一控制信号PS提供到PLL224，来增大输出信号ICLK的频率，且可通过将指示应用处理器200的操作频率的增大的第三控制信号DS提供到分频器222，来附加地增大时钟信号CLK的频率。结果，可增大应用处理器200的操作频率。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，时钟管理单元230通过将指示应用处理器200的操作频率的减小的第二控制信号PS提供到PLL224，来减小输出信号ICLK的频率，且通过将指示应用处理器200的操作频率的减小的第四控制信号DS提供到分频器222，来附加地减小时钟信号CLK的频率。结果，可减小应用处理器200的操作频率。如上所述，可通过控制时钟生成单元220的分频器222和PLL224二者来精细地调整应用处理器200的操作频率。

图21是示出图16的应用处理器通过控制时钟生成单元的分频器、多个PLL和复用器来执行DVFS操作的示例的框图。

参照图21，时钟生成单元220包括分频器222、PLL224-1至PLL224-n以及复用器226。时钟管理单元230通过控制时钟生成单元220的分频器222和复用器226二者来改变应用处理器200的操作频率。如上所述，从PLL224-1至PLL224-n输出的多个输出信号ICLK中的由复用器226选择的输出信号ICLK通过分频器222而成为时钟信号CLK。于是，时钟信号CLK的频率可被确定为从选定的PLL224-i输出的输出信号ICLK被分频器分频的输出频率。此外，时钟信号CLK的频率可对应于应用处理器200的操作频率。

PLL224-1至PLL224-n接收各自的基准频率REF1至REFn，PLL224-1至PLL224-n输出具有各自的输出频率的各个输出信号ICLK。各个输出频率可与各自的基准频率REF1至REFn相同，或者各个输出频率可通过将各自的基准频率REF1至REFn乘以整数来生成。因此，当改变分频器222的分频比(即，改变时钟信号CLK的频率)时，或者当改变选定的PLL224-i时，可改变应用处理器200的操作频率。

当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率的增大第五控制信号MS提供到复用器226，来选择具有高于先前输出频率的输出频率的输出信号ICLK。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率的减小的第六控制信号MS提供到复用器226，来选择具有低于先前输出频率的输出频率的输出信号ICLK。例如，当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率的增大的第三控制信号DS提供到分频器222，来增大应用处理器200的操作频率。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，时钟管理单元230可通过将指示应用处理器200的操作频率的减小的第四控制信号DS提供到分频器222，来减小应用处理器200的操作频率。

此外，当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，时钟管理单元230通过将指示应用处理器200的操作频率的增大的第五控制信号MS提供到复用器226来选择具有高于先前输出频率的输出频率的输出信号ICLK，且时钟管理单元230通过将指示应用处理器200的操作频率的增大的第三控制信号DS提供到分频器222来增大应用处理器200的操作频率。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，时钟管理单元230通过将指示应用处理器200的操作频率的减小的第六控制信号MS提供到复用器226来选择具有低于先前输出频率的输出频率的输出信号ICLK，且时钟管理单元230通过将指示应用处理器200的操作频率的减小的第四控制信号DS提供到分频器222来减小应用处理器200的操作频率。结果，可精细地调整应用处理器200的操作频率。

图22是示出图16的应用处理器通过控制时钟生成单元的分频器、多个PLL和复用器来执行DVFS操作的另一示例的框图。

参照图22，时钟生成单元220包括分频器222、PLL224-1至PLL224-n以及复用器226，时钟管理单元230通过控制时钟生成单元220的分频器222、复用器226和/或PLL224-1至PLL224-n来改变应用处理器200的操作频率。由于在图21中描述了通过控制时钟生成单元220的分频器222、复用器226和/或PLL224-1至PLL224-n来改变应用处理器200的操作频率，因此将不再重复对这种特征的描述。如图22所示，时钟管理单元230在输出具有各自的输出频率(即不同的输出频率)的各个输出信号ICLK的PLL224-1至PLL224-n中选择一个PLL224-i。时钟管理单元230还改变分频器222的分频比，并改变从选定的PLL224-i输出的输出信号ICLK的输出频率。换言之，当基于预测的中央处理单元210的操作状态需要增大应用处理器200的操作频率时，时钟管理单元230通过将指示应用处理器200的操作频率的增大的第一控制信号PS提供到选定的PLL224-i，来附加地增大从选定的PLL224-i输出的输出信号ICLK的频率。另一方面，当基于预测的中央处理单元210的操作状态需要减小应用处理器200的操作频率时，时钟管理单元230通过将指示应用处理器200的操作频率的减小的第二控制信号PS提供到选定的PLL224-i，来附加地减小从选定的PLL224-i输出的输出信号ICLK的频率。结果，可精细地调整应用处理器200的操作频率。

图23是示出根据本发明构思的实施例的移动装置的框图。图24是示出将图23的移动装置实现为智能电话的示例的示图。

参照图23和图24，移动装置500包括：应用处理器510；存储器装置520；存储装置530；多个功能模块540、550、560、570；PMIC580，将操作电压分别提供到应用处理器510、存储器装置520、存储装置530以及功能模块540、功能模块550、功能模块560、功能模块570。例如，如图23所示，移动装置500可被实现为智能电话。

应用处理器510控制移动装置500的总体操作。例如，应用处理器510控制存储器装置520、存储装置530以及功能模块540、功能模块550、功能模块560、功能模块570。应用处理器510预测应用处理器510中的中央处理单元的操作状态，输出基于预测的中央处理单元的操作状态生成的操作频率信息，其中，操作频率信息指示是增大还是减小应用处理器510的操作频率，且应用处理器510基于预测的中央处理单元的操作状态在硬件上改变应用处理器510的操作频率。

对于这种操作，应用处理器510可包括：中央处理单元，基于时钟信号操作；时钟生成单元，生成时钟信号以将时钟信号提供到中央处理单元；时钟管理单元，预测中央处理单元的操作状态，基于预测的中央处理单元的操作状态将操作频率信息提供到PMIC580并且基于预测的中央处理单元的操作状态来改变应用处理器510的操作频率。PMIC580基于指示改变应用处理器510的操作频率的操作频率信息来改变应用处理器510的操作电压。结果，可执行应用处理器510和PMIC580之间的高速交互，因此，可基于预测的中央处理单元的操作状态对应用处理器510实时地执行DVFS操作。

存储器装置520和存储装置530存储用于移动装置500的操作的数据。存储器装置520可对应于易失性半导体存储器装置，诸如，动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、移动DRAM等。此外，存储装置530可对应于非易失性半导体存储器装置，诸如，可擦除可编程只读存储器(EPROM)装置、电可擦除可编程只读存储器(EEPROM)装置、闪存装置、相变随机存取存储器(PRAM)装置、电阻随机存取存储器(RRAM)装置、纳米浮栅存储器(NFGM)装置、聚合物随机存取存储器(PoRAM)装置、磁随机存取存储器(MRAM)装置、铁电随机存取存储器(FRAM)装置等。在一些实施例中，存储装置530可对应于固态驱动器(SSD)装置、硬盘驱动器(HDD)装置、CD-ROM装置等。

功能模块540、功能模块550、功能模块560和功能模块570执行移动装置500的各种功能。例如，移动装置500可包括：用于执行通信功能的通信模块540(例如，码分多址(CDMA)模块、长期演进(LTE)模块、射频(RF)模块、超宽带(UWB)模块、无线局域网(WLAN)模块、微波存取全球互通(WIMAX)模块等)；用于执行相机功能的相机模块550；用于执行显示功能的显示模块560；用于执行触摸感测功能的触摸面板模块570等。

在一些实施例中，移动装置500还包括：全球定位系统(GPS)模块、麦克风(MIC)模块、扬声器模块、陀螺仪模块等。然而，移动装置500中的功能模块540、功能模块550、功能模块560和功能模块570的类型不限于上述情况。如上所述，移动装置500包括应用处理器510，于是，由于应用处理器510预测中央处理单元的操作状态，并基于预测的中央处理单元的操作状态来实时地改变应用处理器510的操作频率和操作电压，因此移动装置500可有效降低功耗。虽然图23和图24示出在移动装置500中包括应用处理器510，但根据本发明构思的实施例的应用处理器510可适用于采用DVFS技术(即执行DVFS操作)的任何电子装置。

本发明构思可适用于具有应用处理器的电子装置。例如，本发明构思可适用于计算机、便携式电脑、数码相机、便携式电话、智能电话、智能平板电脑、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器、导航系统、摄像机、便携式游戏机等。

前述为示例性实施例，不应被解释为限制实施例。虽然已描述了几个实施例，但本领域技术人员将易于理解，在不实质上脱离本发明构思的新颖教导和优点的情况下，可在实施例中做出各种变型。因此，规定所有这些变型被包括在由权利要求所限定的本发明构思的范围内。

Claims (30)

1.一种用于执行动态电压和频率调整操作的方法，包括如下步骤：

控制时钟管理单元CMU预测中央处理单元CPU的操作状态并基于预测的CPU的操作状态将操作频率信息提供到电源管理集成电路PMIC，所述操作频率信息指示应用处理器的操作频率的改变；

控制PMIC基于从时钟管理单元提供的操作频率信息来改变应用处理器的操作电压。

2.如权利要求1所述的方法，还包括如下步骤：

当操作频率信息指示应用处理器的操作频率的增大时，在控制PMIC增大应用处理器的操作电压之后，控制CMU增大应用处理器的操作频率；

当操作频率信息指示应用处理器的操作频率的减小时，在控制PMIC减小应用处理器的操作电压之前，控制CMU减小应用处理器的操作频率。

3.如权利要求2所述的方法，其中，应用处理器的操作频率对应于从时钟生成单元输出的时钟信号的频率，且时钟信号的频率由CMU确定。

4.如权利要求3所述的方法，其中，时钟生成单元包括锁相环PLL和分频器，并且

其中，时钟信号的频率被确定为从PLL输出的输出信号被分频器分频的输出频率。

5.如权利要求4所述的方法，其中，通过控制CMU来控制PLL，来改变应用处理器的工作频率。

6.如权利要求4所述的方法，其中，通过控制CMU来控制分频器，来改变应用处理器的操作频率。

7.如权利要求4所述的方法，其中，通过控制CMU来控制PLL和分频器二者，来改变应用处理器的操作频率。

8.如权利要求3所述的方法，其中，时钟生成单元包括多个锁相环PLL、复用器以及分频器，并且

其中，时钟信号的频率被确定为从所述多个PLL输出的多个输出信号中的由复用器选择的输出信号被分频器分频的输出频率。

9.如权利要求8所述的方法，其中，通过控制CMU在所述多个PLL中选择一个PLL，来改变应用处理器的操作频率。

10.如权利要求8所述的方法，其中，通过控制CMU来控制分频器，来改变应用处理器的操作频率。

11.如权利要求8所述的方法，其中，通过控制CMU在所述多个PLL中选择一个PLL并控制分频器，来改变应用处理器的操作频率。

12.一种应用处理器，包括：

中央处理单元，被构造为基于时钟信号操作；

时钟生成单元，被构造为生成时钟信号；以及

时钟管理单元CMU，被构造为预测中央处理单元的操作状态，基于预测的中央处理单元的操作状态将操作频率信息提供到电源管理集成电路PMIC并且基于预测的中央处理单元的操作状态来改变应用处理器的操作频率，所述操作频率信息指示与时钟信号的频率对应的应用处理器的操作频率的改变；

其中，由PMIC提供给应用处理器的操作电压基于操作频率信息而改变。

13.如权利要求12所述的应用处理器，其中，当操作频率信息指示应用处理器的操作频率的增大时，在PMIC增大应用处理器的操作电压之后，CMU增大应用处理器的操作频率；并且

其中，当操作频率信息指示应用处理器的操作频率的减小时，在PMIC减小应用处理器的操作电压之前，CMU减小应用处理器的操作频率。

14.如权利要求13所述的应用处理器，其中，时钟生成单元包括锁相环PLL和分频器，并且其中，时钟信号的频率被确定为从PLL输出的输出信号被分频器分频的输出频率。

15.如权利要求14所述的应用处理器，其中，CMU通过利用用于对PLL指示增大应用处理器的操作频率的第一控制信号来增大输出信号的频率，以增大应用处理器的操作频率，并且

其中，CMU通过利用用于对PLL指示减小应用处理器的操作频率的第二控制信号来减小输出信号的频率，以减小应用处理器的操作频率。

16.如权利要求14所述的应用处理器，其中，CMU通过利用用于对分频器指示增大应用处理器的操作频率的第三控制信号来增大时钟信号的频率，来增大应用处理器的操作频率，并且

其中，CMU通过利用用于对分频器指示减小应用处理器的操作频率的第四控制信号来减小时钟信号的频率，来减小应用处理器的操作频率。

17.如权利要求14所述的应用处理器，其中，CMU通过利用用于对PLL指示增大应用处理器的操作频率的第一控制信号来增大输出信号的频率并且通过利用用于对分频器指示增大应用处理器的操作频率的第三控制信号来增大时钟信号的频率，来增大应用处理器的操作频率，并且

其中，CMU通过利用用于对PLL指示减小应用处理器的操作频率的第二控制信号来减小输出信号的频率并且通过利用用于对分频器指示减小应用处理器的操作频率的第四控制信号来减小时钟信号的频率，来减小应用处理器的操作频率。

18.如权利要求13所述的应用处理器，其中，时钟生成单元包括多个锁相环PLL、复用器以及分频器，并且其中，时钟信号的频率被确定为从所述多个PLL输出的输出信号中的由复用器选择的一个输出信号被分频器分频的输出频率。

19.如权利要求18所述的应用处理器，其中，CMU通过利用用于对所述多个PLL指示增大应用处理器的操作频率的第一控制信号来增大输出信号的输出频率，来增大应用处理器的操作频率，并且

其中，CMU通过利用用于对所述多个PLL指示减小应用处理器的操作频率的第二控制信号来减小输出信号的输出频率，来减小应用处理器的操作频率。

20.如权利要求18所述的应用处理器，其中，CMU通过利用用于对分频器指示增大应用处理器的操作频率的第三控制信号来增大时钟信号的频率，以增大应用处理器的操作频率，并且

其中，CMU通过利用用于对分频器指示减小应用处理器的操作频率的第四控制信号来减小时钟信号的频率，以减小应用处理器的操作频率。

21.如权利要求18所述的应用处理器，其中，CMU通过利用用于对复用器指示增大应用处理器的操作频率的第五控制信号以在输出信号中选择输出频率高于先前输出频率的输出信号，来增大应用处理器的操作频率，并且

其中，CMU通过利用用于对复用器指示减小应用处理器的操作频率的第六控制信号以在输出信号中选择输出频率低于先前输出频率的输出信号，来减小应用处理器的操作频率。

22.如权利要求18所述的应用处理器，其中，CMU通过利用用于对复用器指示增大应用处理器的操作频率的第五控制信号以在输出信号中选择输出频率高于先前输出频率的输出信号，并且通过利用用于对分频器指示增大应用处理器的操作频率的第三控制信号来增大时钟信号的频率，来增大应用处理器的操作频率，并且

其中，CMU通过利用用于对复用器指示减小应用处理器的操作频率的第六控制信号以在输出信号中选择其输出频率低于先前输出频率的输出信号，并且通过利用用于对分频器指示减小应用处理器的操作频率的第四控制信号来减小时钟信号的频率，来减小应用处理器的操作频率。

23.如权利要求22所述的应用处理器，其中，CMU通过利用用于对所述多个PLL指示增大应用处理器的操作频率的第一控制信号来增大输出信号的输出频率，来增大应用处理器的操作频率，并且

其中，CMU通过利用用于对所述多个PLL指示减小应用处理器的操作频率的第二控制信号来减小输出信号的输出频率，来减小应用处理器的操作频率。

24.一种移动装置，包括：

至少一个功能模块；

应用处理器，配置为预测中央处理单元CPU的操作状态，基于预测的CPU的操作状态来输出操作频率信息并且基于预测的CPU的操作状态在硬件上改变应用处理器的操作频率，所述操作频率信息指示应用处理器的操作频率的改变；以及

电源管理集成电路PMIC，被构造为基于操作频率信息来改变应用处理器的操作电压。

25.如权利要求24所述的装置，其中，应用处理器包括：

CPU，被构造为基于时钟信号操作；

时钟生成单元，被构造为生成时钟信号；以及

时钟管理单元CMU，被构造为预测CPU的操作状态，基于预测的CPU的操作状态将操作频率信息提供到PMIC并且基于预测的CPU的操作状态来改变应用处理器的操作频率。

26.一种用于操作包括应用处理器、时钟管理单元CMU和电源管理集成电路PMIC的设备的方法，所述方法包括：

操作CMU来预测应用处理器中的中央处理单元CPU的操作状态并且基于预测的操作状态将操作频率信息提供到PMIC；

当操作频率信息指示应用处理器的操作频率的增大时，操作PMIC来增大应用处理器的操作电压；

当操作频率信息指示应用处理器的操作频率的减小时，操作PMIC来减小应用处理器的操作电压。

27.如权利要求26所述的方法，其中，应用处理器的操作频率对应于从时钟生成单元输出的时钟信号的频率，且由CMU确定时钟信号的频率。

28.如权利要求27所述的方法，其中，时钟生成单元包括锁相环PLL和分频器，且时钟信号的频率被确定为从PLL输出的输出信号被分频器分频的输出频率。

29.如权利要求28所述的方法，其中，通过控制CMU来控制PLL，来改变应用处理器的操作频率。

30.如权利要求28所述的方法，其中，通过控制CMU来控制分频器，来改变应用处理器的操作频率。

Images