KR101655030B1 - 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체 - Google Patents

태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체 Download PDF

Info

Publication number
KR101655030B1
KR101655030B1 KR1020150071237A KR20150071237A KR101655030B1 KR 101655030 B1 KR101655030 B1 KR 101655030B1 KR 1020150071237 A KR1020150071237 A KR 1020150071237A KR 20150071237 A KR20150071237 A KR 20150071237A KR 101655030 B1 KR101655030 B1 KR 101655030B1
Authority
KR
South Korea
Prior art keywords
task
time
dynamic voltage
frequency
execution
Prior art date
Application number
KR1020150071237A
Other languages
English (en)
Inventor
한태희
정승아
송용호
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150071237A priority Critical patent/KR101655030B1/ko
Application granted granted Critical
Publication of KR101655030B1 publication Critical patent/KR101655030B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y02B60/1217—
    • Y02B60/1285—
    • Y02B60/32—

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법 및 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체에 관한 것으로, 다중프로세서 시스템온칩에 적용되는 동적 전압 주파수 스케일링 방법에 있어서, (a) 태스크 관리자가 태스크의 전체 실행 경로 정보를 획득하는 단계; (b) 태스크 관리자가 각 태스크의 실행시간 및 전력 소모량을 통해 에너지 소모량을 산출하는 단계; (c) 태스크 관리자가 상기 각 태스크의 실행시간과 소모 전력 비율을 바탕으로 전체 태스크 실행시간에서 데드라인까지 남은 시간인 여유시간을 상기 각 태스크로 분배하는 여유시간 분배 비율을 산출하는 단계; 및 (d) 태스크 관리자가 상기 각 태스크의 에너지 소모량의 따라 상기 여유시간 분배 비율을 적용하여 상기 각 태스크의 동적 전압 및 주파수를 조정하여 스케일링하는 단계를 포함한다.
이와 같은 본 발명은, 다중프로세서 시스템-온-칩에서 에너지 소모를 효과적으로 줄이기 위한 방법을 제공하고, 태스크의 특성인 실행시간과 전력 소모 추정치를 바탕으로 태스크별 실행시간과 전력 소모의 비율을 고려해 시스템의 에너지 효율을 향상시키는 동적 주파수 전압 스케일링 방법을 제공한다.

Description

태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체{DYNAMIC VOLTAGE FREQUENCY SCALING METHOD USING SLACK-DISTRIBUTION BASED ON TASK-CHARACTERISTICS, EXECUTION PROGRAM THEREOF METHOD AND RECORDED MEDIUM OF THE PROGRAM}
본 발명은 동적 전압 주파수 스케일링 방법에 관한 것으로, 보다 상세하게는 다중프로세서 시스템-온-칩에서 에너지 소모를 효과적으로 줄이고 에너지 효율을 높일 수 있는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체에 관한 것이다.
최근, 모바일 컨버전스(mobile convergence)가 진행됨에 따라 모바일 기기(예를 들어, 스마트폰 등)는 적어도 하나 이상의 기능 모듈의 동작을 제어하기 위한 어플리케이션 프로세서를 구비하고 있다. 일반적으로, 모바일 기기는 배터리에 기초하여 동작하기 때문에, 어플리케이션 프로세서(특히, 어플리케이션 프로세서에 구비되는 중앙 처리 유닛(central processing unit; CPU))와 적어도 하나 이상의 기능 모듈이 낮은 전력을 소모하는 것이 중요하다.
하지만, 모바일 기기에서는 상대적으로 어플리케이션 프로세서의 높은 전력 소모가 문제되고 있어, 최근에는 어플리케이션 프로세서에 구비되는 중앙 처리 유닛의 동작 상태를 예측하고, 상기 예측된 동작 상태에 따라 어플리케이션 프로세서의 동작 주파수 및 동작 전압을 동적으로(dynamically) 변경하는 동적 전압 주파수 스케일링 기술이 제시되고 있다.
한편, 어플리케이션 프로세서에 동적 전압 주파수 스케일링 기술이 적용되기 위해서는, 어플리케이션 프로세서가 상기 예측된 동작 상태에 기초하여 생성되는 동작 주파수 정보(즉, 동작 주파수를 올려야하는지 또는 내려야 하는지에 대한 정보)를 전력 관리 집적 회로(power management integrated circuit; PMIC)에 제공해야 하고, 전력 관리 집적 회로는 상기 동작 주파수 정보에 기초하여 어플리케이션 프로세서의 동작 전압을 변경해야 한다.
그러나, 종래에는 운영 체제와 같은 소프트웨어(software)가 어플리케이션 프로세서와 전력 관리 집적 회로 사이의 인터렉션을 제어하기 때문에, 어플리케이션 프로세서와 전력 관리 집적 회로 사이의 인터렉션이 고속으로 수행될 수 없었다. 그 결과, 종래에는 어플리케이션 프로세서의 동작 주파수 및 동작 전압이 상기 예측된 동작 상태에 따라 실시간으로 변경되지 못한다는 문제점이 있었다.
또한, 시스템-온-칩 (SoC: System-on-Chip)에 집적되는 코어 개수가 계속적으로 증가함에 따라 에너지 소모 증가 문제가 크게 대두되고 있다. 또한 향상된 성능의 칩을 사용하는 스마트폰, 노트북과 같은 휴대 기기가 보편화되고 휴대 기기의 다기능화와 고성능화에 의해 전력 절감이 중요한 과제가 되었다.
대표적 저전력 기술인 동적 전압 주파수 스케일링 (Dynamic Voltage Frequency Scaling)은 마감시간 (deadline)을 감안하여 전압과 주파수를 조절해 에너지 효율을 향상시키는 기법이다. 다수의 코어를 가지는 다중프로세서 시스템-온-칩 (MPSoC: MultiProcessor System-on-Chip)에서의 DVFS 적용은 코어들 간의 태스크(task) 할당과 커뮤니케이션(communication) 오버헤드를 고려해야 하는 등 매우 복잡한 문제가 수반된다.
대한민국 공개특허공보 제10-2011-0050010호(공개일자: 2011년05월13일) 대한민국 공개특허공보 제10-2014-0033663호(공개일자: 2014년03월19일)
본 발명에 따른 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법은 다음과 같은 해결과제를 가진다.
첫째, 본 발명은 다중프로세서 시스템-온-칩에서 에너지 소모를 효과적으로 줄이기 위한 방법을 제공하고자 함이다.
둘째, 본 발명은 태스크의 특성인 실행시간과 전력 소모 추정치를 바탕으로 태스크별 실행시간과 전력 소모의 비율을 고려해 시스템의 에너지 효율을 향상시키는 방법을 제공하고자 함이다.
본 발명의 해결과제는 이상에서 언급한 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.
상술한 과제를 해결하고자 하는 본 발명의 특징은, 다중프로세서 시스템온칩에 적용되는 동적 전압 주파수 스케일링 방법에 있어서, (a) 태스크 관리자가 태스크의 전체 실행 경로 정보를 획득하는 단계; (b) 태스크 관리자가 각 태스크의 실행시간 및 전력 소모량을 통해 에너지 소모량을 산출하는 단계; (c) 태스크 관리자가 상기 각 태스크의 실행시간과 소모 전력 비율을 바탕으로 전체 태스크 실행시간에서 데드라인까지 남은 시간인 여유시간을 상기 각 태스크로 분배하는 여유시간 분배 비율을 산출하는 단계; 및 (d) 태스크 관리자가 상기 각 태스크의 에너지 소모량의 따라 상기 여유시간 분배 비율을 적용하여 상기 각 태스크의 동적 전압 및 주파수를 조정하여 스케일링하는 단계를 포함한다.
여기서, 상기 다중프로세서 시스템온칩(SoC: System-on-Chip)은 다수개의 코어를 구비하는 것이 바람직하고, 상기 (b) 단계에서, 상기 태스크의 에너지 소모량은,
Figure 112015049053494-pat00001
(여기서, P는 각 태스크의 전력 소모량을 나타내고, t는 태스크의 실행시간을 나타낸다.)를 만족하는 식으로 산출되는 것이 바람직하다.
또한, 상기 (c) 단계는, 태스크 관리자가 상기 산출된 실행시간 및 전력 소모량을 바탕으로 전체 태스크의 최대 실행시간과 전력을 기준으로 태스크의 실행시간 및 전력이 차지하는 비율을 통해 전체 태스크 실행시간에서 데드라인까지 남은 시간인 여유시간을 분배하는 여유시간 분배 비율을 산출하는 단계인 것이 바람직하다.
더하여, 상기 (c) 단계에서, 상기 여유 시간 분배 비율은,
Figure 112015049053494-pat00002
(여기서, E는 에너지 소모량을 나타내고, P는 소모 전력을 나타낸다.)를 만족하는 식으로 계산되는 것이 바람직하다.
또한, 상기 (d) 단계는, 상기 태스크의 전체 실행 경로 정보에서 각 태스크 경로의 에너지 소모량에 따른 우선순위를 이용해 상기 여유시간 분배비율을 적용하여 동적 전압 및 주파수를 스케일링하는 단계인 것이 바람직하다.
그리고, 상기 (d) 단계는, 상기 전체 실행 경로 중에서 에너지 소모량이 많은 경로의 테스크들을 우선적으로 상기 여유시간 분배 비율을 적용하고 동적 전압 및 주파수를 조정하여 스케일링하고, 나머지 여유시간에 대하여 연속된 종속 태스크에 상기 여유시간 분배 비율을 적용하여 동적 전압 및 주파수를 스케일링하는 단계인 것이 바람직하다.
또한, 상기 동적 전압 및 주파수 스케일링은,
Figure 112015049053494-pat00003
(여기서, f는 태스크의 동적 주파수이고, Vdd는 공급 전압을 나타내고, Vt는 태스크의 동적 전압을 나타낸다.)를 만족하는 식으로 계산되는 것이 바람직하다.
본 발명의 제2 특징은, 하드웨어와 결합되어 상술한 동적 전압 주파수 스케일링 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램이고, 본 발명의 제3 특징은, 컴퓨터에 상술한 동적 전압 주파수 스케일링 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체이다.
본 발명에 따른 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법은 다음과 같은 효과를 가진다.
첫째, 본 발명은 다중프로세서 시스템-온-칩에서 에너지 소모를 효과적으로 줄이기 위한 동적 전압 주파수 스케일링 방법을 제공한다.
둘째, 본 발명은 태스크의 특성인 실행시간과 전력 소모 추정치를 바탕으로 태스크별 실행시간과 전력 소모의 비율을 고려해 에너지 효율을 향상시킬 수 있는 동적 전압 주파수 스케일링 방법을 제공한다.
셋째, 본 발명은 태스크의 에너지 소모량에 따른 우선순위를 이용해 효율적으로 마감시간(deadline) 여유(slack)를 활용하는 방안을 제공한다.
넷째, 본 발명은 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법을 실행시키기 위한 컴퓨터 프로그램 및 그 프로그램을 기록한 컴퓨터로 읽을 수 있는 매체를 제공한다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해되어 질 수 있을 것이다.
도 1은 본 발명의 실시예에 따른 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법의 흐름을 나타낸 도면이다.
도 2는 태스크의 여유시간 분배에 따른 에너지 소모량을 나타낸 비교 그래프이다.
도 3은 태스크 그래프와 초기 태스크 값을 적용하여 나타낸 전체 경로를 나타낸 도면이다.
도 4는 태스크 그래프와 초기 태스크 값을 적용하여 나타낸 전체 경로를 나타낸 도면이다.
도 5는 여유시간을 각 경로에 배치된 태스크 수로 나누어 공평 분배한 경로를 나타낸 도면이다.
도 6은 본 발명의 실시예에 따른 스케일링 방법을 적용하기 위한 태스크 특성에 따라 여유시간을 분배하는 경로를 나타낸 도면이다.
도 7은 본 발명의 실시예에 따른 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법을 실험한 결과로서, 에너지 소모량을 비교한 그래프이다.
이하, 첨부한 도면을 참조하여, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 설명한다. 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 이해할 수 있는 바와 같이, 후술하는 실시예는 본 발명의 개념과 범위를 벗어나지 않는 한도 내에서 다양한 형태로 변형될 수 있다. 가능한 한 동일하거나 유사한 부분은 도면에서 동일한 도면부호를 사용하여 나타낸다.
본 명세서에서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지는 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다.
본 명세서에서 사용되는 "포함하는"의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
본 명세서에서 사용되는 기술용어 및 과학용어를 포함하는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 일반적으로 이해하는 의미와 동일한 의미를 가진다. 사전에 정의된 용어들은 관련기술문헌과 현재 개시된 내용에 부합하는 의미를 가지는 것으로 추가 해석되고, 정의되지 않는 한 이상적이거나 매우 공식적인 의미로 해석되지 않는다.
이하에서 본 발명의 바람직한 실시예를 도면을 참조하여 상세히 설명하기로 한다.
도 1은 본 발명의 실시예에 따른 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법의 흐름을 나타낸 도면이다. 도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 동적 전압 주파수 스케일링 방법은, 다중프로세서 시스템온칩에 적용되는 동적 전압 주파수 스케일링 방법에 있어서, (a) 태스크 관리자가 태스크의 전체 실행 경로 정보를 획득하는 단계(S100); (b) 태스크 관리자가 각 태스크의 실행시간 및 전력 소모량을 통해 에너지 소모량을 산출하는 단계(S200); (c) 태스크 관리자가 상기 각 태스크의 실행시간과 소모 전력 비율을 바탕으로 전체 태스크 실행시간에서 데드라인까지 남은 시간인 여유시간을 상기 각 태스크로 분배하는 여유시간 분배 비율을 산출하는 단계(S300); 및 (d) 태스크 관리자가 상기 각 태스크의 에너지 소모량의 따라 상기 여유시간 분배 비율을 적용하여 상기 각 태스크의 동적 전압 및 주파수를 조정하여 스케일링하는 단계(S400)를 포함한다.
이와 같이, 본 발명의 실시예는 종래의 동적 전압 주파수 스케일링(DVFS) 방법에서 실행시간이나 전력 소모량과 특정 요소만 고려한 에너지 감소 방법이 아닌 태스크별 실행시간과 전력 소모량을 바탕으로 전체 태스크의 최대 실행시간과 전력소모 대비 태스크의 실행시간을 고려한 전력 비율을 통해 에너지 소모 감소 효과를 얻는 동적 전압 주파수 스케일링 방법을 제안한다.
또한 전체 경로 중 에너지 소모가 큰 경로에 먼저 여유시간을 분배한 후 남은 여유시간을 연속된 종속 태스크에 차례로 분배해줌으로써, 경로의 에너지 소모량에 따른 우선순위를 이용해 효율적으로 여유시간을 활용할 수 있는 방법을 제안한다.
도 2는 태스크의 여유시간 분배에 따른 에너지 소모량을 나타낸 비교 그래프이다.
동적 전압 주파수 스케일링(DVFS)은 데드라인(deadline)을 감안하여 전압과 주파수를 조절해 에너지 소모를 감소시킬 수 있다. 하지만 다수의 코어를 가지는 다중 프로세서 시스템온칩(MPSoC)에서 DVFS를 적용함에 있어 코어의 수가 증가함에 따라 각 코어의 태스크 배치가 복잡해져 효과적인 스케일링이 어렵다.
종래의 연구에서는 여유시간을 많이 생성하는 실행시간이 긴 태스크부터 우선순위를 부여하여 다음 태스크에 많은 여유시간을 분배하는 방법으로 에너지 소모를 감소시키는 발명이 보고되어 졌다. 또한 각 태스크의 전력 소모량을 고려하여 에너지 소모를 최소화시킬 수 있는 태스크 별 최적의 전압 값을 찾는 방법도 소개되었다.
이에 본 발명의 실시예에서는 기존의 발명에서 실행시간이나 전력 소모량과 각 하나의 요소만 고려한 에너지 감소 방법이 아닌, 태스크별 실행시간과 전력 소모량을 바탕으로 전체 태스크의 최대 실행시간과 전력소모 대비 태스크의 실행시간을 고려한 전력 비율을 통해 에너지 소모 감소 효과를 얻는 방법을 제공하고자 한다.
또한 전체 경로 중 에너지 소모가 큰 경로에 먼저 여유시간을 분배한 후 남은 여유시간을 연속된 종속 태스크에 차례로 분배해줌으로써 경로의 에너지 소모량에 따른 우선순위를 이용해 효율적으로 여유시간을 활용할 수 있는 방안을 제안한다.
이하에서 본 발명의 실시예에 따른 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법의 단계별 프로세스를 도면과 함께 상세히 설명하기로 한다.
(a) 단계는(S100), 태스크 관리자가 다중프로세서 시스템온칩에서의 전체 태스크의 전체 실행 경로 정보를 획득하는 단계이다. 상술한 바와 같이, 최근 모바이 기기 등의 다중프로세서 시스템-온-칩 (SoC: System-on-Chip)에 집적되는 코어 개수가 계속적으로 증가함에 따라 에너지 소모 증가하는 문제를 개선하기 위해, 본 발명의 실싱예에서는 각 태스크의 실행 경로 정보를 정확히 검출하고, 이를 통해 태스크에 데드라인을 고려하여 남은 실행시간을 분배할 수 있는 태스크 정보를 획득할 수 있게 된다. 도 3은 태스크 그래프와 초기 태스크 값을 적용하여 나타낸 전체 경로를 나타낸 도면이다.
(b) 단계는(S200), 태스크 관리자가 각 태스크의 실행시간 및 에너지 소모량을 산출하는 단계로서, 다음의 [수학식 1]과 같이 계산된다.
[수학식 1]의 에너지 소모 E는 각 태스크의 실행시간 t동안 사용된 전력 P를 합한 것으로 태스크의 에너지 소모량을 결정짓는 요소는 각 태스크별 소모 전력 P, 실행시간 t로 결정된다.
Figure 112015049053494-pat00004
두 개의 태스크에 대하여 DVFS를 적용할 경우, 전력 요구량이 더 큰 태스크에서 더 많은 전력 절감 효과를 얻을 수 있다. 실행시간 t에서는 실행시간을 제외하고 동일한 조건을 가진 두 개의 태스크에 DVFS를 적용한 경우 실행시간이 긴 태스크에서 더 많은 전력 소모 감소 효과가 있다.
(c) 단계는(S400), 태스크 관리자가 상기 각 태스크의 실행시간과 소모 전력 비율을 바탕으로 전체 태스크 실행시간에서 데드라인까지 남은 시간인 여유시간을 상기 각 태스크로 분배하는 여유시간 분배 비율을 산출하는 단계이다.
실행시간과 전력을 모두 고려한 여유시간 분배를 하기 위해 전체 태스크의 최대 실행시간과 전력을 기준으로 태스크의 실행시간과 전력을 얼마나 차지하는 지를 계산한다. 다음의 [수학식 2]는 여유시간 분배 비율을 결정하는 R을 나타낸다. 여기서, 여유시간은 태스크 실행시간에서 데드라인까지 남은 시간을 의미한다.
Figure 112015049053494-pat00005
예를 들어, 도 2의 (a)의 태스크 τ0(t0 = 1, P 0 = 2), τ1(t1 = 1, P 1 = 3), τ2(t2 = 2, P 2 = 3)에 여유시간을 분배한다면, 전력의 크기를 고려해 분배하는 경우인 도 2의 (b)에서는 2 : 3 : 3의 비율로 분배되어 τ1에 상대적으로 많은 여유시간을 분배하게 될 것이다.
도 2의 (c)와 같이, 실행시간의 길이를 고려해 분배하는 경우는 1 : 1 : 2의 비율로 τ0에 상대적으로 많은 여유시간을 분배하게 된다. 반면에 본 발명의 실시예에서 제시한 분배 방법을 적용한 경우인 도 2의 (d)에서는 [수학식 2]를 이용하여 분배 비율을 구하면 2/3 : 3/2 : 6의 비율로서 실행시간과 전력을 모두 고려했기 때문에 전력 크기만을 고려한 분배방법보다 효과적으로 분배를 할 수 있다.
또한 전체 경로 중 에너지 소모가 큰 경로에 먼저 여유시간을 분배한 후 남은 여유시간을 연속된 종속 태스크에 차례로 분배해줌으로써 경로의 에너지 소모량에 따른 우선순위를 이용해 효율적으로 여유시간을 활용할 수 있다. 다음의 [수학식 3]을 이용하여 분배받은 여유 시간 내에서 각 태스크의 공급전압(Vdd) 조절을 수행하고 전력 소모량을 비교하여 여유시간 분배 비율을 구할 수 있다.
Figure 112015049053494-pat00006
도 3의 태스크 그래프에 대해 에너지 소모를 비교하고, [표 1]은 각 태스크 별 초기 실행시간, 전력과 동적 전압(Vdd)을 나타낸다.
(d) 단계는(S400), 태스크 관리자가 상기 각 태스크의 에너지 소모량의 따라 상기 여유시간 분배 비율을 적용하여 상기 각 태스크의 동적 전압 및 주파수를 조정하여 스케일링하는 단계이다. 즉, [수학식 2]의 여유시간 분배비율을 산출하고, 이 여유시간 분배비율을 따라 [수학식 3]을 적용하여 동적 전압 및 주파수를 조정하여 스케일링하게 된다.
도 4는 태스크 그래프와 초기 태스크 값을 적용하여 나타낸 전체 경로를 나타내고, 도 5는 여유시간을 각 경로에 배치된 태스크 수로 나누어 공평 분배한 경로를 나타낸 도면이고, 도 6은 본 발명의 실시예에 따른 스케일링 방법을 적용하기 위한 태스크 특성에 따라 여유시간을 분배하는 경로를 나타낸 도면이다.
도 5에 나타낸 바와 같이, 공평한 분배 방법을 보면 1st 경로에서 실행시간이 짧은 τ5와 2nd 경로의 전력의 크기가 작은 τ1에 상대적으로 많은 여유시간이 분배되어 에너지 절감에 한계가 있음을 확인할 수 있다.
반면에 도 5에 나타낸 바와 같이, 본 발명의 실시예에 따른 스케일링 방법에서는 태스크 특성에 따른 여유시간 분배방법 방법이 적용된 경로를 나타낸다. 도 5를 도 4와 비교했을 때, 1st 경로에서 상대적으로 실행시간과 전력의 크기가 큰 τ2, τ6와 2nd 경로의 전력의 크기가 큰 τ3에 많은 여유시간이 분배되어 효과적으로 에너지 소모를 감소시킬 수 있음을 확인할 수 있다.
τ4와 τ7은 1st와 2nd의 종속된 경로에 있는 태스크이기 때문에 τ0, τ2, τ5, τ6와 τ0, τ1이 완료된 후 남은 여유시간을 활용한다. 또한 τ4와 τ7 이후에도 마감시간까지 여유시간이 존재할 수 있다.
본 발명의 실시예에 따른 동적 전압 주파수 스케일링 방법은 전압과 주파수가 연속적으로 변화하며, 전압과 주파수 조절에 따른 오버헤드는 고려하지 않는 조건에서 제안된 태스크 특성에 따른 여유시간 분배 방법을 적용한 후의 태스크 값은 아래 [표 2]를 통해 결과를 확인할 수 있다.
Figure 112015049053494-pat00007
실험결과
본 발명의 실시예에 따른 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법의 성능을 검증하기 위해, C++기반의 시뮬레이터와 4개의 동일한 코어로 구성된 MPSoC에서 TGFF를 이용하여 무작위로 생성된 여러 태스크에 대해 제안한 알고리즘을 적용하여 실험하였다.
동작 전압은 0.6V1.8V, 주파수는 1Ghz 내에서 0.01V 및 50 MHz 단위로 조절 가능하며, 전압과 주파수 조절에 따른 오버헤드는 고려하지 않는 것을 가정한다. 그 결과는 도 7과 같다.
도 7에 나타낸 바와 같이, 여유시간을 공평하게 분배(Even)하는 경우와 비교해 봤을 때 소비에너지는 11.6%의 에너지 감소 효율이 있었다. 초기 태스크와 비교했을 때 제안된 방법으로 여유시간 분배했을 경우(Proposed)는 39%의 소비 에너지 감소 효율이 있음을 확인할 수 있다.
이처럼 본 발명의 실시예에서는 다중프로세서 시스템온칩(MPSoC)에서 태스크 사이에 발생하는 여유시간을 활용하여 에너지 소모를 절감하는 방법을 제안하였고, 제안한 태스크의 특성을 이용한 여유시간 분배 방법으로 높은 에너지 소모 감소 효과를 보였다.
본 명세서에서 설명되는 실시예와 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 예시적으로 설명하는 것에 불과하다. 따라서, 본 명세서에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이므로, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아님은 자명하다. 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시 예는 모두 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 다중프로세서 시스템온칩에 적용되는 동적 전압 주파수 스케일링 방법에 있어서,
    (a) 태스크 관리자가 태스크의 전체 실행 경로 정보를 획득하는 단계;
    (b) 태스크 관리자가 각 태스크의 실행시간 및 전력 소모량을 통해 에너지 소모량을 산출하는 단계;
    (c) 태스크 관리자가 상기 각 태스크의 실행시간과 소모 전력 비율을 바탕으로 전체 태스크 실행시간에서 데드라인까지 남은 시간인 여유시간을 상기 각 태스크로 분배하는 여유시간 분배 비율을 산출하는 단계; 및
    (d) 태스크 관리자가 상기 각 태스크의 에너지 소모량의 따라 상기 여유시간 분배 비율을 적용하여 상기 각 태스크의 동적 전압 및 주파수를 조정하여 스케일링하는 단계를 포함하되,
    상기 (c) 단계에서, 상기 여유 시간 분배 비율은,
    Figure 112016073504493-pat00018

    (여기서, E는 에너지 소모량을 나타내고, P는 소모 전력을 나타낸다.)를 만족하는 식으로 계산되는 것을 특징으로 하는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법.
  2. 청구항 1에 있어서,
    상기 다중프로세서 시스템온칩(SoC: System-on-Chip)은 다수개의 코어를 구비하는 것을 특징으로 하는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법.
  3. 청구항 1에 있어서,
    상기 (b) 단계에서, 상기 태스크의 에너지 소모량은,
    Figure 112015049053494-pat00008

    (여기서, P는 각 태스크의 전력 소모량을 나타내고, t는 태스크의 실행시간을 나타낸다.)를 만족하는 식으로 산출되는 것을 특징으로 하는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법.
  4. 청구항 1에 있어서,
    상기 (c) 단계는,
    태스크 관리자가 상기 산출된 실행시간 및 전력 소모량을 바탕으로 전체 태스크의 최대 실행시간과 전력을 기준으로 태스크의 실행시간 및 전력이 차지하는 비율을 통해 전체 태스크 실행시간에서 데드라인까지 남은 시간인 여유시간을 분배하는 여유시간 분배 비율을 산출하는 단계인 것을 특징으로 하는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법.
  5. 삭제
  6. 청구항 1에 있어서,
    상기 (d) 단계는,
    상기 태스크의 전체 실행 경로 정보에서 각 태스크 경로의 에너지 소모량에 따른 우선순위를 이용해 상기 여유시간 분배비율을 적용하여 동적 전압 및 주파수를 스케일링하는 단계인 것을 특징으로 하는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법.
  7. 청구항 1에 있어서,
    상기 (d) 단계는,
    상기 전체 실행 경로 중에서 에너지 소모량이 가장 많은 경로의 태스크들부터 순위에 따라 우선적으로 상기 여유시간 분배 비율을 적용하고 동적 전압 및 주파수를 조정하여 스케일링하고,
    나머지 여유시간에 대하여 연속된 종속 태스크에 상기 여유시간 분배 비율을 적용하여 동적 전압 및 주파수를 스케일링하는 단계인 것을 특징으로 하는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법.
  8. 청구항 1에 있어서,
    상기 동적 전압 및 주파수 스케일링은,
    Figure 112015049053494-pat00010

    (여기서, f는 태스크의 동적 주파수이고, Vdd는 공급 전압을 나타내고, Vt는 태스크의 동적 전압을 나타낸다.)를 만족하는 식으로 계산되는 것을 특징으로 하는 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법.
  9. 하드웨어와 결합되어 청구항 1의 동적 전압 주파수 스케일링 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램.
  10. 컴퓨터에 청구항 1의 동적 전압 주파수 스케일링 방법을 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.

KR1020150071237A 2015-05-21 2015-05-21 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체 KR101655030B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150071237A KR101655030B1 (ko) 2015-05-21 2015-05-21 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150071237A KR101655030B1 (ko) 2015-05-21 2015-05-21 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체

Publications (1)

Publication Number Publication Date
KR101655030B1 true KR101655030B1 (ko) 2016-09-07

Family

ID=56949944

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150071237A KR101655030B1 (ko) 2015-05-21 2015-05-21 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체

Country Status (1)

Country Link
KR (1) KR101655030B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106577A (ko) * 2018-03-09 2019-09-18 울산과학기술원 이종 멀티 프로세싱 시스템 환경 기반 런타임 관리장치 및 방법
CN112346828A (zh) * 2019-08-06 2021-02-09 北京沃东天骏信息技术有限公司 基于分布式异构系统的任务配置方法、装置及存储介质
CN112769910A (zh) * 2020-12-29 2021-05-07 杭州电子科技大学 基于动态电压调节技术的雾计算任务卸载方法
US11243604B2 (en) 2019-09-16 2022-02-08 Samsung Electronics Co., Ltd. Method of performing dynamic voltage and frequency scaling based on power step
US11442491B2 (en) 2019-10-16 2022-09-13 Samsung Electronics Co., Ltd. Dynamic power monitor monitoring power basted on clock cycle, processor, and system on chip

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001509A (ko) * 2004-06-30 2006-01-06 재단법인서울대학교산학협력재단 버퍼를 이용한 실시간 다중 태스크 스케줄링에서의 동적전압 조정 시스템 및 방법
KR20110050010A (ko) 2009-11-06 2011-05-13 삼성전자주식회사 동적 전압 주파수 스케일링 방법
KR20140033663A (ko) 2012-09-10 2014-03-19 삼성전자주식회사 동적 전압 주파수 스케일링 방법, 어플리케이션 프로세서 및 이를 구비하는 모바일 기기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060001509A (ko) * 2004-06-30 2006-01-06 재단법인서울대학교산학협력재단 버퍼를 이용한 실시간 다중 태스크 스케줄링에서의 동적전압 조정 시스템 및 방법
KR20110050010A (ko) 2009-11-06 2011-05-13 삼성전자주식회사 동적 전압 주파수 스케일링 방법
KR20140033663A (ko) 2012-09-10 2014-03-19 삼성전자주식회사 동적 전압 주파수 스케일링 방법, 어플리케이션 프로세서 및 이를 구비하는 모바일 기기

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Youlin Ruan et al, "Fair Slack-Reclamation for Scheduling Periodic Tasks". 2009 Eigth IEEE/ACIS International Conference on Computer and Information Science, 2009.* *
박상환 외 2명. "전력 가중치를 고려한 동적 전압 주파수 스케일링을 통한 에너지 최적화 방법". 2013년도 대한전자공학회 추계종합학술대회 논문집, 2013.11.* *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190106577A (ko) * 2018-03-09 2019-09-18 울산과학기술원 이종 멀티 프로세싱 시스템 환경 기반 런타임 관리장치 및 방법
KR102022972B1 (ko) 2018-03-09 2019-09-19 울산과학기술원 이종 멀티 프로세싱 시스템 환경 기반 런타임 관리장치 및 방법
CN112346828A (zh) * 2019-08-06 2021-02-09 北京沃东天骏信息技术有限公司 基于分布式异构系统的任务配置方法、装置及存储介质
CN112346828B (zh) * 2019-08-06 2024-04-05 北京沃东天骏信息技术有限公司 基于分布式异构系统的任务配置方法、装置及存储介质
US11243604B2 (en) 2019-09-16 2022-02-08 Samsung Electronics Co., Ltd. Method of performing dynamic voltage and frequency scaling based on power step
US11442491B2 (en) 2019-10-16 2022-09-13 Samsung Electronics Co., Ltd. Dynamic power monitor monitoring power basted on clock cycle, processor, and system on chip
CN112769910A (zh) * 2020-12-29 2021-05-07 杭州电子科技大学 基于动态电压调节技术的雾计算任务卸载方法

Similar Documents

Publication Publication Date Title
US11157052B2 (en) Controlling power delivery to a processor via a bypass
KR101655030B1 (ko) 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체
US9235252B2 (en) Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9703613B2 (en) Multi-core dynamic workload management using native and dynamic parameters
US8769316B2 (en) Dynamically allocating a power budget over multiple domains of a processor
TWI448883B (zh) 電力管理系統及方法
CN104169832B (zh) 提供处理器的能源高效的超频操作
JP5564564B2 (ja) 計算ユニットの性能を性能感度に従い不均等に変化させる方法及び装置
US8612781B2 (en) Method and apparatus for application of power density multipliers optimally in a multicore system
KR102425341B1 (ko) 시스템 최대 전류 보호
CN104239153A (zh) 多核cpu负载均衡的方法和装置
US20150355692A1 (en) Power management across heterogeneous processing units
TW201403299A (zh) 中央處理器控制方法
US20160342191A1 (en) Cpu frequency scaling apparatus and method
Zidenberg et al. Multiamdahl: How should i divide my heterogenous chip?
CN110795238B (zh) 负载计算方法、装置、存储介质及电子设备
Sahin et al. On the impacts of greedy thermal management in mobile devices
US9310872B2 (en) Processor frequency mainly depending on a target frame rate while processing a graphics application
Xiang et al. Run-time management for multicore embedded systems with energy harvesting
Usman et al. A comparative study of voltage/frequency scaling in NoC
Li et al. Adaptive power delivery system management for many-core processors with on/off-chip voltage regulators
US10038430B2 (en) System for controlliing gatings of a multi-core processor
KR101993916B1 (ko) 프로세서 코어 동작들 조절
US20210208659A1 (en) Apparatus and method to detect power supply security attack and risk mitigation
JP2009070389A (ja) 処理装置のためのコントローラ

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant