KR102425341B1 - 시스템 최대 전류 보호 - Google Patents

시스템 최대 전류 보호 Download PDF

Info

Publication number
KR102425341B1
KR102425341B1 KR1020177013817A KR20177013817A KR102425341B1 KR 102425341 B1 KR102425341 B1 KR 102425341B1 KR 1020177013817 A KR1020177013817 A KR 1020177013817A KR 20177013817 A KR20177013817 A KR 20177013817A KR 102425341 B1 KR102425341 B1 KR 102425341B1
Authority
KR
South Korea
Prior art keywords
domains
power
frequency
domain
current
Prior art date
Application number
KR1020177013817A
Other languages
English (en)
Other versions
KR20170098215A (ko
Inventor
에프라임 로템
니르 로젠즈위그
도론 라즈완
나다브 슐만
갈 레이보비치
토머 지브
아미트 가바이
조르즈 피. 로드리게즈
제프리 에이. 칼손
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20170098215A publication Critical patent/KR20170098215A/ko
Application granted granted Critical
Publication of KR102425341B1 publication Critical patent/KR102425341B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Power Conversion In General (AREA)
  • Control Of Eletrric Generators (AREA)
  • Amplifiers (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)

Abstract

본 방법 및 장치는 사전 전류 보호를 제공하기 위한 것이다. 일 실시예에서, 본 방법은, 집적 회로(IC)에 대한 새로운 상태로의 천이 전에, 상기 새로운 상태에서의 개별 도메인 주파수에 기초하여 복수의 도메인들 각각에 대한 예상 전류를 계산하고, 상기 예상 전류를 새로운 상태에 대한 상기 복수의 도메인들 각각에 대한 관련 전압으로 곱함으로써 상기 IC 내의 복수의 도메인들에 대한 예상 전력들의 합계를 계산하는 단계; 상기 합계를 전력 한계와 비교하는 단계; 및 상기 합계가 상기 전력 한계를 초과하면, 상기 IC의 총 순시 전력을 전력 한계 미만으로 유지하기 위해, 복수의 도메인들 중 적어도 하나의 도메인과 관련된 상기 개별 도메인 주파수를 감소시키는 단계를 포함한다.

Description

시스템 최대 전류 보호{SYSTEM MAXIMUM CURRENT PROTECTION}
본 발명의 실시예들은 전력 관리 분야에 관한 것이고; 더 구체적으로, 본 발명의 실시예들은 디바이스(예를 들어, 시스템 온 칩(SOC))를 위한 예상 전류가 디바이스를 위한 전류 내에 있는지를 결정하는 것에 관한 것이다.
고성능 SoC들에는 일련의 전력 전달 네트워크(power delivery network, PDN) 제한사항들이 적용된다. 하나의 이러한 제한사항은 작은 배터리, 및 SoC상에서 실행되는 프로세스로부터의 짧은 버스트의 고전력 소모에 의해 스트레스를 받아 고장나게 될 그 가능성을 포함한다. SoC에 의해 소비되는 순시 전력이 설정된 한계를 초과할 수 있는 경우, 순시 전력이 전원 공급 장치 및 배터리에 상당히 영향을 줄 수 있다. 또한, 이 한계를 초과하면 I*R 전압 강하를 초래할 수 있고, 이는 "블루스크린(bluescreen)"과 함께 초래될 수 있거나, 과전류 보호를 트리거하고 시스템을 정지시킬 수 있다. 따라서 순시 전류는 시스템에 상당한 제한사항을 가할 수 있다.
이러한 PDN 제한사항들을 보완하기 위해, 다수의 전력 관리 기술이 이용되었거나 개발되었다. 전력 한계를 초과한 후에 사용할 수 있는 반응 기술들이 있다. 이들은 전력 한계 1 (PL1), 전력 한계 2 (PL2) 및 전력 한계 3 (PL3)을 포함한다. PL1은 시스템이 과열없이 견뎌낼 수 있는 장기적인 CPU 전력 한계이다. PL2는 더 높은 클럭으로의 일시적인 외도(예를 들어, 프로그램을 로딩하는 동안 반응성을 향상시키기 위해 더 빠른 클럭 주파수로의 신속한 이동)에 사용되는 단기적인 버스트 한계이다. PL3은 칩상에서 사용되는 동적 전압 및 주파수 스케일링 기술이다. PL2는 초 단위로 측정되고, PL3 한계는 순시 전력 사용이 디바이스 배터리에 손상을 입히는 것을 방지하도록 밀리초 단위로 모니터링된다. 이러한 기술들은 모두 전력 측정이 이루어질 것을 요구하고, 그러한 전력 측정에 응답하여 PL2와 PL3는 모두 SoC의 주파수를 낮춘다. 그러나, 이러한 기술들은 전력 측정을 요구하기 때문에, 이들은 SoC의 순시 전력이 높이 올라갈 때에 이에 대응하여 이를 감소시키기에는 너무 느리다.
또 다른 반응적 접근법에서, 플랫폼 레벨의 인터페이스는 순시 전력 한계를 초과할 때를 모니터링하고 플랫폼으로부터 중앙 처리 유닛(CPU)에 신호를 전송하여 그것의 동작을 조절하고 전류를 순시 한계 미만으로 낮춘다.
또 다른 반응적 접근법에서, 전류가 최대값(한계)를 초과하는지를 알기 위해서, 전압 조정기 도메인 당 전류에 대한 계산이 이루어진다. 그러나, 이 접근법은 다수의 전압 조정기(VR) 도메인의 경우에는 이용되지 않으며, 패키지 레벨의 전력 전달 문제에는 적합하지 않는데, 그 이유는 각각의 VR 도메인에서 전력을 제한하면 도메인들의 성능에 있어서 바람직하지 않은 저하를 야기할 수 있고, 더 높은 한계에서는 증가된 비용을 야기할 수 있기 때문이다. 그러나, 이러한 기술들은 본질적으로 반응적이기 때문에, 그것들은 순시 전류가 너무 높아서, 그것들이 더 안전한 레벨로 되돌아오기 전에 손상을 야기하는 것을 방지할 수 없다.
본 발명은 이하 제시된 상세한 설명 및 본 발명의 다양한 실시예들의 첨부 도면으로부터 더 완전하게 이해될 수 있을 것이나, 이는 단지 설명 및 이해를 위한 것이고 특정 실시예들로 본 발명을 제한하려는 것으로 취급되어서는 안 된다.
도 1은 집적 회로(IC)의 일 실시예의 블록도이다.
도 2a는 시스템 상태 천이를 수행하기 위한 프로세스의 일 실시예의 흐름도이다.
도 2b는 각각의 도메인에 대한 예상 전류를 계산하기 위한 일 실시예의 흐름도이다.
도 3은 전력 비교에 기초하여 시스템 상태 천이를 수행할지를 결정하기 위한 프로세스의 또 다른 실시예의 흐름도이다.
도 4는 모든 도메인들에 대한 전력을 합산하기 위한 프로세스의 일 실시예의 흐름도이다.
도 5는 도메인 당 전력 계산을 수행하기 위한 프로세스의 일 실시예의 흐름도이다.
도 6은 플랫폼 전력 계산을 수행하기 위한 프로세스의 일 실시예의 흐름도이다.
도 7은 둘 이상의 코어를 가질 수 있는 프로세서의 블록도이다.
도 8은 본 발명의 일 실시예에 따른 SoC의 블록도이다.
다음의 설명에서, 많은 상세사항들이 본 발명의 더 충분한 설명을 제공하기 위해 기재된다. 그러나, 이러한 특정 상세사항들 없이 본 발명을 실시할 수 있다는 것이 본 기술분야의 통상의 기술자에게는 명백할 것이다. 다른 경우들에서, 본 발명을 모호하게 하는 것을 피하기 위해, 공지된 구조들 및 디바이스들은 상세히 도시되기 보다는 블록도 형태로 도시된다.
집적 회로(IC)의 전력을 제한하는 방법 및 장치가 개시된다. IC는 SoC(system-on-a-chip), 프로세서 등일 수 있다. 전력 한계 프로세스는 사전 계산을 수행하고 총 IC 순시 전력을 전력 한계 미만으로 유지한다.
더 구체적으로, 전력 계산은 IC에 대한 새로운 상태(예를 들어, 새로운 동작 포인트)로 천이하기 전에 사전적으로 수행된다. 새로운 상태로 천이하라는 요청이 있을 때, 각각의 도메인(예를 들어, 전압 조정기(VR) 도메인)에 대한 예상 전류를 계산하고, 이를 새로운 상태에 대한 타겟 전압으로 곱하여, 새로운 상태에 있을 때의 해당 도메인에 대한 예상 전력을 나타내는 합계를 생성한다. 일 실시예에서, 각각의 도메인에 대한 예상 전류는, 새로운 상태에서 사용될 누설량, 최대 전력 대 동적 커패시턴스(Cdyn) 및 타겟 주파수에 기초하여 계산된다. 다양한 도메인들에 대한 예상 전력 값들 모두가 함께 더해져서, 총 예상 전력을 생성하며 이는 전력 한계와 비교된다. 총 예상 전력이 한계를 초과하면, 도메인들 중 하나 이상의 주파수가 감소되고, 그로 인해 새로운 상태(예를 들어, 새로운 작업 포인트)의 총 전력이 전력 한계 미만으로 될 것이다.
도 1은 집적 회로(IC)의 일 실시예의 블록도이다. 도 1을 참조하면, 집적 회로는 다수의 도메인을 포함한다. 예를 들어, 명령어 아키텍처(IA) 도메인(1031)(예를 들어, 중앙 처리 유닛(CPU) 도메인), 그래픽 도메인(1032) 및 도메인(103N)과 같은 하나 이상의 다른 도메인이 있다. 각각의 도메인은 하나 이상의 코어(예를 들어, 프로세서 코어, 실행 코어) 또는 특수 목적 로직을 가질 수 있다.
일 실시예에서, 전력 관리 유닛(PMU) 마이크로 컨트롤러(101)는 IC에 대한 전력을 제어 및 관리한다. 일 실시예에서, PMU 마이크로 컨트롤러(101)는 도메인들 각각에 대한 클럭의 주파수를 지정한다. PMU 마이크로 컨트롤러(101)는 이러한 주파수들 각각을, 도메인들 각각과 관련된 위상 고정 루프(PLL)들에 신호한다. 예를 들어, PLL들은 IA 도메인(1031)에 대한 클럭을 제공하는 PLL(1021), 그래픽 도메인(1032)에 클럭을 제공하는 PLL(1022) 및 도메인(103N)에 대한 클럭을 제공하는 PLL(104N)을 포함한다. 일 실시예에서, PMU 마이크로 컨트롤러(101)는 CPU의 일부이다.
일 실시예에서, 도메인들(103) 각각은 도메인 특정 시스템 상태 요청을 PMU 마이크로 컨트롤러(101)에 제공한다. 예를 들어, IA 도메인(1031), 그래픽 도메인(1032) 및 다른 도메인(103N)은 도메인 특정 시스템 상태 요청(1041, 1042, 104N)들을 PMU 마이크로 컨트롤러(101)에 제공한다. 특정 시스템 상태 요청들은 천이 후에 특정 도메인이 있게 될 상태를 지정한다. 일 실시예에서, 시스템 상태 요청은 슬립 상태 또는 실행 상태 중 하나 이상, 및 주파수를 포함한다. 프로세서 코어들과 관련된 슬립 상태 및 실행 상태, 프로세서 코어들과 관련된 도메인들은 본 기술분야에서 공지되어 있다는 점에 유의해야 한다.
수신된 도메인 시스템 상태 요청에 기초하여, PMU 마이크로 컨트롤러(101)는 각각의 도메인에 대해, 해당 시스템 상태에서의 해당 도메인과 관련된 예상 전력뿐만 아니라 천이 후에 있게 될 시스템 상태와 관련된 예상 전류를 계산하고 생성한다. 환언하면, 시스템 상태에서 모든 변경 전에, PMU 마이크로 컨트롤러(101)는 새로운 작업 포인트에서 각각의 도메인에 대한 예상 전류를 계산한다. 각각의 천이 후에 일부 도메인들이 동일한 또는 상이한 시스템 상태에 있을 수 있고, 따라서 도메인들 중 하나 이상에 대한 예상 전력 계산은 그들의 현재 전력 사용량과 동일할 수도 있다.
PMU 마이크로 컨트롤러는 모든 도메인들에 대한 예상 전력들을 합산하고, 그 합계를 전력 한계와 비교한다. 일 실시예에서, 이 전력 한계는 순시 전력 한계이다. 일 실시예에서, 전력 한계는 임의의 외부 에이전트(예를 들어, BIOS, 내장된 제어기 등)에 의해 설정된다. 또 다른 실시예에서, 전력 한계는 제어 소프트웨어에 의해 설정된다. 이러한 경우, 제어 소프트웨어는 정적으로 또는 런타임 시에 설정한다.
합계가 전력 한계를 초과하지 않으면, PMU 마이크로 컨트롤러(101)는 아무것도 행하지 않고 시스템 상태로의 천이를 허용한다. 합계가 전력 한계를 초과하면, PMU 마이크로 컨트롤러(101)는 하나 이상의 동작을 취하여 천이로부터 초래되는 예상 전력을 낮춘다. 일 실시예에서, 합계가 전력 한계를 초과하는 경우, PMU 마이크로 컨트롤러(101)에 의해 수행되는 동작들 중 하나는 도메인들 각각에 대한 시스템 상태의 주파수를 감소시키는 것이다. 그 후에, PMU 마이크로 컨트롤러(101)는 그것의 도메인에 대한 클럭을 생성하는데 사용되는 대응하는 클럭 생성기(예컨대, PLL)에 감소된 주파수를 신호한다. 이러한 방식으로, PMU 마이크로 컨트롤러(101)는 도메인 주파수 제어를 수행한다.
일 실시예에서, 각각의 도메인에 대해, PMU 마이크로 컨트롤러(101)는 도메인이 요청한 새로운 시스템 상태에 있을 때 해당 도메인에 대해 존재할 것으로 예상되는 활성 및 정적 전류를 계산한다. 일 실시예에서, PMU 마이크로 컨트롤러(101)는 모든 깨어있는(waking) 코어들(즉, 유휴 또는 달리 전력 다운된(예를 들어, 게이팅된) 상태가 아닌 코어들)에 대해 최악의 경우의 Cdyn을 합산함으로써 활성 전류를 계산한다. 최악의 경우의 Cdyn은 도메인의 실행 상태에 따라 가변된다. PMU 마이크로 컨트롤러(101)는 최악의 경우의 Cdyn을, 요청된 시스템 상태와 관련된 주파수 및 전압으로 곱한다. 일 실시예에서, 주파수는 요청된 시스템 상태 정보에 지정되어 있는 반면, 전압은 주파수의 함수로서 PMU 마이크로 컨트롤러(101)에 의해 결정된다.
PMU 마이크로 컨트롤러(101)는 또한 도메인의 정적 전류를 결정한다. 일 실시예에서, 정적 전류는 요청된 상태의 도메인에 대한 해당 전압에서 추정된 누설량, 및 현재 온도(온도 센서로 측정됨)를 취함으로써 결정된다. PMU 마이크로 컨트롤러(101)는 도메인 내의 모든 누설 코어들에 대해 추정된 누설량을 합산하고, 게이팅된 코어들은 카운트되지 않는다. 기본 코어 누설량은 내부 게이팅에 따라 가변될 수 있다는 점에 유의해야 한다.
요청된 시스템 상태에서의 해당 도메인에 대한 활성 및 정적 전류들이 결정되면, PMU 마이크로 컨트롤러(101)는 활성 전류 및 정적 전류를 함께 합산한다. 이는 도메인에 대한 최악의 경우의 전류를 나타낸다.
대안적인 실시예에서, 요청된 시스템 상태에서의 도메인에 대한 전류는 미리 측정된 전류에 기초할 수 있으며, 최대 전류는 시간에 걸쳐 식별된다.
그 후에, 이 최대 전류는 도메인에 대한 최악의 경우의 전류로서 사용될 것이다.
PMU 마이크로 컨트롤러(101)는, 이런 도메인 당 최악의 경우의 전류를, (지정된 주파수에서의) 요청된 시스템 상태에 대한 그것의 전압으로 곱하여, 해당 도메인에 대해 계산된 최악의 경우의 전력을 얻는다. PMU 마이크로 컨트롤러(101)는 모든 도메인들에 의해 요청된 시스템 상태들을 고려하여 IC에 대한 계산된 최악의 경우의 전력을 얻기 위해, 도메인들 모두에 대해 계산된 최악의 경우의 전력들을 합산한다.
PMU 마이크로 컨트롤러(101)는 계산된 최악의 경우의 총 (예상) 전력을 전력 한계와 비교한다. 계산된 전력이 전력 한계 미만이면, 어떤 동작도 취하지 않고 도메인들 각각에 의해 요청된 시스템 상태들로 천이한다. 계산된 전력이 전력 한계를 초과하면, PMU 마이크로 컨트롤러(101)는, 도메인들이 새로운 시스템 상태에서 인수로 사용할 주파수들을 감소시키는 것과 같은 하나 이상의 동작을 취한다. 일 실시예에서, 이 인수는 전력 한계와 계산된 전력 간의 비율:
전력 한계/계산된 최악의 경우의 전력이다.
일 실시예에서, PMU 마이크로 컨트롤러(101)는 각각의 도메인의 요청된 주파수를 이 비율만큼 낮춘다. 즉, 이 비율을 계산하고, 이를 주파수들 각각으로 곱해서 감소가 이루어진다. 일 실시예에서, 곱셈의 결과가 어림수가 아니면, 감소된 주파수는 반내림된다. 이는 새로운 시스템 상태 또는 작업 포인트와 관련된 전력 사용량이 전력 한계 아래가 되도록 보장해야 한다. 그렇지 않으면, 이 프로세스가 다시 반복된다.
또 다른 실시예에서, 이 비율은 서브세트의 도메인들에만 적용된다. 이 경우에, 예상 전력을 전력 한계 미만으로 낮추기 위해, 하나 이상의 추가적인 전력 감소 동작이 수행될 필요가 있을 수 있다. 예를 들어, 일 실시예에서, SoC 시스템 에이전트(SA) 도메인의 주파수들은 조절되지 않는다. 이들은 메모리 클럭의 주파수를 포함한다. 이러한 경우에, 보상을 위해 가외의 조절이 명령어 아키텍처(IA) 도메인과 같은 다른 도메인들에 수행되어야 한다. 여전히 또 다른 실시예에서, 각각의 도메인에 대한 새로운 주파수는 대안적인 방식으로 선택된다.
도 2a는 시스템 상태 천이를 수행하기 위한 프로세스의 일 실시예의 흐름도이다. 상기 프로세스는 하드웨어(회로, 전용 로직 등), 소프트웨어(범용 컴퓨터 시스템 또는 전용 머신 상에서 실행되는 것과 같은), 펌웨어, 또는 이들 셋의 조합을 포함할 수 있는 처리 로직에 의해 수행된다.
도 2a를 참조하면, 집적 회로(IC)에 대한 새로운 상태로의 천이 전에, 처리 로직은 새로운 상태에서의 개별 도메인 주파수에 기초하여 복수의 도메인들 각각에 대한 예상 전류를 계산하고, 상기 예상 전류를 상기 새로운 상태에 대한 복수의 도메인들 각각에 대한 그것의 관련 전압으로 곱함으로써, IC 내의 도메인들에 대한 예상 전력들의 합계를 계산한다(처리 블록(201)). 일 실시예에서, 각각의 도메인에 대한 예상 전류의 계산은 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초한다. 일 실시예에서, 새로운 상태는 각각의 도메인에 대한 슬립 상태 및 실행 상태 중 하나 이상, 및 주파수를 포함한다. 일 실시예에서, 각각의 도메인에 대한 예상 전류의 계산은 각각의 도메인에 대한 활성 및 정적 전류를 계산하고, 그 후에 이들 둘을 합산하는 것을 포함한다.
도 2b는 각각의 도메인에 대한 예상 전류를 계산하기 위한 일 실시예의 흐름도이다. 상기 프로세스는 하드웨어(회로, 전용 로직 등), 소프트웨어(범용 컴퓨터 시스템 또는 전용 머신 상에서 실행되는 것과 같은), 펌웨어, 또는 이들 셋의 조합을 포함할 수 있는 처리 로직에 의해 수행된다. 도 2b를 참조하면, 상기 프로세스는, 깨어있는 상태에 있는 도메인 내의 각각의 코어에 대한 최악의 경우의 Cdyn을 합산하고, 최악의 경우의 Cdyn을 도메인에 대한 주파수 및 관련 전압으로 곱하는 것을 포함하여, 해당 도메인에 대한 활성 전류를 계산하는 것을 포함한다(처리 블록(211)). 일 실시예에서, 관련 전압은 요청된 주파수의 함수이다.
프로세스의 일부로서, 처리 로직은 또한, 도메인 내의 각각의 코어에 대한 누설 전류를 합산함으로써 정적 전류를 계산한다(처리 블록(212)). 이들은 깨어있는 상태에 있으며 유휴 또는 전력 다운된(예를 들어, 전력 게이팅된) 상태에 있지 않는 코어들이다. 일 실시예에서, 누설 전류는 코어(도메인)의 전압 및 온도에서 추정된 누설 전류이다.
다시 도 2a를 참조하면, 도메인들에 대한 예상 전력의 합계를 계산한 후에, 처리 로직은 합계를 전력 한계와 비교한다(처리 블록(202)). 다음에, 처리 로직은 도메인들에 대한 예상 전력의 합계가 전력 한계를 초과하는지를 테스트한다(처리 블록(210)). 합계가 전력 한계를 초과하면, 처리 로직은 처리 블록(203)으로 천이하고, 여기서 처리 로직은, IC의 총 순시 전력을 전력 한계 미만으로 유지하기 위해, 복수의 도메인들 중 하나 이상의 도메인(예를 들어, 둘 이상의 도메인, 모든 도메인들)과 관련된 주파수를 감소시키고, 해당 프로세스는 처리 블록(201)으로 천이하고, 해당 프로세스가 반복된다. 일 실시예에서, 복수의 도메인들 중 각각의 도메인과 관련된 개별 도메인 주파수를 감소시키는 것은, 도메인들에 대한 예상된 최악의 경우의 전력의 총합과 전력 한계 간의 비율을 계산하고, 복수의 도메인들 중 각각의 도메인과 관련된 개별 도메인 주파수를 적어도 상기 비율만큼 감소시키는 것을 포함한다.
일 실시예에서, 합계가 전력 한계를 초과하면, 처리 로직은 또한, 합계가 전력 한계를 초과한다는 것을 표시하는 통지를 전송한다. 일 실시예에서, 통지는 소프트웨어(예를 들어, 운영 체제, BIOS 등)에 전송된다. 일 실시예에서, 통지는 IC상의 메모리(예를 들어, 머신 상태 레지스터(MSR), 메모리-맵핑된 입력/출력(MMIO) 레지스터)에서 상태 비트를 설정함으로써 이루어진다. 또 다른 실시예에서, 통지는 인터럽트의 사용을 통해 이루어진다.
처리 블록(210)을 다시 참조하면, 도메인들에 대한 예상 전력의 합계가 전력 한계 미만이면(그리고 도메인(들)에 대한 선택된 주파수 또는 주파수들이 감소된 후에), 프로세스는 처리 블록(204)으로 천이하고, 여기서 처리 로직은 각각의 도메인에서 사용할 주파수를 지정하는 새로운 주파수 값들을 이러한 도메인들과 관련된 클럭 생성기(PLL)들에 전송한다.
도메인들에 대한 예상 전력의 합계가 전력 한계 미만이면, 처리 로직은 새로운 상태로의 천이를 허용한다(처리 블록(205)).
도 3은 시스템 상태 천이를 수행할지를 결정하는 프로세스의 일 실시예의 흐름도이다. 상기 프로세스는 하드웨어(회로, 전용 로직 등), 소프트웨어(범용 컴퓨터 시스템 또는 전용 머신 상에서 실행되는 것과 같은), 펌웨어, 또는 이들 셋의 조합을 포함할 수 있는 처리 로직에 의해 수행된다. 일 실시예에서, 프로세스는 디바이스(예를 들어, SoC, 프로세서 등) 내의 전력 관리 유닛에 의해 수행된다.
도 3을 참조하면, 처리 로직은 새로운 시스템 상태(도메인들에 대한 예상 전력의 합계)와 관련된 전력(301)이 플랫폼에 대한 전력 한계와 관련된 전력 한계(302)를 초과하는지를 테스트한다(처리 블록(310)). 그렇지 않으면, 처리 로직은 처리 블록(340)으로 천이하고, 여기서 처리 로직은 새로운 시스템 상태로 천이를 수행한다. 그러나, 새로운 시스템 상태와 관련된 전력(301)이 전력 한계(302)를 초과하면, 프로세서는 처리 블록(320)으로 이동하고, 여기서 처리 로직은 주파수들을 낮춘다. 일 실시예에서, 감소는 비율을 계산하고 그것을 도메인들 각각에 의해 요청된 주파수들 각각으로 곱함으로써 이루어진다. 일 실시예에서, 비율은 전력 한계를 도메인들의 총 예상 전력으로 나눈 것이다. 새로운 시스템 상태에 대해 요청된 주파수들 각각은 새로운 시스템 상태에서 사용될 주파수를 생성하기 위해 정량으로 곱해진다. 일 실시예에서, 새로이 계산된 주파수 값들에 대한 임의의 필요한 어림하기는 값들을 반내림함으로써 수행된다.
주파수들을 낮춘 후에, 처리 로직은 새로운 작업 포인트를 계산하고(처리 블록(320)), 처리 블록(310)으로 천이하여, 프로세스를 반복한다.
도 4는 모든 도메인들에 대한 전력을 합산하기 위한 프로세스의 일 실시예의 흐름도이다. 상기 프로세스는 하드웨어(회로, 전용 로직 등), 소프트웨어(범용 컴퓨터 시스템 또는 전용 머신 상에서 실행되는 것과 같은), 펌웨어, 또는 이들 셋의 조합을 포함할 수 있는 처리 로직에 의해 수행된다. 일 실시예에서, 프로세스는 디바이스(예를 들어, SoC, 프로세서 등) 내의 전력 관리 유닛에 의해 수행된다.
도 4를 참조하면, 도메인 IA(401), 도메인 그래픽스(402), 도메인 SA(403) 및 다른 도메인(404)과 같은 도메인들 각각에 대해, 천이 후의 그들의 새로운 상태에서의 예상 전력에 기초한 도메인 당 전력 계산이 수행된다. 본 명세서에서 논의된 바와 같이, 단지 4 개의 도메인이 도 4에 도시되어 있지만, 디바이스는 별도의 도메인 당 전력 계산을 수행하는 더 많거나 더 적은 도메인들을 가질 수 있다.
도메인들 각각에 대한 예상 전력 계산은 합산 로직(405)에 의해 합산되어 계산된 전력을 생성한다. 계산된 전력(410)은 시스템이 새로운 시스템 상태로 천이할 수 있는지를 결정하는 PMU 로직에 대한 입력이다.
도 5는 도메인 당 전력 계산을 수행하기 위한 프로세스의 일 실시예의 흐름도이다. 상기 프로세스는 하드웨어(회로, 전용 로직 등), 소프트웨어(범용 컴퓨터 시스템 또는 전용 머신 상에서 실행되는 것과 같은), 펌웨어, 또는 이들 셋의 조합을 포함할 수 있는 처리 로직에 의해 수행된다. 일 실시예에서, 프로세스는 디바이스(예를 들어, SoC, 프로세서 등) 내의 전력 관리 유닛에 의해 수행된다.
현재 도메인에 대한 전류 및 전압을 계산하기 위한 로직(510)은 시스템 상태 입력(502)들과 함께 입력 주파수(501)를 수신한다. 주파수(501)는 새로운 시스템 상태에 있을 때에 도메인이 사용을 요청한 주파수를 나타낸다. 코어 상태 입력들은 도메인 내의 상이한 코어들에 대한 새로운 시스템 상태를 나타낸다. 도시된 바와 같이, 코어 0-N에 대한 상태 입력들이다. 일부 도메인들은 단지 하나의 코어만 가질 수 있는 반면, 다른 도메인들은 둘 이상의 코어를 가질 수 있다는 점에 유의해야 한다. 다수의 코어 도메인의 경우에, 모든 코어들이 동일한 주파수로 클럭킹되지만, 이는 본 명세서에서 설명한 교시에는 요구되지 않는다.
도메인 전류 계산기(520)는 주파수(501)에 기초하여 새로운 상태와 관련된 전압(503)을 생성하는 로직(520)에 주파수(501)를 전송한다. 일 실시예에서, 주파수-전압 곡선은 각각의 주파수에 정합 전압을 할당하는데 사용된다. 일 실시예에서, 로직(520)은 제공되는 각각의 주파수와 관련된 특정 전압을 지정하는 테이블을 포함한다. 로직(510)은 이러한 입력들을 사용하여 새로운 상태와 관련된 예상 전류를 결정한다. 로직(510)은 전압(503)과 함께 예상 전류(504)를 전력 계산 유닛(530)에 출력한다. 전력 계산 유닛(530)은 예상 전류(504)를 전압(503)으로 곱하여, 새로운 상태에서의 해당 도메인의 최악의 경우의 전력을 나타내는 전력(505)을 생성한다.
도 6은 플랫폼 전력 계산을 수행하기 위한 프로세스의 일 실시예의 흐름도이다. 상기 프로세스는 하드웨어(회로, 전용 로직 등), 소프트웨어(범용 컴퓨터 시스템 또는 전용 머신 상에서 실행되는 것과 같은), 펌웨어, 또는 이들 셋의 조합을 포함할 수 있는 처리 로직에 의해 수행된다. 일 실시예에서, 프로세스는 디바이스(예를 들어, SoC, 프로세서 등) 내의 전력 관리 유닛에 의해 수행된다.
처리 로직은 구성 변경 표시(601)를 수신한다. 실시예에서, 표시(601)는 배터리 소모 상황에 관련된다. 배터리가 소모됨에 따라, 그것은 더 낮은 전력 흡인(draws)을 유지할 수 있고, 배터리가 소모됨에 따라, 전압이 강하한다. 갑작스러운 전력 소모는 갑작스러운 전압 강하를 야기할 수 있고, 배터리가 소모되면, 그것은 전압 임계값 미만으로 가기 전에 더 낮은 전력 소모를 유지할 수 있다. 이를 방지하기 위해, 소프트웨어는 배터리 소모에 따라 한계를 설정하고, 표시 변경을 트리거한다. 이는 배터리 수명을 연장하는 것을 가능하게 한다.
이러한 구성 변경 표시(601)에 응답하여, 처리 로직은 교류(AC) 어댑터 또는 다른 무제한의 전원 공급 장치의 용량뿐만 아니라, 배터리 충전 상태를 판독한다(처리 블록(610)). 이러한 정보를 사용하여, 처리 로직은 해당 배터리 및 AC 어댑터를 갖는 플랫폼에 대해 이 시스템의 최대 전력 용량(Psys_max)을 계산한다(처리 블록(620)). 다음에, 처리 로직은 플랫폼 구성을 획득하고 나머지 플랫폼과 관련된 최대 플랫폼 전력을 계산한다(처리 블록(630)). 나머지 플랫폼에 대한 최대 플랫폼 전력은 카운트되지 않은 도메인들에 대한 전력에 대응한다. 그 후에, 처리 로직은 SOC(또는 IC) 전력 예산 또는 한계를, 시스템의 계산된 최대 전력 용량과 나머지 플랫폼의 최대 전력 간의 차이로서 설정한다. 환언하면,
Figure 112017048544580-pct00001
도 7은 본 발명의 실시예들에 따른 둘 이상의 코어를 가질 수 있고, 통합된 메모리 제어기를 가질 수 있고, 통합된 그래픽(graphics)을 가질 수 있는 프로세서(700)의 블록도이다. 도 7의 실선 박스는, 싱글 코어(702A), 시스템 에이전트(710), 한 세트의 하나 이상의 버스 제어기 유닛(716)을 갖춘 프로세서(700)를 나타내는 반면, 선택적인 점선 박스의 추가는, 다수의 코어(702A-N), 시스템 에이전트 유닛(710) 내의 한 세트의 하나 이상의 통합된 메모리 제어기 유닛(들)(714), 및 특수 목적 로직(708)을 갖춘 대안적인 프로세서(700)를 도시한다.
따라서, 프로세서(700)의 상이한 구현들은, 1) (하나 이상의 코어를 포함할 수 있는) 통합된 그래픽 및/또는 과학(스루풋) 로직인 특수 목적 로직(708), 및 하나 이상의 범용 코어들(예를 들어, 범용 순차 코어들, 범용 비순차 코어들, 이 둘의 조합)인 코어들(702A-N)을 갖는 CPU; 2) 주로 그래픽 및/또는 과학(스루풋)을 대상으로 하는 다수의 특수 목적 코어들인 코어들(702A-N)을 갖는 코프로세서; 및 3) 다수의 범용 순차 코어들인 코어들(702A-N)을 갖는 코프로세서를 포함할 수 있다. 따라서, 프로세서(700)는 예를 들어 네트워크 또는 통신 프로세서, 압축 엔진, 그래픽 프로세서, GPGPU(general purpose graphics processing unit), MIC(high-throughput many integrated core) 코프로세서 (30개 이상의 코어를 포함함), 내장형 프로세서 등과 같은 범용 프로세서, 코프로세서 또는 특수 목적 프로세서일 수 있다. 프로세서는 하나 이상의 칩상에 구현될 수 있다. 프로세서(700)는 예를 들어 BiCMOS, CMOS, 또는 NMOS와 같은 다수의 프로세스 기술들 중 임의의 것을 이용하여 하나 이상의 기판들 상에 구현되고 및/또는 그 일부일 수도 있다.
일 실시예에서, 상술한 코어들 각각은 별개의 클럭 생성기(예를 들어, PLL) 및 전압 조정기를 갖는 상이한 전력 도메인을 나타낸다.
일 실시예에서, 특수 목적 로직(708)의 또 다른 부분은 상술한 PMU와 같은 전력 관리 유닛(PMU)을 포함한다.
메모리 계층구조는, 코어 내의 하나 이상의 레벨의 캐쉬, 한 세트 또는 하나 이상의 공유된 캐쉬 유닛(706), 및 한 세트의 통합된 메모리 제어기 유닛(714)에 결합된 외부 메모리(도시되지 않음)를 포함한다. 한 세트의 공유된 캐쉬 유닛(706)은, 레벨 2(L2), 레벨 3(L3), 레벨 4(L4), 또는 기타 레벨의 캐쉬, 마지막 레벨의 캐쉬(LLC), 및/또는 이들의 조합과 같은, 하나 이상의 중간-레벨 캐쉬를 포함할 수 있다. 일 실시예에서 링 기반의 인터커넥트 유닛(712)은, 특수 목적 로직(708), 한 세트의 공유된 캐쉬 유닛(706), 및 시스템 에이전트 유닛(710)/통합된 메모리 제어기 유닛(들)(714)을 인터커넥트하는 반면, 대안적인 실시예들은 이러한 유닛들을 인터커넥트하기 위한 임의의 수의 공지된 기술을 이용할 수도 있다. 일 실시예에서, 하나 이상의 캐쉬 유닛들(706)과 코어들(702A-N) 사이의 코히런시가 유지된다.
일부 실시예들에서, 코어들(702A-N) 중 하나 이상은 멀티-쓰레딩이 가능하다.
시스템 에이전트(710)는 코어들(702A-N)을 조율하고 동작시키는 컴포넌트들을 포함한다. 시스템 에이전트 유닛(710)은 예를 들어 전력 제어 유닛(PCU) 및 디스플레이 유닛을 포함할 수 있다. PCU는 코어들(702A-N) 및 통합된 그래픽 로직(708)의 전력 상태를 조정하는데 필요한 로직 및 컴포넌트들일 수 있거나 이들을 포함할 수 있다. 디스플레이 유닛은 하나 이상의 외부적으로 접속된 디스플레이를 구동하기 위한 것이다.
코어들(702A-N)은 아키텍처 명령어 세트에 관하여 동질적일 수도 있고 이질적일 수도 있는데; 즉, 코어들(702A-N) 중 둘 이상은 동일한 명령어 세트를 실행가능할 수 있는 한편, 다른 것들은 그 명령어 세트의 서브세트만 또는 상이한 명령어 세트를 실행할 수 있다.
도 8은 본 발명의 일 실시예에 따른 SoC(800)의 블록도이다. 도 7에서의 유사한 요소들은 유사한 참조 번호들을 지닌다. 또한, 점선 박스들은 더 진보된 SoC들에 관한 선택적인 특징들이다. 도 8에서, 인터커넥트 유닛(들)(802)은: 한 세트의 하나 이상의 코어(202A-N)와 공유된 캐쉬 유닛(들)(706)을 포함하는 애플리케이션 프로세서(810); 시스템 에이전트 유닛(710); 버스 제어기 유닛(들)(716); 통합된 메모리 제어기 유닛(들)(714); 통합된 그래픽 로직, 이미지 프로세서, 오디오 프로세서, 및 비디오 프로세서를 포함할 수 있는 한 세트 또는 하나 이상의 미디어 프로세서(820); 정적 랜덤 액세스 메모리(SRAM) 유닛(830); 직접 메모리 액세스(DMA; direct memory access) 유닛(832); 및 하나 이상의 외부 디스플레이에 결합하기 위한 디스플레이 유닛(840)에 결합된다. 일 실시예에서, 코프로세서(들)(820)는 예를 들어 네트워크 또는 통신 프로세서, 압축 엔진, GPGPU, 고 스루풋 MIC 프로세서, 내장형 프로세서 등과 같은 특수 목적 프로세서를 포함한다.
제1 예시적인 실시예에서, 방법은, 집적 회로(IC)에 대한 새로운 상태로의 천이 전에, 상기 새로운 상태의 개별 도메인 주파수에 기초하여 복수의 도메인들 각각에 대한 예상 전류를 계산하고, 상기 예상 전류를 상기 새로운 상태에 대한 복수의 도메인들 각각에 대한 관련 전압으로 곱함으로써 상기 IC 내의 상기 복수의 도메인들에 대한 예상 전력들의 합계를 계산하는 단계; 상기 합계를 전력 한계와 비교하는 단계; 및 상기 합계가 상기 전력 한계를 초과하면, 상기 IC의 총 순시 전력을 상기 전력 한계 미만으로 유지하기 위해, 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 상기 개별 도메인 주파수를 감소시키는 단계를 포함한다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것이 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초한다는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것이 활성 및 정적 전류를 계산하고 활성 및 정적 전류를 합산하는 것을 포함한다는 것을, 선택적으로 포함할 수 있다. 또 다른 예시적인 실시예에서, 이 예시적인 실시예의 요지는, 활성 전류를 계산하는 것이 깨어있는 상태에 있는 도메인 내의 각각의 코어에 대한 최악의 경우의 Cdyn을 합산하고 최악의 경우의 Cdyn을 상기 도메인에 대한 주파수 및 관련 전압으로 곱한다는 것을 포함한다는 것을, 선택적으로 포함할 수 있다. 또 다른 예시적인 실시예에서, 이 예시적인 실시예의 요지는, 상기 관련 전압이 요청된 주파수의 함수인 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 정적 전류를 계산하는 것이 깨어있는 상태의 도메인 내의 각각의 코어에 대한 누설량을 합산하는 것을 포함한다는 것을, 선택적으로 포함할 수 있다. 또 다른 예시적인 실시예에서, 이 예시적인 실시예의 요지는, 상기 누설량이 상기 도메인의 전압 및 온도에서 추정된 누설량인 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 상기 개별 도메인 주파수를 감소시키는 단계는 전력 합계와 전력 한계 간의 비율을 계산하고, 상기 복수의 도메인들 중 각각의 도메인과 관련된 상기 개별 도메인 주파수를 적어도 상기 비율만큼 감소시키는 단계를 포함한다는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 상기 복수의 도메인들 각각에서 사용할 주파수를 지정하는 새로운 주파수 값들을 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에 전송하는 단계를 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 상기 합계가 상기 전력 한계 미만이면, 상기 IC를 상기 새로운 상태로 천이시키는 단계를 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 상기 새로운 상태가 복수의 도메인들 각각에 대한 슬립 상태 및 실행 상태 중 하나 이상, 및 주파수를 포함한다는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 상기 합계가 상기 전력 한계를 초과하는 것으로 결정하는 것에 응답하여 통지를 송신하는 단계를 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제1 예시적인 실시예의 요지는, 만약에 있다면, 교류 어댑터 용량, 및 배터리의 충전 상태 중 하나 이상에 기초하여 가용 전력을 결정하고; 상기 IC에 대한 최대 전력 용량을 계산하고; 상기 복수의 도메인들에 포함되지 않은 IC의 부분에 대한 최대 전력을 계산하고; 상기 전력 한계를 상기 IC에 대한 최대 전력 용량과 상기 복수의 도메인들에 포함되지 않은 IC의 부분에 대한 최대 전력 용량 간의 차이로서 설정함으로써, 상기 전력 한계를 결정하는 단계를 선택적으로 포함할 수 있다.
제2 예시적인 실시예에서, 집적 회로(IC)는, 복수의 도메인들; 및 복수의 도메인들에 결합되는 유닛을 포함하고, 상기 유닛은, 복수의 도메인들 중 각각의 도메인으로부터의 요청을 수신하는 것에 응답하여, 새로운 상태로 천이하기 전에, 상기 새로운 상태에서의 개별 도메인 주파수에 기초하여 상기 복수의 도메인들 각각에 대한 예상 전류를 계산하고 상기 예상 전류를 상기 새로운 상태에 대한 상기 복수의 도메인들 각각에 대한 관련 전압으로 곱함으로써 상기 복수의 도메인들에 대한 예상 전력들의 합계를 계산하고, 상기 합계와 전력 한계를 비교하고, 그 후에 상기 합계가 상기 전력 한계를 초과하면, 상기 IC의 총 순시 전력을 상기 전력 한계 미만으로 유지하기 위해, 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 상기 개별 도메인 주파수를 감소시킨다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 유닛이 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초하여 상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 유닛이 활성 및 정적 전류를 계산하고 활성 및 정적 전류를 합산함으로써 상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 유닛이 깨어있는 상태에 있는 도메인 내의 각각의 코어에 대한 최악의 경우의 Cdyn을 합산하고, 최악의 경우의 Cdyn을 상기 도메인의 주파수 및 관련 전압으로 곱함으로써 활성 전류를 계산하는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 관련 전압이 요청된 주파수의 함수인 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 유닛이 깨어있는 상태(예를 들어, 전원이 꺼진 상태)의 도메인 내의 각각의 코어에 대한 누설량을 합산함으로써 정적 전류를 계산하는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 누설량이 도메인의 전압 및 온도에서 추정된 누설량인 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 유닛이 전력 합계 및 전력 한계 간의 비율을 계산하고 상기 복수의 도메인들 중 각각의 도메인과 관련된 개별 도메인 주파수를 적어도 상기 비율만큼 감소시킴으로써 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 개별 도메인 주파수를 감소시키는 것을, 선택적으로 포함할 수 있다.
또 다른 실시예에서, 제2 예시적인 실시예의 요지는, 상기 유닛이 상기 복수의 도메인들 각각에서 사용할 주파수를 지정하는 새로운 주파수 값들을 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에 전송하는 것을, 선택적으로 포함할 수 있다.
또 다른 예시적인 실시예에서, 제2 예시적인 실시예의 요지는, 상기 합계가 상기 전력 한계 미만이면, 상기 IC가 상기 새로운 상태로 천이하는 것을, 선택적으로 포함할 수 있다.
또 다른 실시예에서, 제2 예시적인 실시예의 요지는, 상기 새로운 상태가 복수의 도메인들 각각에 대한 슬립 상태 및 실행 상태 중 하나 이상과 주파수를 포함하는 것을, 선택적으로 포함할 수 있다.
제3 예시적인 실시예에서, 방법은, 집적 회로(IC) 내의 복수의 도메인들 각각에 대한 새로운 주파수를, 상기 IC 에 대한 전력 한계와 상기 각각의 도메인이 진입하려고 요청하는 상태와 관련된 최악의 경우의 전류 결정으로부터 도출되는 최악의 경우의 전력 계산 간의 비교에 기초하여 생성하는 단계; 및 상기 복수의 도메인들 각각에서 사용하기 위해 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에 생성할 클럭의 새로운 주파수를 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에 신호하는 단계를 포함한다.
또 다른 예시적인 실시예에서, 제3 예시적인 실시예의 요지는, 최악의 경우의 전류 결정은 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초하는 상기 복수의 도메인들 각각에 대한 예상 전류의 계산에 기초한다는 것을 포함하는 것을, 선택적으로 포함할 수 있다.
제4 예시적인 실시예에서, 제조 물품은 실행될 때 집적 회로로 하여금 방법을 수행하게 하는 명령어들을 저장하는 하나 이상의 비일시적인 컴퓨터 판독가능 매체를 갖고, 상기 방법은, 집적 회로(IC)에 대한 새로운 상태로의 천이 전에, 상기 새로운 상태에서의 개별 도메인 주파수에 기초하여 복수의 도메인들 각각에 대한 예상 전류를 계산하고, 상기 예상 전류를 상기 새로운 상태에 대한 상기 복수의 도메인들 각각에 대한 관련 전압으로 곱함으로써 상기 IC 내의 복수의 도메인들에 대한 예상 전력들의 합계를 계산하는 단계; 상기 합계를 전력 한계와 비교하는 단계; 및 상기 합계가 상기 전력 한계를 초과하면, 상기 IC의 총 순시 전력을 상기 전력 한계 미만으로 유지하기 위해, 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 개별 도메인 주파수를 감소시키는 단계를 포함한다.
또 다른 실시예에서, 제4 예시적인 실시예의 요지는, 상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것이 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초한다는 것을, 선택적으로 포함할 수 있다.
본 명세서에 개시된 메커니즘들의 실시예들은 하드웨어, 소프트웨어, 펌웨어, 또는 이러한 구현 접근법들의 조합으로 구현될 수 있다. 본 발명의 실시예들은, 적어도 하나의 프로세서, 저장 시스템(휘발성 및 비휘발성 메모리 및/또는 저장 요소들을 포함함), 하나 이상의 입력 디바이스 및 하나 이상의 출력 디바이스를 포함하는 프로그램 가능한 시스템들 상에서 실행되는 컴퓨터 프로그램들 또는 프로그램 코드로서 구현될 수 있다.
프로그램 코드는 본 명세서에서 설명한 기능들을 수행하여 출력 정보를 생성하도록 입력 명령어들에 적용될 수 있다. 출력 정보는 공지된 방식으로 하나 이상의 출력 디바이스에 적용될 수 있다. 이 애플리케이션을 위해, 처리 시스템은, 예를 들어, 디지털 신호 프로세서(DSP), 마이크로 컨트롤러, 주문형 집적 회로(ASIC) 또는 마이크로프로세서와 같은 프로세서를 갖는 임의의 시스템을 포함한다.
프로그램 코드는 처리 시스템과 통신하기 위해 하이 레벨 절차형 또는 객체 지향형 프로그래밍 언어로 구현될 수 있다. 프로그램 코드는 원하는 대로 어셈블리 또는 머신 언어로 구현될 수 있다. 사실상, 본 명세서에서 설명한 메커니즘들은 임의의 특정 프로그래밍 언어로 범위가 제한되지는 않는다. 임의의 경우에, 이 언어는 컴파일형 또는 해석형 언어일 수 있다.
하나 이상의 실시예의 하나 이상의 양태는, 머신에 의해 판독될 때에 이 머신으로 하여금 본 명세서에 설명된 기술들을 수행하는 로직을 제조하게 하는, 프로세서 내의 다양한 로직을 나타내는 머신 판독가능 매체 상에 저장된 대표적인 명령어들에 의해 구현될 수 있다. "IP 코어들"로서 알려진 이러한 표현들은 유형의(tangible) 머신 판독가능 매체 상에 저장되고, 다양한 고객들 또는 제조 설비들에 공급될 수 있어, 로직 또는 프로세서를 실제로 제조하는 제조 머신들로 로딩된다.
이러한 머신 판독가능 저장 매체는 플로피 디스크들, 광디스크들, CD-ROM들, CD-RW들 및 광자기 디스크들을 포함하는 임의의 다른 타입의 디스크, 하드 디스크들, DRAM들, SRAM들, EPROM들, 플래시 메모리들, EEPROM들과 같은 RAM들 및 ROM들과 PCM(phase change memory)과 같은 반도체 디바이스들, 자기 또는 광 카드들, 또는 전자 명령어들을 저장하는데 적합한 임의의 다른 타입의 매체와 같은 저장 매체를 포함하는, 머신 또는 디바이스에 의해 제조 또는 형성되는 물품들의 비일시적인, 유형의(tangible) 구성들을 포함할 수 있지만, 이들로 제한되지 않는다.
따라서, 본 발명의 실시예들은 또한, 명령어들을 포함하거나, 본 명세서에서 설명한 구조들, 회로들, 장치들, 프로세서들 및/또는 시스템 특징들을 정의하는 HDL(Hardware Description Language)과 같은 설계 데이터를 포함하는 비일시적인, 유형의 머신 판독가능 매체를 포함한다. 이러한 실시예들은 또한, 프로그램 제품들로 언급될 수 있다.
상술한 상세한 설명의 일부 부분들은 컴퓨터 메모리 내의 데이터 비트들에 대한 동작들의 알고리즘들 및 상징적 표현들로 제시된다. 이러한 알고리즘적 설명 및 표현은 데이터 처리 기술 분야의 통상의 기술자가 이들의 작업 내용을 그 기술 분야의 다른 통상의 기술자에게 가장 효과적으로 전달하기 위해 사용하는 수단이다. 알고리즘은 여기서, 및 일반적으로, 원하는 결과를 초래하는 단계들의 자기 일관성 시퀀스인 것으로 생각된다. 단계들은 물리 양들의 물리 조작들을 요구하는 것들이다. 통상적으로, 반드시 필요한 것은 아니지만, 이러한 수량은 저장, 전송, 결합, 비교, 및 달리 조작될 수 있는 전기 또는 자기 신호들의 형태를 취한다. 이러한 신호들을 비트들, 값들, 요소들, 심볼들, 문자들, 항들, 숫자들 등으로서 언급하는 것이 때때로, 주로 공통의 사용의 이유로 편리하다는 것이 증명되었다.
그러나, 이러한 및 유사한 용어들 모두는 적절한 물리 수량과 관련되고 이러한 수량에 적용되는 단지 편리한 라벨들인 점이 기억되어야 한다. 다음 논의로부터 명백한 것과 다르게 특별히 기술되지 않는 한, 본 설명 전체에 걸쳐서, "처리하는" 또는 "컴퓨팅하는" 또는 "계산하는" 또는 "결정하는" 또는 "디스플레이하는" 등과 같은 용어들을 사용하는 논의는, 컴퓨터 시스템의 레지스터 및 메모리 내의 물리적(전자) 양으로서 표현된 데이터를 조작하고 이 데이터를 컴퓨터 시스템 메모리 또는 레지스터 또는 기타 이러한 정보 저장소, 송신 또는 디스플레이 디바이스들 내의 물리적 양으로서 유사하게 표현된 다른 데이터로 변형하는 컴퓨터 시스템 또는 유사한 전자 컴퓨팅 장치의 동작 및 프로세스들을 언급하는 것으로 이해된다.
본 발명은 또한, 본 명세서의 동작들을 수행하기 위한 장치를 언급한다. 이 장치는 요구된 목적들을 위해 특별히 구성될 수 있거나, 컴퓨터에 저장되는 컴퓨터 프로그램에 의해 선택적으로 활성화되거나 재구성되는 범용 컴퓨터를 포함할 수 있다. 이러한 컴퓨터 프로그램은, 컴퓨터 시스템 버스에 각각 결합되는 플로피 디스크들, 광 디스크들, CD-ROM들 및 광자기 디스크들을 포함하는 임의의 타입의 디스크, ROM들, RAM들, EPROM들, EEPROM들, 자기 또는 광 카드들, 또는 전자 명령어들을 저장하기에 적합한 임의의 타입의 매체와 같은, 그러나 이에 한정되지 않는 머신 판독가능 저장 매체 내에 저장될 수 있다.
본 명세서에 제시되는 알고리즘들 및 디스플레이들은 임의의 특정 컴퓨터 또는 다른 장치와 내재적으로 관련되지 않는다. 다양한 범용 시스템들은 본 명세서의 교시들에 따른 프로그램들과 함께 사용될 수 있거나, 요구된 방법 단계들을 수행하기 위해 더 특수한 장치를 구성하는 것이 편리한 것으로 증명될 수 있다. 다양한 이러한 시스템들을 위한 요구된 구조는 이하의 설명에 등장할 것이다. 또한, 본 발명은 임의의 특정 프로그래밍 언어를 참조하여 기술되지 않는다. 다양한 프로그래밍 언어들이 본 명세서에서 설명한 본 발명의 실시예들의 교시들을 구현하기 위해 사용될 수 있다는 것이 이해될 것이다.
전술한 설명을 읽은 후에 본 기술분야의 통상의 기술자에게는 본 발명의 많은 변형들 및 변경들이 의심 없이 명백해질 것이지만, 예시적으로 도시되고 설명된 임의의 특정 실시예는 한정적인 것으로 간주되는 것을 의도하지 않는다는 것을 이해해야 한다. 따라서, 다양한 실시예들의 상세들에 대한 참조는, 본 발명에 핵심적인 것으로 간주되는 그러한 특징들만을 언급하는 청구항들의 범위를 제한하도록 의도되지 않는다.

Claims (25)

  1. 방법으로서,
    집적 회로(IC)에 대한 새로운 상태로의 천이 전에, 상기 새로운 상태에서의 개별 도메인 주파수에 기초하여 복수의 도메인들 각각에 대한 예상 전류를 계산하고, 상기 예상 전류를 상기 새로운 상태에 대한 복수의 도메인들 각각에 대한 관련 전압으로 곱함으로써, 상기 IC 내의 복수의 도메인들에 대한 예상 전력들의 합계를 계산하는 단계;
    상기 합계를 전력 한계와 비교하는 단계; 및
    상기 합계가 상기 전력 한계를 초과하면, 상기 IC의 총 순시 전력(total instantaneous power)을 상기 전력 한계 미만으로 유지하기 위해, 전력의 상기 합계와 상기 전력 한계 간의 비율을 계산하고, 상기 복수의 도메인들 중 각각의 도메인과 관련된 상기 개별 도메인 주파수를 적어도 상기 비율만큼 감소시킴으로써, 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 상기 개별 도메인 주파수를 감소시키는 단계를 포함하는, 방법.
  2. 제1항에 있어서,
    상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것은 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초하는, 방법
  3. 제1항에 있어서,
    상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것은 활성 및 정적 전류(active and static current)를 계산하고 상기 활성 및 정적 전류를 합산하는 것을 포함하는, 방법.
  4. 제3항에 있어서,
    활성 전류를 계산하는 것은 깨어있는 상태(waking state)에 있는 도메인 내의 각각의 코어에 대한 최악의 경우의 Cdyn(worst case Cdyn)을 합산하고, 상기 최악의 경우의 Cdyn을 상기 도메인에 대한 주파수 및 상기 관련 전압으로 곱하는 것을 포함하는, 방법.
  5. 제4항에 있어서,
    상기 관련 전압은 요청되는 주파수의 함수인, 방법.
  6. 제3항에 있어서,
    정적 전류를 계산하는 것은 깨어있는 상태의 도메인 내의 각각의 코어에 대한 누설량을 합산하는 것을 포함하는, 방법.
  7. 제6항에 있어서,
    상기 누설량은 상기 도메인의 전압 및 온도에서 추정된 누설량인, 방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 복수의 도메인들 각각에서 사용할 주파수를 지정하는 새로운 주파수 값들을 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에 전송하는 단계를 추가로 포함하는, 방법.
  10. 제1항에 있어서,
    상기 합계가 상기 전력 한계 미만이면, 상기 IC를 상기 새로운 상태로 천이하는 단계를 추가로 포함하는, 방법.
  11. 제1항에 있어서,
    상기 새로운 상태는 상기 복수의 도메인들 각각에 대한 슬립 상태 및 실행 상태 중 하나 이상, 및 주파수를 포함하는, 방법.
  12. 제1항에 있어서,
    상기 합계가 상기 전력 한계 미만이라고 결정하는 것에 응답하여 통지를 전송하는 단계를 추가로 포함하는, 방법.
  13. 제1항에 있어서,
    만약에 있다면, 교류 어댑터 용량, 및 배터리의 충전 상태에 기초하여 가용 전력을 결정하고;
    상기 IC에 대한 최대 전력 용량을 계산하고;
    상기 복수의 도메인들에 포함되지 않은 상기 IC의 부분에 대한 최대 전력을 계산하고;
    상기 전력 한계를 상기 IC에 대한 최대 전력 용량과 상기 복수의 도메인들에 포함되지 않은 상기 IC의 부분에 대한 최대 전력 용량 간의 차이로서 설정함으로써,
    상기 전력 한계를 결정하는 단계를 추가로 포함하는, 방법.
  14. 집적 회로(IC)로서,
    복수의 도메인들; 및
    상기 도메인들에 결합되는 유닛을 포함하고, 상기 유닛은, 상기 복수의 도메인들 중 각각의 도메인으로부터의 요청을 수신하는 것에 응답하여,
    새로운 상태로의 천이 전에, 상기 새로운 상태에서의 개별 도메인 주파수에 기초하여 상기 복수의 도메인들 각각에 대한 예상 전류를 계산하고, 상기 예상 전류를 상기 새로운 상태에 대한 복수의 도메인들 각각에 대한 관련 전압으로 곱함으로써, 상기 복수의 도메인들에 대한 예상 전력들의 합계를 계산하고;
    상기 합계를 전력 한계와 비교하고;
    상기 합계가 상기 전력 한계를 초과하면, 상기 IC의 총 순시 전력을 상기 전력 한계 미만으로 유지하기 위해, 전력의 상기 합계와 상기 전력 한계 간의 비율을 계산하고, 상기 복수의 도메인들 중 각각의 도메인과 관련된 상기 개별 도메인 주파수를 적어도 상기 비율만큼 감소시킴으로써, 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 상기 개별 도메인 주파수를 감소시키는, 집적 회로(IC).
  15. 제14항에 있어서,
    상기 유닛은, 상기 복수의 도메인들 각각에 대한 상기 예상 전류를 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초하여 계산하는, 집적 회로(IC).
  16. 제14항에 있어서,
    상기 유닛은, 상기 복수의 도메인들 각각에 대한 상기 예상 전류를 활성 및 정적 전류를 계산하고 상기 활성 및 정적 전류를 합산함으로써 계산하는, 집적 회로(IC).
  17. 제16항에 있어서,
    상기 유닛은, 깨어있는 상태에 있는 도메인 내의 각각의 코어에 대한 최악의 경우의 Cdyn을 합산하고 상기 최악의 경우의 Cdyn을 상기 도메인에 대한 주파수 및 상기 관련 전압으로 곱함으로써 활성 전류를 계산하는, 집적 회로(IC).
  18. 제16항에 있어서,
    상기 유닛은, 깨어있는 상태의 도메인 내의 각각의 코어에 대한 누설량을 합산함으로써 정적 전류를 계산하는, 집적 회로(IC).
  19. 제18항에 있어서,
    상기 누설량은 상기 도메인의 전압 및 온도에서 추정된 누설량인, 집적 회로(IC).
  20. 삭제
  21. 제14항에 있어서,
    상기 유닛은, 상기 복수의 도메인들 각각에서 사용할 주파수를 지정하는 새로운 주파수 값들을 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에 전송하는, 집적 회로(IC).
  22. 방법으로서,
    집적 회로(IC) 내의 복수의 도메인들 각각에 대한 새로운 주파수를, 상기 IC에 대한 전력 한계와 상기 각각의 도메인이 진입하려고 요청하는 상태와 관련된 최악의 경우의 전류 결정으로부터 도출되는 최악의 경우의 전력 계산 간의 비교에 기초하여, 상기 최악의 경우의 전력 계산과 상기 전력 한계 간의 비율을 계산하고, 상기 복수의 도메인들 중 각각의 도메인과 관련된 개별 도메인 주파수를 적어도 상기 비율만큼 감소시켜, 생성하는 단계; 및
    상기 복수의 도메인들 각각에서 사용하기 위해 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에 생성할 클럭의 새로운 주파수를 상기 복수의 도메인들 각각과 관련된 클럭 생성기(PLL)들에게 신호(signaling)하는 단계를 포함하는, 방법.
  23. 제22항에 있어서,
    상기 최악의 경우의 전류 결정은, 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초하는 상기 복수의 도메인들 각각에 대한 예상 전류의 계산에 기초하는 것을 포함하는, 방법.
  24. 실행될 때, 집적 회로로 하여금 방법을 수행하게 하는 명령어들을 저장하는 하나 이상의 비일시적인 컴퓨터 판독가능 매체를 갖는 제조 물품으로서, 상기 방법은,
    집적 회로(IC)에 대한 새로운 상태로의 천이 전에, 상기 새로운 상태에서의 개별 도메인 주파수에 기초하여 복수의 도메인들 각각에 대한 예상 전류를 계산하고, 상기 예상 전류를 상기 새로운 상태에 대한 복수의 도메인들 각각에 대한 관련 전압으로 곱함으로써, 상기 IC 내의 복수의 도메인들에 대한 예상 전력들의 합계를 계산하는 단계;
    상기 합계와 전력 한계를 비교하는 단계; 및
    상기 합계가 상기 전력 한계를 초과하면, 상기 IC의 총 순시 전력을 상기 전력 한계 미만으로 유지하기 위해, 전력의 상기 합계와 상기 전력 한계 간의 비율을 계산하고, 상기 복수의 도메인들 중 각각의 도메인과 관련된 상기 개별 도메인 주파수를 적어도 상기 비율만큼 감소시킴으로써, 상기 복수의 도메인들 중 적어도 하나의 도메인과 관련된 상기 개별 도메인 주파수를 감소시키는 단계를 포함하는, 제조 물품.
  25. 제24항에 있어서,
    상기 복수의 도메인들 각각에 대한 예상 전류를 계산하는 것은 전류 누설량, 타겟 주파수, 및 동적 커패시턴스(Cdyn)에 기초하는, 제조 물품.
KR1020177013817A 2014-12-22 2015-11-09 시스템 최대 전류 보호 KR102425341B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/579,794 2014-12-22
US14/579,794 US9477243B2 (en) 2014-12-22 2014-12-22 System maximum current protection
PCT/US2015/059762 WO2016105677A1 (en) 2014-12-22 2015-11-09 System maximum current protection

Publications (2)

Publication Number Publication Date
KR20170098215A KR20170098215A (ko) 2017-08-29
KR102425341B1 true KR102425341B1 (ko) 2022-07-27

Family

ID=56129276

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013817A KR102425341B1 (ko) 2014-12-22 2015-11-09 시스템 최대 전류 보호

Country Status (7)

Country Link
US (2) US9477243B2 (ko)
EP (1) EP3237995B1 (ko)
JP (1) JP6648140B2 (ko)
KR (1) KR102425341B1 (ko)
CN (1) CN107003685B (ko)
TW (1) TWI562075B (ko)
WO (1) WO2016105677A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477243B2 (en) * 2014-12-22 2016-10-25 Intel Corporation System maximum current protection
US10152112B2 (en) * 2015-06-10 2018-12-11 Sonics, Inc. Power manager with a power switch arbitrator
US10234920B2 (en) * 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US20180113502A1 (en) * 2016-10-24 2018-04-26 Nvidia Corporation On-chip closed loop dynamic voltage and frequency scaling
US10423209B2 (en) * 2017-02-13 2019-09-24 Apple Inc. Systems and methods for coherent power management
US10656700B2 (en) * 2017-07-10 2020-05-19 Oracle International Corporation Power management in an integrated circuit
JP6919538B2 (ja) * 2017-12-05 2021-08-18 富士通株式会社 電力制御システム及び電力制御プログラム
JP7193718B2 (ja) 2018-12-19 2022-12-21 富士通株式会社 制御プログラム、情報処理装置及び制御方法
KR20200084987A (ko) 2019-01-03 2020-07-14 삼성전자주식회사 전력을 제어하기 위한 전자 회로
DE102019128074B3 (de) * 2019-10-17 2020-11-12 Fujitsu Technology Solutions Intellectual Property Gmbh Verfahren zum Vorgeben einer Leistungsgrenze eines Prozessors
US11181961B2 (en) * 2020-04-07 2021-11-23 Dell Products L.P. System and method for increasing power delivery to information handling systems
US20230168729A1 (en) * 2021-11-30 2023-06-01 Facebook Technologies, Llc Systems and methods for peak power control

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026948A (ja) * 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
US20130145180A1 (en) * 2011-12-02 2013-06-06 Alexander J. Branover Method of power calculation for performance optimization
US20140359328A1 (en) * 2013-05-28 2014-12-04 James S. Burns Method and system for run-time reallocation of leakage current and dynamic power supply current

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539603A (en) 1994-03-02 1996-07-23 Maxim Integrated Products Current protection method and apparatus and current protected low dropout voltage circuits
EP1176496A1 (en) * 2000-07-24 2002-01-30 Hewlett-Packard Company, A Delaware Corporation Voltage regulation in an integrated circuit
EP1631892A1 (en) * 2003-05-27 2006-03-08 Koninklijke Philips Electronics N.V. Monitoring and controlling power consumption
US7615965B2 (en) 2004-05-14 2009-11-10 O2Micro International Limited Power management system
US7509505B2 (en) * 2005-01-04 2009-03-24 Cisco Technology, Inc. Method and system for managing power delivery for power over Ethernet systems
JP2006331107A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 電力管理回路、及び電子回路
CN100559678C (zh) 2005-08-18 2009-11-11 昂宝电子（上海）有限公司 具有恒定最大电流的电源变换器保护控制系统与方法
US7716502B2 (en) * 2005-08-24 2010-05-11 Radu Muresan Current flattening and current sensing methods and devices
JP2008026761A (ja) * 2006-07-25 2008-02-07 Sony Corp 消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力制御方法及びコンピュータプログラム
US8060765B1 (en) * 2006-11-02 2011-11-15 Nvidia Corporation Power estimation based on block activity
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8010824B2 (en) * 2008-04-11 2011-08-30 Advanced Micro Devices , Inc. Sampling chip activity for real time power estimation
US8527794B2 (en) * 2010-05-27 2013-09-03 Advanced Micro Devices, Inc. Realtime power management of integrated circuits
US8942932B2 (en) 2010-08-31 2015-01-27 Advanced Micro Devices, Inc. Determining transistor leakage for an integrated circuit
US20120144215A1 (en) * 2010-12-03 2012-06-07 Advanced Micro Devices, Inc. Maximum current limiting method and apparatus
JP2011129147A (ja) * 2011-01-31 2011-06-30 Panasonic Corp プロセッサシステム、命令列最適化装置、および命令列最適化プログラム
US9069555B2 (en) * 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US9141166B2 (en) 2011-12-13 2015-09-22 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including dynamic control of energy consumption in power domains
US8924758B2 (en) * 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
CN104246651B (zh) 2012-03-29 2018-04-27 英特尔公司 平台中的动态功率限值共享
WO2014023812A1 (en) * 2012-08-08 2014-02-13 St-Ericsson Sa Adaptive voltage scaling mechanism based on voltage shoot measurement
US9946275B2 (en) * 2012-08-31 2018-04-17 Panasonic Intellectual Property Management Co., Ltd. Power management system, power management device, and large power-using power load
EP2912477B1 (en) * 2012-10-23 2018-08-29 Philips Lighting Holding B.V. Device and method for determining an individual power representation of operation states
US20140237272A1 (en) * 2013-02-19 2014-08-21 Advanced Micro Devices, Inc. Power control for data processor
US8963620B2 (en) * 2013-07-23 2015-02-24 International Business Machines Corporation Controlling circuit voltage and frequency based upon location-dependent temperature
US9671844B2 (en) * 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
US9250910B2 (en) * 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US20160147280A1 (en) * 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US9477243B2 (en) * 2014-12-22 2016-10-25 Intel Corporation System maximum current protection
US9559521B1 (en) * 2015-12-09 2017-01-31 King Electric Vehicles Inc. Renewable energy system with integrated home power

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008026948A (ja) * 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
US20130145180A1 (en) * 2011-12-02 2013-06-06 Alexander J. Branover Method of power calculation for performance optimization
US20140359328A1 (en) * 2013-05-28 2014-12-04 James S. Burns Method and system for run-time reallocation of leakage current and dynamic power supply current

Also Published As

Publication number Publication date
US20170038815A1 (en) 2017-02-09
TW201629761A (zh) 2016-08-16
US9477243B2 (en) 2016-10-25
EP3237995A4 (en) 2018-07-25
TWI562075B (en) 2016-12-11
WO2016105677A1 (en) 2016-06-30
EP3237995A1 (en) 2017-11-01
CN107003685B (zh) 2020-02-18
JP2018505470A (ja) 2018-02-22
JP6648140B2 (ja) 2020-02-14
US20160179110A1 (en) 2016-06-23
KR20170098215A (ko) 2017-08-29
CN107003685A (zh) 2017-08-01
US10222851B2 (en) 2019-03-05
EP3237995B1 (en) 2019-07-24

Similar Documents

Publication Publication Date Title
KR102425341B1 (ko) 시스템 최대 전류 보호
JP5689965B2 (ja) コンピュータシステムにおける電流および電力管理
TWI518586B (zh) 協同處理器與系統效能及電力管理技術
US9182803B2 (en) Load step mitigation method and apparatus
Kim et al. Stabilizing CPU frequency and voltage for temperature-aware DVFS in mobile devices
US9377841B2 (en) Adaptively limiting a maximum operating frequency in a multicore processor
US9563254B2 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US10963028B2 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
WO2014099024A1 (en) Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US20120146708A1 (en) Method and apparatus for application of power density multipliers optimally in a multicore system
CN105829991B (zh) 操作计算系统的方法及其计算系统
JP2018505460A (ja) ライセンス状態に基づくコア低下緩和のためのシステムおよび方法
US9753516B2 (en) Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices
WO2014099015A1 (en) Performing frequency coordination in a multiprocessor system
Grenat et al. 4.2 Increasing the performance of a 28nm x86-64 microprocessor through system power management
TW202206973A (zh) 漏電流退化控制及量測
KR101655030B1 (ko) 태스크 특성 기반의 여유시간 분배를 통한 동적 전압 주파수 스케일링 방법, 그 방법을 실행시키기 위하여 매체에 저장된 컴퓨터프로그램 및 그 매체
CN104798002B (zh) 在处理器中实施功率消耗占空比
Usman et al. A comparative study of voltage/frequency scaling in NoC
Khan et al. Scheduling based energy optimization technique in multiprocessor embedded systems
KR101863578B1 (ko) 컴퓨팅 시스템의 적응적인 캐시 메모리 접근 장치 및 그 방법
CN117546121A (zh) 用于通过减少每周期指令数来控制多处理器核心系统中的电流供应的系统和方法
Singh et al. Thermal aware power save policy for hot and cold jobs
US9785218B2 (en) Performance state selection for low activity scenarios

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right