TW201629761A - 系統最大電流保護技術 - Google Patents

系統最大電流保護技術 Download PDF

Info

Publication number
TW201629761A
TW201629761A TW104138570A TW104138570A TW201629761A TW 201629761 A TW201629761 A TW 201629761A TW 104138570 A TW104138570 A TW 104138570A TW 104138570 A TW104138570 A TW 104138570A TW 201629761 A TW201629761 A TW 201629761A
Authority
TW
Taiwan
Prior art keywords
domains
current
domain
frequency
power
Prior art date
Application number
TW104138570A
Other languages
English (en)
Other versions
TWI562075B (en
Inventor
艾法姆 羅坦
尼爾 羅森茲威格
多隆 拉傑汪
那達夫 夏勒曼
加爾 雷波維希
托莫 季夫
艾米特 加拜
喬治Ｐ 羅德烈古茲
傑佛瑞Ａ 卡爾森
Original Assignee
英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾公司 filed Critical 英特爾公司
Publication of TW201629761A publication Critical patent/TW201629761A/zh
Application granted granted Critical
Publication of TWI562075B publication Critical patent/TWI562075B/zh

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Electromagnetism (AREA)
  • Power Sources (AREA)
  • Power Conversion In General (AREA)
  • Amplifiers (AREA)
  • Electrical Discharge Machining, Electrochemical Machining, And Combined Machining (AREA)
  • Control Of Eletrric Generators (AREA)

Abstract

一種用於提供前瞻性電流保護之方法及設備。於一個實施例中，該方法包含：在過渡至針對一積體電路(IC)的一新狀態之前，經由基於在該新狀態的一個別域頻率，計算多個域中之各者的一預期電流及針對在該新狀態的該等多個域中之各者將該預期電流乘以其相關聯的電壓而計算在該IC中之該等多個域之預期功率的一總和；比較該總和與一功率極限；及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。

Description

系統最大電流保護技術 發明領域
本發明之實施例係有關於電源管理領域；更明確言之，本發明之實施例係有關於判定一裝置(例如，單晶片系統(SOC))的預期電流係落入於該裝置的電流以內。
發明背景
高效能SoC受到一串列電源傳遞網路(PDN)限制。此種限制涉及小型電池及其可能因來自在SoC上跑的處理程序高功率消耗的短路叢發而被施加應力故障。若由SoC消耗的瞬時功率可能超過設定極限，則瞬時功率可能顯著地影響電源供應器及電池。又，超越此項極限可能導致I*R電壓降，其可能造成「當機藍屏」或觸發過電流保護而關閉系統。如此，瞬時電流可能給系統帶來重大限制。
為了補償此種PDN限制，已經使用或已經發展出多項電源管理技術。在已經超過功率極限之後可使用反應性技術。此等包括功率極限1(PL1)、功率極限2(PL2)、及功率極限3(PL3)。PL1乃系統可耐受不會過熱的長期CPU功率極限。PL2為短期叢發極限用於暫時行進至較高時鐘(例 如，快速行進至更快的時鐘頻率用以當載入程式時改良反應性)。PL3為用在晶片上的動態電壓及頻率擴充技術。PL2係以秒為測量單位，而PL3極限係以毫秒監測以防止瞬時功率的使用損壞了裝置的電池。此等技術要求進行功率度量，及回應於功率度量PL2及PL3兩者降低了SoC的頻率。然而，因此等技術要求功率度量，故其回應得太慢，當SoC的瞬時功率上升至高時減低了該功率。
於另一項反應性辦法中，平台層級上的介面監控何時瞬時功率極限被超越，及自平台發送一信號給中央處理單元(CPU)以節流其操作，及將電流調低至低於瞬時極限。
於又另一項反應性辦法中，進行按照電壓調節器域的電流之計算以瞭解電流是否高於最大值(極限)。然而，此種辦法並不用於多電壓調節器(VR)域，及因而不適合用於封裝層級電源傳遞問題，原因在於限制各個VR域之功率可能造成域效能的非期望減低及較高極限的成本增高。但因此等技術本質上為反應性，故其無法防止瞬時電流變過高而在回復較安全位準之前造成傷害。
依據本發明之一實施例，係特地提出一種方法，其包含：在過渡至針對一積體電路(IC)的一新狀態之前，藉由基於在該新狀態的一個別域頻率，針對多個域中之各者計算一預期電流及針對在該新狀態的該等多個域中之各者將該預期電流乘以與其相關聯的電壓而計算針對在該IC中 之該等多個域之預期功率的一總和；比較該總和與一功率極限；以及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。
101‧‧‧電源管理單元(PMU)微控制器
1021-4‧‧‧鎖相迴路(PLL)
103‧‧‧域
1031‧‧‧指令架構(IA)域
1032‧‧‧圖形域
103N‧‧‧其它域
1041-N‧‧‧域系統狀態請求
201-212、310-340、610-640‧‧‧處理方塊
301‧‧‧PKG功率
302‧‧‧功率極限
401‧‧‧域IA
402‧‧‧域圖形
403‧‧‧域SA
404‧‧‧其它域
405‧‧‧加法邏輯
410‧‧‧計算得的功率
501‧‧‧輸入頻率
502‧‧‧系統狀態輸入
503‧‧‧電壓
504‧‧‧期望電流
505‧‧‧功率
510、520‧‧‧邏輯
530‧‧‧功率計算單元
601‧‧‧組態改變指示
700‧‧‧處理器
702A-N‧‧‧核心
704A-N‧‧‧快取單元
706‧‧‧分享快取單元
708‧‧‧特用邏輯
710‧‧‧系統代理器單元
712‧‧‧以環為基之互連單元
714‧‧‧整合式記憶體控制器單元
716‧‧‧匯流排控制器單元
800‧‧‧單晶片系統(SoC)
814‧‧‧I/O裝置
815、870、880‧‧‧處理器
816、820‧‧‧匯流排
818‧‧‧匯流排橋接器
822‧‧‧鍵盤/滑鼠
824‧‧‧音訊I/O
827‧‧‧通訊裝置
828‧‧‧資料儲存裝置
830‧‧‧代碼及資料
832、834‧‧‧記憶體
838、880‧‧‧共處理器
839‧‧‧共處理器介面
850、852、854‧‧‧點對點(PtP)介面
872、882‧‧‧整合式記憶體控制器(IMC)單元
876、878、886、888、894、898‧‧‧PtP介面電路
890‧‧‧晶片組
892、896‧‧‧I/F
從後文描述之詳細說明部分及從本發明之各種實施例的附圖將更完整地瞭解本發明，然而，不應解譯為限制本發明於特定實施例，反而僅用於解釋及瞭解之用。
圖1為一積體電路(IC)之一個實施例的方塊圖。
圖2A為用於進行系統狀態過渡的方法之一個實施例之流程圖。
圖2B為用於計算針對各個域的預期電流之一個實施例的流程圖。
圖3為用以判定是否執行系統狀態過渡之方法的另一個實施例之流程圖。
圖4為針對全部域加總功率之方法的一個實施例之流程圖。
圖5為用以執行按照域功率計算之方法的一個實施例之流程圖。
圖6為用以執行平台功率計算之方法的一個實施例之流程圖。
圖7為可具有多於一個核心之一處理器的方塊圖。
圖8為依據本發明之一實施例一SoC的方塊圖。
較佳實施例之詳細說明
於後文描述中，陳述無數細節以供更加徹底解釋本發明。但熟諳技藝人士顯然易知可無此等特定細節而實施本發明。於其它情況下，眾所周知之結構及裝置係以方塊圖形式顯示，而非以細節顯示，以免遮掩了本發明。
揭示一種用於限制積體電路(IC)功率之方法及設備。IC可以是單晶片系統(SoC)、處理器等。功率極限方法執行前瞻性計算及維持總IC瞬時功率低於功率極限。
更明確言之，在過渡至IC的新狀態(例如，新工作點)之前，前瞻性進行功率計算。當請求過渡至新狀態時，各個域(例如，電壓調節器(VR)域)的預期電流經求出及乘以針對該新狀態的目標電壓以產生當於該新狀態時表示該域的預期功率的一總和值。於一個實施例中，針對各個域的預期電流係基於漏電流、最大功率相較於動態電容(Cdyn)、及欲用在該新狀態的目標頻率計算。針對各域的全部預期功率值經加總以產生一總預期功率，其與功率極限作比較。若總預期功率係大於該極限，則該等域中之一或多者的頻率減低，使得新狀態(例如，新工作點)的總功率將低於該功率極限。
圖1為積體電路(IC)之一個實施例的方塊圖。參考圖1，積體電路包括多個定義域。舉例言之，指令架構(IA)域1031(例如，中央處理單元(CPU)域)、圖形域1032、及一或多個其它域諸如域103N。各個域可具有一或多個核心(例 如，處理器核心、執行核心)或特用邏輯。
於一個實施例中，電源管理單元(PMU)微控制器101控制與管理IC的功率。於一個實施例中，PMU微控制器101具體規定用於各個域的時鐘頻率。PMU微控制器101傳訊該等頻率中之各者給予各個域相關聯的鎖相迴路(PLL)。舉例言之，PLL包括PLL 1021其提供時鐘給IA域1031，PLL 1022其提供時鐘給圖形域1032，及PLL 104N其提供時鐘給域103N。於一個實施例中，PMU微控制器101為CPU之部件。
於一個實施例中，各個域103提供一特定域系統狀態請求給PMU微控制器101。舉例言之，IA域1031、圖形域1032及其它域103N提供特定域系統狀態請求1041、1042、104N給PMU微控制器101。特定系統狀態請求載明該特定域在過渡之後將變成的狀態。於一個實施例中，系統狀態請求包括頻率及睡眠狀態或執行狀態中之至少一者。注意針對處理器核心及與處理器核心相關聯的域之睡眠狀態或執行狀態乃技藝界眾所周知。
基於接收得的域系統狀態請求，PMU微控制器101針對各個域產生計算與在過渡之後將變成的系統狀態相關聯的預期電流以及與在該系統狀態中的域相關聯的預期功率。換言之，在系統狀態的每次改變之前，PMU微控制器101計算在該新工作點各個域的預期電流。注意在各次過渡之後，有些域可在相同的或相異的系統狀態，因此，該等域中之一或多者的預期功率可等於其目前使用的功 率。
PMU微控制器加總針對全部域的預期功率且將和值與一功率極限作比較。於一個實施例中，此種功率極限為瞬時功率極限。於一個實施例中，功率極限係由外部代理器(例如，BIOS、內嵌式控制器等)設定。於另一個實施例中，功率極限係由控制軟體設定。於此種情況下，控制軟體係靜態設定或於操作時間設定。
若和值不超過功率極限，則PMU微控制器101不採取任何行動而允許過渡進入系統狀態。若和值確實超過功率極限，則PMU微控制器101採取一或多個行動以降低因過渡造成的預期功率。於一個實施例中，當和值超過功率極限時，由PMU微控制器101執行的行動係針對各個域減低系統狀態之頻率。然後，PMU微控制器101傳訊減低的頻率給對應的時鐘產生器(例如，PLL)用以產生該域的時鐘。藉此方式，PMU微控制器101進行域頻率控制。
於一個實施例中，針對各個域，PMU微控制器101計算當處理其請求的新系統狀態時針對該域預期存在的有效電流及靜態電流。於一個實施例中，PMU微控制器101藉由針對全部喚醒的核心(亦即不在閑置狀態或否則在關機(例如，閘控)狀態的核心)加總最惡劣情況Cdyn而計算有效電流。最惡劣情況Cdyn隨該域的執行狀態而改變。PMU微控制器101將最惡劣情況Cdyn乘以所請求的系統狀態之頻率及電壓。於一個實施例中，頻率係載明於所請求系統狀態資訊內，而電壓係由PMU微控制器101以頻率之函數決定。
PMU微控制器101也決定該域的靜態電流。於一個實施例中，靜態電流係利用於所請求狀態及目前溫度(以溫度感測器測量)中該域的電壓之估計漏電流決定。PMU微控制器101加總於該域中全部漏電核心的估計漏電流，不考慮閘控核心。注意基本核心漏電流可隨內部閘控而異。
一旦針對於所請求系統狀態之該域的有效電流及靜態電流已經決定，PMU微控制器101加總有效電流及靜態電流。如此表示一域的最惡劣情況電流。
於替代實施例中，針對於所請求系統狀態該域之電流可基於先前測量電流，於該處識別隨著時間之推移的最大電流。然後，此種最大電流可用作為該域的最惡劣情況電流。
PMU微控制器101將按照域的此種最惡劣情況電流乘以針對該所請求系統狀態(於載明頻率)的電壓而獲得針對該域的最惡劣情況功率計算值。PMU微控制器101加總針對全部該等域的最惡劣情況功率計算值，獲得針對IC的最惡劣情況功率計算值，考慮由全部域所請求的系統狀態。
PMU微控制器101將最惡劣情況功率(預期)總計算值與功率極限作比較。若功率計算值係低於功率極限，則不採取任何行動，及發生由各個域過渡到所請求系統狀態。若功率計算值係高於功率極限，則PMU微控制器101採取一或多個行動，減低於該新系統狀態中該等域將使用的頻率達一因數。於一個實施例中，此項因數為功率極限與功率計算值間之比值： 功率極限/最惡劣情況功率計算值。
於一個實施例中，PMU微控制器101減低各個域之所請求頻率達該因數。換言之，該減低的進行係藉計算該比值，以將該比值乘以該等頻率中之各者。於一個實施例中，若乘法的結果並非整數，則減低的頻率被向下捨入。如此須確保與新系統狀態或工作點相關聯的功率使用係低於功率極限。若否，則處理程序再度重複。
於另一個實施例中，該比值只施加至域的一個子集。於此種情況下，可能需要執行一或多個額外功率減低動作以將預期功率調整至低於功率極限。舉例言之，於一個實施例中，於SoC系統代理器(SA)域中的頻率係未經節流。此等包括記憶體時鐘頻率。於此種情況下，須對其它域，諸如指令架構(IA)域進行額外節流以做補償。於又另一個實施例中，針對各個域的新頻率係以替代方式選擇。
圖2A為用於進行系統狀態過渡的方法之一個實施例之流程圖。該方法係藉處理邏輯進行，該邏輯可包含硬體(電路、專用邏輯等)、軟體(諸如在通用電腦系統或專用機器上跑)、韌體、或此等三者的組合。
參考圖2A，在過渡至針對積體電路(IC)的新狀態之前，藉由基於在新狀態中的個別域頻率而計算該等多個域中之各者的預期電流，及該預期電流乘以針對新狀態中該等多個域中之各者相關聯的電壓處理邏輯計算在IC中之該等域的預期功率之和值(處理方塊201)。於一個實施例中，針對各個域計算預期電流係基於漏電流、目標頻率、 及動態電容(Cdyn)。於一個實施例中，新狀態包括針對各個域的頻率及睡眠狀態及執行狀態中之一或多者。於一個實施例中，計算針對各個域的預期電流包含計算針對各個域的有效電流及靜態電流及然後加總兩者。
圖2B為用於計算針對各個域的預期電流之一個實施例的流程圖。該方法係藉處理邏輯進行，該邏輯可包含硬體(電路、專用邏輯等)、軟體(諸如在通用電腦系統或專用機器上跑)、韌體、或此等三者的組合。參考圖2B，該方法包括計算針對該域的有效電流，包括加總在該域中之各個核心其於喚醒狀態的最惡劣情況Cdyn，及將最惡劣情況Cdyn乘以該域的頻率及相關聯的電壓(處理方塊211)。於一個實施例中，相關聯的電壓為所請求頻率之函數。
作為該方法之部分，處理邏輯藉加總在該域中之各個核心的漏電流而計算靜態電流(處理方塊212)。此等為於喚醒狀態的核心，而非閑置或關機(例如，電力閘控)狀態。於一個實施例中，漏電流為於該核心(域)之電壓及溫度的估計漏電流。
回頭參考圖2A，在計算針對該等域的預期功率之和之後，處理邏輯比較該總和值與功率極限(處理方塊202)。其次，處理邏輯測試針對該等域的預期功率之和是否大於功率極限(處理方塊210)。若該總和值係大於功率極限，則處理邏輯過渡至處理方塊203，於該處處理邏輯減低於多個域中至少一個域(例如，多於一個域，全部域)相關聯的頻率，用以維持IC的總瞬時功率低於功率極限，及處理 過渡至處理方塊201，於該處處理重複進行。於一個實施例中，減低於多個域中各個域相關聯的個別域頻率包含計算針對該等域的預期最惡劣情況功率之總和與該功率極限間之比值，及減低在多個域中各個域相關聯的個別域頻率達至少該比值。
於一個實施例中，若該總和值係大於功率極限，則處理邏輯也發送一通知指示該總和值係大於功率極限。於一個實施例中，該通知係發送給軟體(例如，作業系統、BIOS等)。於一個實施例中，該通知係藉在該IC(例如，機器狀態暫存器(MSR)、記憶體對映輸入/輸出(MMIO)暫存器)上的一記憶體中設定一狀態位元進行。於另一個實施例中，該通知係透過中斷的使用進行。
回頭參考處理方塊210，若針對該等域的預期功率之和值係小於功率極限(且在針對該等域的選取頻率已經減低之後)，則方法過渡至處理方塊204，於該處處理邏輯發送載明用在各個域的頻率值之新頻率值給予與該等域相關聯的時鐘產生器(PLL)。
若針對該等域的預期功率之和值係小於功率極限，則處理邏輯允許過渡至新狀態(處理方塊205)。
圖3為用以判定是否執行系統狀態過渡之方法的一個實施例之流程圖。該方法係藉處理邏輯進行，該邏輯可包含硬體(電路、專用邏輯等)、軟體(諸如在通用電腦系統或專用機器上跑)、韌體、或此等三者的組合。於一個實施例中，該方法係由一裝置(例如，SoC、處理器等)內的電 源管理單元執行。
參考圖3，處理邏輯測試與一新系統狀態相關聯的功率301(針對該等域的預期功率之和值)是否大於與針對該平台的功率極限相關聯的功率極限302(處理方塊310)。若否，則處理邏輯過渡至處理方塊340，於該處處理邏輯執行過渡至新系統狀態。然而，若與該新系統狀態相關聯的功率301係大於功率極限302，則處理器過渡至處理方塊320，於該處處理邏輯降低頻率。於一個實施例中，減低之進行方式係藉計算一比值，及將該比值乘以已經由各個域請求的頻率中之各者。於一個實施例中，該比值為功率極限除以該等域之總預期功率。針對新系統狀態所請求的頻率中之各者乘以該比值以產生將用於新系統狀態的頻率。於一個實施例中，新計算得的頻率值之任何需要的捨入係藉將該等值向下捨入進行。
於降低頻率之後，處理邏輯計算一新工作點(處理方塊320)及過渡至處理方塊310而重複處理。
圖4為針對全部域加總功率之方法的一個實施例之流程圖。該方法係藉處理邏輯進行，該邏輯可包含硬體(電路、專用邏輯等)、軟體(諸如在通用電腦系統或專用機器上跑)、韌體、或此等三者的組合。於一個實施例中，該方法係由一裝置(例如，SoC、處理器等)內的電源管理單元執行。
參考圖4，針對該等域中之各者，諸如域IA 401、域圖形402、域SA 403及其它域404，進行在過渡後基於其 新狀態中的預期功率之按照域功率計算。如此處討論，雖然圖4中只顯示四個域，但該裝置可有更多的或更少的域，針對該域執行分開的按照域功率計算。
針對該等域中之各者的預期功率計算藉加法邏輯405加總而產生功率計算值。計算得的功率410為PMU邏輯的輸入，決定系統是否過渡至新系統狀態。
圖5為用以執行按照域功率計算之方法的一個實施例之流程圖。該方法係藉處理邏輯進行，該邏輯可包含硬體(電路、專用邏輯等)、軟體(諸如在通用電腦系統或專用機器上跑)、韌體、或此等三者的組合。於一個實施例中，該方法係由一裝置(例如，SoC、處理器等)內的電源管理單元執行。
用於目前域計算電流及電壓的邏輯510接收一輸入頻率501連同系統狀態輸入502。頻率501表示當於新系統狀態時欲使用的域請求的頻率。核心狀態輸入表示該域中不同核心的新系統狀態。如圖顯示，有針對核心0-N的狀態輸入。注意有些域只有一個核心，而其它域有二或多個核心。以多核心域為例，全部核心皆在以相同頻率計時，但針對此處描述之教示此點並非必要。
域電流計算器520發送頻率501給邏輯520，其基於頻率501而產生與新狀態相關聯的一電壓503。於一個實施例中，頻率-電壓曲線係用以給各個頻率指派一匹配電壓。於一個實施例中，邏輯520包括一表，其載明與提供的各個頻率相關聯的一特定電壓。邏輯510使用此等輸入以判 定與新狀態相關聯的預期電流。邏輯510將預期電流504連同電壓503輸出給功率計算單元530。功率計算單元530將預期電流504乘以電壓503而產生功率505，其表示該域於該新狀態的最惡劣情況功率。
圖6為用以執行平台功率計算之方法的一個實施例之流程圖。該方法係藉處理邏輯進行，該邏輯可包含硬體(電路、專用邏輯等)、軟體(諸如在通用電腦系統或專用機器上跑)、韌體、或此等三者的組合。於一個實施例中，該方法係由一裝置(例如，SoC、處理器等)內的電源管理單元執行。
處理邏輯接收組態變化指示601。於一個實施例中，指示601係有關於電池汲取情況。隨著電池的汲取可維持較低功率汲取，隨著電池的汲取而電壓降。驟然的功率汲取可能造成驟然的電壓降，及若電池被汲取，則在其走低至低於電壓臨界值之前可維持較低的功率汲取。為了避免此點，軟體根據電池汲取設定一極限，觸發指示的一改變。如此使其能延長電池壽命。
回應於此種組態變化指示601，處理邏輯讀取電池電荷狀態以及交流電(AC)配接器或其它無限制的電源供應器的容量(處理方塊610)。使用此種資訊，處理邏輯針對具有該電池及AC配接器的一平台，計算用於此種系統的最大功率容量(Psys_max)(處理方塊620)。其次，處理邏輯獲得平台組態，及計算該平台的其餘部分相關聯的最大平台功率(處理方塊630)。該平台的其餘部分相關聯的最大平台功 率對應於未被考慮的該等域之功率。然後，處理邏輯設定SoC(或IC)功率預算或極限為計算得的系統的最大功率容量減平台其餘部分之最大功率間之差值。換言之，PL4=Psys_max-PROP。
圖7為依據本發明之實施例之一處理器700的方塊圖，處理器700可具有多於一個核心，可具有一整合式記憶體控制器，及可具有整合式圖形。圖7中之實線框例示一處理器700具有單一核心702、一系統代理器710、一集合之一或多個匯流排控制器單元716；而選擇性增加虛線框例示另一處理器700具有多個核心702A-N、於系統代理器單元710中的一集合之一或多個整合式記憶體控制器單元714、及特用邏輯708。
如此，處理器700的不同實施例可包括：1)CPU具有特用邏輯708為整合式圖形及/或科學(通量)邏輯(可包括一或多個核心)，及核心702A-N為一或多個通用核心(通用有序核心、通用失序核心、兩者的組合)；2)共處理器具有核心702A-N為大量特用核心意圖主要用於圖形及/或科學(通量)；及3)共處理器具有核心702A-N為大量通用有序核心。如此，處理器700可以是通用處理器、共處理器、或特用處理器，諸如網路或通訊處理器、壓縮引擎、圖形處理器、通用圖形處理單元(GPGPU)、高通量積體多核心(MIC)共處理器(包括30個或以上的核心)、內嵌式處理器等。處理器可在一或多個晶片上實施。處理器700可使用多種製程技術，諸如BiCMOS、CMOS、或NMOS中之任一者為一或多 個基體之部件及/或可以實施於一或多個基體上。
於一個實施例中，前文描述的核心中之各者表示不同功率域，其具有一分開時鐘產生器(例如，PLL)及一電壓調節器。
於一個實施例中，特用邏輯708之另一部分包含電源管理單元(PMU)，諸如前述PMU。
記憶體階層關係包括在核心內部的一或多個快取層級、一集合之一或多個分享快取單元706、及耦合至該集合的整合式記憶體控制器單元714的外接式記憶體(圖中未顯示)。該集合的分享快取單元706可包括一或多個中間層級的快取記憶體，諸如層級2(L2)、層級3(L3)、層級4(L4)、或其它層級的快取記憶體、最末層級快取記憶體(LLC)、及/或其組合。於一個實施例中，雖然以環為基的互連單元712互連特用邏輯708、該集合之分享快取單元706、及系統代理器單元710/整合式記憶體控制器單元714，但其它實施例可使用任何數目之眾所周知的技術用於互連此等單元。於一個實施例中，在一或多個快取單元706與核心702A-N間維持同調。
於若干實施例中，核心702A-N中之一或多者能夠施行多執行緒。系統代理器710包括協作與操作核心702A-N的該等組件。系統代理器單元710可包括例如一電力控制單元(PCU)及一顯示單元。PCU可以是或包括調節核心702A-N及整合式圖形邏輯708的功率狀態需要的邏輯及組件。顯示單元係用於驅動一或多個外接式連結的顯示器。
就架構指令集而言，核心702A-N可以是同質或異質；換言之，核心702A-N中之二或多者能夠執行相同指令集，而其它者能夠執行只有該指令集之一子集或一不同指令集。
圖8為依據本發明之一實施例一SoC 800的方塊圖。與圖7中之相似元件載有相似的元件符號。又，虛線框為更加先進SoC上的選擇性特性件。於圖8中，一(多)互連單元802耦合至：一應用程式處理器810其包括一集合之一或多個核心202A-N及分享快取單元706；一系統代理器單元710；一(多)匯流排控制器單元716；一(多)整合式記憶體控制器單元714；一集合之一或多個共處理器820其可包括整合式圖形邏輯、一影像處理器、一音訊處理器、及一視訊處理器；一靜態隨機存取記憶體(SRAM)單元830；一直接記憶體存取(DMA)單元832；及一顯示單元840用於耦合至一或多個外接式顯示器。於一個實施例中，該(等)共處理器820包括一特用處理器，諸如一網路或通訊處理器、壓縮引擎、GPGPU、一高通量MIC處理器、內嵌式處理器等。
於一第一具體實施例中，一種方法包含：在過渡至針對一積體電路(IC)的一新狀態之前，經由基於在該新狀態的一個別域頻率，計算多個域中之各者的一預期電流及針對在該新狀態的該等多個域中之各者將該預期電流乘以其相關聯的電壓而計算針對在該IC中之該等多個域之預期功率的一總和；比較該總和與一功率極限；及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相 關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括針對多個域中之各者計算該預期電流係基於電流洩漏、目標頻率、及動態電容(Cdyn)。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括針對該等多個域中之各者計算該預期電流包含計算有效及靜態電流及加總該有效及靜態電流。於另一個具體實施例中，本具體實施例之主旨可選擇性地包括計算有效電流包含針對在該域中其係於一喚醒狀態的各個核心加總最惡劣情況Cdyn及將該最惡劣情況Cdyn乘以針對該域的該頻率及該相關聯的電壓。於另一個具體實施例中，本具體實施例之主旨可選擇性地包括該相關聯的電壓為該所請求頻率之一函數。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括計算靜態電流包含針對在該域中於該喚醒狀態的各個核心加總漏電流。於另一個具體實施例中，本具體實施例之主旨可選擇性地包括該漏電流為於該域的該電壓及溫度的該估計漏電流。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括減低於該等多個域中之至少一個域相關聯的個別域頻率包含計算該功率之該總和與該功率極限間之一比值及減低在該等多個域中各個域相關聯的該個別域頻率達至少該比值。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括發送載明一頻率用在該等多個域中之各者的新頻率值給予與該等多個域中之各者相關聯的時鐘產生器(PLL)。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括若該總和係少於該功率極限，則該IC過渡進入該新狀態。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括該新狀態包括針對該等多個域中之各者的一頻率及一睡眠狀態及執行狀態中之一或多者。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括回應於判定該總和係高於該功率極限而發送一通知。
於另一個具體實施例中，該第一具體實施例之主旨可選擇性地包括基於交流電配接器容量及一電池的電荷狀態(若有)中之一或多者決定可用功率；針對該IC計算一最大功率容量；針對該IC之一部分其係不含括於該等多個域計算一最大功率容量；及設定該功率極限為針對該IC的最大功率容量與針對該IC之該部分其係不含括於該等多個域的該最大功率容量間之該差。
於一第二具體實施例中，一種積體電路(IC)包含：多個域；及耦合至該等域之一單元用以，回應於自在該等多個域中之各個域接收一請求，經由基於在一新狀態的一個別域頻率，針對該等多個域中之各者計算一預期電 流及針對該新狀態的該等多個域中之各者將該預期電流乘以其相關聯的電壓而計算針對該等多個域之預期功率的一總和，在過渡至該新狀態之前，比較該總和與一功率極限；及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該單元基於電流洩漏、目標頻率、及動態電容(Cdyn)而針對多個域中之各者計算該預期電流。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該單元藉計算有效及靜態電流及加總該有效及靜態電流而針對該等多個域中之各者計算該預期電流。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該單元藉針對在該域中其係於一喚醒狀態的各個核心加總最惡劣情況Cdyn及將該最惡劣情況Cdyn乘以針對該域的該頻率及該相關聯的電壓而計算有效電流。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該相關聯的電壓為該請求頻率之一函數。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該單元藉針對在該域中於一喚醒狀態(例如，非關機狀態)的各個核心加總漏電流而計算靜態電 流。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該漏電流為於該域之該電壓及溫度的該估計漏電流。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該單元藉計算該功率之該總和與該功率極限間之一比值及減低在該等多個域中各個域相關聯的該個別域頻率達至少該比值而減低於該等多個域中之至少一個域相關聯的個別域頻率。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該單元發送載明一頻率用在該等多個域中之各者的新頻率值給予與該等多個域中之各者相關聯的時鐘產生器(PLL)。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括若該總和係少於該功率極限，則該IC過渡進入該新狀態。
於另一個具體實施例中，該第二具體實施例之主旨可選擇性地包括該新狀態包括針對該等多個域中之各者的一頻率及一睡眠狀態及執行狀態中之一或多者。
於一第三具體實施例中，一種方法包含：基於針對一積體電路(IC)的一功率極限與衍生自與各個域請求進入的一狀態相關聯的一最惡劣情況電流決定之一最惡劣情況功率計算間的一比較，針對在該IC中之多個域中之各者產生一新頻率；及傳訊一時鐘的該新頻率以供產生用在該 等多個域中之各者的與該等多個域中之各者相關聯的時鐘產生器(PLL)給予與該等多個域中之各者相關聯的時鐘產生器(PLL)。
於另一個具體實施例中，該第三具體實施例之主旨可選擇性地包括該最惡劣情況電流決定包含基於電流洩漏、目標頻率、及動態電容(Cdyn)而針對多個域中之各者該預期電流的一計算。
於一第四具體實施例中，一種具有一或多個非暫態電腦可讀取媒體儲存指令之製造物件，其當執行時使得一積體電路執行一方法包含：在過渡至針對一積體電路(IC)的一新狀態之前，經由基於在該新狀態的一個別域頻率，計算多個域中之各者的一預期電流及針對在該新狀態的該等多個域中之各者將該預期電流乘以其相關聯的電壓而計算針對在該IC中之該等多個域之預期功率的一總和；比較該總和與一功率極限；及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。
於另一個具體實施例中，該第四具體實施例之主旨可選擇性地包括針對多個域中之各者計算該預期電流係於電流洩漏、目標頻率、及動態電容(Cdyn)。
此處揭示之機制可於硬體、軟體、韌體、或此等實施辦法之組合中實施。本發明之實施例可實施為電腦程式或程式代碼於可規劃系統上執行，該系統包含至少一個處理器、一儲存系統(包括依電性及非依電性記憶體及/或儲 存元件)、至少一個輸入裝置、及至少一個輸出裝置。
程式代碼可應用於輸入指令以執行此處描述之功能及產生輸出資訊。輸出資訊可以已知方式應用於輸出裝置。為了此項應用目的，一處理系統包括具有一處理器的任何系統，諸如數位信號處理器(DSP)、微控制器、特定應用積體電路(ASIC)、或微處理器。
程式代碼可於高階程序或物件導向程式語言執行以與一處理系統通訊。若有所需，程式代碼也可於組裝語言或機器語言執行。實際上，此處描述之機制之範圍並不受任何特定程式語言所限。總而言之，語言可以是編譯語言或解譯語言。
至少一個實施例的一或多個面向可由儲存在機器可讀取媒體上的代表性指令實施其表示處理器內部之各種邏輯，該等指令當由機器讀取時使得機器製造邏輯以執行此處描述之技術。此等表示型態稱作「IP核心」可儲存於具體有形機器可讀取媒體上且供給各種客戶或製造廠載入實際上製造該邏輯或處理器的製造機器。
此等機器可讀取儲存媒體可包括，但非限制性，由機器或裝置製造的或形成的非暫態具體有形的物件配置，包括儲存媒體諸如硬碟、任何其它類型的碟片包括軟碟、光碟、光碟-唯讀記憶體(CD-ROM)、可覆寫式光碟(CD-RW)、及磁光碟；半導體裝置諸如唯讀記憶體(ROM)、隨機存取記憶體(RAM)諸如動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)、可抹除可規劃唯 讀記憶體(EPROM)、快閃記憶體、可電氣抹除可規劃唯讀記憶體(EEPROM)、相變記憶體(PCM)、磁卡或光卡、或適合用於儲存電子指令之任何其它類型的媒體。
據此，本發明之實施例也包括非暫態具體有形機器可讀取媒體含有指令或含有設計資料，諸如硬體描述語言(HDL)，其界定此處描述之結構、電路、設備、處理器及/或系統特性件。此等實施例也可稱作程式產品。
前文描述詳細說明部分的某些部分係在電腦記憶體內部的資料位元上以演算法及操作之符號表示型態呈示。此等演算法描述及表示型態乃熟諳資料處理技藝人士使用以最有效地傳遞其工作實質給其它熟諳技藝人士的手段。演算法於此處及大致上認知為自行一致步驟序列結果導致期望結果。步驟為要求實體量之實體操控的步驟。通常，但非必然，此等量係呈能夠被儲存、移轉、組合、比較、及以其它方式操控的電氣或磁性信號形式。偶爾方便地證實，主要為了常用的理由，將此等信號稱作為位元、數值、元件、符號、字符、項目、號碼等。
但須牢記全部此等及類似術語係與適當實體量相關聯且僅為應用至此等量的方便標記。除非另行明確地載明否則如由後文討論中將顯然自明，遍歷全文詳細說明部分中，運用術語諸如「處理」或「計算」或「決定」或「顯示」或其類的討論係指電腦系統或類似之電子最惡劣情況功率計算值的動作及處理，其將在電腦系統的記憶體或暫存器內部表現為實體(電子)量的資料操控及變換成在 電腦系統的記憶體或暫存器或其它此等資訊儲存、傳輸或顯示裝置內部以類似方式呈示為實體量的其它資料。
本發明也係有關於用於執行此處操作的設備。此等設備可特別組構用於要求的用途，或可包含通用電腦由儲存於該電腦的電腦程式選擇性地啟用或重新配置。此種電腦程式可儲存於電腦可讀取儲存媒體，諸如，但非限制性，任何類型的碟片包括軟碟、光碟、CD-ROM、及磁光碟、唯讀記憶體(ROM)、隨機存取記憶體(RAM)、EPROM、EEPROM、磁卡或光卡、或適合用於儲存電子指令的任何類型的媒體，及各自耦合至電腦系統匯流排。
此處呈示之演算法及顯示器並非特有地關聯任何特定電腦或其它設備。依據此處教示各種通用系統可配合程式使用，或可證實方便地建構更加特定設備用以執行要求的方法步驟。針對各種系統要求的結構將從後文詳細說明部分更為彰顯。此外，本發明並非參考任何特定程式語言描述。須瞭解可使用多種程式語言以實現如此處描述的本發明之教示。
雖然無疑地在研讀前文詳細說明部分之後本發明之許多替代及修改對熟諳技藝人士而言將顯然自明，但須瞭解藉由例示顯示的與描述的任何特定實施例絕非意圖視為限制性。因此，述及各種實施例之細節並非意圖限制申請專利範圍之範圍，其本身只引述被視為對本發明為必需的該等特色。
201-210‧‧‧處理方塊

Claims (25)

  1. 一種方法，其包含：在過渡至針對一積體電路(IC)的一新狀態之前，藉由基於在該新狀態的一個別域頻率，針對多個域中之各者計算一預期電流及針對在該新狀態的該等多個域中之各者將該預期電流乘以與其相關聯的電壓而計算針對在該IC中之該等多個域之預期功率的一總和；比較該總和與一功率極限；以及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。
  2. 如請求項1之方法，其中基於電流洩漏、目標頻率、及動態電容(Cdyn)而針對該等多個域中之各者計算該預期電流。
  3. 如請求項1之方法，其中針對該等多個域中之各者計算該預期電流包含計算有效及靜態電流及加總該有效及靜態電流。
  4. 如請求項3之方法，其中計算有效電流包含針對在該域中係於一喚醒狀態的各個核心加總最惡劣情況Cdyn及將該最惡劣情況Cdyn乘以針對該域的該頻率及該相關聯的電壓。
  5. 如請求項4之方法，其中該相關聯的電壓為該所請求頻率之一函數。
  6. 如請求項3之方法，其中計算靜態電流包含針對在該域中於該喚醒狀態的各個核心加總漏電流。
  7. 如請求項6之方法，其中該漏電流為在該域的該電壓及溫度的該估計漏電流。
  8. 如請求項1之方法，其中減低與在該等多個域中之至少一個域相關聯的該個別域頻率包含計算在該功率之該總和與該功率極限之間的一比值及減低與在該等多個域中各個域相關聯的該個別域頻率達至少該比值。
  9. 如請求項1之方法，其進一步包含發送載明要在該等多個域之各者中使用的一頻率之新頻率值至與該等多個域中之各者相關聯的時鐘產生器(PLL)。
  10. 如請求項1之方法，其進一步包含若該總和係少於該功率極限，則過渡該IC進入該新狀態。
  11. 如請求項1之方法，其中該新狀態包括針對該等多個域中之各者的一頻率以及一睡眠狀態及執行狀態中之一或多者。
  12. 如請求項1之方法，其進一步包含回應於判定該總和係高於該功率極限而發送一通知。
  13. 如請求項1之方法，其進一步包含決定該功率極限藉由：基於交流電配接器容量及一電池的電荷狀態中之一或多者決定可用功率；針對該IC計算一最大功率容量；針對不被含括於該等多個域的該IC之一部分計算一最大功率；及 設定該功率極限為針對該IC的最大功率容量與針對不被含括於該等多個域的該IC之該部分的該最大功率容量之間的該差。
  14. 一種積體電路(IC)，其包含：多個域；以及耦合至該等域之一單元，用以回應於接收來自在該等多個域中之各個域的一請求，在過渡至一新狀態之前，藉由基於在該新狀態的一個別域頻率，針對該等多個域中之各者計算一預期電流及針對該新狀態的該等多個域中之各者將該預期電流乘以與其相關聯的電壓而計算針對該等多個域之預期功率的一總和，比較該總和與一功率極限；以及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。
  15. 如請求項14之設備，其中該單元基於電流洩漏、目標頻率、及動態電容(Cdyn)而針對該等多個域中之各者計算該預期電流。
  16. 如請求項14之設備，其中該單元藉由計算有效及靜態電流以及加總該有效及靜態電流而針對該等多個域中之各者計算該預期電流。
  17. 如請求項16之設備，其中該單元藉由針對在該域中係於一喚醒狀態的各個核心加總最惡劣情況Cdyn及將該最惡 劣情況Cdyn乘以針對該域的該頻率及該相關聯的電壓而計算有效電流。
  18. 如請求項16之設備，其中該單元藉由針對在該域中於一喚醒狀態的各個核心加總漏電流而計算靜態電流。
  19. 如請求項18之設備，其中該漏電流為在該域之該電壓及溫度的該估計漏電流。
  20. 如請求項14之設備，其中該單元藉由計算在該功率之該總和與該功率極限之間的一比值及減低與在該等多個域中各個域相關聯的該個別域頻率達至少該比值而減低與在該等多個域中之至少一個域相關聯的該個別域頻率。
  21. 如請求項14之設備，其中該單元發送載明要在該等多個域之各者中使用的一頻率之新頻率值至與該等多個域中之各者相關聯的時鐘產生器(PLL)。
  22. 一種方法，其包含：基於在針對一積體電路(IC)的一功率極限與衍生自與各個域請求進入的一狀態相關聯的一最惡劣情況電流決定之一最惡劣情況功率計算之間的一比較，針對在該IC中之多個域中之各者產生一新頻率；以及傳訊一時鐘的該新頻率以產生用在該等多個域中之各者的與該等多個域中之各者相關聯的時鐘產生器(PLL)至與該等多個域中之各者相關聯的時鐘產生器(PLL)。
  23. 如請求項22之方法，其中該最惡劣情況電流決定包含基 於電流洩漏、目標頻率、及動態電容(Cdyn)而針對該等多個域中之各者的該預期電流之一計算。
  24. 一種具有一或多個儲存指令的非暫態電腦可讀取媒體之製造物件，當該等指令被執行時使得積體電路用以執行一方法包含：在過渡至針對一積體電路(IC)的一新狀態之前，藉由基於在該新狀態的一個別域頻率，針對多個域中之各者計算一預期電流及針對在該新狀態的該等多個域中之各者將該預期電流乘以與其相關聯的電壓而計算針對在該IC中之該等多個域之預期功率的一總和；比較該總和與一功率極限；以及若該總和係大於該功率極限，則減低與該等多個域中之至少一個域相關聯的該個別域頻率用以維持該IC的該總瞬時功率低於該功率極限。
  25. 如請求項24之製造物件，其中基於電流洩漏、目標頻率、及動態電容(Cdyn)而針對該等多個域中之各者計算該預期電流。
TW104138570A 2014-12-22 2015-11-20 System maximum current protection TWI562075B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/579,794 US9477243B2 (en) 2014-12-22 2014-12-22 System maximum current protection

Publications (2)

Publication Number Publication Date
TW201629761A true TW201629761A (zh) 2016-08-16
TWI562075B TWI562075B (en) 2016-12-11

Family

ID=56129276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104138570A TWI562075B (en) 2014-12-22 2015-11-20 System maximum current protection

Country Status (7)

Country Link
US (2) US9477243B2 (zh)
EP (1) EP3237995B1 (zh)
JP (1) JP6648140B2 (zh)
KR (1) KR102425341B1 (zh)
CN (1) CN107003685B (zh)
TW (1) TWI562075B (zh)
WO (1) WO2016105677A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9477243B2 (en) * 2014-12-22 2016-10-25 Intel Corporation System maximum current protection
US10152112B2 (en) * 2015-06-10 2018-12-11 Sonics, Inc. Power manager with a power switch arbitrator
US10234920B2 (en) * 2016-08-31 2019-03-19 Intel Corporation Controlling current consumption of a processor based at least in part on platform capacitance
US20180113502A1 (en) * 2016-10-24 2018-04-26 Nvidia Corporation On-chip closed loop dynamic voltage and frequency scaling
US10423209B2 (en) * 2017-02-13 2019-09-24 Apple Inc. Systems and methods for coherent power management
US10656700B2 (en) * 2017-07-10 2020-05-19 Oracle International Corporation Power management in an integrated circuit
JP6919538B2 (ja) * 2017-12-05 2021-08-18 富士通株式会社 電力制御システム及び電力制御プログラム
JP7193718B2 (ja) 2018-12-19 2022-12-21 富士通株式会社 制御プログラム、情報処理装置及び制御方法
KR20200084987A (ko) * 2019-01-03 2020-07-14 삼성전자주식회사 전력을 제어하기 위한 전자 회로
DE102019128074B3 (de) * 2019-10-17 2020-11-12 Fujitsu Technology Solutions Intellectual Property Gmbh Verfahren zum Vorgeben einer Leistungsgrenze eines Prozessors
US11181961B2 (en) * 2020-04-07 2021-11-23 Dell Products L.P. System and method for increasing power delivery to information handling systems
US20230168729A1 (en) * 2021-11-30 2023-06-01 Facebook Technologies, Llc Systems and methods for peak power control

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539603A (en) 1994-03-02 1996-07-23 Maxim Integrated Products Current protection method and apparatus and current protected low dropout voltage circuits
EP1176496A1 (en) * 2000-07-24 2002-01-30 Hewlett-Packard Company, A Delaware Corporation Voltage regulation in an integrated circuit
JP2007502477A (ja) * 2003-05-27 2007-02-08 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 電力消費のモニタおよび制御
US7615965B2 (en) 2004-05-14 2009-11-10 O2Micro International Limited Power management system
US7509505B2 (en) * 2005-01-04 2009-03-24 Cisco Technology, Inc. Method and system for managing power delivery for power over Ethernet systems
JP2006331107A (ja) * 2005-05-26 2006-12-07 Matsushita Electric Ind Co Ltd 電力管理回路、及び電子回路
CN100559678C (zh) 2005-08-18 2009-11-11 昂宝电子（上海）有限公司 具有恒定最大电流的电源变换器保护控制系统与方法
US7716502B2 (en) * 2005-08-24 2010-05-11 Radu Muresan Current flattening and current sensing methods and devices
JP2008026948A (ja) * 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
JP2008026761A (ja) * 2006-07-25 2008-02-07 Sony Corp 消費電力制御装置、画像処理装置、自発光表示装置、電子機器、消費電力制御方法及びコンピュータプログラム
US8060765B1 (en) * 2006-11-02 2011-11-15 Nvidia Corporation Power estimation based on block activity
US8156362B2 (en) 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8010824B2 (en) * 2008-04-11 2011-08-30 Advanced Micro Devices , Inc. Sampling chip activity for real time power estimation
US8527794B2 (en) * 2010-05-27 2013-09-03 Advanced Micro Devices, Inc. Realtime power management of integrated circuits
US8942932B2 (en) 2010-08-31 2015-01-27 Advanced Micro Devices, Inc. Determining transistor leakage for an integrated circuit
US20120144215A1 (en) * 2010-12-03 2012-06-07 Advanced Micro Devices, Inc. Maximum current limiting method and apparatus
JP2011129147A (ja) * 2011-01-31 2011-06-30 Panasonic Corp プロセッサシステム、命令列最適化装置、および命令列最適化プログラム
US9069555B2 (en) * 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US8862909B2 (en) * 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US9141166B2 (en) 2011-12-13 2015-09-22 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including dynamic control of energy consumption in power domains
US8924758B2 (en) * 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
WO2013147801A1 (en) 2012-03-29 2013-10-03 Intel Corporation Dynamic power limit sharing in a platform
US9377793B2 (en) * 2012-08-08 2016-06-28 St-Ericsson Sa Adaptive voltage scaling mechanism based on voltage shoot measurement
JP5975306B2 (ja) * 2012-08-31 2016-08-23 パナソニックＩｐマネジメント株式会社 電力管理システム、電力管理装置および大電力使用型電力負荷
EP2912477B1 (en) * 2012-10-23 2018-08-29 Philips Lighting Holding B.V. Device and method for determining an individual power representation of operation states
US20140237272A1 (en) * 2013-02-19 2014-08-21 Advanced Micro Devices, Inc. Power control for data processor
US9335813B2 (en) * 2013-05-28 2016-05-10 Intel Corporation Method and system for run-time reallocation of leakage current and dynamic power supply current
US8963620B2 (en) * 2013-07-23 2015-02-24 International Business Machines Corporation Controlling circuit voltage and frequency based upon location-dependent temperature
US9671844B2 (en) * 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
US9250910B2 (en) * 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US20160147280A1 (en) * 2014-11-26 2016-05-26 Tessil Thomas Controlling average power limits of a processor
US9477243B2 (en) * 2014-12-22 2016-10-25 Intel Corporation System maximum current protection
US9559521B1 (en) * 2015-12-09 2017-01-31 King Electric Vehicles Inc. Renewable energy system with integrated home power

Also Published As

Publication number Publication date
WO2016105677A1 (en) 2016-06-30
KR20170098215A (ko) 2017-08-29
CN107003685B (zh) 2020-02-18
JP6648140B2 (ja) 2020-02-14
TWI562075B (en) 2016-12-11
US20170038815A1 (en) 2017-02-09
KR102425341B1 (ko) 2022-07-27
JP2018505470A (ja) 2018-02-22
CN107003685A (zh) 2017-08-01
US9477243B2 (en) 2016-10-25
US20160179110A1 (en) 2016-06-23
EP3237995A1 (en) 2017-11-01
EP3237995B1 (en) 2019-07-24
EP3237995A4 (en) 2018-07-25
US10222851B2 (en) 2019-03-05

Similar Documents

Publication Publication Date Title
TW201629761A (zh) 系統最大電流保護技術
US11687135B2 (en) Controlling power delivery to a processor via a bypass
JP6668346B2 (ja) ライセンス状態に基づくコア低下緩和のためのシステムおよび方法
US9235252B2 (en) Dynamic balancing of power across a plurality of processor domains according to power policy control bias
US9563254B2 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9377841B2 (en) Adaptively limiting a maximum operating frequency in a multicore processor
TWI518586B (zh) 協同處理器與系統效能及電力管理技術
TWI430079B (zh) 用於多處理器核心之電力管理的裝置、系統及方法
US10963028B2 (en) System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9182803B2 (en) Load step mitigation method and apparatus
Zheng et al. Data center sprinting: Enabling computational sprinting at the data center level
US9405351B2 (en) Performing frequency coordination in a multiprocessor system
US20120221873A1 (en) Method, Apparatus, and System for Energy Efficiency and Energy Conservation by Mitigating Performance Variations Between Integrated Circuit Devices
US9501299B2 (en) Minimizing performance loss on workloads that exhibit frequent core wake-up activity
US9268393B2 (en) Enforcing a power consumption duty cycle in a processor
Usman et al. A comparative study of voltage/frequency scaling in NoC
US9454210B2 (en) Controlling power management in micro-server cores and peripherals
KR101863578B1 (ko) 컴퓨팅 시스템의 적응적인 캐시 메모리 접근 장치 및 그 방법
CN117546121A (zh) 用于通过减少每周期指令数来控制多处理器核心系统中的电流供应的系统和方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees