TWI430079B - 用於多處理器核心之電力管理的裝置、系統及方法 - Google Patents

用於多處理器核心之電力管理的裝置、系統及方法 Download PDF

Info

Publication number
TWI430079B
TWI430079B TW098136920A TW98136920A TWI430079B TW I430079 B TWI430079 B TW I430079B TW 098136920 A TW098136920 A TW 098136920A TW 98136920 A TW98136920 A TW 98136920A TW I430079 B TWI430079 B TW I430079B
Authority
TW
Taiwan
Prior art keywords
power
processor
processor cores
cores
energy
Prior art date
Application number
TW098136920A
Other languages
English (en)
Other versions
TW201022923A (en
Inventor
Lev Finkelstein
Efraim Rotem
Aviad Cohen
Ronny Ronen
Doron Rajwan
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW201022923A publication Critical patent/TW201022923A/zh
Application granted granted Critical
Publication of TWI430079B publication Critical patent/TWI430079B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Description

用於多處理器核心之電力管理的裝置、系統及方法 發明領域
本發明一般係有關電子電路領域。更尤其是，本發明之一實施例係有關用於多處理器核心之電力管理。
 發明背景
隨著積體電路(IC)製作技術的進步，製造商也能夠將額外的功能整合進單一個矽基體上。然而，隨著這些功能數的增加，在單一個IC晶片上的元件數也隨之增加。額外的元件會增加額外的信號切換，進而產生更多熱能。而額外的熱能可能會由於例如熱膨脹而損害IC晶片。同樣的，額外的熱能也可能會限制含有此種晶片的運算裝置之使用位置及/或應用。例如，可攜式運算裝置可能僅依賴電池電力。因此，當可攜式運算裝置中整合進額外的功能時，減少電力消耗的需求就變得越來越重要，以，例如，在一段延長時間中維持電池電力。而不可攜式運算裝置在其IC元件使用更多電力並產生更多熱能時，亦會面臨冷卻及電力產生問題。
為了對來自於高溫危機的損害給予限制，其中一種途徑可能係利用動態電壓縮放(DVS)。例如，當溫度超越某一個臨界值的時候，頻率與電壓便下降到某個位準，之後再增加到另一個位準(不一定要是原先的那一個)。然而，在多核心處理器設計中，這樣的解決途徑會降低性能，因為無論是否所有的核心皆正導致高溫危機，它們全都會受到懲罰。另一種途徑可能係利用頻率節流(其可僅為DVS對頻域的一種投射)。然而，相對於電力減損來說，這種解決途徑的損失可能會是較為線性的。例如，由於藉由以x的因數來降低電壓而達成以相同因數來降低頻率，DVS技術之損失在某種程度上可能會是較少的，並使電力以x3 之因數減少。
 發明概要
依據本發明之一實施例，係特地提出一種裝置，其包含：具有多個處理器核心的一個處理器；單一個電力平面，用以對該等多個處理器核心中之一個以上核心提供電力；以及一個電力管理邏輯器，用以響應於下列狀況而致使對該等多個處理器核心中之至少一個處理器核心的一個操作特徵造成修改：於該至少一個處理器核心檢測到過度溫度；以及判定該等多個處理器核心中之其他處理器核心中的哪一個核心為作動並處於一溫度值。
依據本發明之另一實施例，係特地提出一種裝置，其包含：具有多個處理器核心的一個處理器；多個電力平面，用以對該等多個處理器核心提供電力；以及一個電力管理邏輯器，用以基於下列項目而針對該等多個電力平面中之各個電力平面來判定一個能量預算：該等多個電力平面中之一對應電力平面的一個能量餘數，該能量餘數指出於先前的一個時期中有多少能量仍未遭消耗；以及對應於該等多個電力平面中之各個電力平面的多個限制中之一或多個限制。
依據本發明之又一實施例，係特地提出一種方法，其包含下列步驟：判定是否要響應於下列狀況而修改多個處理器核心中之至少一個處理器核心的一個操作特徵：於該至少一個處理器核心檢測到過度溫度、以及判定出該等多個處理器核心中之其他處理器核心中的哪一個核心為作動並處於一溫度值；以及基於下列項目而針對耦接來對該等多個處理器核心提供電力的一或多個電力平面判定一個能量預算：該一或多個電力平面中之一對應電力平面的指出先前的一個時期中有多少能量仍未消耗的一個能量餘數、以及對應於該一或多個電力平面中之各個電力平面的一或多個限制。
依據本發明之再一實施例，係特地提出一種系統，其包含：具有多個處理器核心的一個處理器；一或多個電力平面，用以對該等多個處理器核心提供電力；一個電壓調節器，用以透過該一或多個電力平面而對該等多個處理器核心提供電力；以及一個電力管理邏輯器，用以：判定是否要響應於下列狀況而修改多個處理器核心中之至少一個處理器核心的一個操作特徵：於該至少一個處理器核心檢測到過度溫度、以及判定出該等多個處理器核心中之其他處理器核心中的哪一個核心為作動並處於一溫度值；以及基於下列項目而針對耦接來對該等多個處理器核心提供電力的一或多個電力平面判定一個能量預算：該一或多個電力平面中之一對應電力平面的指出先前的一個時期中有多少能量仍未消耗的一個能量餘數、以及對應於該一或多個電力平面中之各個電力平面的一或多個限制。
圖式簡單說明
參考隨附圖式提供詳細說明。在這些圖式中，參考號碼最左邊的(一或數個)位元顯示出此參考號碼首次出現的所在圖式。在不同圖式中使用相同參考號碼，標示出相似或是一模一樣的物品。
第1、6與7圖繪示運算系統之實施例的方塊圖，其可被運用來實施本文中所論述的多種實施例。
第2與4圖繪示依據一些實施例的圖表。
第3與5圖繪示依據一些實施例的流程圖。
 較佳實施例之詳細說明
在接下來的詳細說明中，為了提供對本發明的通盤了解而陳述許多具體細節。然而，本發明之多種實施例可在不具有這些特定細節的情況下實施。在其他情況中，為了不模糊本發明之特定實施例，已為人熟知的方法、程序、部件與電路並未予以詳細描述。此外，本發明之實施例的多種觀點可係利用多種工具來執行，諸如積體半導體電路(「硬體」)、組織在一或多個程式中的電腦可讀指令(「軟體」)或是硬體與軟體的一些組合等等。針對本揭露內容之議題，對「邏輯」之指涉應係指硬體、軟體或是其中的一些組合。
本文中所論述的一些實施例可提供用於多處理核心的有效電力管理。如上文所述，倚賴DVS可能會減少性能，因為無論是否所有的核心皆正導致高溫危機，它們全都會受到懲罰。在一個實施例中，可對一或多個處理器核心(例如在一個多核心處理器中)局部地(例如在逐核基礎上)利用一或多個節流技術，例如，響應於檢測到熱事件(例如於一或多個核心檢測到過高溫度)的共享單一個電力平面者。同樣的，在具有多個電力平面的設計中，電力可在依據一實施例的基於能源之定義之下，分佈在不同的電力平面之間。此外，可將一些實施例應用於包括一或多個處理器(例如具有一或多個處理器核心者)的運算系統中，諸如參考第1-7圖所說明的那些實施例等等。
更具體地說，第1圖依據本發明的一個實施例，繪示一個運算系統100之方塊圖。系統100可包括一或多個處理器102-1至102-N(於此通常係以「數個處理器102」或「處理器102」來指稱)。處理器102可透過一個互連體或是匯流排104來通訊。各個處理器可包括多個元件，為求簡明，僅參考處理器102-1來論述其中的一些元件。相應地，各個剩餘處理器102-2至102-N亦可包括參考處理器102-1而論述的相同或相似的元件。
在一個實施例中，處理器102-1可包括一或多個處理器核心106-1至106-M(於此以「數個核心106」或「核心106」來指稱)、一個快取記憶體108及/或一個路由器110。可將處理器核心106實施於單一個積體電路(IC)晶片上。此外，此晶片可包括一或多個共享的及/或專有的快取記憶體(諸如快取記憶體108者)、匯流排或是互連體(諸如匯流排或是互連體112)、圖形及/或記憶體控制器(諸如參考第6-7所論述的那些)或是其他元件。
在一個實施例中，可利用路由器110來在處理器102-1及/或路由器110的多個元件之間通訊。此外，處理器102-1可包括一個以上的路由器110。此等眾多路由器110可處於通訊狀態，以使能夠在處理器102-1內部或外部的多個元件之間作資料路由。
快取記憶體108可儲存由處理器102-1的一或多個元件，諸如核心106等等，所運用的資料(例如，包括指令)。舉例來說，快取記憶體108可局部地快取儲存在一個記憶體114中的資料，以利處理器102之元件之較快存取(如使核心106較快地存取)。如於第1圖中所示，記憶體114可經由互連體104而與處理器102通訊。在一個實施例中，快取記憶體108(可為共享的)可為中階快取記憶體(MLC)、末階快取記憶體(LLC)等等。同樣的，各個核心106皆可包括一個第1階(L1)快取記憶體(116-1)(於本文中一般係以L1快取記憶體116來指稱)或是其他階的快取記憶體，諸如第2階(L2)等等。此外，處理器102-1的多個元件可直接與快取記憶體108通訊、透過匯流排(如匯流排112)及/或記憶體控制器或控制中樞來與快取記憶體108通訊。
系統100可亦包括一個電源120(例如直流(DC)電源或交流(AC)電源)，以對系統100的一或多個元件提供電力。在一些實施例中，電源120可包括一或多個電池組。可透過一個電壓調節器(VR)130而將電源120與系統100之元件耦接。此外，雖然第1圖繪示的是一個電源120與一個電壓調節器130，但亦可運用額外的電源及/或電壓調節器。例如，各個處理器102可具有對應的(一或數個)電壓調節器及/或(一或數個)電源。同樣的，可將(一或數個)電壓調節器130耦接至單一個電源平面135(例如對所有的核心106提供電力者)或是耦接至多個電源平面135(例如各個電力平面可對不同的核心或核心群提供電力者)。
另外，雖然第1圖將電源120與電壓調節器130繪示為分離的元件，但亦可將電源120與電壓調節器130整合至系統100的其他元件中。例如，可將所有或是部份的VR 130整合進電源120及/或處理器102中。
如第1圖中所示，處理器102可更包括一個電力管理邏輯器140，以控制對處理器102之元件(例如核心106)的電力供給。邏輯器140可存取於此所論述的一或多個儲存裝置，以儲存與邏輯器140之操作有關的資訊，諸如與系統100之多個元件通訊的資訊，如於此所論述的。如圖所示，可將邏輯器140耦接至VR 130及/或系統100的其他元件(諸如核心106者)。例如，可將邏輯器140耦接來接收資訊(例如以一或多個位元或信號的形式者)，來指出一或多個感測器150的狀態(其中可將感測器150設置在逼近系統100(或是於本文中所論述的其他運算系統，例如諸如參考包括第4與5圖的其他圖式所論述的那些系統)之元件，諸如核心106、互連體104或112等等，之處，以感測於溫度、操作頻率、操作電壓、電力消耗、核心間通訊活動等等中之變異)及/或來自於一或多個電力監控邏輯器145之資訊(例如可指出系統100之多個元件的運作狀態，諸如操作溫度、操作頻率、操作電壓、操作狀態(如作動的或非作動的)、電力消耗(立即的或經過一段時間的)等等，的資訊)。邏輯器140可指示VR 130、電源120及或系統100之個別元件(諸如核心106者)修改其操作。在一個實施例中，可以此種方式來感測變異，以查明相對於作動電力的漏電。例如，邏輯器140可請求核心106修正其操作頻率、電力消耗等。雖然將元件140、145與150示為包括在處理器102-1之內，但亦可於系統100中之他處提供這些元件。例如，可將電源管理邏輯器140提供於VR 130之中、於電源120之中、直接耦接至互連體104、在一或多個(或者是所有的)處理器102之內等等。
假設我們有一個具有n 個處理器的系統，並具有單一個熱核心，其中此熱核心之電力係以一個β的因數來降低(即乘上可能係落在0與1之間的β)，以預防侵擾的熱限制。我們以各個處理器的減速之加權總和來衡量系統的總減速。例如，若4個核心中的一個核心被減速20%，則可將有效頻率因數判定為(3+0.8)/4或是95%。
在一個實施例中，可如下式來判定對不同熱管理方法之減速(其中Sdvs 指的是對DVS之減速，而Sft 指的是對頻率控制之減速)：
(例如在所有的核心皆受罰的情況)
(例如在有一個核心受罰的情況)
參考第2圖，其依據一個實施例而繪示純節流對上DVS之相對增益。當於此論述時，「純」節流指的是僅以下列其中一種節流來減少於一處理器中的電力消耗時的情況：頻率節流(其通常僅指DVS對頻域的投射)、時鐘閘控(例如包含停用正反器並不改變狀態的迴路部份者)、及/或微架構節流(例如由晶片上型熱單元監控一處理器的接面溫度，並動態地調整處理器操作電壓及/或頻率，以在變動的環境條件下提供最大性能者)。
更具體地說，純節流對上DVS之間的關係可以公式S ft /S dvs -1來描述。如可由參考第2圖所見的，增益隨著核心數目之增加而增加。請注意，在一些實施例中，對於雙核心來說，DVS可由於合理的β值而仍為較有吸引力的。在一個實施例中，可選擇性地將DVS及/或節流應用在一個處理器上，如將於本文中，例如參考第3圖，而更做論述的。
在一些實施例中，可基於核心數而判定是否要使用一或多個DVS及/或節流。例如，可將此等技術應用在具有多於兩個核心的處理器中。然而，亦可將此種技術應用在具有少於三個核心的處理器中。
第3圖繪示將一或多個所選技術應用在處理器的多個核心上，以管理電力的一個方法300之一實施例之流程圖。於一實施例中，可利用參考第1-2圖與6-7圖所論述的多個元件來執行參考第3圖所論述的一或多個操作。
請再次參考第1-3圖，可於一個操作302判定在一個多核心處理器中的哪個/哪些(及/或多少)核心正導致高溫問題(諸如高溫壓力或過高操作溫度)。例如，邏輯器140可接收來自於逼近核心106之感測器150的資訊。或者是，此可藉由估計電力消耗來完成，例如透過結合熱感測器150讀數的電力監控器145。
可於一個操作304判定在一個處理器中的多少核心為作動並冷卻的(舉例來說，於溫度值低於，例如由感測器150所檢測到的，一個過高臨界溫度值時)。舉例來說，邏輯器140可考慮在核心106之操作狀態上的統計數字(例如由監控器145、感測器150及/或核心106自身所提供的)來判定哪些核心106為作動並冷卻的。可於一個操作306將操作302及/或304之資訊考慮在內(包括多種懲罰，諸如參考第2圖所論述者，包括例如針對DVS的電壓轉換懲罰等等)，以及可能限制(例如，我們可能不會想要減少一個熱核心的頻率太多，以維持必要應用程式的平滑操作)，以判定要使用哪個/哪些技術來管理在一個多核心處理器中的電力消耗。可於一個操作308應用所選技術來節流或修改一或多個核心106的一個操作特性(諸如一處理器核心106的操作電壓及/或操作頻率)。例如，邏輯器140可考慮DVS、純節流技術或是其中的一些組合，以控制處理器102的電力消耗。此外，在一個實施例中，操作308可在例如DVS將所有的核心降低至某個電力狀態(P狀態)，且熱核心被藉由其中一個純節流技術來額外減速時，應用這些技術的一種組合。
在一個實施例中，可連續(或是於一種週期性基礎上)重複方法300之操作，例如，在操作308之後，可毫無延遲地(或是在例如由一個計時邏輯器所設定的一段時間過去之後)重新開始操作302。在一些實施例中，方法300可允許一個處理器在針對共享相同電力平面的多個核心的熱限制應用程式中，降低熱管理效能懲罰。
然而，對於具有多個電力平面的處理器來說，可能會出現額外的電力管理挑戰。例如，若在系統100中出現共享相同電源120的多個電力平面，可能會需要針對個別的各個電力平面之限制以及各個封包的通盤限制，來滿足電力管理。藉著這麼做，在處理器資源並未被完全利用時，便有可能共享一個共同的封包電力/能量預算，並允許例如在一個圖形效果(GFX)密集的工作負載中針對更多的GFX效能來利用未使用的處理器核心電力。然而，亦可將於此參考多個電力平面所論述的技術應用於可利用單一個電力平面的實作。
一些目前的基於電力的管理方案可能會忽略電力管理的時間面，因為其通常僅應付目前時間點。因此，在一些實施例中，可利用准許下列動作的各個電力平面之能量預算：(1)以將時間面考慮在內的一種方式來界定個別的元件(如個別的處理器核心)與共享的限制(如於多個元件或處理器核心間所共享的)；(2)表達對應於不同時間內容的有效限制；(3)於限制中處理線上改變的情況。在一個實施例中，可於不同的電力平面間並於基於能量的定義下管理電力分佈。
在一些實施例中，可依據一個目前預算來管理能量預算且/或做出電力設定(例如電壓及/或頻率改變)。可藉由控制如下式的迭代式定義的能量預算來執行基於能量的電力管理：
E n +1 =αE n +(TDP n -P n )Δt n 　(1),
其中TDP n 為在步驟n 上的熱設計電力(TDP)電力界限；P n 為在時間Δt n 中於步驟n 上所花費的電力，而α為衰減成份。例如，使用α=0.999來對應以秒記的視窗大小，而使用α=0.9來對應更小得多的視窗大小。E n 之表示對應能量「餘數」，其為系統未消耗的能量。衰減成份之值係由時間視窗大小之要求而界定的。同樣的，在一些實施例中，可由一個軟體應用程式或使用者來提供TDP值。
這種能量預算相當於將一個指數罩強加在各個時刻的TDP與此時此刻所花費的電力間之差異上，也就是說：
因此，系統(如邏輯器140)可將TDP限制分別設定在各個電力平面上，或/且將TDP限制設定在整個IC封包上。依據所強加的限制，可在一些實施例中維持多種預算，例如在個別限制的情況下對各個電力平面維持預算或是在共享限制的情況下對各個封包維持預算。此外，可維持各個視窗大小的不同預算電力(由α表示)及/或TDP限制。請注意，在一些實施例中，此種框架平滑地處理當TDP即時改變(例如軟體應用程式或使用者所做的)時的情況。在一個實施例中，可維持一組能量預算，其中，例如，k對應於一個特定限制，而n對應於時間步驟。此種電力管理機制的一個目標係要在最大化效能時將能量預算保持為正。
在一個實施例中，可界定控制器預算(例如由邏輯器140來實施)。對於各個電力平面i ，我們定義由f i (E )來表示的一個控制器函數，其將能量預算映射到這組離散的電力狀態。在一個實施例中，被要求為一個非遞減函數的一個控制器將一個[]的範圍映射到離散的[]範圍，其中，為針對此電力平面的最大渦輪狀態，而為最大效率狀態。低於的預算值被映射至，而高於的預算值被映射到。其他需求可包括達到某些定錨點的要求──例如，將零預算對應於被稱為P1 的保證電力狀態：
依據一個實施例，於第4圖中示出一個控制器函數的範例。具體的控制器可將一個特定電力平面的需求納入考慮(此種在P狀態之間之轉換上的懲罰)。
至於那些限制，則假設存在m 個控制器，而f i (E )對應於不同的電力平面。針對限制k ，可判定描述預算在電力平面E k 間如何分佈的使用者(或應用程式所界定的)性能。例如，可將此種資訊以長度m 的向量W k 之形式提供為一個輸入，以使項目i 對應於前往電力平面i 的預算部份。針對個別的限制來說，單一個電力平面係可獲得整個預算，以使對應的權重向量為一個單位向量。在一般情況中，電力平面i 可獲得此預算部份：
E k,i =W ki E k 　(2)
在某些情況中，我們可針對一個電力平面i 而使用此式，它的W ki E k 部份夠高，足以提供最大渦輪(即，)。在這種情況中，針對此電力平面的「未使用」預算，W ki E k -，可能會在剩餘的電力平面間依據其權重而分佈。
讓我們以來表示於步驟t n 接收電力平面i 的預算部份E k ，那麼在這個步驟上，針對各個電力平面i 的建議結果P狀態可寫為：
集合在所有的限制上的這些建議值，可提供各個電力平面的結果設定。請注意，此結果可為一種上限，且在一些實施例中，可更以其他演算法來作修改。此外，依據本發明的一個實施例，第5圖中示出基於能量的電力管理的一個流程圖之範例。
更具體地說，第5圖繪示一個方法500之一實施例的流程圖，此方法對一個處理器的多個核心施用一或多個所選技術電力管理操作。在一個實施例中，可利用參考第1-4與6-7圖所論述的多個元件來執行參考第5圖所論述的一或多個操作。
請參考第1-5圖，可於一個操作502判定各個限制的能量預算餘數(如由邏輯器140依據上文之(1)式而為)。可於一個操作504判定各個電力平面的能量預算餘數(如由邏輯器140依據上文之(2)式而為)。可於一個操作506判定各個電力平面的控制器建議值(如由邏輯器140依據上文之(3)式而為)。可於一個操作508判定時間步驟(如由邏輯器140而為)，例如，以針對各個電力平面判定在下一個時期中的未來值。
在一個實施例中，可連續(或是於一種週期性基礎上)重複方法300之操作，例如，於操作308之後，可毫無延遲地(或是在例如由一個計時邏輯器所設定的一段時間過去之後)重新開始操作302。
在一個實施例中，可連續(或是於一種週期性基礎上)重複方法500之操作，例如，於操作508之後，可毫無延遲地(或是在例如由一個計時邏輯器所設定的一段時間過去之後)重新開始操作502。在一個實施例中，可將參考第2-3圖所論述的技術與第4-5圖結合。例如，可將參考第2-3圖所論述的技術應用於多個電力平面處理器上。同樣的，亦可將參考第4-5圖所論述的技術應用於單一個電力平面處理器上。
第6圖繪示依據本發明之一實施例的一個運算系統600之方塊圖。運算系統600可包括一或多個中央處理單元(CPU)或處理器602-1到602-P(其於此可以「一個處理器602」或「數個處理器602」來指稱)。處理器602可透過一個互連網(或匯流排)604來通訊。處理器602可包括一般用途處理器、網路處理器(處理在一個電腦網路603上通訊的資料)、或其他類型的處理器(包括精簡指令集電腦(RISC)處理器或複雜指令集電腦(CISC))。此外，處理器602可具有單一個或多個的核心設計。具有多核心設計的處理器602可在相同的積體電路(IC)晶粒上整合不同類型的處理器核心。同樣的，可將具有多核心設計的處理器602實施為對稱的或不對稱的多處理器。在一個實施例中，處理器602中的一或多個處理器可為與第1圖之處理器102相同或相似的。在一些實施例中，處理器602中的一或多個處理器可包括第1圖之一或多個核心106、邏輯器140、感測器150及或電力監控器145。同樣的，可由系統600的一或多個元件來執行參考第1-5圖所論述之操作。例如，一個電壓調節器(諸如第1圖之VR 130者)可於邏輯器140之方向調節供應給第6圖之一或多個元件之電壓。
晶片組606可亦與互連網604通訊。晶片組606可包括一個圖形與記憶體控制中樞(GMCH)608。GMCH 608可包括與一個記憶體612通訊的一個記憶體控制器610。記憶體612可儲存資料，包括由處理器602或是包括在運算系統600中的任何其他裝置所執行的指令序列。在本發明的一個實施例中，記憶體612可包括一或多個依電性儲存體(或記憶體)裝置，諸如隨機取記憶體(RAM)、動態RAM(DRAM)、同步DRAM(SDRAM)、靜態RAM(SRAM)或其他類型的儲存裝置等等。亦可利用諸如硬碟等的非依電記憶體。額外裝置可透過互連網604來通訊，諸如多CPU及/或多系統記憶體。
GMCH 608可亦包括與一個圖形加速器616通訊的一個圖形介面614。於本發明的一個實施例中，圖形介面614可透過一個加速圖形埠(AGP)來與圖形加速器616通訊。於本發明的一個實施例中，一個顯示器(諸如平面顯示器、陰極射線管(CRT)、投影螢幕等等)可經由例如一個訊號轉換器來與圖形介面614通訊，此訊號轉換器將儲存在諸如影像記憶體或系統記憶體等等的一個儲存裝置中之影像之數位表示型態轉譯成由顯示器所解譯與顯示的顯示訊號。由顯示裝置所產生的顯示訊號在由顯示器解譯與隨後在顯示器上顯示之前，可傳遞通過多種控制裝置。
一個控制中樞介面618可允許GMCH 608與一個輸入/輸出控制中樞(ICH)620來通訊。ICH 620可提供與運算系統600通訊的一個介面I/O裝置。ICH 620可透過一個週邊橋接器(或控制器)624，諸如週邊元件互連(PCI)橋接器、通用串列匯流排(USB)控制器或其他類型的週邊橋接器或控制器等等，來與一個匯流排622通訊。橋接器624可提供於處理器602與週邊裝置之間的一個資料路徑。可利用其他類型的拓樸。同樣的，多個匯流排可與ICH 620通訊，例如透過多個橋接器或控制器。此外，在本發明之多種實施例中，與ICH 620通訊的其他週邊設備可包括整合驅動機電子電路(IDE)或小型電腦系統介面(SCSI)硬式驅動機、USB埠、鍵盤、滑鼠、並列埠、串列埠、軟碟驅動機、數位輸出支援(如數位影像介面(DVI))或其他裝置。
匯流排622可與一個音訊裝置626、一或多個碟片驅動機628與一或多個網路介面裝置630(其與電腦網路603通訊)通訊。其他裝置可透過匯流排622來通訊。同樣的，在本發明之一些實施例中，多種元件(諸如網路介面裝置630者)可與GMCH 608通訊。除此之外，可將處理器602與GMCH 608結合，以形成單一個晶片。此外，於本發明之其他實施例中，可將圖形加速器616包括在GMCH 608中。
此外，運算系統600可包括依電性及/或非依電性記憶體(或儲存體)。例如，非依電性記憶體可包括一或多個下列項目：唯讀記憶體(ROM)、可規劃ROM(PROM)、可抹除PROM(EPROM)、電氣式EPROM(EEPROM)、碟片驅動機(如628)、軟碟、光碟ROM(CD-ROM)、數位多功能光碟(DVD)、快閃記憶體、磁光碟或可儲存電子資料(如，包括指令)的其他類型的非依電性機器可讀媒體。在一個實施例中，可以一種點對點(PtP)組態來安排系統600之元件。例如，可以多個點對點介面來將處理器、記憶體及/或輸入/輸出裝置互連。
第7圖依據本發明之一實施，繪示以一種點對點(PtP)組態來安排的一個運算系統700。具體說來，第7圖示出以多個點對點介面來互連處理器、記憶體與輸入/輸出裝置的一個系統。可由系統700之一或多個元件來執行參考第1-6圖所論述的操作。例如，一個電壓調節器(諸如第1圖之VR 130者)可調節供應給第7圖之一或多個元件之電壓。
如於第7圖中所繪示的，系統700可包括數個處理器，其中只有兩個，處理器702與704，為求簡明而示出。處理器702與704可各包括一個本地記憶體控制器中樞(MCH)706與708，以致能與記憶體710及712之通訊。記憶體710及/或712可儲存多種資料，諸如參考第6圖之記憶體612所論述的那些。同樣的，處理器702與704可包括第1圖之一或多個核心106、邏輯器140、感測器150及/或電力監控器145。
在一個實施例中，處理器702與704可為參考第6圖之記憶體612所論述的處理器602之一。處理器702與704可分別透過利用PtP介面電路716與718的一個點對點(PtP)介面714來交換資料。同樣的，處理器702及704各可透過個別的利用點對點介面電路726、728、730及732的PtP介面722及724來與晶片組720交換資料。晶片組720可更透過一個高效能圖形介面736來與一個高效能圖形電路734交換資料，例如利用一個PtP介面電路737。
在至少一個實施例中，可由處理器702或704及/或系統700的其他元件，諸如透過一個匯流排740來通訊的那些，來執行參考第1-6圖所論述的一或多個操作。然而，本發明之其他實施例係可存在於第7圖之其他電路、邏輯單元或系統700中之裝置中。此外，本發明之一些實施例係可散佈於數個電路、邏輯單元或於第7圖中所繪示的裝置中。
晶片組720可利用一個PtP介面電路741來與匯流排740通訊。匯流排740可具有與其通訊的一或多個裝置，諸如匯流排橋接器742與I/O裝置743。透過匯流排744，匯流排橋接器742可與諸如鍵盤/滑鼠745、通訊裝置746(諸如數據機、網路介面裝置或其他可與電腦網路603通訊之通訊裝置)、音訊I/O裝置及/或資料儲存裝置748等等的其他裝置通訊。資料儲存體裝置748可儲存可由處理器702及/或704來執行的程式碼749。
於本發明之多種實施例中，於此所論述的操作，例如參考第1-7圖者，可被實施為硬體(如邏輯迴路)、軟體、韌體或其中之組合，其可以電腦程式產品來提供，例如包括具有儲存有用以規劃電腦以執行於此所論述之處理的指令(或軟體程序)的機器可讀媒體或電腦可讀媒體。此種機器可讀媒體可包括諸如針對第1-7圖所論述的儲存體裝置。此外，可將此種電腦可讀媒體作為一個電腦程式產品而下載，其中，可藉由以載波或其他傳播媒體透過通訊鏈結(例如匯流排、數據機或網路連接)而提供的資料信號，而將程式從一個遠端電腦(如伺服器)傳送給一個請求電腦(如客戶端)。
貫穿本說明書之對於「一實施例」或「一個實施例」之指涉，意指關於此實施例所說明的一個特定的特色、結構或特徵係被包括在本發明之至少一個實施例中。因此，貫穿本說明中，多處出現之「在一實施例中」或「在一個實施例中」等詞語不需全都指涉相同的實施例。同時，於說明書與申請專利範圍中，可使用「耦接」與「連接」等詞語及其衍生詞。於本發明之一些實施例中，「連接」可係用來指出二或更多個元件為直接在實體上或電氣上彼此接觸。「耦接」可意指二或更多個元件為直接在實體上或電氣上接觸。然而，「耦接」可亦指二或多個元件可為不直接彼此接觸，但可仍彼此協作或互動。
因此，雖然本發明之實施例業已以特定於結構特徵及/或方法論行為之方式來論述，但應瞭解，所請求之標的可不受所論述之特定特徵或行為之限制。反之，此等特定特徵與行為係作為實施所請求之標的的樣本形式而論述。
100、600、700．．．系統
102、602、602-1～602-P、702、704．．．處理器
104、112．．．互連體/匯流排
106．．．核心
108、116．．．快取記憶體
110．．．路由器
114、612、710、712．．．記憶體
120．．．電源
130．．．電壓調節器
135．．．電源平面
140．．．邏輯器
145．．．監控器
150．．．感測器
300、500．．．方法
302～308、502～508．．．操作
603．．．電腦網路
604．．．互連網/匯流排
606、720．．．晶片組
608．．．圖形與記憶體控制中樞(GMCH)
610．．．記憶體控制器
614．．．圖形介面
616．．．圖形加速器
618．．．控制中樞介面
620．．．輸入/輸出控制中樞(ICH)
622、740、744．．．匯流排
624．．．週邊橋接器/控制器
626．．．音訊裝置
628．．．碟片驅動機
630．．．網路介面裝置
706、708．．．記憶體控制器中樞(MCH)
714、722、724．．．點對點(PtP)介面
716、718、726、728、730、732、737、741．．．PtP介面電路
734．．．高效能圖形電路
736．．．高效能圖形介面
742．．．匯流排橋接器
743．．．I/O裝置
745．．．鍵盤/滑鼠
746．．．通訊裝置
748．．．資料儲存體裝置
749．．．程式碼
第1圖繪示運算系統之實施例的方塊圖，其可運用來實施本文中所論述的多種實施例。
第2圖繪示依據一些實施例的圖表。
第3圖繪示依據一些實施例的流程圖。
第4圖繪示依據一些實施例的圖表。
第5圖繪示依據一些實施例的流程圖。
第6圖繪示運算系統之實施例的方塊圖，其可運用來實施本文中所論述的多種實施例。
第7圖繪示運算系統之實施例的方塊圖，其可運用來實施本文中所論述的多種實施例。
100‧‧‧系統
102‧‧‧處理器
104、112‧‧‧互連體/匯流排
106‧‧‧核心
108‧‧‧快取記憶體
110‧‧‧路由器
114‧‧‧記憶體
120‧‧‧電源
130‧‧‧電壓調節器
135‧‧‧電源平面
140‧‧‧邏輯器
145‧‧‧監控器
150‧‧‧感測器

Claims (30)

  1. 一種用於多處理器核心之電力管理的裝置，其包含：具有多個處理器核心的一個處理器；單一個電力平面，用以對該等多個處理器核心中之一個以上核心提供電力；以及一個電力管理邏輯器，用以響應於下列狀況而導致對該等多個處理器核心中之至少一個處理器核心的一個操作特徵之修改：於該至少一個處理器核心檢測到過度溫度；以及判定該等多個處理器核心中之其他處理器核心中的哪一個核心為作動並處於一溫度值。
  2. 如申請專利範圍第1項之裝置，其中該溫度值低於一個過度臨界溫度值。
  3. 如申請專利範圍第1項之裝置，其中該電力管理邏輯器係用以致使：減少提供給該處理器之一個以上核心之電壓以及減少該至少一個處理器核心之該操作特徵。
  4. 如申請專利範圍第1項之裝置，其中該至少一個處理器核心之該操作特徵包含下列項目中之一或多項：操作電壓以及操作頻率。
  5. 如申請專利範圍第1項之裝置，其更包含一或多個感測器，用以對應於該等多個處理器核心中之一或多個核心檢測下列項目中之一或多項的變異：溫度、操作頻率、操作電壓與電力消耗。
  6. 如申請專利範圍第1項之裝置，其更包含一個電壓調節器，用以透過該單一個電力平面而對該處理器的一個以上核心提供電力。
  7. 如申請專利範圍第1項之裝置，其中該等多個處理器核心本質上係由三或更多個處理器核心所組成。
  8. 如申請專利範圍第1項之裝置，其中該處理器與該電力管理邏輯器係位於單一個積體電路上。
  9. 如申請專利範圍第1項之裝置，其中該電力管理邏輯器係用以基於下列項目而針對多個電力平面中之各個電力平面來判定一個能量預算：多個電力平面中之一對應電力平面的一個能量餘數，該能量餘數指出於先前的一個時期中有多少能量仍未遭消耗；以及對應於該等多個電力平面中之各個電力平面的多個限制中之一或多個限制。
  10. 一種用於多處理器核心之電力管理的裝置，其包含：具有多個處理器核心的一個處理器；多個電力平面，用以對該等多個處理器核心提供電力；以及一個電力管理邏輯器，用以基於下列項目而針對該等多個電力平面中之各個電力平面來判定一個能量預算：該等多個電力平面中之一對應電力平面的一個能量餘數，該能量餘數指出於先前的一個時期中 有多少能量仍未遭消耗；以及對應於該等多個電力平面中之各個電力平面的多個限制中之一或多個限制。
  11. 如申請專利範圍第10項之裝置，其中該電力管理邏輯器係用以基於該時期中的一個熱設計電力(TDP)界限來判定該能量餘數。
  12. 如申請專利範圍第10項之裝置，其中該電力管理邏輯器係用以基於該時期內所耗費的電力量來判定該能量餘數。
  13. 如申請專利範圍第10項之裝置，其中該電力管理邏輯器係用以基於一個衰減成份來判定該能量餘數。
  14. 如申請專利範圍第10項之裝置，其中該電力管理邏輯器係用以基於所有該等多個限制來針對該等多個電力平面中之各個電力平面而判定一個能量預算。
  15. 如申請專利範圍第10項之裝置，其更包含一或多個感測器，用以對應於該等多個處理器核心中之一或多個核心檢測下列項目中之一或多項的變異：溫度、操作頻率、操作電壓與電力消耗。
  16. 如申請專利範圍第10項之裝置，其更包含一個電壓調節器，用以透過該等多個電力平面而對該處理器提供電力。
  17. 如申請專利範圍第10項之裝置，其中該電力管理邏輯器係用以響應於下列狀況而導致對該等多個處理器核心中之至少一個處理器核心的一個操作特徵之修改： 於該至少一個處理器核心檢測到過度溫度；以及判定該等多個處理器核心中之其他處理器核心中的哪一個核心為作動並處於一溫度值。
  18. 如申請專利範圍第17項之裝置，其中該溫度值低於一個過度臨界溫度值。
  19. 如申請專利範圍第17項之裝置，其中該電力管理邏輯器係用以致使：減少提供給該處理器之一個以上核心的電壓以及減少該至少一個處理器核心之該操作特徵。
  20. 一種用於多處理器核心之電力管理的方法，其包含下列步驟：判定是否要響應於下列狀況而修改多個處理器核心中之至少一個處理器核心的一個操作特徵：於該至少一個處理器核心檢測到過度溫度、以及判定出該等多個處理器核心中之其他處理器核心中的哪一個核心為作動並處於一溫度值；以及基於下列項目而針對耦接來對該等多個處理器核心提供電力的一或多個電力平面判定一個能量預算：該一或多個電力平面中之一對應電力平面的指出先前的一個時期中有多少能量仍未消耗的一個能量餘數、以及對應於該一或多個電力平面中之各個電力平面的一或多個限制。
  21. 如申請專利範圍第20項之方法，其中該溫度值低於一個過度臨界溫度值。
  22. 如申請專利範圍第20項之方法，其中該至少一個處理器核心之該操作特徵包含下列項目中之一或多項：操作電壓以及操作頻率。
  23. 如申請專利範圍第20項之方法，其更包含檢測下列項目中之一或多項上對應於該等多個處理器核心中之一或多個處理器核心的變異：溫度、操作頻率、操作電壓與電力消耗。
  24. 如申請專利範圍第20項之方法，其中針對一或多個電力平面判定該能量預算之步驟，係基於下列項目中之一或多項而執行：於該時期中的一個熱設計電力(TDP)界限；在該時期內所耗費的電力量；以及一個衰減成份。
  25. 一種用於多處理器核心之電力管理的系統，其包含：具有多個處理器核心的一個處理器；一或多個電力平面，用以對該等多個處理器核心提供電力；一個電壓調節器，用以透過該一或多個電力平面而對該等多個處理器核心提供電力；以及一個電力管理邏輯器，用以：判定是否要響應於下列狀況而修改多個處理器核心中之至少一個處理器核心的一個操作特徵：於該至少一個處理器核心檢測到過度溫度、以及判定出該等多個處理器核心中之其他處理器核心中的 哪一個核心為作動並處於一溫度值；以及基於下列項目而針對耦接來對該等多個處理器核心提供電力的一或多個電力平面判定一個能量預算：該一或多個電力平面中之一對應電力平面的指出先前的一個時期中有多少能量仍未消耗的一個能量餘數、以及對應於該一或多個電力平面中之各個電力平面的一或多個限制。
  26. 如申請專利範圍第25項之系統，其更包含一或多個感測器，用以對應於該等多個處理器核心中之一或多個核心，檢測下列項目中之一或多項的變異：溫度、操作頻率、操作電壓與電力消耗。
  27. 如申請專利範圍第25項之系統，其中該溫度值低於一個過度臨界溫度值。
  28. 如申請專利範圍第25項之系統，其中該電力管理邏輯器係用以致使：減少提供給該處理器之一個以上核心的電壓、以及減少該至少一個處理器核心之該操作特徵。
  29. 如申請專利範圍第25項之系統，其中該電力管理邏輯器係用以基於下列項目中之一或多項而判定該能量餘數：於該時期中的一個熱設計電力(TDP)界限；在該時期內所耗費的電力量；以及一個衰減成份。
  30. 如申請專利範圍第25項之系統，其更包含一個音訊裝置。
TW098136920A 2008-10-31 2009-10-30 用於多處理器核心之電力管理的裝置、系統及方法 TWI430079B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/263,421 US8402290B2 (en) 2008-10-31 2008-10-31 Power management for multiple processor cores

Publications (2)

Publication Number Publication Date
TW201022923A TW201022923A (en) 2010-06-16
TWI430079B true TWI430079B (zh) 2014-03-11

Family

ID=42132943

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098136920A TWI430079B (zh) 2008-10-31 2009-10-30 用於多處理器核心之電力管理的裝置、系統及方法

Country Status (4)

Country Link
US (2) US8402290B2 (zh)
CN (2) CN103440028B (zh)
DE (1) DE102009051387A1 (zh)
TW (1) TWI430079B (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US8627117B2 (en) * 2009-06-26 2014-01-07 Seagate Technology Llc Device with power control feature involving backup power reservoir circuit
US9003206B2 (en) * 2009-12-23 2015-04-07 Bae Systems Information And Electronic Systems Integration Inc. Managing communication and control of power components
US8356194B2 (en) 2010-01-28 2013-01-15 Cavium, Inc. Method and apparatus for estimating overshoot power after estimating power of executing events
US8312305B2 (en) * 2010-02-04 2012-11-13 International Business Machines Corporation Power management for systems on a chip
FR2960314B1 (fr) * 2010-05-19 2012-07-27 Bull Sas Procede d'optimisation de gestion de veille d'un microprocesseur permettant la mise en oeuvre de plusieurs coeurs logiques et programme d'ordinateur mettant en oeuvre un tel procede
US8442786B2 (en) 2010-06-02 2013-05-14 Advanced Micro Devices, Inc. Flexible power reporting in a computing system
TWI423549B (zh) * 2010-07-02 2014-01-11 Univ Nat Chiao Tung 辨識電器狀態的電力監測裝置及其電力監測方法
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8943334B2 (en) 2010-09-23 2015-01-27 Intel Corporation Providing per core voltage and frequency control
WO2012069881A1 (en) * 2010-11-25 2012-05-31 Freescale Semiconductor, Inc. Method and apparatus for managing power in a multi-core processor
US20120159219A1 (en) * 2010-12-20 2012-06-21 Lilly Huang Vr power mode interface
US8984305B2 (en) * 2010-12-21 2015-03-17 Intel Corporation Method and apparatus to configure thermal design power in a microprocessor
TWI556081B (zh) * 2010-12-21 2016-11-01 英特爾股份有限公司 用以配置微處理器中之熱設計功率的方法和裝置
US9069555B2 (en) * 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
TWI454905B (zh) 2011-09-30 2014-10-01 Intel Corp 在多核心平台中之受限制的啓動技術
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
CN103139086B (zh) * 2011-12-02 2017-06-23 纬创资通股份有限公司 可调节开关时序的路由器及调节路由器开关时序的方法
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US9304570B2 (en) 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US9753516B2 (en) * 2011-12-22 2017-09-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices
US20120095607A1 (en) * 2011-12-22 2012-04-19 Wells Ryan D Method, Apparatus, and System for Energy Efficiency and Energy Conservation Through Dynamic Management of Memory and Input/Output Subsystems
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
US9563254B2 (en) * 2011-12-22 2017-02-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US20130173946A1 (en) * 2011-12-29 2013-07-04 Efraim Rotem Controlling power consumption through multiple power limits over multiple time intervals
CN104169832B (zh) 2012-03-13 2017-04-19 英特尔公司 提供处理器的能源高效的超频操作
WO2013137860A1 (en) * 2012-03-13 2013-09-19 Intel Corporation Dynamically computing an electrical design point (edp) for a multicore processor
WO2013137862A1 (en) * 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
US9360909B2 (en) 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
US9804656B2 (en) * 2012-09-29 2017-10-31 Intel Corporation Micro-architectural energy monitor event-assisted temperature sensing
US9703364B2 (en) * 2012-09-29 2017-07-11 Intel Corporation Rotational graphics sub-slice and execution unit power down to improve power performance efficiency
US10007323B2 (en) 2012-12-26 2018-06-26 Intel Corporation Platform power consumption reduction via power state switching
US9395774B2 (en) 2012-12-28 2016-07-19 Intel Corporation Total platform power control
KR20140128118A (ko) * 2013-04-26 2014-11-05 삼성전자주식회사 애플리케이션 프로세서 및 이의 동적 온도 관리 방법
US9671844B2 (en) 2013-09-26 2017-06-06 Cavium, Inc. Method and apparatus for managing global chip power on a multicore system on chip
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9483092B2 (en) * 2013-10-14 2016-11-01 Advanced Micro Devices, Inc. Performance state boost for multi-core integrated circuit
WO2015065310A1 (en) * 2013-10-28 2015-05-07 Intel Corporation Mesh performance improvement using dual voltage data transfer
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
US9436786B1 (en) * 2014-02-12 2016-09-06 Xilinx, Inc. Method and circuits for superclocking
US9477289B2 (en) * 2014-03-25 2016-10-25 Advanced Micro Devices, Inc. Dynamic power allocation based on PHY power estimation
JP5986138B2 (ja) * 2014-05-09 2016-09-06 レノボ・シンガポール・プライベート・リミテッド 複数のプロセッサに電力を供給する電源装置の出力を制御する方法、電源システムおよび情報処理装置
US9652026B2 (en) * 2014-12-21 2017-05-16 Qualcomm Incorporated System and method for peak dynamic power management in a portable computing device
US10528117B2 (en) * 2014-12-22 2020-01-07 Qualcomm Incorporated Thermal mitigation in devices with multiple processing units
WO2016185599A1 (ja) * 2015-05-21 2016-11-24 株式会社日立製作所 計算機システム及び計算機
US9846470B2 (en) * 2015-08-06 2017-12-19 Seagate Technology Llc Data storage power management
US10007310B2 (en) * 2016-07-08 2018-06-26 Qualcomm Incorporated Circuits and methods providing calibration for temperature mitigation in a computing device
CN107844152B (zh) * 2016-09-20 2020-06-02 华为技术有限公司 负载监控器、基于多核心架构的供电系统和电压调整方法
US10156877B2 (en) 2016-10-01 2018-12-18 Intel Corporation Enhanced power management for support of priority system events
US10401940B2 (en) * 2016-10-10 2019-09-03 International Business Machines Corporation Power management in disaggregated computing systems
CN106802598A (zh) * 2016-12-30 2017-06-06 广东欧珀移动通信有限公司 一种基于多核心接入点架构的供电方法以及多核心接入点
US10423209B2 (en) 2017-02-13 2019-09-24 Apple Inc. Systems and methods for coherent power management
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
US11031787B2 (en) 2018-09-14 2021-06-08 Lancium Llc System of critical datacenters and behind-the-meter flexible datacenters
CA3183109A1 (en) 2019-05-15 2020-11-19 Upstream Data Inc. Portable blockchain mining system and methods of use
US11126245B2 (en) * 2019-06-21 2021-09-21 Intel Corporation Device, system and method to determine a power mode of a system-on-chip
US11397999B2 (en) 2019-08-01 2022-07-26 Lancium Llc Modifying computing system operations based on cost and power conditions
US11868106B2 (en) 2019-08-01 2024-01-09 Lancium Llc Granular power ramping
CN110442224A (zh) * 2019-09-17 2019-11-12 联想(北京)有限公司 电子设备的电源功率分配方法、电子设备和可读存储介质
CN110764605B (zh) * 2019-10-30 2021-11-02 Oppo广东移动通信有限公司 多核处理器控制方法、装置、电子设备及存储介质
US10985652B1 (en) 2020-03-02 2021-04-20 Google Llc Power balancer for series-connected load zones of an integrated circuit

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5392437A (en) * 1992-11-06 1995-02-21 Intel Corporation Method and apparatus for independently stopping and restarting functional units
JP3297389B2 (ja) * 1998-12-07 2002-07-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 消費電力制御方法および電気機器
US6232820B1 (en) 1999-06-14 2001-05-15 Intel Corporation Method and apparatus for dynamic clock gating
EP1098239A1 (en) * 1999-11-02 2001-05-09 Microchip Technology Inc. Microcontroller having core logic power shutdown while maintaining input-output port integrity
US6791157B1 (en) 2000-01-18 2004-09-14 Advanced Micro Devices, Inc. Integrated circuit package incorporating programmable elements
US6920571B2 (en) 2000-12-14 2005-07-19 Hewlett-Packard Development Company, L.P. Steering circuit and method that gradually counts a voltage output code until matching a voltage input code
US7975156B2 (en) * 2008-10-21 2011-07-05 Dell Products, Lp System and method for adapting a power usage of a server during a data center cooling failure
US7111178B2 (en) * 2001-09-28 2006-09-19 Intel Corporation Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system
US7262628B2 (en) 2004-07-02 2007-08-28 Primarion, Inc. Digital calibration with lossless current sensing in a multiphase switched power converter
US6804632B2 (en) * 2001-12-06 2004-10-12 Intel Corporation Distribution of processing activity across processing hardware based on power consumption considerations
US6908227B2 (en) * 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US7774627B2 (en) * 2002-10-03 2010-08-10 Via Technologies, Inc. Microprocessor capable of dynamically increasing its performance in response to varying operating temperature
US7814350B2 (en) * 2002-10-03 2010-10-12 Via Technologies, Inc. Microprocessor with improved thermal monitoring and protection mechanism
US7770042B2 (en) * 2002-10-03 2010-08-03 Via Technologies, Inc. Microprocessor with improved performance during P-state transitions
US20040117673A1 (en) 2002-12-17 2004-06-17 Tawfik Arabi Method and apparatus to provide platform load lines
US7402958B2 (en) 2003-06-30 2008-07-22 Intel Corporation Display power partitioning
US8037445B2 (en) 2003-08-20 2011-10-11 Hewlett-Packard Development Company, L.P. System for and method of controlling a VLSI environment
US7451333B2 (en) * 2004-09-03 2008-11-11 Intel Corporation Coordinating idle state transitions in multi-core processors
US7966511B2 (en) * 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US6908337B1 (en) * 2004-10-19 2005-06-21 Cablesat International Co., Ltd. Cable terminal
US7386737B2 (en) 2004-11-02 2008-06-10 Intel Corporation Method and apparatus to control temperature of processor
US7502948B2 (en) * 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US20060161375A1 (en) * 2004-12-30 2006-07-20 Allen Duberstein Optimizing processing speed based on measured temperatures
US7463993B2 (en) 2005-05-10 2008-12-09 Intel Corporation Adaptive thermal-based frequency-bounds control
KR101108397B1 (ko) 2005-06-10 2012-01-30 엘지전자 주식회사 멀티-코어 프로세서의 전원 제어 장치 및 방법
JP4764696B2 (ja) 2005-10-07 2011-09-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US7487371B2 (en) * 2005-12-16 2009-02-03 Nvidia Corporation Data path controller with integrated power management to manage power consumption of a computing device and its components
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
JP2007233782A (ja) 2006-03-02 2007-09-13 Lenovo Singapore Pte Ltd 発熱量の制御方法およびコンピュータ
US20070280079A1 (en) 2006-06-05 2007-12-06 Yuh Cheng Asymmetry measurement apparatus
US7752468B2 (en) 2006-06-06 2010-07-06 Intel Corporation Predict computing platform memory power utilization
US7650518B2 (en) 2006-06-28 2010-01-19 Intel Corporation Method, apparatus, and system for increasing single core performance in a multi-core microprocessor
US20080005591A1 (en) * 2006-06-28 2008-01-03 Trautman Mark A Method, system, and apparatus for dynamic thermal management
US8044697B2 (en) 2006-06-29 2011-10-25 Intel Corporation Per die temperature programming for thermally efficient integrated circuit (IC) operation
US7685445B2 (en) 2006-06-29 2010-03-23 Intel Corporation Per die voltage programming for energy efficient integrated circuit (IC) operation
JP2008026948A (ja) * 2006-07-18 2008-02-07 Renesas Technology Corp 半導体集積回路
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US7617403B2 (en) * 2006-07-26 2009-11-10 International Business Machines Corporation Method and apparatus for controlling heat generation in a multi-core processor
US7793125B2 (en) 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US7865751B2 (en) * 2007-06-18 2011-01-04 Intel Corporation Microarchitecture controller for thin-film thermoelectric cooling
US20080317086A1 (en) 2007-06-22 2008-12-25 Santos Ishmael F Self-calibrating digital thermal sensors
US7679340B2 (en) 2007-06-29 2010-03-16 Intel Corporation Low power optimized voltage regulator
US7930578B2 (en) 2007-09-27 2011-04-19 International Business Machines Corporation Method and system of peak power enforcement via autonomous token-based control and management
US8032772B2 (en) * 2007-11-15 2011-10-04 Intel Corporation Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
US20090327776A1 (en) 2008-06-30 2009-12-31 Nguyen Don J Multiple load line voltage regulators
US8214658B2 (en) * 2008-08-20 2012-07-03 International Business Machines Corporation Enhanced thermal management for improved module reliability
US8707060B2 (en) 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
US8635470B1 (en) * 2009-12-16 2014-01-21 Applied Micro Circuits Corporation System-on-chip with management module for controlling processor core internal voltages

Also Published As

Publication number Publication date
CN103440028A (zh) 2013-12-11
US8402290B2 (en) 2013-03-19
US20130219196A1 (en) 2013-08-22
CN101923383A (zh) 2010-12-22
TW201022923A (en) 2010-06-16
CN103440028B (zh) 2016-12-28
DE102009051387A1 (de) 2010-09-30
US20100115304A1 (en) 2010-05-06
CN101923383B (zh) 2013-08-14

Similar Documents

Publication Publication Date Title
TWI430079B (zh) 用於多處理器核心之電力管理的裝置、系統及方法
US8707060B2 (en) Deterministic management of dynamic thermal response of processors
EP2596413B1 (en) Managing current and power in a computing system
TWI514126B (zh) 完全平台電力控制
US20220326755A1 (en) Processor core energy management
US20130173946A1 (en) Controlling power consumption through multiple power limits over multiple time intervals
TWI653527B (zh) 當計算元件運作時致能系統低電力狀態之技術
Khargharia et al. Autonomic power & performance management for large-scale data centers
GB2511628A (en) Dynamically controlling a maximum operating voltage for a processor
US20120221873A1 (en) Method, Apparatus, and System for Energy Efficiency and Energy Conservation by Mitigating Performance Variations Between Integrated Circuit Devices
EP2972660B1 (en) Controlling power supply unit power consumption during idle state
JP2023505762A (ja) 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配
WO2019133283A1 (en) Energy-aware power sharing control
EP3353653B1 (en) Techniques for flexible and dynamic frequency-related telemetry
Yahya et al. DarkGates: A Hybrid Power-Gating Architecture to Mitigate the Performance Impact of Dark-Silicon in High Performance Processors