CN101923383B - 多处理器核心的功率管理 - Google Patents
多处理器核心的功率管理 Download PDFInfo
- Publication number
- CN101923383B CN101923383B CN2009102490771A CN200910249077A CN101923383B CN 101923383 B CN101923383 B CN 101923383B CN 2009102490771 A CN2009102490771 A CN 2009102490771A CN 200910249077 A CN200910249077 A CN 200910249077A CN 101923383 B CN101923383 B CN 101923383B
- Authority
- CN
- China
- Prior art keywords
- processor
- power
- heart
- core
- processor cores
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
本发明描述了涉及用于多处理器核心的功率管理的方法和设备。在一个实施例中,可以在本地(例如,基于每个核心)使用一个或多个技术来管理处理器中的功耗。在另一个实施例中,功率可以根据基于能量的考虑分布在处理器的不同的电源层中。还公开并请求保护其它实施例。
Description
技术领域
本发明总体上涉及电子领域。更具体地说,本发明的实施例涉及用于多处理器核心的功率管理。
背景技术
随着集成电路(IC)制造工艺的改进,制造商能够将额外的功能集成在单个硅衬底上。然而,随着这些功能的数量的增加,单个IC芯片上的部件的数量增加。额外的部件增加额外的信号转换,继而产生更多的热量。额外的热量例如热膨胀会损害IC芯片。另外,额外的热量还会限制包括这种芯片的计算设备的使用位置和/或应用。例如,便携式计算设备可以只靠电池供电。因此,当额外的功能集成在便携计算设备中时,降低能耗的需要变得越来越重要,例如,在延长的时间段内维持电池能量。非便携式计算系统由于它们的IC部件使用更多的能量并产生更多的热量,还面临着冷却和功率产生的问题。
为了减少来自热紧急事件的损害,一种方法可以使用动态电压缩放(DVS)。例如,当温度超过某个阈值时,频率和电压降低到某个水平,然后增加到另一水平(未必是原始水平)。然而,在多核心处理器设计中,因为所有核心无论是否由其引起热紧急事件都会受到处罚,所以这种方法会降低性能。另一种方法是使用频率节流(其可以只是DVS到频域的投影)。然而,这种方法的处罚相对于功率减少会是线性的。例如,因为因子x会减少频率,这伴随着相同的因子而减少电压,所以DVS技术的处罚可以部分减少,因此因子x3会降低功率。
发明内容
根据本发明的一个方面,提供了一种用于功率管理的装置,包括:处理器,具有多个处理器核心;单个电源层,用于向所述多个处理器核心中的多于一个处理器核心提供功率;以及功率管理逻辑,用于响应于以下事件,考虑处罚和约束以确定在所述处理器中用来管理功耗的技术,以及应用所确定的技术来使得对所述多个处理器核心中的至少一个处理器核心的工作特性进行修改:在至少一个处理器核心处检测到过高的温度;以及确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的且处于一温度值,其中,所述温度值是在过高的阈值温度值以下。
根据本发明的另一个方面,提供了一种用于功率管理的装置,包括:处理器,具有多个处理器核心;多个电源层,用于向所述多个处理器核心提供功率;以及功率管理逻辑,用于响应于以下事件,考虑处罚和约束以确定在所述处理器中用来管理功耗的技术,以及应用所确定的技术来使得对所述多个处理器核心中的至少一个处理器核心的工作特性进行修改:在至少一个处理器核心处检测到过高的温度;以及确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的且处于一温度值,其中,所述温度值是在过高的阈值温度值以下,以及用于基于以下公式来确定所述多个电源层中的每一个的能量预算:Ek,i=WkiEk,其中,Wki是对于约束k的用户偏好,i指示电源层i,并且Ek是对于所述约束k的能量预算,并基于以下公式来确定:En+1=αEn+(TDPn-Pn)Δtn,其中,En+1是迭代地定义的能量预算,TDPn是在步骤n的热设计功率功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,以及α是衰减分量。
根据本发明的另一个方面,提供了一种用于功率管理的方法,包括:响应于以下事件,考虑处罚和约束以确定在具有多个处理器核心的处理器中用来管理功耗的技术,以及应用所确定的技术来修改所述多个处理器核心中的至少一个处理器核心的工作特性:在所述至少一个处理器核心处检测到过高的温度,以及确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的并且处于一温度值,其中,所述温度值是在过高的阈值温度值以下;以及基于以下公式来确定耦合的用于向所述多个处理器核心提供功率的一个或多个电源层的能量预算:Ek,i=WkiEk,其中,Wki是对于约束k的用户偏好,i指示电源层i,并且Ek是对于所述约束k的能量预算,并基于以下公式来确定:En+1=αEn+(TDPn-Pn)Δtn,其中,En+1是迭代地定义的能量预算,TDPn是在步骤n的热设计功率功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,以及α是衰减分量。
根据本发明的另一个方面,提供了一种用于功率管理的系统,包括:处理器,具有多个处理器核心;一个或多个电源层,用于向所述多个处理器核心提供功率;稳压器,用于经由所述一个或多个电源层向所述多个处理器核心提供功率;以及功率管理逻辑,用于:响应于以下事件,考虑处罚和约束以确定在所述处理器中用来管理功耗的技术,以及应用所确定的技术来修改所述多个处理器核心中的至少一个处理器核心的工作特性:在所述至少一个处理器核心处检测到过高的温度,以及确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的并且处于一温度值,其中,所述温度值是在过高的阈值温度值以下;以及基于以下公式来确定耦合的用于向所述多个处理器核心提供功率的一个或多个电源层的能量预算:Ek,i=WkiEk,其中,Wki是对于约束k的用户偏好,i指示电源层i,并且Ek是对于所述约束k的能量预算,并基于以下公式来确定:En+1=αEn+(TDPn-Pn)Δtn,其中,En+1是迭代地定义的能量预算,TDPn是在步骤n的热设计功率功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,以及α是衰减分量。
附图说明
参考附图提供了详细的说明。在附图中,附图标记最左边的数字标识附图标记第一次出现的图。不同图中相同附图标记的使用指示类似或相同项目。
图1、6和7是计算系统的实施例的框图,其可以用于实现本文讨论的各种实施例。
图2和4是根据一些实施例的图。
图3和5是根据一些实施例的方法的流程图。
具体实施方式
在以下描述中,阐述多个具体的细节是为了提供对各种实施例的透彻的理解。然而,可以在没有具体细节的情况下实现本发明的各种实施例。在其它例子中,公知的方法、程序、部件和电路没有详细描述,以便于不模糊本发明的特定实施例。此外,可以使用各种方法,例如集成半导体电路(“硬件”)、组成一个或多个程序的计算机可读指令(“软件”)或硬件与软件的组合,来执行本发明的实施例的各种方面。本公开提及“逻辑”的目的应当指硬件、软件或其某种组合。
本文讨论的一些实施例可以提供用于多处理器核心的有效功率管理。如上所讨论的,由于所有核心无论是否由其引起热紧急事件都将被处罚,所以依靠DVS会降低性能。在实施例中,对于一个或多个处理器核心(例如,在多核心处理器中),可以在本地使用一个或多个节流技术(例如,基于每个核心),例如响应于热事件(例如,在一个或多个核心检测到过高的温度)的检测,共享单个电源层。此外,在多个电源层的设计中,功率可以根据一个实施例的基于能量的定义分布在不同的电源层之间。此外,例如参考图1-7所讨论的,一些实施例可以应用在包括一个或多个处理器(例如,具有一个或多个处理器核心)的计算系统中。
更具体地说,图1说明了根据本发明的实施例的计算系统100的框图。系统100可以包括一个或多个处理器102-1到102-N(本文通常称为“多个处理器102”或“处理器102”)。多个处理器102可以经由互连或总线104进行通信。每个处理器可以包括各种部件,为了清楚起见,参照处理器102-1,只讨论其中的一些部件。因此,其余的处理器102-2到102-N中的每个可以包括参照处理器102-1讨论的相同或相似的部件。
在实施例中,处理器102-1可以包括一个或多个处理器核心106-1到106-M(本文称为“多个核心106”或“核心106”)、高速缓存108和/或路由器110。处理器核心106可以在单个集成电路(IC)芯片上实现。此外,芯片可以包括一个或多个共享和/或私有高速缓存(例如,高速缓存108)、总线或互连(例如,总线或互连112)、图形和/或存储控制器(例如,参考图6-7所讨论的)或其它部件。
在一个实施例中,路由器110可以用于在处理器102-1和/或系统100的各种部件之间进行通信。此外,处理器102-1可以包括多于一个路由器110。此外,多个路由器110可以进行通信以使得在处理器102-1内部或外部的各种部件之间进行数据路由。
高速缓存108可以存储由处理器102-1的一个或多个部件(例如,核心106)所使用的数据(例如,包括指令)。例如,高速缓存108可以在本地将存储在存储器114中的数据存入高速缓存中,以加快处理器102的部件的访问(例如,加快核心106的访问)。如图1所示,存储器114可以经由互连104与处理器102进行通信。在实施例中,高速缓存108(可以被共享)可以是中级高速缓存(MLC)、后级高速缓存(LLC)等。此外,每个核心106可以包括1级(L1)高速缓存(116-1)(本文通常称为“L1高速缓存116”)或其它级的高速缓存,例如2级(L2)高速缓存。此外,处理器102-1的各种部件可以通过总线(例如,总线112)和/或存储控制器或集线器直接与高速缓存108进行通信。
系统100还可以包括电源120(例如,直流(DC)电源或交流(AC)电源),用于向系统100的一个或多个部件提供功率。在一些实施例中,电源120可以包括一个或多个电池组。电源120可以通过稳压器(VR)130耦合到系统100的多个部件。此外,尽管图1只说明了一个电源120和一个稳压器130,但是可以使用额外的电源和/或稳压器。例如,每个处理器102可以具有对应的(多个)稳压器和/或(多个)电源。此外,(多个)稳压器130可以耦合到单个电源层135(例如,向所有核心106提供功率)或多个电源层135(例如,其中每个电源层可以向不同的核心或核心的不同的组提供功率)。
此外,虽然图1说明了电源120和稳压器130为分开的部件,但是电源120和稳压器130可以被包括到系统100的其它部件之中。例如,VR130的全部或部分可以被包括到电源120和/或处理器102中。
如图1所示,处理器102可以进一步包括功率管理逻辑140,其用于控制处理器102的部件(例如,核心106)的功率的提供。逻辑140可以对本文所讨论的一个或多个存储设备进行访问,以存储与逻辑140的操作相关的信息,例如与本文讨论的系统100的各种部件进行通信的信息。如图所示,逻辑140可以耦合到VR130和/或系统100的其它部件(例如,核心106)。例如,逻辑140可以耦合以接收信息(例如,以一个或多个比特或信号的形式),所述信息用于指示一个或多个传感器150的状态(其中可以将传感器150提供到系统100的最近的部件(或本文讨论的其它计算系统,例如参照其它图(包括图4和5)讨论的),例如核心106、连接104或112等,以检测在温度、工作频率、工作电压、能耗、核心间(inter-core)通信活动等)和/或来自一个或多个功率监视逻辑145的信息(例如,所述功率监视逻辑145可以指示系统100的各种部件的操作状态,例如工作温度、工作频率、工作电压、工作状态(例如,活动或不活动)、功耗(瞬时或一段时间的功耗)等)。逻辑140可以命令系统100的VR130、电源120和/或单独的部件(例如,核心106)修改它们的操作。在实施例中,可以用计算泄露与有效能量之比的方法来检测变化。例如,逻辑140可以指示VR130和/或电源120调节它们的输出。在一些实施例中,逻辑140可以请求核心106修改它们的工作频率、功耗等。尽管示出了部件140、145和150包括在处理器102-1中,但是可以将这些部件提供到系统100的其它地方。例如,可以将功率管理逻辑140提供到VR130、电源120或直接耦合到一个或多个(或可选地,全部)处理器102内的互连104等。
假设具有n个处理器的系统,并且其中有单个热核心,为了防止违反热约束,其功率将按照β因子减少(即,乘以β,其可以在0到1之间)。测量系统总的减速,作为每个处理器的减速的加权和。例如,如果4个核心中的一个降低了20%,那么有效频率因子可以被确定为(3+0.8)/4或95%。
在实施例中,不同热管理方法的减速(其中Sdvs指代DVS的减速,Sft指代频率控制的减速)可以按照如下确定:
参考图2,按照实施例,说明了纯节流对于DVS的相对增益的示例。如本文所讨论,“纯”节流指代只使用以下之一来减少处理器中的功耗的情况:频率节流(其通常指DVS仅在频域的投影)、时钟门控(例如,其涉及禁止其中触发器不改变状态的电路的部分)和/或微结构节流(例如,其中,片上热量单元监视处理器的结合点(junction)温度并动态调整处理器工作电压和/或频率以在变化的环境状态下提供最大性能)。
更具体地说,纯节流对于DVS之间的关系可以由公式Sft/Sdvs-1描述。通过参考图2可以看出,增益随着核心的数量的增加而增加。应当注意,对于两个核心,对于一些实施例的合理β值,DVS仍然可以是有优势的。在实施例中,本文将进一步讨论,例如参照图3,DVS和/或节流可以选择地应用于处理器的核心。
在一些实施例中,可以基于核心的数量来确定是否使用一个或多个DVS和/或节流。例如,这些技术可以应用于具有多于2个核心的处理器。然而,这些技术也可以用于具有少于3个核心的处理器。
图3说明了用于将一个或多个选择的技术应用到处理器的多个核心以管理功率的方法300的实施例的框图。在实施例中,可以使用参考图1-2和6-7讨论的各种部件,来执行参考图3讨论的一个或多个操作。
参考图1-3,在操作302,可以确定在多核心处理器中的哪个或哪些(和/或核心的数量)核心引起了热问题(例如,热应力或过高的工作温度)。例如,逻辑140可以从最接近的核心106的传感器150接收信息。可选地,例如,结合(多个)热传感器150的读取经由(多个)能量监视器145,通过估计功耗来确定。
在操作304,可以确定处理器中有多少个核心是活跃并且是冷的(例如,在由(多个)传感器150检测的、低于过高的阈值温度值的温度值)。例如,逻辑140可以考虑核心106的工作状态的统计(例如,由(多个)监视器145、(多个)传感器150和/或核心106自身提供的)来确定哪个核心106是活跃的并且是冷的。在操作306,可以考虑操作302和/或304的信息(包括各种处罚,例如,参照图2讨论的这些处罚,包括例如,DVS的电压转变处罚等),以及可能的约束(例如,可以期望不减少太多热核心的频率以维护关键应用的平稳工作)以确定在多核心处理器中使用哪种(或哪些)技术来管理功耗。在操作308,可以应用选择的(多种)技术来节流或修改一个或多个核心106的工作参数(例如,处理器核心106的工作电压和/或工作频率)。例如,逻辑140可以考虑DVS、纯节流技术或其一些组合来控制处理器102的能耗。此外,在一个实施例中,操作308可以应用技术的组合,例如,其中DVS将所有核心减少到某一能量状态(P状态),热核心由纯节流技术中的一个来更快地减速。
在实施例中,方法300的操作可以连续地(或周期地)重复,例如,在操作308之后,可以在没有延迟的情况下继续操作302(或经过时间段(例如,由计时器逻辑来设定)之后)。在一些实施例中,方法300可以允许处理器降低在热限制应用中的热管理性能处罚,以使得多个核心共享相同的电源层。
然而,对于具有多个电源层的处理器,还存在其它功率管理的问题。例如,如果在系统100中出现共享相同电源120的多个电源层,那么功率管理可能需要既满足每个电源层的单独的约束又满足每个封装的全局的约束。通过这样,可以共享公共封装功率/能量预算并允许使用例如当处理器资源没有充分使用时,未使用的处理器核心功率可以用于GFX密集的工作量中的更好的图形效果(GFX)性能。然而,本文参考多个电源层所讨论的技术还可以应用到可以使用单个电源层的实现中。
一些当前的基于功率的管理方案未考虑功率管理的时间方面,因为它们通常只处理当前的时间点。因此,在一些实施例中,可以使用每个电源层的能量预算其允许:(1)以考虑时间方面的方式既定义单独的部件(例如,单独的处理器核心)的约束又定义共享的约束(例如,多个部件或处理器核心之间的共享);(2)表示对应于不同时间约束的有效约束;(3)处理在约束中的在线变化的情况。在实施例中,可以在不同的电源层之间并根据基于能量的定义来管理功率分配。
在一些实施例中,可以管理能量预算和/或可以根据当前的预算进行功率设置(例如,电压和/或频率改变)。基于能量的功率管理可以通过控制如下迭代地定义的能量预算来执行:
En+1=αEn+(TDPn-Pn)Δtn (1)
其中TDPn是在步骤n的热设计功率(TDP)功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,α是衰减分量。例如,使用α=0.999对应于秒的窗口尺寸,而使用α=0.9对应于更小的窗口尺寸。En的表达式对应于能量“余量”(其是还没被系统消耗的能量)。衰减分量的值是由时间窗口尺寸的要求来定义的。此外,在一些实施例中,TDP值可以由软件应用程序或用户来提供。
这种能量预算对应于将指数表征码(exponential mask)施加到在每个时刻的TDP与此刻消耗的功率之间的差值上,即:
因此,系统(例如,逻辑140)可以将TDP约束分离地设置在每个功率层上,或/和将约束设置在整个IC封装上。根据施加的约束,在一些实施例中,可以维护多个预算,例如每个功率层的单独的约束和/或每个封装的共享的约束。此外,可以维护每个窗口尺寸(由α表示)和/或每个TDP约束的不同的预算功率。注意在一些实施例中,当TDP快速地改变时(例如,由软件应用程序或用户),该架构平稳地处理这种情况。在实施例中,可以维护能量预算组其中k对应于特定的约束,n对应于时间步长。这种功率管理机制的一个目的是保持能量预算为正并最大化性能。
在实施例中,可以定义控制器预算(例如,由逻辑140来实现)。对于每个电源层i,定义控制器函数,由fi(E)表示,其将能量预算映射到功率状态的离散的组。在一个实施例中,控制器(其要求为非减函数)将范围映射到离散的范围其中是该电源层的最大turbo状态,是最大有效状态。将以下的预算值映射到将高于的预算值映射到其它要求可以包括满足在定位点中的一些要求—例如,零预算对应于保证的功率状态,称为P1:
根据一个实施例,在图4中示出了控制器函数的示例。具体的控制器可以考虑特定的电源层的要求(在P状态之间转变的这种处罚)。
关于约束,假定存在m个控制器,fi(E)对应于不同的电源层。对于约束k,可以确定用户(或定义的应用)偏好,所述偏好描述了预算Ek如何分布在电源层之间。例如,可以提供这种信息(其具有向量Wk的形式,长度为m)作为输入,以使得条目i对应于到电源层i的预算的部分。对于单独的约束,单个电源层可以获得全部预算,因此对应的加权向量是单位向量。在通常情况下,电源层i可以获得预算的一部分:
Ek,i=WkiEk (2)
用表示在步骤tn获得电源层i的预算Ek的部分,则对于电源层i的该步骤中得到的P状态推荐可以写为:
收集所有约束的推荐可以提供每个电源层的合成的设置。应当注意,在一些实施例中,结果可以是上界,可以由其它算法来对结果进一步修改。此外,根据本发明的实施例,图5示出了基于能量的功率管理的流程图的示例。
更具体地说,图5说明了将一个或多个选择的技术功率管理操作应用到处理器的多个核心的方法500的实施例的流程图。在实施例中,参考图1-4和6-7讨论的各种部件可以用于执行参考图5讨论的一个或多个操作。
参考图1-5,在操作502,可以确定每个约束的能量预算余量(例如,由逻辑140,根据上述公式(1))。在操作504,可以确定每个电源层的能量预算余量(例如,由逻辑140,根据上述公式(2))。在操作506,可以确定每个电源层的控制器推荐(例如,由逻辑140,根据上述公式(3))。在操作508,可以增加时间步长(例如,由逻辑140),例如以确定在下一时间段期间每个电源层预算的未来的值。
在实施例中,可以连续地(或基于周期地)重复方法300的操作,例如,在操作308之后,可以在没有延迟的情况下继续进行操作302(或经过时间段(例如,由计时器逻辑来设定的)之后)。
在实施例中,可以连续地(或基于周期地)重复方法500的操作,例如,在操作508之后,可以在没有延迟的情况下继续进行操作502(或经过时间段(例如,由计时器逻辑来设定的)之后)。在实施例中,参考图2-3讨论的技术可以与图4-5结合。例如,参考图2-3讨论的技术可以应用到多个电源层处理器上。此外,参考图4-5讨论的技术还可以应用到单个电源层处理器。
图6说明了根据本发明的实施例的计算系统600的框图。计算系统600可以包括一个或多个中央处理器单元(CPU)或处理器602-1到602-P(本文可以称为“多个处理器602”或“处理器602”)。处理器602可以经由互连网络(或总线)604进行通信。处理器602可以包括通用处理器、网络处理器(处理在计算机网络603上传送的数据)或其它类型的处理器(包括精简指令集计算机(RISC)处理器或复杂指令集计算机(CISC))。此外,多个处理器602可以具有单个或多个核心的设计。具有多核心设计的处理器602可以将不同类型的处理器核心集成到相同的集成电路(IC)管芯上。此外,具有多核心设计的处理器602可以实现为对称的或不对称的多处理器。在实施例中,一个或多个处理器602可以与图1的处理器102相同或相似。在一些实施例中,一个或多个处理器602可以包括图1的核心106、逻辑140、(多个)传感器150和/或(多个)功率监视器145中的一个或多个。此外,参考图1-5讨论的操作还可以由系统600中的一个或多个部件来执行。例如,稳压器(例如,图1中的VR130)可以在逻辑140的指示下对提供到图6的一个或多个部件进行稳压。
芯片组606还可以与互连网络604进行通信。芯片组606可以包括图形和存储控制集线器(GMCH)608。GMCH608可以包括与存储器612进行通信的存储器控制器610。存储器612可以存储数据,其包括由处理器602或计算系统600中包括的任何其它设备执行的指令的序列。在本发明的一个实施例中,存储器612可以包括一个或多个易失性存储(或存储器)设备,例如随机存取存储器(RAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、静态RAM(SRAM)或其它类型的存储设备。还可以使用非易失性存储器,例如硬盘。其它设备可以经由互连网络604进行通信,例如多个CPU和/或多个系统存储器。
GMCH608还可以包括与图形加速器616进行通信的图形接口614。在本发明的一个实施例中,图形接口614可以经由加速图形端口(AGP)与图形加速器616进行通信。在本发明的实施例中,显示器(例如,平板显示器、阴极射线管(CRT)、投影屏幕等)可以通过例如信号转换器与图形接口614进行通信,其中所述信号转换器将在存储设备(例如,视频存储器或系统存储器)中存储的图像的数字表示转换为由显示器解释并显示的显示器信号。在由显示器解释并随后在其上显示之前,由显示设备产生的显示器信号可以通过各种控制设备。
集线器接口618可以允许GMCH608和输入/输出控制集线器(ICH)620进行通信。ICH620可以向与计算系统600进行通信的I/O设备提供接口。ICH620可以通过外围设备桥(或控制器)624(例如,外围设备部件互连(PCI)桥、通用串行总线(USB)控制器或其它类型的外围设备桥或控制器)与总线622进行通信。桥624可以在处理器602与外围设备之间提供数据路径。可以使用其它类型的拓扑。此外,多个总线可以与ICH620进行通信,例如,通过多个桥或控制器。此外,在本发明的各种实施例中,与ICH620进行通信的其它外围设备可以包括集成设备电路(IDE)或(多个)小型计算机系统接口(SCSI)硬盘驱动器、(多个)USB端口、键盘、鼠标、(多个)并行端口、(多个)串行端口、(多个)软盘驱动器、数字输出支持(例如,数字视频接口(DVI))或其它设备。
总线622可以与音频设备626、一个或多个硬盘驱动器628以及一个或多个网络接口设备630(其与计算机网络603进行通信)进行通信。其它设备可以经由总线622进行通信。此外,各种部件(例如,网络接口设备630)可以与本发明的一些实施例中的GMCH608进行通信。此外,处理器602和GMCH608可以被组合以形成单个芯片。此外,图形加速器616可以包括在本发明的其它实施例中的GMCH608内。
此外,计算系统600可以包括易失性和/或非易失性存储器(或存储设备)。例如,非易失性存储器可以包括以下中的一个或多个:只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电EPROM(EEPROM)、硬盘驱动器(例如,628)、软盘、紧致盘ROM(CD-ROM)、数字通用光盘(DVD)、闪存存储器、磁光盘或能够存储电子数据(例如,包括指令)的其它类型的非易失性机器可读介质。在实施例中,可以以点对点(PtP)的结构来安置系统600的部件。例如,处理器、存储器和/或输入/输出设备可以由多个点对点接口来互连。
图7说明了根据本发明的实施例的以点对点(PtP)结构来安置的计算系统700。特别地,图7示出了其中处理器、存储器和输入/输出设备是由多个点对点接口来互连的系统。参考图1-6讨论的操作,可以由系统700的一个或多个部件来执行。例如,稳压器(例如,图1的VR130)可以控制提供给图7的一个或多个部件的电压。
如图7所示,系统700可以包括多个处理器,为了清楚起见,只示出了其中的两个(处理器702和704)。处理器702和704每个都包括本地存储控制器集线器(MCH)706和708,其用于能够与存储器710和712进行通信。存储器710和/或712可以存储各种数据,例如参考图6的存储器612所讨论的那些。此外,处理器702和704可以包括图1的核心106、逻辑140、(多个)传感器150和/或功率监视器145中的一个或多个。
在实施例中,处理器702和704可以是参考图6讨论的处理器602中的一个。处理器702和704可以分别使用PtP接口电路716和718经由点对点(PtP)接口714来交换数据。此外,处理器702和704中的每个都可以使用点对点接口电路726、728、730和732经由单独的PtP接口722和724来与芯片组720交换数据。芯片组720可以经由高性能图形接口736(例如,使用PtP接口电路737)与高性能图形电路734进一步交换数据。
在至少一个实施例中,参考图1-6讨论的一个或多个操作可以由处理器702或704和/或系统700的其它部件(例如,经由总线740进行通信)来执行。然而,本发明的其它实施例可以存在于图7的系统700内的其它电路、逻辑单元或设备中。此外,本发明的一些实施例可以分布在整个图7所示的多个电路、逻辑单元或设备中。
芯片组720可以使用PtP接口电路741与总线740进行通信。总线740可以具有与其通信的一个或多个设备,例如:总线桥742和I/O设备743。总线桥742可以经由总线744与其它设备(例如,键盘/鼠标745、通信设备746(例如,调制解调器、网络接口设备或可以与计算机网络603进行通信的其它通信设备)、音频I/O设备和/或数据储存设备748)进行通信。数据存储设备748可以存储由处理器702和/或704执行的代码749。
在本发明的各种实施例中,本文例如参考图1-7讨论的操作可以被实现为硬件(例如,逻辑电路)、软件、固件或其组合来实现,其可以作为计算机程序产品来提供,例如,包括机器可读或计算机可读介质,其上存储指令(或软件过程),所述指令用于对计算机进行编程以执行本文所讨论的处理。机器可读介质可以包括存储设备,例如参考图1-7所讨论的。此外,这种计算机可读介质可以作为计算机程序产品来下载,其中,可以从远程计算机(例如,服务器)经由通信链路(例如,总线、调制解调器或网络连接)通过以载波或其它传播介质提供的数据信号的方式将程序传输到请求的计算机(例如,客户端)。
关于在说明书中提及的“一个实施例”或“实施例”意味着关于实施例描述的特定的特征、结构和/或特性可以包括在至少一实现中。在说明书中各处出现的短语“在一个实施例中”可以指代或可以不都指代相同的实施例。此外,在说明书和权利要求书中,可以使用术语“耦合”与“连接”以及它们的派生词。在本发明的一些实施例中,“连接”可以用于指示两个或多个元件彼此直接物理或电连接。“耦合”可以指两个或多个元件直接物理或者电连接。然而,“耦合”还可以指两个或多个部件并不是彼此直接连接,但仍可以彼此协作或交互。
因此,尽管以结构特征和/或方法操作特有的语言描述了本发明的实施例,但是应当理解,请求保护的主题可以不限于描述的特定特征和操作。而是,公开特定的特征和操作作为实现请求保护主题的示例形式。
Claims (19)
1.一种用于功率管理的装置,包括:
处理器,具有多个处理器核心;
单个电源层,用于向所述多个处理器核心中的多于一个处理器核心提供功率;以及
功率管理逻辑,用于响应于以下事件,考虑处罚和约束以确定在所述处理器中用来管理功耗的技术,以及应用所确定的技术来使得对所述多个处理器核心中的至少一个处理器核心的工作特性进行修改:
在至少一个处理器核心处检测到过高的温度;以及
确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的且处于一温度值,
其中,所述温度值是在过高的阈值温度值以下。
2.根据权利要求1所述的装置,其中,所述功率管理逻辑使得:降低提供给所述处理器的多于一个核心的电压,并且降低所述至少一个处理器核心的工作电压和工作频率中的一个或多个。
3.根据权利要求1所述的装置,进一步包括一个或多个传感器,所述传感器用于检测对应于所述多个处理器核心中的一个或多个处理器核心的、以下各项中的一项或多项的变化:温度、工作频率、工作电压和功耗。
4.根据权利要求1所述的装置,进一步包括稳压器,其用于经由所述单个电源层向所述处理器中的多于一个核心提供功率。
5.根据权利要求1所述的装置,其中,所述多个处理器核心本质上由3个或更多的处理器核心组成。
6.根据权利要求1所述的装置,其中,所述处理器和所述功率管理逻辑在单个集成电路上。
7.根据权利要求1所述的装置,其中,所述功率管理逻辑基于以下公式来确定所述单个电源层中的能量预算:
Ek,i=WkiEk,
其中,Wki是对于约束k的用户偏好,i指示电源层i,并且
Ek是对于所述约束k的能量预算,并基于以下公式来确定:
En+1=αEn+(TDPn-Pn)Δtn,
其中,En+1是迭代地定义的能量预算,TDPn是在步骤n的热设计功率功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,以及α是衰减分量。
8.一种用于功率管理的装置,包括:
处理器,具有多个处理器核心;
多个电源层,用于向所述多个处理器核心提供功率;以及
功率管理逻辑,
用于响应于以下事件,考虑处罚和约束以确定在所述处理器中用来管理功耗的技术,以及应用所确定的技术来使得对所述多个处理器核心中的至少一个处理器核心的工作特性进行修改:
在至少一个处理器核心处检测到过高的温度;以及
确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的且处于一温度值,其中,所述温度值是在过高的阈值温度值以下,以及
用于基于以下公式来确定所述多个电源层中的每一个的能量预算:
Ek,i=WkiEk,
其中,Wki是对于约束k的用户偏好,i指示电源层i,并且
Ek是对于所述约束k的能量预算,并基于以下公式来确定:
En+1=αEn+(TDPn-Pn)Δtn,
其中,En+1是迭代地定义的能量预算,TDPn是在步骤n的热设计功率功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,以及α是衰减分量。
9.根据权利要求8所述的装置,其中,所述功率管理逻辑基于多个约束中的所有约束来确定所述多个电源层中的每一个的能量预算。
10.根据权利要求8所述的装置,进一步包括一个或多个传感器,所述传感器用于检测对应于所述多个处理器核心中的一个或多个处理器核心的、以下各项中的一项或多项的变化:温度、工作频率、工作电压和功耗。
11.根据权利要求8所述的装置,进一步包括稳压器,用于经由所述多个电源层向所述处理器提供功率。
12.根据权利要求8所述的装置,其中,所述功率管理逻辑使得:降低提供给所述处理器的多于一个核心的电压,并且降低所述至少一个处理器核心的工作电压和工作频率中的一个或多个。
13.一种用于功率管理的方法,包括:
响应于以下事件,考虑处罚和约束以确定在具有多个处理器核心的处理器中用来管理功耗的技术,以及应用所确定的技术来修改所述多个处理器核心中的至少一个处理器核心的工作特性:在所述至少一个处理器核心处检测到过高的温度,以及确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的并且处于一温度值,其中,所述温度值是在过高的阈值温度值以下;以及
基于以下公式来确定耦合的用于向所述多个处理器核心提供功率的一个或多个电源层的能量预算:
Ek,i=WkiEk,
其中,Wki是对于约束k的用户偏好,i指示电源层i,并且
Ek是对于所述约束k的能量预算,并基于以下公式来确定:
En+1=αEn+(TDPn-Pn)Δtn,
其中,En+1是迭代地定义的能量预算,TDPn是在步骤n的热设计功率功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,以及α是衰减分量。
14.根据权利要求13所述的方法,其中,所述至少一个处理器核心的工作特性包括工作电压和工作频率中的一项或多项。
15.根据权利要求13所述的方法,进一步包括检测对应于所述多个处理器核心中的一个或多个处理器核心的、以下各项中的一项或多项的变化:温度、工作频率、工作电压和功耗。
16.一种用于功率管理的系统,包括:
处理器,具有多个处理器核心;
一个或多个电源层,用于向所述多个处理器核心提供功率;
稳压器,用于经由所述一个或多个电源层向所述多个处理器核心提供功率;以及
功率管理逻辑,用于:
响应于以下事件,考虑处罚和约束以确定在所述处理器中用来管理功耗的技术,以及应用所确定的技术来修改所述多个处理器核心中的至少一个处理器核心的工作特性:在所述至少一个处理器核心处检测到过高的温度,以及确定所述多个处理器核心中的其它处理器核心中的哪一个是活动的并且处于一温度值,其中,所述温度值是在过高的阈值温度值以下;以及
基于以下公式来确定耦合的用于向所述多个处理器核心提供功率的一个或多个电源层的能量预算:
Ek,i=WkiEk,
其中,Wki是对于约束k的用户偏好,i指示电源层i,并且
Ek是对于所述约束k的能量预算,并基于以下公式来确定:
En+1=αEn+(TDPn-Pn)Δtn,
其中,En+1是迭代地定义的能量预算,TDPn是在步骤n的热设计功率功率限制;Pn是在时间Δtn内、步骤n上消耗的功率,以及α是衰减分量。
17.根据权利要求16所述的系统,进一步包括一个或多个传感器,所述传感器用于检测对应于所述多个处理器核心中的一个或多个处理器核心的、以下各项中的一项或多项的变化:温度、工作频率、工作电压和功耗。
18.根据权利要求16所述的系统,其中,所述功率管理逻辑使得:降低提供给所述处理器的多于一个核心的电压,并且降低所述至少一个处理器核心的工作电压和工作频率中的一个或多个。
19.根据权利要求16所述的系统,进一步包括音频设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310343923.2A CN103440028B (zh) | 2008-10-31 | 2009-10-30 | 多处理器核心的功率管理 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/263,421 US8402290B2 (en) | 2008-10-31 | 2008-10-31 | Power management for multiple processor cores |
US12/263,421 | 2008-10-31 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310343923.2A Division CN103440028B (zh) | 2008-10-31 | 2009-10-30 | 多处理器核心的功率管理 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101923383A CN101923383A (zh) | 2010-12-22 |
CN101923383B true CN101923383B (zh) | 2013-08-14 |
Family
ID=42132943
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102490771A Active CN101923383B (zh) | 2008-10-31 | 2009-10-30 | 多处理器核心的功率管理 |
CN201310343923.2A Active CN103440028B (zh) | 2008-10-31 | 2009-10-30 | 多处理器核心的功率管理 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310343923.2A Active CN103440028B (zh) | 2008-10-31 | 2009-10-30 | 多处理器核心的功率管理 |
Country Status (4)
Country | Link |
---|---|
US (2) | US8402290B2 (zh) |
CN (2) | CN101923383B (zh) |
DE (1) | DE102009051387A1 (zh) |
TW (1) | TWI430079B (zh) |
Families Citing this family (67)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8707060B2 (en) * | 2008-10-31 | 2014-04-22 | Intel Corporation | Deterministic management of dynamic thermal response of processors |
US8627117B2 (en) | 2009-06-26 | 2014-01-07 | Seagate Technology Llc | Device with power control feature involving backup power reservoir circuit |
US9003206B2 (en) * | 2009-12-23 | 2015-04-07 | Bae Systems Information And Electronic Systems Integration Inc. | Managing communication and control of power components |
US8356194B2 (en) | 2010-01-28 | 2013-01-15 | Cavium, Inc. | Method and apparatus for estimating overshoot power after estimating power of executing events |
US8312305B2 (en) * | 2010-02-04 | 2012-11-13 | International Business Machines Corporation | Power management for systems on a chip |
FR2960314B1 (fr) * | 2010-05-19 | 2012-07-27 | Bull Sas | Procede d'optimisation de gestion de veille d'un microprocesseur permettant la mise en oeuvre de plusieurs coeurs logiques et programme d'ordinateur mettant en oeuvre un tel procede |
US8442786B2 (en) | 2010-06-02 | 2013-05-14 | Advanced Micro Devices, Inc. | Flexible power reporting in a computing system |
TWI423549B (zh) * | 2010-07-02 | 2014-01-11 | Univ Nat Chiao Tung | 辨識電器狀態的電力監測裝置及其電力監測方法 |
US8510582B2 (en) * | 2010-07-21 | 2013-08-13 | Advanced Micro Devices, Inc. | Managing current and power in a computing system |
US8495395B2 (en) * | 2010-09-14 | 2013-07-23 | Advanced Micro Devices | Mechanism for controlling power consumption in a processing node |
US8943334B2 (en) | 2010-09-23 | 2015-01-27 | Intel Corporation | Providing per core voltage and frequency control |
US9335805B2 (en) * | 2010-11-25 | 2016-05-10 | Freescale Semiconductor, Inc. | Method and apparatus for managing power in a multi-core processor |
US20120159219A1 (en) * | 2010-12-20 | 2012-06-21 | Lilly Huang | Vr power mode interface |
TWI502307B (zh) * | 2010-12-21 | 2015-10-01 | Intel Corp | 用以配置微處理器中之熱設計功率的方法和裝置 |
US8984305B2 (en) * | 2010-12-21 | 2015-03-17 | Intel Corporation | Method and apparatus to configure thermal design power in a microprocessor |
US9069555B2 (en) * | 2011-03-21 | 2015-06-30 | Intel Corporation | Managing power consumption in a multi-core processor |
TWI454905B (zh) | 2011-09-30 | 2014-10-01 | Intel Corp | 在多核心平台中之受限制的啓動技術 |
US8832478B2 (en) | 2011-10-27 | 2014-09-09 | Intel Corporation | Enabling a non-core domain to control memory bandwidth in a processor |
CN103139086B (zh) * | 2011-12-02 | 2017-06-23 | 纬创资通股份有限公司 | 可调节开关时序的路由器及调节路由器开关时序的方法 |
US8862909B2 (en) | 2011-12-02 | 2014-10-14 | Advanced Micro Devices, Inc. | System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller |
US8924758B2 (en) | 2011-12-13 | 2014-12-30 | Advanced Micro Devices, Inc. | Method for SOC performance and power optimization |
US9304570B2 (en) * | 2011-12-15 | 2016-04-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements |
US9753516B2 (en) * | 2011-12-22 | 2017-09-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation by mitigating performance variations between integrated circuit devices |
US9563254B2 (en) * | 2011-12-22 | 2017-02-07 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
US20120095607A1 (en) * | 2011-12-22 | 2012-04-19 | Wells Ryan D | Method, Apparatus, and System for Energy Efficiency and Energy Conservation Through Dynamic Management of Memory and Input/Output Subsystems |
US9400545B2 (en) | 2011-12-22 | 2016-07-26 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices |
US20130173946A1 (en) * | 2011-12-29 | 2013-07-04 | Efraim Rotem | Controlling power consumption through multiple power limits over multiple time intervals |
WO2013137862A1 (en) * | 2012-03-13 | 2013-09-19 | Intel Corporation | Dynamically controlling interconnect frequency in a processor |
WO2013137860A1 (en) * | 2012-03-13 | 2013-09-19 | Intel Corporation | Dynamically computing an electrical design point (edp) for a multicore processor |
WO2013137859A1 (en) | 2012-03-13 | 2013-09-19 | Intel Corporation | Providing energy efficient turbo operation of a processor |
US9360909B2 (en) | 2012-04-19 | 2016-06-07 | Intel Corporation | System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time |
US9703364B2 (en) * | 2012-09-29 | 2017-07-11 | Intel Corporation | Rotational graphics sub-slice and execution unit power down to improve power performance efficiency |
US9164931B2 (en) | 2012-09-29 | 2015-10-20 | Intel Corporation | Clamping of dynamic capacitance for graphics |
US9804656B2 (en) * | 2012-09-29 | 2017-10-31 | Intel Corporation | Micro-architectural energy monitor event-assisted temperature sensing |
US10007323B2 (en) | 2012-12-26 | 2018-06-26 | Intel Corporation | Platform power consumption reduction via power state switching |
US9395774B2 (en) * | 2012-12-28 | 2016-07-19 | Intel Corporation | Total platform power control |
KR20140128118A (ko) * | 2013-04-26 | 2014-11-05 | 삼성전자주식회사 | 애플리케이션 프로세서 및 이의 동적 온도 관리 방법 |
US9671844B2 (en) * | 2013-09-26 | 2017-06-06 | Cavium, Inc. | Method and apparatus for managing global chip power on a multicore system on chip |
US9250910B2 (en) | 2013-09-27 | 2016-02-02 | Intel Corporation | Current change mitigation policy for limiting voltage droop in graphics logic |
US9483092B2 (en) * | 2013-10-14 | 2016-11-01 | Advanced Micro Devices, Inc. | Performance state boost for multi-core integrated circuit |
US9317089B2 (en) | 2013-10-28 | 2016-04-19 | Intel Corporation | Mesh performance improvement using dual voltage data transfer |
US9514715B2 (en) | 2013-12-23 | 2016-12-06 | Intel Corporation | Graphics voltage reduction for load line optimization |
US9436786B1 (en) * | 2014-02-12 | 2016-09-06 | Xilinx, Inc. | Method and circuits for superclocking |
US9477289B2 (en) * | 2014-03-25 | 2016-10-25 | Advanced Micro Devices, Inc. | Dynamic power allocation based on PHY power estimation |
JP5986138B2 (ja) * | 2014-05-09 | 2016-09-06 | レノボ・シンガポール・プライベート・リミテッド | 複数のプロセッサに電力を供給する電源装置の出力を制御する方法、電源システムおよび情報処理装置 |
US9652026B2 (en) * | 2014-12-21 | 2017-05-16 | Qualcomm Incorporated | System and method for peak dynamic power management in a portable computing device |
US10528117B2 (en) * | 2014-12-22 | 2020-01-07 | Qualcomm Incorporated | Thermal mitigation in devices with multiple processing units |
US10481671B2 (en) * | 2015-05-21 | 2019-11-19 | Hitachi, Ltd. | Power saving for a computer system and computer based on differences between chip regions in processing and communication times |
US9846470B2 (en) * | 2015-08-06 | 2017-12-19 | Seagate Technology Llc | Data storage power management |
US10007310B2 (en) * | 2016-07-08 | 2018-06-26 | Qualcomm Incorporated | Circuits and methods providing calibration for temperature mitigation in a computing device |
CN107844152B (zh) * | 2016-09-20 | 2020-06-02 | 华为技术有限公司 | 负载监控器、基于多核心架构的供电系统和电压调整方法 |
US10156877B2 (en) | 2016-10-01 | 2018-12-18 | Intel Corporation | Enhanced power management for support of priority system events |
US10401940B2 (en) * | 2016-10-10 | 2019-09-03 | International Business Machines Corporation | Power management in disaggregated computing systems |
CN106802598A (zh) * | 2016-12-30 | 2017-06-06 | 广东欧珀移动通信有限公司 | 一种基于多核心接入点架构的供电方法以及多核心接入点 |
US10423209B2 (en) | 2017-02-13 | 2019-09-24 | Apple Inc. | Systems and methods for coherent power management |
US10565079B2 (en) | 2017-09-28 | 2020-02-18 | Intel Corporation | Determination of idle power state |
US11031787B2 (en) | 2018-09-14 | 2021-06-08 | Lancium Llc | System of critical datacenters and behind-the-meter flexible datacenters |
US11128165B2 (en) | 2019-02-25 | 2021-09-21 | Lancium Llc | Behind-the-meter charging station with availability notification |
WO2020227811A1 (en) | 2019-05-15 | 2020-11-19 | Upstream Data Inc. | Portable blockchain mining system and methods of use |
US11126245B2 (en) * | 2019-06-21 | 2021-09-21 | Intel Corporation | Device, system and method to determine a power mode of a system-on-chip |
US11397999B2 (en) | 2019-08-01 | 2022-07-26 | Lancium Llc | Modifying computing system operations based on cost and power conditions |
US11868106B2 (en) | 2019-08-01 | 2024-01-09 | Lancium Llc | Granular power ramping |
CN110442224A (zh) * | 2019-09-17 | 2019-11-12 | 联想(北京)有限公司 | 电子设备的电源功率分配方法、电子设备和可读存储介质 |
US11016458B2 (en) | 2019-10-28 | 2021-05-25 | Lancium Llc | Methods and systems for adjusting power consumption based on dynamic power option agreement |
CN110764605B (zh) * | 2019-10-30 | 2021-11-02 | Oppo广东移动通信有限公司 | 多核处理器控制方法、装置、电子设备及存储介质 |
US11042948B1 (en) | 2020-02-27 | 2021-06-22 | Lancium Llc | Computing component arrangement based on ramping capabilities |
US10985652B1 (en) | 2020-03-02 | 2021-04-20 | Google Llc | Power balancer for series-connected load zones of an integrated circuit |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5634131A (en) * | 1992-11-06 | 1997-05-27 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
CN1308260A (zh) * | 1999-11-02 | 2001-08-15 | 密克罗奇普技术公司 | 核心逻辑电路断电时保持输入输出端口完整性的微控制器 |
CN1877492A (zh) * | 2005-06-10 | 2006-12-13 | 乐金电子(昆山)电脑有限公司 | 多核处理器的电源控制装置及其方法 |
CN101010655A (zh) * | 2004-09-03 | 2007-08-01 | 英特尔公司 | 协调多核处理器中的空闲状态转换 |
Family Cites Families (45)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3297389B2 (ja) * | 1998-12-07 | 2002-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 消費電力制御方法および電気機器 |
US6232820B1 (en) | 1999-06-14 | 2001-05-15 | Intel Corporation | Method and apparatus for dynamic clock gating |
US6791157B1 (en) | 2000-01-18 | 2004-09-14 | Advanced Micro Devices, Inc. | Integrated circuit package incorporating programmable elements |
US6920571B2 (en) | 2000-12-14 | 2005-07-19 | Hewlett-Packard Development Company, L.P. | Steering circuit and method that gradually counts a voltage output code until matching a voltage input code |
US7975156B2 (en) * | 2008-10-21 | 2011-07-05 | Dell Products, Lp | System and method for adapting a power usage of a server during a data center cooling failure |
US7111178B2 (en) * | 2001-09-28 | 2006-09-19 | Intel Corporation | Method and apparatus for adjusting the voltage and frequency to minimize power dissipation in a multiprocessor system |
US7262628B2 (en) | 2004-07-02 | 2007-08-28 | Primarion, Inc. | Digital calibration with lossless current sensing in a multiphase switched power converter |
US6804632B2 (en) * | 2001-12-06 | 2004-10-12 | Intel Corporation | Distribution of processing activity across processing hardware based on power consumption considerations |
US6908227B2 (en) * | 2002-08-23 | 2005-06-21 | Intel Corporation | Apparatus for thermal management of multiple core microprocessors |
US7770042B2 (en) * | 2002-10-03 | 2010-08-03 | Via Technologies, Inc. | Microprocessor with improved performance during P-state transitions |
US7814350B2 (en) * | 2002-10-03 | 2010-10-12 | Via Technologies, Inc. | Microprocessor with improved thermal monitoring and protection mechanism |
US7774627B2 (en) * | 2002-10-03 | 2010-08-10 | Via Technologies, Inc. | Microprocessor capable of dynamically increasing its performance in response to varying operating temperature |
US20040117673A1 (en) | 2002-12-17 | 2004-06-17 | Tawfik Arabi | Method and apparatus to provide platform load lines |
US7402958B2 (en) | 2003-06-30 | 2008-07-22 | Intel Corporation | Display power partitioning |
US8037445B2 (en) | 2003-08-20 | 2011-10-11 | Hewlett-Packard Development Company, L.P. | System for and method of controlling a VLSI environment |
US7966511B2 (en) * | 2004-07-27 | 2011-06-21 | Intel Corporation | Power management coordination in multi-core processors |
US6908337B1 (en) * | 2004-10-19 | 2005-06-21 | Cablesat International Co., Ltd. | Cable terminal |
US7386737B2 (en) | 2004-11-02 | 2008-06-10 | Intel Corporation | Method and apparatus to control temperature of processor |
US20060161375A1 (en) * | 2004-12-30 | 2006-07-20 | Allen Duberstein | Optimizing processing speed based on measured temperatures |
US7502948B2 (en) * | 2004-12-30 | 2009-03-10 | Intel Corporation | Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores |
US7463993B2 (en) | 2005-05-10 | 2008-12-09 | Intel Corporation | Adaptive thermal-based frequency-bounds control |
JP4764696B2 (ja) | 2005-10-07 | 2011-09-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
US7487371B2 (en) * | 2005-12-16 | 2009-02-03 | Nvidia Corporation | Data path controller with integrated power management to manage power consumption of a computing device and its components |
US7263457B2 (en) * | 2006-01-03 | 2007-08-28 | Advanced Micro Devices, Inc. | System and method for operating components of an integrated circuit at independent frequencies and/or voltages |
JP2007233782A (ja) | 2006-03-02 | 2007-09-13 | Lenovo Singapore Pte Ltd | 発熱量の制御方法およびコンピュータ |
US20070280079A1 (en) | 2006-06-05 | 2007-12-06 | Yuh Cheng | Asymmetry measurement apparatus |
US7752468B2 (en) | 2006-06-06 | 2010-07-06 | Intel Corporation | Predict computing platform memory power utilization |
US20080005591A1 (en) * | 2006-06-28 | 2008-01-03 | Trautman Mark A | Method, system, and apparatus for dynamic thermal management |
US7650518B2 (en) | 2006-06-28 | 2010-01-19 | Intel Corporation | Method, apparatus, and system for increasing single core performance in a multi-core microprocessor |
US8044697B2 (en) | 2006-06-29 | 2011-10-25 | Intel Corporation | Per die temperature programming for thermally efficient integrated circuit (IC) operation |
US7685445B2 (en) | 2006-06-29 | 2010-03-23 | Intel Corporation | Per die voltage programming for energy efficient integrated circuit (IC) operation |
JP2008026948A (ja) * | 2006-07-18 | 2008-02-07 | Renesas Technology Corp | 半導体集積回路 |
US7617403B2 (en) * | 2006-07-26 | 2009-11-10 | International Business Machines Corporation | Method and apparatus for controlling heat generation in a multi-core processor |
US7584369B2 (en) * | 2006-07-26 | 2009-09-01 | International Business Machines Corporation | Method and apparatus for monitoring and controlling heat generation in a multi-core processor |
US7793125B2 (en) | 2007-01-10 | 2010-09-07 | International Business Machines Corporation | Method and apparatus for power throttling a processor in an information handling system |
US7865751B2 (en) * | 2007-06-18 | 2011-01-04 | Intel Corporation | Microarchitecture controller for thin-film thermoelectric cooling |
US20080317086A1 (en) | 2007-06-22 | 2008-12-25 | Santos Ishmael F | Self-calibrating digital thermal sensors |
US7679340B2 (en) | 2007-06-29 | 2010-03-16 | Intel Corporation | Low power optimized voltage regulator |
US7930578B2 (en) | 2007-09-27 | 2011-04-19 | International Business Machines Corporation | Method and system of peak power enforcement via autonomous token-based control and management |
US8032772B2 (en) * | 2007-11-15 | 2011-10-04 | Intel Corporation | Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor |
US8578193B2 (en) * | 2007-11-28 | 2013-11-05 | International Business Machines Corporation | Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors |
US20090327776A1 (en) | 2008-06-30 | 2009-12-31 | Nguyen Don J | Multiple load line voltage regulators |
US8214658B2 (en) * | 2008-08-20 | 2012-07-03 | International Business Machines Corporation | Enhanced thermal management for improved module reliability |
US8707060B2 (en) | 2008-10-31 | 2014-04-22 | Intel Corporation | Deterministic management of dynamic thermal response of processors |
US8635470B1 (en) * | 2009-12-16 | 2014-01-21 | Applied Micro Circuits Corporation | System-on-chip with management module for controlling processor core internal voltages |
-
2008
- 2008-10-31 US US12/263,421 patent/US8402290B2/en active Active
-
2009
- 2009-10-30 CN CN2009102490771A patent/CN101923383B/zh active Active
- 2009-10-30 CN CN201310343923.2A patent/CN103440028B/zh active Active
- 2009-10-30 DE DE102009051387A patent/DE102009051387A1/de not_active Withdrawn
- 2009-10-30 TW TW098136920A patent/TWI430079B/zh active
-
2013
- 2013-03-19 US US13/847,392 patent/US20130219196A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5634131A (en) * | 1992-11-06 | 1997-05-27 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
CN1308260A (zh) * | 1999-11-02 | 2001-08-15 | 密克罗奇普技术公司 | 核心逻辑电路断电时保持输入输出端口完整性的微控制器 |
CN101010655A (zh) * | 2004-09-03 | 2007-08-01 | 英特尔公司 | 协调多核处理器中的空闲状态转换 |
CN1877492A (zh) * | 2005-06-10 | 2006-12-13 | 乐金电子(昆山)电脑有限公司 | 多核处理器的电源控制装置及其方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100115304A1 (en) | 2010-05-06 |
DE102009051387A1 (de) | 2010-09-30 |
US20130219196A1 (en) | 2013-08-22 |
CN103440028B (zh) | 2016-12-28 |
CN103440028A (zh) | 2013-12-11 |
TW201022923A (en) | 2010-06-16 |
US8402290B2 (en) | 2013-03-19 |
TWI430079B (zh) | 2014-03-11 |
CN101923383A (zh) | 2010-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101923383B (zh) | 多处理器核心的功率管理 | |
Albers | Energy-efficient algorithms | |
Sheikh et al. | An overview and classification of thermal-aware scheduling techniques for multi-core processing systems | |
US9904346B2 (en) | Methods and apparatus to improve turbo performance for events handling | |
US9235441B2 (en) | Optimizing energy use in a data center by workload scheduling and management | |
JP4895266B2 (ja) | 管理システム、管理プログラムおよび管理方法 | |
US20220326755A1 (en) | Processor core energy management | |
US9111054B2 (en) | Data center design tool | |
US20100146316A1 (en) | Optimizing Power Consumption by Tracking How Program Runtime Performance Metrics Respond to Changes in Operating Frequency | |
CN101782803A (zh) | 增加移动设备电池的持续时间的优化器方法、系统和装置 | |
CN103189814A (zh) | 用于处理节点的热控制的方法和装置 | |
TW201032038A (en) | Deterministic management of dynamic thermal response of processors | |
JP2013501998A (ja) | 財務的影響に基づくタスクスケジューリング | |
TWI544714B (zh) | 用於適應性需求/回應能量管理的平台裝置、物件及系統 | |
Khargharia et al. | Autonomic power & performance management for large-scale data centers | |
CN108885483A (zh) | 确定多管芯处理器中的热余量 | |
EP2972660B1 (en) | Controlling power supply unit power consumption during idle state | |
TWI514128B (zh) | 用於包括基於非核心領域於電力節省狀態的滯留時間來決定裝置的最佳電力狀態之能源效率及能源節約的方法、裝置及系統 | |
Sun et al. | Based on QoS and energy efficiency virtual machines consolidation techniques in cloud | |
Mohammad et al. | Drop: Distributed run-time and power constraint mapping for many-core systems | |
Rajan et al. | On temperature-aware scheduling for single-processor systems | |
WO2023091847A1 (en) | Application negotiable platform thermal aware scheduler | |
JP2012038348A (ja) | 管理システム、管理プログラムおよび管理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20210721 Address after: California, USA Patentee after: GOOGLE Inc. Address before: California, USA Patentee before: INTEL Corp. |
|
TR01 | Transfer of patent right |