CN103189814A - 用于处理节点的热控制的方法和装置 - Google Patents

用于处理节点的热控制的方法和装置 Download PDF

Info

Publication number
CN103189814A
CN103189814A CN2011800516467A CN201180051646A CN103189814A CN 103189814 A CN103189814 A CN 103189814A CN 2011800516467 A CN2011800516467 A CN 2011800516467A CN 201180051646 A CN201180051646 A CN 201180051646A CN 103189814 A CN103189814 A CN 103189814A
Authority
CN
China
Prior art keywords
limit
temperature
processing nodes
power consumption
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800516467A
Other languages
English (en)
Other versions
CN103189814B (zh
Inventor
亚历山大·布兰欧威
塞缪尔·D·纳夫齐格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of CN103189814A publication Critical patent/CN103189814A/zh
Application granted granted Critical
Publication of CN103189814B publication Critical patent/CN103189814B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G06F1/206—Cooling means comprising thermal management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/20—Cooling means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

公开一种用于处理节点的按节点热控制的装置和方法。该装置包括多个处理节点，并且还包括功耗管理单元，该功耗管理单元配置成响应于接收到第一检测的温度大于第一温度阈值的指示而对多个处理节点的至少其中之一设置第一频率限度，其中第一检测的温度与多个处理节点的该其中之一关联。该功耗管理单元还配置成响应于接收到第二温度大于第二温度阈值的指示而对多个处理节点中的每一个设置第二频率限度。

Description

用于处理节点的热控制的方法和装置
技术领域
本发明涉及集成电路，更具体地来说，涉及集成电路的热控制。
现有技术的描述
在设计处理器或其他类型的集成电路（IC）过程中，必须考虑许多因素。通常，将如性能的因素与如功耗的其他因素进行平衡。影响许多IC的设计的另一个因素是热输出。许多IC可能在工作过程中产生大量的热。任其发展，IC工作期间产生的热可能导致损坏或完全失效。
为了防止热相关的损坏，许多IC采用某种形式的热控制装置。在多种实施例中，IC中的热控制装置可以包括位于多个不同位置处的一个或多个温度传感器和控制单元。该控制单元可以从多个不同传感器接收温度指示，并将这些指示与一个或多个温度阈值比较。在从这些温度传感器的其中之一报告的温度超过阈值的情况下，可以缩减IC的工作以防止进一步的温度增加。缩减IC的性能可以通过减小对其提供的供电电压、降低时钟频率、二者兼有或通过某种其他方法（例如，减少、限制或重新分配IC的工作负荷）来实现。可以将IC保持在缩减的性能状态，直到温度下降到阈值以下并且在此后额外地持续一段时间为止。
降低性能所处的温度阈值可以基于称为热设计功耗（TDP）的参数，可以将其定义为在不超过IC本身的指定最大温度的前提下IC（或其散热系统）可消散的功耗值。TDP可以基于指定的周围温度来设置。例如，可以对应于35°C的周围温度来指定IC的TDP。即，可以允许功耗最大达到导致35°C的周围温度（例如，室内温度）下导致过热（由指定的最大IC温度来确定）的量值。由此可以将最大温度指定为IC晶片上TDP不再能够被消散的温度。可以在达到此温度时降低功耗并由此降低性能。
本发明公开的实施例的概述
公开一种用于处理节点的按节点热控制的装置和方法。在一个实施例中，一种系统包括多个处理节点。该系统还包括功耗管理单元，该功耗管理单元配置成响应于接收到第一检测的温度大于或等于第一温度阈值的指示而对多个处理节点的至少其中之一设置第一频率限度，其中第一温度阈值与多个处理节点的该其中之一关联。该功耗管理单元还配置成响应于接收到第二温度大于第二温度阈值的指示而对多个处理节点中的每一个设置第二频率限度。
在一个实施例中，一种用于处理节点的按节点热控制的方法包括响应于接收到第一检测的温度大于或等于第一温度阈值的指示而对多个处理节点的至少其中之一设置第一频率限度，其中第一检测的温度与多个处理节点的该其中之一关联。该方法还包括响应于接收到第二温度大于第二温度阈值的指示而对多个处理节点中的每一个设置第二频率限度。
附图简介
当阅读下文详细描述以及参考附图时，本发明的其他方面将变得显而易见，在附图中：
图1是集成电路（IC）芯片上系统（SOC）的一个实施例的框图；
图2是包括热控制单元的多核处理器的一个实施例的框图；
图3A是图示多核处理器的一个实施例的第一情况中的热设计功耗分配的框图；
图3B是图示多核处理器的一个实施例的第二情况中的热设计功耗分配的框图；
图3C是图示多核处理器的一个实施例的第三情况中的热设计功耗分配的框图；
图3D是图示多核处理器的一个实施例的第四情况中的热设计功耗分配的框图；
图3E是图示多核处理器的一个实施例的第四情况中的热设计功耗分配的框图；
图3F是图示多核处理器的一个实施例的第五情况中的热设计功耗分配的框图；
图4是图示多核处理器的一个实施例的两个不同场景下可利用的最大核功耗的曲线图；
图5是基于各个核的热设计功耗（TDP）对处理器核提升性能的一个方法实施例的流程图；
图6是用于兼有地使用按节点热控制和全局热控制的一个方法实施例的流程图；以及
图7是包括描述包括功耗管理单元的电路实施例的数据结构的计算机可读介质的一个实施例的框图。
本发明易于设想多种修改和替代形式，而附图中通过举例形式输出其特定实施例，并将在本文中详细地进行描述这些特定实施例。但是应该理解，附图以及对其的描述无意将本发明限制于所公开的特定形式，相反，本发明应涵盖落在权利要求书定义的本发明的精神和范围内的所有修改、等效物和替代。
具体实施方式
概述
现在将更详细地公开一种用于多核处理器的按节点热控制（PNTC）的方法和装置。虽然论述针对具有多个处理器核的处理器（可以包括图形处理单元），但是本文论述的多种方法和装置实施例可以更广泛地应用于具有多个功能单元的任何集成电路（IC）。相应地，本文多种方法和装置实施例的论述旨在为示范性的而不是限制性的。出于本文发明公开的目的，处理节点可以定义为执行处理的任何类型的功能单元，如通用计算机处理器的处理器核、图形处理单元或其他类型的处理电路。再者，本文论述的方法和装置可以应用于在相同IC晶片上具有多个不同类型的处理节点的IC。
使用PNTC可以使处理器或其他IC的每瓦性能比专一地使用全局应用的硬件热控制（HTC）大。例如，处理器可以设计成具有基于35°C的周围温度的总体上用于IC的全局热设计功耗（TDP）限度。即，当晶片上温度达到预定温度阈值时，可能达到TDP限度。可以通过操作使用基于例如28°C的周围温度的TDP限度的处理器来实现更高的性能。其原因是，由于在较低周围温度下周围空气将比在35°C的较高周围温度下以更高速率消散热量，所以处理器需要在更高时钟频率和/或工作电压下工作才能在28°C的环境条件中达到预定温度阈值。相应地，可以基于较低周围温度条件来设置局部（例如，按核）TDP限度。再者，局部TDP限度可以在工作过程中进行改变。例如，当一个或多个其他处理器核处于非活动状态时，可以提高活动的处理器核的局部TDP限度。出于本发明公开的目的，可以将全局TDP限度定义为总体上应用于IC的限度，定义为对IC额定的功率耗散的最大量值。全局TDP限度对于给定IC设计可以是固定的。局部TDP限度可以定义为基于按核或按节点应用于处理器节点/核的TDP限度，包括应用于处理器核、图形处理单元或可以产生大量热的任何其他功能单元。再者，给定处理节点的局部TDP限度可以基于其他处理节点的状态来进行改变。
出于本发明公开的目的，可以将工作点定义为时钟频率，并且工作点还可以包括工作电压（例如提供到功能单元的供电电压）。提高给定功能单元的工作点可以定义为提高提供到该单元的时钟信号的频率，并且还可以包括提高其工作电压。相似地，降低给定功能单元的工作点可以定义为降低时钟频率，并且还可以包括降低工作电压。限制工作点可以对于一组特定条件定义为将时钟频率和/或工作电压限于指定的最大值（但是对于所有条件不一定均定义最大限度）。由此，当对于特定处理节点限制工作点时，该处理节点可以在最大达到针对当前一组条件指定的值的时钟频率和工作电压下工作，但是也可以在小于这些指定的值的时钟频率和工作电压值下工作。
使用PNTC，可以将阈值温度设为稍微低于用于确定何时达到全局TDP限度的温度阈值。例如，如果全局TDP限度的阈值温度是100°C，则用于确定何时达到局部TDP限度的温度阈值可以是96°C。可以监视每个处理器核的温度，并且如果给定的核的温度达到此限度，则可以按第一量值节制该给定的核。例如，在符合高级配置和电源接口（ACPI）规范的实施例中，可以将核节制于P0状态的时钟频率的90%（例如，P0状态时钟处在2.0GHz，核被节制于1.8GHz）。除了节制时钟频率外，还可以对至少给定的核执行对应的工作电压降低（例如，如果在P0状态下工作，则将电压从1.1伏降低到1.0伏）。在一些实施例中，也可以将其他处理器核的工作点限制于此工作点，虽然对于其他核不更改工作点的其他实施例也是可能的且可设想的。在响应于一个核达到局部温度阈值而限制所有核的工作点的实施例中，一般来说，如果其他核在例如P0状态或高工作点下工作，则也可以节制其他核。再者，在一些实施例中，可以将一些处理器核耦合到单独且唯一的电压层面（voltage plane），并由此可以独立于其他处理器核来控制这些处理器核的工作电压。在其他实施例中，处理器核可共享电压层面，其中基于具有最高局部TDP限度的处理器核的工作点来设置工作电压。
如果在节制之后给定的核的温度持续上升，则可以进行全局节制（HTC），其中将全部处理器核节制于第二工作点限度。更具体地来说，这可能出现在处理器的IC晶片上任何点处的温度达到与全局TDP限度对应的全局阈值温度时。当出现此情况时，所有处理器核的时钟频率均可能通过节制而经历显著降低，同时工作电压也相应地降低。例如，在一个符合ACPI的实施例中，可以节制处理器核，使得其时钟频率被限制于1.0GHz（其中在本实施例中，2.0GHz是P0状态的时钟频率）即被限制于P3状态。相似地，还可以降低工作电压，使得对所有核限制工作电压。
给定的处理器核的局部TDP限度可以是可变化的，并且可以根据其他处理器核的状态来提高或降低。例如，在四核处理器中，当将两个核进行电源门控（例如，断电）时，而第三核处于休眠状态，可以提高余下核的TDP限度，因为其他核可以消散此核产生的一些热。因为核局部TDP限度可以基于较低的周围温度（例如28°C相对于全局TDP限度的35°C），所以可以将其提高如到使得可以超频（即以高于指定频率的频率运行其对应的时钟信号）的点。例如，在P0状态中的时钟频率是2.0GHz（且由此为最大指定的时钟频率）的一个符合ACPI的实施例中，可以将具有高局部TDP限度的核设定时钟在大于2.0GHz的频率处（例如在3.6GHz处）。这可以对于一些处理工作负荷（具体来说是计算约束（compute-bounded）的那些处理工作负荷）产生较大的性能。计算约束的工作负荷可以定义为计算密集同时对主存储器的访问不频繁（如果有的话）的处理工作负荷。但是，注意，即使对于给定处理器核由于高局部TDP限度而允许超频，并非在所有情况中都一定要执行。例如，如果处理器工作负荷是存储器约束的（即，执行频繁的存储器访问而导致对应的管线停滞的情况），超频通常不提供任何性能增益。相应地，如果处理存储器约束的工作负荷，则仍然可以在较低时钟频率下运行具有高局部TDP限度的处理器核。
具有功耗管理单元的处理器
图1是耦合到存储器的集成电路（IC）的一个实施例的框图。在本示例中，IC2和存储器6连同显示器3和显示器存储器300形成计算机系统10的至少一部分。在所示实施例中，IC2是具有多个处理节点11（例如，11-1、11-2等）的处理器。注意，本文要描述的方法可以应用于其他布置，如在单独且唯一的IC晶片上实现多个处理器（其可以是单核或多核处理器）的多处理器计算机系统。在多核实施例中，处理节点11可以彼此完全相同（即，同质性多核）或一个或多个处理节点11可以是与其他处理节点不同（即，异质性多核）。
处理节点11可以各包括一个或多个执行单元、高速缓存存储器、调度器、分支预测电路等。再者，每个处理节点11可以配置成断言对访问存储器6的请求，存储器6可以具有如计算机系统10的主存储器那样的功能。此类请求可以包括读请求和/或写请求，并且最初可以由北桥12从相应的处理器核11接收此类请求。在所示实施例中，可以经由存储器控制器18路由访问存储器6的请求。
在所示实施例中，将每个处理器核11耦合到北桥12。北桥12可以对每个处理节点11提供范围广泛的接口功能，包括至存储器和至多种外设的接口。除了耦合到每个处理节点11外，北桥12还耦合到输入/输出（I/O）接口13、图形处理单元（GPU）14、存储器控制器18、锁相环（PLL）4和调压器5。在一些实施例中，还可以包括另外的功能单元。北桥12可以用作计算机系统10中的活动、处理节点11、存储器6（经由存储器控制器18）、显示器3（经由GPU14）和各种外设（经由I/O接口13）之间的通信的路由选择和协调的通信集线器。
I/O接口13可以具有如计算机系统10中的南桥装置那样的功能。可以将多个不同类型的外设总线耦合到I/O接口13。在此特定示例中，总线类型包括外设组件互连（PCI）总线、扩充的PCI（PCI-X）、PCIE（PCI Express）总线、千兆位以太网（GBE）总线和通用串行总线（USB）。但是，这些总线类型是示范性的，并且还可以将许多其他总线类型耦合到I/O接口13。可以将外设装置耦合到外设总线的其中一些或全部总线。此类外设装置包括（但不限于）键盘、鼠标、打印机、扫描仪、游戏杆或其他类型的游戏控制器、媒体记录装置、外部存储装置、网络接口卡等。可经由对应的外设总线耦合到I/O单元13的外设装置的至少其中一些可以使用直接存储器访问（DMA）来断言存储器访问请求。可以经由I/O接口13将这些请求（可以包括读和写请求）送达到北桥12，并且可以将其路由到存储器控制器18。
GPU14可以执行计算机系统10的视频处理功能。GPU14执行的视频处理功能可以包括基本视频渲染，以及3-D图形和其他类型的复杂图形功能。可以输出GPU14处理的视频信息以在显示器3上显示，显示器3可以是多种不同类型的显示单元之一。显示器3可以实现为平板液晶显示器（LCD）、发光二极管（LED）显示器、等离子显示器、阴极射线管（CRT）显示器或任何其他适合类型。
在所示实施例中，GPU14可以包括可存储用于显示处理的数据的显示缓存器。可以经由存储器控制器18和北桥12从存储器6读取用于显示处理的数据。相应地，GPU14可以配置成用于存储器6的直接存储器访问（DMA），以用于更新帧和填充显示缓存器。
在所示实施例中，北桥12包括功耗管理单元20，功耗管理单元20配置成基于每个处理节点11的相应活动级别或工作负荷来管理其功耗，正如下文将进一步详细地论述的。此外，在多核（或多处理器）实施例中，功耗管理单元20可以彼此独立地设置各个处理节点11的工作点。由此，第一处理器核11可以在第一工作点下工作，而第二处理器核11可以在不同于第一工作点的第二工作点下工作。因为GPU14可以消耗大量功率（并产生大量热），所以也可以采用与处理节点11的工作点相同的方式由功耗管理单元20来控制其相应工作点。相应地，下文对于设置局部TDP限度和控制处理节点11中给定处理节点11的工作点的论述也可以应用于GPU14。
所示实施例中的功耗管理单元20也包括热控制单元21。可以至少部分地基于热控制单元21执行的操作来执行由功耗管理单元20设置工作点。在一个实施例中，热控制单元21可以监视从每个处理节点11（以及从图形处理单元14，下文将予以论述）接收的温度信息，以便确定IC2是否在全局TDP功耗限度（下文称为全局功耗限度）内工作。再者，热控制单元21还可以设置和改变每个处理核11的局部TDP限度（下文称为局部功耗限度）。例如，在具有四个处理节点11的实施例中，如果所有四个处理节点11均处于活动状态并处理工作负荷，则可以将它们相应的局部功耗限度设为相同的值。但是，如果两个处理节点11处于活动状态而其他两个处于空闲状态，则可以提高活动节点的局部功耗限度，同时可以相应地降低空闲节点的局部功耗限度。在这两种情况以及其他情况中，处理节点11的局部功耗限度可以设为使得全局功耗限度不会被超过。
热控制单元21还可以从每个处理节点11接收温度信息。接收的温度信息可以用于确定处理节点11是否在其相应的局部功耗限度内工作。例如，热控制单元21可以将给定处理器核11的报告的温度与基于其当前局部功耗限度的温度阈值比较。如果该温度大于或等于阈值温度，则功耗管理单元20可以通过对报告处理器核11执行受限的节制来予以响应。受限的节制可以包括报告处理器核11的工作时钟频率的小的降低，并且还可以包括受限的电压降低。可以将该处理器核11的工作点限制持续此后至少到温度下降到阈值以下为止的时间。可以对此温度能够持续额外的时间，以使额外的热能够被消散，然后才移除该工作点限制。
在一些实施例中，可以在按节点的基础上执行工作点的限制，这仅应用于其中温度超过阈值的处理器核11。在其他实施例中，可以将所有处理节点11限制于超过温度阈值的处理器核11的相同工作点。可以通过限制提供到处理节点11的时钟信号的频率来限制工作点。可以通过限制提供到处理节点11的工作电压来实现工作点的进一步限制。
热控制单元21还可以配置成确定总体上IC2是否在全局功耗限度内工作。除了从处理节点11接收温度信息外，热控制单元21可以从每个其他功能单元接收温度信息，以及从其他实施例中可能存在的其他功能单元接收温度信息。如果来自任何功能单元（或来自IC2上的任何点）的温度读数超过第二温度阈值，则功耗管理单元20可以通过全局地节制IC2来予以响应。全局地节制可以通过对每个处理节点11显著降低时钟频率来定义，并且还可以应用于IC2的其他功能单元。再者，还可以显著降低每个处理器核11的工作电压。可以限制全局节制之后的所有处理节点11的工作点，至少直到报告到热控制单元21的所有温度都低于第二阈值为止，并且可以将其限制持续此后指定的时间以使得IC2能够进一步冷却下来。
在所示实施例中，IC2包括被耦合以接收系统时钟信号的锁相环（PLL）4。PLL4可以将对应的时钟信号分发到每个处理节点11和分发到GPU14。在本实施例中，每个处理节点11和GPU14接收的时钟信号是彼此独立的。再者，本实施例中的PLL4配置成彼此独立地个别控制和改变提供到处理节点11中的相应处理节点的每个时钟信号的频率。PLL4也可以独立于处理节点11控制和改变提供到GPU14的时钟信号的频率。正如下文将进一步详细论述的，可以根据可变局部功耗限度、从其报告的温度值和对其施加的性能要求来提高或降低处理节点11中的任何给定处理节点接收的时钟信号的频率。可从PLL4输出时钟信号所在的多种频率可以对应于每个处理节点11的不同工作点。相应地，可以通过更改其分别接收的时钟信号的频率来使处理节点11中的一个特定处理节点的工作点的改变生效。
在改变一个或多个处理节点11的相应工作点包括更改一个或多个相应时钟频率的情况中，功耗管理单元20可以更改提供到PLL4的数字信号SetF[M:0]的状态。这组数字信号可以包含用于设置耦合到PLL4的每个功能单元的时钟频率的信息。响应于这些信号的更改，PLL4可以更改所影响的功能单元的时钟频率。
在所示实施例中，IC2还包括调压器5。在其他实施例中，调压器5可以从IC2单独实现。调压器5可以向每个处理节点11提供工作电压（或供电电压）。在一些实施例中，调压器5可以提供可根据具体工作点改变的工作电压（例如，为获得较大的性能将其提高，为获得较大的功耗节省将其降低）。在一些实施例中，每个处理节点11可以共享电压层面。由此，这样的实施例中的每个处理器核11在与处理节点11中的其他处理节点相同的电压下工作。在另一个实施例中，不共享电压层面，并且由此每个处理器核11接收的供电电压可以独立于处理节点11中的其他处理节点接收的相应供电电压来进行设置和调整。由此，在具有非共享电压层面的实施例中，可以选择性地将包括工作电压调整的工作点调整独立于其他处理器核11应用于每个处理器核11。在更改工作点包括更改一个或多个处理节点11的工作电压的情况中，功耗管理单元20可以更改提供到调压器5的数字信号SetV[M:0]的状态。响应于信号SetV[M:0]的更改，调压器5可以调整提供到处理节点11中所影响的处理节点的工作电压。在一些实施例中，GPU14可以与一个或多个处理节点11共享电压层面，同时其他节点中具有其自己的电压层面，并且还可以具有其相应调整的供电电压。
如上文提到的，每个处理节点11的工作点可以基于报告的温度、可变的局部功耗限度和固定的全局功耗限度来进行设置或限制。此外，每个处理节点11的工作点还可以根据相应的活动级别（例如，处理工作负荷）来进行设置。在所示实施例中，功耗管理单元20可以接收指示每个处理节点11的活动级别的信息，并且可以在局部和全局功耗限度内相应地设置工作点。功耗管理单元20还可以基于工作负荷的具体类型来设置给定处理节点的工作点。一般来说，可以将执行计算约束的工作负荷的处理器核11设置为较高的工作点，或当执行存储器约束的工作负荷时可以将其设置为较低的工作点。对于既非计算约束也非存储器约束的工作负荷，可以将处理器核11设置为中间工作点。活动级别和工作负荷的类型可以由功耗管理单元20基于多种度量（如每秒提交的指令数、存储器访问请求数、高速缓存命中/脱靶数、管线停滞次数、分支误预测数、已发出的指令数、已执行的指令数等）来确定。
正如先前提到的，处理器核11的工作点可以由至少时钟频率来定义，并且还可以由工作电压来定义。一般来说，转变到“较高”的工作点可以通过提高所影响的处理器核11的时钟频率来定义。转变到较高的工作点还可以包括提高其工作电压。相似地，转变到“较低”的工作点可以通过降低所影响的处理器核11的时钟频率来定义。在转变到较低工作点的定义中还可以包括降低提供到所影响的处理器核11的工作电压。
在一个实施例中，工作点可以对应于高级配置和电源接口（ACPI）规范的性能状态（下文称为“P状态”）。下表1列出了使用ACPI标准实现的一个实施例的P状态。
P状态索引 频率 电压
P0 2GHz 1.1V
P1 1.8GHz 1.0V
P2 1.5GHz 0.9V
P3 1GHz 0.85V
P4 800MHz 0.8V
表1
在符合ACPI的处理器在称为C0的非空闲状态下工作时，可以应用上表1中列出的P状态。对于与上表1对应的实施例，P状态P0是最高工作点，具有2GHz的时钟频率以及1.1伏的工作电压。在一个实施例中，功耗管理单元20可以在当前局部功耗限度允许时响应于高活动级别而促使处理器核11在P状态P0下工作。对于计算约束的处理工作负荷，可以采用P状态P0下的工作。计算约束的工作负荷可能是时间敏感和计算密集的，从而需要很少（如果有的话）的存储器访问。可能需要在可能的最短时间内执行工作负荷以保持最大性能同时还使得能够更快速地返回到与较低功耗相对应的空闲状态。因此，可以在P状态P0下执行具有高活动级别的计算约束的工作负荷，这样可使得能够更快速地完成。
P状态P4是本具体实施例中的最低工作点，其具有800MHz的时钟频率和0.8V的工作电压。功耗管理单元20可以响应于低活动级别而促使处理器核11在P状态P4下工作，即使较高P状态落在当前局部功耗限度内。可以将P状态P4配合存储器约束的工作负荷以及非时间敏感（或频率敏感）的其他任务来使用。存储器约束的工作负荷是包括频繁访问系统存储器的工作负荷。因为存储器访问涉及大的时延（与不访问存储器的指令的执行时间相比），所以减小用于存储器约束的工作负荷的时钟频率可能具有最小的性能影响且节省功耗，节省功耗可以提高系统的每瓦性能度量。
如果检测到的活动级别大于低活动阈值且小于高活动阈值，则可以在OS、其他软件、固件和/或其他硬件的指引下将对应处理器核11的工作设置为P状态P1、P2、P3中的任一个，这取决于特定实施例并且只要这些P状态下的操作落在当前局部功耗限度内即可。
注意，表1中列出的P状态是一组示范工作点。使用具有不同时钟频率和工作电压的工作点的实施例是可能且可设想的。再者，如上文先前提到的，一些实施例可以对于处理节点11采用共享的电压层面，并且由此可以基于时钟频率来定义这些节点的相应的工作点。在一些实施例中，每个处理节点的工作电压可以保持固定，而在另一些实施例中，可以同时对所有处理节点11调整工作电压。还要注意，上表1中作为P状态列出的工作点也可以配合非ACPI实施例来采用。
再者，甚至在ACPI实施例中，当采用PNTC时，上文列出的工作点也可能是非全部涵盖的。更具体地来说，在一些情况中，当对于处理工作负荷适合且当前局部功耗限度允许时，可以对给定处理器核11应用超过P0状态的性能提升。例如，考虑处理节点11中给定的处理节点正在执行计算约束的工作负荷而其余处理节点11处于空闲状态时的情况。在这种情况中，可以降低空闲处理节点的局部功耗限度，同时可以提高活动处理器核11的局部功耗限度。局部功耗限度的提高由此可以使得能够实现活动处理器核11的超频。相应地，因为本示例中活动处理器核11正在执行计算约束的工作负荷，所以可以将提供到该处理器核的时钟信号的频率提高到大于P0状态的频率的值。这样进而可使得能够更快速地执行计算约束的工作负荷，并且在周围温度足够低的情况下，可以在允许IC2保持在全局功耗限度内的同时来执行。再者，如果周围温度小于局部功耗限度所基于的值，则将活动处理器核11超频可使得能够在不可能节制的情况下更快速地执行计算约束的工作负荷。这种类型的决定性性能可以在低的周围温度环境中产生更高的每瓦性能。
全局和局部热设计功耗（TDP）
图2是包括热控制单元的多核处理器的一个实施例的框图。更具体来说，图2图示多种处理节点11、GPU14和热控制单元21之间的功能关系。图2还包括图示基于局部功耗限度（可以是可变的且在个别的基础上应用于功能单元）和全局功耗限度（可以是固定的且总体上应用于IC）的系统响应的差异的图。
在所示实施例中，IC2包括各耦合到功耗管理单元20的热控制单元21的四个处理核11（即，核11-1至11-4）和GPU14。每个处理核11和GPU14可以占据IC2的晶片区域的某个部分。再者，所示实施例中的每个处理核11和GPU14包括一个或多个传感器19，每个传感器19配置成感测其相应单元内的温度。在一些实施例中，可以将传感器19的多个实例置于IC晶片上实现每个功能单元的区域上的多个不同位置中。在一些实施例中，可以耦合每个传感器19以将相应感测的温度报告到热控制单元21。在其他实施例中，每个功能单元可以配置成仅报告对于该功能单元的最高测量温度。
传感器19可以采用多种方式来实现。在一个实施例中，传感器19可以作为基于环形振荡器的温度传感器来实现。在此类温度中的环形振荡器可以输出具有某个频率的信号，且该频率随着温度升高而升高，且反之亦然。输出与测量的温度成比例的电压或电流的温度传感器也是可能的且可设想的。在另一个实施例中，可以从其他信息（如执行的代码流或工作期间生成的信号）来推测温度值。
热控制单元21可以将从每个功能单元接收到的温度与第一温度阈值和第二温度阈值比较，如图2中框图附带的图所示。第一温度阈值可以在基于每个节点执行热控制（PNTC）时使用，而第二温度阈值可以在基于全局执行热控制（HTC）时使用。在所示实施例中，第一温度阈值小于第二温度阈值。第一和第二温度阈值的示例值分别是96°C和100°C。再者，第一温度阈值可以基于第一周围温度（例如，28°C）和最大局部功耗限度。第二温度阈值可以基于第二周围温度（例如，35°C）和全局功耗限度。大于第一温度阈值的温度读数可指示报告处理核11超过其局部功耗限度。大于第二温度阈值的温度读数可指示总体上IC2超过其全局功耗限度。
在所示实施例中，如果处理核11中的给定的处理核报告等于或大于第一阈值温度的温度，则可以节制该报告处理器核11。更具体地来说，可以响应于热控制单元21确定其（报告处理器核11）温度大于或等于第一温度阈值而将报告处理器核11的时钟频率降低到指定的水平。在一个符合ACPI的实施例中，可以将至少报告处理器核11的时钟频率降低到P0状态的频率的90%。再者，可以将报告处理器核11的时钟频率限制于此工作点，至少直到其对应报告的温度落在第一阈值以下为止，并且可以就此保持额外的一段时间以便能够达到额外冷却。
在一些实施例中，还可以响应于一个处理器核11报告大于或等于第一温度阈值的温度而在工作点上将处理器核11中处于活动状态的其他处理器核限制在P0状态的频率的90%。其中在一个特定处理器核11报告大于或等于第一温度阈值的温度时，不在工作点上限制其他活动处理器核11的实施例是可能的且可设想的。
在所示实施例中，如果热控制单元21从任何处理器核接收到等于或大于第二温度阈值的报告的温度值，则功耗管理单元20可以通过全局地节制所有活动的处理器核11来予以响应。在一个符合ACPI的实施例中，如附带的图所示，可以将活动处理器核11的时钟频率节制到P0状态的频率的50%。已经在比P0状态的50%的时钟频率小的时钟频率下工作的活动处理器核11可以继续与先前一样工作。但是，所有处理器核11可被限制于其中时钟频率不大于P0状态的时钟频率的50%的工作点。
除了响应于报告的温度满足或超过第二温度阈值而限制时钟频率外，还可以限制每个处理器核11的工作电压。再次参考表1，对于该具体实施例，为P0状态的频率的50%的时钟频率对应于P3状态。表1中的P3状态下的工作电压是0.85伏（对于P0状态为1.1伏）。相应地，在分离电压层面的实施例（即，每个处理核11具有各自的电压层面）中，可以响应于热控制单元21确定报告的温度读数处于或高于第二温度阈值而将在高于P3状态的电压的电压下工作的任何处理器核11的工作电压降低到0.85伏。在共享电压层面的实施例（即，所有处理器核11共享相同的电压层面）中，可以将所有处理核11的工作电压设置为P3状态的电压。在其他实施例中可以进行相似的工作电压调整，而不考虑这些实施例是否符合ACPI，并且不考虑处理器核11是采用共享的电压层面还是单独的电压层面。
还要注意，本文描述的对处理器核11执行的工作点的节制动作和限制也可以应用于GPU14。
使用按节点的热控制的局部TDP分布
图3A-3F是图示采用PNTC的处理器实施例中的多种情况的热设计功耗分配的框图。更具体地来说，图3A-3F图示每个核处于活动或空闲的多种状态之一时多个不同处理器核11的局部功耗限度分布。要注意，处理器核11中的给定处理器核的空闲可以包括时钟门控状态（即，其中抑制保持通过时钟信号将功耗应用于核）以及电源门控状态（即，不向核提供时钟信号且从其移除功耗时）。
要注意，图3A-3F的示例不包括对GPU14指定的局部功耗限度。但是，要注意，图3A-3F是出于说明性目的给出的，并且在多种实施例中，可以使用与本文论述的原理相同的原理指定和更改GPU（如GPU14）的局部功耗限度。
在图3A中，所有处理器核11是活动的并且在执行处理工作负荷。在所示实施例中，全局功耗限度是40瓦。因为在本实施例中四处理器核11中的每一个都处于活动状态，所以热控制单元21可以对每一个指定10瓦的局部功耗限度，从而均匀地分布局部功耗限度。如果所示实施例是与上表1中给出的数字相符的符合ACPI的实施例，则任何处理器核11的最大时钟频率可以是2.0GHz，虽然可能允许间歇性地提升到最高3.2GHz。使用28°C的示范数字作为局部功耗限度值所基于的周围温度，每个处理器核11可以在2.0GHz下工作，对于其中周围温度小于28°C的环境伴以确定性可重复方式间歇性地提升到3.2GHz。如果周围温度大于28°C，则图3A所示的配置仍可能被允许，虽然可能发生某种节制（例如，如参考图2描述的那样）。
在图3B中，处理核11中的两个处理核空闲，而其余两个处于活动状态。可以对本示例中的空闲处理器核进行时钟门控（即，抑制发往这些核的时钟信号），但是不对其进行电源门控。相应地，可以将这些活动的核的局部功耗限度设置在每个15瓦。两个活动处理器核11的15瓦局部功耗限度可以使得能够通过对这些核超频来实现性能提升。在此具体示例中，两个活动处理器核11的每一个处理器核可以在最大3.2GHz的时钟频率下工作。在低周围环境（例如，对于本文论述的示范实施例，小于28°C）中，可以在无需因超过局部或全局功耗限度而进行节制的情况下实现两个活动核的工作。在更高的周围温度实施例（例如，在示范实施例中28°C或以上）中，活动处理器核11的其中之一或二者在3.2GHz下工作可导致某种节制。
要注意，即使在对于活动处理器核11允许性能提升时，工作的实际时钟频率也仍可以根据其处理工作负荷而定。例如，如果在图3B的示例中活动处理器核的处理工作负荷是计算约束的，则时钟频率可以提高到3.2GHz。但是，如果图3B的示例中活动处理器核11的处理工作负荷是存储器约束的（且由此对于核时钟频率不敏感），则该核可以按显著更低的时钟频率来工作，因为在此情况中提高时钟频率将不会促成任何可感知的性能增益。
至于时钟门控的处理器核，如果发生导致这些核的其中之一或二者进入活动状态的事件，则每个处理器核的5瓦局部功耗限度可以提供功耗余量。再者，两个空闲处理器核11可相对于两个活动核充当散热器。在一些实施例中，对不同处理器核11指定局部功耗限度可以根据实现这些核所在的IC晶片上的几何布局而定。例如，如果活动核在物理位置上邻近空闲核，则其局部功耗限度可大于其在物理位置上邻近另一个活动核的时候。
在图3C的示例中，这些处理器核11中的三个处理器核处于空闲（时钟门控）状态，而一个处理器核11处于活动状态。在此情况中，可以对活动处理器核11指定19瓦的局部功耗限度，并且可以将其超频到最大3.6GHz的频率。在3.6GHz的时钟频率下，活动处理器核11可以在其针对指定的值（例如，上文提到的28°C值）以下的周围温度指定的局部功耗限度内工作。在指定的值以上，在3.6GHz的时钟频率下工作可能导致活动处理器核11的某种节制。
图3D图示与图3B的情况相似的情况，其中两个处理器核11空闲，而其余两个处于活动状态。对于活动处理器核11，可以指定每个处理器核13瓦的局部功耗限度。与图3B的示例中3.2GHz的最大时钟频率相比，在本示例中，活动处理器核11可以在最大3.4GHz的时钟频率下工作。
与图3B的示例相比，本示例中局部功耗限度值之间的差异可能是由于多个不同因素中的一个或多个因素所致。一种此类因素是实现处理器核11所在的IC晶片的几何布局。例如，在图3B所示的示例中，两个活动处理器核11可以各在物理上邻近空闲处理器核11，但是彼此不邻近。相比之下，图3D的示例中的两个活动处理器核11可以彼此在物理上邻近。相应地，在图3B的示例中，活动处理器核11产生的热可比图3D的示例中更容易消散。
与图3B的示例相比，图3D的示例中对活动处理器核11的较低局部功耗限度可以提供更紧密的每个活动核11的热控制。由此，如果在具有高周围温度的环境中工作，则由于相对于图3B的局部功耗限度更低的局部功耗限度，热控制单元21可以更迅速地对活动核11执行PNTC节制（如上文参考图2论述的）。这可以使得将必须进行全局（HTC）节制（也如上文参考图2论述的）的可能性更低。
在图3E的示例中，两个处理器核11被电源门控（即，断电），另一个处理器核11空闲（时钟门控），而一个处理器核11处于活动状态。可以对此活动处理器核11指定26瓦的局部功耗限度，以及3.9GHz的最大时钟频率。要注意，在此情况中，最大功耗相加最大达35.6瓦，这小于40瓦的全局功耗限度。在空闲或电源门控的处理器核之一由于唤醒事件而进入活动状态的情况中，此差值可以提供保护带。
在图3F中，对两个处理器核11进行电源门控，而其余两个处于活动状态。在此情况中，对活动处理器核11各指定17瓦的局部功耗限度，以及3.8GHz的最大时钟频率。在此情况中，最大功耗相加最大达34.6瓦，这也小于40瓦的全局功耗限度。与图3E的示例一样，在空闲或电源门控的处理器核之一由于唤醒事件而进入活动状态的情况中，指定的局部功耗限度总量值与全局功耗限度之差可以给予保护带。
图4是图示多核处理器的一个实施例的两个不同场景下可利用的最大核功耗的图。更具体来说，图4图示相对于仅采用全局HTC的实施例使用PNTC实现的最大核功耗利用的差异。在该图的左手边上，图示为针对PNTC配置的实施例的最大核功耗。在该图的右手边上，图示为仅针对HTC配置的实施例的最大核功耗。因为应用于采用PNTC的处理器核的局部功耗限度基于比对于全局功耗限度更低的周围温度，所以在PNTC实施例中，可能在每个核的基础上消耗额外的功率。这样又可以允许进行处理器核的性能提升以利用可用的额外功率。如上文论述的，此性能提升可以通过将核时钟频率提高到超过其最高指定的工作点的最大频率（例如，提高到比表1中举例的符合ACPI的实施例中指定的最大频率大的值）来实现。以此方式提高时钟频率称为超频。如果对给定处理器核的工作负荷需求证明与超频相当的这种频率提高合理，则可以允许该处理器核比仅依赖于全局应用的HTC的实施例中可实现的更快地执行该工作负荷。
方法实施例
图5和图6图示可在为PNTC配置的多核处理器中采用的多种方法的实施例。图5是用于PNTC处理器实施例中基于局部功耗限度对处理器核提升性能的一个方法实施例的流程图。图6是用于多核处理器中兼有地使用PNTC和全局HTC的一个方法实施例的流程图。
图5的方法500开始于将一个或多个不活动处理器核置于降低的功耗状态（框502）。此降低功耗状态可以是时钟门控状态或电源门控状态。在时钟门控状态中，可以抑制时钟信号被提供到被置于降低的功耗状态的核，虽然工作电压可继续被提供。在电源门控状态中，时钟信号和工作电压均不提供到被置于降低的功耗状态的核。除了将不活动的处理器核置于降低的功耗状态外，还可以降低其相应的局部功耗限度（框504）。
保持活动的一个或多个处理器核可以各自继续以提高的局部功耗限度工作（框506）。可以响应于被置于降低的功耗状态的那些核的局部功耗限度的降低而提高其余活动的处理器核的局部功耗限度。如果对活动的核的性能需求未提高或相对较低（框508，否），则这些核可以继续在其当前工作点下工作。但是，如果对其余活动的核的性能需求提高或相对较高（框508，是），则局部功耗限度的提高可允许提高工作点以将性能最大化。在所示实施例中，这可以通过将具有高性能需求或提高的性能需求的每个活动核超频来实现（框510）。可以对计算约束的处理器工作负荷以及更普遍性地对于其性能对核时钟频率敏感的工作负荷执行超频。
超频可以在两个条件下对活动处理器核继续进行。这两个条件的第一个是，该核报告的最高温度保持小于用于PNTC的第一温度阈值（例如，参见上文图2中的图）。如果温度保持低于第一阈值（框512，否），并且该处理器工作负荷的性能需求保持足够高以证明更高的工作点是合理的（框514，是），则超频可以继续（框510）。如果从超频处理器核报告的温度满足或超过第一阈值（框512，是）或工作负荷需求下降到超频不提供性能优势的点（框514），则可以不再继续超频（框516）。在由于超过第一温度阈值（框512，是）而不继续超频的情况中，可以执行报告核的节制（如上文参考图1和图2描述的）。在一个符合ACPI的实施例中，此节制可以将报告核的工作点限制于具有P0状态的时钟频率的90%的时钟频率的点。
图5的流程图图示其所涉及的方法的一次迭代。但是，要注意，此方法可以在采用PNTC的处理器的工作期间根据需要重复多次。
图6是图示在同一个处理器上兼有地使用PNTC和HTC的流程图。在所示实施例中，方法600开始于监视为多个处理器核中每一个处理器核报告的温度（框602）。监视报告的温度可以包括将这些值与第一和第二阈值比较，如图2的图中所示的那些阈值。如果IC晶片上没有报告的温度大于或等于第一和第二阈值中的任一个（框604、否），则响应于温度读数而不执行节制或其他功耗降低动作（框616）。但是，要注意，可响应于降低的工作负荷需求而进行多个不同处理器核的相应工作点的降低。这种工作点降低可以包括性能需求降低的那些处理器核的时钟门控和电源门控。
如果从给定的核报告的温度满足或超过第一温度阈值（框604，是），但是没有核报告满足或超过第二温度阈值的温度（框606，否），则可以节制给定的核，并且可以在基于每个节点执行热控制（PNTC）时使用已限制（框608）的其工作点（例如P状态），而在基于全局执行热控制（HTC）时可使用第二温度阈值。
在一些实施例中，仅对报告核限制工作点。在其他实施例中，可以与报告核相同的方式对所有核限制工作点。再者，一些实施例可以允许工作点的部分限制。例如，在所有核之间共享电压层面的实施例中，可以将所有核的工作电压限制于指定的值（例如，图1的P0状态的工作电压的90%），而不限制非报告核的时钟频率。
如果任何报告的温度满足或超过第二阈值温度（框606，是），则可以执行核工作点的全局节制和限制（框610）。再次参考图2和表1的示例，在一个实施例中，可以将所有核的工作点限制于P0状态的时钟频率的50%，即对应于P3状态的工作点。可以类似地将工作电压限制于P3状态指定的工作电压。可以响应于报告的温度大于或等于第二温度阈值而节制在比P3状态指定的时钟频率大的时钟频率下工作的那些处理器核。在等于或小于P3状态的时钟频率和工作电压的时钟频率和工作电压下工作的那些处理器核可以继续在其相应的工作点下工作，虽然这些核可以不通过提高到比P3状态高的工作点来响应增加的工作负荷需求，同时所有核的工作点保持受限。
在降低一个处理器核（使用PNTC）或所有处理器核（使用全局应用的HTC）的工作点之后，可以继续监视温度。如果报告的温度不低于第一和第二温度阈值（框612，否），则可以继续工作点限制（框614）。如果所有温度在限度内（框612，是），则处理器核可以基于相应的性能需求和相应的局部功耗限度来工作，而不将工作点限制于小于指定的最大值的状态。
但是，要注意，在响应于报告的温度大于或等于第一或第二温度阈值之一的节制动作之后，工作点限制可以在此后持续一段时间，以便能使IC额外地冷却。由此可设想采用第三温度阈值的实施例。在此类实施例中，第三温度阈值可以小于第一温度阈值或第二温度阈值中的任一个。在采用PNTC或HTC的工作点降低之后，可以继续限制一个或多个处理核，直到一个或多个报告的温度落在第三温度阈值以下为止。例如，如果响应于报告温度超过第一温度阈值而使用PNTC在工作点上节制和/或限制单个核，则该核可以继续处于受限的工作点，直到其最大报告的温度落在第三阈值以下为止。
计算机可访问存储介质
接下来转到图7，其中示出包括表示系统10的数据库705的计算机可访问存储介质700的框图。一般来说，计算机可访问存储介质400可以包括在使用期间可被计算机访问以提供指令和/或数据给计算机的任何非瞬时性存储介质。例如，计算机可访问存储介质400可以包括诸如磁或光学介质的存储介质，如磁盘（固定或可拆除的）、磁带、CD-ROM或DVD-ROM、CD-R、CD-RW、DVD-R、DVD-RW或蓝光（Blu-Ray）。存储介质还可以包括易失性或非易失性存储器介质，如RAM（例如，同步动态RAM（SDRAM）、双数据速率（DDR、DDR2、DDR3等）SDRAM、低功耗DDR（LPDDR2等）SDRAM、Rambus DRAM（RDRAM）、静态RAM（SRAM）等）、ROM、闪存、可经由外设接口（如通用串行总线（USB）接口）访问的非易失性存储器（例如，闪存）等。存储介质可以包括微机电系统（MEMS），以及可经由通信介质（如网络和/或无线链路）访问的存储介质。
一般来说，计算机可访问存储介质700上承载的表示系统10的数据705可以是数据库或其他数据结构，该数据库或其他数据结构可以直接或间接被程序读取以及使用以制造包括系统10的硬件。例如，数据库705可以是采用高级设计语言（HDL）（如Verilog或VHDL）的硬件功能性的行为级描述或寄存器传输级（RTL）描述。该描述可以被合成工具读取，合成工具可以将描述合成以产生包含来自合成库的门列表的网表（netlist）。该网表包括也表示包含系统10的硬件的功能性的一组门。然后，可以放置和路由网表来产生描述应用于掩膜的几何形状的数据集。然后，可以在多种半导体制造步骤中使用掩膜以产生与系统10对应的一个或多个半导体电路。或者，计算机可访问存储介质700上的数据库705可以按期望是网表（具有或不具有合成库）或数据集，或图形数据系统（GDS）II数据。
虽然计算机可访问存储介质700承载系统10的表示，但是其他实施例可以按期望承载系统10的任何部分的表示，包括IC2、任何一组代理（例如，处理核11、I/O接口13、功耗管理单元20等）或代理的多个部分（例如，热控制单元21等）。
虽然本发明是参考具体实施例来描述的，但是将理解，这些实施例是说明性的并且本发明的范围并不如此受限制。对所描述的实施例的任何变化、修改、添加和改进均是可能的。这些变化、修改、添加和改进可以落在如权利要求书内详述的本发明的范围内。

Claims (30)

1.一种系统，其包括：
多个处理节点；以及
功耗管理单元，其配置成响应于接收到第一检测的温度大于第一温度阈值的指示而独立于所述多个处理节点中的其余处理节点对所述多个处理节点的其中之一设置第一频率限度，其中所述第一检测的温度与所述多个处理节点中的所述其中之一关联，并且其中所述功耗管理单元还配置成响应于接收到第二温度大于第二温度阈值的指示而对所述多个处理节点中的每一个设置第二频率限度。
2.如权利要求1所述的系统，其中所述多个处理节点中的每一个配置成在多个工作点的其中之一下工作，其中所述多个工作点中的每一个包括时钟频率和供电电压，并且其中所述功耗管理单元还配置成响应于接收到第一检测的温度大于或等于第一温度阈值的指示而对所述多个处理节点的所述其中之一设置第一工作点限度，且还配置成响应于接收到第二温度大于或等于第二温度阈值的指示而对所述多个处理节点中的每一个设置第二工作点限度。
3.如权利要求2所述的系统，其中所述第一工作点限度包括具有小于最大工作频率的第一时钟频率的工作点，并且还包括小于最大供电电压的第一供电电压。
4.如权利要求3所述的系统，其中所述第二工作点限度包括具有小于所述第一时钟频率的第二时钟频率和小于所述第一供电电压的第二供电电压的工作点。
5.如权利要求1所述的系统，其中所述第二温度大于所述第一温度。
6.如权利要求1所述的系统，其中所述第一温度阈值基于局部功耗限度，并且其中所述第二温度阈值基于全局功耗限度，其中所述局部功耗限度是可变的，且其中所述全局功耗限度是固定的。
7.如权利要求6所述的系统，其中所述功耗管理单元配置成在所述多个处理节点的至少其中之一的相应局部功耗限度大于所述多个处理节点中的所述其余处理节点的局部功耗限度的情况下促使所述多个处理节点的所述至少其中之一超频。
8.如权利要求6所述的系统，其中所述功耗管理单元配置成基于所述多个处理节点中的一个或多个附加处理节点的相应工作点设置所述多个处理节点中的给定处理节点的局部功耗限度。
9.如权利要求8所述的系统，其中所述功耗管理单元配置成响应于所述多个处理节点中的一个或多个附加节点进入空闲状态而提高所述多个处理节点中的所述给定处理节点的局部功耗限度。
10.如权利要求6所述的系统，其中所述全局功耗限度基于指定的周围温度值。
11.如权利要求1所述的系统，其中所述多个处理节点中的一个或多个处理节点是处理器核，且其中所述处理节点的至少其中之一是图形处理单元（GPU）。
12.如权利要求1所述的系统，其中所述功耗管理单元配置成彼此独立地设置所述多个处理节点中的每一个的相应工作点。
13.一种方法，其包括：
响应于接收到第一检测的温度大于第一温度阈值的指示而独立于多个处理节点中的其余处理节点的频率对所述多个处理节点的其中之一设置第一频率限度，所述第一检测的温度与所述多个处理节点的所述其中之一关联；以及
响应于接收到第二检测的温度大于第二温度阈值的指示而对所述多个处理节点中的每一个设置第二频率限度。
14.如权利要求13所述的方法，其还包括使所述多个处理节点中的每一个在多个工作点的其中之一下工作，其中所述多个工作点中的每一个包括时钟频率和供电电压，且其中所述方法还包括：
响应于所述接收到所述第一检测的温度大于或等于所述第一温度阈值的指示而对所述多个处理节点的所述其中之一设置第一工作点限度；以及
响应于所述接收到所述第二检测的温度大于或等于所述第二温度阈值的指示而对所述多个处理节点中的每一个设置第二工作点限度。
15.如权利要求14所述的方法，其中所述第一工作点限度包括具有小于最大工作频率的第一时钟频率的工作点，并且还包括小于最大供电电压的第一供电电压。
16.如权利要求15所述的方法，其中所述第二工作点限度包括具有小于所述第一时钟频率的第二时钟频率和小于所述第一供电电压的第二供电电压的工作点。
17.如权利要求13所述的方法，其中所述第二温度大于所述第一温度。
18.如权利要求13所述的方法，其中所述第一温度阈值基于局部功耗限度，并且其中所述第二温度阈值基于全局功耗限度，其中所述局部功耗限度是可变的，且其中所述全局功耗限度是固定的。
19.如权利要求18所述的方法，其还包括在所述多个处理节点的至少其中之一的相应局部TDP限度大于所述多个处理节点中的所述其余处理节点的TDP限度的情况下，将所述多个处理节点的所述至少其中之一超频。
20.如权利要求18所述的方法，其还包括基于所述多个处理节点中的一个或多个附加处理节点的相应工作点设置所述多个处理节点中的给定处理节点的局部功耗限度。
21.如权利要求20所述的方法，其还包括响应于所述多个处理节点中的一个或多个附加节点进入空闲状态而提高所述多个处理节点中的所述给定处理节点的局部功耗限度。
22.如权利要求18所述的方法，其中所述全局功耗限度基于指定的周围温度值。
23.如权利要求13所述的方法，其中所述处理节点中的一个或多个处理节点是处理器核，且其中所述处理节点的至少其中之一是图形处理单元。
24.如权利要求13所述的方法，其还包括彼此独立地设置所述多个处理节点中的每一个的相应工作点。
25.一种存储计算机系统上可执行的程序所操作的数据结构的计算机可读介质，所述程序对所述数据结构进行操作以执行用于制造包含所述数据结构描述的电路的集成电路的过程的一部分，以所述数据结构描述的所述电路包括：
多个处理节点；以及
功耗管理单元，其配置成响应于接收到第一检测的温度大于第一温度阈值的指示而独立于多个处理节点中的其余处理节点对所述多个处理节点的其中之一设置第一频率限度，其中所述第一检测的温度与所述多个处理节点的所述其中之一关联，且其中所述功耗管理单元还配置成响应于接收到第二温度大于第二温度阈值的指示而对所述多个处理节点中的每一个设置第二频率限度。
26.如权利要求25所述的计算机可读介质，其中以所述数据结构描述的所述多个处理节点中的每一个配置成在多个工作点的其中之一下工作，其中所述多个工作点中的每一个包括时钟频率和供电电压。
27.如权利要求26所述的计算机可读介质，其中第一工作点限度包括所述第一频率限度，其中所述第一频率限度下的时钟频率小于指定的最大工作频率，并且其中所述第一工作点限度还包括小于最大供电电压的第一供电电压，且其中第二工作点限度包括具有小于所述第一时钟频率的第二时钟频率和小于所述第一供电电压的第二供电电压的工作点。
28.如权利要求25所述的计算机可读介质，其中以所述数据结构描述的所述功耗管理单元配置成响应于所述多个处理节点中的一个或多个附加节点进入空闲状态而提高所述多个处理节点中的给定处理节点的局部功耗限度，并且还配置成在所述多个处理节点中的一个选定处理节点的相应局部功耗限度大于所述多个处理节点中的其余处理节点的相应局部功耗限度的情况下，促使所述多个处理节点中的所述选定处理节点超频。
29.如权利要求25所述的计算机可读介质，其中以所述数据结构描述的所述处理节点中的一个或多个处理节点是处理器核，并且其中以所述数据结构描述的所述处理节点的至少其中之一是图形处理单元（GPU）。
30.如权利要求25所述的计算机可读介质，其中所述数据结构包括如下数据类型的其中一种或多种：
HDL（高级设计语言）数据；
RTL（寄存器传输级）数据；
图形数据系统（GDS）II数据。
CN201180051646.7A 2010-10-29 2011-10-25 用于处理节点的热控制的方法和装置 Active CN103189814B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/915,361 2010-10-29
US12/915,361 US8793512B2 (en) 2010-10-29 2010-10-29 Method and apparatus for thermal control of processing nodes
PCT/US2011/057640 WO2012058202A1 (en) 2010-10-29 2011-10-25 Method and apparatus for thermal control of processing nodes

Publications (2)

Publication Number Publication Date
CN103189814A true CN103189814A (zh) 2013-07-03
CN103189814B CN103189814B (zh) 2017-06-09

Family

ID=44983699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180051646.7A Active CN103189814B (zh) 2010-10-29 2011-10-25 用于处理节点的热控制的方法和装置

Country Status (6)

Country Link
US (1) US8793512B2 (zh)
EP (1) EP2635948B1 (zh)
JP (1) JP5770300B2 (zh)
KR (1) KR101845504B1 (zh)
CN (1) CN103189814B (zh)
WO (1) WO2012058202A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105045702A (zh) * 2015-07-22 2015-11-11 Tcl移动通信科技（宁波）有限公司 一种根据芯片温度来保护芯片的方法、系统及芯片
CN105829991A (zh) * 2014-09-17 2016-08-03 联发科技股份有限公司 多处理器系统中的动态频率调节
CN106066813A (zh) * 2016-05-26 2016-11-02 努比亚技术有限公司 资源调度装置、移动终端及资源调度方法
CN106164810A (zh) * 2014-04-04 2016-11-23 英派尔科技开发有限公司 使用基于电压的功能的性能变化的指令优化
CN106537285A (zh) * 2014-08-15 2017-03-22 英特尔公司 处理器温度的平衡控制
CN106662902A (zh) * 2014-07-03 2017-05-10 高通股份有限公司 用于降低集成电路功率的多域异构工艺‑电压‑温度跟踪
CN107077175A (zh) * 2014-12-23 2017-08-18 英特尔公司 提供针对多芯片封装的热参数报告的装置和方法
CN108027414A (zh) * 2015-09-29 2018-05-11 苹果公司 片上参数测量
CN112068688A (zh) * 2020-09-09 2020-12-11 北京字节跳动网络技术有限公司 省电方法、装置、电子设备及计算机可读介质
CN112764509A (zh) * 2021-02-03 2021-05-07 北京灵汐科技有限公司 计算核、计算核温度调整方法、设备、介质、芯片和系统

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8984305B2 (en) * 2010-12-21 2015-03-17 Intel Corporation Method and apparatus to configure thermal design power in a microprocessor
US8484496B2 (en) * 2011-04-22 2013-07-09 Qualcomm Incorporated Method and system for thermal management of battery charging concurrencies in a portable computing device
US8185758B2 (en) * 2011-06-30 2012-05-22 Intel Corporation Method and system for determining an energy-efficient operating point of a platform
US8930724B2 (en) * 2011-08-17 2015-01-06 Broadcom Corporation Semiconductor device predictive dynamic thermal management
US8769316B2 (en) 2011-09-06 2014-07-01 Intel Corporation Dynamically allocating a power budget over multiple domains of a processor
US9074947B2 (en) 2011-09-28 2015-07-07 Intel Corporation Estimating temperature of a processor core in a low power state without thermal sensor information
US8954770B2 (en) 2011-09-28 2015-02-10 Intel Corporation Controlling temperature of multiple domains of a multi-domain processor using a cross domain margin
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9026815B2 (en) 2011-10-27 2015-05-05 Intel Corporation Controlling operating frequency of a core domain via a non-core domain of a multi-domain processor
US9158693B2 (en) 2011-10-31 2015-10-13 Intel Corporation Dynamically controlling cache size to maximize energy efficiency
US8943340B2 (en) 2011-10-31 2015-01-27 Intel Corporation Controlling a turbo mode frequency of a processor
US9304570B2 (en) * 2011-12-15 2016-04-05 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements
US20120095607A1 (en) * 2011-12-22 2012-04-19 Wells Ryan D Method, Apparatus, and System for Energy Efficiency and Energy Conservation Through Dynamic Management of Memory and Input/Output Subsystems
AU2011385109B2 (en) * 2011-12-29 2017-10-19 Intel Corporation Adaptive thermal throttling with user configuration capability
CN104246651B (zh) * 2012-03-29 2018-04-27 英特尔公司 平台中的动态功率限值共享
US9360909B2 (en) * 2012-04-19 2016-06-07 Intel Corporation System, method and apparatus for energy efficiency and energy conservation by configuring power management parameters during run time
US9383789B2 (en) 2012-06-21 2016-07-05 Apple Inc. Thermal control apparatus and methodology
US9218045B2 (en) * 2012-06-30 2015-12-22 Intel Corporation Operating processor element based on maximum sustainable dynamic capacitance associated with the processor
KR101975409B1 (ko) * 2012-07-26 2019-05-08 삼성전자주식회사 시스템 온 칩 및 그것의 온도 제어 방법
US9285818B2 (en) * 2012-07-26 2016-03-15 Qualcomm Incorporated Autonomous thermal controller for power management IC
US9075611B2 (en) * 2012-09-12 2015-07-07 Htc Corporation Electronic device with power management mechanism and power management method thereof
US9164931B2 (en) 2012-09-29 2015-10-20 Intel Corporation Clamping of dynamic capacitance for graphics
CN103810141A (zh) * 2012-11-09 2014-05-21 辉达公司 处理器和包括其的电路板
US9946319B2 (en) * 2012-11-20 2018-04-17 Advanced Micro Devices, Inc. Setting power-state limits based on performance coupling and thermal coupling between entities in a computing device
KR102005765B1 (ko) 2012-12-17 2019-07-31 삼성전자주식회사 시스템-온 칩과, 이의 동작 방법
DE102012112672A1 (de) * 2012-12-19 2014-06-26 Endress + Hauser Gmbh + Co. Kg Verfahren zur Stabilisierung der Taktfrequenz eines Microcontrollers
US8975954B2 (en) 2013-01-08 2015-03-10 Qualcomm Incorporated Method for performing adaptive voltage scaling (AVS) and integrated circuit configured to perform AVS
US9494996B2 (en) 2013-03-15 2016-11-15 Intel Corporation Processor having frequency of operation information for guaranteed operation under high temperature events
US9411395B2 (en) * 2013-04-18 2016-08-09 Intel Corporation Method and apparatus to control current transients in a processor
US9360906B2 (en) 2013-05-01 2016-06-07 Advanced Micro Devices, Inc. Power management for multiple compute units
US9304573B2 (en) * 2013-06-21 2016-04-05 Apple Inc. Dynamic voltage and frequency management based on active processors
US9195291B2 (en) 2013-06-21 2015-11-24 Apple Inc. Digital power estimator to control processor power consumption
US9471088B2 (en) * 2013-06-25 2016-10-18 Intel Corporation Restricting clock signal delivery in a processor
US9377836B2 (en) 2013-07-26 2016-06-28 Intel Corporation Restricting clock signal delivery based on activity in a processor
US9250910B2 (en) 2013-09-27 2016-02-02 Intel Corporation Current change mitigation policy for limiting voltage droop in graphics logic
US9389675B2 (en) * 2013-12-19 2016-07-12 International Business Machines Corporation Power management for in-memory computer systems
US9514715B2 (en) 2013-12-23 2016-12-06 Intel Corporation Graphics voltage reduction for load line optimization
KR101538458B1 (ko) 2014-01-03 2015-07-23 연세대학교 산학협력단 3차원 매니코어 프로세서를 위한 전압섬 형성 방법
US9182768B2 (en) * 2014-01-08 2015-11-10 Nvidia Corporation Voltage optimization circuit and managing voltage margins of an integrated circuit
US10067555B2 (en) * 2014-02-20 2018-09-04 Advanced Micro Devices, Inc. Control of performance levels of different types of processors via a user interface
US9606605B2 (en) 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
US9582012B2 (en) 2014-04-08 2017-02-28 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
US9671767B2 (en) 2014-05-14 2017-06-06 Advanced Micro Devices, Inc. Hybrid system and method for determining performance levels based on thermal conditions within a processor
US9652019B2 (en) * 2014-06-02 2017-05-16 Advanced Micro Devices, Inc. System and method for adjusting processor performance based on platform and ambient thermal conditions
US9811142B2 (en) 2014-09-29 2017-11-07 Apple Inc. Low energy processor for controlling operating states of a computer system
US9903764B2 (en) 2014-09-30 2018-02-27 Samsung Electronics Co., Ltd. Integrated circuit for estimating power of at least one node using temperature and a system including the same
CN105518568B (zh) 2014-12-12 2019-04-02 上海兆芯集成电路有限公司 绘图处理系统及其电源门控方法
US10216526B2 (en) * 2015-01-14 2019-02-26 Mediatek Inc. Controlling method for optimizing a processor and controlling system
US10698459B2 (en) * 2015-02-17 2020-06-30 Apple Inc. Electronic devices and method of controlling an electronic device
US9860189B2 (en) * 2015-04-30 2018-01-02 Dell Products Lp Systems and methods to enable network communications for management controllers
US10429909B2 (en) * 2015-06-01 2019-10-01 Hewlett Packard Enterprise Development Lp Managing power in a high performance computing system for resiliency and cooling
WO2017014786A1 (en) * 2015-07-23 2017-01-26 Hewlett-Packard Development Company, L.P. Power management for electronic devices
CN106407143B (zh) 2015-07-29 2020-07-31 南京中兴新软件有限责任公司 控制移动终端中cpu的热插拔操作的方法和装置
CN105159815B (zh) * 2015-09-02 2018-06-19 浪潮(北京)电子信息产业有限公司 高性能计算集群系统故障预测方法和装置
KR102324267B1 (ko) 2015-09-10 2021-11-12 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
US10120426B2 (en) 2015-12-09 2018-11-06 Research & Business Foundation Sungkyunkwan University Thermal management apparatus and method using dynamic thermal margin, and semiconductor processor device, non-volatile data storage device and access control method using the same
KR101719074B1 (ko) * 2015-12-09 2017-04-05 성균관대학교산학협력단 동적 열적 마진을 이용하는 반도체 프로세서 장치를 위한 열 관리 방법 및 장치
US10527503B2 (en) * 2016-01-08 2020-01-07 Apple Inc. Reference circuit for metrology system
US10248173B2 (en) 2016-03-31 2019-04-02 Intel Corporation Determining thermal margins in a multi-die processor
US10296067B2 (en) * 2016-04-08 2019-05-21 Qualcomm Incorporated Enhanced dynamic clock and voltage scaling (DCVS) scheme
US10359833B2 (en) 2016-06-20 2019-07-23 Qualcomm Incorporated Active-core-based performance boost
CN106163181A (zh) * 2016-07-25 2016-11-23 苏州市龙源电力科技股份有限公司 一种简易背光电气控制柜
US11231763B2 (en) * 2016-12-06 2022-01-25 Samsung Electronics Co., Ltd. Electronic device and method for controlling heat generated on surface of electronic device
CN110199242B (zh) * 2017-02-24 2023-08-29 英特尔公司 基于使用参数配置处理器的基本时钟频率
JP6872440B2 (ja) 2017-06-30 2021-05-19 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の制御方法
TWI628666B (zh) * 2017-08-10 2018-07-01 群聯電子股份有限公司 溫度控制方法、記憶體儲存裝置及記憶體控制電路單元
US10565079B2 (en) 2017-09-28 2020-02-18 Intel Corporation Determination of idle power state
CN108509018B (zh) * 2018-03-27 2021-02-19 联想(北京)有限公司 一种控制方法及电子设备、存储介质
US11216276B2 (en) * 2018-12-27 2022-01-04 Intel Corporation Controlling power state demotion in a processor
CN113366409A (zh) * 2019-01-08 2021-09-07 惠普发展公司，有限责任合伙企业 稳定处理设备的性能
US11140243B1 (en) * 2019-03-30 2021-10-05 Snap Inc. Thermal state inference based frequency scaling
US11442513B1 (en) 2019-04-16 2022-09-13 Snap Inc. Configuration management based on thermal state
US11175709B2 (en) * 2019-08-26 2021-11-16 Intel Corporation Per chiplet thermal control in a disaggregated multi-chiplet system
US11366506B2 (en) 2019-11-22 2022-06-21 Intel Corporation System, apparatus and method for globally aware reactive local power control in a processor
US11106267B2 (en) * 2019-11-27 2021-08-31 Amazon Technologies, Inc. Dynamic processor core frequency adjustment
US11347198B2 (en) 2020-09-04 2022-05-31 Apple Inc. Adaptive thermal control system
US11822399B2 (en) 2021-07-28 2023-11-21 Apple Inc. Temperature control loop for integrated circuit
EP4137913A1 (en) * 2021-08-17 2023-02-22 Axis AB Power management in processing circuitry which implements a neural network

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060161375A1 (en) * 2004-12-30 2006-07-20 Allen Duberstein Optimizing processing speed based on measured temperatures
TW200945188A (en) * 2008-03-11 2009-11-01 Advanced Micro Devices Inc Automatic processor overclocking
US20100073068A1 (en) * 2008-09-22 2010-03-25 Hanwoo Cho Functional block level thermal control

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6172611B1 (en) 1998-10-19 2001-01-09 Telcom Semiconductor, Inc. Independent hardware thermal sensing and monitoring
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7562234B2 (en) 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control
US7263457B2 (en) * 2006-01-03 2007-08-28 Advanced Micro Devices, Inc. System and method for operating components of an integrated circuit at independent frequencies and/or voltages
US7552346B2 (en) 2006-05-03 2009-06-23 International Business Machines Corporation Dynamically adapting software for reducing a thermal state of a processor core based on its thermal index
CN100517176C (zh) * 2006-06-21 2009-07-22 国际商业机器公司 实现热调节逻辑的数据处理系统和方法
US7650518B2 (en) * 2006-06-28 2010-01-19 Intel Corporation Method, apparatus, and system for increasing single core performance in a multi-core microprocessor
US7584369B2 (en) * 2006-07-26 2009-09-01 International Business Machines Corporation Method and apparatus for monitoring and controlling heat generation in a multi-core processor
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
US8032772B2 (en) * 2007-11-15 2011-10-04 Intel Corporation Method, apparatus, and system for optimizing frequency and performance in a multi-die microprocessor
JP2009230670A (ja) * 2008-03-25 2009-10-08 Fuji Xerox Co Ltd プロセッサシステム
US9032223B2 (en) * 2008-09-05 2015-05-12 Intel Corporation Techniques to manage operational parameters for a processor
US8443209B2 (en) * 2009-07-24 2013-05-14 Advanced Micro Devices, Inc. Throttling computational units according to performance sensitivity
US20110191602A1 (en) * 2010-01-29 2011-08-04 Bearden David R Processor with selectable longevity
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8726055B2 (en) * 2010-09-20 2014-05-13 Apple Inc. Multi-core power management

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060161375A1 (en) * 2004-12-30 2006-07-20 Allen Duberstein Optimizing processing speed based on measured temperatures
TW200945188A (en) * 2008-03-11 2009-11-01 Advanced Micro Devices Inc Automatic processor overclocking
US20100073068A1 (en) * 2008-09-22 2010-03-25 Hanwoo Cho Functional block level thermal control

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106164810A (zh) * 2014-04-04 2016-11-23 英派尔科技开发有限公司 使用基于电压的功能的性能变化的指令优化
US10409350B2 (en) 2014-04-04 2019-09-10 Empire Technology Development Llc Instruction optimization using voltage-based functional performance variation
CN106164810B (zh) * 2014-04-04 2019-09-03 英派尔科技开发有限公司 使用基于电压的功能的性能变化的指令优化
CN106662902A (zh) * 2014-07-03 2017-05-10 高通股份有限公司 用于降低集成电路功率的多域异构工艺‑电压‑温度跟踪
CN106662902B (zh) * 2014-07-03 2020-11-10 高通股份有限公司 用于降低集成电路功率的多域异构工艺-电压-温度跟踪
CN106537285A (zh) * 2014-08-15 2017-03-22 英特尔公司 处理器温度的平衡控制
CN106537285B (zh) * 2014-08-15 2020-03-20 英特尔公司 处理器温度的平衡控制
CN105829991A (zh) * 2014-09-17 2016-08-03 联发科技股份有限公司 多处理器系统中的动态频率调节
CN105829991B (zh) * 2014-09-17 2020-02-04 联发科技股份有限公司 操作计算系统的方法及其计算系统
CN107077175A (zh) * 2014-12-23 2017-08-18 英特尔公司 提供针对多芯片封装的热参数报告的装置和方法
US11543868B2 (en) 2014-12-23 2023-01-03 Intel Corporation Apparatus and method to provide a thermal parameter report for a multi-chip package
CN107077175B (zh) * 2014-12-23 2021-12-28 英特尔公司 提供针对多芯片封装的热参数报告的装置和方法
CN105045702A (zh) * 2015-07-22 2015-11-11 Tcl移动通信科技（宁波）有限公司 一种根据芯片温度来保护芯片的方法、系统及芯片
CN105045702B (zh) * 2015-07-22 2018-03-20 Tcl移动通信科技（宁波）有限公司 一种根据芯片温度来保护芯片的方法、系统及芯片
CN108027414A (zh) * 2015-09-29 2018-05-11 苹果公司 片上参数测量
CN108027414B (zh) * 2015-09-29 2020-08-07 苹果公司 片上参数测量
CN106066813A (zh) * 2016-05-26 2016-11-02 努比亚技术有限公司 资源调度装置、移动终端及资源调度方法
CN112068688A (zh) * 2020-09-09 2020-12-11 北京字节跳动网络技术有限公司 省电方法、装置、电子设备及计算机可读介质
CN112764509A (zh) * 2021-02-03 2021-05-07 北京灵汐科技有限公司 计算核、计算核温度调整方法、设备、介质、芯片和系统
CN112764509B (zh) * 2021-02-03 2024-03-01 北京灵汐科技有限公司 计算核、计算核温度调整方法、设备、介质、芯片和系统

Also Published As

Publication number Publication date
KR101845504B1 (ko) 2018-05-18
EP2635948B1 (en) 2021-07-07
JP5770300B2 (ja) 2015-08-26
WO2012058202A1 (en) 2012-05-03
KR20140001902A (ko) 2014-01-07
US8793512B2 (en) 2014-07-29
EP2635948A1 (en) 2013-09-11
US20120110352A1 (en) 2012-05-03
CN103189814B (zh) 2017-06-09
JP2013546070A (ja) 2013-12-26

Similar Documents

Publication Publication Date Title
CN103189814A (zh) 用于处理节点的热控制的方法和装置
US9261949B2 (en) Method for adaptive performance optimization of the soc
EP2596413B1 (en) Managing current and power in a computing system
Sheikh et al. An overview and classification of thermal-aware scheduling techniques for multi-core processing systems
US8495395B2 (en) Mechanism for controlling power consumption in a processing node
US9261935B2 (en) Allocating power to compute units based on energy efficiency
TWI430079B (zh) 用於多處理器核心之電力管理的裝置、系統及方法
US9223383B2 (en) Guardband reduction for multi-core data processor
US9720487B2 (en) Predicting power management state duration on a per-process basis and modifying cache size based on the predicted duration
US8438416B2 (en) Function based dynamic power control
US9020655B2 (en) Thermal management for integrated circuits
US8862909B2 (en) System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8996192B2 (en) Thermal management for integrated circuits
US20120053897A1 (en) Determining transistor leakage for an integrated circuit
US9298243B2 (en) Selection of an operating point of a memory physical layer interface and a memory controller based on memory bandwidth utilization
Huang et al. Temperature-aware architecture: Lessons and opportunities
US20160085219A1 (en) Scheduling applications in processing devices based on predicted thermal impact
Pagani Power, energy, and thermal management for clustered manycores
US20220300049A1 (en) Thermal management in horizontally or vertically stacked dies
Marcu Power–thermal profiling of software applications
Hsieh et al. Low power design and dynamic power management system for VLIW DSP subsystem
Mukherjee Thermal-aware design and analysis techniques for integrated circuits and high-performance microprocessor systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant