TWI556081B

TWI556081B - 用以配置微處理器中之熱設計功率的方法和裝置

Info

Publication number: TWI556081B
Application number: TW104124905A
Authority: TW
Inventors: 伊瑞克迪斯特芬諾; 蓋席瑞恩; 法蘇德凡司尼凡杉; 托菲克洛哈爾亞瑞比; 文卡塔斯拉曼尼; 雷恩威爾斯; 史蒂芬剛勒; 傑瑞米雪羅; 詹姆斯赫莫丁二世
Original assignee: 英特爾股份有限公司
Priority date: 2010-12-21
Filing date: 2011-12-13
Publication date: 2016-11-01
Also published as: TWI502307B; TWI582565B; TW201303550A; TW201606476A; TWI627520B; TW201716908A; TW201716907A

Description

用以配置微處理器中之熱設計功率的方法和裝置

〔相關申請案〕

此為目前未決之於2010年十二月21日所提申的美國第12/974100號申請案之部份連續案。

本發明之數個實施例大體上係有關資訊處理之領域，並更特別係有關運算系統和微處理器中之功率管理之領域。

發明背景

控制微處理器中之功率消耗的重要性與日俱增。一些用於控制處理器功率消耗的先前技藝技術並未充份容許對處理器之熱設計功率(thermal design power,TDP)規格的彈性配置。

發明概要

依據本發明之一實施例，係特地提出一種處理器，其包含：用於反應於使用者控制而改變一個處理器熱設計功率(TDP)值的邏輯。

依據本發明之另一實施例，係特地提出一種系統，其包含：一個處理器，其包含用於反應於使用者控制而改變一個處理器熱設計功率(TDP)值的邏輯；記憶體，用以儲存要由該處理器執行的指令。

依據本發明之又一實施例，係特地提出一種方法，其包含下列步驟：反應於使用者控制而改變一個處理器熱設計功率(TDP)值。

92、94‧‧‧記憶體

105‧‧‧熱設計功率(TDP)上

110‧‧‧正常熱設計功率(TDP)

115‧‧‧熱設計功率(TDP)下

120~130‧‧‧P狀態

205‧‧‧作業系統P狀態控制

210、310、410、510、610、811、910‧‧‧基本輸入/輸出軟體(BIOS)

215‧‧‧OSPM功率配置小型應用程式

220‧‧‧DPTF驅動器

225、801、805、810、815、970、980‧‧‧處理器

230‧‧‧ACPI通知

240‧‧‧使用者

245‧‧‧觸發

255‧‧‧可配置熱設計功率(TDP)

260‧‧‧使用者模式

265‧‧‧核模式

270‧‧‧熱設計功率(TDP)配置

305、405‧‧‧末端使用者

315、415、525、615‧‧‧處理器/功率控制單元(PCU)

320、420、515、620‧‧‧OSPM

325~355、425~445、530~555、625~645‧‧‧處理程序

405‧‧‧末端使用者

505‧‧‧事件

520‧‧‧DPTF驅動器

605‧‧‧平臺EC

700‧‧‧微處理器

701‧‧‧指令解碼/排程

705、710、823、827、833、837、843、847、853、857、930‧‧‧核心

707、713、803、807、813、817‧‧‧快取

709‧‧‧整數暫存器/旁路

710‧‧‧浮點數暫存器/旁路

712‧‧‧ST

714‧‧‧LD

715‧‧‧共享快取記憶體

716‧‧‧FALU

719、819、919‧‧‧邏輯

720‧‧‧CALU

722‧‧‧MMX SSE FPU

724‧‧‧BR FPU

812‧‧‧I/O

820、825、830、835、840、845、850、855‧‧‧快取記憶體

829‧‧‧PCI匯流排

839‧‧‧前側匯流排

860‧‧‧系統記憶體

865、990‧‧‧晶片組

870‧‧‧網路適配器

873‧‧‧PCI CTL

874‧‧‧磁碟CTL

875‧‧‧橋

914‧‧‧I/O設備

918‧‧‧匯流排橋

922‧‧‧鍵盤/滑鼠

924‧‧‧音訊I/O

926‧‧‧通訊設備

928‧‧‧資料儲存體

938‧‧‧高效能圖形電路

939‧‧‧高效能圖形介面

950、952、954‧‧‧點對點(PtP)介面

972、982‧‧‧記憶體控制器集線器(MCH)

974、984‧‧‧處理器核心

976、978、986、988、994、998‧‧‧點對點(PtP)介面電路

992、996‧‧‧I/F

係以範例方式而非限制方式於隨附圖式中之圖畫中例示本發明的數個實施例，在這些圖式中，相似參考號碼係指涉類似元件，並且當中：第1圖依據一個實施例，例示一種用於配置熱設計功率(TDP)的技術

第2圖依據一個實施例，例示至少一種用於配置TDP的技術之層面。

第3圖依據一個實施例，例示對應於一個可配置TDP的一種初始化技術之層面。

第4圖依據一個實施例，例示至少一種用於配置TDP的技術之層面。

第5圖依據一個實施例，例示至少一種用於配置TDP的技術之層面。

第6圖依據一個實施例，例示至少一種用於配置TDP的技術之層面。

第7圖例示可於其中使用本發明之至少一個實施例的一個微處理器之方塊圖。

第8圖例示可於其中使用本發明之至少一個實施例的一個共享匯流排電腦系統之方塊圖。

第9圖例示可於其中使用本發明之至少一個實施例的一個點對點互連電腦系統之方塊圖。

較佳實施例之詳細說明

本發明的數個實施例係關於一種針對處理器的可配置熱設計功率(TDP)消耗。雖然係存在有本發明之複數個層面的複數個實施例，於本文中係藉由例示方式例示至少一或多個層面以教示本發明的數個實施例，這一或多個層面不應被解讀成是一組窮盡的或排他的實施例。

處理器可被評列或指定成同時包括有與效能和功率有關的特性。數個個別產品或數個產品家族可具有一個相關聯的規格，包括指定基礎和加速(turbo)頻率能力以及其他與效能有關的特性。在一個處理器中之功率消耗的範圍係可針對一個產品家族而被指定。例如，標準電壓(standard voltage,SV)行動處理器可能係具有35瓦特的熱設計功率(TDP)額定。此額定可為對原始設備製造商(original equipment manufacturers,OEM)的一個指示，指出由一個OEM所購買的處理器在運行一個指定TDP工作負載時會散逸小於或等於此產品之指定之TDP值的功率，此指定TDP工作負載可代表在操作於最糟情況溫度時的一個最糟情況真實世界工作負載情景。雖然所指定的效能特性可能會在一個產品家族中有所改變，但TDP係可跨多個產品家族而被指定為相同值。這使得一個OEM能夠設計可在提供某個範圍的不同零售價之效能時散逸所指定之TDP的單一個平臺。另一方面，加速能力是一個潛在效能有利面，因為TDP工作負載可致使TDP功率於基礎頻率散逸。

在一些實施例中，係有數種類型的加速模式。上面是關於工作負載或封裝體功率共享的一種版本的加速模式，在這個事例中，如果沒有加速會是比TDP應用低的自然功率的工作負載可於相同頻率獲益。這些工作負載可藉由藉著給予功率高於基礎頻率之功率來容許功率作上至封裝體TDP功率的回升而獲益。另一種版本的加速模式是動態加速模式，於此模式中，係容許功率超越TDP功率一段有限時間，以使得平均而言，隨著時間經過，功率仍為TDP功率，這容許在先前為低於TDP之功率時可有超越TDP的短暫偏離，而無論，例如，其是否為閒置工作負載或只是並不汲引等於TDP功率臨界值之功率的一個工作負載。TDP功率亦會衝擊功率遞送設計需求。

平臺熱能力對於OEM而言是一種設計選擇，因為它衝擊，大小、重量、可聞噪音、以及材料單(bill of materials,BOM)成本。對於處理器的指定TDP因而可能會具有在平臺熱設計上的顯著衝擊。一些處理器係僅配合些許TDP而販售。例如，於35W的行動處理器之SV、於25W的低電壓處理器之SV、於18W的超低電壓處理器之SV。

在行動平臺中，是有這樣的可能，即，冷卻能力和可聞噪音容忍度可能會視使用環境而改變。例如，一個平臺在停駐(docked)且運行於交流電(alternating current,AC)電力上時，可能會具有比以電池電力作未停駐(undocked)運行時更大的冷卻能力。

在具有小於能夠冷卻指定TDP之冷卻能力的環境中運行一個較高功率處理器可能會致使熱控制之效能減少至因產品而異的一種十分未知的能力水準。此外，加速能力可能會作為熱控制的一部分而被停用。

依據一個實施例的一種可配置TDP可容許OEM將處理器之TDP配置成幾個值中的一個。此配置可係靜態地於初始化中進行，或是動態地，「進行中(on-the-fly)」。這是藉由將處理器之基礎頻率改變成幾個支援基礎頻率中之一者而有效地完成。此項改變可係蘊含著由基礎頻率保證某個效能，並且此TDP係被指定給各個這些支援基礎頻率。此外，當基礎頻率/TDP改變時，加速接合的點亦隨之改變。這提供OEM這樣的能力，即，在所呈現的工作負載容許加速升高(boost)效能時於仍遞送加速升高效能之時保證最大功率散逸為已知。

第1圖依據一個實施例例示出一種技術，用以藉由提供可係與數個功率狀態，例如P狀態P0 130、P5 125和P9 120，分別對應的三個TDP位準，例如「TDP上」105、「正常TDP」110和「TDP下」115，而在一個處理器中提供一種可配置TDP。在一個實施例中，當TDP值動態地改變時，加速能力之量值也會改變，而在仍提供特定效能給末端使用者時容許對加速升高技術的更多有利面。

在一個實施例中，一種可配置TDP技術包括提供給一個處理器的經驗證和經配置頻率與TDP組。在一個實施例中，經驗證值可被融合、規劃或以其他方式配置到容許平臺韌體或軟體檢測和利用此能力的硬體中。

在一個實施例中，可配置TDP提供用於將處理器設計成平臺之新片段的一個機構。例如，支援可配置TDP的處理器可獲得優於其他非可配置TDP處理器的優惠。OEM可接著選擇要購買一個處理器並針對其需求而配置此處理器或是將此處理器提供在支援對效能和功率之進行中重配置的一個平臺中。一個這種範例是未停駐且使用電池的一個「行動極致版(mobile extreme edition)」平臺。可配置TDP亦具有可減少所提供之產品家族數的潛能。

在一個實施例中，可配置TDP架構不做任何在標準或與其他技術之相互依賴性等等上的假設。下面的表1依據一個實施例，描述可受可配置TDP影響的一個平臺的各種層面和部份。

在一個實施例中，係可對一個處理器的模型指定暫存器(model specific registers,MSR)做出改變，並且新的MSR可被用來支援此處理器的可配置TDP。這些暫存器可提供改變加速接合處之點的能力，例如，以及設定針對新基礎頻率的運行時間平均功率限制(runtime average power limiting,RAPL)功率限制值的能力。在一個實施例中，可利用可配置TDP而被取用、改變或增加的一系列暫存器包括：PLATFORM_INFO：此暫存器可用來檢測可配置TDP能力，CONFIG_TDP_LIMIT_1；CONFIG_TDP_LIMIT_2：此暫存器可用來檢測可配置TDP比率和對應TDP功率及功率範圍，CONFIG_TDP_CONTROL：此暫存器可用來容許軟體選擇不同TDP點和讀取目前選擇，PSTATE_NOTIFY Hook：此暫存器可用來容許軟體賦能從一個新P1比率點的加速。使此暫存器與CONFIG_TDP_CONTROL分開可容許當中OS可能會選擇可容許加速範圍的一個指定上頂(ceiling)的數個使用模型。

在其他數個實施例中，係可使用其他暫存器或儲存體(例如，記憶體、快取等等)來提供可配置TDP。此外，在一些實施例中，在上面這些暫存器中所提供的功能係可被整合到較少量的暫存器或儲存體中。

在一些實施例中，可並不具有針對可配置TDP的唯一平臺實體要求。然而，在一些實施例中，係可發展針對電力遞送和冷卻的規格，以應付對各個TDP點的要求。在一些實施例中，規格可反映出為設計選擇TDP位準的能力、及適應或不適應其他點。

在一些實施例中，可並不特別需要新的介面或技術來支援一個可配置TDP。然而，在一些實施例中，可在規格和賦能中應付的受影響設計特性包括熱設計電流(thermal design current,ITDC)和可支援的最大可能電流(例如，「Iccmax」)。在一些實施例中，係可針對各個TDP點而定義參數。

TDP可係隱含著，係呈現一種無限持久的冷卻水準來支援對應TDP功率位準。然而，在一個實施例中，並不需要任何特定技術來表示在冷卻能力中的改變，無論是外來設計、停駐冷卻、在風扇速度上的改變、在周遭環境上的改變等等。然而，在賦能文件化上，係可針對各個TDP位準建立數個冷卻設計需求。

在一個實施例中，係可使用針對其他邏輯，例如圖形、記憶體控制或週邊設備控制，的可配置TDP。例如，若可配置TDP係用於圖形，則可能會需要通知一個圖形驅動器有關新TDP位準及對應RP1頻率的事。在一個實施例中，這可以至少兩種方式完成：

(1)經由在TDP位準和對應RP1頻率改變時的來自於處理器之至圖形裝置驅動器的一個中斷。在一個實施例中，除了支援可配置TDP所已需的暫存器以外，這可能還會需要數個中斷配置和狀態暫存器。

(2)經由軟體堆疊通知圖形驅動器TDP位準和對應TP1頻率於何時改變。這可能會需要更新已作為軟體堆疊之一部份而在位的軟體至圖形驅動器通訊介面。

在一個實施例中，改變TDP配置可能會需要平臺對OS作限制使其不能利用某些P狀態(例如，ACPI通知)，而於初始化時和藉由在各個操作點賦能加速能力向OS揭露所有可用的P狀態。在一些實施例中，可適當地植入ACPI P狀態表(P-state table,PSS)。在一個實施例中，係可不存在對支援可配置TDP的生態系統需求。

在一個實施例中，可配置TDP是藉由BIOS，例如，在初始化期間內被靜態地配置、抑或是藉由BIOS或一個軟體驅動器在運行時間中被動態地配置成不為經熔融預設(fused default)的一個值。在一個實施例中，係藉由將一個新的加速比率限制寫入到MSR以設定加速接合處之點、和依據針對此部份/基礎頻率所指定的值而將一個對應功率限制寫入到RAPL功率限制MSR，來完成配置TDP。此外，在一些實施例中，依據新的基礎頻率，係可對作業系統通知要限制其對P狀態之使用。在一個實施例中，這可係藉由致使OS在複數邏輯處理器的各個下評估ACPI_PCC物件(ACPI：先進配置與功率介面(Advanced Configuration and Power Interface)；PCC：效能呈現能力(Performance Present Capabilities))來達成。

第2圖依據一個實施例，例示用於配置TDP的邏輯。例示於第2圖中的此邏輯可係包括在一個處理器硬體或一些其他硬體中。或者是，第2圖中的此邏輯可被併入到具有儲存在內之指令的一個有形的機器可讀媒體中，那些指令若被執行會致使例示於第2圖中之此邏輯的功能被執行。在第2圖中，OSPM功率配置小型應用程式215可為選擇性的，且其對DPPE服務之使用係作為要引動一項TDP配置改變的一個觸發245。根據一個觸發245，例如，一個電力源或電力計畫改變，此小型應用程式會將這個改變傳達給DPTF驅動器220。

DPTF驅動器220從OSPM功率配置小應用程式接收TDP配置改變，並因而進行兩個功能。第一個是要評估在其裝置範圍內的一個ACPI物件，此ACPI物件會致使一個ACPI通知由邏輯處理器225上之BIOS 210發出到OS以通知它要再評估各個邏輯處理器下之PPC物件。來自此物件的回傳值是得自於由DPTF驅動器220所傳入的一個值，並且會將作業系統對某些P狀態的使用限制在新基礎頻率及以下。在完成這個之後，DPTF驅動器220將新的TDP配置270寫入到處理器225中(MSR寫入)，以對此處理器設定新的加速比率(指出加速在何處被引動)和針對新基礎頻率的對應RAPL功率限制值。

在一個實施例中，此處理器含有於上文中所述的MSR。寫入MSR可載運資訊至在加速及RAPL功率限制值被引動處(加速比率)之P狀態上的功率控制單元(power control unit,PCU)。

在一個實施例中，BIOS 210含有ACPI韌體和可本地執行碼。在一個實施例中，BIOS 210可係負責檢測可配置TDP 255特徵可用性，以及適當地建立ACPI韌體結構(_PSS)。BIOS 210可在初始化期間內靜態地配置小於一個產品或產家族之最大值的一個TDP。或者是，在一個實施例中，此BIOS 210本身可係透過SMM執行與ACPI通知的一個組合而動態地設定TDP配置。DPTF可亦被利用來動態地設定TDP配置，但在另一種情況中，BIOS 210含有被評估來對OS發信號以再評估在各個邏輯處理器下之_PPC物件的ACPI韌體。在一個實施例中，此_PPC物件評估會判定哪些P狀態目前可由OS使用--對應於TDP配置(包括引動加速處的P狀態)。

在一個實施例中，OS接收會使其再評估各個邏輯處理器下之_PPC物件的一個ACPI通知230。依據TDP配置型態，從_PPC物件評估所回傳的值可限制作業系統P狀態控制205軟體，使其不能使用某些P狀態。當TDP配置改變時，由此_PPC物件所容許的最高效能P狀態被配置成為引動加速作業的一個P狀態。

依據一個實施例，為了初始化可配置TDP 255，平臺BIOS 210可首先檢測特徵可用性。接著，其可利用其從處理器所收集到的可配置TDP 255資訊而構建OSPM_PSS表。依據一個實施例，第3圖例示出一個初始化技術。例如，BIOS 310可首先在處理程序330中檢測特徵可用性。接著，BIOS 310可利用其於處理程序335從處理器/PCU 315所收集到的可配置TDP資訊，例如TDP位準和比率，而在處理程序325中構建OSPM_PSS表。

BIOS 310可規劃一個最大TDP比率或一個所欲TDP比率，如例示於處理程序340中之處理器/PCU 315中的目前TDP比率。BIOS 310可亦於處理程序345將_PPC設定為「0」或對應於一個所欲TDP比率的P狀態，以指出所容許之P狀態，並且將_PPC表回報給OSPM 320。於處理程序355中，OSPM 320可將處理器/PCU 315之P狀態改變成一個新的最大P狀態(取決於工作負載而定)。在處理程序350中，若目標比率大於目前P1比率，則處理器/PCU 315可賦能加速。第3圖之初始化技術和於本文中所揭露的其他處理程序或機構係由處理邏輯進行，此處理邏輯可包含專用硬體或是由一般用途機器或由特殊用途機器或此二者之組合執行的軟體或韌體作業碼。

在一個實施例中，係有三種可能機構，配合這三種可能機構，TDP可在運行時間當中被改變。在其他數個實施例中，係可使用其他技術或機構來在運行時間當中改變TDP。在一個實施例中，平臺可向末端使用者405提供要為此系統選擇指定作業模式的一個選項，且此選項可係以熱鍵輸入來提供425。在這個範例中，由使用者所作的熱鍵動作在運行時間當中觸發TDP值的改變。第4圖依據一個實施例，例示出一項使用者起始TDP改變的流程。在於處理程序425中以一個熱鍵輸入而針對此系統選擇一個新的TDP作業模式之後，BIOS 410可規劃一個新的P1比率，並將RAPL功率限制規劃至處理器/PCU 415中的新TDP點，如於處理程序430中所例示的。BIOS 410可亦在處理程序440中將_PPC設定至一個新的最大可用P狀態(_PPC中之新的加速P狀態)，並向OSPM 420報告_PSS表。OSPM 420可接著在處理程序445中將處理器/PCU 415之P狀態改變至新的最大P狀態(視工作負載而定)。若目標率大於目前P1比率，那麼處理器/PCU 415可在處理程序435中賦能加速。

依據一個實施例，一個使用模型使用平臺軟體來解譯使用者輸入，並將其轉換成BIOS 510呼叫以引動TDP改變。第5圖依據一個實施例例示出此使用模型。在處理程序530中，事件505可包含經由一個功率全景(power-pan)設定或一個軟體GUI或一個碼頭(dock)等等之對於一個新TDP模式的一個使用者選擇，並且由事件505所觸發的一項改變被傳達給DPTF驅動器520。DPTF驅動器520以一個P1選擇而引動一個ACPI方法，其致使一個ACPI通知在處理程序540中被BIOS 510發出至OSPM 515以告知它要將_PPC物件設定至一個新的最大可用P狀態(_PPC中之新的加速P狀態)。OSPM 515可接著在處理程序555中將處理器/PCU 515之P狀態改變至新的最大P狀態(視工作負載而定)。來自於ACPI物件的回傳值係得自於由DPTF驅動器520所傳入的一個值。

在一個實施例中，處理器/PCU 525含有如於上文中所述的MSR。寫入一個MSR可將有關加速及RAPL功率限制值被引動處(加速比率)的P狀態資訊載運至處理器/PCU 525。所以，在處理程序545中，DPTF驅動器520(經由MMIO/MSR寫入)規劃在處理器/PCU 525中之新的P1比率，以針對處理器/PCU 525設定新的加速比率(加速被引動處的點)，並針對新的TDP基礎頻率點規劃對應的RAPL功率限制值。若目標率大於目前P1比率，那麼處理器/PCU 525可在處理程序550中賦能加速。

在一些實施例中，平臺可選擇並非提供使用者控制來修改TDP，而是，將此判定奠基在系統事件(例如，AC至DC切換、或停駐對未停駐事件等等)上。此使用模型係依據一個實施例而描繪在示於第6圖中之序列中。例如，在處理程序625中，平臺EC 605依據如於上文中所述的一個系統事件通知BIOS 610一個新的TDP要求。BIOS 610可規劃一個新的P1比率並將RAPL功率限制規劃至在處理器/PCU 615中之新的TDP點，如於處理程序630中所例示的。BIOS 610可亦於處理程序635中將_PPC設定至一個新的最大可用P狀態(在_PSS中之新的加速P狀態)，並向OSPM 620報告_PSS表。OSPM 620可接著在處理程序645中將處理器/PCU 615之P狀態改變至新的最大P狀態(視工作負載而定)。若目標率大於目前P1比率，那麼處理器/PCU 615可在處理程序640中賦能加速。

在一個實施例中，TDP配置可如於上文中所述地被動態地改變。

在一個實施例中，可配置TDP可與平臺韌體和操控ACPI物件的熱控制能力互操作，以確保不發生衝突。在一個實施例中，運行時間平均功率限制(RAPL)容許一個平臺限制處理器的功率消耗。因為平臺可使用TDP細節作為RAPL限制的基礎，所以TDP動態地改變這樣的事實可導致RAPL限制變成無效的。例如，考慮一種情況，其中目前TDP為15W且RAPL限制已經被平臺設定成14W。當目前TDP改變成23W時，14W的RAPL限制太具有限制性，處理器將會無法維持此RAPL限制。依據一個實施例，為了解決這個問題，RAPL限制可被更新成在運行時間期間內之可配置TDP改變的一部分，以與新的TDP位準匹配。

在一個實施例中，可配置TDP對映至兩個平臺特徵(介面規格之群聚))。他們是TDP可配置性介面(interface)(配置(Configuration))和觸發(Trigger)。

特徵名稱：ConfigTDP

平臺特徵(PFAS)ConfigTDP

ConfigTDP.Trigger

ConfigTDP.Trigger.app

ConfigTDP.Trigger.driver(DPTF)

ConfigTDP.Trigger.bios

ConfigTDP.Configuration(Interface)

ConfigTDP.Configuration.bios

ConfigTDP.Configuration.driver(DPTF)

ConfigTDP.Configuration.cpu

ConfigTDP.Configuration.GFXDriver

依據一個實施例，一些額外特徵包括新的和有新用途的處理器MSR和圖形驅動器改變。

第7圖例示出一個微處理器，係可在此處理器中使用本發明的至少一個實施例。尤其是，第7圖例示出微處理器700，其具有一或多個處理器核心705和710，其各分別具有與其相關聯的一個本地快取707和713。於第7圖中亦例示出一個共享快取記憶體715，其可儲存被儲存在各個本地快取707和713中之至少一些資訊的版本。在一些實施例中，微處理器700可亦包括有其他未示於第7圖中的邏輯，例如一個整合型記憶體控制器、整合型圖形控制器、以及其他用於在電腦系統內進行其他功能(例如I/O控制)的邏輯。在一個實施例中，依據至少一個實施例，在一個多處理器系統中的各個微處理器或是在一個多核心處理器中的各個核心可係包括有邏輯719或以其他方式與邏輯719相關聯，以使得能夠作TDP規格技術之彈性配置。此邏輯可包括電路、軟體(以有形媒體體現)或二者兼有，以使得能夠在多個核心或處理器中作比一些先前技術實作更為有效的資源分配。

第8圖，例如，例示出可就中使用本發明之一實施例的一個前側匯流排(front-side-bus,FSB)電腦系統。任何處理器801、805、810或815皆可取用來自於在一或多個處理器核心823、827、833、837、843、847、853、857中或以其他方式與這一或多個處理器核心相關聯的的任何本地第一級(level one,L1)快取記憶體820、825、830、835、840、845、850、855的資訊。此外，任何處理器801、805、810或815皆可取用來自於共享第二級(level two,L2)快取803、807、813、817中之任何一者的或經由晶片組865來自於系統記憶體860的資訊。依據至少一個實施例，第8圖中之一或多個處理器可係包括有邏輯819或以其他方式與邏輯819相關聯，以使得能夠作TDP規格技術之彈性配置。

除了例示於第8圖中的FSB電腦系統之外，亦可配合本發明的多種實施例而使用其他系統配置，包括點對點(point-to-point,P2P)互連系統和環圈互連系統。例如，第9圖中之P2P系統可包括數個處理器，其中僅示範性地示出兩個處理器，處理器970、980。處理器970、980可各包括有一個本地記憶體控制器集線器(memory controller hub,MCH)972、982，用以與記憶體92、94連接。處理器970、980可經由一個點對點(point-to-point,PtP)介面950，利用PtP介面電路978、988而交換資料。處理器970、980可各經由個別PtP介面952、954而利用點對點介面電路976、994、986、998與一個晶片組990交換資料。晶片組990可亦經由一個高效能圖形介面 939而與一個高效能圖形電路938交換資料。本發明的數個實施例可係位在具有任何數目的處理核心之任何處理器之內，或是位在第9圖之各個PtP匯流排代理器之內。在一個實施例中，任何處理器核心皆可係包括有一個快取記憶體(未示於圖中)或以其他方式與此快取記憶體相關聯。此外，係可在這兩個處理器外之任一處理器中包括有仍經由p2p互連而與此處理器連接的一個共享快取(未示於圖中)，以使得當一個處理器被置於一個新的的功率模式中時，這兩個處理器中之任一或二者的本地快取資訊可被儲存在此共享快取中。依據至少一個實施例，在第9圖中的一或多個處理器或核心可係包括有邏輯919或以其他方式與邏輯919相關聯，以使得能夠作TDP規格技術之彈性配置。

係可藉由儲存在一個機器可讀媒體上的表示資料來實施至少一個實施例的一或多個層面，此表示資料表示出或耦合各種功能性描述物質和或/處理器內之邏輯，其在被一個機器讀取時會致使此機器製造用以進行於本文中所述之技術的邏輯。這樣的被稱為「IP核心」的表示型態可被儲存在一個有形的機器可讀媒體(「磁帶」)上，並被供應給許多顧客或製造設施，以載入到實際做出邏輯或處理器的製造機器中。

本發明的數個實施例係可被包括在或被施用至任何硬體裝置或其部份中，包括中央處理單元、圖形處理單元、或是在一個處理器或一個電腦系統內的其他處理邏輯或核心。係可將數個實施例體現為一個有形機器可讀媒體，其具有儲存在內的一組指令，這組指令在被一個機器執行時會致使此機器進行於本文中所述之操作。

至此，已說明用於指導微架構記憶體區域取用的一種方法和裝置。應瞭解，上述說明係意欲要為例示性的，而非限制性的。對於熟於此技者而言，經由閱讀和瞭解上面之說明，許多其他實施例會是明顯可見的。因而，本發明之範疇係可參照後附申請專利範圍，連同彼等請求項所賦予之等效體的完全範圍，而獲判定。

105‧‧‧熱設計功率(TDP)上

110‧‧‧正常熱設計功率(TDP)

115‧‧‧熱設計功率(TDP)下

120~130‧‧‧P狀態

Claims

一種用於配置處理器中的熱設計功率(TDP)的方法，包含：回應使用者控制，藉由用於處理器的一或多個模型指定暫存器(MSR)而改變可配置處理器熱設計功率(TDP)值；以及作為部分的該可配置TDP值的改變，致使作業系統評估先進配置與功率介面(ACPI)及在複數邏輯處理器的各個中的效能表現能力(PPC)物件。
如申請專利範圍第1項之方法，其中回應平臺促進使用者控制觸發而改變該可配置TDP值，包含加速比率值的改變。
如申請專利範圍第2項之方法，進一步包含攔截該使用者控制並將其轉換成基本輸入/輸出軟體(BIOS)呼叫來致使該可配置TDP改變。
如申請專利範圍第2項之方法，其中改變該可配置TDP值會致使在加速模式目標頻率中的對應改變。
如申請專利範圍第1項之方法，進一步包含回應於包含從交流電(AC)至直流電(DC)或從DC至AC的供電改變的平臺促進使用者控制觸發而改變該可配置TDP值。
如申請專利範圍第1項之方法，進一步包含回應於包含停駐事件的平臺促進使用者控制觸發而改變該可配置TDP值。
如申請專利範圍第1項之方法，其中改變該可配置TDP值包含，回應於在至少一MSR中儲存資訊，作為部分的該可配置TDP值的改變，更新運行時間平均功率限制(RAPL)值。
一種有支援用以配置熱設計功率(TDP)的處理器，包含：一或多個模型指定暫存器(MSR)，該MSR用以支援指定於該處理器的可配置熱設計功率(TDP)；回應於平臺促進使用者控制觸發而改變該可配置TDP值的邏輯，其中該平臺係促進先進配置與功率介面(ACPI)通知至作業系統以評估效能表現能力(PPC)物件。
如申請專利範圍第8項之處理器，其中改變該可配置TDP值致使在加速模式目標頻率中的對應改變。
如申請專利範圍第8項之處理器，其中該邏輯使用平臺軟體以攔截該使用者控制觸發並將其轉換成基本輸入/輸出軟體(BIOS)呼叫來致使該可配置TDP改變。
如申請專利範圍第8項之處理器，其中該平臺促進使用者控制觸發包含從交流電(AC)至直流電(DC)或從DC至AC的供電改變。
如申請專利範圍第8項之處理器，其中該平臺促進使用者控制觸發包含停駐事件。
如申請專利範圍第8項之處理器，其中改變該可配置TDP值包含，回應於在至少一MSR中儲存資訊，作為部分的該可配置TDP值的改變，更新運行時間平均功率限制(RAPL)值。
如申請專利範圍第8項之處理器，其中回應該平臺促進使用者控制觸發而改變該可配置TDP值，包含加速比率值。
一種有支援用以配置處理器中的熱設計功率(TDP)的系統，包含：處理器，其包含：複數邏輯處理器，以及一或多個模型指定暫存器(MSR)，該MSR用以支援指定用於該處理器的可配置熱設計功率(TDP)；回應於使用者控制而改變該可配置TDP值的邏輯，且該邏輯致使平臺係促進通知發送至作業系統以評估在該複數邏輯處理器的各個中的效能表現能力(PPC)物件；記憶體，用以儲存由該處理器執行的指令。
如申請專利範圍第15項之系統，其中改變該可配置TDP值致使在加速模式目標頻率中的對應改變。
如申請專利範圍第15項之系統，其中該邏輯用以回應該包含停駐事的平臺促進使用者控制觸發而改變該可配置TDP值。
如申請專利範圍第15項之系統，其中從初始可配置TDP值而改變該可配置TDP值包含，回應於該使用者控制，作為部分的該可配置TDP值的改變，更新運行時間平均功率限制(RAPL)值。
如申請專利範圍第15項之系統，其中改變該可配置TDP值係回應於在至少一MSR中的儲存資訊。