JP2023505762A - 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配 - Google Patents
加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配 Download PDFInfo
- Publication number
- JP2023505762A JP2023505762A JP2022533337A JP2022533337A JP2023505762A JP 2023505762 A JP2023505762 A JP 2023505762A JP 2022533337 A JP2022533337 A JP 2022533337A JP 2022533337 A JP2022533337 A JP 2022533337A JP 2023505762 A JP2023505762 A JP 2023505762A
- Authority
- JP
- Japan
- Prior art keywords
- coprocessor
- power
- discrete
- integrated
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 39
- 230000001133 acceleration Effects 0.000 title 1
- 230000004044 response Effects 0.000 claims abstract description 25
- 238000000034 method Methods 0.000 claims description 23
- 230000000694 effects Effects 0.000 claims description 7
- 230000008901 benefit Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000009529 body temperature measurement Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/203—Cooling means for portable computers, e.g. for laptops
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/16—Constructional details or arrangements
- G06F1/20—Cooling means
- G06F1/206—Cooling means comprising thermal management
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
- G06F9/30083—Power or thermal control instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5094—Allocation of resources, e.g. of the central processing unit [CPU] where the allocation takes into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline or look ahead using a slave processor, e.g. coprocessor
- G06F2009/3883—Two-engine architectures, i.e. stand-alone processor acting as a slave processor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Human Computer Interaction (AREA)
- Computer Hardware Design (AREA)
- Power Sources (AREA)
- Advance Control (AREA)
Abstract
加速処理ユニット(APU)等の統合コプロセッサは、ディスクリートグラフィックス処理ユニット(dGPU)等のディスクリートコプロセッサで実行するためのコマンドを生成する。配電回路は、APU及びdGPUで実行されるワークロードの特性と、APU及びdGPUによって共有されるプラットフォーム電力制限と、に基づいて、APU及びdGPUに選択的に電力を供給する。場合によっては、配電回路は、APUに供給される第1の電力と、dGPUに供給される第2の電力と、を決定する。配電回路は、第1の電力と第2の電力の合計がプラットフォームの電力制限未満であることに応じて、dGPUに供給される第2の電力を増加させる。場合によっては、配電回路は、一連のセンサによって測定された温度の変化に応じて、APU、dGPU、又は、その両方に供給される電力を変更する。【選択図】図1
Description
ラップトップコンピュータ、タブレットコンピュータ、携帯電話及びスマートウォッチ等の高性能コンピューティングデバイスには、複数のタイプのコプロセッサを含む加速処理ユニット(APU)等の異種処理ユニットが含まれる。例えば、APUには、通常、1つ以上の中央処理装置(CPU)コアと1つ以上のグラフィックス処理ユニット(GPU)コアが含まれ、これらは統合GPU(iGPU)と呼ばれることもある。追加のグラフィックス処理機能、及び、場合によっては、汎用コンピューティング機能は、コンピューティングデバイスにディスクリートグラフィックス処理ユニット(dGPU)を含めることによって提供される。APUとdGPUで放散される電力は、コンピューティングデバイスの温度を上昇させる傾向がある。したがって、APUとdGPUは、熱エネルギーを環境に放散する対応するヒートシンクに向かって熱をAPUとdGPUから移動させるヒートパイプ等の放熱システムに接続される。システムの冷却要件は、少なくとも部分的には、コンピューティングデバイスの構造と、APU及びdGPUによって放散される熱エネルギーと、によって決定される。APUとdGPUの放熱システムは、APUとdGPUの温度を、部品の損傷やサービス寿命の短縮につながるレベルより低く維持する。
本開示は、添付図面を参照することによってより良好に理解され、その多くの特徴及び利点が当業者に明らかになる。異なる図面で同一の符号が使用されている場合には、類似又は同一のアイテムを示している。
システム管理ユニット(SMU)は、対応する固定プロセッサの電力と熱エンベロープに基づいて、統合コプロセッサコア(加速処理ユニット(APU)の中央処理装置(CPU)コア等)及びディスクリートコプロセッサコア(ディスクリートグラフィックス処理ユニット(dGPU)等)に電力を割り当てる電力管理技術を実施する。例えば、SMUは、最悪条件下でAPUにおいて大量のワークロードを実行することに基づいて設定された熱設計点(TDP)に基づいて、APUのCPUコアに電力を割り当てる。TDPは、持続可能な電力の上限を表し、システムの冷却要件を決定するために使用される。別の例では、SMUは、システム電源がdGPUに提供するグラフィックスボード電力の最大量を表す総グラフィックス電力(TGP)に基づいてdGPUに電力を割り当てる。場合によっては、デバイスの最大動作温度は、シリコンの温度制限よりもユーザの知覚によって制限される。ハンドヘルドデバイスの処理ユニットによって生成された熱は、ディスプレイやケーシング等のデバイスの外面に伝導され、ユーザはデバイスの操作中にデバイスとインタフェースする。ユーザに快適な体験を提供するために、APUとdGPUに割り当てられる最大電力バジェットは、それぞれTDP又はTGPよりも低くなる可能性のある対応する固定制限に設定されて、デバイスの表面温度を、ユーザが不快に熱いと感じる値より低く維持する。
ハンドヘルド又はウェアラブルコンピューティングデバイスの実装に使用される超薄型プラットフォームの場合、筐体と熱ソリューションの熱容量は、dGPU及び関連するビデオメモリへのフルTGPの提供と同時にAPUへのフルTDPの提供をサポートすることはできない。フルTGPでdGPUを動作させるのと同時にフルTDPでAPUを動作させると、超薄型プラットフォームデバイスは、デバイスを損傷したり、少なくともユーザに不快感を与えたりする可能性のある温度に加熱される。したがって、APUに供給される電力は、APUがその(低減された)最大電力レベルで動作するのと同時にdGPUがTGPで動作できるように、人為的及び静的に低いレベルに制限される。さらに、dGPUに供給される電力は、APUが最大電力レベル未満で動作することに応じて増加することはなく、APUに供給される電力も、dGPUがTGP未満で動作することに応じて増加することはない。高性能プラットフォームの場合、筐体と熱ソリューションの熱容量は、dGPU及び関連するビデオメモリへのフルTGPの提供と同時にAPUへのフルTDPの提供をサポートする。ただし、主にAPUを利用するコア集約型ワークロード、又は、主にdGPUを利用するグラフィックス集約型ワークロードの何れでも性能が向上する機会は限られている。
図1~図5は、統合コプロセッサコア及びディスクリートコプロセッサコア上で実行されるワークロードの特性と、統合コプロセッサコア及びディスクリートコプロセッサコアによって共有されるプラットフォーム電力制限と、に基づいて、1つ以上の統合コプロセッサコアと1つ以上のディスクリートコプロセッサコアとに電力を分配するコンピューティングデバイスの実施形態を開示する。いくつかの実施形態では、配電回路は、利用可能なプラットフォーム電力(例えば、AC電源又はバッテリによって供給される)と熱的制約とに基づいて、統合コプロセッサコアを実装するAPU及びディスクリートコプロセッサコアを実装するdGPUの電力消費を管理する。例えば、配電回路は、グラフィックス集約型ワークロードのために、APUからdGPUに向かって電力を選択的に分配する。dGPUに供給される電力量は、利用可能なプラットフォーム電力とコンピューティングデバイスの最大表面温度等の熱的制約とに基づいて、決定される。表面温度は、1つ以上の温度センサを使用して測定された温度とコンピューティングデバイスの表面温度との関係を決定する事前に較正されたパラメータに基づいて決定される。また、配電回路は、統合コプロセッサコア及びディスクリートコプロセッサコアで実行されるワークロードの特性の変化及び表面温度の変化に応じて、統合コプロセッサコア及びディスクリートコプロセッサコアに供給される電力を動的に変更する。例えば、配電回路は、グラフィックス集約型からコア集約型へのワークロードのシフトに応じて、電力をdGPUからAPUにシフトする。別の例では、配電回路は、測定された温度が閾値を超えて上昇することに応じて、グラフィックス集約型ワークロードのためにdGPUに供給される電力を削減する。配電回路のいくつかの実施形態は、APUに関連するヒートパイプの最大電力損失(Qmax)に基づいて、APUに電力を分配する。
図1は、いくつかの実施形態による、統合処理ユニット105及び個別のディスクリートコプロセッサ110を含むデバイス100のブロック図である。図示した実施形態では、統合処理ユニット105は、加速処理ユニット(APU)105として実装され、個別のディスクリートコプロセッサ110は、グラフィックス処理ユニット(dGPU)110として実装される。しかしながら、統合処理ユニット105又はディスクリートコプロセッサ110は、他の実施形態においては、他のタイプのコプロセッサ、デジタル信号プロセッサ、特定用途向け集積回路(ASIC)、フィールドプログラマブルゲートアレイ(FPGA)等を使用して実装される。デバイス100のいくつかの実施形態は、ラップトップコンピュータ、ハンドヘルドコンピュータ、タブレットコンピュータ、モバイルデバイス、電話、パーソナルデータアシスタント(PDA)、音楽プレーヤ、ゲームデバイス等のような、ハンドヘルド又はウェアラブルデバイスで実現される。
APU105には、1つ以上の中央処理装置(CPU)コア115と、集合的に統合GPU(iGPU)125と呼ばれる1つ以上のグラフィックス処理ユニット(GPU)コア120等の統合コプロセッサコアが含まれる。1つ以上のCPUコア115及び1つ以上のiGPU125は、同じ集積回路(IC)ダイ又は同じICパッケージ内の異なるICダイに配置されている。CPUコア115は、電圧及び周波数がGPUコア120に関連するものから独立して制御されることを可能にする、独立して制御される電力面(power planes)を有する。dGPU110のいくつかの実施形態は、1つ以上のディスクリートコプロセッサコア127を含む。dGPU110も、dGPU110(又は、ディスクリートコプロセッサコア127)に提供される電圧及び周波数をAPU105、CPUコア115又はGPUコア120に関連する電圧及び周波数と独立して制御できるようにする独立して制御される電力面を有する。
デバイス100は、システムメモリ130と、ディスプレイ135と、電源140(電圧調整器、バッテリ及びバッテリ充電ユニットを含むが、分かりやすくするために個別に示されていない)と、を含む。図1では分かりやすくするために示されていないが、APU105のノースブリッジコントローラは、システムメモリ130へのインタフェースを提供する。デバイス100の動作は、概して、デバイス100の様々な要素とインタフェースするソフトウェアを含むオペレーティングシステムによって制御される。APU105は、CPUコア115とGPUコア120を共通の半導体ダイ上に統合し、それらが、メモリ階層や相互接続等のオンダイリソースを共有できるようにする。
デバイス100は、外側ケーシング145を含み、外側ケーシング145は、ディスプレイ135を支持し、デバイス100の能動部品(active components)を取り囲む。また、外側ケーシング145は、ユーザがデバイス100とインタフェースする外面(outer surfaces)を提供する。APU105は、ディスプレイ135を制御し、ディスプレイ135がタッチスクリーンである実施形態では、ディスプレイ135からユーザ入力を受信する。dGPU110又はiGPU125は、周辺機器相互接続(PCI、PCI-E)バス等のバス150を介してディスプレイ135に信号を提供する。信号は、ディスプレイ135でピクセルによって生成される色及び強度を表す情報を含み、これらが組み合わさって、ディスプレイ135を見ているユーザに見える画像を生成する。ディスプレイ135がタッチスクリーンである場合、バス150は、ディスプレイ135からAPU105に信号を伝達するために使用され、APU105は、信号を使用して、ディスプレイ135上の接触点(touch points)の位置(及び、場合によっては、ユーザによって加えられた圧力の量又は持続時間)に基づいて動作を開始する。
ケーシング145に近接するセンサ151及びディスプレイ135に近接するセンサ152等のような1つ以上の温度センサ151,152がデバイス100に備えられる。デバイスを持っているユーザによって知覚される温度を示す表面温度は、温度センサ151,152によって測定される温度に基づいて推定される。いくつかの実施形態では、測定された温度と表面温度との間の関係は、実際に測定された表面温度を測定値と比較することによって事前に較正される。例えば、表面温度を測定された温度に関連付けるモデルのパラメータが、外側ケーシング145の部分の温度を直接測定し、これらの測定値をセンサ151,152によって測定された温度と相関させる較正プロセスを使用して決定される。CPUカウンタ155、GPUカウンタ160等のアクティビティカウンタやメモリカウンタ(分かりやすくするために図1には示されていない)等の他のカウンタは、デバイス100のいくつかの実施形態において、部品のデバイスアクティビティメトリックを生成し、部品が生成する熱と、その熱が表面温度にどのように寄与するかと、を推定するために設けられている。
電力は、配電回路165を介して、電源140からAPU105及びdGPU110に分配される。図示した実施形態では、APU105は、SMU170を含み、dGPU110は、SMU175を含み、SMU175は、dGPU110に供給又はdGPU110で放散される電流電力等のdGPU110の電力消費特性を監視する。SMU175は、電力消費特性を示す情報をAPU105に提供する。電力消費情報は、定期的に、所定の時間間隔で、dGPU110における電力関連のイベントに応じて、又は、他の時間に提供される。受信した電力消費情報に基づいて、SMU170は、APU105及びdGPU110上で実行されるワークロードの特性に基づいて、電源140によってAPU105及びdGPU110に供給される電力を決定し、動的に調整する。APU105とdGPU110への電力の分配も、APU105とdGPU110によって共有されるプラットフォーム電力制限に基づいている。いくつかの実施形態では、プラットフォーム電力制限は、最悪の条件下で、APU105上で重いワークロードを実行することに基づいて設定される熱設計点(TDP)と、システム電源がdGPU110に提供するグラフィックスボード電力の最大量を表す総グラフィックス電力(TGP)との合計に等しい(又は、それに基づいて決定される)。TDPは、APU105に提供される持続可能な電力の上限を表し、システム冷却要件の決定に使用される。いくつかの実施形態では、dGPU110に供給される電力は、デバイス100内のdGPU110又は他の回路に損傷を与えることなく、TGPを超える。
SMU170は、APU105又はdGPU110で実行されるワークロードの特性の変化に応じて、APU105及びdGPU110に分配される電力を変更する。SMU170のいくつかの実施形態は、APU105のリソースを主に消費するコア集約型ワークロードからdGPU110のリソースを主に消費するグラフィックス集約型ワークロードにワークロードがシフトすることに応じて、電力をAPU105からdGPU110にシフトする。また、SMU170は、dGPU110のリソースを主に消費するグラフィックス集約型ワークロードからAPU105のリソースを主に消費するコア集約型ワークロードにワークロードがシフトすることに応じて、電力をdGPU110からAPU105にシフトする。
SMU170のいくつかの実施形態は、表面温度追跡(STT)を実施する。例えば、SMU170は、決定された表面温度に基づいてデバイス100の動的電力制限を設定するSTTコントローラ172を実装することができる。SMU170は、プラットフォーム電力制限によって課された制約とAPU105及びdGPU110上で実行されるワークロードの特性と併せて、STTコントローラ172によって提供される情報を使用して、APU105とdGPU110との間の電力分配を動的に決定する。APU105に分配される電力内で、SMU170のSTTコントローラは、動的電圧及び周波数スケーリング(DVFS)を実装して、CPUコア115及びGPUコア120の電圧及びクロックレベルを適応させる。また、SMU170のいくつかの実施形態は、システムメモリ130に割り当てられる帯域幅、又は、電源140によって使用されるバッテリ充電率を制御して、それらのそれぞれの熱寄与を制御する。
デバイス100の表面温度は、温度センサ151,152によって測定された温度と表面温度の測定値との間の事前に較正された相関関係を使用して推定される。事前に較正された相関関係は、温度センサ151,152によって測定された温度を、デバイス100を使用するユーザによって知覚された表面温度に関連付けるパラメータの値を設定するために使用される。SMU170は、推定された表面温度に基づいて、APU105又はdGPU110に分配される電力を変更する。例えば、SMU170が、APU105に供給される第1の電力とdGPU110に供給される第2の電力の合計がプラットフォーム電力制限未満であると判断した場合、SMU170は、dGPU110に供給される電力を増加させる。さらに、SMU170(又は、STTコントローラ172)は、表面温度とデバイス100又はdGPU110の熱的制約によって設定された最大表面温度との比較に基づいて決定される量によって、dGPU110に提供される電力を決定又は変更する。例えば、SMU170は、表面温度が最大表面温度を超えることに応じて、dGPU110に提供される電力を減少させる。別の例としては、SMU170は、表面温度が最大表面温度未満になることに応じて、dGPU110(及び、場合によっては、APU105)に提供される電力を増加させる。
図2は、いくつかの実施形態による、統合コプロセッサ205及びディスクリートコプロセッサ210のための放熱機構を含む処理システム200のブロック図である。図示した実施形態では、統合コプロセッサ205は、APU205として実装され、ディスクリートコプロセッサ210は、dGPU210として実装される。処理システム200は、図1に示すデバイス100のいくつかの実施形態を実施するために使用される。処理システム200は、電源220からAPU205及びdGPU210に電力を分配するシステム管理ユニット(SMU)215を含む。電源220のいくつかの実施形態は、APU205とdGPU210との間で通信して、ワークロードアクティビティ需要及び電力制限情報をSMU215と交換するための配電回路を含む(又は、接続される)。例えば、GPU205、dGPU210及びSMU215は、シリアルバス2線式(I2C)プロトコル、1線式プロトコル等を使用して、PCIeバスを介して通信することができる。
図示した実施形態では、APU205は、熱をAPU205から対応するヒートシンク230に導くヒートパイプ225に接続されている。dGPU210は、dGPU210から対応するヒートシンク240に熱を導くヒートパイプ235に接続され、ヒートシンク240は、実施形態に応じてヒートシンク230と同じである、又は、ヒートシンク230とは異なる。SMU215のいくつかの実施形態は、ヒートパイプ225の最大電力損失(Qmax)に基づいてAPU205に電力を分配し、ヒートパイプ235のQmaxに基づいてdGPU210に電力を分配する。
図3は、いくつかの実施形態による、統合コプロセッサからディスクリートコプロセッサへの共有プラットフォーム電力の動的シフトを示すプロット300である。プロット300は、図1に示すSMU170及び図2に示すSMU215のいくつかの実施形態等の配電回路によって実行される電力の動的分配を示している。配電回路は、APU及びdGPUで実行されるワークロードの特性と、配電回路による配電に使用できる総電力を示すプラットフォーム電力制限305と、に基づいて電力を分配する。
時間T1の前に、配電回路は、第1の電力310をAPUに提供し、第2の電力315をdGPUに提供する。図示した実施形態では、APU及びdGPUを含むデバイスは、APUで実行されるコアワークロードとdGPUで実行されるグラフィックスワークロードとの間でほぼ均等に分割されるワークロードを実行している。したがって、第1の電力310及び第2の電力315は、時間T1より前の時間間隔においてほぼ等しいが、第1の電力310は、図示した実施形態において、第2の電力315より僅かに少ない。第1の電力310及び第2の電力315の合計は、プラットフォーム電力制限305に基づいて決定される。
配電回路は、APUとdGPUに供給される電力を決定するために、最大表面温度等の熱的制約も考慮する。図示した実施形態では、熱的制約により、プラットフォーム電力制限305の下で利用可能な総電力よりも少なく、APU及びdGPUに分配される。例えば、APU及びdGPUに供給される電力の合計は、熱的制約によって決定される量325だけプラットフォーム電力制限305よりも少ない低減されたプラットフォーム電力制限320に等しい。
配電回路は、時刻T1から電力をAPUからdGPUにシフトする。図示した実施形態では、配電回路は、ワークロードがコア集約型からグラフィックス集約型にシフトすることに応じて電力をシフトする。例えば、配電回路は、第1の電力310を第1の量だけ減少させ、第2の電力315を対応する量だけ増加させる。図示した実施形態では、第1の電力310の減少は第2の電力315の増加に等しいが、第1の電力310の減少と第2の電力315の増加との比は必ずしも1:1ではなく、この比は、APUとdGPUの電力消費特性に応じて異なる値を有する。電力をAPUからdGPUにシフトすると、グラフィックス集約型ワークロードの性能が向上するが、分配された電力の合計は、プラットフォーム電力制限305及び低減されたプラットフォーム電力制限320を依然として下回る。
図4は、いくつかの実施形態による、ディスクリートコプロセッサから統合コプロセッサへの共有プラットフォーム電力の動的シフトを示すプロット400である。プロット400は、図1に示すSMU170及び図2に示すSMU215のいくつかの実施形態等の配電回路によって実行される電力の動的分配を示す。配電回路は、APU及びdGPUで実行されるワークロードの特性と、配電回路による配電に使用できる総電力を示すプラットフォーム電力制限405に基づいて電力を分配する。配電回路は、APU及びdGPUに供給される電力を決定するために、最大表面温度等の熱的制約を考慮するが、図示した実施形態では、熱的制約は、利用可能な電力に大きな制約を与えず、低減されたプラットフォーム電力制限420は、プラットフォーム電力制限405にほぼ等しい。
時間T1の前に、配電回路は、第1の電力410をAPUに提供し、第2の電力415をdGPUに提供する。図示した実施形態では、APU及びdGPUを含むデバイスは、APUで実行されるコアワークロードとdGPUで実行されるグラフィックスワークロードとの間でほぼ均等に分割されるワークロードを実行している。したがって、第1の電力410及び第2の電力415は、時間T1より前の時間間隔においてほぼ等しいが、第1の電力410は、図示した実施形態においては、第2の電力415より僅かに少ない。第1の電力410及び第2の電力415の合計は、プラットフォーム電力制限405に基づいて決定される。
配電回路は、時刻T1から電力をdGPUからAPUにシフトする。図示した実施形態では、配電回路は、ワークロードがグラフィックス集約型からコア集約型にシフトすることに応じて電力をシフトする。例えば、配電回路は、第1の電力410を第1の量だけ増加させ、第2の電力415を対応する量だけ減少させる。図示した実施形態では、第1の電力410の増加は第2の電力415の減少に等しいが、第1の電力410の増加と第2の電力415の減少との比は必ずしも1:1ではなく、この比はAPUとdGPUの電力消費特性に応じて異なる値を有する。いくつかの実施形態では、第1の電力410(又は、第1の電力410の合計値)の増加は、APUのTDPを下回る値に制限される。したがって、電力をdGPUからAPUからにシフトすると、コア集約型ワークロードの性能が向上するが、分配された電力の合計は、プラットフォーム電力制限405及び低減されたプラットフォーム電力制限420を依然として下回る。
図5は、いくつかの実施形態による、ワークロードの特性及びプラットフォーム電力制限に基づいて、統合コプロセッサ及びディスクリートコプロセッサへの電力割り当てを変更する方法のフロー図500である。方法500は、図1に示すデバイス100のSMU170及び図2に示す処理システム200のSMU215のいくつかの実施形態で実施される。本明細書で説明するように、プラットフォーム電力制限はAPUとdGPUの間で共有され、SMUは共有電力をAPUとdGPUの間で自由に分配できる。
ブロック505で、SMUはワークロードの特性を決定する。いくつかの実施形態では、特性は、ワークロードの相対的なコア強度及びグラフィックス強度の指標を含む。多数の計算を実行するが表示用の画像を生成しないワークロードは、よりコア集約的であるとみなされ、計算は少ないが表示用の高解像度画像を生成するワークロードは、よりグラフィックス集約的であるとみなされる。
ブロック510で、SMUは、デバイス全体に分散された1つ以上のセンサから温度測定値を収集する。いくつかの実施形態では、センサによって測定される温度値は、対応する熱的制約(最大表面温度等)と比較される熱的条件(表面温度等)を推測するために使用される。本明細書で説明するように、熱的条件は、デバイスの構成中に実行される較正プロセスを使用して決定されるパラメータによって定義される関係を使用して推測される。
決定ブロック515で、SMUは、APU又はdGPUのワークロードに変化が発生したかどうかを判断する。ワークロードの変化の例には、コア集約型ワークロードからグラフィックス集約型ワークロードへのシフト、グラフィックス集約型ワークロードからコア集約型ワークロードへのシフト、APU又はdGPUに割り当てられたワークロードの増減等が含まれるが、これらに限定されない。ワークロードの変化が検出されない場合、方法500はブロック505に戻る。ワークロードの変化が検出された場合、方法500はブロック520に進む。
ブロック520で、SMUは、変更されたワークロード特性とプラットフォーム電力制限とに基づいて、APUとdGPUに割り当てられる電力を変更する。割り当てられる電力は、コア集約型からグラフィックス集約型にワークロードがシフトすることに応じて、APUからdGPUにシフトされる。割り当てられる電力は、グラフィックス集約型からコア集約型へのワークロードのシフトに応じて、dGPUからAPUにシフトされる。いくつかの実施形態では、電力割り当ての変更は、少なくとも部分的に、最大表面温度等の熱的制約によって決定される。例えば、デバイスの表面温度は、温度センサの測定値に基づいて推定され、次に、最大表面温度と比較される。電力割り当ては、例えば、表面温度と最大表面温度との比較に基づいて電力割り当てを増減することによって、表面温度を最大表面温度未満に維持するように決定される。
いくつかの実施形態では、装置が提供される。この装置は、少なくとも1つの中央処理装置(CPU)コア及び少なくとも1つのグラフィックス処理ユニット(GPU)コアを含む統合コプロセッサを含む。統合コプロセッサは、統合コプロセッサの外部にあるディスクリートコプロセッサで実行するためのコマンドを生成するように構成される。また、この装置は、統合コプロセッサ及びディスクリートコプロセッサ上で実行されるワークロードの特性に基づいて、且つ、統合コプロセッサ及びディスクリートコプロセッサによって共有されるプラットフォーム電力制限に基づいて、統合コプロセッサ及びディスクリートコプロセッサに電力を選択的に提供するように構成された配電回路を含む。
いくつかの実施形態では、方法が提供される。この方法は、少なくとも1つの中央処理装置(CPU)コア及び少なくとも1つのグラフィックス処理ユニット(GPU)コアを含む統合コプロセッサに提供される第1の電力を決定することを含む。統合コプロセッサは、統合コプロセッサの外部にあるディスクリートコプロセッサで実行するためのコマンドを生成するように構成される。また、この方法は、ディスクリートコプロセッサに提供される第2の電力を決定することを含む。この方法は、統合コプロセッサ及びディスクリートコプロセッサ上で実行されるワークロードの特性に基づいて、且つ、統合コプロセッサ及びディスクリートコプロセッサによって共有されるプラットフォーム電力制限に基づいて、第1の電力及び第2の電力のうち少なくとも1つを変更することをさらに含む。
いくつかの実施形態では、装置が提供される。この装置は、少なくとも1つの中央処理装置(CPU)コア及び少なくとも1つの統合グラフィックス処理ユニット(iGPU)コアを含む統合コプロセッサを含む。CPUは、iGPU及びディスクリートコプロセッサで実行するコマンドを生成するように構成される。また、この装置は、統合コプロセッサ及びディスクリートコプロセッサによって共有されるプラットフォーム電力制限に基づいて、且つ、統合コプロセッサ及びディスクリートコプロセッサ上で実行されるワークロードの特性の変化に応じて、統合コプロセッサとディスクリートコプロセッサとの間で動的に電力をシフトするように構成された配電回路を含む。
コンピュータ可読記憶媒体は、命令及び/又はデータをコンピュータシステムに提供するために、使用中にコンピュータシステムによってアクセス可能な任意の非一時的な記憶媒体又は非一時的な記憶媒体の組み合わせを含む。このような記憶媒体には、限定されないが、光学媒体(例えば、コンパクトディスク(CD)、デジタル多用途ディスク(DVD)、ブルーレイ(登録商標)ディスク)、磁気媒体(例えば、フロッピー(登録商標)ディスク、磁気テープ、磁気ハードドライブ)、揮発性メモリ(例えば、ランダムアクセスメモリ(RAM)若しくはキャッシュ)、不揮発性メモリ(例えば、読取専用メモリ(ROM)若しくはフラッシュメモリ)、又は、微小電気機械システム(MEMS)ベースの記憶媒体が含まれ得る。コンピュータ可読記憶媒体(例えば、システムRAM又はROM)はコンピューティングシステムに内蔵されてもよいし、コンピュータ可読記憶媒体(例えば、磁気ハードドライブ)はコンピューティングシステムに固定的に取り付けられてもよいし、コンピュータ可読記憶媒体(例えば、光学ディスク又はユニバーサルシリアルバス(USB)ベースのフラッシュメモリ)はコンピューティングシステムに着脱可能に取り付けられてもよいし、コンピュータ可読記憶媒体(例えば、ネットワークアクセス可能ストレージ(NAS))は有線又は無線ネットワークを介してコンピュータシステムに結合されてもよい。
いくつかの実施形態では、上記の技術のいくつかの態様は、ソフトウェアを実行するプロセッシングシステムの1つ以上のプロセッサによって実装されてもよい。ソフトウェアは、非一時的なコンピュータ可読記憶媒体に記憶され、又は、非一時的なコンピュータ可読記憶媒体上で有形に具現化された実行可能命令の1つ以上のセットを含む。ソフトウェアは、1つ以上のプロセッサによって実行されると、上記の技術の1つ以上の態様を実行するように1つ以上のプロセッサを操作する命令及び特定のデータを含むことができる。非一時的なコンピュータ可読記憶媒体は、例えば、磁気若しくは光ディスク記憶デバイス、例えばフラッシュメモリ、キャッシュ、ランダムアクセスメモリ(RAM)等のソリッドステート記憶デバイス、又は、他の1つ以上の不揮発性メモリデバイス等を含むことができる。非一時的なコンピュータ可読記憶媒体に記憶された実行可能命令は、ソースコード、アセンブリ言語コード、オブジェクトコード、又は、1つ以上のプロセッサによって解釈若しくは実行可能な他の命令フォーマットであってもよい。
上述したものに加えて、概要説明において説明した全てのアクティビティ又は要素が必要とされているわけではなく、特定のアクティビティ又はデバイスの一部が必要とされない場合があり、1つ以上のさらなるアクティビティが実行される場合があり、1つ以上のさらなる要素が含まれる場合があることに留意されたい。さらに、アクティビティが列挙された順序は、必ずしもそれらが実行される順序ではない。また、概念は、特定の実施形態を参照して説明された。しかしながら、当業者であれば、特許請求の範囲に記載されているような本発明の範囲から逸脱することなく、様々な変更及び変形を行うことができるのを理解するであろう。したがって、明細書及び図面は、限定的な意味ではなく例示的な意味で考慮されるべきであり、これらの変更形態の全ては、本発明の範囲内に含まれることが意図される。
利益、他の利点及び問題に対する解決手段を、特定の実施形態に関して上述した。しかし、利益、利点、問題に対する解決手段、及び、何かしらの利益、利点若しくは解決手段が発生又は顕在化する可能性のある特徴は、何れか若しくは全ての請求項に重要な、必須の、又は、不可欠な特徴と解釈されない。さらに、開示された発明は、本明細書の教示の利益を有する当業者には明らかな方法であって、異なっているが同様の方法で修正され実施され得ることから、上述した特定の実施形態は例示にすぎない。添付の特許請求の範囲に記載されている以外に本明細書に示されている構成又は設計の詳細については限定がない。したがって、上述した特定の実施形態は、変更又は修正されてもよく、かかる変更形態の全ては、開示された発明の範囲内にあると考えられることが明らかである。したがって、ここで要求される保護は、添付の特許請求の範囲に記載されている。
Claims (20)
- 少なくとも1つの中央処理装置(CPU)コアと、少なくとも1つのグラフィックス処理ユニット(GPU)コアと、を含む統合コプロセッサであって、前記統合コプロセッサの外部のディスクリートコプロセッサで実行するためのコマンドを生成するように構成された統合コプロセッサと、
前記統合コプロセッサ及び前記ディスクリートコプロセッサで実行されるワークロードの特性と、前記統合コプロセッサ及び前記ディスクリートコプロセッサによって共有されるプラットフォーム電力制限とに基づいて、前記統合コプロセッサ及び前記ディスクリートコプロセッサに電力を選択的に供給するように構成された配電回路と、を備える、
装置。 - 前記配電回路は、
前記統合コプロセッサに供給される第1の電力と、前記ディスクリートコプロセッサに供給される第2の電力とを決定することと、
前記第1の電力と前記第2の電力との合計を前記プラットフォーム電力制限と比較することと、
を行うように構成されている、
請求項1の装置。 - 前記配電回路は、前記合計が前記プラットフォーム電力制限未満であることに応じて、前記ディスクリートコプロセッサに供給される前記第2の電力を増加させるように構成されている、
請求項2の装置。 - 少なくとも1つの温度を測定するように構成された少なくとも1つのセンサを備え、
前記配電回路は、前記ディスクリートコプロセッサに供給される前記第2の電力を、前記少なくとも1つの温度と、少なくとも1つの熱的制約と、の比較に基づいて決定される量だけ増加させるように構成されている、
請求項3の装置。 - 前記配電回路は、
前記少なくとも1つの温度に基づいて表面温度を決定することと、
前記ディスクリートコプロセッサに供給される前記第2の電力を、前記表面温度と、前記少なくとも1つの熱的制約によって決定される最大表面温度と、の比較に基づいて決定される量だけ増加させることと、
を行うように構成されている、
請求項4の装置。 - 前記配電回路は、前記表面温度が前記最大表面温度を超えることに応じて、前記ディスクリートコプロセッサに供給される前記第2の電力を減少させるように構成されている、
請求項5の装置。 - 前記配電回路は、前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも1つで実行される前記ワークロードの特性の変化に応じて、前記統合コプロセッサ及び前記ディスクリートコプロセッサに供給される電力を変更するように構成されている、
請求項1の装置。 - 前記配電回路は、ワークロードがコア集約型からグラフィックス集約型にシフトすることに応じて、電力を前記統合コプロセッサから前記ディスクリートコプロセッサにシフトするように構成されている、
請求項7の装置。 - 前記配電回路は、ワークロードがグラフィックス集約型からコア集約型にシフトすることに応じて、電力を前記ディスクリートコプロセッサから前記統合コプロセッサにシフトするように構成されている、
請求項7の装置。 - 少なくとも1つの中央処理装置(CPU)コアと、少なくとも1つのグラフィックス処理ユニット(GPU)コアと、を含む統合コプロセッサであって、統合コプロセッサの外部のディスクリートコプロセッサで実行するためのコマンドを生成するように構成された統合コプロセッサに供給される第1の電力を決定することと、
前記ディスクリートコプロセッサに供給される第2の電力を決定することと、
前記統合コプロセッサ及び前記ディスクリートコプロセッサで実行されるワークロードの特性と、前記統合コプロセッサ及び前記ディスクリートコプロセッサによって共有されるプラットフォーム電力制限と、に基づいて、前記第1の電力及び前記第2の電力のうち少なくとも1つを変更することと、を含む、
方法。 - 前記第1の電力と前記第2の電力との合計を、前記プラットフォーム電力制限と比較することを含む、
請求項10の方法。 - 前記合計が前記プラットフォーム電力制限未満であることに応じて、前記ディスクリートコプロセッサに供給される前記第2の電力を増加させることを含む、
請求項11の方法。 - 前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも1つに関連する少なくとも1つの温度を測定することと、
前記ディスクリートコプロセッサに供給される前記第2の電力を、前記少なくとも1つの温度と、少なくとも1つの熱的制約と、の比較に基づいて決定される量だけ増加させることと、を含む、
請求項12の方法。 - 前記少なくとも1つの温度に基づいて表面温度を決定することと、
前記表面温度を、前記少なくとも1つの熱的制約によって決定された最大表面温度と比較することと、
前記ディスクリートコプロセッサに供給される前記第2の電力を、前記比較に基づいて決定される量だけ増加させることと、を含む、
請求項13の方法。 - 前記表面温度が前記最大表面温度を超えることに応じて、前記ディスクリートコプロセッサに供給される前記第2の電力を減少させることを含む、
請求項14の方法。 - 前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも1つで実行される前記ワークロードの特性の変化に応じて、前記統合コプロセッサ及び前記ディスクリートコプロセッサに供給される電力を変更することを含む、
請求項10の方法。 - 前記ワークロードがコア集約型からグラフィックス集約型にシフトすることに応じて、電力を前記統合コプロセッサから前記ディスクリートコプロセッサにシフトすることを含む、
請求項16の方法。 - 前記ワークロードがグラフィックス集約型からコア集約型にシフトすることに応じて、電力を前記ディスクリートコプロセッサから前記統合コプロセッサからにシフトすることを含む、
請求項16の方法。 - 中央処理装置(CPU)と統合グラフィックス処理ユニット(iGPU)とを含む統合コプロセッサであって、前記CPUは、前記iGPU及びディスクリートコプロセッサで実行するためのコマンドを生成するように構成されている、統合コプロセッサと、
前記統合コプロセッサ及び前記ディスクリートコプロセッサによって共有されるプラットフォーム電力制限に基づいて、前記統合コプロセッサ及び前記ディスクリートコプロセッサで実行されるワークロードの特性の変化に応じて、前記統合コプロセッサと前記ディスクリートコプロセッサとの間で動的に電力をシフトするように構成された配電回路と、を備える、
装置。 - 少なくとも1つの温度を測定するように構成された少なくとも1つのセンサを備え、
前記配電回路は、前記少なくとも1つの温度の変化に応じて、前記統合コプロセッサ及び前記ディスクリートコプロセッサのうち少なくとも1つに供給される電力を変更するように構成されており、
前記配電回路は、ワークロードアクティビティ需要及び電力制限情報を前記ディスクリートコプロセッサと交換するように構成されている、
請求項19の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/712,891 | 2019-12-12 | ||
US16/712,891 US11886878B2 (en) | 2019-12-12 | 2019-12-12 | Distributing power shared between an accelerated processing unit and a discrete graphics processing unit |
PCT/US2020/064481 WO2021119410A1 (en) | 2019-12-12 | 2020-12-11 | Distributing power shared between an accelerated processing unit and a discrete graphics processing unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2023505762A true JP2023505762A (ja) | 2023-02-13 |
Family
ID=76318019
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022533337A Pending JP2023505762A (ja) | 2019-12-12 | 2020-12-11 | 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11886878B2 (ja) |
EP (1) | EP4073616A4 (ja) |
JP (1) | JP2023505762A (ja) |
KR (1) | KR20220108089A (ja) |
CN (1) | CN114787751A (ja) |
WO (1) | WO2021119410A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11829216B2 (en) * | 2021-03-22 | 2023-11-28 | Dell Products L.P. | System and method of enhancing performances of information handling systems by utilizing graphics processing units |
WO2023287576A1 (en) * | 2021-07-13 | 2023-01-19 | SiFive, Inc. | Selectable and hierarchical power management |
JP7218410B1 (ja) | 2021-10-04 | 2023-02-06 | レノボ・シンガポール・プライベート・リミテッド | 情報処理装置および制御方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7562234B2 (en) * | 2005-08-25 | 2009-07-14 | Apple Inc. | Methods and apparatuses for dynamic power control |
US9275430B2 (en) | 2006-12-31 | 2016-03-01 | Lucidlogix Technologies, Ltd. | Computing system employing a multi-GPU graphics processing and display subsystem supporting single-GPU non-parallel (multi-threading) and multi-GPU application-division parallel modes of graphics processing operation |
US8312026B2 (en) | 2009-12-22 | 2012-11-13 | At&T Intellectual Property I, L.P. | Compressing massive relational data |
US9261949B2 (en) | 2010-10-29 | 2016-02-16 | Advanced Micro Devices, Inc. | Method for adaptive performance optimization of the soc |
US8769316B2 (en) * | 2011-09-06 | 2014-07-01 | Intel Corporation | Dynamically allocating a power budget over multiple domains of a processor |
US9304570B2 (en) | 2011-12-15 | 2016-04-05 | Intel Corporation | Method, apparatus, and system for energy efficiency and energy conservation including power and performance workload-based balancing between multiple processing elements |
US8984313B2 (en) | 2012-08-31 | 2015-03-17 | Intel Corporation | Configuring power management functionality in a processor including a plurality of cores by utilizing a register to store a power domain indicator |
US20140089699A1 (en) | 2012-09-27 | 2014-03-27 | Advanced Micro Devices | Power management system and method for a processor |
US9268378B2 (en) * | 2013-06-28 | 2016-02-23 | Intel Corporation | Techniques and system for managing platform temperature |
US20160266629A1 (en) | 2015-03-09 | 2016-09-15 | Advanced Micro Devices, Inc. | Changing power limits based on device state |
US10649514B2 (en) | 2016-09-23 | 2020-05-12 | Advanced Micro Devices, Inc. | Method and apparatus for temperature and voltage management control |
US10747286B2 (en) * | 2018-06-11 | 2020-08-18 | Intel Corporation | Dynamic power budget allocation in multi-processor system |
WO2020036573A1 (en) * | 2018-08-17 | 2020-02-20 | Hewlett-Packard Development Company, L.P. | Modifications of power allocations for graphical processing units based on usage |
US11011109B1 (en) * | 2019-10-24 | 2021-05-18 | Dell Products L.P. | Organic light emitting diode display power management based on usage scaling |
-
2019
- 2019-12-12 US US16/712,891 patent/US11886878B2/en active Active
-
2020
- 2020-12-11 EP EP20898484.9A patent/EP4073616A4/en active Pending
- 2020-12-11 WO PCT/US2020/064481 patent/WO2021119410A1/en unknown
- 2020-12-11 CN CN202080085571.3A patent/CN114787751A/zh active Pending
- 2020-12-11 JP JP2022533337A patent/JP2023505762A/ja active Pending
- 2020-12-11 KR KR1020227021103A patent/KR20220108089A/ko active Search and Examination
Also Published As
Publication number | Publication date |
---|---|
KR20220108089A (ko) | 2022-08-02 |
EP4073616A4 (en) | 2024-01-03 |
EP4073616A1 (en) | 2022-10-19 |
US20210182066A1 (en) | 2021-06-17 |
US11886878B2 (en) | 2024-01-30 |
CN114787751A (zh) | 2022-07-22 |
WO2021119410A1 (en) | 2021-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI430079B (zh) | 用於多處理器核心之電力管理的裝置、系統及方法 | |
JP2023505762A (ja) | 加速処理ユニットとディスクリートグラフィックス処理ユニットとの間で共有される電力の分配 | |
US8793512B2 (en) | Method and apparatus for thermal control of processing nodes | |
US10649518B2 (en) | Adaptive power control loop | |
US9261949B2 (en) | Method for adaptive performance optimization of the soc | |
EP2596413B1 (en) | Managing current and power in a computing system | |
EP2766788B1 (en) | System and method for determining thermal management policy from leakage current measurement | |
US11157328B2 (en) | Distributed processing QoS algorithm for system performance optimization under thermal constraints | |
US9703336B2 (en) | System and method for thermal management in a multi-functional portable computing device | |
US10831254B2 (en) | Allocating power between multiple central processing units (CPUs) in a multi-CPU processor based on total current availability and individual CPU quality-of-service (QoS) requirements | |
KR20140002072A (ko) | 휴대용 컴퓨팅 디바이스에서의 열 로드 관리 | |
US20120221873A1 (en) | Method, Apparatus, and System for Energy Efficiency and Energy Conservation by Mitigating Performance Variations Between Integrated Circuit Devices | |
US20240004448A1 (en) | Platform efficiency tracker | |
CN115774485A (zh) | 片上系统及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20231204 |