CN103593036A - 动态调整电压/时钟频率的片上系统 - Google Patents
动态调整电压/时钟频率的片上系统 Download PDFInfo
- Publication number
- CN103593036A CN103593036A CN201310542103.6A CN201310542103A CN103593036A CN 103593036 A CN103593036 A CN 103593036A CN 201310542103 A CN201310542103 A CN 201310542103A CN 103593036 A CN103593036 A CN 103593036A
- Authority
- CN
- China
- Prior art keywords
- voltage
- data processing
- clock
- module
- processing module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
本发明公开了一种动态调整电压/时钟频率的片上系统。所述片上系统包括多个数据处理模块。所述片上系统还包括：电压/时钟提供模块，向所述多个数据处理模块提供电压和时钟；电压/时钟频率控制模块，根据从所述多个数据处理模块中的第一数据处理模块接收的第一操作状态改变信息，控制所述电压/时钟提供模块提供给第一数据处理模块的电压和时钟频率。
Description
技术领域
本发明涉及一种动态调整电压/时钟频率的片上系统，更具体地讲，涉及一种能够根据数据处理模块提供的操作状体改变信息而改变提供给数据处理模块的电压/时钟频率的片上系统。
背景技术
片上系统（SoC）指的是在单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术。如图1所示，现有技术的SOC一般包括主控微处理器10，一个或者多个数据处理模块20-1至20-n，一个或者多个存储器接口模块MIF30-1至30-n以及电压时钟频率提供模块40。SOC在工作的时候配合片外的一个或者多个存储器60-1至60-n。
随着SOC的集成度和芯片面积的增大，有效的降低SOC芯片的功耗成了一个很关键的课题。SOC芯片工作的时候，在满足系统性能的前提下，动态的调整系统工作的电压和时钟频率成了一个有效的方法。而目前SOC芯片的电压和时钟频率的调整方式是：由主控微处理器10查询各个数据处理模块20的状态，然后根据各个数据处理模块20的状态而控制电压/时钟提供模块来选择性地改变提供给各个数据处理模块的电压/时钟频率，从而达到调整工作电压时钟频率的目的。
但是，如上所述的传统的电压和时钟频率的调整方式无法实时反映各个数据处理模块的性能要求。因为通过主控微处理器查询各个数据处理模块的状态的方式，存在着硬件和软件的延时差，而且当SOC内部的数据处理模块的数量增多时，传统的电压和时钟频率的调整方式会使软件判断的实时性更差。
发明内容
鉴于现有技术中存在的上述问题，本发明提供了能够根据数据处理没夸提供的操作状态改变信息而改变提供给数据处理模块的电压/时钟频率的片上系统。
根据本发明的示例性实施例，提供了一种动态调整电压/时钟频率的片上系统。所述片上系统包括多个数据处理模块，并且还可包括：电压/时钟提供模块，向所述多个数据处理模块提供电压和时钟；电压/时钟频率控制模块，根据从所述多个数据处理模块中的第一数据处理模块接收的第一操作状态改变信息，控制所述电压/时钟提供模块提供给第一数据处理模块的电压和时钟频率。
优选地，电压/时钟频率控制模块包括：配置寄存器，被构造为存储与所述多个数据处理模块的操作所需的电压和时钟频率对应的配置信息；逻辑控制器，被构造为基于与所述多个数据处理模块的操作所需的电压和时钟频率对应的配置信息控制电压/时钟提供模块提供给所述多个数据处理模块中的每一个数据处理模块的电压和时钟频率。
优选地，逻辑控制器根据第一操作状态改变信息从配置寄存器检索与第一数据处理模块的改变后的操作所需的电压和时钟频率对应的第一配置信息，并基于第一配置信息控制所述电压/时钟提供模块提供给第一数据处理模块的电压和时钟频率。
优选地，所述电压/时钟频率控制模块根据第一操作状态改变信息而控制所述电压/时钟提供模块提供给与第一数据处理模块的改变后的操作相关的第二数据处理模块的电压和时钟频率。
优选地，逻辑控制器根据第一数据处理模块的操作状态改变信息确定与第一数据处理模块的改变后的操作相关的第二数据处理模块以及第二数据处理模块的操作，从配置寄存器检索出与确定的第二数据处理模块的操作所需的电压和时钟频率对应的第二配置信息，并基于第二配置信息控制电压/时钟提供模块提供给第二数据处理模块的电压和时钟频率的控制信号。
优选地，当从第一数据处理模块和第三数据处理模块分别接收到第一操作状态改变信息和第三操作状态改变信息，并且逻辑控制器确定第一数据处理模块和第三数据处理模块的改变后的操作分别与第四模块的第四操作和第五操作相关时，逻辑控制器从配置寄存器检索出与确定的第四数据处理模块的第四操作和第五操作所需的电压和时钟频率对应的第四配置信息和第五配置信息，并基于第四配置信息和第五配置信息控制所述电压/时钟提供模块提供给第四数据处理模块的电压和时钟频率。
优选地，电压/时钟提供模块可包括：电压提供模块，向所述多个数据处理没夸提供电压和时钟；时钟提供模块，向所述多个数据处理没夸提供时钟。
优选地，所述配置信息包括电压配置信息和时钟配置信息，其中，所述逻辑控制器将与电压配置对应的电压配置信号提供给电压提供模块，并将与时钟配置信息对应的时钟配置信号提供给时钟提供模块。
根据如上所述的本发明的动态调整电压/时钟频率的片上系统，由于根据数据处理模块的操作状态改变信息而改变所提供的电压/时钟频率，因此可显著提供动态调整的实时性。
附图说明
通过下面结合附图对实施例进行的描述，本发明的这些和/或其他方面和优点将会变得清楚和更易于理解，其中：
图1为示出根据现有技术的片上系统的框图；
图2为示出根据本发明的示例性实施例的片上系统的框图；
图3为示出根据本发明的示例性实施例的电压/时钟提供模块的框图；
图4为示出根据本发明的示例性实施例的存储在配置寄存器中的配置信息的查询表。
具体实施方式
现在对本发明实施例进行详细的描述，其示例表示在附图中，其中，相同的标号始终表示相同部件。下面通过参照附图对实施例进行描述以解释本发明。
根据本发明的片上系统（SOC）中，将要改变操作状态的数据处理模块将向电压/时钟频率控制模块发送操作状态改变信息，从而电压/时钟频率控制模块将根据接收的操作状态改变信息而控制或选择性地改变提供给数据处理模块的电压和时钟信号。
下面，将结合附图详细描述根据本发明的一实施例的片上系统。
图2为示出根据本发明的示例性实施例的片上系统（SOC）的框图。如图2所示，根据本发明的示例性实施例的SOC包括主控微处理器100，一个或者多个数据处理模块200-1至200-n，一个或者多个存储器接口模块MIF300-1至300-n以及电压/时钟提供模块400。此外，根据本发明的示例性实施例的SOC在工作的时候配合片外的一个或者多个外部存储器600-1至600-n。
根据本发明的示例性实施例的SOC还包括电压/时钟频率控制模块500。
与现有技术的主控微处理器10一样，SOC的主控微处理器100控制SOC的整体操作。
数据处理模块200与现有技术的数据处理模块20一样根据主控微处理器100的控制而执行对应的操作之外，当发生操作状体改变时，向电压/时钟频率控制模块500发送操作状态改变信息，以请求改变所提供的电压和时钟频率。这里，所述操作状态改变信息可包括关于数据处理模块的标识符（ID）和改变后的操作的信息，从而电压/时钟频率控制模块500可知道哪个数据处理模块的操作状态将会改变以及将改变到哪个操作状态。
电压/时钟提供模块400向所述多个数据处理模块200-1至200-n提供对应的电压（例如，但不限于操作操作电压）和时钟。优选地，电压/时钟提供模块400在电压/时钟频率控制模块500的控制下向所述多个数据处理模块200-1至200-n提供对应的电压和时钟。优选地，如图3所述，电压/时钟提供模块400可包括电压提供模块410和时钟提供模块420。所述电压提供模块410和时钟提供模块420分别向数据处理模块200提供电压和时钟。
电压/时钟频率控制模块500根据从数据处理模块接收的操作状态改变信息而控制电压/时钟提供模块400提供给数据处理模块的电压和时钟频率。例如，根据从数据处理模块接收的操作状态改变信息，电压/时钟频率控制模块500控制电压/时钟提供模块400的电压提供模块410和时钟提供模块420提供给数据处理模块的电压和时钟。
为此，电压/时钟频率控制模块500可包括配置寄存器510和逻辑控制器520。
配置寄存器510存储与所述多个数据处理模块200-1至200n中的每一个数据处理模块的操作所需的电压和时钟频率对应的配置信息。此外，配置寄存器510还存储有各个数据处理模块的操作之间的相关关系，从而可根据一个数据处理模块的操作状态改变获知与该操作相关的其它数据处理模块中是否需要改变操作状态。图4为示出配置寄存器510所存储的与各个数据处理模块和操作对应的电压和时钟频率的配置信息的查询表的一示例。
当从数据处理模块接收到操作状态改变信息时，逻辑控制器520从配置寄存器510检索出与改变后的操作对应的配置信息，并基于检索出的配置信息控制电压/时钟提供模块400提供给数据处理模块的电压和时钟频率。
此外，当从数据处理模块接收到操作状态改变信息，且通过检索配置寄存器510确定上述数据处理模块的操作与另一数据处理模块的操作相关时，逻辑控制器520将从配置寄存器510检索出与另一数据处理模块的操作相关的配置信息，并基于该配置信息控制电压/时钟提供模块400提供给另一数据处理模块的电压和时钟。
例如，数据处理模块为图像传感器接口模块，而另一数据处理模块为图像处理模块。当从图像传感器接口模块接收的操作状态改变信息表示所述图像传感器接口模块从待机操作改变为图像感测信息接收操作时，逻辑控制器520从配置寄存器510检索出与图像传感器接口模块的图像感测信息接收操作对应的配置信息，并基于该配置信息控制电压/时钟提供模块400提供给图像传感器接口模块的电压和时钟。
同时，逻辑控制器520从配置寄存器510还检索出图像传感器接口模块执行图像感测信息接收操作，则图像处理模块将执行图像处理操作。因此，即使从图像处理模块没有接收到指示从待机操作改变为图像处理操作的操作状体改变信息，逻辑控制器520从配置寄存器510检索出与图像处理模块的图像处理操作对应的配置信息，并基于该配置信息控制电压/时钟提供模块400提供给图像处理模块的电压和时钟。
此外，当从至少两个数据处理模块接收到操作状态改变信息时，若所述至少两个数据处理模块的改变后的操作均与另一数据处理模块的至少两个操作相关，则逻辑控制器510通过检索配置寄存器520确定能够满足所述另一数据处理模块的所述至少两个操作的配置信息，并基于该配置信息控制电压/时钟提供模块400提供给所述另一数据处理模块的电压和时钟。
另外，当电压/时钟提供模块400包括电压提供模块410和时钟提供模块420时，配置寄存器510存储有电压配置信息和时钟配置信息，且所述逻辑控制器520将与电压配置信息对应的电压配置信号提供给电压提供模块410，并将与时钟配置信息对应的时钟配置信号提供给时钟提供模块420。
此外，当从数据处理模块接收到操作状态改变信息时，电压/时钟控制模块还可控制提供给与该数据处理模块对应的外部存储器和/或存储器接口模块的电压/时钟频率。由于控制提供给外部存储器和/或存储器接口模块的电压/时钟频率的方式与上述控制提供给数据处理模块的电压/时钟频率的方式相似，因此在此省略对其的描述。
下面，假设电压/时钟频率控制模块500从所述多个数据处理模块200-1至200-n中的数据处理模块200-1（以下，称作第一数据处理模块）接收到状态改变信息。
当第一数据处理模块的操作从待机操作改变到A操作时，第一处理模块向电压/时钟频率控制模块500发送操作状态改变信息，以通知电压/时钟频率控制模块500第一处理模块的操作从待机操作改变到A操作并存在改变提供给第一处理模块的电压和时钟频率的需要。
当从第一数据处理模块接收到状态改变信息时，电压/时钟频率控制模块500（例如，逻辑控制器520）根据状态改变信息所反映的A1操作，从存储有如图4所示的查询信息的配置寄存器510检索出与第一数据处理模块的A1操作所需的电压和时钟频率对应的配置信息。例如，逻辑控制器520从配置寄存器510所存储的如图4所示的查询信息中检索出“25”的电压配置信息和“10”的时钟配置信息，并基于检索出的电压配置信息和时钟配置信息控制电压/时钟提供模块400提供给第一数据处理模块的电压和时钟频率。
这里，“25”的电压配置信息和“10”的时钟配置信息可分别对应于2.5V的电压和10kHz的时钟频率。
如果从第二数据处理模块接收到的状态改变信息指示第二数据处理模块从待机操作改变到B操作，则逻辑控制器520从配置寄存器520检索出与第二处理模块的B操作对应的“30”的电压配置信息和“10”的时钟配置信息，并基于检索出的电压配置信息和时钟配置信息控制电压/时钟提供模块400提供给第二数据处理模块的电压和时钟频率。
除检索出与第二处理模块的B操作对应的电压配置信息和时钟配置信之外，逻辑控制器520还可检索出第二处理模块的B操作与第三数据处理模块的C操作相关，即当第二数据处理模块执行B操作时，第三数据处理模块必将执行C操作。因此，虽然从第三数据处理模块还未接收到有关C操作的操作状态改变信息，但逻辑控制器520从配置寄存器520检索出与第三处理模块的C操作对应的“30”的电压配置信息和“10”的时钟配置信息，并基于检索出的第三数据处理模块的C操作对应的电压配置信息和时钟配置信息控制电压/时钟提供模块400提供给第三数据处理模块的电压和时钟频率。
可选择地，逻辑控制器520还可以判断是否当前第三数据处理模块的操作是否为C操作，若第三数据处理模块的当前操作已经是C操作，则无需再执行检索对应配置信息的操作及后续操作。
当从第四数据处理模块和第五数据处理模块同时接收到操作状态改变信息，且接收到的操作状态改变信息分别反映第四数据处理模块和第五数据处理模块执行D操作和E操作时，逻辑控制器520从配置寄存器520检索出与第四数据处理模块的D操作对应的“25”的电压配置信息和“10”的时钟配置信息和与第五数据处理模块的E操作对应的“25”的电压配置信息和“5”的时钟配置信息，并基于检索出的配置信息控制电压/时钟提供模块400提供给第四数据处理模块和第五数据处理模块的电压和时钟频率。
除检索出第四数据处理模块的配置信息和第五数据处理模块的配置信息之外，逻辑控制器510还从配置寄存器520第四数据处理模块的D操作和第五数据处理模块的E操作分别与第六数据处理模块的F1操作和F2操作相关。因此，逻辑控制器510通过检索配置寄存器520确定F1操作与“25”的电压配置信息和“10”的时钟配置信息对应，而F2操作与“25”的电压配置信息和“5”的时钟配置信息对应。因此，为了使提供给第六数据处理模块的电压和时钟频率满足F1操作和F2操作，逻辑控制器510基于“50”的电压配置信息和“10”的时钟频率控制电压/时钟提供模块400提供给第六数据处理模块的电压和时钟频率。
这里，假设“25”的电压配置信息对应于2.5V的电压，“5”和“10”的时钟配置信息可分别对应于5kHz和10kHz的时钟频率。因此，逻辑控制器510基于与5V对应的电压配置信息和10kHz的时钟频率对应的时钟配置信息控制压/时钟提供模块400提供给第六数据处理模块的电压和时钟频率。
根据如上所述的本发明的动态调整电压/时钟频率的片上系统，由于根据数据处理模块的操作状态改变信息而改变所提供的电压/时钟频率，因此可显著提供动态调整的实时性。
虽然已表示和描述了本发明的一些实施例，但本领域技术人员应该理解，在不脱离由权利要求及其等同物限定其范围的本发明的原理和精神的情况下，可以对这些实施例进行修改。
Claims (8)
1.一种动态调整电压/时钟频率的片上系统，所述片上系统包括多个数据处理模块，其特征在于包括：
电压/时钟提供模块，向所述多个数据处理模块提供电压和时钟；
电压/时钟频率控制模块，根据从所述多个数据处理模块中的第一数据处理模块接收的第一操作状态改变信息，控制所述电压/时钟提供模块提供给第一数据处理模块的电压和时钟频率。
2.根据权利要求1所述的片上系统，其中，电压/时钟频率控制模块包括：
配置寄存器，被构造为存储与所述多个数据处理模块的操作所需的电压和时钟频率对应的配置信息；
逻辑控制器，被构造为基于与所述多个数据处理模块的操作所需的电压和时钟频率对应的配置信息控制电压/时钟提供模块提供给所述多个数据处理模块中的每一个数据处理模块的电压和时钟频率。
3.根据权利要求2所述的片上系统，其中，逻辑控制器根据第一操作状态改变信息从配置寄存器检索与第一数据处理模块的改变后的操作所需的电压和时钟频率对应的第一配置信息，并基于第一配置信息控制所述电压/时钟提供模块提供给第一数据处理模块的电压和时钟频率。
4.根据权利要求3所述的片上系统，其中，所述电压/时钟频率控制模块根据第一操作状态改变信息而控制所述电压/时钟提供模块提供给与第一数据处理模块的改变后的操作相关的第二数据处理模块的电压和时钟频率。
5.根据权利要求4所述的片上系统，其中，逻辑控制器根据第一数据处理模块的操作状态改变信息确定与第一数据处理模块的改变后的操作相关的第二数据处理模块以及第二数据处理模块的操作，从配置寄存器检索出与确定的第二数据处理模块的操作所需的电压和时钟频率对应的第二配置信息，并基于第二配置信息控制电压/时钟提供模块提供给第二数据处理模块的电压和时钟频率的控制信号。
6.根据权利要求3所述的片上系统，其中，当从第一数据处理模块和第三数据处理模块分别接收到第一操作状态改变信息和第三操作状态改变信息，并且逻辑控制器确定第一数据处理模块和第三数据处理模块的改变后的操作分别与第四模块的第四操作和第五操作相关时，逻辑控制器从配置寄存器检索出与确定的第四数据处理模块的第四操作和第五操作所需的电压和时钟频率对应的第四配置信息和第五配置信息，并基于第四配置信息和第五配置信息控制所述电压/时钟提供模块提供给第四数据处理模块的电压和时钟频率。
7.根据权利要求2所述的片上系统，其中，电压/时钟提供模块包括：
电压提供模块，向所述多个数据处理没夸提供电压和时钟；
时钟提供模块，向所述多个数据处理没夸提供时钟。
8.根据权利要求6所述的片上系统，其中，所述配置信息包括电压配置信息和时钟配置信息，
其中，所述逻辑控制器将与电压配置对应的电压配置信号提供给电压提供模块，并将与时钟配置信息对应的时钟配置信号提供给时钟提供模块。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310542103.6A CN103593036B (zh) | 2013-11-05 | 2013-11-05 | 动态调整电压/时钟频率的片上系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310542103.6A CN103593036B (zh) | 2013-11-05 | 2013-11-05 | 动态调整电压/时钟频率的片上系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103593036A true CN103593036A (zh) | 2014-02-19 |
| CN103593036B CN103593036B (zh) | 2016-05-11 |
Family
ID=50083222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310542103.6A Active CN103593036B (zh) | 2013-11-05 | 2013-11-05 | 动态调整电压/时钟频率的片上系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103593036B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107003835A (zh) * | 2014-10-02 | 2017-08-01 | 联发科技股份有限公司 | 硬件加速的动态电压及频率调节 |
| CN108260191A (zh) * | 2016-12-29 | 2018-07-06 | 展讯通信（上海）有限公司 | 移动终端及其睡眠状态的控制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080263324A1 (en) * | 2006-08-10 | 2008-10-23 | Sehat Sutardja | Dynamic core switching |
| CN101573677A (zh) * | 2007-01-07 | 2009-11-04 | 苹果公司 | 用于数据处理系统中的功率管理的方法和系统 |
| CN102109819A (zh) * | 2009-12-23 | 2011-06-29 | 北京中电华大电子设计有限责任公司 | 一种soc电源负载自适应控制方法 |
| CN102692991A (zh) * | 2011-01-14 | 2012-09-26 | 苹果公司 | 协调多个电路中的性能参数 |
-
2013
- 2013-11-05 CN CN201310542103.6A patent/CN103593036B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080263324A1 (en) * | 2006-08-10 | 2008-10-23 | Sehat Sutardja | Dynamic core switching |
| CN101573677A (zh) * | 2007-01-07 | 2009-11-04 | 苹果公司 | 用于数据处理系统中的功率管理的方法和系统 |
| CN102109819A (zh) * | 2009-12-23 | 2011-06-29 | 北京中电华大电子设计有限责任公司 | 一种soc电源负载自适应控制方法 |
| CN102692991A (zh) * | 2011-01-14 | 2012-09-26 | 苹果公司 | 协调多个电路中的性能参数 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107003835A (zh) * | 2014-10-02 | 2017-08-01 | 联发科技股份有限公司 | 硬件加速的动态电压及频率调节 |
| CN108260191A (zh) * | 2016-12-29 | 2018-07-06 | 展讯通信（上海）有限公司 | 移动终端及其睡眠状态的控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103593036B (zh) | 2016-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6895530B2 (en) | Method and apparatus for controlling a data processing system during debug | |
| US10990322B2 (en) | Memory buffer chip, memory system and method of controlling the memory buffer chip | |
| US7164617B2 (en) | Memory control apparatus for synchronous memory unit with switched on/off clock signal | |
| US8140902B2 (en) | Internally controlling and enhancing advanced test and characterization in a multiple core microprocessor | |
| US8902684B2 (en) | Integrated circuit, system including the same, and operation method of the system | |
| US9135134B2 (en) | Semiconductor device and operating method thereof | |
| CN101763890A (zh) | 延迟调整装置、半导体器件以及延迟调整方法 | |
| US9727114B2 (en) | HW-controlled power domains with automatic power-on request | |
| JP2006067600A (ja) | １つまたは複数のトランスポンダを選択する方法 | |
| US10521387B2 (en) | NAND switch | |
| US20100262724A1 (en) | Semiconductor storage device, electronic apparatus, and mode setting method | |
| US10886001B2 (en) | Semiconductor-product testing device, method for testing semiconductor product, and semiconductor product | |
| CN103412829A (zh) | 扩大mcu程序地址空间的方法及装置 | |
| US10962621B2 (en) | Communication circuit, communication system, and self-diagnosis method of communication circuit | |
| CN103593036A (zh) | 动态调整电压/时钟频率的片上系统 | |
| US8135968B2 (en) | Semiconductor apparatus including power management integrated circuit | |
| CN115603713B (zh) | 一种脉冲信号处理方法、装置及匹配电路 | |
| CN104915316A (zh) | 通信设备 | |
| US8422315B2 (en) | Memory chips and memory devices using the same | |
| JP2018195243A (ja) | 半導体装置、及び半導体装置の制御方法 | |
| EP3891594A1 (en) | Memory control system with a sequence processing unit | |
| CN105808470A (zh) | 电子装置及其操作方法 | |
| US9508418B1 (en) | Semiconductor device | |
| CN110390977B (zh) | 操作控制电路和包括该操作控制电路的半导体存储器件 | |
| CN109979502B (zh) | 动态随机存取存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |