CN110390977B - 操作控制电路和包括该操作控制电路的半导体存储器件 - Google Patents

操作控制电路和包括该操作控制电路的半导体存储器件 Download PDF

Info

Publication number
CN110390977B
CN110390977B CN201811416783.6A CN201811416783A CN110390977B CN 110390977 B CN110390977 B CN 110390977B CN 201811416783 A CN201811416783 A CN 201811416783A CN 110390977 B CN110390977 B CN 110390977B
Authority
CN
China
Prior art keywords
signal
semiconductor memory
memory device
control signal
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811416783.6A
Other languages
English (en)
Other versions
CN110390977A (zh
Inventor
郑怡映
李根一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110390977A publication Critical patent/CN110390977A/zh
Application granted granted Critical
Publication of CN110390977B publication Critical patent/CN110390977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40607—Refresh operations in memory devices with an internal cache or data buffer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种操作控制电路和包括该操作控制电路的半导体存储器件。所述半导体存储器件可以包括控制信号发生电路、周期信号发生电路和选择电路。控制信号发生电路可以被配置为响应于模式信号、电压检测信号和温度检测信号来产生控制信号。周期信号发生电路可以被配置为响应于控制信号来产生周期性转变的周期信号。选择电路可以被配置为响应于控制信号来输出周期信号和被缓冲的来自外部设备的信号中的任何一个。

Description

操作控制电路和包括该操作控制电路的半导体存储器件
相关申请的交叉引用
本申请要求2018年4月16日向韩国知识产权局提交的第10-2018-0044036号韩国申请的优先权，其公开内容通过引用整体合并于此。
技术领域
各种实施例总体而言可以涉及一种操作控制电路，更具体地，涉及一种包括该操作控制电路的半导体器件。
背景技术
半导体存储器件可以接收和储存数据。半导体存储器件可以输出所储存的数据。
为了接收和输出数据，半导体存储器件可以从外部设备接收命令。此外，半导体存储器件可以接收用于确定输入的数据和输出的数据的储存位置的地址。
如上所述，半导体存储器件可以接收上述各种信号。半导体存储器件可以响应于输入的信号来执行内部操作。
当在预定时间内诸如命令、数据、地址等的信号可能不从外部设备输入到半导体存储器件中时，在半导体存储器件中传输的信号可以被固定为特定电平。当在半导体存储器件中传输/接收的信号可以被固定为特定电平并向半导体存储器件施加电力时，即，当半导体存储器件可能不执行任何操作时，由于该电力的缘故，可能会对用于传输/接收被固定的信号的电路施加过大的应力。
发明内容
在本公开的示例实施例中，一种半导体存储器件可以包括控制信号发生电路、周期信号发生电路和选择电路。控制信号发生电路可以被配置为响应于模式信号、电压检测信号和温度检测信号来产生控制信号。所述周期信号发生电路可以被配置为响应于所述控制信号来产生周期性转变的周期信号。所述选择电路可以被配置为响应于所述控制信号来输出所述周期信号和被缓冲的来自外部设备的信号中的任何一个。
在本公开的示例实施例中，一种半导体存储器件可以包括选择电路。所述选择电路可以被配置为：在自刷新操作中当自刷新操作中的电压电平高于设定电压电平和/或所述自刷新操作中的温度高于设定温度时，输出周期性转变的周期信号来代替被缓冲的来自外部设备的信号。
在本公开的示例实施例中，操作控制电路可以包括控制信号发生电路和周期信号发生电路。所述控制信号发生电路可以被配置为当自刷新操作中的电压高于设定电压和/或自刷新操作中的温度高于设定温度时产生控制信号。所述周期信号发生电路可以被配置为响应于所述控制信号来产生周期性转变的周期信号。
附图说明
通过以下结合附图的详细描述，将更清楚地理解本公开的主题的以上和其他方面、特征和优点，其中：
图1是示出包括根据示例实施例的半导体存储器件的系统的视图；
图2是示出图1中的半导体存储器件的视图；
图3是示出图2中的半导体存储器件的第二选择电路的视图；以及
图4是示出图2中的半导体存储器件的控制信号发生电路的视图。
具体实施方式
将参考附图来更详细地描述本发明的各种实施例。附图是各种实施例(和中间结构)的示意图。因此，可以预期由于例如制造技术和/或公差而导致的图中的配置和形状的变化。因此，所描述的实施例不应被解释为限于本文示出的特定配置和形状，而是可以包括不脱离如所附权利要求中所限定的本发明的精神和范围的配置和形状上的偏差。
本文参考本发明的理想化实施例的截面图和/或平面图来描述本发明。然而，本发明的实施例不应被解释为限制本发明构思。尽管将示出和描述本发明的一些实施例，但是本领域普通技术人员将理解，在不脱离本发明的原理和精神的情况下，可以在这些实施例中进行改变。
图1是示出根据示例实施例的包括半导体存储器件的系统的视图。
参考图1，系统可以包括控制器100和半导体存储器件200。
为了控制半导体存储器件200，控制器100可以向半导体存储器件200提供命令CMD、地址ADD和数据DATA。控制器100可以从半导体存储器件200接收数据DATA。
半导体存储器件200可以从控制器100接收命令CMD、地址ADD和数据DATA。半导体存储器件200可以向控制器100提供数据DATA。例如，半导体存储器件200可以响应于命令CMD和地址ADD来储存数据DATA。半导体存储器件200可以响应于命令CMD和地址ADD来输出所储存的数据DATA。
半导体存储器件可以响应于来自控制器100的命令CMD来执行其他操作以及储存操作和输出操作。例如，半导体存储器件200可以响应于命令CMD来执行待机模式、断电模式、刷新模式等。
当在预定时间期间半导体存储器件200未从控制器100接收诸如命令CMD、地址ADD和数据DATA的信号时，半导体存储器件可以周期性地产生在半导体存储器件200中被接收/传输的信号。
本文针对参数而使用的词语“预定”(诸如预定时间量)表示在该参数被用于过程或算法中之前该参数的值被确定。对于一些实施例，参数的值在过程或算法开始之前被确定。在其他实施例中，参数的值在过程或算法期间、但在参数被用于过程或算法中之前被确定。
图2是示出图1中的半导体存储器件的视图。
参考图2，半导体存储器件200可以包括输入电路210，第一选择电路220，信号传输电路230，第二选择电路240，核心电路250和操作控制电路260。
输入电路210可以响应于命令CMD、地址ADD和数据DATA来产生缓冲信号S_b。例如，输入电路210可以对命令CMD进行缓冲以产生缓冲信号S_b。输入电路210可以对地址ADD进行缓冲以产生缓冲信号S_b。输入电路210可以对数据DATA进行缓冲以产生缓冲信号S_b。输入电路210可以包括至少一个缓冲器。缓冲信号S_b可以包括至少一个信号。
第一选择电路220可以响应于控制信号S_ctrl来将缓冲信号S_b和周期信号S_p中的任何一个输出为第一选择信号S_selA。例如，当控制信号S_ctrl被禁止时，第一选择电路220可以将缓冲信号S_b输出为第一选择信号S_selA。当控制信号S_ctrl被使能时，第一选择电路220可以将周期信号S_p输出为第一选择信号S_selA。第一选择电路220可以包括多路复用器。
信号传输电路230可以将第一选择信号S_selA输出为内部信号S_int。信号传输电路230可以将来自输入电路210的信号传输到核心电路250。信号传输电路230可以包括至少一个外围电路。外围电路可以包括驱动器、缓冲器、延迟器、解码器、比较器等。
第二选择电路240可以响应于模式信号Self_RF来将内部信号S_int输出为第二选择信号S_selB或者将第二选择信号S_selB固定为特定电平。例如，当模式信号Self_RF可以被禁止时，第二选择电路240可以向核心电路250提供内部信号S_int作为第二选择信号S_selB。当模式信号Self_RF可以被使能时，不管内部信号S_int如何，第二选择电路240都可以将第二选择信号S_selB固定为特定电平，例如，低电平。第二选择电路240可以向核心电路250提供被固定的第二选择信号S_selB。模式信号Self_RF可以对应于当在预定时间内命令CMD、地址ADD和数据DATA未被输入到半导体存储器件200时在半导体存储器件200中产生的信号。替代地，模式信号Self_RF可以对应于从控制器100传输的信号。当在预定时间内信号可能不被输入到半导体存储器件200中时，可以从控制器100产生被使能的模式信号Self_RF。在示例实施例中，模式信号Self_RF可以包括自刷新信号或断电信号。替代地，模式信号Self_RF可以包括与刷新信号和断电信号不同的信号。
核心电路250可以响应于第二选择信号S_selB来储存和输出数据DATA。例如，核心电路250可以包括用于储存数据DATA的至少一个存储单元。核心电路250可以包括具有多个存储单元的存储单元阵列。
当模式信号Self_RF被使能、并且在半导体存储器件200中使用的电压电平高于设定电平或半导体存储器件200中的温度高于设定值时，操作控制电路260可以将控制信号S_ctrl使能。当控制信号S_ctrl被使能时，操作控制电路260可以输出周期信号S_p。例如，当控制信号S_ctrl被使能时，操作控制电路260可以产生周期性转变的周期信号S_p。
操作控制电路260可以包括电压检测电路261，温度检测电路262，控制信号发生电路263和周期信号发生电路264。
当在半导体存储器件200中使用的电压高于设定电压电平时，电压检测电路261可以将电压检测信号V_d使能。由电压检测电路261检测的电压可以对应于从外部设备施加的电压或在半导体存储器件200中产生的电压。
当半导体存储器件200中的温度高于设定温度时，温度检测电路262可以将温度检测信号T_d使能。温度检测电路262可以包括温度传感器。
当模式信号Self_RF被使能并且电压检测信号V_d和温度检测信号T_d中的任何一个被使能时，控制信号发生电路263可以将控制信号S_ctrl使能。当模式信号Self_RF被禁止、或者在模式信号Self_RF被使能的状态下电压检测信号V_d和温度检测信号T_d被禁止时，控制信号发生电路263可以将控制信号S_ctrl禁止。
当控制信号S_ctrl被使能时，周期信号发生电路264可以产生周期性转变的周期信号S_p。周期信号发生电路264可以包括振荡器。
图3是示出图2中的半导体存储器件的第二选择电路的视图。
参考图3，当模式信号Self_RF被禁止时，第二选择电路240可以将内部信号S_int输出为第二选择信号S_selB。当模式信号Self_RF被使能时，不管内部信号S_int如何，第二选择电路240都可以将第二选择信号S_selB固定为特定电平，例如，低电平。
第二选择电路240可以包括开关241和信号电平固定电路242。
当模式信号Self_RF被禁止时，开关241可以将内部信号S_int输出为第二选择信号S_selB。当模式信号Self_RF被使能时，开关241可以切断内部信号S_int作为第二选择信号S_selB。
开关241可以包括传输门PG，并且可以被配置为执行第一反相操作。例如，开关241可以包括第一反相器IV1。第一反相器IV1可以接收模式信号Self_RF。传输门(path gate)PG可以包括：第一控制端子，用于接收来自第一反相器IV1的输出信号；第二控制端子，用于接收模式信号Self_RF；输入端子，用于接收内部信号S_int；以及输出端子，用于输出第二选择信号S_selB。
当模式信号Self_RF被使能时，信号电平固定电路242可以将第二选择信号S_selB固定为低电平。
信号电平固定电路242可以包括晶体管N1。晶体管N1可以包括用于接收模式信号Self_RF的栅极，与传输门PG的输出端子连接的漏极，以及与接地端子VSS连接的源极。当模式信号Self_RF被使能为高电平时，晶体管N1可以被导通以将第二选择信号S_selB固定为低电平。
图4是示出图2中的半导体存储器件的控制信号发生电路的视图。
参考图4，当模式信号Self_RF被使能为高电平并且电压检测信号V_d和温度检测信号T_d中的任何一个被使能为高电平时，控制信号发生电路263可以将控制信号S_ctrl使能。
控制信号发生电路263可以被配置为执行第二反相操作、第三反相操作、第一或非运算和第二或非运算。例如，控制信号发生电路263可以包括第二反相器IV2、第三反相器IV3、第一或非门NOR1和第二或非门NOR2。第二反相器IV2可以接收模式信号Self_RF。第一或非门NOR1可以接收电压检测信号V_d和温度检测信号T_d。第二或非门NOR2可以接收来自第二反相器IV2的输出信号和来自第一或非门NOR1的输出信号。第三反相器IV3可以接收来自第二或非门NOR2的输出信号以输出控制信号S_ctrl。
在下文中，会详细说明半导体存储器件200的操作。
当在预定时间内半导体存储器件200没有从控制器100接收信号时，模式信号Self_RF可以对应于在半导体存储器件200中产生的信号。
在示例实施例中，半导体存储器件200可以对应于DRAM，并且模式信号Self_RF可以对应于自刷新信号。在下文中，模式信号Self_RF可以被称为自刷新信号。
参考图2，当自刷新信号Self_RF被禁止时，即，半导体存储器件200执行正常操作而不是自刷新操作时，操作控制电路260可以将控制信号S_ctrl禁止。
第一选择电路220可以响应于被禁止的控制信号S_ctrl来将缓冲信号S_b输出为第一选择信号S_selA。
信号传输电路230可以接收第一选择信号S_selA。信号传输电路230可以将第一选择信号S_selA输出为内部信号S_int。
第二选择电路240可以接收被禁止的自刷新信号Self_RF，并且可以将内部信号S_int作为第二选择信号S_selB传输到核心电路250。
因此，当半导体存储器件200执行正常操作而不是自刷新操作时，从控制器100输入的命令CMD、地址ADD和数据DATA可以被缓冲。缓冲信号S_b可以经由第一选择电路220、信号传输电路230和第二选择电路240被传输到核心电路250。因为在正常操作中从控制器100输入的信号可以被传输到核心电路250，核心电路250可以由控制器100操作。
相反，当半导体存储器件200执行自刷新操作时，自刷新信号Self_RF可以被使能。
当电压检测信号V_d和温度检测信号T_d中的任何一个被使能时，操作控制电路260可以将控制信号S_ctrl使能。当控制信号S_ctrl被使能时，操作控制电路260可以产生周期信号S_p。
第一选择电路220可以响应于被使能的控制信号S_ctrl来将周期信号S_p输出为第一选择信号S_selA。
信号传输电路230可以接收第一选择信号S_selA，并且可以将第一选择信号S_selA输出为内部信号S_int。
不管内部信号S_int如何，第二选择电路240都可以响应于自刷新信号Self_RF来将第二选择信号S_selB固定为特定电平。第二选择电路240可以将被固定的第二选择信号S_selB输出至核心电路250。
当自刷新操作中的电压变得高于设定电压或者自刷新操作中的温度变得高于设定温度时，半导体存储器件可以用周期信号S_p来代替缓冲信号S_b作为第一选择信号S_selA输入到信号传输电路230中。
当电压变得高于设定电压或温度变得高于设定温度时，晶体管可能劣化。特别地，当自刷新操作中的电压变得高于设定电压或者自刷新操作中的温度变得高于设定温度时，用于接收被固定到特定电平的信号的晶体管可能更加劣化。因此，当自刷新操作中的电压变得高于设定电压或者自刷新操作中的温度变得高于设定温度时，半导体存储器件可以将周期性转变的周期信号S_p输入到信号传输电路230中，以减小信号传输电路230中的晶体管上的应力。
本发明的上述实施例旨在说明而不是限制本发明。各种替代和等同物是可能的。本发明不受本文描述的实施例的限制。本发明也不限于任何特定类型的半导体器件。鉴于本公开内容，其他添加、删减或修改是显而易见的，并且旨在落入所附权利要求的范围内。

Claims (24)

1.一种半导体存储器件，包括：
控制信号发生电路，其被配置为响应于模式信号、电压检测信号和温度检测信号来产生控制信号；
周期信号发生电路，其被配置为响应于所述控制信号来产生周期性转变的周期信号；以及
选择电路，其被配置为响应于所述控制信号来输出所述周期信号和被缓冲的来自外部设备的信号中的任何一个。
2.如权利要求1所述的半导体存储器件，还包括：
输入电路，其被配置为对所述来自外部设备的信号进行缓冲以输出被缓冲的信号。
3.如权利要求1所述的半导体存储器件，其中，当所述模式信号被使能并且所述电压检测信号和所述温度检测信号中的任何一个被使能时，所述控制信号发生电路将所述控制信号使能。
4.如权利要求3所述的半导体存储器件，其中，当所述模式信号被禁止时，所述控制信号发生电路将所述控制信号禁止，以及当所述模式信号被使能并且所述电压检测信号和所述温度检测信号被禁止时，所述控制信号发生电路将所述控制信号禁止。
5.如权利要求3所述的半导体存储器件，其中，当所述控制信号被使能时，所述周期信号发生电路产生所述周期性转变的周期信号。
6.如权利要求3所述的半导体存储器件，其中，当所述控制信号被禁止时，所述选择电路输出被缓冲的信号，以及当所述控制信号被使能时，所述选择电路输出所述周期信号。
7.如权利要求1所述的半导体存储器件，还包括：
电压检测电路，其被配置为当在所述半导体存储器件中使用的电压变得高于设定电压时将所述电压检测信号使能；以及
温度检测电路，其被配置为当在所述半导体存储器件中的温度变得高于设定温度时将所述温度检测信号使能。
8.如权利要求1所述的半导体存储器件，其中，所述模式信号包括自刷新信号。
9.一种半导体存储器件，包括：
选择电路，其被配置为：当自刷新操作中的电压高于设定电压和/或所述自刷新操作中的温度高于设定温度时，输出周期性转变的周期信号来代替被缓冲的来自外部设备的信号，以及
操作控制电路，其被配置为：当在自刷新信号被使能的条件下所述自刷新操作中的电压变得高于所述设定电压和/或所述自刷新操作中的温度变得高于所述设定温度时，将控制信号使能，以及被配置为当所述控制信号被使能时产生所述周期信号。
10.如权利要求9所述的半导体存储器件，还包括：
输入电路，其被配置为对所述来自外部设备的信号进行缓冲以输出被缓冲的信号。
11.如权利要求9所述的半导体存储器件，其中，当在所述自刷新信号被使能的条件下所述自刷新操作中的电压变得高于所述设定电压和/或所述自刷新操作中的温度变得高于所述设定温度时，所述选择电路输出所述周期信号来代替被缓冲的信号。
12.如权利要求11所述的半导体存储器件，其中，当所述控制信号被禁止时，所述选择电路将被缓冲的信号输出至信号传输电路，以及当所述控制信号被使能时，所述选择电路将所述周期信号输出至所述信号传输电路。
13.如权利要求9所述的半导体存储器件，其中，所述操作控制电路包括：
电压检测电路，其被配置为当所述自刷新操作中的电压变得高于所述设定电压时将电压检测信号使能；
温度检测电路，其被配置为当所述自刷新操作中的温度变得高于所述设定温度时将温度检测信号使能；
控制信号发生电路，其被配置为当所述自刷新信号被使能并且所述电压检测信号和所述温度检测信号中的任何一个被使能时将所述控制信号使能；以及
周期信号发生电路，其被配置为当所述控制信号被使能时产生所述周期信号。
14.一种操作控制电路，包括：
控制信号发生电路，其被配置为当自刷新操作中的电压高于设定电压和/或自刷新操作中的温度高于设定温度时产生控制信号；以及
周期信号发生电路，其被配置为响应于所述控制信号来产生周期性转变的周期信号，
其中，在正常操作中，所述控制信号发生电路将所述控制信号禁止，以及当在自刷新操作中电压检测信号和温度检测信号被禁止时，所述控制信号发生电路将所述控制信号禁止。
15.如权利要求14所述的操作控制电路，其中，所述控制信号控制选择电路输出所述周期性转变的周期信号来代替被缓冲的来自外部设备的信号。
16.如权利要求14所述的操作控制电路，其中，当所述控制信号被使能时，所述周期信号发生电路产生所述周期性转变的周期信号。
17.如权利要求15所述的操作控制电路，其中，当所述控制信号被禁止时，所述选择电路输出被缓冲的信号，以及当所述控制信号被使能时，所述选择电路输出所述周期信号。
18.如权利要求14所述的操作控制电路，还包括：
电压检测电路，其被配置为当在半导体存储器件中使用的电压变得高于所述设定电压时将所述电压检测信号使能；以及
温度检测电路，其被配置为当在所述半导体存储器件中的温度变得高于所述设定温度时将所述温度检测信号使能。
19.一种半导体存储器件，包括：
第一选择电路，其被配置为响应于控制信号来输出缓冲信号和周期信号中的一个作为第一选择信号；
信号传输电路，其被配置为接收所述第一选择信号以及将所述第一选择信号输出作为内部信号；以及
第二选择电路，其被配置为：响应于自刷新信号，将所述内部信号输出作为第二选择信号或者不管所述内部信号如何而将所述第二选择信号固定为特定电平。
20.如权利要求19所述的半导体存储器件，进一步包括：
控制信号发生电路，其被配置为响应于所述自刷新信号、电压检测信号和温度检测信号来产生所述控制信号，以及
周期信号发生电路，其被配置为响应于所述控制信号来产生所述周期信号。
21.如权利要求20所述的半导体存储器件，其中，所述控制信号发生电路被配置为当所述自刷新信号被禁止时将所述控制信号禁止，以及当模式信号被使能并且所述电压检测信号和所述温度检测信号被禁止时，所述控制信号发生电路将所述控制信号禁止。
22.如权利要求19所述的半导体存储器件，进一步包括：
核心电路，其被配置为：当所述自刷新信号被禁止时，响应于所述第二选择信号而存储和输出数据。
23.如权利要求19所述的半导体存储器件，其中，所述第一选择电路被配置为：当所述控制信号被禁止时输出所述缓冲信号，以及当所述控制信号被使能时输出所述周期信号。
24.如权利要求19所述的半导体存储器件，其中，所述第二选择电路被配置为：当所述自刷新信号被禁止时将所述内部信号输出作为第二选择信号，以及当所述自刷新信号被使能时将所述第二选择信号固定为特定电平。
CN201811416783.6A 2018-04-16 2018-11-26 操作控制电路和包括该操作控制电路的半导体存储器件 Active CN110390977B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180044036A KR102443555B1 (ko) 2018-04-16 2018-04-16 반도체 메모리 장치
KR10-2018-0044036 2018-04-16

Publications (2)

Publication Number Publication Date
CN110390977A CN110390977A (zh) 2019-10-29
CN110390977B true CN110390977B (zh) 2024-01-02

Family

ID=68160803

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811416783.6A Active CN110390977B (zh) 2018-04-16 2018-11-26 操作控制电路和包括该操作控制电路的半导体存储器件

Country Status (3)

Country Link
US (1) US10607682B2 (zh)
KR (1) KR102443555B1 (zh)
CN (1) CN110390977B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495452A (en) * 1993-07-14 1996-02-27 Samsung Electronics Co., Ltd. Circuit for controlling a self-refresh period in a semiconductor memory device
CN102479543A (zh) * 2010-11-30 2012-05-30 三星电子株式会社 验证半导体存储器器件的多周期自刷新操作及其测试

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856060B1 (ko) * 2007-04-06 2008-09-02 주식회사 하이닉스반도체 반도체메모리소자의 내부리프레쉬신호 생성장치
KR101559549B1 (ko) * 2008-12-08 2015-10-13 삼성전자주식회사 모바일 ＳｏＣ 및 모바일 단말기
KR102122464B1 (ko) * 2013-11-29 2020-06-12 삼성전자 주식회사 셀프 리프레쉬 정보를 이용하여 부 바이어스 온도 불안정 현상을 방지하는 방법
US9798469B2 (en) * 2014-07-31 2017-10-24 Samsung Electronics Co., Ltd. Storage device and controlling method thereof
JP6425462B2 (ja) * 2014-08-27 2018-11-21 ルネサスエレクトロニクス株式会社 半導体装置
US9251890B1 (en) 2014-12-19 2016-02-02 Globalfoundries Inc. Bias temperature instability state detection and correction
KR102354987B1 (ko) * 2015-10-22 2022-01-24 삼성전자주식회사 온도에 따라 셀프 리프레쉬 사이클을 제어하는 리프레쉬 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5495452A (en) * 1993-07-14 1996-02-27 Samsung Electronics Co., Ltd. Circuit for controlling a self-refresh period in a semiconductor memory device
CN102479543A (zh) * 2010-11-30 2012-05-30 三星电子株式会社 验证半导体存储器器件的多周期自刷新操作及其测试

Also Published As

Publication number Publication date
CN110390977A (zh) 2019-10-29
US20190318778A1 (en) 2019-10-17
US10607682B2 (en) 2020-03-31
KR102443555B1 (ko) 2022-09-16
KR20190120627A (ko) 2019-10-24

Similar Documents

Publication Publication Date Title
US7515495B2 (en) Active cycle control circuit and method for semiconductor memory apparatus
US7301842B2 (en) Synchronous pseudo static random access memory
EP2387786B1 (en) Dynamic leakage control for memory arrays
US7593280B2 (en) Semiconductor memory device operating with a lower voltage for peripheral area in power saving mode
US8194488B2 (en) Auto-refresh operation control circuit for reducing current consumption of semiconductor memory apparatus
US20070019490A1 (en) Semiconductor memory device
US7042774B2 (en) Semiconductor memory device to supply stable high voltage during auto-refresh operation and method therefor
US7961528B2 (en) Buffer control circuit of memory device
US7548480B2 (en) Circuit and method for supplying power to sense amplifier in semiconductor memory apparatus
US8531910B2 (en) Input buffer circuit, semiconductor memory device and memory system
CN110390977B (zh) 操作控制电路和包括该操作控制电路的半导体存储器件
JP4280239B2 (ja) 半導体記憶装置
US7652933B2 (en) Voltage generating circuit of semiconductor memory apparatus capable of reducing power consumption
US7545687B2 (en) Semiconductor memory device
US6990033B2 (en) Buffer device for a clock enable signal used in a memory device
US7957213B2 (en) Semiconductor memory apparatus
US11823735B2 (en) Semiconductor device
KR101013459B1 (ko) 어드레스를 비교하는 반도체 집적 회로
US8730748B2 (en) Semiconductor memory apparatus equipped with an error control circuit for preventing coupling noise
US20080147919A1 (en) Semiconductor memory device
KR100642398B1 (ko) 센스엠프 제어장치
KR100706833B1 (ko) 반도체 메모리의 데이터 라이팅 장치 및 방법
KR100892342B1 (ko) 안정적 데이터 액세스를 위한 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant