JP3301064B2 - 低電力モード・コンピュータ - Google Patents

低電力モード・コンピュータ

Info

Publication number
JP3301064B2
JP3301064B2 JP33996199A JP33996199A JP3301064B2 JP 3301064 B2 JP3301064 B2 JP 3301064B2 JP 33996199 A JP33996199 A JP 33996199A JP 33996199 A JP33996199 A JP 33996199A JP 3301064 B2 JP3301064 B2 JP 3301064B2
Authority
JP
Japan
Prior art keywords
computer
network
boot
boot code
event
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33996199A
Other languages
English (en)
Other versions
JP2000187535A (ja
Inventor
マクシモ・アギラー
ジョン・ウィリアム・ゴレル・ジュニア
サンジャイ・グプタ
ジェイムズ・マイケル・スタッフォード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2000187535A publication Critical patent/JP2000187535A/ja
Application granted granted Critical
Publication of JP3301064B2 publication Critical patent/JP3301064B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Stored Programmes (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般に、マイクロ
プロセッサ・ベースのコンピュータの分野に関し、より
詳細には、ネットワーク・コンピュータやその他のリソ
ースの限られたコンピュータにおける信頼性、柔軟性お
よび消費電力の改善に関する。
【０００２】
【従来の技術】ローカル・エリア・ネットワークが好ま
しい解決策を提供するコンピューティング適用業務の数
の増大により、ネットワークにおける各コンピュータ上
のリソースの実装を注意深く制御することによってネッ
トワークの価値を最大にすることに関心が集まってき
た。過去において、ローカル・エリア・ネットワークは
しばしば、場合によっては大容量の中央サーバ・マシン
と組み合わせて２台以上のパーソナル・コンピュータを
相互接続することによって設計されてきた。ローカル・
エリア・ネットワークの実装に伴う多くの設計オーバヘ
ッドをなくすディスク・ベースのオペレーティング・シ
ステム・ソフトウェアが幅広く使用可能になり受け入れ
られてきたことが、２台以上の本質的に独立型のマシン
からなるネットワークの普及に大きく寄与してきた。そ
のようなネットワークは、実装しやすいにもかかわら
ず、リソースを最適な形で分散できないため、エンド・
ユーザにとって価値が最大になるようには設計されてい
ない。より具体的には、単に独立型マシンの集まりから
なるネットワークは、ネットワークを介して提供するこ
とができ１つまたは複数のネットワーク・サーバに集中
することができるリソースを不必要に複製する。各ネッ
トワーク・コンピュータから単にリソースを取り除くこ
とによりこの問題に対処する試みは、望ましい柔軟性と
特徴を欠くネットワーク・マシンをもたらした。そのよ
うな試みの例には、独立型マシンの電源の修正または簡
略化、およびディスク・ベース装置などのローカル不揮
発性記憶装置の除去が含まれる。コストを削減しネット
ワーク・コンピュータから無駄な繰返しを除去しようと
するそのような試みによって生じる欠点は、残念なが
ら、得られる利点よりも大きい。たとえば、従来の電源
の簡略化によって、一般にコンピュータにおいて従来の
低電力モードを実装できなくなり、またマシンからディ
スク・ベース媒体を除去することにより、そのようなマ
シン上で動作できるソフトウェア適用業務が厳しく制限
される。
【０００３】
【発明が解決しようとする課題】したがって、特にネッ
トワーク環境で使用されるように設計されたコンピュー
タに様々な改良および機能を導入して、コストを削減
し、信頼性、柔軟性およびパフォーマンスを大幅に低下
させずにネットワーク・リソースの不必要な冗長性を除
去するマシンを実現することが望ましい。
【０００４】
【課題を解決するための手段】上記の問題の大部分は、
ネットワーク・マシンのローカル回復を容易にし、ロー
カル不揮発性記憶装置の低コストの実装を容易にし、ネ
ットワーク・コンピュータのＥＭＩ効果に対する感受性
を低減することにより信頼性の改善を促進し、後で詳細
に説明するような追加の利点を実現する、本発明による
ネットワーク・コンピュータによって対処される。本発
明は、ネットワーク・コンピュータ・リソースを最少限
に抑えることによって達成される節約と、リソースを単
に除去しただけのマシンに生じる大きな欠点の相殺とを
兼ね備える。
【０００５】広義には、本発明の第１の応用例は、ネッ
トワーク・コンピュータなどのコンピュータのローカル
回復を容易にするためにブート事象に応答してブート・
コード妥当性検査を実行するコンピュータ命令を備える
ように構成されたブート・コード記憶装置を企図する。
ブート・コード記憶装置を配置したコンピュータの電源
投入などのブート事象に応答して、妥当性検査が不合格
の場合、ブート・コードのイメージが、第１の記憶媒体
からブート・コード記憶装置に複写される。妥当性検査
が合格の場合は、始動シーケンスを含むブート・コード
の残りの部分が実行される。一実施形態においては、ブ
ート・コード妥当性検査は、ブート・コード記憶装置が
接続されたマザーボードにおけるブート・コード・ジャ
ンパの有無を判定する。好ましい実施形態において、ブ
ート・コード記憶装置は、好ましくは複数のセクタを含
むフラッシュ・メモリ装置を含む。好ましい実施形態に
おいて、ブート・コード妥当性検査は、フラッシュ・メ
モリ装置の第１のセクタに存在するブート・コードのブ
ート・ブロックの一部である。ブート・ブロックおよび
ブート・コードは、一実装において、ブート・コード記
憶装置の隣り合ったメモリ内に存在する。一実施形態に
おいて、ブート・コードが複写される第１の記憶媒体
は、ブート・コード・イメージを備えるように構成され
たコンパクト・フラッシュ・カードである。
【０００６】第１の応用例はさらに、ブート・コード妥
当性検査が実行されるコンピュータ・ブート事象に応答
する方法を企図する。この場合、妥当性検査が不合格の
場合、ブート・コードのイメージが、第１の記憶媒体か
らコンピュータのブート・コード記憶装置に複写され
る。妥当性検査が合格の場合は、好ましくは始動シーケ
ンスを含むブート・コードの残りの部分が実行される。
ブート事象は、コンピュータの電源投入またはＬＡＮウ
ェークアップ事象を含むことができる。妥当性検査は、
コンピュータのマザーボード上にブート・コード・ジャ
ンパが存在するかどうかを判定する段階を含むことが好
ましい。好ましい実施形態において、ブート・コード妥
当性検査は、フラッシュ・メモリ装置などのブート・コ
ード記憶装置の第１のセクタに存在するブート・コード
の一部分を形成するブート・ブロックの一部として実行
される。
【０００７】本発明の第１の応用例はさらに、たとえば
コンピュータのマザーボードのブート・コード・ジャン
パ・ブロックにジャンパを差し込むことにより、コンピ
ュータをブート・コード妥当性検査に不合格になるよう
にオペレータまたはユーザが構成するネットワーク・コ
ンピュータを復元する方法を企図する。次に、ブート事
象が、たとえばコンピュータに電源投入することによっ
て実行され、妥当性検査が開始される。妥当性検査の不
合格に応答して、ブート・コードのイメージが、第１の
記憶媒体からコンピュータのブート・コード記憶装置に
複写される。第１の記憶媒体がコンパクト・フラッシュ
・カードである実施形態においては、この方法は、ハー
ド・ドライブやその他のディスク・ベースの記憶媒体を
持たないコンピュータのローカル回復を可能にする。
【０００８】本発明の第２の応用例は、バイパス検査を
実行する前にブート・コード生成バイパス検査が不合格
になるようにコンピュータが構成されるブート・コード
・イメージを生成する方法を企図する。バイパス検査を
次に実行したとき、ブート・コード記憶装置に記憶され
たブート・コードのイメージが、バイパス検査の不合格
に応答して第１の記憶媒体に複写される。コンピュータ
は、コンピュータのマザーボードに少なくとも１つのジ
ャンパを差し込むことによってバイパス検査に不合格に
なるように構成することが好ましい。この実施形態にお
いて、少なくとも１つのバイパス・ジャンパの有無がバ
イパス検査の結果を決定する。一実施形態において、ブ
ート・コード生成バイパス検査は、システム電源投入や
リセットなどのブート事象に応答して実行される。好ま
しい実施形態において、バイパス検査は、ブート・コー
ドのブート・ブロック部分の一部分を含む。一実施形態
において、ブート・コードは、バイパス検査の不合格に
応答してコンパクト・フラッシュ・カードに記憶され
る。複数のセクタを含むフラッシュ・メモリ装置が、ブ
ート・コード記憶装置として使用される。一実施形態に
おいて、ブート・ブロックおよびブート・コード生成バ
イパス検査は、フラッシュ・メモリ装置の最初のセクタ
に存在し、始動シーケンスを含むブート・コードの残り
の部分は、次のセクタに存在する。
【０００９】本発明の第２の応用例はさらに、ブート事
象に応答してブート・コード生成バイパス検査を実行す
る命令を備えるように構成されたブート・コード記憶装
置を企図する。バイパス検査が不合格の場合、ブート・
コードは、前述のコンパクト・フラッシュ・カードなど
の第１の記憶媒体にブート・コード記憶装置からブート
・コード・イメージを複写するルーチンを実行する。バ
イパス検査が合格の場合、ブート・コードは、ブート・
ブロックと複写ルーチンをジャンプし、始動シーケンス
を実行してコンピュータを所定の初期状態にする。ブー
ト・コード記憶装置がフラッシュ・メモリ装置である実
施形態において、フラッシュ・メモリ装置は、複数のセ
クタを含むことが好ましく、ブート・ブロックは最初の
セクタに存在する。
【００１０】本発明の第２の応用例はさらに、コンピュ
ータ・ネットワークを復元する方法を企図する。第１の
ネットワーク・コンピュータは、ブート・コード生成バ
イパス検査に不合格になるように構成される。次に、バ
イパス検査が実行され、バイパス検査の不合格に応答し
て、ブート・コード・イメージが、第１のネットワーク
・コンピュータのブート・コード記憶装置から第１の記
憶媒体に複写される。次に、第２のネットワーク・コン
ピュータが、ブート・コード妥当性検査と第２のコンピ
ュータ上で実行される妥当性検査に不合格になるように
構成される。次に、妥当性検査の不合格に応答して、ブ
ート・コードのイメージが、第１の記憶媒体から第２の
ネットワーク・コンピュータのブート・コード記憶装置
に複写される。第１のネットワーク・コンピュータの構
成は、第１のネットワーク・コンピュータのマザーボー
ドに少なくとも１つのブート・コード生成ジャンパを差
し込むことを含み、第２のネットワーク・コンピュータ
の構成は、第２のネットワーク・コンピュータのマザー
ボードに少なくとも１つのブート・コード検証ジャンパ
を差し込むことを含む。
【００１１】本発明の第３の応用例は、ネットワーク・
コンピュータを企図する。コンピュータは、単一電力面
を介して電源から給電されるマザーボードと、マザーボ
ードに取り付けられたクロック・ジェネレータ、プロセ
ッサおよびシステム・メモリと、好ましくはマザーボー
ドに統合されたネットワーク・インターフェースとを含
む。ネットワーク・コンピュータは、低電力事象に応答
して低電力状態になるように構成される。コンピュータ
はさらに、ウェークアップ事象に応答して低電力状態か
らフル電力状態に移行するように構成される。ウェーク
アップ事象は、ネットワークを介してネットワーク・コ
ンピュータに結合されたサーバ・コンピュータから発行
されたコマンドの形のＬＡＮウェークアップを含むこと
ができる。このようにして、ネットワーク・コンピュー
タの電力モードは、サーバ・コンピュータによってリモ
ートで管理可能である。一実施形態において、ネットワ
ーク・コンピュータは、ディスク・ベース記憶装置がな
いが、コンパクト・フラッシュ・カードを含むローカル
不揮発性記憶装置を含む。ネットワーク・コンピュータ
のクロック・ジェネレータは、ネットワーク・コンピュ
ータがフル電力モードのときプロセッサ向けにクロック
信号を生成するように構成され、さらに低電力モードで
はクロック信号を生成しないように構成することが好ま
しい。一実施形態において、ネットワーク・コンピュー
タはさらに、ＰＣＩバスなどの周辺バスを介してプロセ
ッサに結合された少なくとも１つの周辺機器を含む。こ
の実施形態において、コンピュータは、ネットワーク・
コンピュータが低電力モードに入るときに周辺バス上の
各周辺機器を電力管理モードに移行させるように構成す
ることが好ましい。本発明の好ましい実施形態は、フル
電力モード電力消費量が約６５ワットよりも少なく、低
電力モードの最大電力消費量が約１５ワットよりも少な
いコンピュータを含む。一実施形態において、低電力事
象は、ネットワーク・コンピュータのオン／オフ・ボタ
ンを単に押すことを含む。同様に、ウェークアップ事象
は、オン／オフを２回押すことを含むことができる。ウ
ェークアップ事象は、ネットワーク・インターフェース
を介してウェークアップ信号を受け取るＬＡＮウェーク
アップ事象でもよく、コンピュータへのモデム接続によ
ってウェークアップ信号を受け取る「呼出し時ウェーク
アップ（wake on ring）」事象でもよい。
【００１２】本発明の第３の応用例はさらに、ネットワ
ーク・コンピュータとサーバ・コンピュータを含むコン
ピュータ・ネットワークを企図する。ネットワーク・コ
ンピュータは、単一電力面を介して電源から給電される
マザーボードと、マザーボードに取り付けられたクロッ
ク・ジェネレータ、プロセッサおよびシステム・メモリ
と、好ましくはマザーボードに統合されたネットワーク
・インターフェースとを含む。ネットワーク・コンピュ
ータは、低電力事象に応答して低電力状態になるように
構成され、さらにウェークアップ事象に応答して低電力
状態からフル電力状態に移行するように構成される。ウ
ェークアップ事象は、ネットワーク媒体を介してネット
ワーク・コンピュータに結合されたサーバ・コンピュー
タから発行されるＬＡＮウェークアップ信号でもよい。
サーバ・コンピュータは、ネットワークを介してネット
ワーク・コンピュータにインターフェースされ、好まし
くはネットワーク・コンピュータにウェークアップ信号
を出すように構成される。一実施形態において、ネット
ワーク・コンピュータは、ディスク・ベース記憶装置が
なく、コンパクト・フラッシュ・カードの形のローカル
不揮発性記憶装置を含むことを特徴とする。一実施形態
において、サーバ・コンピュータのローカル不揮発性記
憶装置は、ディスク・ベース記憶装置を含み、さらにコ
ンパクト・フラッシュ・カードを含むことができる。好
ましい実施形態において、ネットワーク媒体は、ケーブ
ルまたはより線を含む。あるいは、ネットワークは無線
である。低電力事象は、ネットワーク・コンピュータ・
クロック・ジェネレータを停止し、ネットワーク・コン
ピュータの周辺バスに接続された周辺機器を電力管理モ
ードにする、ルーチンを呼び出すことが好ましい。ウェ
ークアップ事象は、周辺バスとクロック・ジェネレータ
のリセットを実行することが好ましい。
【００１３】本発明の第３の応用例はさらに、単一電力
面を介して電源から給電されるマザーボードを含むネッ
トワーク・コンピュータが、低電力事象に応答して強制
的に低電力モードにされる、コンピュータ・ネットワー
クにおける電力消費を管理する方法を企図する。次に、
ネットワークのサーバ・コンピュータから出されたＬＡ
Ｎウェークアップ信号や、ネットワーク・コンピュータ
のモデム装置からのモデム信号などのウェークアップ事
象が実行され、ネットワーク・コンピュータが低電力状
態からフル電力状態に移行する。低電力事象は、ネット
ワーク・コンピュータのオン／オフ・ボタンを単に押す
ことを含むことができる。ネットワーク・コンピュータ
の低電力状態は、ネットワーク・コンピュータのクロッ
ク・ジェネレータが停止された状態を含むことが好まし
い。
【００１４】本発明の第４の応用例は、シャシと、シャ
シの内面に取り付けられた電源と、電源から給電されク
ロック・ジェネレータとブート・コード記憶装置とプロ
セッサとシステム・メモリとを含むマザーボードとを含
むネットワーク・コンピュータと、ネットワーク・コン
ピュータをネットワークを介してサーバ・コンピュータ
にインターフェースするのに適したネットワーク・イン
ターフェースとを企図する。ネットワーク・コンピュー
タは、ディスク・ドライブがないが、コンパクト・フラ
ッシュ・カードなどのローカル不揮発性記憶装置を含
む。ネットワーク・コンピュータは、コンピュータの周
辺バスに接続された１つまたは複数の周辺機器を含むこ
とが好ましい。好ましい実施形態において、ネットワー
ク・インターフェースは、マザーボードに統合された１
つまたは複数の装置およびその関連回路を含み、ＲＪ４
５コネクタを含む。一実施形態において、電源は、単一
電力面を介してマザーボードに給電し、コンピュータ
は、フル電力モードで約６５ワットよりも少なく低電力
モードで約１５ワットよりも少ない電力を消費する。ブ
ート・コード記憶装置は、ブート・コード・プロセッサ
命令を備えるように構成されたフラッシュ・メモリ装置
を含むことが好ましい。一実施形態において、ネットワ
ーク・コンピュータは、ネットワーク・コンピュータに
ディスク・ドライブを取り付けることができるようにデ
ィスク・ドライブ・ユニットを収容するためのディスク
・ドライブ機構を含む。
【００１５】本発明の第４の応用例はさらに、ディスク
・ベース記憶装置がないがコンパクト・フラッシュ・カ
ードなどのローカル不揮発性記憶装置を含むネットワー
ク・コンピュータにディスク・ベース記憶装置を接続す
ることを含む、ネットワーク・コンピュータを検査する
方法を企図する。次に、ＯＳ／２(R)、Ｗｉｎｄｏｗｓ
９８(R)またはＷｉｎｄｏｗｓ ＮＴ(R)などのディスク
・ベースのオペレーティング・システムが、ディスク・
ベースの記憶装置によってネットワーク・コンピュータ
にロードされる。次に、ネットワーク・コンピュータ上
のディスク・ベースのオペレーティング・システムによ
ってサポートされる検査スーツがロードされ、ネットワ
ーク・コンピュータ上で実行されてその機能が検証され
る。次に、ディスク・ベースの記憶装置が除去される。
一実施形態において、この方法はさらに、ネットワーク
を含む複数のネットワーク・コンピュータのそれぞれに
ディスク・ベースの記憶装置を同様にインストールする
ことを含み、それにより、単一のそのようなディスク・
ベース記憶装置を使用して複数のネットワーク・コンピ
ュータをそれぞれ検証することができる。
【００１６】本発明の第４の応用例はさらに、シャシ
と、シャシの内面に取り付けられた電源と、電源から給
電されるマザーボードと、好ましくはマザーボードに統
合されネットワーク・コンピュータをネットワーク媒体
を介してサーバ・コンピュータとインターフェースする
のに適したネットワーク・インターフェースとを含む少
なくとも１つのネットワーク・コンピュータを含むコン
ピュータ・ネットワークを企図する。ネットワーク・コ
ンピュータは、ディスク・ベース記憶装置がないが、コ
ンパクト・フラッシュ・カードなどのローカル不揮発性
記憶装置を含む。ネットワークはさらに、ネットワーク
媒体を介してネットワーク・コンピュータにインターフ
ェースされたサーバ・コンピュータを含む。サーバ・コ
ンピュータは、シャシと、サーバ・コンピュータ・シャ
シの内部に取り付けられた電源と、マザーボードと、デ
ィスク・ベース記憶装置を含むローカル不揮発性記憶装
置とを含む。一実施形態において、ネットワーク・コン
ピュータの電源は、単一電力面を介してマザーボードに
給電し、約６５ワットよりも少ない電力を消費する。ネ
ットワーク・インターフェースは、マザーボードに統合
され、ＲＪ４５コネクタを含むネットワークに対するイ
ーサネット接続を提供することが好ましい。ネットワー
ク媒体は、ケーブル、より線、あるいはネットワークの
無線実施形態では大気を含むことができる。サーバ・コ
ンピュータは、コンパクト・フラッシュ・カードの形の
追加のローカル不揮発性記憶装置を含むことができる。
【００１７】本発明の第５の応用例は、高速ネットワー
クにおけるＥＭＩ効果を減少させるためにネットワーク
・インターフェースで使用されるコネクタを対象とす
る。このコネクタは、アルミニウムなどの導電性材料で
形成されたコネクタ・ハウジングを含むことが好まし
い。ハウジングは、ソケット口を定義するソケット面を
含む。コネクタのソケットは、ハウジングの内面に取り
付けられ、ソケット口を介してネットワーク・ケーブル
の末端を受けるのに適する。コネクタは、ネットワーク
・ケーブルに結合されたケーブル・ポートと、ネットワ
ーク・インターフェースに結合されたインターフェース
・ポートとを含むコネクタ回路を有する。ハウジング
は、光パイプを受けるように適合された少なくとも１つ
の導管を定義する。ネットワーク・インターフェース
は、イーサネット接続のためにマザーボードに統合する
ことが好ましい。一実施形態において、コネクタ回路
は、磁気構成要素を含む。好ましい実施形態において、
コネクタは、ＲＪ４５コネクタを含む。ネットワーク・
コンピュータなどの物理的に小型のコンピュータに有利
な実施形態において、ハウジングの最大寸法は、約１イ
ンチ未満である。一実施形態において、コネクタは、さ
らに、光パイプ導管内に受け取る光パイプを含む。この
実施形態において、光パイプの第１の端は、ソケット口
の近くのハウジングのソケット面で終端する。
【００１８】本発明の第５の応用例は、統合されたネッ
トワーク・インターフェースを備えたマザーボードを対
象とする。マザーボードは、プリント回路基板と、プリ
ント回路基板に取り付けられたコネクタと、プリント回
路基板に取り付けられたＬＥＤと、光パイプとを含む。
ＬＥＤは、ネットワーク・インターフェースの状況を示
す。コネクタはハウジングと、ハウジングのソケット面
のソケット口を介してネットワーク・ケーブルの末端を
受けるように構成されたハウジング内のソケットを含
む。ハウジングは、光パイプを受け取るように適合され
た少なくとも１つの導管を定義する。光パイプは、光パ
イプの第１の端部がハウジングのソケット面の光パイプ
口で終端し、光パイプの第２の端部がＬＥＤの近くで終
端するように光パイプ導管内で受けられる。この構成に
おいて、光パイプの第２の端部近くのＬＥＤによって生
成された光は、ＬＥＤの第１の端部で観察できる。イン
ターフェースは、イーサネットとコネクタを備えること
が好ましい。ＲＪ４５コネクタなどのコネクタは、磁気
構成要素を有するコネクタ回路を含み、ＬＥＤと磁気構
成要素を離すことによりコネクタのＥＭＩ感受性が改善
される。
【００１９】本発明の第５の応用例は、さらに、シャシ
と、統合されたネットワーク・インターフェースを含む
マザーボードとを含むネットワーク・コンピュータを企
図する。マザーボードは、シャシの内部に取り付けら
れ、シャシ内の電源から給電される。マザーボードは、
プロセッサを含み、好ましくは少なくとも１つの拡張ス
ロットを含む。インターフェースは、イーサネット接続
を備え、コネクタ、ＬＥＤおよび光パイプを含むことが
好ましい。ＲＪ４５コネクタなどのコネクタが、マザー
ボードに取り付けられ、光パイプを受け取るように適合
された少なくとも１つの導管を定義するハウジングを含
む。ＬＥＤは、マザーボードに取り付けられ、ネットワ
ーク・インターフェースの状況を示すように構成され
る。光パイプは、光パイプの第１の端部がハウジングの
ソケット面の光パイプ口で終端し、光パイプの第２の端
部がＬＥＤによって生成された光がＬＥＤの第１の端で
観察できるようにＬＥＤの近くで終端する状態で光パイ
プ導管内に収容される。
【００２０】
【発明の実施の形態】図面に移ると、図１ないし図６
は、コンピュータのブート・コードを復元し、コンピュ
ータのブート・コードを破損、削除、あるいは無効にす
る危険を最小限に抑えることを特徴とする本発明の第１
の応用例を示す。本発明のこの第１の応用例は、一般に
ネットワーク・コンピュータに関連するコンピューティ
ング環境を含む様々なコンピューティング環境において
有利である。この開示の全体にわたって、ネットワーク
・コンピュータは、コンピュータ・ネットワーク上のノ
ードとして実装されるように設計され、コンピュータ・
ネットワークを介して適切に提供することができるネッ
トワーク・コンピュータ設備を最小化または縮小するこ
とによって達成される小さな初期投資と運転経費を特徴
とするコンピュータを指す。集中されたリソースを利用
することにより、ネットワーク全体のコストが削減さ
れ、それにより様々な応用例におけるネットワーク問題
解決が可能になる。
【００２１】次に図１を参照すると、本発明の第１の応
用例によるマザーボード１０２と、マザーボード１０２
を組み込んだコンピュータ１００（図６に示す）とを示
す。マザーボード１０２は、プロセッサ１０４、コア・
チップ・セット１０６、クロック・ジェネレータ１０８
およびブート・コード記憶装置１１０を含み、これらは
すべて、マイクロプロセッサ・ベースのコンピュータ・
システムの当業者にはよく知られているように、プリン
ト回路基板１１３に取り付けられ相互接続される。プロ
セッサ１０４は、様々なＲＩＳＣまたはＣＩＳＣマイク
ロプロセッサのどちらで実装してもよく、本発明は、設
計者の実装の選択を制限するものではない。さらに、マ
ザーボード１０６のこの実施形態は、単一のプロセッサ
１０４を示しているが、本発明は、ホスト・バス（プロ
セッサ・バスやローカル・バスとも呼ばれる）によって
結合された２台以上のプロセッサ１０４を含むマルチプ
ロセッサ・マシンも企図する。マザーボード１０２は、
さらにコア・チップ１０６を含む。コア・チップ・セッ
ト１０６は、プロセッサ１０４がコンピュータ１００の
様々な周辺構成要素との間で情報を通信できるようにす
るために必要な様々なサポート機能を適切に提供する。
図１に示したコア・チップ・セット１０６の実施形態
は、２つの装置を示すが、本質的にすべてのコア・チッ
プ機能が単一の装置に統合されあるいはプロセッサ１０
４自体に直接組み込まれた実装を含む代替実装が可能な
ことを理解されたい、コア・チップ・セット１０６は、
一般に、プロセッサ１０４をシステム・メモリ１１２に
結合するメモリ・コントローラ、ホスト・バスを１つま
たは複数の周辺バスおよび１つまたは複数の拡張スロッ
ト１１４を介してマザーボード１０２に接続された周辺
機器にインターフェースするバス・ブリッジ、ならびに
割込み処理およびバス・アービトレーション機構を含
む。プロセッサ１０４とコア・チップ・セット１０６
は、クロック・ジェネレータ１０８によって生成された
クロック信号によってクロックされる。図１は、様々な
市販のメモリ・モジュールのどれでも受け入れるように
適合された１つまたは複数のコネクタ１１１によるシス
テム・メモリ１１２を示す。（モジュール自体は、分か
りやすくするために図１では取り外されている。）シス
テム・メモリ１１２は、コンピュータ設計の当業者には
理解されるように、容量、速度、信頼性およびコストの
組合せにとって望ましいＤＲＡＭメモリ・モジュールに
よって実装することが最も好ましい。
【００２２】コンピュータ１００のマザーボード１０２
は、ブート・コード記憶装置１１０を含む。ブート・コ
ード記憶装置は、プロセッサ１０４が実行可能でかつシ
ステム・ブート後または電源投入後にコンピュータ１０
０とシステム・メモリ１１２を所定の状態に移行するよ
うに設計された本質的に永続的な１組のコンピュータ命
令を提供する。ブート・コード記憶装置１１０は、ＥＥ
ＰＲＯＭやフラッシュ・メモリ装置などの不揮発性メモ
リとして実装することが好ましい。停電したり電力が長
時間中断されたりすると、システム・メモリ１１２内の
コンピュータ命令とデータは失われるが、ブート・コー
ド記憶装置１１０に記憶された命令は、特定シーケンス
の電気信号がブート・コード記憶装置１１０に加えら
れ、そこに含まれるコードをプログラムしたり消去した
りしないかぎり完全な状態のままである。コンピュータ
１００の現在の好ましい実施形態において、ブート・コ
ード記憶装置１１０は、フラッシュ・メモリ装置であ
る。図２および図３に移ると、それぞれ従来技術および
本発明によるフラッシュ・メモリ装置の図を示す。図２
の従来技術と図３の本発明の両方において、フラッシュ
・メモリ装置は、一般に、フラッシュ・メモリ装置のア
レイが複数のセクタに分割された内部編成を特徴とす
る。したがって、従来技術のフラッシュ・メモリ装置０
１０は、セクタ０２２ａ、０２２ｂ、．．．０２２ｎを
含み、フラッシュ・メモリ装置１１０は、セクタ１２２
ａ、１１２ｂ、．．．１１２ｎを含む。フラッシュ・メ
モリ装置の各セクタは、複数のフラッシュ・メモリ・セ
ルを含む。フラッシュ・メモリ装置は、本質的に同じ速
度またはサイクル時間でセルが読み取られ、「１」が書
き込まれ、または「０」が書き込まれるダイナミックＲ
ＡＭ装置と異なり、比較的長くかつしばしば非対称の書
込みサイクルを特徴とする（「１」を書き込むすなわち
セルを「プログラム」するのに必要な時間が、「０」を
書き込むすなわちセルを「消去」するのに必要な時間と
異なる）。したがって、フラッシュ・メモリ装置は、理
想的には、コンピュータ命令の書き込みまたは修正が比
較的頻繁でない応用例に適している。しかし、場合によ
っては、様々な改良を組み込むためにブート・コードを
改訂するときや、ブート・コード記憶装置１１０の内容
が消去またはその他の形で破壊されたときなど、ブート
・コード記憶装置１１０の内容を再プログラムすること
が望ましいまたは必要なことがある。
【００２３】フラッシュ・メモリ装置は、一般に、再プ
ログラミングの前に完全に消去しなければならない。消
去プロセスを容易にするために、フラッシュ・メモリ
は、セクタ全体が１消去サイクルで消去されるように設
計されている。フラッシュ・メモリ装置のこの特徴は、
ブート・コードが改訂または更新されたときに発生する
可能性のある大きな問題の原因である。ブート・コード
の再プログラミング中に電源が切れた場合、コンピュー
タは、再起動時にそのブート・プログラムを完全に実行
することができなくなり、それによりコンピュータが本
質的に機能しなくなる。この問題は、本明細書において
ブート・ブロックと呼ぶ１つのコードを、ブート・コー
ド記憶装置にブート・コードの一部分として記憶するこ
とによって対処される。ブート・ブロックは、一般に、
コンピュータがブート・コード記憶装置にブート・コー
ドを再プログラムすることができるのにちょうど十分な
コードを含む。従来設計のマシンにおいてブート・ブロ
ック自体が消去または破壊されるのを防止するため、ブ
ート・ブロックは、一般に、ブート・ブロック記憶装置
の高次セクタに記憶される。図２を参照すると、従来技
術のブート・ブロック記憶装置０１０は、セクタ０２２
ａと０２２ｊにそれぞれ記憶された第１と第２の入口点
を含む。通常の動作中、ブート・コードの実行は、第１
のセクタ０２２ａ内の第１の入口点０２４ａから開始
し、そこから先に進む。ブート・コードが破壊されその
結果コンピュータがそのブート・コードを実行できない
場合、従来のコンピュータは、高次アドレス線を反転さ
せて第２の入口点０２４ｂでブート・コード記憶装置０
１０に入るように誘導する機能を含み、そこでブート・
ブロックがブート・コードを復元または更新するために
実行される。
【００２４】本発明のコンピュータ１００は、一般に、
ブート・コード・エラーがあったときにアドレス線を反
転させる機能がない。この機能を除去するとコンピュー
タ１００全体のコストが下がるが、前の考察で説明した
二重入口点ブート・コードによる問題解決ができなくな
る。本発明は、ブート・コード・ルーチンの初期にブー
ト・コード妥当性検査を含み、ブート・コード妥当性検
査に不合格になるようにコンピュータ１００をローカル
に構成できる機能を同時に提供することによって、この
ジレンマに対する解決策を提案する。妥当性検査に不合
格になった場合は、ブート・ブロックを実行してブート
・コード記憶装置を再プログラムする。一方、妥当性検
査に合格した場合は、ブート・ブロックをバイパスし、
コンピュータ１００の始動シーケンスを含むブート・コ
ードの残りの部分を実行する。図１に示した実施形態に
おいて、妥当性検査に不合格になるようにコンピュータ
１００をローカルに構成する機能は、ジャンパ・ブロッ
ク１１８とジャンパ１１９を使用することによって達成
される。より具体的には、ブート・コード記憶装置１１
０のブート・ブロックに組み込まれたブート・コード妥
当性検査で、マザーボード１０２のジャンパ・ブロック
１１８のジャンパ１１９の有無を検査する。妥当性検査
により、ジャンパ・ブロック１１８にジャンパ１１９が
あることが検出されると、妥当性検査が不合格になり、
ブート・ブロックが実行されブート・コード記憶装置１
１０が再プログラムされる。妥当性検査でジャンパ・ブ
ロック１１８にジャンパ１１９がないことが検出された
場合は、妥当性検査は合格であり、コードは、ブート・
ブロックの隣りのメモリに記憶することのできるコンピ
ュータ１００の始動シーケンスを含むブート・コードの
残りの部分までブート・ブロックのジャンプを実行す
る。一実施形態において、妥当性検査とブート・ブロッ
クの残りの部分は、ブート・コード記憶装置１１０の第
１セクタ１２２ａに記憶され、始動シーケンスとブート
・コードの残りの部分は、第２のセクタ１２２ｂとその
上位に記憶される。ブート・コード妥当性検査を実施す
るコードとブート・ブロックがほとんど改訂の必要がな
く、ブート・ブロックをブート・コード記憶装置１１０
の単一セクタ１２２内に記憶できると想定すると、ブー
ト・ブロックを含む第１のセクタ１２２ａを故意に消去
することが本質的に不要になるため、コンピュータ１０
０が、ブート・コード記憶装置１１０の再プログラミン
グ中の破滅的電源切断シーケンスを受ける可能性が最小
になる。ブート・コード記憶装置１１０の第１のセクタ
１２２ａに対する変更を禁止するまたは不要にすること
によって、コンピュータ１００は、ブート・ブロック自
体が変更または消去される状況を実質的に免がれる。し
たがって、ブート・コード再プログラミング中に電力が
切れる最悪ケースのシナリオの影響によって、ブート・
ブロックの損失が発生しない。この場合、たとえばジャ
ンパ・ブロック１１８にジャンパ１１９を差し込むこと
によってコンピュータ１００がブート・コード妥当性検
査に不合格になるように構成し、コンピュータ１００を
再起動することによって、コンピュータ１００の回復ま
たは復元が実施される。
【００２５】ブート・ブロック自体は、ブート・コード
記憶装置１１０を再プログラムするのに十分なコードを
含む。記憶装置１１０の再プログラミングは、記憶媒体
からブート・コードのイメージを複写し、そのイメージ
を記憶装置１１０内にプログラムすることによって実施
することが好ましい（「リフラッシング(reflashing)」
とも呼ばれる）。ディスク・ベース装置の形の不揮発性
記憶装置がないコスト効果の高いネットワーク・コンピ
ュータとしてコンピュータ１００が実装される一実施形
態において、ブート・コードのイメージを複写する適切
な記憶媒体は、コンピュータ・システム１００のブート
・コードのイメージを備えるように構成されたコンパク
ト・フラッシュ・カード１１６を含むことができる。コ
ンパクト・フラッシュ・カードは、その名前が意味する
ように、適切なデータ、アドレスおよび制御の情報を通
信するコネクタに挿入するのに適したパッケージ構成の
フラッシュ・メモリ装置を含む。本発明の一実施形態に
おいて、マザーボード１０２は、コンパクト・フラッシ
ュ・カード１１６を受け、それと通信するのに適したコ
ネクタ１１７を含む。コンピュータ１００の他の実施形
態において、ブート・コード記憶装置１１０にブート・
コード・イメージを複写する記憶媒体は、コンピュータ
１００上またはコンピュータ・ネットワークを介してコ
ンピュータ１００にインターフェースされた別のコンピ
ュータ上にある従来のディスク・ベース媒体を含むこと
ができる。ブート・コード・イメージが保存される記憶
媒体と関係なく、ブート・コードのブート・ブロック
は、ブート・コード記憶装置１１０のリフラッシュを実
行するのに十分な命令を含み、ブート・コード・イメー
ジは記憶媒体（コンパクト・フラッシュ・カード１１６
など）に記憶される。
【００２６】したがって、本発明の第１の応用例は、図
４の流れ図に示した、電源投入シーケンスなどのコンピ
ュータ・ブート事象に応答する方法１３０を企図する。
ステップ１３２で、ブート・コード妥当性検査が実行さ
れる。ブート・コード妥当性検査が不合格の場合、ステ
ップ１３４で、ブート・ブロックは、ブート・コードの
イメージをブート・コード記憶装置１１０に複写する。
ブート・コード妥当性検査が合格の場合、ステップ１３
６で、コンピュータ１００の始動シーケンスを含むブー
ト・コードの残りの部分が実行される。ブート・コード
妥当性検査は、マザーボード１０２のジャンパ・ブロッ
ク１１８にジャンパ１１９があるかどうかを検査するこ
とを含む。コンピュータ１００に図４の方法１３０を実
行する機能を与えることによって、本発明は、さらに、
図５の流れ図に示したコンピュータを復元する方法１４
０を提供する。まず、ステップ１４２で、コンピュータ
が、前に考察したようなジャンパまたはその他の適切な
手段の使用によってブート・コード妥当性検査に不合格
になるように構成される。次に、ステップ１４４で、電
源投入や再起動などのブート事象が実行され、ブート・
コード妥当性検査を含むブート・ブロックの実行が開始
される。ブート・コード妥当性検査が不合格になった
後、ステップ１４６で、ブート・コードのイメージが、
コンパクト・フラッシュ・カードなどの適切な記憶手段
からブート・コード記憶装置に複写される。
【００２７】図７から図１０に移ると、本発明の第２の
応用例を示す。この第２の応用例は、前段で考察したよ
うなコンピュータを回復させる際に後で使用するため
に、適切な記憶媒体上にブート・コード・イメージをロ
ーカルに生成する機能を特徴とする。したがって、図７
は、本発明の第２の応用例によるマザーボード２０２と
マザーボード２０２を含むコンピュータ２００（図１０
に示した）とを示す。マザーボード２０２は、本質的に
すべて図１のマザーボード１０２に関して前に示したよ
うに、プロセッサ１０４、コア・チップ・セット１０
６、クロック・ジェネレータ１０８、システム・メモリ
１１２、および１つまたは複数の拡張スロット１１４を
含む。マザーボード２０２はさらに、ブート事象に応答
してコンピュータ２００およびシステム・メモリ１１２
をオフ状態から既知の初期状態に移行させるコンピュー
タ・コードを備えるように構成されたブート・コード記
憶装置２１０を含む。図１のブート・コード記憶装置１
１０と同様に、図７のブート・コード記憶装置２１０
は、フラッシュ・メモリ装置やその他の適切な不揮発性
記憶装置として実装することが好ましく、好ましくは記
憶装置２１０の第１のセクタ（図示せず）に記憶された
ブート・ブロックを含むブート・コード命令により構成
され、始動シーケンスを含むブート・コードの残りの部
分が、記憶装置２１０の残りのセクタに記憶される。
【００２８】ブート・ブロックは、記憶装置２１０のベ
ース・セクタに記憶することが好ましく、記憶装置２１
０のブート・ブロックが実行されるたびに実行されるブ
ート・コード・イメージ生成バイパス検査を含む。バイ
パス検査に不合格の場合、ブート・ブロックは、ブート
・コード記憶装置２１０からブート・コード・イメージ
を適切な記憶媒体に複写する。一実施形態において、適
切な記憶媒体は、コネクタ１１７によってマザーボード
２０２に接続されインターフェースされたコンパクト・
フラッシュ・カード１１６を含むことができる。他の実
施形態は、コンピュータ２００上あるいはコンピュータ
・ネットワークを介してコンピュータ２００にインター
フェースされた別のコンピュータ上に配置されたディス
ク・ベース媒体にブート・コード・イメージを記憶する
こともできる。好ましい実施形態において、マザーボー
ド２０２は、ジャンパ・ブロック２１８を含み、イメー
ジ生成バイパス検査は、ジャンパ２１９がジャンパ・ブ
ロック２１８に差し込まれているかどうかを判定する。
バイパス検査がジャンパ・ブロック２１９内にジャンパ
２１９があることを検出すると、記憶装置２１０に記憶
されたブート・コードの複製が適切な記憶媒体に転送さ
れる。
【００２９】この方式において、本発明の第２の応用例
は、図８の流れ図に示した、ブート・コード・イメージ
を生成する方法２３０を企図する。第１のステップ２３
２において、コンピュータ２００は、ブート・コード生
成バイパス検査に不合格になるようにローカルに構成さ
れる。コンピュータ２００の再起動中など、生成バイパ
ス検査を実行した後、ステップ２３４で、ブート・コー
ドの複製が、ブート・コード記憶装置からコンパクト・
フラッシュ・カード１１６などの適切な記憶媒体に転送
される。コンピュータ２００と方法２３０を方法１４０
と共に利用して、本発明は、ネットワーク・コンピュー
タを復元する方法を含む。図１０は、第１のコンピュー
タ２００と第２のコンピュータ２０１を含むコンピュー
タ・ネットワーク２０３の簡略図を示す。図９の流れ図
に示した方法２４０は、たとえばコンピュータ２００の
マザーボード２０２の適切なジャンパ・ブロックにジャ
ンパを差し込むことによって、コンピュータ２００など
のコンピュータをブート・コード生成バイパス検査に不
合格になるように構成する第１のステップ２４２を含
む。一般にブート・コード記憶装置２１０のブート・ブ
ロック内に記憶されコンピュータ２００の再起動中に実
行されるバイパス検査の実行後、コンピュータ２００
は、ステップ２４４で、バイパス検査の不合格に応答し
て、ブート・コードのイメージを、前に説明したコンパ
クト・フラッシュ・カードなどの適切な記憶媒体に複写
する。不合格のブート・コードまたは破壊したブート・
コードを含むと判定され、前に図１に示し説明したよう
なマザーボード１０２を含む第２のコンピュータ２０１
は、ステップ２４６で、たとえばコンピュータ２０１の
マザーボード１０２のジャンパ・ブロック１１８にジャ
ンパを差し込むことによって、コード妥当性検査に不合
格になるように構成される。次に、第１のコンピュータ
２００のブート・コード記憶装置２１０からのブート・
コード・イメージを保存した記憶媒体が、第２のコンピ
ュータ２０１に利用可能になる。記憶媒体がコンパクト
・フラッシュ・カードである実施形態において、適切な
フラッシュ・カード１１６が、単に第１のコンピュータ
２００のコネクタ１１７から移動され、第２のコンピュ
ータ２０１の対応するコネクタに差し込まれる。次に、
ブート・シーケンスまたは類似の事象の開始によって第
２のコンピュータ２０１のブート・コード妥当性検査が
実行されたとき、妥当性検査が不合格の場合は、ステッ
プ２４８で、記憶媒体からコンピュータ２０１のブート
・コード記憶装置１１０にブート・コードが複写され
る。本発明の方法２４０が、第１のコンピュータ２００
と第２のコンピュータ２０１を含むコンピュータ・ネッ
トワーク２０３のようなコンピュータ・ネットワーク上
の１つまたは複数のコンピュータの復元を有利に行い、
ブート・コードの単一の複写が移植可能な記憶媒体上に
記憶されることを理解されたい。記憶媒体は、コンパク
ト・フラッシュ・カード、ディスク・ベース記憶媒体、
その他の適切な媒体を適切に含むことができる。
【００３０】次に図１１ないし図１５に移ると、低電力
モードとローカル不揮発性記憶装置を従来のコンピュー
タによって利用される機能がないネットワーク・コンピ
ュータに導入してそのような必要な機能を実現すること
によってネットワーク・コンピュータの柔軟性を強化す
る本発明の第３と第４の応用例を示す。図１１は、本発
明によるネットワーク・コンピュータ３００（図１４に
示した）のマザーボード３０２を示す。マザーボード３
０２は、シャシ３１３の内面に適切に取り付けられ、前
に考察したマザーボード１０２および２０２と同様にプ
ロセッサ１０４、コア・チップ・セット１０６、クロッ
ク・ジェネレータ１０８、および参照数字１１２で示す
システム・メモリを含む。一実施形態において、マザー
ボード３０２はさらに、後でより詳細に考察するネット
ワーク・インターフェース３２０を含む。マザーボード
３０２は、電源コード３５２を介して従来の１２０Ｖ交
流信号を入力として受け取り、電力ハーネス３５４を介
してマザーボード３０２に電力信号を送る電源３５０か
ら給電される。従来のコンピュータは、マイクロプロセ
ッサ・ベース・コンピュータの業界でよく知られている
ＡＴＸ型電源などの電源を利用することを理解された
い。このような電源は、電力をコンピュータのマザーボ
ードの複数の電力面に送るように設計されている。代表
的なマイクロプロセッサ・ベース・コンピュータの電源
ハーネスは、通例、アース、５Ｖ、１２Ｖおよび３．３
Ｖの信号を送るために１６本以上の電線を含むことがあ
る。従来の電源は、コンピュータの多数の電力面に給電
するために所定電圧の複数の「複製」を供給することが
できる。複数の電力面は、従来のコンピュータ・システ
ムにおいて低電力モードの簡単な実装を可能にする。低
電力モードの従来のコンピュータにおいて電源を遮断し
たいサブシステムおよび周辺機器は、低電力モードでカ
ットオフされる１つまたは複数の電力面に接続される。
低電力モードで利用動作または機能させたい装置は、低
電力モードで電力が供給されたままになる１つまたは複
数の電力面に接続される。従来のコンピュータのウェー
クアップを必要とする事象が、低電力モードで機能が維
持された装置によって検出されると、装置はシステム・
リセットを開始することができ、そのため各電力面がそ
の対応する装置に電力を送ることができるようになり、
それにより利用可能な電力面の数によってのみ制限され
るシステム全体またはサブシステムの任意の組合せがウ
ェークアップまたは電源投入される。
【００３１】従来の設計の複数面マザーボードと電源に
よって提供される実装の柔軟性と容易さにもかかわら
ず、そのような利点は、マザーボード、電源および最終
的にはシステム全体のコストが著しく高くするという犠
牲を払ってのみ達成される。従来の方法で給電されるコ
ンピュータのコストを克服するために、ネットワーク・
コンピュータ３００など本明細書で企図するネットワー
ク・コンピュータは、単一電力面を介してマザーボード
３０２などのマザーボードに給電する電源３５０を使用
することが好ましい。電源３５０とマザーボード３０２
を単一電力面の設計に制限すると、システム・コストは
下がるが、低電力モードを達成するために異なる手法が
必要となる。コンピュータ３００が単一電力面だけを含
むため、低電力モードは、電力面への電力を切るだけで
は達成できない。低電力動作に伴う望ましい利点を達成
するために、コンピュータ３００は、低電力事象に応答
して活動化されるソフトウェア駆動の電力遮断シーケン
スを含む。一実施形態において、低電力シーケンスは、
コンピュータ３００のシャシ上にある電源またはオン／
オフ・ボタン３１７を押すことによって開始される。好
ましい実施形態において、低電力シーケンスは、コンピ
ュータ３００の周辺バス上に存在する周辺機器を電力管
理モードに移行し、クロック・ジェネレータ１０８によ
って生成される信号を無効にするルーチンを含む。
【００３２】図１３は、ホスト・バス１０９に結合され
たプロセッサ１０４とメモリ・コントローラ１０５を含
むコンピュータ３００の一実施形態のブロック図であ
る。バス・ブリッジ１０７は、ホスト・ブリッジ１０９
と、ネットワーク・インターフェース３２０およびグラ
フィック・インターフェースなどの周辺機器１１３が結
合される周辺バス１１１との間の経路を提供する。例示
的実施形態において、周辺バス１１１は、ＰＣＩバス、
ＩＳＡバス、ＥＩＳＡバスを含む業界標準の様々な周辺
バスのいずれかを含む。オン／オフ・ボタン３１７の押
下げやシステム・アクティビティの検出なしに規定期間
が経過したなどの低電力事象の検出により、マザーボー
ド３０２は、単一電力面への電力を断つことなくコンピ
ュータ３００の装置および構成要素を選択的に電源遮断
するように構成される。様々な実施形態において、コン
ピュータ３００のキーボード、ビデオ、そしてオーディ
オ構成要素が存在する場合はその電力が断たれる。周辺
機器１１３など周辺バス１１１上の周辺機器は、電力管
理モードに入るよう指令される。必要なすべての周辺機
器の電源を切った後、低電力シーケンスは、クロック・
ジェネレータ１０８をディスエーブルし、それによりプ
ロセッサ１０４とコア・チップ・セット１０６を駆動す
るのに必要なクロック信号を無効にする。クロック信号
がないと、これらの装置は、電流をわずかしか流さない
電源オフ状態に入り、それにより、低電力モードでコン
ピュータ３００が消費する電力が大幅に減少する。一実
施形態において、システム・メモリ１１２への電力が、
低電力モードでは断たれ、システム・メモリ１１２に記
憶された情報が失われる。もう一実施形態において、コ
ンピュータ３００は、システム・メモリ１１２を連続的
にリフレッシュすることによってシステム・メモリ１１
２の内容を維持する。低電力モードでシステム・メモリ
１１２内にデータと命令を保持するコンピュータ３００
の実施形態は、システム・メモリ１１２の損失が許され
る実施形態よりも回復に必要な時間が大幅に短いことを
理解されたい。
【００３３】図１１と図１３に示したようなネットワー
ク・インターフェース３２０は、周辺バス１１１によっ
てプロセッサ３０４に結合される。好ましい実施形態に
おいて、ネットワーク・インターフェース３２０は、マ
ザーボード３０２に統合され、コンピュータ３００をネ
ットワーク媒体に結合するのに適したイーサネット接続
を提供するように構成することが好ましい。ネットワー
ク・インターフェース３２０は、コンピュータ・ネット
ワーク３０３の別のコンピュータ３０１（図１４に示し
た）からのケーブル（図示せず）を受けるために、業界
標準ＲＪ４５コネクタ（後でより詳細に考察する）など
のコネクタを含むことが好ましい。ネットワーク３０３
の無線実施形態において、インターフェース３２０は、
ネットワーク３０３内の隣りのコンピュータとの間で無
線周波数信号を送受信する機能を含むことができる。ネ
ットワーク・インターフェース３２０への電力は、コン
ピュータ・ネットワーク内の別のコンピュータからのウ
ェークアップ事象を可能にするために、低電力モードに
おいても維持することが好ましい。一実施形態におい
て、インターフェース３２０は、ローカル・エリア・ネ
ットワーク（ＬＡＮ）のウェークアップ事象を認識し、
それに応じてコンピュータ３００の様々な構成要素をウ
ェークアップまたは電源投入する。適切な一実施形態に
おいて、ネットワーク・インターフェース３２０は、低
電力モードで給電が維持され、さらにコンピュータ・ネ
ットワーク上のいわゆる「マジック・パケット」を検出
するように構成される。一般に、このマジック・パケッ
トは、コンピュータ・システム３００に特有の識別情報
を含む。インターフェース３２０は、このマジック・パ
ケットまたは別のネットワーク・コンピュータからの他
のＬＡＮウェークアップ事象を検出すると、コンピュー
タ３００のリブートをもたらす割込みを発行するように
構成される。
【００３４】したがって、コンピュータ・システム３０
０の実装は、ＬＡＮウェークアップ事象に応答する能力
を保持しながらコンピュータのマザーボード上に単一電
力面だけを有するネットワーク・コンピュータにおいて
低電力モードを実装するために、図１２の流れ図に示し
た方法３３０を企図する。方法３３０は、ネットワーク
・コンピュータ３００が、ボタンの押下げあるいは活動
状態の検出なしに事前定義された時間制限が経過したな
どの適切な事象に応答して低電力モードに入る第１のス
テップ３３２だけを含む。本明細書で企図した低電力モ
ードは、マザーボード３０２の単一の電力面への電力を
断つことなく達成される。ネットワーク・インターフェ
ース３２０を含むコンピュータ３００内の選択されたリ
ソースは、コンピュータ・ネットワークがアクセスされ
ていることをネットワーク・コンピュータ３００に通知
するマジック・パケットやその他の類似の識別情報の存
在などのＬＡＮウェークアップ事象の検出を可能にする
ために給電されたままである。他の実施形態において、
コンピュータ・システム３００はさらに、ＬＡＮ始動ウ
ェークアップ信号以外の外部事象に応答して低電力モー
ドからウェークアップするように構成することができ
る。一実施形態において、たとえば、コンピュータ３０
０に結合されたモデム（図示せず）は、入力信号が検出
されたときにコンピュータ３００が低電力モードの場合
に、入力信号に応答して割込みを行うように構成され
る。同様に、コンピュータ３００が低電力モードのとき
にオン／オフ・スイッチ３１７を押下げることによりコ
ンピュータ３００がウェークアップする実施形態が可能
である。この実施形態では、オン／オフ・ボタンが、シ
ステム３００への電力供給を実際に終了せず、その代わ
りにコンピュータ３００内の様々な構成要素および装置
への電力を選択的に遮断することを理解されたい。
【００３５】単一電力面の電源３５０と、後でより詳細
に説明する他のコスト削減を利用して、ネットワーク・
コンピュータ３００は、フル電力モードの最大動作電力
が約６５Ｗよりも少なく、低電力モードの最大電力が約
１５Ｗを超えずに動作できることが好ましい。さらに、
この好ましい実施形態において、図１４の参照文字ｄ
１、ｄ２およびｄ３によって表されるネットワーク・コ
ンピュータ３００の物理寸法は、約１４インチよりも小
さい最大寸法を含む。
【００３６】図１１と図１３はさらに、ネットワーク・
コンピュータ３００の特徴、すなわち、従来のコンピュ
ータ・システムにほとんど例外なく付随したディスク・
ベース記憶媒体などのローカル不揮発性記憶装置がない
ことを示す。コンピュータ３００からディスク・ベース
のローカル不揮発性記憶装置を除去するとコストおよび
電力の大幅な節約になるが、「ディスクレス」コンピュ
ータにおいて何らかの形のローカル不揮発性記憶装置を
含むことがしばしば望ましい。したがって、ネットワー
ク・コンピュータ３００の一実施形態は、ディスク・ベ
ース記憶媒体がないにもかかわらず、前に考察したコン
パクト・フラッシュ・カードを使用することによりロー
カル不揮発性記憶を実装する。そのようなフラッシュ・
カード１１６は、図１１に、コネクタ１１７で受けられ
プロセッサ１０４およびシステム・メモリ１１２とイン
ターフェースされるのに適しているものとして示されて
いる。この実施形態において、フラッシュ・カード１１
６は、消去機能とプログラム機能を実行する回路を含む
ことを理解されたい。コンパクト・フラッシュ・カード
１１６は、ディスク装置を除去したコンピュータに低コ
ストのローカル不揮発性記憶装置を実現する機構を提供
する。
【００３７】コンピュータ３００などのコンピュータか
らのディスク装置の除去に伴う残念な問題は、ディスク
・ベース媒体がなくてもよいオペレーティング・システ
ム用に開発されそのオペレーティング・システムによっ
てサポートされるハードウェア検証ソフトウェアが乏し
いことである。ディスクレス・コンピュータに市販の検
査および検証ソフトウェアが使用できないと、コンピュ
ータ３００の様々な構成要素の機能を検証するコードを
記述するためにかなりの開発努力とコストが必要にな
る。ネットワーク・コンピュータの設計と製造において
できるだけ低コストを維持するために、本発明は、ＯＳ
／２オペレーティング・システム、Ｗｉｎｄｏｗｓ９８
オペレーティング・システム、ＷｉｎｄｏｗｓＮＴオペ
レーティング・システムなどの市販のディスク・ベース
のオペレーティング・システムをサポートするハード・
ディスクやフロッピ・ディスク・ドライブなどのディス
ク装置を受ける機能を備えたネットワーク・コンピュー
タ３００を企図する。図１３に示したコンピュータ３０
０のブロック図を再び簡単に参照すると、ディスク装置
３２２が、コンピュータ３００に接続されており、ディ
スク装置３２２に至る点線は、好ましい実施形態におい
てディスク３２２が一時的に取り付けられていることを
示す。このようにして、本発明は、図１５の流れ図に示
したような、ネットワーク・コンピュータ３００などネ
ットワーク・コンピュータを検査する方法３４０を企図
する。第１のステップ３４２で、ディスク・ベース記憶
媒体３２２は、適切な周辺バス１１１によってコンピュ
ータ３００に適切に接続される。次に、ステップ３４４
で、ディスク・ベースのオペレーティング・システムが
ロードされ、次に、ステップ３４６で、インストールさ
れたディスク・ベースのオペレーティング・システムが
サポートする市販の検査スーツがロードされ実行され
る。コンピュータ３００の検証を完了した後、ディスク
・ベース記憶装置３２２が、コンピュータ３００から取
り外され、次のネットワーク・コンピュータに取り付け
られ、次のコンピュータの機能を検証するために使用す
ることができる。したがって、検討中の各コンピュータ
にディスク装置を一時的にインストールすることによ
り、１つまたは少数のディスク・ベース装置で複数のネ
ットワーク・コンピュータを検証することができる。こ
の方法により、ディスクレス・マシンでは役に立たない
ように設計されたオペレーティング・システムと互換性
のある検査ソフトウェアの開発に関連する必要とコスト
が実質上なくなる。別の変形形態において、コンピュー
タ３００を、ディスク装置３２２ならびにコンパクト・
フラッシュ・カード１１６を含むように修正することが
できる。この手法を利用すると、コンピュータ・ネット
ワーク３０３は、ディスクレス・ネットワーク・コンピ
ュータ３００と、ディスク装置３２２を含む修正したコ
ンピュータ３０１を含むことができる。他の実施形態に
おいて、ネットワーク３０３のコンピュータ３０１は、
たとえば、前述の複数面電源構成を含めて従来のコンピ
ュータを含むことができる。
【００３８】次に図１６ないし図１９に移り、高速ネッ
トワーク用に設計されたコネクタの磁気構成要素にＬＥ
Ｄリードが近づくことによって生じるＥＭＩ問題に対処
する本発明の応用例を示す。図１６は、インターフェー
ス・カードにネットワーク・ケーブルを結合する際に使
用するために設計されたコネクタ４０１を示す。コネク
タ４０１は、ソケット面４０２を有するハウジング４０
５を含む。好ましい実施形態において、ハウジング４０
５は、ハウジング４０５に含まれる回路を遮蔽するた
め、アルミニウムなどの導電性材料からなる。ネットワ
ーク・コンピュータやその他のより小さい外形のコンピ
ュータに使用されるコネクタ４０１の実施形態におい
て、ハウジング４０５の最大寸法は、約２．０ｃｍ
（０．８インチ）よりも小さいことが好ましい。ハウジ
ング４０５は、ケーブル末端４２８（図１８に示す）を
受けるように構成されたソケット口４０４を画定するソ
ケット面４０２を含む。ハウジング４０５内で、ケーブ
ル末端４２８に結合するのに適したソケット（明示せ
ず）がハウジング４０５の内面に接続される。コネクタ
４０１は、さらにコネクタ回路を含み、その適切な例を
図１７の回路図に示した。本発明で企図されるコネクタ
回路４０８は、ケーブル・ポート４１０、インターフェ
ース・ポート４１２、および磁気構成要素４１４を含
む。コネクタ４０１と回路４０８は、広範囲のコンピュ
ータ・ネットワーク実装で一般に見られるイーサネット
接続を提供するＲＪ４５業界標準コネクタを表す。図１
８は、マザーボード４０３のネットワーク・インターフ
ェース４２０に統合されたコネクタ４０１を示す。ネッ
トワークの状況を示す簡単でかつ有効な手段を提供する
ことがしばしば望ましいので、従来技術によるコネクタ
は、一般に、コネクタ内に１つまたは複数の発光ダイオ
ード（ＬＥＤ）を含む。これらのＬＥＤは、ネットワー
ク・アクティビティやその他のネットワークの特性を示
すためにネットワーク・インターフェースに結合され
る。残念ながら、情報が１００メガビット／秒近くまた
それを超える速度で転送される高速ネットワークでは、
コネクタの回路の磁気構成要素にＬＥＤリード線が近づ
くことによって、ＥＭＩ効果がきわめて大きくなり、コ
ンピュータ・ネットワークの信頼性または機能性が低下
する可能性がある。
【００３９】図１６ないし図１９に開示した本発明の応
用例は、ＬＥＤをコネクタ回路４０８の磁気の近くおよ
びコネクタ４０１から完全にずらす機構を提案すること
によって、高速ネットワークにおけるＲＪ４５やＬＥＤ
付きのその他の磁気コネクタの使用に伴うＥＭＩ問題に
取り組む。図１６に戻ると、コネクタ４０１のハウジン
グ４０５は、図では少なくとも１つの導管４０６（２つ
の第１の導管４０６ａと第２の導管４０６ｂだけを示
す）を含む。各導管４０６は、ハウジング４０５内に延
び、ハウジング４０５のソケット面４０２で終端し、光
パイプを受けるように適切に構成される。図１８は、統
合ネットワーク・インターフェース４２０を含むマザー
ボード４０３の平面図を示す。ネットワーク・インター
フェース４２０は、ネットワーク・インターフェース４
２０の状況を示すように構成された状況ＬＥＤ４２２と
共にマザーボード４０２に取り付けられたコネクタ４Ｏ
１を含む。状況ＬＥＤ４２２は、組み込まれたコネクタ
４０１と磁気回路４１４から物理的に離される。さら
に、ネットワーク・インターフェース４２０は、コネク
タ４０１の導管４０６内に受けられる光パイプ４２４を
有し、光パイプ４２４の第１の端部が、ソケット口４０
４に近いコネクタ４０１のソケット面４０２で終端す
る。光パイプ４２４の第２の端部は、ＬＥＤ４２２の近
くで終端する。この構成では、ＬＥＤ４２２から出た光
は、光パイプ４２４に沿って進みハウジング４０５のソ
ケット面４０２で終端し、インターフェースの状況が観
察者に容易に明らかになる。図１９は、マザーボード４
０３に取り付けられ前述のような状況表示導管４０６を
備えたコネクタ４０１を含むコンピュータ・システム４
００を開示する。
【００４０】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００４１】（１）電力面を介して電源から給電される
マザーボードと、マザーボードに取り付けられたクロッ
ク・ジェネレータ、プロセッサおよびシステム・メモリ
と、周辺バスを介して前記プロセッサに結合されたネッ
トワーク・インターフェースとを含み、ネットワーク・
コンピュータが、低電力事象に応答して低電力状態にな
り、かつウェークアップ事象に応答して低電力状態から
フル電力状態に移行するように構成され、ウェークアッ
プ事象が、ネットワークを介してネットワーク・コンピ
ュータに結合されたサーバ・コンピュータから出された
ウェークアップ・コマンドを含むことができ、ネットワ
ーク・コンピュータの電力モードが、サーバ・コンピュ
ータによって管理可能であるネットワーク・コンピュー
タ。 （２）ネットワーク・コンピュータは、ディスク・ベー
スの記憶装置がないが、コンパクト・フラッシュ・カー
ドを含むローカルな不揮発性記憶装置を含む上記（１）
に記載のコンピュータ。 （３）クロック・ジェネレータが、ネットワーク・コン
ピュータがフル電力状態のときにプロセッサ用のクロッ
ク信号を生成するように構成され、さらに低電力状態で
クロック信号を生成しないように構成された上記（１）
に記載のコンピュータ。 （４）ネットワーク・コンピュータが、周辺バスにより
プロセッサに結合された少なくとも１つの周辺機器をさ
らに含み、周辺バス上の周辺機器がそれぞれ、ネットワ
ーク・コンピュータが低電力モードのとき電力管理モー
ドである上記（１）に記載のコンピュータ。 （５）周辺バスが、ＰＣＩバスを含む上記（４）に記載
のコンピュータ。 （６）ネットワーク・コンピュータの電力消費量が、低
電力状態で約２５ワットより少なく、フル電力状態で約
２５０ワットよりも少ない上記（１）に記載のコンピュ
ータ。 （７）低電力事象が、ネットワーク・コンピュータの前
面パネルのオン／オフ・ボタンを押すことを含む上記
（１）に記載のコンピュータ。 （８）ウェークアップ事象が、コンピュータのオン／オ
フ・ボタンを押すことを含むことができる上記（１）に
記載のコンピュータ。 （９）ウェークアップ事象が、ＬＡＮウェークアップ事
象を含むことができる上記（１）に記載のコンピュー
タ。 （１０）電力面を介して電源から給電されるマザーボー
ドと、マザーボードに取り付けられたクロック・ジェネ
レータ、プロセッサおよびシステム・メモリとを含むネ
ットワーク・コンピュータと、周辺バスを介してプロセ
ッサに結合されたネットワーク・インターフェースとを
含み、ネットワーク・コンピュータが、低電力事象に応
答して低電力状態になるように構成され、さらにウェー
クアップ事象に応答して低電力状態からフル電力状態に
移行するように構成され、ウェークアップ事象が、ネッ
トワーク媒体を介してネットワーク・コンピュータに結
合されたサーバ・コンピュータから出されたウェークア
ップ信号を含むことができ、ネットワーク・コンピュー
タの電力モードが、サーバ・コンピュータによって管理
可能であり、サーバ・コンピュータがネットワークを介
してネットワーク・コンピュータにインターフェースさ
れ、サーバ・コンピュータが、ネットワーク・コンピュ
ータにウェークアップ信号を出すように構成されている
コンピュータ・ネットワーク。 （１１）ネットワーク・コンピュータは、ディスク・ベ
ースの記憶装置がないが、コンパクト・フラッシュ・カ
ードを含むローカルな不揮発性記憶装置を含み、さらに
サーバ・コンピュータのローカルな不揮発性記憶装置
が、ディスク・ベースの記憶装置を含む上記（１０）に
記載のネットワーク。 （１２）サーバ・コンピュータのローカル不揮発性記憶
装置が、さらにコンパクト・フラッシュ・カードを含む
上記（１１）に記載のネットワーク。 （１３）ネットワーク・インターフェースがイーサネッ
ト接続を提供し、ネットワーク媒体がケーブルを含む上
記（１０）に記載のネットワーク。 （１４）ネットワークが無線であり、ネットワーク媒体
が大気を含む上記（１０）に記載のネットワーク。 （１５）低電力事象が、ネットワーク・コンピュータの
クロック・ジェネレータを停止させるルーチンを呼び出
す上記（１０）に記載のネットワーク。 （１６）ウェークアップ事象が、クロック・ジェネレー
タをリセットするルーチンを呼び出す上記（１０）に記
載のネットワーク。 （１７）コンピュータ・ネットワークにおける電力消費
を管理する方法であって、低電力事象を実行することに
よって、電力面を介して電源から給電されるマザーボー
ドを含むネットワーク・コンピュータを強制的に低電力
モードにする段階と、ウェークアップ事象を実行して、
ネットワーク・コンピュータを低電力状態からフル電力
状態に移行させる段階とを含み、ウェークアップ事象
が、ネットワーク媒体を介してネットワークにインター
フェースされたサーバ・コンピュータから出されたウェ
ークアップ信号を含むことができる方法。 （１８）低電力事象が、ネットワーク・コンピュータの
オン／オフ・ボタンを押す段階を含む上記（１７）に記
載の方法。 （１９）ウェークアップ事象が、ネットワーク・コンピ
ュータのモデムを介してネットワーク・コンピュータに
ウェークアップ信号を送る段階を含む上記（１７）に記
載の方法。 （２０）ネットワーク・コンピュータの低電力状態が、
ネットワーク・コンピュータのクロック・ジェネレータ
を停止する状態を含む上記（１７）に記載の方法。
【図面の簡単な説明】
【図１】本発明の第１の応用例によるマザーボードの図
である。
【図２】従来技術によるフラッシュ・メモリ装置の図で
ある。
【図３】本発明によるフラッシュ・メモリの図である。
【図４】本発明の第１の応用例による方法の流れ図であ
る。
【図５】本発明の第１の応用例による方法の流れ図であ
る。
【図６】本発明の第１の応用例によるコンピュータの切
開図である。
【図７】本発明の第２の応用例によるマザーボードの図
である。
【図８】本発明の第２の応用例による方法の流れ図であ
る。
【図９】本発明の第２の応用例による方法の流れ図であ
る。
【図１０】図７によるネットワーク・コンピュータを含
むコンピュータ・ネットワークの図である。
【図１１】本発明の第３の応用例によるマザーボードの
図である。
【図１２】本発明の第３の応用例による方法の流れ図で
ある。
【図１３】本発明の第４の応用例によるネットワーク・
コンピュータの簡略化したブロック図である。
【図１４】本発明によるネットワークの図である。
【図１５】本発明の第４の応用例による流れ図である。
【図１６】本発明の第５の応用例によるコネクタの斜視
図である。
【図１７】図１６のコネクタの代表的回路の回路図であ
る。
【図１８】本発明の第５の応用例によるネットワーク・
インターフェースを含むマザーボードの簡略化した平面
図である。
【図１９】本発明の第５の応用例によるネットワーク・
インターフェースを含むコンピュータの簡略化した図で
ある。
【符号の説明】
０１０ ブート・コード記憶装置 ０２２ａ セクタ ０２２ｂ セクタ ０２４ａ 入口点 ０２４ｂ 入口点 １００ コンピュータ １０２ マザーボード １０４ プロセッサ １０５ メモリ・コントローラ １０６ コア・チップ １０７ バス・ブリッジ １０８ クロック・ジェネレータ １０９ ホスト・バス １１０ ブート・コード記憶装置 １１１ コネクタ １１２ システム・メモリ １１３ プリント回路基板 １１４ 拡張スロット １１６ コンパクト・フラッシュ・カード １１７ コネクタ １１８ ジャンパ・ブロック １１９ ジャンパ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・ウィリアム・ゴレル・ジュニア アメリカ合衆国78681 テキサス州ラウ ンド・ロック ディープ・ウッド・ドラ イブ 501 (72)発明者 サンジャイ・グプタ アメリカ合衆国78759 テキサス州オー スチン デュヴァル・ロード 3201 ナ ンバー324 (72)発明者 ジェイムズ・マイケル・スタッフォード アメリカ合衆国78664 テキサス州ラウ ンド・ロック レッド・バッド・レーン 1060 ナンバー1060 (56)参考文献 特開 平10−312370（ＪＰ，Ａ) 特開 平10−187302（ＪＰ，Ａ) 特開 昭62−251832（ＪＰ，Ａ) 特開 平１−251118（ＪＰ，Ａ) 特表 平10−507855（ＪＰ，Ａ)

Claims (20)

    (57)【特許請求の範囲】
  1. 【請求項１】電力面を介して電源から給電されるマザー
    ボードと、前記マザーボードに取り付けられたクロック
    ・ジェネレータ、プロセッサおよびシステム・メモリ
    と、不揮発性メモリによって実装されたブート・コード
    記憶装置と、を含むコンピュータにおいて、 （Ａ）前記ブート・コード記憶装置は、複数のセクタに
    分割された内部編成構造を有し、 （Ｂ）前記複数のセクタのうちの少なくとも１のセクタ
    に、前記ブート・コード記憶装置にブート・コードを再
    プログラムするためのコードを含むブート・ブロックが
    記憶されており、 （Ｃ）前記少なくとも１のセクタに隣接して配置された
    他の少なくとも１のセクタに、コンピュータ始動シーケ
    ンスを含むブート・コードが記憶されており、 （Ｄ）ブート・コード・ルーチンの初期にブート・コー
    ド妥当性検査を行い、 （ａ）前記妥当性検査に合格した場合は、前記少なくと
    も１のセクタに記憶された前記ブート・ブロックをバイ
    パスし、前記他の少なくとも１のセクタに記憶されたコ
    ンピュータ始動シーケンスを含むブート・コードを実行
    し、 （ｂ）前記妥当性検査に不合格になった場合は、前記少
    なくとも１のセクタに記憶された前記ブート・ブロック
    を実行して、前記ブート・コード記憶装置にブート・コ
    ードを再プログラムする、 ことを特徴とするコンピュータ。
  2. 【請求項２】前記マザーボードに着脱可能に装着され、
    ブート・コード・イメージを記憶したコンパクト・フラ
    ッシュ・カードを備え、 前記ブート・ブロックの実行のときには、前記ブート・
    コード・イメージが前記コンパクト・フラッシュ・カー
    ドから前記ブート・コード記憶装置に複写される、 ことを特徴とする請求項１に記載のコンピュータ。
  3. 【請求項３】前記ブート・コード・イメージの前記コン
    パクト・フラッシュ・カードへの記憶は、 予め他のコンピュータに前記コンパクト・フラッシュ・
    カードを装着して、前記ブート・コード・イメージを前
    記コンパクト・フラッシュ・カードに記憶させたもので
    ある、 ことを特徴とする請求項２に記載のコンピュータ。
  4. 【請求項４】前記コンピュータは、周辺バスを介して前
    記プロセッサに結合されたネットワーク・インターフェ
    ースを、備え、 前記ネットワーク・インターフェースによりネットワー
    クに接続されており、前記ネットワークに接続されたサ
    ーバ・コンピュータにブート・コード・イメージを記憶
    した記憶手段を備え、 前記ブート・ブロックの実行のときには、前記ブート・
    コード・イメージが前記サーバ・コンピュータの前記記
    憶手段から前記ブート・コード記憶装置に複写される、 ことを特徴とする請求項１に記載のコンピュータ。
  5. 【請求項５】前記コンピュータは、周辺バスを介して前
    記プロセッサに結合されたネットワーク・インターフェ
    ースを、備え、 前記ネットワーク・インターフェースによりネットワー
    クに接続されており、 前記コンピュータが、低電力事象に応答して低電力状態
    になり、かつウェークアップ事象に応答して低電力状態
    からフル電力状態に移行するように構成され、 前記ウェークアップ事象が、前記ネットワークを介して
    前記コンピュータに結合されたサーバ・コンピュータか
    ら出されたウェークアップ・コマンドを含むことがで
    き、 前記コンピュータの電力モードが、前記サーバ・コンピ
    ュータによって管理可能である、 ことを特徴とする請求項１に記載のコンピュータ。
  6. 【請求項６】前記コンピュータは、周辺バスを介して前
    記プロセッサに結合されたネットワーク・インターフェ
    ースを、備え、 前記ネットワーク・インターフェースによりネットワー
    クに接続されており、 前記ネットワークに接続された他のコンピュータにブー
    ト・コード・イメージを記憶した記憶手段を備え、 前記ブート・ブロックの実行のときには、前記ブート・
    コード・イメージが前記他のコンピュータの前記記憶手
    段から前記ブート・コード記憶装置に複写される、 ことを特徴とする請求項１に記載のコンピュータ。
  7. 【請求項７】前記コンピュータは、周辺バスを介して前
    記プロセッサに結合されたネットワーク・インターフェ
    ースを、備え、 前記ネットワーク・インターフェースによりネットワー
    クに接続されており、 前記コンピュータが、低電力事象に応答して低電力状態
    になり、かつウェークアップ事象に応答して低電力状態
    からフル電力状態に移行するように構成され、 前記ウェークアップ事象が、前記ネットワークを介して
    前記コンピュータに接続された他のコンピュータから出
    されたウェークアップ・コマンドを含むことができ、 前記コンピュータの電力モードが、前記他のコンピュー
    タによって管理可能である、 ことを特徴とする請求項１に記載のコンピュータ。
  8. 【請求項８】前記クロック・ジェネレータが、前記コン
    ピュータがフル電力状態のときにプロセッサ用のクロッ
    ク信号を生成するように構成され、さらに低電力状態で
    クロック信号を生成しないように構成されている、 ことを特徴とする請求項５または７に記載のコンピュー
    タ。
  9. 【請求項９】前記コンピュータが、周辺バスによりプロ
    セッサに結合された少なくとも１つの周辺機器をさらに
    含み、 前記周辺バス上の前記周辺機器がそれぞれ、前記コンピ
    ュータが低電力状態のときに電力管理モードである、 ことを特徴とする請求項５または７に記載のコンピュー
    タ。
  10. 【請求項１０】前記周辺バスが、ＰＣＩバスを含む、 ことを特徴とする請求項９に記載のコンピュータ。
  11. 【請求項１１】前記コンピュータの電力消費量が、低電
    力状態で約２５ワットより少なく、フル電力状態で約２
    ５０ワットよりも少ない、 ことを特徴とする請求項５または７に記載のコンピュー
    タ。
  12. 【請求項１２】前記低電力事象が、前記コンピュータの
    前面パネルのオン／オフ・ボタンを押すことを含む、 ことを特徴とする請求項５または７に記載のコンピュー
    タ。
  13. 【請求項１３】前記ウェークアップ事象が、前記コンピ
    ュータのオン／オフ・ボタンを押すことを含むことがで
    きる、 ことを特徴とする請求項５または７に記載のコンピュー
    タ。
  14. 【請求項１４】前記ウェークアップ事象が、ＬＡＮウェ
    ークアップ事象を含むことができる、ことを特徴とする
    請求項５または７に記載のコンピュータ。
  15. 【請求項１５】前記コンピュータは、ディスク・ベース
    の記憶装置がなく、コンパクト・フラッシュ・カードを
    含むローカルな不揮発性記憶装置を含み、 さらに前記サーバ・コンピュータのローカルな不揮発性
    記憶装置が、ディスク・ベースの記憶装置を含む、 ことを特徴とする請求項４または５に記載のコンピュー
    タ。
  16. 【請求項１６】前記サーバ・コンピュータのローカル不
    揮発性記憶装置が、さらにコンパクト・フラッシュ・カ
    ードを含む、 ことを特徴とする請求項１５に記載のコンピュータ。
  17. 【請求項１７】前記ネットワーク・インターフェースが
    イーサネット接続を提供し、ネットワーク媒体がケーブ
    ルを含む、 ことを特徴とする請求項４〜７の何れか１つに記載のコ
    ンピュータ。
  18. 【請求項１８】前記ネットワークが無線であり、ネット
    ワーク媒体が大気を含む、 ことを特徴とする請求項４〜７の何れか１つに記載のコ
    ンピュータ。
  19. 【請求項１９】前記コンピュータはモデムを備え、 前記ウェークアップ事象が、前記モデムを介して前記コ
    ンピュータにウェークアップ信号を送る、 ことを特徴とする請求項５または７に記載のコンピュー
    タ。
  20. 【請求項２０】前記コンピュータの低電力状態が、前記
    コンピュータのクロック・ジェネレータを停止する状態
    を含む、 ことを特徴とする請求項５または７に記載のコンピュー
    タ。
JP33996199A 1998-12-14 1999-11-30 低電力モード・コンピュータ Expired - Fee Related JP3301064B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/211,371 US6415387B1 (en) 1998-12-14 1998-12-14 Low power mode computer with simplified power supply
US09/211371 1998-12-14

Publications (2)

Publication Number Publication Date
JP2000187535A JP2000187535A (ja) 2000-07-04
JP3301064B2 true JP3301064B2 (ja) 2002-07-15

Family

ID=22786661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33996199A Expired - Fee Related JP3301064B2 (ja) 1998-12-14 1999-11-30 低電力モード・コンピュータ

Country Status (7)

Country Link
US (1) US6415387B1 (ja)
JP (1) JP3301064B2 (ja)
KR (1) KR20000047984A (ja)
CN (1) CN1264082A (ja)
GB (1) GB2348524A (ja)
SG (1) SG91848A1 (ja)
TW (1) TW457416B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100316647B1 (ko) * 1998-07-30 2002-01-15 윤종용 웨이크 온 랜신호를 이용한 컴퓨터 시스템에서의 파워 제어방법및 그 장치
JP3637803B2 (ja) * 1999-04-16 2005-04-13 ミノルタ株式会社 機器管理装置、及び機器管理システム
DE10050604A1 (de) * 2000-10-12 2002-04-25 Siemens Ag Verfahren zum Starten einer Datenverarbeitungsanlage sowie zugehörige Komponenten
US6848059B2 (en) * 2001-04-30 2005-01-25 Agere Systems Inc. System and method for processing wake-up signals in a network
US20030018593A1 (en) * 2001-06-07 2003-01-23 Lee Man Wei Intelligent on/off button
US7191141B2 (en) * 2001-06-13 2007-03-13 Ricoh Company, Ltd. Automated management of development project files over a network
US6915353B2 (en) * 2001-08-01 2005-07-05 Hewlett-Packard Development Company, L.P. Method and apparatus for avoiding unnecessary computer peripheral calibration activities
US6880095B2 (en) * 2002-01-23 2005-04-12 International Business Machines Corporation Switching power planes of external device interfaces in a computing system in response to connection status
US7230933B2 (en) * 2002-04-17 2007-06-12 Microsoft Corporation Reducing idle power consumption in a networked battery operated device
US6748299B1 (en) 2002-09-17 2004-06-08 Ricoh Company, Ltd. Approach for managing power consumption in buildings
KR100481873B1 (ko) * 2003-02-04 2005-04-11 삼성전자주식회사 절전모드를 갖는 매체 엑세스 제어기
JP4372450B2 (ja) 2003-05-07 2009-11-25 株式会社日立製作所 ストレージシステムの制御方法、ストレージシステム、及びストレージ装置
CN100409207C (zh) * 2003-07-21 2008-08-06 光宝科技股份有限公司 可快速唤醒的无线信号接收装置及其方法
US20050097378A1 (en) * 2003-07-29 2005-05-05 Hwang Andrew S. Method and system for power management in a gigabit Ethernet chip
US7308675B2 (en) * 2003-08-28 2007-12-11 Ricoh Company, Ltd. Data structure used for directory structure navigation in a skeleton code creation tool
US7237224B1 (en) * 2003-08-28 2007-06-26 Ricoh Company Ltd. Data structure used for skeleton function of a class in a skeleton code creation tool
CN100367147C (zh) * 2004-03-12 2008-02-06 技嘉科技股份有限公司 具检测基本输入输出系统状态的工作时钟设定方法及装置
US7249269B1 (en) 2004-09-10 2007-07-24 Ricoh Company, Ltd. Method of pre-activating network devices based upon previous usage data
US7398408B2 (en) 2004-11-24 2008-07-08 Conexant Systems, Inc. Systems and methods for waking up wireless LAN devices
US20070076747A1 (en) * 2005-09-30 2007-04-05 Amir Zinaty Periodic network controller power-down
US20070124684A1 (en) * 2005-11-30 2007-05-31 Riel Henri Han V Automatic power saving in a grid environment
US8799043B2 (en) * 2006-06-07 2014-08-05 Ricoh Company, Ltd. Consolidation of member schedules with a project schedule in a network-based management system
US20070288288A1 (en) * 2006-06-07 2007-12-13 Tetsuro Motoyama Use of schedule editors in a network-based project schedule management system
US8050953B2 (en) * 2006-06-07 2011-11-01 Ricoh Company, Ltd. Use of a database in a network-based project schedule management system
US8037243B1 (en) * 2007-03-19 2011-10-11 Emc Corporation Installing data storage system software on disk drive systems
DE102007057668A1 (de) * 2007-11-30 2009-07-09 Siemens Enterprise Communications Gmbh & Co. Kg Elektronische Einrichtung mit reduzierbarem Energieverbrauch im Bereitschaftszustand
US8171321B2 (en) * 2007-12-26 2012-05-01 Intel Corporation Method and apparatus for cost and power efficient, scalable operating system independent services
KR101022514B1 (ko) * 2008-09-22 2011-03-18 고려대학교 산학협력단 컴퓨터 원격 부팅 방법 및 시스템
US8121958B2 (en) 2009-06-08 2012-02-21 Ricoh Company, Ltd. Approach for determining alternative printing device arrangements
GB2484034B (en) 2009-07-21 2015-06-03 Hewlett Packard Development Co Latching relay control circuitry
TWI395097B (zh) * 2009-09-07 2013-05-01 Zippy Tech Corp Power supply with integrated power system
JP5683313B2 (ja) * 2011-02-16 2015-03-11 キヤノン株式会社 情報処理装置、起動制御方法、及びプログラム
KR101583557B1 (ko) * 2015-04-14 2016-01-11 (주)삼미디어텍 네트워크 통신을 통해 컴퓨터의 대기전원을 이용해서 전원을 제어하는 컴퓨터 전원 제어 pci 카드 및 그의 전원 제어방법
US10559351B2 (en) * 2017-02-20 2020-02-11 Texas Instruments Incorporated Methods and apparatus for reduced area control register circuit
KR20220097586A (ko) * 2020-12-30 2022-07-08 삼성전자주식회사 메모리 모듈, 메인 보드, 및 서버 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5775335A (en) 1980-10-27 1982-05-11 Hitachi Ltd Data processor
JPH0619705B2 (ja) * 1986-04-23 1994-03-16 シャープ株式会社 電子計算機システム
JP2680335B2 (ja) * 1988-03-31 1997-11-19 株式会社東芝 コンピューターシステム
JPH02201516A (ja) 1989-01-31 1990-08-09 Toshiba Corp パワーセーブ方式
US5594426A (en) * 1993-09-20 1997-01-14 Hitachi, Ltd. Network station and network management system
JPH07115428A (ja) * 1993-10-20 1995-05-02 Hitachi Ltd 遠隔電源制御方式
EP0787392B1 (en) * 1994-10-20 2002-06-05 Advanced Micro Devices, Inc. System and method for remote wake-up
US5692197A (en) * 1995-03-31 1997-11-25 Sun Microsystems, Inc. Method and apparatus for reducing power consumption in a computer network without sacrificing performance
KR100381403B1 (ko) * 1995-06-23 2003-07-18 칼소닉 칸세이 가부시끼가이샤 마이크로컴퓨터의웨이크업장치
US5809313A (en) * 1995-07-06 1998-09-15 Sun Microsystems, Inc. Method and apparatus for powering-on a computer-based system via a network interface
KR0156802B1 (ko) * 1995-11-07 1998-11-16 김광호 네트워크 하이버네이션 시스템 및 그 제어 방법
US5742833A (en) * 1995-11-30 1998-04-21 International Business Machines Corporation Programmable power management system and method for network computer stations
US5802305A (en) 1996-05-17 1998-09-01 Microsoft Corporation System for remotely waking a sleeping computer in power down state by comparing incoming packet to the list of packets storing on network interface card
JPH10187302A (ja) * 1996-12-26 1998-07-14 Toshiba Corp データ記憶システム及び同システムに適用する電力節約方法
US6195754B1 (en) * 1997-01-28 2001-02-27 Tandem Computers Incorporated Method and apparatus for tolerating power outages of variable duration in a multi-processor system
JPH10312370A (ja) * 1997-05-12 1998-11-24 Hitachi Ltd 省電力機能を有するネットワークシステム
US6134668A (en) * 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
JPH11110089A (ja) * 1997-10-06 1999-04-23 Toshiba Corp 計算機システムおよびその計算機システムで使用されるネットワーク制御装置
US5938771A (en) * 1997-10-30 1999-08-17 Advanced Micro Devices, Inc. Apparatus and method in a network interface for enabling power up of a host computer using magic packet and on-now power up management schemes
KR100524055B1 (ko) * 1998-03-05 2006-01-27 삼성전자주식회사 원격지 웨이크 업 기능을 갖는 컴퓨터 시스템 및 컴퓨터 시스템의 원격 웨이크 업 방법
US6138241A (en) * 1998-03-20 2000-10-24 Leviton Manufacturing Co., Inc. Apparatus for and method of inhibiting and overriding an electrical control device

Also Published As

Publication number Publication date
US6415387B1 (en) 2002-07-02
SG91848A1 (en) 2002-10-15
JP2000187535A (ja) 2000-07-04
KR20000047984A (ko) 2000-07-25
GB9929278D0 (en) 2000-02-02
TW457416B (en) 2001-10-01
CN1264082A (zh) 2000-08-23
GB2348524A (en) 2000-10-04

Similar Documents

Publication Publication Date Title
JP3301064B2 (ja) 低電力モード・コンピュータ
US6272628B1 (en) Boot code verification and recovery
US6289449B1 (en) Creating boot code image on a storage medium
US7430662B2 (en) Techniques for initializing a device on an expansion card
KR100396460B1 (ko) 하이버네이션 기능 지원 정보 처리 시스템, 그 제어 방법 및 기록 매체
US7447934B2 (en) System and method for using hot plug configuration for PCI error recovery
JP3869049B2 (ja) コンピュータシステムにおけるスタンバイ中のデバイス構成のロス防止方法およびデバイス構成の捕捉のためのコントローラ回路
US5805882A (en) Computer system and method for replacing obsolete or corrupt boot code contained within reprogrammable memory with new boot code supplied from an external source through a data port
US6158000A (en) Shared memory initialization method for system having multiple processor capability
JP4688821B2 (ja) システム構成の遠隔修正のための方法および装置
US6282596B1 (en) Method and system for hot-plugging a processor into a data processing system
US5987536A (en) Computer system having flash memory bios which can be accessed while protected mode operating system is running
US6453423B1 (en) Computer remote power on
TW445416B (en) Upgrade card for a computer system and method of operating the same
US6405320B1 (en) Computer system performing machine specific tasks before going to a low power state
CN101373433A (zh) 更新bios的方法以及使用该方法的电脑与系统
US20190004818A1 (en) Method of UEFI Shell for Supporting Power Saving Mode and Computer System thereof
US20090132798A1 (en) Electronic device and method for resuming from suspend-to-memory state thereof
JP3618878B2 (ja) コンピュータシステムおよびバス接続方法
JP2631085B2 (ja) コンピュータのためのシステム管理モードアドレス訂正システムおよびコンピュータシステム
US6450832B1 (en) Network connector for reduced EMI effects
US6470457B1 (en) Local permanent storage in network computer
KR0182632B1 (ko) 클라이언트 서버 시스템 및 그 제어 방법
JPH0644094A (ja) 代替システム制御装置のエラーを検出するコンピュータ・システム
CN116755749A (zh) 板载mcu的升级方法、板载mcu、板卡及信息处理系统

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080426

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees