JP7444661B2 - ウェイクアップ回路及び受信システム - Google Patents
ウェイクアップ回路及び受信システム Download PDFInfo
- Publication number
- JP7444661B2 JP7444661B2 JP2020050151A JP2020050151A JP7444661B2 JP 7444661 B2 JP7444661 B2 JP 7444661B2 JP 2020050151 A JP2020050151 A JP 2020050151A JP 2020050151 A JP2020050151 A JP 2020050151A JP 7444661 B2 JP7444661 B2 JP 7444661B2
- Authority
- JP
- Japan
- Prior art keywords
- wake
- period
- circuit
- signal
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 13
- 230000004044 response Effects 0.000 claims description 12
- 230000002618 waking effect Effects 0.000 claims description 9
- 230000003213 activating effect Effects 0.000 claims description 6
- 230000007704 transition Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 description 68
- 230000004048 modification Effects 0.000 description 14
- 238000012986 modification Methods 0.000 description 14
- 239000008186 active pharmaceutical agent Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Microcomputers (AREA)
- Electronic Switches (AREA)
- Circuits Of Receivers In General (AREA)
Description
以下、本発明に係る実施形態1のウェイクアップ回路について説明する。
実施形態1のウェイクアップ回路の説明に先立ち、当該ウェイクアップ回路を含む受信装置、及び、当該受信装置を含む無線受信システムについて、図面を参照して説明する。
実施形態1のウェイクアップ回路の動作について説明する。
スリープ状態に先立つ通常状態の間に、カウント満了値レジスタ10は、マイコン装置MCからのSPI信号S2により、『第1の周期』の長さを表す数値「0×1000」を設定される(図4での通常状態の期間)。カウント満了値レジスタ10は、また、図4に示されるように、当該数値「0x1000」を第1の比較器13に設定する。
時刻t1のとき、カウントイネーブルレジスタ11は、マイコン装置MCからの前記指示に応答して、ウェイクアップカウンタ12によるカウントの動作を開始させるべく、「H」のカウントイネーブルS10をウェイクアップカウンタ12へ出力する。
時刻t2のとき、第2の比較器14は、ウェイクアップカウンタ12がカウントする数値「0x000F」と、比較用レジスタ14Aに記憶されている数値「0×000F」とが一致すると判断することから、「H」の短周期満了起動信号S12を出力する。
時刻t2以後、例えば、時刻t3のとき、第2の比較器14は、時刻t2のときと同様に、ウェイクアップカウンタ12がカウントする数値「0x001F」が、時刻t2のときの数値「0x000F」に、比較用レジスタ14Aに記憶された数値「0x000F」だけ加算された数値「0×001F」と一致することから、「H」の短周期満了起動信号S12を出力する。上記と同じ時刻t3のとき、第1の比較器13は、「L」の満了起動信号S11を出力する。その結果、上記と同じ時刻t3のとき、論理和器15は、「H」の受信起動信号S3を出力する。
時刻t5のとき、第2の比較器14は、ウェイクアップカウンタ12がカウントするカウントの数値「0x1000」と、比較用レジスタ14Aに記憶されている数値「0×000F」とが一致しないと判断することから、「L」の短周期満了起動信号S12を出力する。
実施形態1のウェイクアップ回路2では、上述したように、スリープ状態に先立つ通常状態のとき、マイコン装置MCが、第2の比較器14に、スリープ状態の間に、ウェイクアップカウンタ12がカウントする数値と、『第2の周期』の長さを表す数値「0×000F」とを比較し、その結果を示す短周期満了起動信号S12を出力することを許可する。これにより、実施形態1のウェイクアップ回路2は、スリープ状態の間に、スリープ状態にあるマイコン装置MCを起動させることなく、受信回路1を起動させるための受信起動信号S3を、『第1の周期』より短い『第2の周期』で出力し続けることが可能となる。
実施形態1の変形例のウェイクアップ回路について説明する。
図5は、変形例のウェイクアップ回路の構成を示す。以下、変形例のウェイクアップ回路の構成について、図5を参照して説明する。
図6は、実施形態1の変形例のウェイクアップ回路の動作を示す。以下、変形例のウェイクアップ回路の動作について、図6を参照して説明する。
スリープ状態に先立つ通常状態の間に、カウント満了値レジスタ10は、実施形態1と同様に、マイコン装置MCからのSPI信号S2により、『第1の周期』の長さを表す数値「0×1000」を設定される(図4と同様の通常状態の期間)。カウント満了値レジスタ10は、また、図6に示されるように、当該数値「0x1000」を第1の比較器13に設定する。
時刻t1のとき、カウントイネーブルレジスタ11は、実施形態1と同様に、マイコン装置MCから指示に応答して、ウェイクアップカウンタ12によるカウントの動作を開始させるべく、「H」のカウントイネーブルS10をウェイクアップカウンタ12へ出力する。
時刻t2のとき、第2の比較器14は、ウェイクアップカウンタ12がカウントする数値「0x000F」と、第1の比較用レジスタ14Aに記憶されている数値「0x000F」とが一致すると判断し、かつ、「H」の短周期ウェイクアップイネーブルS13により、第2の比較器14による出力が許可されている期間であることから、「H」の短周期満了起動信号S12を出力する。
時刻t4のとき、第2の比較器14は、実施形態1と異なり、ウェイクアップカウンタ12がカウントする数値「0x0100」と、第2の比較用レジスタ14Bに記憶されている数値「0x0100」とが一致すると判断することから、「H」の短周期ウェイクアップクリアS14を短周期ウェイクアップイネーブルレジスタ16へ出力する。「H」の短周期ウェイクアップクリアS14に応答して、短周期ウェイクアップイネーブルレジスタ16は、「L」の短周期ウェイクアップイネーブルS13を第2の比較器14へ出力する。これにより、時刻t4の以後、第2の比較器14は、たとえ、ウェイクアップカウンタ12がカウントする数値が、第1の比較用レジスタ14Aに記憶されている数値「0x000F」の倍数、即ち、「0x002F」、「0x003F」、「0x004F」、...と一致しても、「H」の短周期満了起動信号S12を出力せず、「L」の短周期満了起動信号S12を出力する。
時刻t5のとき、上記したように、第2の比較器14は、「L」の短周期満了起動信号S12を出力する。
上記したように、変形例のウェイクアップ回路2では、実施形態1のウェイクアップ回路2と異なり、ウェイクアップカウンタ12がカウントする数値と、『第2の周期』の数値「0x000F」と一致する旨を示す「H」の短周期満了起動信号S12を第2の比較器14が出力することが、第2の比較用レジスタ14Bに記憶されている『所定期間』の間に限り、許可される。従って、第2の比較器14が、上記した両数値が一致する毎に「H」の短周期満了起動信号S12を出力することが期間的に許可され続けている実施形態1のウェイクアップ回路2と異なり、スリープ状態での消費電力をより低減することができる。
以下、本発明に係る実施形態2のウェイクアップ回路について説明する。
図7は、実施形態2のウェイクアップ回路の構成を示す。以下、実施形態2のウェイクアップ回路2の構成について、図7を参照して説明する。
実施形態2のウェイクアップ回路の動作について説明する。
スリープ状態に先立つ通常状態の間に、実施形態1と同様に、カウント満了値レジスタ20は、マイコン装置MCからのSPI信号S2により、『第1の周期』の長さを表す数値「0×1000」を設定される(図4と同様の通常状態の期間)。カウント満了値レジスタ20は、また、実施形態1と同様に、当該数値「0x1000」を比較器23に設定する。上記と同じ通常状態の間に、カウントイネーブルレジスタ21は、実施形態1と同様に、マイコン装置MCからのSPI信号S2により、ウェイクアップカウンタ22によるカウントを許可すべき旨の指示を受ける(図4と同様の通常状態の期間)。
時刻t1のとき、カウントイネーブルレジスタ21は、マイコン装置MCから前記指示に応答して、ウェイクアップカウンタ22によるカウントの動作を開始させるべく、「H」のカウントイネーブルS20をウェイクアップカウンタ22へ出力する。また、上記と同じ時刻t1のとき、短周期ウェイクアップイネーブルレジスタ26は、マイコン装置MCからの前記指示に応答して、加算値選択器27に第2の候補「0x0100」を選択させるべく、「H」の短周期ウェイクアップイネーブルS23を加算値選択器27へ出力する。加算値選択器27は、「H」の短周期ウェイクアップイネーブルS23に応答して、第2の候補「0x0100」をウェイクアップカウンタ22へ出力する。
時刻t2のとき、比較器23は、ウェイクアップカウンタ12がカウントする数値「0x01000」と、カウント満了値レジスタ20により設定された、『第1の周期』を表す数値「0x1000」とが一致することから、「H」の受信起動信号S3を出力する。
時刻t3のとき、短周期ウェイクアップイネーブルレジスタ26は、「H」の受信起動信号S3が示す短周期ウェイクアップクリアの旨に応答して、加算値選択器27に、第1の候補「0x0001」を選択させるべく、「L」の短周期ウェイクアップイネーブルS23を出力する。
上記と同じ時刻t3の以後、ウェイクアップカウンタ22は、加算値「0x0001」でカウントをし続ける。ウェイクアップカウンタ22は、より詳しくは、実施形態1と同様に、「0x0001」(図8に図示)、「0x0002」(図8に図示)、「0x0003」(図示無し)、...、「0x00FF」(図示無し)、「0x0100」(図8に図示)、...のように、カウントを続ける。
時刻t4のとき、比較器23は、ウェイクアップカウンタ22がカウントする数値「0x1000」が、カウント満了値レジスタ20により設定された、『第1の周期』を表す数値「0x0100」と一致することから、「H」の受信起動信号S3を出力する。
上記したように、実施形態2のウェイクアップ回路2では、ウェイクアップカウンタ22は、時刻3までの間、実施形態1での加算値「0x0001」に代えて、第2の候補である加算値「0x0100」でカウントを行う。これにより、数値「0x1000」で表される『第1の周期』の長さを、実施形態1でのカウントの速度と比較して極めて高速にカウントする。その結果、実施形態2のウェイクアップカウンタ22は、『第1の周期』に比して極めて短い周期で、「H」の受信起動信号S3を出力する。これにより、通常状態からスリープ状態へ切り替わった時点から時刻t3の時点までの間、『第1の周期』よりも極めて短い周期で、受信回路1を起動させることが可能となる。
図9は、実施形態2の変形例のウェイクアップ回路の構成を示す。以下、変形例のウェイクアップ回路の構成について、図9を参照して説明する。
実施形態1及び実施形態2に係る他の変形例の受信装置及びウェイクアップ回路について説明する。
実施形態1及び実施形態2における、比較用レジスタ14A(図3に図示)、第1の比較用レジスタ14A及び第2の比較用レジスタ14B(図5に図示)、並びに、第1の選択用レジスタ27A及び第2の選択用レジスタ27Bに、固定された数値を予め設定しておくことに代えて、ウェイクアップ回路2の外部から、例えば、マイコン装置MCから、当該数値を可変的に設定することも可能である。
Claims (8)
- マイクロコンピュータ装置と相互に動作の監視及び制御を行い、通常状態では送信装置からのデータを受信し続けスリープ状態では前記マイクロコンピュータ装置を起動させることなく特定周期でのみ前記データを受信する受信装置に搭載される、ウェイクアップ回路であって、
前記受信装置に搭載される受信回路をウェイクアップさせる第1の周期、及び、前記受信回路をウェイクアップさせる、前記第1の周期より短い第2の周期に基づき、前記受信回路をウェイクアップさせる出力信号を出力するウェイクアップ信号生成部を有し、
前記ウェイクアップ信号生成部は、
クロック信号に基づきカウントを行うウェイクアップカウンタと、
前記ウェイクアップカウンタによりカウントされた数値と、前記第1の周期を表す数値との比較を行い、かつ、一致すると判断するとき、前記受信回路をウェイクアップさせる旨を示す第1の信号の出力を行う第1の比較器と、
前記カウントされた数値と、前記第2の周期を表す数値との比較を行い、かつ、一致すると判断するとき、前記受信回路をウェイクアップさせる旨を示す第2の信号の出力を行う第2の比較器と、
前記第1の信号及び前記第2の信号のいずれかが入力されたとき、前記出力信号を前記受信回路に出力することで、前記出力信号を入力した前記スリープ状態の前記受信回路に前記マイクロコンピュータ装置を起動させることなく前記第1の周期又は前記第2の周期で前記データを受信させる出力器と、
を含むウェイクアップ回路。 - 前記第2の比較器は、前記比較を開始した時点から、前記第1の周期よりも短く、かつ、前記第2の周期よりも長い所定期間を経過したときに、前記第2の比較器が前記第2の信号を出力することを停止する請求項1に記載のウェイクアップ回路。
- 前記第2の比較器は、前記第2の信号の出力を、前記第2の比較器による前記第2の信号の出力を許可する旨を示す制御信号に応答して行う請求項1または請求項2に記載のウェイクアップ回路。
- マイクロコンピュータ装置と相互に動作の監視及び制御を行い、通常状態では送信装置からのデータを受信し続けスリープ状態では前記マイクロコンピュータ装置を起動させることなく特定周期でのみ前記データを受信する受信装置に搭載される、ウェイクアップ回路であって、
前記受信装置に搭載される受信回路をウェイクアップさせる第1の周期、及び、前記受信回路をウェイクアップさせる、前記第1の周期より短い第2の周期に基づき、前記受信回路をウェイクアップさせる出力信号を出力するウェイクアップ信号生成部を有し、
前記ウェイクアップ信号生成部は、
第1の加算値、及び、前記第1の加算値より大きい第2の加算値を選択するための加算値選択器と、
クロック信号に基づきカウントを行うウェイクアップカウンタであって、前記加算値選択器の前記第1の加算値が選択されたとき、前記第1の周期を表す数値に至るべく、前記クロック信号に含まれる各クロックパルス毎に前記第1の加算値を足すことにより前記カウントを行い、
前記加算値選択器の前記第2の加算値が選択されたとき、前記第2の周期を表す数値に至るべく、前記クロック信号に含まれる各クロックパルス毎に前記第2の加算値を足すことにより前記カウントを行う前記ウェイクアップカウンタと、
前記ウェイクアップカウンタによりカウントされた数値と、前記第1の周期及び前記第2の周期のうちのいずれかを表す数値との比較を行い、かつ、一致すると判断するとき、前記受信回路をウェイクアップさせる出力信号を出力することで、前記出力信号を入力した前記スリープ状態の前記受信回路に前記マイクロコンピュータ装置を起動させることなく前記第1の周期又は前記第2の周期で前記データを受信させる比較器と、
を含むウェイクアップ回路。 - 前記加算値選択器は、前記第1の加算値及び前記第2の加算値間での選択の切り換えを、前記出力信号に基づくカウントの値に従って行う請求項4に記載のウェイクアップ回路。
- 前記比較器は、前記出力信号の出力を、前記比較器による前記出力信号の出力を許可する旨を示す制御信号に応答して行う請求項4または請求項5に記載のウェイクアップ回路。
- 請求項1から請求項6のいずれか1項に記載のウェイクアップ回路と、
前記受信装置と、
前記マイクロコンピュータ装置と、
を備え、
前記受信装置は、スリープ状態のときに前記出力信号に基づいてウェイクアップする受信システム。 - 前記マイクロコンピュータ装置は、前記出力信号の出力を許可する旨を示す制御信号を出力した後に、前記スリープ状態に移行する請求項7に記載の受信システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019067077 | 2019-03-29 | ||
JP2019067077 | 2019-03-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021106377A JP2021106377A (ja) | 2021-07-26 |
JP7444661B2 true JP7444661B2 (ja) | 2024-03-06 |
Family
ID=76918988
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020050151A Active JP7444661B2 (ja) | 2019-03-29 | 2020-03-19 | ウェイクアップ回路及び受信システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7444661B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207185A (ja) | 2006-02-06 | 2007-08-16 | Denso Corp | 半導体集積回路 |
JP2013109559A (ja) | 2011-11-21 | 2013-06-06 | Toyota Motor Corp | 情報処理装置、データ復帰方法 |
US20160132091A1 (en) | 2014-11-06 | 2016-05-12 | Infineon Technologies Ag | Digital sensor system |
JP2016115991A (ja) | 2014-12-11 | 2016-06-23 | 富士通株式会社 | 通信機、送受信システムおよび通信機の制御方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10190568A (ja) * | 1996-12-27 | 1998-07-21 | Matsushita Electric Ind Co Ltd | 無線受信装置 |
-
2020
- 2020-03-19 JP JP2020050151A patent/JP7444661B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007207185A (ja) | 2006-02-06 | 2007-08-16 | Denso Corp | 半導体集積回路 |
JP2013109559A (ja) | 2011-11-21 | 2013-06-06 | Toyota Motor Corp | 情報処理装置、データ復帰方法 |
US20160132091A1 (en) | 2014-11-06 | 2016-05-12 | Infineon Technologies Ag | Digital sensor system |
JP2016115991A (ja) | 2014-12-11 | 2016-06-23 | 富士通株式会社 | 通信機、送受信システムおよび通信機の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2021106377A (ja) | 2021-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3095038B1 (en) | Camera control interface extension with in-band interrupt | |
JP3905703B2 (ja) | データプロセッサ及びデータ処理システム | |
US9684624B2 (en) | Receive clock calibration for a serial bus | |
CN107209743B (zh) | 串行总线的接收时钟校准 | |
US6442407B1 (en) | Mobile radio telephone set | |
CA2911404A1 (en) | Camera control interface extension bus | |
JP2013062722A (ja) | 通信システム及び、当該通信システムを構成するスレーブノード | |
JP2002043976A (ja) | トランシーバに組込まれた周波数シフト制御及び電力制御を備えたワイヤレス通信 | |
US8291255B1 (en) | CDR control architecture for robust low-latency exit from the power-saving mode of an embedded CDR in a programmable integrated circuit device | |
JP7444661B2 (ja) | ウェイクアップ回路及び受信システム | |
US5365183A (en) | Single chip microcomputer having two kinds of timer functions | |
US8462858B2 (en) | Wireless communications with transceiver-integrated frequency shift control and power control | |
US7003277B2 (en) | Portable communication terminal, communication method of the portable communication terminal, program, and recording medium having the program recorded thereon | |
US7167996B2 (en) | Micro controller unit | |
JP2013062723A (ja) | 通信システム、並びに、当該通信システムを構成するマスタノード及びスレーブノード | |
KR101125540B1 (ko) | 베이스밴드 프로세서를 포함하는 무선 통신 장치,베이스밴드 프로세서, 커맨드 전송 방법 및 저장 유닛 | |
JP4239025B2 (ja) | 通信端末装置及びその起動方法並びに通信システム | |
JP4329479B2 (ja) | 遠隔制御信号受信装置 | |
JPH11194849A (ja) | データ処理方法および装置、情報記憶媒体 | |
JP5385722B2 (ja) | インターフェース回路 | |
JP2010140244A (ja) | 制御システム | |
JPH1049248A (ja) | マイクロコンピュータ | |
JP2003256068A (ja) | クロック制御システム | |
EP2207299B1 (en) | Clocking signal control | |
JP2002290500A (ja) | クロック制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AA64 | Notification of invalidation of claim of internal priority (with term) |
Free format text: JAPANESE INTERMEDIATE CODE: A241764 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210219 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210420 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230905 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20231102 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7444661 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |