JP2582489B2

JP2582489B2 - 電子機器の停電回復装置

Info

Publication number: JP2582489B2
Application number: JP3209272A
Authority: JP
Inventors: 晴夫桜井
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1991-08-21
Filing date: 1991-08-21
Publication date: 1997-02-19
Anticipated expiration: 2012-02-19
Also published as: JPH0546289A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、２つの中央処理装置
（ＣＰＵ）を備えた電子機器の停電回復装置に関する。

【０００２】

【従来の技術】従来２つのＣＰＵ（中央処理装置）を備
えた電子機器の停電回復装置は、例えば図４（ａ）に示
すようになっている。メインＣＰＵ１とサブＣＰＵ２
は、互いにインターフェイス部３を介してデータの交換
を行うようになっている。メインＣＰＵ１には第１のシ
ステムバス４を介して第１のメモリ５が接続され、この
第１のメモリ５は第１のバッテリー６によりバッテリー
バックアップされている。サブＣＰＵ２には第２のシス
テムバス７を介して第２のメモリ８が接続され、この第
２のメモリ８は第２のバッテリー９によりバッテリーバ
ックアップされている。さらに停電を検出する停電検出
回路１０から停電時には停電信号がメインＣＰＵ１及び
サブＣＰＵ２に供給されるようになっている。図４
（ｂ）に、メインＣＰＵ１及びサブＣＰＵ２が行う停電
処理の流れ図を示す。

【０００３】停電検出回路１０から停電信号が供給され
ると、メインＣＰＵ１（又はサブＣＰＵ２）におけるレ
ジスタの状態やプログラムアドレス等の動作状態データ
を第１のメモリ５（又は第２のメモリ８）に書き込む。
そしてこの停電処理を終了するようになっている。図４
（ｃ）に、メインＣＰＵ１及びサブＣＰＵ２が行う停電
復帰処理の流れ図を示す。

【０００４】再び電力が供給されると、第１のメモリ５
（又は第２のメモリ８）から停電時に書き込んだ動作状
態データを読み取る。次に、その読み取った動作状態デ
ータに基づいて、停電時に行っていたルーチンにジャン
プする。そしてこの停電復帰処理を終了するようになっ
ている。

【０００５】このようにこの従来例では、メインＣＰＵ
１及びサブＣＰＵ２に対してバッテリーバックアップさ
れた第１のメモリ５及び第２のメモリ８をそれぞれ第１
のシステムバス４及び第２のシステムバス７を介して接
続していた。

【０００６】停電時には、メインＣＰＵ１及びサブＣＰ
Ｕ２の動作状態データをそれぞれ第１のメモリ５及び第
２のメモリ８に記憶させ、停電復帰時には、メインＣＰ
Ｕ１及びサブＣＰＵ２は、それぞれ第１のメモリ５及び
第２のメモリ８からそれぞれの動作状態データを読み取
って、その読み取った動作状態データに基づいて、停電
時に行っていたルーチンに復帰する。図５及び図６に他
の従来例を示す。図５（ａ）では前述した従来例の図４
（ａ）における第２のバッテリー９がなく、従って第２
のメモリ８がバッテリーバックアップされていないもの
である。図５（ｂ）にメインＣＰＵ１が行う停電処理の
流れ図を示す。停電検出回路１０から停電信号が供給さ
れると、メインＣＰＵ１における動作状態データを第１
のメモリ５に書き込む。

【０００７】次にサブＣＰＵ２からインターフェイス部
３を介して送信されるサブＣＰＵ２における動作状態デ
ータを受信し、その受信したサブＣＰＵ２における動作
状態データを第１のメモリ５に書き込む。そしてこの停
電処理を終了するようになっている。図５（ｃ）にメイ
ンＣＰＵ１が行う停電復帰処理の流れ図を示す。再び電
力が供給されると、第１のメモリ５に記憶されたサブＣ
ＰＵ２における動作状態データを読み取って、サブＣＰ
Ｕ２へ送信する。

【０００８】次にメインＣＰＵ１における動作状態デー
タを読み取る。この読み取った動作状態データに基づい
て、停電時に行っていたルーチンにジャンプする。そし
てこの停電復帰処理を終了するようになっている。図６
（ａ）にサブＣＰＵ２が行う停電処理の流れ図を示す。

【０００９】停電検出回路１０から停電信号が供給され
ると、サブＣＰＵ２における動作状態データをメインＣ
ＰＵ１へ送信する。そしてこの停電処理を終了するよう
になっている。図６（ｂ）にサブＣＰＵ２が行う停電復
帰処理の流れ図を示す。

【００１０】再び電力が供給されると、メインＣＰＵ１
から送信されたサブＣＰＵ２における動作状態データを
受信し、その受信したサブＣＰＵ２における動作状態デ
ータに基づいて、停電時に行っていたルーチンにジャン
プする。そしてこの停電復帰処理を終了するようになっ
ている。

【００１１】このようにこの従来例では、メインＣＰＵ
１及びサブＣＰＵ２に対してそれぞれバッテリーバック
アップされた第１のメモリ５とバッテリーバックアップ
されていない第２のメモリ８を、それぞれ第１のシステ
ムバス４及び第２のシステムバス７を介して接続した。

【００１２】停電時には、メインＣＰＵ１及びサブＣＰ
Ｕ２の動作状態データを共に第１のメモリ５に記憶さ
せ、停電復帰時には、メインＣＰＵ１が、第１のメモリ
５からサブＣＰＵ２における動作状態データを読み取っ
てサブＣＰＵ２に送信した後、メインＣＰＵ１における
動作状態データを読み取り、その読み取った動作状態デ
ータに基づいて、停電時に行っていたルーチンに復帰す
る。一方サブＣＰＵ２においては、メインＣＰＵ１から
送信されたサブＣＰＵ２における動作状態データを受信
し、その受信された動作状態データに基づいて、停電時
に行っていたルーチンに復帰する。

【００１３】

【発明が解決しようとする課題】上記従来例において、
前者のものは、メインＣＰＵ１とサブＣＰＵ２が距離を
おいて配置されている場合には、バッテリーの共有化が
難しく、それぞれにバッテリーが必要になるので、コス
トが高くなるという問題がある。また一般にバッテリー
には充電池が使用されているが、このような充電地では
寿命があって、バッテリーの定期交換等のメンテナンス
が必要になるという問題がある。例えばニッカド電池
は、寿命が約２年であるから、約２年毎にバッテリー交
換しなければならない。

【００１４】また後者の従来例は、バッテリーは１個で
済むが、停電時にサブＣＰＵ２からサブＣＰＵ２につい
ての動作状態データをメインＣＰＵ１に送信してメイン
ＣＰＵ１において受信し、受信したサブＣＰＵ２の動作
状態データを第１のメモリ５に記憶するという長い処理
を行うため、処理時間が長すぎて実質的には停電時に停
電処理が終了できずに停電となってしまい、うまく実施
できないという問題があった。

【００１５】なお、後者のものは一般的に、サブＣＰＵ
２における動作状態データの送受信及び記憶を行わず、
従って停電復帰時にサブＣＰＵ２の停電前の状態への復
帰は行わずに、メインＣＰＵ１のみ停電前の状態への復
帰を行うようになっていた。サブＣＰＵ２は停電復帰時
には初期化状態で待機し、メインＣＰＵ１より最初から
指示を与えてもらうようになっていた。しかしこのよう
にサブＣＰＵ２の復帰を行わないと、例えば、サブＣＰ
Ｕ２によりプリンタが構成されていた場合、印字中に停
電が発生した時、停電復帰後、印字中断箇所からの印字
が不可能なため、印字無駄を生じる等の問題がある。

【００１６】そこでこの発明は、２個の中央処理装置を
使用しているものにおいて、停電復帰時に各中央処理装
置の状態を停電前の状態に復帰でき、安価でしかもメン
テナンスがより簡単な電子機器の停電回復装置を提供す
ることを目的とする。

【００１７】

【課題を解決するための手段】この発明は、バッテリー
バックアップされた第１のメモリと、このメモリに形成
された各種エリアを使用する第１の中央処理手段と、こ
の第１の中央処理手段とデータの交換が行われる第２の
中央処理手段と、この第２の中央処理手段が処理を行う
ときに使用される各種エリアが形成された第２のメモリ
と、この第２のメモリの電源に並列に接続された大容量
コンデンサ又はスーパーキャパシタと、バッテリーバッ
クアップされた時計回路と、停電発生時に第１の中央処
理手段の動作状態データを第１のメモリに記憶させる第
１の状態記憶制御手段と、停電発生時に第２の中央処理
手段の動作状態データを第２のメモリに記憶させる第２
の状態記憶制御手段と、停電発生時に時計回路から得る
時刻データを第１のメモリに記憶させる時刻記憶制御手
段と、停電復帰時に第１のメモリに記憶された第１の中
央処理手段の動作状態データに基づいて第１の中央処理
手段を停電前の状態に復帰させる第１の停電復帰処理手
段と、停電復帰時に第１のメモリに記憶された時刻デー
タと時計回路から得られる時刻データに基づいて停電時
間を算出する停電時間算出手段と、この停電時間算出手
段により算出された停電時間が、第２のメモリが記憶保
持できる電圧を大容量コンデンサ又はスーパーキャパシ
タが放電している有効放電時間以下か否かを判断する有
効判断手段と、この有効判断手段により停電時間が有効
放電時間以下と判断されたときに第２のメモリに記憶さ
れた第２の中央処理手段の動作状態データに基づいて第
２の中央処理手段を停電前の状態に復帰させる第２の停
電復帰処理手段とを設けたものである。

【００１８】

【作用】このような構成の本発明において、停電発生時
に、第１の状態記憶制御手段及び第２の状態記憶制御手
段により、それぞれ第１の中央処理手段及び第２の中央
処理手段の動作状態データが、それぞれ第１のメモリ及
び第２のメモリに記憶される。また時刻記憶制御手段に
より、時計回路から得た時刻データが第１のメモリに記
憶される。

【００１９】第２のメモリは停電中において、大容量コ
ンデンサ又はスーパーキャパシタによる放電電圧が、第
２のメモリの記憶保持するのに必要な電圧以上の間は、
第２の中央処理手段の動作状態データを記憶保持し続け
る。

【００２０】停電復帰時に、第１の停電復帰処理手段に
より、第１のメモリに記憶された第１の中央処理手段の
動作状態データに基づいて、第１の中央処理手段が停電
前の状態に復帰する。また、停電時間算出手段により算
出された停電時間が大容量コンデンサ又はスーパーキャ
パシタの有効放電時間以下と有効判断手段により判断さ
れると、第２の停電処理手段により、第２のメモリに記
憶された第２の中央処理手段の動作状態データに基づい
て、第２の中央処理手段が停電前の状態に復帰する。

【００２１】なお、大容量コンデンサ及びスーパーキャ
パシタとは、通例的に、容量が数千μＦ以上のコンデン
サを大容量コンデンサと呼び、さらに容量が０．１Ｆ以
上のコンデンサをスーパーキャパシタと呼んでいる。そ
して、これらのコンデンサの寿命は一般に１０年以上で
ある。従って、電子機器の製品の寿命が１０年を越える
事はほとんど無いので、これらのコンデンサに関しては
交換の必要がない。

【００２２】

【実施例】以下、この発明の一実施例を図面を参照して
説明する。なおこの実施例はこの発明をＰＯＳ端末装置
に適用したもので、図１において１１は制御部本体を構
成する第１の中央処理手段としてのメインＣＰＵであ
る。このメインＣＰＵ１１は第２の中央処理手段として
のサブＣＰＵ１２とインターフェイス部１３を介してデ
ータの交換を行うようになっている。メインＣＰＵ１１
が行う処理のプログラムデータが記憶されるＲＯＭ（リ
ード・オンリー・メモリ）１４及び前記メインＣＰＵ１
１が処理を行うときに使用する各種エリアが形成されて
いると共にバッテリー１５によりバッテリーバックアッ
プされた第１のメモリ１６は、第１のシステムバス１７
を介して前記メインＣＰＵ１１と接続されている。

【００２３】また、前記バッテリー１５によりバッテリ
ーバックアップされた時計回路１８、ホストコンピュー
タと回線を介して接続された通信Ｉ／Ｆ（インターフェ
イス）１９、キーボード２０及び表示器２１と接続され
たＩ／Ｏ（インプット・アウトプット・インターフェイ
ス）部２２も、前記第１のシステムバス１７を介して前
記メインＣＰＵ１１と接続されている。

【００２４】一方サブＣＰＵ１２は第２のシステムバス
２３を介して、前記サブＣＰＵ１２が行う処理のプログ
ラムデータが記憶された第２のＲＯＭ２４、容量0.47Ｆ
のスーパーキャパシタ２５が電源に並列に接続された第
２のメモリ２６、印字を行う印字部２７と接続されてい
る。なお前記第２のメモリには、放電電流１０μＡ、バ
ックアップ最低電圧２ＶのＳＲＡＭ（スタティック・ラ
ンダム・アクセス・メモリ）を使用している。さらに停
電を検出する停電検出回路２８からの停電信号が、前記
メインＣＰＵ１１及び前記サブＣＰＵ１２に供給される
ようになっている。図２（ａ）にメインＣＰＵ１１が行
う停電処理の流れ図を示す。

【００２５】停電検出回路２８から停電信号が供給され
ると、メインＣＰＵ１１についてのレジスタの状態及び
プログラムアドレス等の動作状態データを第１のメモリ
１６に書き込む。（第１の状態記憶制御手段）次に時計回路１８から時刻データを読み取り、その読み
取った時刻データを第１のメモリ１６に記憶させる。
（時刻記憶制御手段）そしてこの停電処理を終了するようになっている。図２
（ｂ）にメインＣＰＵ１１が行う停電復帰処理の流れ図
を示す。

【００２６】再び電力が供給されると、第１のメモリ１
６に書き込んだ時刻データを読み取り、また時計回路１
８からの時刻データを読み取って、それらの時刻の差を
停電時間として算出する。（停電時間算出手段）算出された停電時間のデータをサブＣＰＵ１２へインタ
ーフェイス部１３を介して送信する。

【００２７】次に第１のメモリ１６に記憶されたメイン
ＣＰＵ１１についての動作状態データを読み取る。その
読み取った動作状態データに基づいて、停電時に行って
いたルーチンにジャンプする。（第１の停電復帰処理手
段）図３（ａ）に前記サブＣＰＵ１２が行う停電処理の流れ
図を示す。停電検出回路２８から停電信号が供給される
と、サブＣＰＵ１２についての動作状態データを第２の
メモリ２６に記憶させる。（第２の状態記憶制御手段）そしてこの停電処理を終了するようになっている。図３
（ｂ）に前記サブＣＰＵ１２が行う停電復帰処理の流れ
図を示す。

【００２８】再び電力が供給されると、まず、メインＣ
ＰＵ１１からインターフェイス部１３を介して送信され
た停電時間のデータを受信する。この受信された停電時
間のデータが、スーパーキャパシタ２５の有効放電時間
以下か否か確認する（有効判断手段）。なお、有効放電
時間ｔは、スーパーキャパシタの容量0.47Ｆ、第２のメ
モリの放電電流１０μＡ、バックアップ最低電圧２Ｖよ
り、ｔ＝0.47×3 ÷0.00001 ＝141000ｓ＝約39ｈと計算される。

【００２９】停電時間が有効放電時間以下と確認される
と、第２のメモリ２６からサブＣＰＵについての動作状
態データを読み取る。この読み取った動作状態データに
基づいて、停電時に行っていたルーチンにジャンプして
（第２の停電復帰処理手段）、この停電復帰処理を終了
するようになっている。また、停電時間が有効放電時間
より長いと確認されると、初期化を行ってホストコンピ
ュータから送信されるコマンド待機状態となって、この
停電復帰処理を終了するようになっている。

【００３０】このような構成の本実施例においては、停
電が発生すると、停電検出回路２８が停電を検出して、
メインＣＰＵ１１及びサブＣＰＵ１２に停電信号を供給
する。メインＣＰＵ１１及びサブＣＰＵ１２は停電信号
により、その時のそれぞれの動作状態データをそれぞれ
第１のメモリ１６及び第２のメモリ２６に記憶する。さ
らにメインＣＰＵ１１は、時計回路からその時の時刻デ
ータを読み取って、第１のメモリ１６に記憶する。

【００３１】再び電力が供給されると、メインＣＰＵ１
１は、第１のメモリ１６に記憶した時刻データを読み取
ると共に、時計回路１８から時刻データを読み取って、
それらの時刻データの差を停電時間として算出する。そ
して、この算出された停電時間のデータはサブＣＰＵ１
２に送信される。すると、メインＣＰＵ１１は第１のメ
モリ１６からメインＣＰＵ１１についての動作状態デー
タを読み取り、この読み取った動作状態データに基づい
て、メインＣＰＵ１１は停電前の状態に復帰する。

【００３２】一方サブＣＰＵ１２は、メインＣＰＵ１１
から送信された停電時間のデータを受信し、その受信し
た停電時間のデータがスーパーキャパシタ２５による有
効放電時間以下か否かを確認する。ここで図３（ｃ）に
第２のメモリ２６及びスーパーキャパシタ２５に印加さ
れている電圧のタイミングの図を示す。ここでは停電時
間Ｔbkがほぼ有効放電時間と同時間となっている。

【００３３】停電時間が有効放電時間以下と確認された
ならば、例えば図３（ｃ）においてＴ1 及びＴbkの場合
のように２Ｖ以上の電圧がまだ印加されているので、第
２のメモリ２６に記憶されたサブＣＰＵについての動作
状態データを読み取り、この読み取った動作状態データ
に基づいて、サブＣＰＵ１２は停電前の状態に復帰す
る。また停電時間が有効放電時間より長いと確認される
と、例えば図３（ｃ）のＴ2 の場合のように印加されて
いる電圧がすでに２Ｖを下回っているので、第２のメモ
リ２６に記憶されている内容が消えていると判断して、
まず初期化を行い、次にホストコンピュータからのコマ
ンド入力待ちとなる。

【００３４】このように本実施例によれば、スーパーキ
ャパシタ２５の充電された電荷の放電により、停電時に
バッテリーバックアップされていない第２のメモリ２６
を所定時間（有効放電時間）バックアップできる。従っ
て、停電時のサブＣＰＵ１２についての動作状態データ
をスーパーキャパシタ２５のバックアップにより第２の
メモリ２６に記憶保持させ、停電復帰時にその記憶され
た動作状態データに基づいてサブＣＰＵ１２を停電前の
動作状態に復帰させることができる。しかも、スーパー
キャパシタ２５はメンテナンスを行う必要もなく安価で
ある。もちろんメインＣＰＵ１１は、バッテリーバック
アップされた第１のメモリ１６に停電時のメインＣＰＵ
１１についての動作状態を記憶させるので、メインＣＰ
Ｕ１１を停電前の動作状態に復帰させることができる。

【００３５】また、時計回路を設けて停電復帰時に停電
時間を算出し、この停電時間がスーパーキャパシタ２５
の放電による第２のメモリ２６のバックアップ時間（有
効放電時間）以下か否か確認しているので、その第２の
メモリ２６に記憶されたサブＣＰＵ１２についての動作
状態データがその停電復帰時まで記憶保持されているか
否かを確認できる。従って、その確認結果に応じてサブ
ＣＰＵ１２の復帰処理を変更することができる。

【００３６】なお、本実施例においては、第２のメモリ
２６をバックアップするのにスーパーキャパシタ２５を
使用したが、このスーパーキャパシタの代わりに容量が
数千μＦの大容量コンデンサを使用しても良いものであ
る。

【００３７】

【発明の効果】以上詳述したようにこの発明によれば、
２個の中央処理装置を使用しているものにおいて、停電
復帰時に各中央処理装置の状態を停電前の状態に復帰で
き、安価でしかもメンテナンスがより簡単な電子機器の
停電回復装置を提供できる。

【図面の簡単な説明】

【図１】この発明の一実施例の回路構成を示すブロック
図。

【図２】同実施例のメインＣＰＵが行う処理の流れを示
す図。

【図３】同実施例のサブＣＰＵが行う処理の流れを示す
図及びスーパーキャパシタの放電電圧と停電及び停電復
帰のタイミングを示す図。

【図４】従来例の回路構成を示すブロック図及びメイン
ＣＰＵ及びサブＣＰＵが行う処理の流れを示す図。

【図５】他の従来例の回路構成を示すブロック図及びメ
インＣＰＵが行う処理の流れを示す図。

【図６】他の実施例のサブＣＰＵが行う処理の流れを示
す図。

【符号の説明】

１１…メインＣＰＵ、１２…サブＣＰＵ、１５…バッテ
リー、１６…第１のメモリ、１８…時計回路、２５…ス
ーパーキャパシタ、２６…第２のメモリ、２８…停電検
出回路。

Claims

(57)【特許請求の範囲】

【請求項１】バッテリーバックアップされた第１のメ
モリと、この第１のメモリに形成された各種エリアを使
用する第１の中央処理手段と、この第１の中央処理手段
とデータの交換が行われる第２の中央処理手段と、この
第２の中央処理手段が処理を行うときに使用される各種
エリアが形成された第２のメモリと、この第２のメモリ
の電源に並列に接続された大容量コンデンサと、バッテ
リーバックアップされた時計回路と、停電発生時に前記
第１の中央処理手段の動作状態データを前記第１のメモ
リに記憶させる第１の状態記憶制御手段と、停電発生時
に前記第２の中央処理手段の動作状態データを前記第２
のメモリに記憶させる第２の状態記憶制御手段と、停電
発生時に前記時計回路から得る時刻データを前記第１の
メモリに記憶させる時刻記憶制御手段と、停電復帰時に
前記第１のメモリに記憶された前記第１の中央処理手段
の動作状態データに基づいて第１の中央処理手段を停電
前の状態に復帰させる第１の停電復帰処理手段と、停電
復帰時に前記第１のメモリに記憶された時刻データと前
記時計回路から得られる時刻データに基づいて停電時間
を算出する停電時間算出手段と、この停電時間算出手段
により算出された停電時間が、前記第２のメモリが記憶
保持できる電圧を前記大容量コンデンサが放電している
有効放電時間以下か否かを判断する有効判断手段と、こ
の有効判断手段により前記停電時間が前記有効放電時間
以下と判断されたときに前記第２のメモリに記憶された
第２の中央処理手段の動作状態データに基づいて第２の
中央処理手段を停電前の状態に復帰させる第２の停電復
帰処理手段とを設けたことを特徴とする電子機器の停電
回復装置。