JP4237234B2 - 遊技機 - Google Patents

Description

本発明は、本発明は、遊技者の操作に応じて遊技が行われるパチンコ遊技機、コイン遊技機、スロット機等の遊技機に関し、特に、遊技盤における遊技領域において遊技者の操作に応じて遊技が行われる遊技機に関する。

遊技機の一例として、遊技球などの遊技媒体を発射装置によって遊技領域に発射し、遊技領域に設けられている入賞口などの入賞領域に遊技媒体が入賞すると、所定個の賞球が遊技者に払い出されるものがある。さらに、表示状態が変化可能な可変表示部が設けられ、可変表示部の表示結果があらかじめ定められた特定の表示態様となった場合に所定の遊技価値を遊技者に与えるように構成されたものがある。

遊技価値とは、遊技機の遊技領域に設けられた可変入賞球装置の状態が打球が入賞しやすい遊技者にとって有利な状態になることや、遊技者にとって有利な状態となるための権利を発生させたりすることや、景品遊技媒体払出の条件が成立しやすくなる状態になることである。

特別図柄を表示する可変表示部を備えた第１種パチンコ遊技機では、特別図柄を表示する可変表示部の表示結果があらかじめ定められた特定の表示態様の組合せとなることを、通常、「大当り」という。大当りが発生すると、例えば、大入賞口が所定回数開放して打球が入賞しやすい大当り遊技状態に移行する。そして、各開放期間において、所定個（例えば１０個）の大入賞口への入賞があると大入賞口は閉成する。そして、大入賞口の開放回数は、所定回数（例えば１６ラウンド）に固定されている。なお、各開放について開放時間（例えば２９．５秒）が決められ、入賞数が所定個に達しなくても開放時間が経過すると大入賞口は閉成する。また、大入賞口が閉成した時点で所定の条件（例えば、大入賞口内に設けられているＶゾーンへの入賞）が成立していない場合には、大当り遊技状態は終了する。

また、「大当り」の組合せ以外の表示態様の組合せのうち、複数の可変表示部の表示結果のうちの一部が未だに導出表示されていない段階において、既に確定的な、または一時的な表示結果が導出表示されている可変表示部の表示態様が特定の表示態様の組合せとなる表示条件を満たしている状態を「リーチ」という。そして、可変表示部に可変表示される識別情報の表示結果が「大当り」となる条件を満たさない場合には「はずれ」となり、可変表示状態は終了する。遊技者は、大当りをいかにして発生させるかを楽しみつつ遊技を行う。

そして、遊技球が遊技盤に設けられている入賞口に遊技球が入賞すると、あらかじめ決められている個数の賞球払出が行われる。遊技の進行は主基板に搭載された遊技制御手段によって制御されるので、入賞にもとづく賞球個数は、遊技制御手段によって決定され、払出制御基板に送信される。なお、以下、遊技制御手段およびその他の制御手段は、遊技機に設けられている各種電気部品を制御するので、それらを電気部品制御手段と呼ぶことがある。

以上のように、遊技機には、遊技制御手段を初めとする種々の電気部品制御手段が搭載されている。一般に、各電気部品制御手段はマイクロコンピュータを含んだ構成とされる。そのような電気部品制御手段は、一般に、電源電圧が立ち上がると初期化処理を行い初期状態から制御を開始する。すると、停電等の不測の電源断が生じ、その後、電源復旧すると初期状態に戻ってしまうので、遊技者が得た遊技価値等が消滅してしまう等の問題が生ずることがある。そのような問題が生じないようにするには、電源電圧値の低下に伴なって発生される所定の信号に応じて遊技制御を中断し、そのときの制御状態を、遊技機に対する電力供給停止中でも電源バックアップされている記憶手段（バックアップ記憶手段）に保存し、電力供給が完全に停止するのを待つように制御すればよい。そのような遊技機は、記憶手段に遊技状態が保存されている状態で電力供給が再開されたら、保存されている制御状態にもとづいて遊技を再開するので、遊技者に不利益が与えられることが防止される。

しかし、バックアップ記憶手段に制御状態を保存する処理を行う直前に電気部品が動作中であった場合には、保存した制御状態に対して、実際の制御状態が変化してしまう可能性もある。例えば、遊技球の払い出しを行う球払出装置から払い出された遊技球を、球払出装置の下部に設けられているスイッチ手段によって検知して遊技球の払出確認を行うような場合には、そのような問題が生ずる可能性がある。つまり、球払出装置の動作を停止する直前に球払出装置が１個の遊技球の払出を実行し、直後に停電等が生じ、スイッチ手段が払出を検知する前に制御状態を保存したような場合には、保存された払出確認個数（または未払出個数）と、実際に払い出された個数との間に不一致が生じてしまう。そのような場合、電力供給再開時に、保存されている制御状態にもとづいて球払出処理を再開すると、余分に遊技球を払い出してしまうことになる。

また、遊技盤に設けられている入賞口とその入賞口への入賞を検知するスイッチの設置位置との間には距離があるので、入賞口に遊技球が入賞し遊技球がスイッチで検出される前に制御状態を保存する処理が行われたような場合には、入賞したことが検知されずキャンセルされてしまう。さらに、停電の発生に応じて大入賞口を閉成するように制御した場合でも、停電発生に応じて制御状態を保存する処理が行われると、大入賞口の閉成直前に入賞した遊技球が検知されないおそれもある。

そこで、本発明は、不測の電源断時等に、電気部品の動作状態を適正に監視して、適切な制御状態を保存できる遊技機を提供することを目的とする。

本発明による遊技機は、遊技媒体を用いて遊技者が所定の遊技を行うことが可能な遊技機であって、制御を行う際に発生する変動データを記憶する遊技制御用変動データ記憶手段を有し、遊技の進行を制御する遊技制御用マイクロコンピュータと、遊技機への電力供給が停止していても遊技制御用変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、遊技機で使用される所定の電源の状態を監視して電源断の発生を検出したときに検出信号を出力する電源監視手段と、遊技制御用マイクロコンピュータが信号を出力するための遊技制御用出力ポートと、を含み、遊技制御用マイクロコンピュータは、遊技媒体が入賞しやすい開状態と入賞しにくい閉状態とのいずれかに変化可能な可変入賞装置を制御し、遊技制御用マイクロコンピュータは、検出信号の入力に応じて、制御状態を遊技制御用変動データ記憶手段に保存させるための処理を含む遊技制御用電力供給停止時処理を実行し、遊技制御用電力供給停止時処理において、遊技制御用出力ポートに出力された信号をクリアする出力ポートクリア処理と、バックアップフラグを遊技制御用変動データ記憶手段に設定するバックアップフラグ設定処理と、遊技制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理とを実行し、バックアップフラグ設定処理および作成処理を実行する前に、出力ポートクリア処理を実行し、遊技制御用マイクロコンピュータは、出力ポートクリア処理によって、可変入賞装置が開状態であるときには閉状態とさせることを特徴とする。

また、本発明による遊技機は、遊技媒体を用いて遊技者が所定の遊技を行うことが可能な遊技機であって、制御を行う際に発生する変動データを記憶する払出制御用変動データ記憶手段を有し、遊技媒体の払出の制御を行う払出制御用マイクロコンピュータと、遊技機への電力供給が停止していても払出制御用変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、遊技機で使用される所定の電源の状態を監視して電源断の発生を検出したときに検出信号を出力する電源監視手段と、を含み、払出制御用マイクロコンピュータは、遊技媒体を払い出す払出手段を制御し、払出制御用マイクロコンピュータは、検出信号の入力に応じて、制御状態を払出制御用変動データ記憶手段に保存させるための処理を含む払出制御用電力供給停止時処理を実行し、払出制御用電力供給停止時処理において、払出手段による遊技媒体の払い出しを停止させる払出停止処理と、バックアップフラグを払出制御用変動データ記憶手段に設定するバックアップフラグ設定処理と、払出制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理とを実行し、バックアップフラグ設定処理および作成処理を実行する前に、払出停止処理を実行することを特徴とする。

以上のように、本発明によれば、記憶内容保持手段によって変動データ記憶手段に保存される制御状態と実際の制御状態とが一致することが保証されるので、適切な制御状態を保存できるという効果がある。

以下、本発明の一実施形態を図面を参照して説明する。
まず、遊技機の一例であるパチンコ遊技機の全体の構成について説明する。図１はパチンコ遊技機１を正面からみた正面図である。なお、ここでは、遊技機の一例としてパチンコ遊技機を示すが、本発明はパチンコ遊技機に限られず、例えばコイン遊技機やスロット機等であってもよい。

図１に示すように、パチンコ遊技機１は、額縁状に形成されたガラス扉枠２を有する。ガラス扉枠２の下部表面には打球供給皿３がある。打球供給皿３の下部には、打球供給皿３からあふれた遊技球を貯留する余剰玉受皿４と打球を発射する打球操作ハンドル（操作ノブ）５が設けられている。ガラス扉枠２の後方には、遊技盤６が着脱可能に取り付けられている。また、遊技盤６の前面には遊技領域７が設けられている。

遊技領域７の中央付近には、複数種類の図柄を可変表示するための可変表示部（特別図柄表示装置）９と７セグメントＬＥＤによる普通図柄表示器（普通図柄表示装置）１０とを含む可変表示装置８が設けられている。可変表示部９には、例えば「左」、「中」、「右」の３つの図柄表示エリアがある。可変表示装置８の側部には、打球を導く通過ゲート１１が設けられている。通過ゲート１１を通過した打球は、玉出口１３を経て始動入賞口１４の方に導かれる。通過ゲート１１と玉出口１３との間の通路には、通過ゲート１１を通過した打球を検出するゲートスイッチ１２がある。また、始動入賞口１４に入った入賞球は、遊技盤６の背面に導かれ、始動口スイッチ１７によって検出される。また、始動入賞口１４の下部には開閉動作を行う可変入賞球装置１５が設けられている。可変入賞球装置１５は、ソレノイド１６によって開状態とされる。

可変入賞球装置１５の下部には、特定遊技状態（大当り状態）においてソレノイド２１によって開状態とされる開閉板２０が設けられている。この実施の形態では、開閉板２０が大入賞口を開閉する手段となる。開閉板２０から遊技盤６の背面に導かれた入賞球のうち一方（Ｖゾーン）に入った入賞球はＶカウントスイッチ（Ｖ入賞スイッチ）２２で検出される。また、開閉板２０からの入賞球はカウントスイッチ２３で検出される。可変表示装置８の下部には、始動入賞口１４に入った入賞球数を表示する４個の表示部を有する始動入賞記憶表示器１８が設けられている。この例では、４個を上限として、始動入賞がある毎に、始動入賞記憶表示器１８は点灯している表示部を１つずつ増やす。そして、可変表示部９の可変表示が開始される毎に、点灯している表示部を１つ減らす。

遊技盤６には、複数の入賞口１９，２４が設けられ、遊技球のそれぞれの入賞口１９，２４への入賞は、対応して設けられている入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂによって検出される。遊技領域７の左右周辺には、遊技中に点滅表示される装飾ランプ２５が設けられ、下部には、入賞しなかった打球を吸収するアウト口２６がある。また、遊技領域７の外側の左右上部には、効果音を発する２つのスピーカ２７が設けられている。遊技領域７の外周には、遊技効果ＬＥＤ２８ａおよび遊技効果ランプ２８ｂ，２８ｃが設けられている。

そして、この例では、一方のスピーカ２７の近傍に、賞球残数があるときに点灯する賞球ランプ５１が設けられ、他方のスピーカ２７の近傍に、補給球が切れたときに点灯する球切れランプ５２が設けられている。さらに、図１には、パチンコ遊技機１に隣接して設置され、プリペイドカードが挿入されることによって球貸しを可能にするカードユニット５０も示されている。

カードユニット５０には、使用可能状態であるか否かを示す使用可表示ランプ１５１、カード内に記録された残額情報に端数（１００円未満の数）が存在する場合にその端数を打球供給皿３の近傍に設けられる度数表示ＬＥＤに表示させるための端数表示スイッチ１５２、カードユニット５０がいずれの側のパチンコ遊技機１に対応しているのかを示す連結台方向表示器１５３、カードユニット５０内にカードが投入されていることを示すカード投入表示ランプ１５４、記録媒体としてのカードが挿入されるカード挿入口１５５、およびカード挿入口１５５の裏面に設けられているカードリーダライタの機構を点検する場合にカードユニット５０を解放するためのカードユニット錠１５６が設けられている。

打球発射装置から発射された打球は、打球レールを通って遊技領域７に入り、その後、遊技領域７を下りてくる。打球が通過ゲート１１を通ってゲートスイッチ１２で検出されると、普通図柄表示器１０の表示数字が連続的に変化する状態になる。また、打球が始動入賞口１４に入り始動口スイッチ１７で検出されると、図柄の変動を開始できる状態であれば、可変表示部９内の図柄が回転を始める。図柄の変動を開始できる状態でなければ、始動入賞記憶を１増やす。

可変表示部９内の画像の回転は、一定時間が経過したときに停止する。停止時の画像の組み合わせが大当り図柄の組み合わせであると、大当り遊技状態に移行する。すなわち、開閉板２０が、一定時間経過するまで、または、所定個数（例えば１０個）の打球が入賞するまで開放する。そして、開閉板２０の開放中に打球が特定入賞領域に入賞しＶ入賞スイッチ２２で検出されると、継続権が発生し開閉板２０の開放が再度行われる。継続権の発生は、所定回数（例えば１５ラウンド）許容される。

停止時の可変表示部９内の画像の組み合わせが確率変動を伴う大当り図柄の組み合わせである場合には、次に大当りとなる確率が高くなる。すなわち、高確率状態という遊技者にとってさらに有利な状態となる。また、普通図柄表示器１０における停止図柄が所定の図柄（当り図柄＝小当り図柄）である場合に、可変入賞球装置１５が所定時間だけ開状態になる。さらに、高確率状態では、普通図柄表示器１０における停止図柄が当り図柄になる確率が高められるとともに、可変入賞球装置１５の開放時間と開放回数が高められる。

次に、パチンコ遊技機１の裏面に配置されている各基板について説明する。
図２に示すように、パチンコ遊技機１の裏面では、枠体２Ａ内の機構板の上部に玉貯留タンク３８が設けられ、パチンコ遊技機１が遊技機設置島に設置された状態でその上方から遊技球が球貯留タンク３８に供給される。球貯留タンク３８内の遊技球は、誘導樋３９を通って賞球ケース４０Ａで覆われる球払出装置に至る。

遊技機裏面側では、可変表示部９を制御する可変表示制御ユニット２９、遊技制御用マイクロコンピュータ等が搭載された遊技制御基板（主基板）３１が設置されている。また、球払出制御を行う払出制御用マイクロコンピュータ等が搭載された払出制御基板３７、およびモータの回転力を利用して打球を遊技領域７に発射する打球発射装置が設置されている。さらに、装飾ランプ２５、遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に信号を送るためのランプ制御基板３５、スピーカ２７からの音声発生を制御するための音声制御基板７０および打球発射装置を制御するための発射制御基板９１も設けられている。

さらに、ＤＣ３０Ｖ、ＤＣ２１Ｖ、ＤＣ１２ＶおよびＤＣ５Ｖを作成する電源回路が搭載された電源基板９１０が設けられ、上方には、各種情報を遊技機外部に出力するための各端子を備えたターミナル基板１６０が設置されている。ターミナル基板１６０には、少なくとも、球切れ検出スイッチの出力を導入して外部出力するための球切れ用端子、賞球個数信号を外部出力するための賞球用端子および球貸し個数信号を外部出力するための球貸し用端子が設けられている。また、中央付近には、主基板３１からの各種情報を遊技機外部に出力するための各端子を備えた情報端子盤３４が設置されている。なお、図２には、ランプ制御基板３５および音声制御基板７０からの信号を、枠側に設けられている遊技効果ＬＥＤ２８ａ、遊技効果ランプ２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２に供給するための電飾中継基板Ａ７７が示されているが、信号中継の必要に応じて他の中継基板も設けられる。

図３はパチンコ遊技機１の機構板を背面からみた背面図である。球貯留タンク３８に貯留された玉は誘導樋３９を通り、図３に示されるように、球切れ検出器（球切れスイッチ）１８７ａ，１８７ｂを通過して球供給樋１８６ａ，１８６ｂを経て球払出装置９７に至る。球切れスイッチ１８７ａ，１８７ｂは遊技球通路内の遊技球の有無を検出するスイッチであるが、球タンク３８内の補給球の不足を検出する球切れ検出スイッチ１６７も設けられている。以下、球切れスイッチ１８７ａ，１８７ｂを、球切れスイッチ１８７と表現することがある。

球払出装置９７から払い出された遊技球は、連絡口４５を通ってパチンコ遊技機１の前面に設けられている打球供給皿３に供給される。連絡口４５の側方には、パチンコ遊技機１の前面に設けられている余剰玉受皿４に連通する余剰玉通路４６が形成されている。

入賞にもとづく景品球が多数払い出されて打球供給皿３が満杯になり、ついには遊技球が連絡口４５に到達した後さらに遊技球が払い出されると遊技球は、余剰玉通路４６を経て余剰玉受皿４に導かれる。さらに遊技球が払い出されると、感知レバー４７が満タンスイッチ４８を押圧して満タンスイッチ４８がオンする。その状態では、球払出装置９７内のステッピングモータの回転が停止して球払出装置９７の動作が停止するとともに打球発射装置の駆動も停止する。

次に、機構板３６に設置されている中間ベースユニットの構成について説明する。中間ベースユニットには、球供給樋１８６ａ，１８６ｂや球払出装置９７が設置される。図４に示すように、中間ベースユニットの上下には連結凹突部１８２が形成されている。連結凹突部１８２は、中間ベースユニットと機構板３６の上部ベースユニットおよび下部ベースユニットを連結固定するものである。

中間ベースユニットの上部には通路体１８４が固定されている。そして、通路体１８４の下部に球払出装置９７が固定されている。通路体１８４は、カーブ樋１７４（図３参照）によって流下方向を左右方向に変換された２列の遊技球を流下させる払出球通路１８６ａ，１８６ｂを有する。払出球通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂ内の遊技球の有無を検出するものであって、球切れスイッチ１８７ａ，１８７ｂが遊技球を検出しなくなると球払出装置９７における払出モータ（図４において図示せず）の回転を停止して球払出が不動化される。

なお、球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８によって係止されている。すなわち、球切れスイッチ１８７ａ，１８７ｂは、賞球の一単位の最大払出量（この実施の形態では１５個）および球貸しの一単位の最大払出量（この実施の形態では１００円：２５個）以上が確保されていることが確認できるような位置に設置されている。

通路体１８４の中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。そして、払出球通路１８６ａ，１８６ｂの間に止め穴１８９が形成されている。止め穴１８９の裏面は中間ベースユニットに設けられている取付ボスがはめ込まれる。その状態で止めねじがねじ止めされて、通路体１８４は中間ベースユニットに固定される。なお、ねじ止めされる前に、中間ベースユニットに設けられている係止突片１８５によって通路体１８４の位置合わせを行えるようになっている。

通路体１８４の下方には、球払出装置９７に遊技球を供給するとともに故障時等には球払出装置９７への遊技球の供給を停止する球止め装置１９０が設けられている。球止め装置１９０の下方に設置される球払出装置９７は、直方体状のケース１９８の内部に収納されている。ケース１９８の左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８の下端がはめ込まれる。

図５は球払出装置９７の分解斜視図である。球払出装置９７の構成および作用について図５を参照して説明する。この実施形態における球払出装置９７は、ステッピングモータ（払出モータ）２８９がスクリュー２８８を回転させることによりパチンコ玉を１個ずつ払い出す。なお、球払出装置９７は、入賞にもとづく景品球だけでなく、貸し出すべき遊技球も払い出す。

図５に示すように、球払出装置９７は、２つのケース１９８ａ，１９８ｂを有する。それぞれのケース１９８ａ，１９８ｂの左右２箇所に、球払出装置９７の設置位置上部に設けられた位置決め突片に当接される係合突部２８０が設けられている。また、それぞれのケース１９８ａ，１９８ｂには、球供給路２８１ａ，２８１ｂが形成されている。球供給路２８１ａ，２８１ｂは湾曲面２８２ａ，２８２ｂを有し、湾曲面２８２ａ，２８２ｂの終端の下方には、球送り水平路２８４ａ，２８４ｂが形成されている。さらに、球送り水平路２８４ａ，２８４ｂの終端に球排出路２８３ａ，２８３ｂが形成されている。

球供給路２８１ａ，２８１ｂ、球送り水平路２８４ａ，２８４ｂ、球排出路２８３ａ，２８３ｂは、ケース１９８ａ，１９８ｂをそれぞれ前後に区画する区画壁２９５ａ，２９５ｂの前方に形成されている。また、区画壁２９５ａ，２９５ｂの前方において、玉圧緩衝部材２８５がケース１９８ａ，１９８ｂ間に挟み込まれる。玉圧緩衝部材２８５は、球払出装置９７に供給される玉を左右側方に振り分けて球供給路２８１ａ，２８１ｂに誘導する。

また、玉圧緩衝部材２８５の下部には、発光素子（ＬＥＤ）２８６と受光素子（図示せず）とによる払出モータ位置センサが設けられている。発光素子２８６と受光素子とは、所定の間隔をあけて設けられている。そして、この間隔内に、スクリュー２８８の先端が挿入されるようになっている。なお、玉圧緩衝部材２８５は、ケース１９８ａ，１９８ｂが張り合わされたときに、完全にその内部に収納固定される。

球送り水平路２８４ａ，２８４ｂには、払出モータ２８９によって回転させられるスクリュー２８８が配置されている。払出モータ２８９はモータ固定板２９０に固定され、モータ固定板２９０は、区画壁２９５ａ，２９５ｂの後方に形成される固定溝２９１ａ，２９１ｂにはめ込まれる。その状態で払出モータ２８９のモータ軸が区画壁２９５ａ，２９５ｂの前方に突出するので、その突出の前方にスクリュー２８８が固定される。スクリュー２８８の外周には、払出モータ２８９の回転によって球送り水平路２８４ａ，２８４ｂに載置された遊技球を前方に移動させるための螺旋突起２８８ａが設けられている。

そして、スクリュー２８８の先端には、発光素子２８６を収納するように凹部が形成され、その凹部の外周には、２つの切欠部２９２が互いに１８０度離れて形成されている。従って、スクリュー２８８が１回転する間に、発光素子２８６からの光は、切欠部２９２を介して受光素子で２回検出される。

つまり、発光素子２８６と受光素子とによる払出モータ位置センサは、スクリュー２８８を定位置で停止するためのものであり、かつ、払出動作が行われた旨を検出するものである。なお、発光素子２８６、受光素子および払出モータ２８９からの配線は、まとめられてケース１９８ａ，１９８ｂの後部下方に形成された引出穴から外部に引き出されコネクタに結線される。

遊技球が球送り水平路２８４ａ，２８４ｂに載置された状態において、払出モータ２８９が回転すると、スクリュー２８８の螺旋突起２８８ａによって、遊技球は、球送り水平路２８４ａ，２８４ｂ上を前方に向かって移動する。そして、遂には、球送り水平路２８４ａ，２８４ｂの終端から球排出路２８３ａ，２８３ｂに落下する。このとき、左右の球送り水平路２８４ａ，２８４ｂからの落下は交互に行われる。すなわち、スクリュー２８８が半回転する毎に一方から１個の遊技球が落下する。従って、１個の遊技球が落下する毎に、発光素子２８６からの光が受光素子によって検出される。

図４に示すように、球払出装置９７の下方には、球振分部材（切替部材）３１１が設けられている。球振分部材３１１は、振分ソレノイド３１０によって駆動される。例えば、ソレノイド３１０のオン時には、球振分部材３１１は右側に倒れ、オフ時には左側に倒れる。振分ソレノイド３１０の下方には、近接スイッチによる賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが設けられている。入賞にもとづく賞球時には、球振分部材３１１は右側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに賞球カウントスイッチ３０１Ａを通過する。また、球貸し時には、球振分部材３１１は左側に倒れ、球排出路２８３ａ，２８３ｂからの玉はともに球貸しカウントスイッチ３０１Ｂを通過する。従って、球払出装置９７は、賞球時と球貸し時とで払出流下路を切り替えて、所定数の遊技媒体の払出を行うことができる。

このように、球振分部材３１１を設けることによって、２条の玉流路を落下してきた玉は、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂとのうちのいずれか一方しか通過しない。従って、賞球であるのか球貸しであるのかの判断をすることなく、賞球カウントスイッチ３０１Ａと球貸しカウントスイッチ３０１Ｂの検出出力から、直ちに賞球数または球貸し数を把握することができる。

なお、この実施の形態では、電気的駆動源の駆動によって遊技球を払い出す球払出装置として、ステッピングモータの回転によって遊技球が払い出される球払出装置９７を用いることにするが、その他の駆動源によって遊技球を送り出す構造の球払出装置を用いてもよいし、ソレノイド等の電気的駆動源の駆動によってストッパを外し遊技球の自重によって払い出しがなされる構造の球払出装置を用いてもよい。また、この実施の形態では、球払出装置９７は賞球にもとづく景品球と貸出要求にもとづく貸し球の双方を払い出すが、それぞれについて払出装置が設けられていてもよい。

図６は、主基板３１における回路構成の一例を示すブロック図である。なお、図６には、払出制御基板３７、ランプ制御基板３５、音声制御基板７０、発射制御基板９１および図柄制御基板８０も示されている。主基板３１には、プログラムに従ってパチンコ遊技機１を制御する基本回路５３と、ゲートスイッチ１２、始動口スイッチ１７、Ｖ入賞スイッチ２２、カウントスイッチ２３、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、満タンスイッチ４８、球切れスイッチ１８７および賞球カウントスイッチ３０１Ａからの信号を基本回路５３に与えるスイッチ回路５８と、可変入賞球装置１５を開閉するソレノイド１６、開閉板２０を開閉するソレノイド２１および大入賞口内の経路を切り換えるためのソレノイド２１Ａを基本回路５３からの指令に従って駆動するソレノイド回路５９とが搭載されている。

なお、図６には示されていないが、カウントスイッチ短絡信号もスイッチ回路５８を介して基本回路５３に伝達される。

また、基本回路５３から与えられるデータに従って、大当りの発生を示す大当り情報、可変表示部９の画像表示開始に利用された始動入賞球の個数を示す有効始動情報、確率変動が生じたことを示す確変情報等の情報出力信号をホールコンピュータ等の外部機器に対して出力する情報出力回路６４が搭載されている。

基本回路５３は、ゲーム制御用のプログラム等を記憶するＲＯＭ５４、ワークメモリとして使用される記憶手段の一例であるＲＡＭ５５、プログラムに従って制御動作を行うＣＰＵ５６およびＩ／Ｏポート部５７を含む。この実施の形態では、ＲＯＭ５４，ＲＡＭ５５はＣＰＵ５６に内蔵されている。すなわち、ＣＰＵ５６は、１チップマイクロコンピュータである。なお、１チップマイクロコンピュータは、少なくともＲＡＭ５５が内蔵されていればよく、ＲＯＭ５４およびＩ／Ｏポート部５７は外付けであっても内蔵されていてもよい。

さらに、主基板３１には、電源投入時に基本回路５３をリセットするためのシステムリセット回路６５が設けられている。

遊技球を打撃して発射する打球発射装置は発射制御基板９１上の回路によって制御される駆動モータ９４で駆動される。そして、駆動モータ９４の駆動力は、操作ノブ５の操作量に従って調整される。すなわち、発射制御基板９１上の回路によって、操作ノブ５の操作量に応じた速度で打球が発射されるように制御される。

なお、この実施の形態では、ランプ制御基板３５に搭載されているランプ制御手段が、遊技盤に設けられている始動記憶表示器１８、ゲート通過記憶表示器４１および装飾ランプ２５の表示制御を行うとともに、枠側に設けられている遊技効果ランプ・ＬＥＤ２８ａ，２８ｂ，２８ｃ、賞球ランプ５１および球切れランプ５２の表示制御を行う。また、特別図柄を可変表示する可変表示部９および普通図柄を可変表示する普通図柄表示器１０の表示制御は、図柄制御基板８０に搭載されている表示制御手段によって行われる。

図７は、払出制御基板３７および球払出装置９７の構成要素などの払出に関連する構成要素を示すブロック図である。図７に示すように、満タンスイッチ４８からの検出信号は、中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。満タンスイッチ４８は、余剰球受皿４の満タンを検出するスイッチである。また、球切れスイッチ１８７（１８７ａ，１８７ｂ）からの検出信号も、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力される。

主基板３１のＣＰＵ５６は、球切れスイッチ１８７からの検出信号が球切れ状態を示しているか、または、満タンスイッチ４８からの検出信号が満タン状態を示していると、払出禁止を指示する払出制御コマンドを送出する。払出禁止を指示する払出制御コマンドを受信すると、払出制御基板３７の払出制御用ＣＰＵ３７１は球払出処理を停止する。

さらに、賞球カウントスイッチ３０１Ａからの検出信号は、中継基板７２および中継基板７１を介して主基板３１のＩ／Ｏポート５７に入力されるとともに、中継基板７２を介して払出制御基板３７の入力ポート３７２ｂに入力される。賞球カウントスイッチ３０１Ａは、球払出装置９７の払出機構部分に設けられ、実際に払い出された賞球払出球を検出する。

入賞があると、払出制御基板３７には、主基板３１の出力ポート（ポート０，１）５７０，５７１から賞球個数を示す払出制御コマンドが入力される。出力ポート（出力ポート１）５７１は８ビットのデータを出力し、出力ポート５７０は１ビットのストローブ信号（ＩＮＴ信号）を出力する。賞球個数を示す払出制御コマンドは、入力バッファ回路３７３Ａを介してＩ／Ｏポート３７２ａに入力される。ＩＮＴ信号は、入力バッファ回路３７３Ｂを介して払出制御用ＣＰＵ３７１の割込端子に入力されている。払出制御用ＣＰＵ３７１は、Ｉ／Ｏポート３７２ａを介して払出制御コマンドを入力し、払出制御コマンドに応じて球払出装置９７を駆動して賞球払出を行う。
なお、この実施の形態では、払出制御用ＣＰＵ３７１は、１チップマイクロコンピュータであり、少なくともＲＡＭが内蔵されている。

また、主基板３１において、出力ポート５７０，５７１の外側にバッファ回路６２０，６８Ａが設けられている。バッファ回路６２０，６８Ａとして、例えば、汎用のＣＭＯＳ−ＩＣである７４ＨＣ２５０，７４ＨＣ１４が用いられる。このような構成によれば、外部から主基板３１の内部に入力される信号が阻止されるので、払出制御基板３７から主基板３１に信号が与えられる可能性がある信号ラインをさらに確実になくすことができる。なお、バッファ回路６２０，６８Ａの出力側にノイズフィルタを設けてもよい。

払出制御用ＣＰＵ３７１は、出力ポート３７２ｃを介して、貸し球数を示す球貸し個数信号をターミナル基板１６０に出力する。さらに、出力ポート３７２ｄを介して、エラー表示用ＬＥＤ３７４にエラー信号を出力する。

さらに、払出制御基板３７の入力ポート３７２ｂには、中継基板７２を介して球貸しカウントスイッチ３０１Ｂからの検出信号が入力される。球貸しカウントスイッチ３０１Ｂは、球払出装置９７の払出機構部分に設けられ、実際に払い出された貸し球を検出する。払出制御基板３７からの払出モータ２８９への駆動信号はあ、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に伝えられ、振分ソレノイド３１０への駆動信号は、出力ポート３７２ｅおよび中継基板７２を介して球払出装置９７の払出機構部分における振分ソレノイド３１０に伝えられる。

カードユニット５０には、カードユニット制御用マイクロコンピュータが搭載されている。また、カードユニット５０には、端数表示スイッチ１５２、連結台方向表示器１５３、カード投入表示ランプ１５４およびカード挿入口１５５が設けられている（図１参照）。残高表示基板７４には、打球供給皿３の近傍に設けられている度数表示ＬＥＤ、球貸しスイッチおよび返却スイッチが接続される。

残高表示基板７４からカードユニット５０には、遊技者の操作に応じて、球貸しスイッチ信号および返却スイッチ信号が払出制御基板３７を介して与えられる。また、カードユニット５０から残高表示基板７４には、プリペイドカードの残高を示すカード残高表示信号および球貸し可表示信号が払出制御基板３７を介して与えられる。カードユニット５０と払出制御基板３７の間では、接続信号（ＶＬ信号）、ユニット操作信号（ＢＲＤＹ信号）、球貸し要求信号（ＢＲＱ信号）、球貸し完了信号（ＥＸＳ信号）およびパチンコ機動作信号（ＰＲＤＹ信号）が入力ポート３７２ｂおよび出力ポート３７２ｅを介してやりとりされる。

パチンコ遊技機１の電源が投入されると、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０にＰＲＤＹ信号を出力する。また、カードユニット制御用マイクロコンピュータは、ＶＬ信号を出力する。払出制御用ＣＰＵ３７１は、ＶＬ信号の入力状態により接続状態／未接続状態を判定する。カードユニット５０においてカードが受け付けられ、球貸しスイッチが操作され球貸しスイッチ信号が入力されると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＤＹ信号を出力する。この時点から所定の遅延時間が経過すると、カードユニット制御用マイクロコンピュータは、払出制御基板３７にＢＲＱ信号を出力する。

そして、払出制御基板３７の払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち上げ、カードユニット５０からのＢＲＱ信号の立ち下がりを検出すると、払出モータ２８９を駆動し、所定個の貸し球を遊技者に払い出す。このとき、振分ソレノイド３１０は駆動状態とされている。すなわち、球振分部材３１１を球貸し側に向ける。そして、払出が完了したら、払出制御用ＣＰＵ３７１は、カードユニット５０に対するＥＸＳ信号を立ち下げる。その後、カードユニット５０からのＢＲＤＹ信号がオン状態でなければ、賞球払出制御を実行する。

以上のように、カードユニット５０からの信号は全て払出制御基板３７に入力される構成になっている。従って、球貸し制御に関して、カードユニット５０から主基板３１に信号が入力されることはなく、主基板３１の基本回路５３にカードユニット５０の側から不正に信号が入力される余地はない。また、カードユニット５０で用いられる電源電圧ＡＣ２４Ｖは払出制御基板３７から供給される。

また、この実施の形態では、カードユニット５０が遊技機とは別体として遊技機に隣接して設置されている場合を例にするが、カードユニット５０は遊技機と一体化されていてもよい。また、コイン投入に応じてその金額に応じた遊技球を貸し出すように構成した場合でも本発明を適用できる。すなわち、遊技機は遊技球の払出として賞球払出のみを行う場合でも本発明を適用可能である。

図８は、電源基板９１０の一構成例を示すブロック図である。電源基板９１０は、主基板３１、図柄制御基板８０、音声制御基板７０、ランプ制御基板３５および払出制御基板３７等の電気部品制御基板と独立して設置され、遊技機内の各電気部品制御基板および機構部品が使用する電圧を生成する。この例では、ＡＣ２４Ｖ、ＶSL（ＤＣ＋３０Ｖ）、ＤＣ＋２１Ｖ、ＤＣ＋１２ＶおよびＤＣ＋５Ｖを生成する。また、バックアップ電源となるコンデンサ９１６は、ＤＣ＋５Ｖすなわち各基板上のＩＣ等を駆動する電源のラインから充電される。なお、ＶSLは、整流回路９１２において、整流素子でＡＣ２４Ｖを整流昇圧することによって生成される。ＶSLは、ソレノイド駆動電源となる。

トランス９１１は、交流電源からの交流電圧を２４Ｖに変換する。ＡＣ２４Ｖ電圧は、コネクタ９１５に出力される。また、整流回路９１２は、ＡＣ２４Ｖから＋３０Ｖの直流電圧を生成し、ＤＣ−ＤＣコンバータ９１３およびコネクタ９１５に出力する。ＤＣ−ＤＣコンバータ９１３は、１つまたは複数のコンバータＩＣ９２２（図８では１つのみを示す。）を有し、ＶSLにもとづいて＋２１Ｖ、＋１２Ｖおよび＋５Ｖを生成してコネクタ９１５に出力する。コンバータＩＣ９２２の入力側には、比較的大容量のコンデンサ９２３が接続されている。従って、外部からの遊技機に対する電力供給が停止したときに、＋３０Ｖ、＋１２Ｖ、＋５Ｖ等の直流電圧は、比較的緩やかに低下する。この結果、コンデンサ９２３は、後述する補助駆動電源の役割を果たす。コネクタ９１５は例えば中継基板に接続され、中継基板から各電気部品制御基板および機構部品に必要な電圧の電力が供給される。

ただし、電源基板９１０に各電気部品制御基板に至る各コネクタを設け、電源基板９１０から、中継基板を介さずにそれぞれの基板に至る各電圧を供給するようにしてもよい。また、図８には１つのコネクタ９１５が代表して示されているが、コネクタは、各電気部品制御基板対応に設けられている。

ＤＣ−ＤＣコンバータ９１３からの＋５Ｖラインは分岐してバックアップ＋５Ｖラインを形成する。バックアップ＋５Ｖラインとグラウンドレベルとの間には大容量のコンデンサ９１６が接続されている。コンデンサ９１６は、遊技機に対する電力供給が遮断されたときの電気部品制御基板のバックアップＲＡＭ（電源バックアップされているＲＡＭすなわち電力供給停止時にも記憶内容保持状態となりうるバックアップ記憶手段）に対して記憶状態を保持できるように電力を供給するバックアップ電源となる。また、＋５Ｖラインとバックアップ＋５Ｖラインとの間に、逆流防止用のダイオード９１７が挿入される。この実施の形態では、バックアップ用の＋５Ｖは、主基板３１および払出制御基板３７に供給される。

なお、バックアップ電源として、＋５Ｖ電源から充電可能な電池を用いてもよい。電池を用いる場合には、＋５Ｖ電源から電力供給されない状態が所定時間継続すると容量がなくなるような充電池が用いられる。

また、電源基板９１０には、電源監視用ＩＣ９０２が搭載されている。電源監視用ＩＣ９０２は、ＶSL電圧を導入し、ＶSL電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電源断信号を出力する。なお、監視対象の電源電圧は、各電気部品制御基板に搭載されている回路素子の電源電圧（この例では＋５Ｖ）よりも高い電圧であることが好ましい。この例では、交流から直流に変換された直後の電圧であるＶSLが用いられている。電源監視用ＩＣ９０２からの電源断信号は、主基板３１や払出制御基板３７等に供給される。

電源監視用ＩＣ９０２が電源断を検知するための所定値は、通常時の電圧より低いが、各電気部品制御基板上のＣＰＵが暫くの間動作しうる程度の電圧である。また、電源監視用ＩＣ９０２が、ＣＰＵ等の回路素子を駆動するための電圧（この例では＋５Ｖ）よりも高く、また、交流から直流に変換された直後の電圧を監視するように構成されているので、ＣＰＵが必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。さらに、監視電圧としてＶSL（＋３０Ｖ）を用いる場合には、遊技機の各種スイッチに供給される電圧が＋１２Ｖであることから、電源瞬断時のスイッチオン誤検出の防止も期待できる。すなわち、＋３０Ｖ電源の電圧を監視すると、＋３０Ｖ作成の以降に作られる＋１２Ｖが落ち始める以前の段階でそれの低下を検出できる。

よって、＋１２Ｖ電源の電圧が低下するとスイッチ出力がオン状態を呈するようになるが、＋１２Ｖより早く低下する＋３０Ｖ電源電圧を監視して電源断を認識すれば、スイッチ出力がオン状態を呈する前に電源復旧待ちの状態に入ってスイッチ出力を検出しない状態となることができる。

また、電源監視用ＩＣ９０２は、電気部品制御基板とは別個の電源基板９１０に搭載されているので、電源監視回路から複数の電気部品制御基板に電源断信号を供給することができる。電源断信号を必要とする電気部品制御基板が幾つあっても電源監視手段は１つ設けられていればよいので、各電気部品制御基板における各電気部品制御手段が後述する復帰制御を行っても、遊技機のコストはさほど上昇しない。

なお、図８に示された構成では、電源監視用ＩＣ９０２の検出出力（電源断信号）は、バッファ回路９１８，９１９を介してそれぞれの電気部品制御基板（例えば主基板３１と払出制御基板３７）に伝達されるが、例えば、１つの検出出力を中継基板に伝達し、中継基板から各電気部品制御基板に同じ信号を分配する構成でもよい。また、電源断信号を必要とする基板数に応じたバッファ回路を設けてもよい。

図９は、主基板３１におけるＣＰＵ５６周りの一構成例を示すブロック図である。図９に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、ＣＰＵ５６のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。電源監視回路は、遊技機が使用する各種直流電源のうちのいずれかの電源の電圧を監視して電源電圧低下を検出する回路である。この実施の形態では、ＶSLの電源電圧を監視して電圧値が所定値以下になるとローレベルの電源断信号を発生する。ＶSLは、遊技機における直流電圧のうちで最大のものであり、この例では＋３０Ｖである。従って、ＣＰＵ５６は、割込処理によって電源断の発生を確認することができる。

図９には、システムリセット回路６５も示されている。リセットＩＣ６５１は、電源投入時に、外付けのコンデンサの容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。すなわち、リセット信号をハイレベルに立ち上げてＣＰＵ５６を動作可能状態にする。また、リセットＩＣ６５１は、電源監視回路が監視する電源電圧と等しい電源電圧であるＶSLの電源電圧を監視して電圧値が所定値（電源監視回路が電源断信号を出力する電源電圧値よりも低い値）以下になると出力をローレベルにする。従って、ＣＰＵ５６は、電源監視回路からの電源断信号に応じて所定の電力供給停止時処理を行った後、システムリセットされる。

図９に示すように、リセットＩＣ６５１からのリセット信号は、ＮＡＮＤ回路９４７に入力されるとともに、反転回路（ＮＯＴ回路）９４４を介してカウンタＩＣ９４１のクリア端子に入力される。カウンタＩＣ９４１は、クリア端子への入力がローレベルになると、発振器９４３からのクロック信号をカウントする。そして、カウンタＩＣ９４１のＱ５出力がＮＯＴ回路９４５，９４６を介してＮＡＮＤ回路９４７に入力される。また、カウンタＩＣ９４１のＱ６出力は、フリップフロップ（ＦＦ）９４２のクロック端子に入力される。フリップフロップ９４２のＤ入力はハイレベルに固定され、Ｑ出力は論理和回路（ＯＲ回路）９４９に入力される。ＯＲ回路９４９の他方の入力には、ＮＡＮＤ回路９４７の出力がＮＯＴ回路９４８を介して導入される。そして、ＯＲ回路９４９の出力がＣＰＵ５６のリセット端子に接続されている。このような構成によれば、電源投入時に、ＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるので、ＣＰＵ５６は、確実に動作を開始する。

そして、例えば、電源監視回路の検出電圧（電源断信号を出力することになる電圧）を＋２２Ｖとし、リセット信号をローレベルにするための検出電圧を＋９Ｖとする。そのように構成した場合には、電源監視回路とシステムリセット回路６５とが、同一の電源ＶSLの電圧を監視するので、電圧監視回路が電源断信号を出力するタイミングとシステムリセット回路６５がシステムリセット信号を出力するタイミングの差を所望の所定期間に確実に設定することができる。所望の所定期間とは、電源監視回路からの電源断信号に応じて電力供給停止時処理を開始してから電力供給停止時処理が確実に完了するまでの期間である。

ＣＰＵ５６等の駆動電源である＋５Ｖ電源から電力が供給されていない間、ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源によってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路６５からリセット信号が発せられるので、ＣＰＵ５６は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップＲＡＭに保存されているので、停電等からの復旧時に停電発生時の遊技状態に復帰することができる。

なお、図９に示す構成では、電源投入時にＣＰＵ５６のリセット端子に２回のリセット信号（ローレベル信号）が与えられるが、リセット信号の立ち上がりタイミングが１回しかなくても確実にリセット解除されるＣＰＵを使用する場合には、符号９４１〜９４９で示された回路素子は不要である。その場合、リセットＩＣ６５１の出力がそのままＣＰＵ５６のリセット端子に接続される。

この実施の形態で用いられるＣＰＵ５６は、Ｉ／Ｏポート（ＰＩＯ）およびタイマ／カウンタ回路（ＣＴＣ）も内蔵している。ＰＩＯは、ＰＢ０〜ＰＢ３の４ビットおよびＰＡ０〜ＰＡ７の１バイトのポートを有する。ＰＢ０〜ＰＢ３およびＰＡ０〜ＰＡ７のポートは、入力／出力いずれにも設定できる。

図１０は、ＣＰＵ５６の内部構成をより詳細に示すブロック図である。ＣＰＵコア５０１はレジスタを内蔵しプログラムに従って演算処理等を行う。クロックジェネレータ５０２は、外部から供給されるクロック信号を分周して各内蔵デバイスに供給する。なお、クロックジェネレータ５０２は、１／２分周クロックをシステムクロックとしてＣＬＫＯ端子から出力可能であり、出力制御回路５１１を介して、システムクロックを分周したクロック信号をＩＥＯ／ＳＣＬＫ０端子から出力可能である。

リセット割込コントローラ５０３は、ＸＲＳＴ端子に入力されるシステムリセット信号やＸＮＭＩ端子に入力されるマスク不能割込要求信号等をＣＰＵコア５０１に伝える。外部バスインタフェース５０４は、アドレスバス、データバスおよび各種制御信号の方向制御や駆動制御を行うバスドライバである。内蔵ＲＡＭ５５は電源バックアップ可能であり、内蔵ＲＯＭ５４にはプログラムが格納される。アドレスデコーダ５０５は、出力制御回路５１１を介して４本のチップセレクト信号ＸＣＳ０〜３を出力可能である。なお、チップセレクト信号ＸＣＳ０〜３の端子は、入出力ポートＰＢ０〜ＰＢ３と兼用されている。

メモリ制御回路５１０は、内蔵ＲＯＭ５４および内蔵ＲＡＭ５５を制御するための信号を生成する。また、メモリ制御回路５１０には、内蔵ＲＡＭ５５へのアクセスを許可することを設定するレジスタが内蔵されている。

ＰＩＯ５０６は、８ビットの内蔵入力ポートＰＡ０〜ＰＡ７である。なお、内蔵ＰＩＯを使用しない場合には、例えば、使用しないポートを入力モードとして、そのポートをグラウンドレベルに接続する。また、ＣＴＣ５０８は、２本の外部クロック／タイマトリガ入力ＣＬＫ／ＴＲＧ２，３と２本のタイマ出力ＺＣ／ＴＯ０，１を内蔵している。

図１１および図１２は、この実施の形態における出力ポートの割り当てを示す説明図である。図１１に示すように、出力ポート０は各電気部品制御基板に送出される制御コマンドのストローブ信号（ＩＮＴ信号）の出力ポートである。また、払出制御基板３７に送出される払出制御コマンドの８ビットのデータは出力ポート１から出力され、図柄制御基板８０に送出される表示制御コマンドの８ビットのデータは出力ポート２から出力され、ランプ制御基板３５に送出されるランプ制御コマンドの８ビットのデータは出力ポート３から出力される。そして、図１２に示すように、音声制御基板７０に送出される音声制御コマンドの８ビットのデータは出力ポート４から出力される。

また、出力ポート５から、情報出力回路６４を介して情報端子板３４やターミナル基板１６０に至る各種情報出力用信号すなわち制御に関わる情報の出力データが出力される。そして、出力ポート６から、可変入賞球装置１５を開閉するためのソレノイド１６、大入賞口の開閉板２おを開閉するためのソレノイド２１、および大入賞口内の経路を切り換えるためのソレノイド２１Ａに対する駆動信号が出力される。

図１３は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図１３に示すように、入力ポート０のビット０〜７には、それぞれ、入賞口スイッチ２４ａ、入賞口スイッチ２４ｂ、入賞口スイッチ１９ａ、入賞口スイッチ１９ｂ、始動口スイッチ１７、カウントスイッチ２３、Ｖ入賞スイッチ（特定領域スイッチ）２２、ゲートスイッチ１２の検出信号が入力される。また、入力ポート１のビット０〜３には、それぞれ、賞球カウントスイッチ３０１Ａ、満タンスイッチ４８、球切れスイッチ１８７の検出信号、カウントスイッチ短絡信号が入力される。

次に遊技機の動作について説明する。
図１４は、主基板３１におけるＣＰＵ５６が実行するメイン処理を示すフローチャートである。遊技機に対する電源が投入されると、メイン処理において、ＣＰＵ５６は、まず、必要な初期設定を行う。

初期設定処理において、ＣＰＵ５６は、まず、割込禁止に設定する（ステップＳ１）。次に、割込モードを割込モード２に設定し（ステップＳ２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ３）。そして、内蔵デバイスレジスタの初期化を行う（ステップＳ４）。また、内蔵デバイス（内蔵周辺回路）であるＣＴＣ（カウンタ／タイマ）およびＰＩＯ（パラレル入出力ポート）の初期化（ステップＳ５）を行った後、ＲＡＭをアクセス可能状態に設定する（ステップＳ６）。

この実施の形態で用いられているＣＰＵ５６には、マスク可能な割込（ＩＮＴ）のモードとして以下の３種類のモードが用意されている。なお、マスク可能な割込が発生すると、ＣＰＵ５６は、自動的に割込禁止状態に設定するとともに、プログラムカウンタの内容をスタックにセーブする。

割込モード０：割込要求を行った内蔵デバイスがＲＳＴ命令（１バイト）またはＣＡＬＬ命令（３バイト）をＣＰＵの内部データバス上に送出する。よって、ＣＰＵ５６は、ＲＳＴ命令に対応したアドレスまたはＣＡＬＬ命令で指定されるアドレスの命令を実行する。リセット時に、ＣＰＵ５６は自動的に割込モード０になる。よって、割込モード１または割込モード２に設定したい場合には、初期設定処理において、割込モード１または割込モード２に設定するための処理を行う必要がある。

割込モード１：割込が受け付けられると、常に００３８（ｈ）番地に飛ぶモードである。

割込モード２：ＣＰＵ５６の特定レジスタ（Ｉレジスタ）の値（１バイト）と内蔵デバイスが出力する割込ベクタ（１バイト：最下位ビット０）から合成されるアドレスが、割込番地を示すモードである。すなわち、割込番地は、上位アドレスが特定レジスタの値とされ下位アドレスが割込ベクタとされた２バイトで示されるアドレスである。従って、任意の（飛び飛びではあるが）偶数番地に割込処理を設置することができる。各内蔵デバイスは割込要求を行うときに割込ベクタを送出する機能を有している。

よって、割込モード２に設定されると、各内蔵デバイスからの割込要求を容易に処理することが可能になり、また、プログラムにおける任意の位置に割込処理を設置することが可能になる。さらに、割込モード１とは異なり、割込発生要因毎のそれぞれの割込処理を用意しておくことも容易である。上述したように、この実施の形態では、初期設定処理のステップＳ２において、ＣＰＵ５６は割込モード２に設定される。

そして、電源断時にバックアップＲＡＭ領域のデータ保護処理（例えばパリティデータの付加等の停電発生ＮＭＩ処理）が行われたか否か確認する（ステップＳ７）。この実施の形態では、不測の電源断が生じた場合には、バックアップＲＡＭ領域のデータを保護するための処理が行われている。そのような保護処理が行われていた場合をバックアップありとする。バックアップなしを確認したら、ＣＰＵ５６は初期化処理を実行する。

この実施の形態では、バックアップＲＡＭ領域にバックアップデータがあるか否かは、電源断時にバックアップＲＡＭ領域に設定されるバックアップフラグの状態によって確認される。この例では、図１５に示すように、バックアップフラグ領域に「５５Ｈ」が設定されていればバックアップあり（オン状態）を意味し、「５５Ｈ」以外の値が設定されていればバックアップなし（オフ状態）を意味する。

バックアップありを確認したら、ＣＰＵ５６は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。

チェック結果が正常であれば（ステップＳ８）、ＣＰＵ５６は、遊技制御手段の内部状態と表示制御手段等の電気部品制御手段の制御状態を電源断時の状態に戻すための遊技状態復旧処理を行う（ステップＳ９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の退避値がＰＣに設定され、そのアドレスに復帰する。

初期化処理では、ＣＰＵ５６は、まず、ＲＡＭクリア処理を行う（ステップＳ１１）。また、所定の作業領域（例えば、普通図柄判定用乱数カウンタ、普通図柄判定用バッファ、特別図柄左中右図柄バッファ、払出コマンド格納ポインタなど）に初期値を設定する初期値設定処理も行われる。さらに、サブ基板（ランプ制御基板３５、払出制御基板３７、音声制御基板７０、図柄制御基板８０）を初期化するための処理を実行する（ステップＳ１３）。サブ基板を初期化する処理とは、例えば初期設定コマンドを送出する処理である。

そして、２ｍｓ毎に定期的にタイマ割込がかかるようにＣＰＵ５６に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ１４）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ１５）。

この実施の形態では、ＣＰＵ５６の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図１６に示すように、ＣＰＵ５６は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ１２）。

初期化処理の実行（ステップＳ１１〜Ｓ１５）が完了すると、メイン処理で、タイマ割込が発生したか否かの監視（ステップＳ１７）の確認が行われるループ処理に移行する。なお、ループ内では、表示用乱数更新処理（ステップＳ１６）も実行される。

ＣＰＵ５６は、ステップＳ１７において、タイマ割込が発生したことを認識すると、ステップＳ２１〜Ｓ３１の遊技制御処理を実行する。遊技制御処理において、ＣＰＵ５６は、まず、スイッチ回路５８を介して、ゲートセンサ１２、始動口センサ１７、カウントセンサ２３および入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ等のスイッチの状態を入力し、それらの状態判定を行う（スイッチ処理：ステップＳ２１）。

次いで、パチンコ遊技機１の内部に備えられている自己診断機能によって種々の異常診断処理が行われ、その結果に応じて必要ならば警報が発せられる（エラー処理：ステップＳ２２）。

次に、遊技制御に用いられる大当り判定用の乱数等の各判定用乱数を示す各カウンタを更新する処理を行う（ステップＳ２３）。ＣＰＵ５６は、さらに、停止図柄の種類を決定する乱数等の表示用乱数を更新する処理を行う（ステップＳ２４）。

さらに、ＣＰＵ５６は、特別図柄プロセス処理を行う（ステップＳ２５）。特別図柄プロセス制御では、遊技状態に応じてパチンコ遊技機１を所定の順序で制御するための特別図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、特別図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。また、普通図柄プロセス処理を行う（ステップＳ２６）。普通図柄プロセス処理では、７セグメントＬＥＤによる可変表示器１０を所定の順序で制御するための普通図柄プロセスフラグに従って該当する処理が選び出されて実行される。そして、普通図柄プロセスフラグの値は、遊技状態に応じて各処理中に更新される。

次いで、ＣＰＵ５６は、特別図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（特別図柄コマンド制御処理：ステップＳ２７）。また、普通図柄に関する表示制御コマンドをＲＡＭ５５の所定の領域に設定して表示制御コマンドを送出する処理を行う（普通図柄コマンド制御処理：ステップＳ２８）。

さらに、ＣＰＵ５６は、例えばホール管理用コンピュータに供給される大当り情報、始動情報、確率変動情報などのデータを出力する情報出力処理を行う（ステップＳ２９）。

また、ＣＰＵ５６は、所定の条件が成立したときにソレノイド回路５９に駆動指令を行う（ステップＳ３０）。ソレノイド回路５９は、駆動指令に応じてソレノイド１６，２１を駆動し、可変入賞球装置１５または開閉板２０を開状態または閉状態とする。

そして、ＣＰＵ５６は、各入賞口への入賞を検出するためのスイッチ１７，２３，１９ａ，１９ｂ，２４ａ，２４ｂの検出出力にもとづく賞球数の設定などを行う賞球処理を実行する（ステップＳ３１）。具体的には、入賞検出に応じて払出制御基板３７に払出制御コマンドを出力する。払出制御基板３７に搭載されている払出制御用ＣＰＵ３７１は、払出制御コマンドに応じて球払出装置９７を駆動する。

以上の制御によって、この実施の形態では、遊技制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理では例えば割込が発生したことを示すフラグのセットのみがなされ、遊技制御処理はメイン処理において実行されるが、タイマ割込処理で遊技制御処理を実行してもよい。

また、メイン処理には遊技制御処理に移行すべきか否かを判定する処理が含まれ、ＣＰＵ５６の内部タイマが定期的に発生するタイマ割込にもとづくタイマ割込処理で遊技制御処理に移行すべきか否かを判定するためのフラグがセット等がなされるので、遊技制御処理の全てが確実に実行される。つまり、遊技制御処理の全てが実行されるまでは、次回の遊技制御処理に移行すべきか否かの判定が行われないので、遊技制御処理中の全ての各処理が実行完了することは保証されている。

以上に説明したように、この実施の形態では、ＣＴＣやＰＩＯを内蔵するＣＰＵ５６に対して、初期設定処理で割込モード２が設定される。従って、内蔵ＣＴＣを用いた定期的なタイマ割込処理を容易に実現できる。また、タイマ割込処理をプログラム上の任意の位置に設置できる。また、内蔵ＰＩＯを用いたスイッチ検出処理等を容易に割込処理で実現できる。その結果、プログラム構成が簡略化され、プログラム開発工数が低減する等の効果を得ることができる。

なお、ＣＴＣおよびＰＩＯの設定（ステップＳ５）が完了した後に、ＩＥＯ／ＳＣＬＫ０端子から出力されるクロック信号の周波数を決めるための内部レジスタの設定を行ってもよい。その際、クロック信号の周波数は、遊技制御処理の起動周期である２ｍｓに応じた周波数とされる。そのような設定を行うと、ＩＥＯ／ＳＣＬＫ０端子から、遊技制御処理の起動周期に応じた周波数のクロック信号がＣＰＵ５６から外部出力される。すると、ＣＰＵ５６の外部において遊技制御処理の起動周期に対応した信号を観測することができる。よって、そのような信号を用いて、遊技機外部においてＣＰＵ５６による遊技制御処理をシミュレーションしたり、ＣＰＵ５６の動作状況を試験したりすることが容易になる。

また、図１１および図１２に示された出力ポート０〜６のうち、出力ポート０，１，２，３，４は、遊技制御処理のうちの特別図柄コマンド制御処理（ステップＳ２５）、普通図柄コマンド制御処理（ステップＳ２７）、賞球処理（ステップＳ３１）等でアクセスされる。また、出力ポート５は、情報出力処理（ステップＳ２９）でアクセスされ、出力ポート６は、特別図柄プロセス処理（ステップＳ２５）や普通図柄プロセス処理（ステップＳ２６）でアクセスされる。

次に、メイン処理におけるスイッチ処理（ステップＳ２１）の具体例を説明する。この実施の形態では、検出信号のオン状態が所定時間継続すると、確かにスイッチがオンしたと判定されスイッチオンに対応した処理が開始される。所定時間を計測するために、スイッチタイマが用いられる。スイッチタイマは、バックアップＲＡＭ領域に形成された１バイトのカウンタであり、検出信号がオン状態を示している場合に２ｍｓ毎に＋１される。図１７に示すように、スイッチタイマは検出信号の数Ｎだけ設けられている。この実施の形態ではＮ＝１２である。また、ＲＡＭにおいて、各スイッチタイマのアドレスは、入力ポートのビット配列順（図１３に示された上から下への順）と同じ順序で並んでいる。

図１８は、遊技制御処理におけるステップＳ２１のスイッチ処理の処理例を示すフローチャートである。なお、スイッチ処理は、図１４に示すように遊技制御処理において最初に実行される。スイッチ処理において、ＣＰＵ５６は、まず、入力ポート０に入力されているデータを入力する（ステップＳ７１）。次いで、処理数として「８」を設定し（ステップＳ７２）、入賞口スイッチ２４ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７３）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７４）。

図１９は、スイッチチェック処理サブルーチンを示すフローチャートである。スイッチチェック処理サブルーチンにおいて、ＣＰＵ５６は、ポート入力データ、この場合には入力ポート０からの入力データを「比較値」として設定する（ステップＳ８１）。また、クリアデータ（００）をセットする（ステップＳ８２）。そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ８３）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ８４）。比較値には入力ポート０のデータ設定されている。そして、この場合には、入賞口スイッチ２４ａの検出信号がキャリーフラグに押し出される。

キャリーフラグの値が「１」であれば（ステップＳ８５）、すなわち入賞口スイッチ２４ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ８７）。加算後の値が０でなければ加算値をスイッチタイマに戻す（ステップＳ８８，Ｓ８９）。加算後の値が０になった場合には加算値をスイッチタイマに戻さない。すなわち、スイッチタイマの値が既に最大値（２５５）に達している場合には、それよりも値を増やさない。

キャリーフラグの値が「０」であれば、すなわち入賞口スイッチ２４ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ８６）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。

その後、ＣＰＵ５６は、ポインタ（スイッチタイマのアドレス）を１加算するとともに（ステップＳ９０）、処理数を１減算する（ステップＳ９１）。処理数が０になっていなければステップＳ８２に戻る。そして、ステップＳ８２〜Ｓ９２の処理が繰り返される。

ステップＳ８２〜Ｓ９２の処理は、処理数分すなわち８回繰り返され、その間に、入力ポート０の８ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。

ＣＰＵ５６は、スイッチ処理のステップＳ７５において、入力ポート１に入力されているデータを入力する。次いで、処理数として「４」を設定し（ステップＳ７６）、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ７７）。そして、スイッチチェック処理サブルーチンをコールする（ステップＳ７８）。

スイッチチェック処理サブルーチンでは、上述した処理が実行されるので、ステップＳ８２〜Ｓ９２の処理が、処理数分すなわち４回繰り返され、その間に、入力ポート１の４ビットに入力されるスイッチの検出信号について、順次、オン状態かオフ状態か否かのチェック処理が行われ、オン状態であれば、対応するスイッチタイマの値が１増やされる。

なお、この実施の形態では、遊技制御処理が２ｍｓ毎に起動されるので、スイッチ処理も２ｍｓに１回実行される。従って、スイッチタイマは、２ｍｓ毎に＋１される。

図２０〜図２２は、遊技制御処理におけるステップＳ３１の賞球処理の一例を示すフローチャートである。この実施の形態では、賞球処理では、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂ、カウントスイッチ２３および始動口スイッチ１７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御し、また、満タンスイッチ４８および球切れスイッチ１８７が確実にオンしたか否か判定されるとともに、オンしたら所定の払出制御コマンドが払出制御基板３７に送出されるように制御する等の処理が行われる。

賞球処理において、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１２１）、スイッチタイマのアドレスのオフセットとして「０」を設定する（ステップＳ１２２）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０」は入賞口スイッチ２４ａに対応したスイッチタイマが指定されることを意味する。また、繰り返し数として「４」をセットする（ステップＳ１２３）。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１２４）。

入力判定値テーブルとは、各スイッチについて、連続何回のオンが検出されたら確かにスイッチがオンしたと判定するための判定値が設定されているＲＯＭ領域である。入力判定値テーブルの構成例は図２５に示されている。図２５に示すように、入力判定値テーブルには、上から順に、すなわちアドレス値が小さい領域から順に、「２」、「５０」、「２５０」、「３０」、「２５０」、「１」の判定値が設定されている。また、スイッチオンチェックルーチンでは、入力判定値テーブルの先頭アドレスとオフセット値とで決まるアドレスに設定されている判定値と、スイッチタイマの先頭アドレスとオフセット値とで決まるスイッチタイマの値とが比較され、一致した場合には、例えばスイッチオンフラグがセットされる。

スイッチオンチェックルーチンの一例が図２３に示されている。スイッチオンチェックルーチンにおいて、ＣＰＵ５６は、入力判定値テーブル（図２５参照）の先頭アドレスを設定する（ステップＳ１０１）。そして、そのアドレスにオフセットを加算し（ステップＳ１０２）、加算後のアドレスからスイッチオン判定値をロードする（ステップＳ１０３）。

次いで、ＣＰＵ５６は、スイッチタイマの先頭アドレスを設定し（ステップＳ１０４）、そのアドレスにオフセットを加算し（ステップＳ１０５）、加算後のアドレスからスイッチタイマの値をロードする（ステップＳ１０６）。各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチに対応したスイッチタイマの値がロードされる。

そして、ＣＰＵ５６は、ロードしたスイッチタイマの値とスイッチオン判定値とを比較する（ステップＳ１０７）。それらが一致すれば、スイッチオンフラグをセットする（ステップ１０８）。

この場合には、スイッチオンチェックルーチンにおいて、入賞口スイッチ２４ａに対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされる（ステップＳ１２５）。スイッチオンフラグがセットされたら、１０個カウンタが１加算される（ステップＳ１２６）。スイッチチェックオンルーチンは、スイッチタイマのアドレスのオフセットが更新されつつ（ステップＳ１２９）、最初に設定された繰り返し数分だけ実行されるので（ステップＳ１２７，Ｓ１２８）、結局、入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂについて、対応するスイッチタイマの値がスイッチオン判定値「２」と比較されることになる。なお、１０個カウンタとは、景品としての１０個の遊技球払出の回数を示すカウンタである。

次に、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１３０）、スイッチタイマのアドレスのオフセットとして「４」を設定する（ステップＳ１３１）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「４」は始動口スイッチ１７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１３２）。

スイッチオンチェックルーチンにおいて、始動口スイッチ１７に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされるので（ステップＳ１３３）、６個カウンタが１加算される（ステップＳ１３４）。なお、６個カウンタとは、景品としての６個の遊技球払出の回数を示すカウンタである。

次いで、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「０」を設定し（ステップＳ１３５）、スイッチタイマのアドレスのオフセットとして「５」を設定する（ステップＳ１３６）。入力判定値テーブルのオフセット「０」は、入力判定値テーブルの最初のデータを使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「５」はカウントスイッチ２３に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１３７）。

スイッチオンチェックルーチンにおいて、カウントスイッチ２３に対応するスイッチタイマの値がスイッチオン判定値「２」に一致していればスイッチオンフラグがセットされるので（ステップＳ１３８）、１５個カウンタが１加算される（ステップＳ１３４）。なお、１５個カウンタとは、景品としての１５個の遊技球払出の回数を示すカウンタである。

さらに、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「１」を設定し（ステップＳ１５０）、スイッチタイマのアドレスのオフセットとして「９」を設定する（ステップＳ１５１）。入力判定値テーブルのオフセット「１」は、入力判定値テーブルの２番目のデータ「５０」を使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「９」は満タンスイッチ４８に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５２）。

スイッチオンチェックルーチンにおいて、満タンスイッチ４８に対応するスイッチタイマの値が満タンスイッチオン判定値「５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５３）、満タンフラグがセットされる（ステップＳ１５４）。なお、図２１には明示されていないが、満タンスイッチ４８に対応したスイッチタイマの値が０になると、満タンフラグはリセットされる。

また、ＣＰＵ５６は、入力判定値テーブルのオフセットとして「２」を設定し（ステップＳ１５６）、スイッチタイマのアドレスのオフセットとして「０Ａ（Ｈ）」を設定する（ステップＳ１５７）。入力判定値テーブルのオフセット「２」は、入力判定値テーブルの３番目のデータ「２５０」を使用することを意味する。また、各スイッチタイマは、図１３に示された入力ポートのビット順と同順に並んでいるので、スイッチタイマのアドレスのオフセット「０Ａ（Ｈ）」は球切れスイッチ１８７に対応したスイッチタイマが指定されることを意味する。そして、スイッチオンチェックルーチンがコールされる（ステップＳ１５８）。

スイッチオンチェックルーチンにおいて、球切れスイッチ１８７に対応するスイッチタイマの値が球切れスイッチオン判定値「２５０」に一致していればスイッチオンフラグがセットされるので（ステップＳ１５９）、球切れフラグがセットされる（ステップＳ１６０）。なお、図２１には明示されていないが、球切れスイッチ１８７に対応したスイッチオフタイマが用意され、その値が５０になると、球切れフラグはリセットされる。

そして、ＣＰＵ５６は、払出停止状態であるか否か確認する（ステップＳ２０１）。払出停止状態は、払出制御基板３７に対して払出停止状態指定のコマンドを送出した後の状態である。払出停止状態でなければ、上述した球切れ状態フラグまたは満タンフラグがオンになったか否かを確認する（ステップＳ２０２）。

いずれかがオン状態に変化したときには、払出停止状態指定に関するコマンド送信制御処理を行う（ステップＳ２０３）。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。なお、ステップＳ２０２において、いずれか一方のフラグが既にオン状態であったときに他方のフラグがオン状態になったときには、コマンド送信制御処理（ステップＳ２０３）は行われない。

また、払出停止状態であれば、球切れ状態フラグおよび満タンフラグがともにオフ状態になったか否かを確認する（ステップＳ２０４）。ともにオフ状態となったときには、払出停止解除指定に関するコマンド送信制御処理を行う（ステップＳ２０５）。

次いで、ＣＰＵ５６は、入賞に応じた賞球個数に関する払出制御コマンドをコマンド送信テーブルに設定し、設定内容に応じた払出制御コマンドを送出する制御を行う。まず、１５個カウンタの値をチェックする（ステップＳ２２１）。上述したように、１５個カウンタは、遊技球が大入賞口に入賞してカウントスイッチ２３がオンするとカウントアップされる。１５個カウンタの値が０でない場合には、１５個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２２２）。コマンド送信制御処理では、払出制御コマンド用のコマンド送信テーブルに所定のデータが設定された後、払出制御コマンドの送出処理が実行される。また、１５個カウンタの値を−１する（ステップＳ２２３）。さらに、総賞球数格納バッファの格納値に１５を加算する（ステップＳ２２４）。

総賞球数格納バッファは、払出制御手段に対して指示した賞球個数の累積値（ただし、払い出しがなされると減算される）が格納されるバッファであり、バックアップＲＡＭに形成されている。

１５個カウンタの値が０であれば、１０個カウンタの値をチェックする（ステップＳ２２５）。上述したように、１０個カウンタは、遊技球が入賞口に入賞して入賞口スイッチ１９ａ，１９ｂ，２４ａ，２４ｂがオンするとカウントアップされる。１０個カウンタの値が０でない場合には、１０個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２２６）。また、１０個カウンタの値を−１する（ステップＳ２２７）。さらに、総賞球数格納バッファの格納値に１０を加算する（ステップＳ２２８）。

１０個カウンタの値が０であれば、６個カウンタの値をチェックする（ステップＳ２３１）。上述したように、６個カウンタは、遊技球が始動入賞口に入賞して始動口スイッチ１７がオンするとカウントアップされる。６個カウンタの値が０でない場合には、６個の賞球個数指示に関するコマンド送信制御処理を行う（ステップＳ２３２）。また、６個カウンタの値を−１する（ステップＳ２３３）。さらに、総賞球数格納バッファの格納値に６を加算する（ステップＳ２３４）。

以上にようにして、遊技制御手段から払出制御基板３７に賞球個数を指示する払出制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われた後、コマンド送信テーブルに設定された払出制御コマンドが払出制御基板３７に送出される。そして、賞球個数を指示する払出制御コマンドの送出が行われたときには、賞球払出中フラグをオンする（ステップＳ２３５）。また、賞球払出中フラグをオンしているときには（ステップＳ２３６）、球払出装置９７から実際に払い出された賞球数を監視して総賞球数格納バッファの格納値を減算する賞球個数減算処理が行われる（ステップＳ２３７）。なお、賞球払出中フラグがオンからオフに変化したときには、ランプ制御基板３５に対して、賞球ランプ５１の点灯を指示するランプ制御コマンドが送出される。

図２４は、賞球個数減算処理の一例を示すフローチャートである。賞球個数減算処理において、ＣＰＵ５６は、まず、総賞球数格納バッファの格納値をロードする（ステップＳ２４１）。そして、格納値が０であるか否か確認する（ステップＳ２４２）。０であれば処理を終了する。

０でなければ、賞球カウントスイッチ用のスイッチタイマをロードし（ステップＳ２４３）、ロード値とオン判定値（この場合は「２」）とを比較する（ステップＳ２４４）。一致したら（ステップＳ２４５）、賞球カウントスイッチ３０１Ａが確かにオンしたとして、すなわち、確かに１個の遊技球が球払出装置９７から払い出されたとして、総賞球数格納バッファの格納値を１減算する（ステップＳ２４６）。

また、賞球情報カウンタの値を＋１する（ステップＳ２４７）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ２４８）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ２４９）、賞球情報カウンタの値を−１０する（ステップＳ２５０）。なお、賞球情報出力カウンタの値は、図１４に示されたメイン処理における情報出力処理（ステップＳ２９）で参照され、その値が１以上であれば、賞球信号（出力ポート５のビット７：図１２参照）として１パルスが出力される。よって、この実施の形態では、１０個の遊技球が賞球として払い出される度に、１つの賞球信号が遊技機外部に出力される。

そして、総賞球数格納バッファの格納値が０になったら（ステップＳ２５１）、賞球払出中フラグをクリアし（ステップＳ２５２）、賞球残数がないことを報知するために、ランプ制御コマンド用のコマンド送信テーブルに賞球ランプ５１の消灯を示すコマンドデータを設定した後（ステップＳ２５３）、ランプ制御コマンドの送出処理を実行する（ステップＳ２５４）。

次に、遊技制御手段から各電気部品制御手段に対する制御コマンドの送出方式について説明しておく。図２６は、主基板３１から他の電気部品制御基板に送出される制御コマンドのコマンド形態の一例を示す説明図である。この実施の形態では、制御コマンドは２バイト構成であり、１バイト目はＭＯＤＥ（コマンドの分類）を表し、２バイト目はＥＸＴ（コマンドの種類）を表す。ＭＯＤＥデータの先頭ビット（ビット７）は必ず「１」とされ、ＥＸＴデータの先頭ビット（ビット７）は必ず「０」とされる。なお、図２６に示されたコマンド形態は一例であって他のコマンド形態を用いてもよい。

図２７は、遊技制御基板から他の各電気部品制御基板に対する制御コマンドを構成する８ビットの制御信号とＩＮＴ信号（ストローブ信号）との関係を示すタイミング図である。図２７に示すように、ＭＯＤＥまたはＥＸＴのデータが出力ポートに出力されてから、所定期間が経過すると、ＣＰＵ５６は、データ出力を示す信号であるＩＮＴ信号をオン状態にする。また、そこから所定期間が経過するとＩＮＴ信号をオフ状態にする。

遊技制御手段から払出制御基板等の各電気部品制御基板に制御コマンドを出力しようとするときに、コマンド送信テーブルの設定が行われる。図２８（Ａ）は、コマンド送信テーブルの一構成例を示す説明図である。１つのコマンド送信テーブルは３バイトで構成され、１バイト目にはＩＮＴデータが設定される。また、２バイト目のコマンドデータ１には、制御コマンドの１バイト目のＭＯＤＥデータが設定される。そして、３バイト目のコマンドデータ２には、制御コマンドの２バイト目のＥＸＴデータが設定される。

なお、ＥＸＴデータそのものがコマンドデータ２の領域に設定されてもよいが、コマンドデータ２には、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのデータが設定されるようにしてもよい。この実施の形態では、コマンドデータ２のビット７（ワークエリア参照ビット）が０あれば、コマンドデータ２にＥＸＴデータそのものが設定されていることを示す。そのようなＥＸＴデータはビット７が０であるデータである。ワークエリア参照ビットが１あれば、他の７ビットが、ＥＸＴデータが格納されているテーブルのアドレスを指定するためのオフセットであることを示す。また、この実施の形態では各制御コマンド毎にコマンド送信テーブルが用意されている。

図２８（Ｂ）ＩＮＴデータの一構成例を示す説明図である。ＩＮＴデータにおけるビット０は、払出制御基板３７に払出制御コマンドを送出すべきか否かを示す。ビット０が「１」であるならば、払出制御コマンドを送出すべきことを示す。従って、ＣＰＵ５６は、例えば賞球処理において、払出制御コマンドを送出するときには、払出制御コマンド用のコマンド送信テーブルのＩＮＴデータに「０１（Ｈ）」を設定する。

ＩＮＴデータのビット１，２，３は、それぞれ、表示制御コマンド、ランプ制御コマンド、音声制御コマンドを送出すべきか否かを示すビットであり、ＣＰＵ５６は、それらのコマンドを送出すべき場合には、ポインタが指しているコマンド送信テーブルに、ＩＮＴデータ、コマンドデータ１およびコマンドデータ２を設定する。それらのコマンドを送出するときには、ＩＮＴデータの該当ビットが「１」に設定され、コマンドデータ１およびコマンドデータ２にＭＯＤＥデータおよびＥＸＴデータが設定される。

各電気部品制御基板への制御コマンドを、対応する出力ポート（出力ポート１〜４）に出力する際に、出力ポート０のビット０〜３のうちのいずれかのビットが所定期間オン状態になるのであるが、ＩＮＴデータにおけるビット配列と出力ポート０におけるビット配列とは対応している。従って、各電気部品制御基板に御コマンドを送出する際に、コマンド送信テーブルに設定されているＩＮＴデータにもとづいて、容易にＩＮＴ信号の出力を行うことができる。

図２９〜図３１は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理（電力供給停止時処理）の処理例を示すフローチャートである。

電力供給停止時処理において、ＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）を所定のバックアップＲＡＭ領域に退避する（ステップＳ４５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ４５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ４５４〜Ｓ４５８）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。

次いで、この実施の形態では、所定期間、賞球カウントスイッチ３０１Ａの検出信号をチェックする。そして、賞球カウントスイッチ３０１Ａがオンしたら総賞球数バッファの内容を１減らす。

なお、この実施の形態では、所定期間を計測するために、所定期間計測用カウンタが用いられる。所定期間計測用カウンタの値は、初期値ｍから、以下に説明するスイッチ検出処理のループ（Ｓ４６１から始まってＳ４６１に戻るループ）が１回実行される毎に−１され、その値が０になると、所定期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの１周に要する時間のｍ倍の時間が、ほぼ所定期間に相当する。

所定期間を計測するために、ＣＰＵ５６の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値（所定期間に相当）を設定しておく。そして、スイッチ検出処理のループが１回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が０になったら、所定期間が終了したとする。内蔵タイマの値が０になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容（ＲＡＭに格納されている各値など）を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。

また、所定期間は、遊技球が、球払出装置９７から落下した時点から、賞球カウントスイッチ３０１Ａに到達するまでの時間以上に設定される。球払出装置９７から賞球カウントスイッチ３０１Ａまでの距離をＬとすると、その間の落下時間ｔは、ｔ＝√（２Ｌ／ｇ）（ｇ：重力加速度）になるので、所定期間は、それ以上に設定される。

少なくとも、スイッチ検出処理が実行される所定期間では、賞球カウントスイッチ３０１Ａが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図８に示されたように、電源基板９１０におけるコンバータＩＣ９２２の入力側に比較的大容量の補助駆動電源としてのコンデンサ９２３が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は＋１２Ｖ電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ３０１Ａが動作可能になる。その期間が、上記の所定期間以上になるように、コンデンサの容量が決定される。

なお、入力ポートおよびＣＰＵ５６も、コンバータＩＣ９２２で作成される＋５Ｖ電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。

ステップＳ４６１において、２ｍｓ計測用カウンタに２ｍｓの時間に相当する初期値ｎが設定される。そして、２ｍｓ計測用カウンタの値が０になるまで（ステップＳ４６２）、２ｍｓ計測用カウンタの値が−１される（ステップＳ４６３）。

２ｍｓ計測用カウンタの値が０になると、賞球カウントスイッチ３０１Ａの検出信号の入力チェックが行われる。すなわち、図１８および図１９に示されたスイッチ処理およびスイッチチェック処理に類似した処理が行われる。具体的には、入力ポート１に入力されているデータを入力する（ステップＳ４６４）。次いで、クリアデータ（００）をセットする（ステップＳ４６５）。また、ポート入力データ、この場合には入力ポート１からの入力データを「比較値」として設定する（ステップＳ４６６）。さらに、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ４６７）。

そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ４６８）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ４６９）。比較値には入力ポート１のデータ設定されている。そして、この場合には、賞球カウントスイッチ３０１Ａの検出信号がキャリーフラグに押し出される。

キャリーフラグの値が「１」であれば（ステップＳ４７０）、すなわち賞球カウントスイッチ３０１Ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ４７１）。キャリーフラグの値が「０」であれば、すなわち賞球カウントスイッチ３０１Ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ４７２）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。

そして、スイッチタイマの値が２になったときに（ステップＳ４７３）、総賞球数格納バッファの格納値を１減算するとともに（ステップＳ４７４）、賞球情報カウンタの値を＋１する（ステップＳ４７５）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ４７６）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ４７７）、賞球情報カウンタの値を−１０する（ステップＳ４７８）。

次いで、所定期間計測用カウンタの値を−１し（ステップＳ４７９）、その値が０になっていなければステップＳ４６１に戻る。

以上の処理によって、所定期間内に賞球カウントスイッチ３０１Ａがオンしたら、総賞球数格納バッファの値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総賞球数格納バッファが−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、２ｍｓ毎に賞球カウントスイッチ３０１Ａの検出出力のチェックが行われ、２回連続してオン検出した場合に、賞球カウントスイッチ３０１Ａが確実にオンしたと見なされる。従って、誤ってスイッチオン検出がなされてしまうことは防止される。また、スイッチ検出処理において、遊技機外部への賞球情報出力のための賞球情報出力回数カウンタの演算も行われるので、外部に出力される賞球情報と実際の払出賞球数とが食い違ってしまうようなこともない。

なお、この実施の形態では、賞球カウントスイッチ３０１Ａのみのスイッチ検出処理が行われたが、始動入賞口のスイッチや大入賞口に関連するＶ入賞スイッチ２２やカウントスイッチについても同様のスイッチ検出処理を行ってもよい。また、他の入賞についても同様のスイッチ検出処理を行ってもよい。そのようなオンチェックも行う場合には、入賞口に遊技球が入賞した直後に停電が発生したような場合でも、その入賞が確実に検出され、保存される遊技状態に反映される。

所定期間が経過すると（ステップＳ４８０）、すなわち、所定期間計測用カウンタの値が０になると、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ４８１）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４８２〜Ｓ４９１）。すなわち、まず、クリアデータ（００）をチェックサムデータエリアにセットし（ステップＳ４８２）、チェックサム算出開始アドレスをポインタにセットする（ステップＳ４８３）。また、チェックサム算出回数をセットする（ステップＳ４８４）。

そして、チェックサムデータエリアの内容とポインタが指すＲＡＭ領域の内容との排他的論理和を演算する（ステップＳ４８５）。演算結果をチェックサムデータエリアにストアするとともに（ステップＳ４８６）、ポインタの値を１増やし（ステップＳ４８７）、チェックサム算出回数の値を１減算する（ステップＳ４８８）。ステップＳ４８５〜Ｓ４８８の処理が、チェックサム算出回数の値が０になるまで繰り返される（ステップＳ４８９）。

チェックサム算出回数の値が０になったら、ＣＰＵ５６は、チェックサムデータエリアの内容の各ビットの値を反転する（ステップＳ４９０）。そして、反転後のデータをチェックサムデータエリアにストアする（ステップＳ４９１）。このデータが、電源投入時にチェックされるパリティデータとなる。次いで、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ４９２）。以後、内蔵ＲＡＭ５５のアクセスができなくなる。

さらに、ＣＰＵ５６は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ４９３）、処理数（この例では「７」）を別のレジスタにセットする（ステップＳ４９４）。また、出力ポート０のアドレスをＩＯポインタに設定する（ステップＳ４９５）。ＩＯポインタとして、さらに別のレジスタが用いられる。

そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ４９６）、ＩＯポインタの値を１増やし（ステップＳ４９７）、処理数の値を１減算する（ステップＳ４９８）。ステップＳ４９６〜Ｓ４９８の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポート０〜６（図１１および図１２参照）にクリアデータが設定される。図１１および図１２に示すように、この例では、「１」がオン状態であり、クリアデータである「００」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。

従って、遊技状態を保存するための処理（この例では、チェックサムの生成およびＲＡＭアクセス防止）が実行された後、各出力ポートは直ちにオフ状態になる。なお、この実施の形態では、遊技制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、遊技状態を保存するための処理に相当する。

遊技状態を保存するための処理が実行された後、直ちに各出力ポートがオフ状態になるので、保存される遊技状態と整合しない状況が発生することは確実に防止される。図２９〜図３１に示す処理が実行されるときには、遊技機に対する電源供給が停止するので、電気部品に印加される電圧が低下していく。そして、印加電圧が駆動可能電圧を下回った時点で電気部品の駆動は停止する。従って、遊技機に対する電力供給停止時には、短時間の遅れはあるものの電気部品の駆動は停止する。

ところが、この実施の形態のような出力ポートに対するクリア処理を行わないと、遊技状態が保存された後、電力供給が停止するのを遊技制御手段が待っている間に可変入賞球装置１５にさらに入賞してしまうこともある。そのような場合、電力供給再開時には保存されている遊技状態が復帰されるので保存時の始動入賞記憶数が始動記憶表示器１８に表示される。すると、遊技者から見ると、始動入賞の保留記憶値が少なくなってしまっているように見え、トラブルが発生しかねない。しかし、この実施の形態では、そのようなトラブルが生ずる可能がなくなる。

また、遊技状態が保存された後に、可変入賞球装置としての大入賞口への入賞が発生する場合もあり得る。そのような場合、遊技者が認識している入賞個数と、電力供給復帰時に、保存されていた遊技状態にもとづいて表示部に表示される入賞個数とが食い違ってトラブルが生ずる可能性もある。しかし、この実施の形態では、そのようなトラブルが生ずる可能がなくなる。

出力ポートに対するクリア処理が完了すると、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。

なお、この実施の形態では、ＮＭＩに応じて電力供給停止時処理が実行されたが、電源断信号をＣＰＵ５６のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。

また、この実施の形態では、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。

なお、出力ポートのクリア処理を、スイッチ検出処理の実行前（ステップＳ４６０の前）に行ってもよい。電力供給停止時処理の実行中では、ＣＰＵ５６やスイッチ類はコンデンサの充電電力等で駆動されることになる。出力ポートのクリア処理をスイッチ検出処理の実行前に行った場合には、大入賞口や可変入賞装置等がソレノイド等の電気部品で駆動されるように構成されていても、それらが駆動されることはなく、コンデンサの充電電力等を電力供給停止時処理のために効果的に使用することができる。

ただし、電源が断することが検出された後にＶ入賞スイッチ２２を検出する場合には、ソレノイド２１（大入賞口をＶ入賞スイッチに誘導するための部材を動作させるもの）の出力ポートについては、スイッチ検出処理の実行後にクリアする。そのようにすれば、継続権発生の条件であるＶ入賞をしていない状態で停電が発生した場合、停電発生直前に大入賞口に入った遊技球をＶ入賞スイッチ２２の側に誘導することができる。従って、不当な継続権の消滅を防止することができる。この場合、所定期間は、大入賞口に入賞した遊技球がＶ入賞スイッチ２２に到達するまでの時間以上の期間である。なお、ラッチ式のソレノイドを用いた場合には、出力ポートのクリア処理は不要である。

また、出力ポートのクリアによって大入賞口が閉じた場合でも、大入賞口内に遊技球があることも考えられるので、電源断信号に応じて実行されるスイッチ検出処理において、カウントスイッチ２３の検出も行うことが望ましい。上記の出力ポートのクリア処理をスイッチ検出処理前に行ってもよいこと、および、上記の例外的な処理については、第１種パチンコ遊技機においてのみならず、第２種パチンコ遊技機や第３種パチンコ遊技機についても同様である。

図３２は、本発明の他の実施の形態における遊技制御手段のマスク不能割込処理（電力供給停止時処理）の一部を示すフローチャートである。図３２に示すフローチャートは、図２９〜図３１に示されたステップＳ４５１〜Ｓ４９２の処理に続いて実行される。すなわち、この実施の形態では、ＲＡＭアクセス禁止状態に設定された後（ステップＳ４９２）、クリアデータテーブルの先頭アドレスがポインタにセットされ（ステップＳ５０１）、次いで、データクリア処理が実行された後に（ステップＳ５０２）、システムリセットを待つ待機状態に入る。なお、ポインタとして所定のレジスタが用いられる。

図３３は、クリアデータテーブルの一構成例を示す説明図である。図３３に示す例では、クリアデータテーブルには、順に、処理数データ（この例では「７」）、出力ポート０のアドレス、出力ポート０に設定されるべきクリアデータ、・・・、出力ポート６のアドレス、出力ポート６に設定されるべきクリアデータが設定されている。出力ポートのアドレスとクリアデータとは、出力ポートのアドレスが小さいものから順に設定されている。

図３４は、ステップＳ５０２のデータクリア処理を示すフローチャートである。データクリア処理において、ＣＰＵ５６は、ポインタの指すアドレスから処理数データを抽出する（ステップＳ５１１）。そして、ポインタの値を１増やす（ステップＳ５１２）。次いで、ポインタの指すアドレスからアドレスデータ（出力ポートのアドレス）を抽出する（ステップＳ５１３）。さらに、ポインタの値を１増やす（ステップＳ５１４）。

そして、ポインタの指すアドレスからクリアデータを抽出し（ステップＳ５１５）、そのデータを、ステップＳ８３で抽出したアドレスに設定する（ステップＳ５１６）。次に、処理数の値を１減算し（ステップＳ５１７）、処理数が０になったらデータクリア処理を終了する（ステップＳ５１８）。処理数が０でない場合には、ステップＳ５１１に戻る。

クリアデータテーブルを用いるようにしても、クリア信号出力処理を迅速に行うことができ、遊技機への電力供給停止時に保存した制御状態と実際の制御状態との間の矛盾発生をより効果的に防止できる。そして、クリアデータテーブルを用いる場合には、テーブルにおいて、アドレスデータとクリアデータとをアドレス順に並べなくてもよく、テーブル構成の自由度が増す。例えば、試験信号などを用いる遊技機において試験信号をクリアしないようにしたい場合に、試験信号に関する出力ポートに関するデータをテーブルから除外することによって、容易に試験信号のクリア処理を除外することができる。また、出力ポートの増減や変更があったような場合に、テーブルの内容を変更するだけでよく、プログラム変更の必要はない。

図３５は、払出検出手段からの検出信号の入力処理が実行される様子の一例を示すタイミング図である。この実施の形態では、電源断信号は、主基板３１および払出制御基板３７に入力され、主基板３１のＣＰＵ５６および払出制御用ＣＰＵ３７１のＮＭＩ端子に入力される。主基板３１のＣＰＵ５６は、マスク不能割込処理によって、上述した電力供給停止時処理を実行する。

図３５に示すように、電源断信号がオン（この例ではハイレベルからローレベルに変化）するあたりで賞球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される所定期間内で賞球カウントスイッチ３０１Ａがオンする。従って、電源断信号がオンするあたりで実行された球払出についても、電力供給停止時処理が実行される際に、総賞球数バッファに反映することができる。

ＶSLの電圧値がさらに低下して所定値（この例では＋９Ｖ）にまで低下すると、図９に示されたように主基板３１搭載されているリセットＩＣ６５１の出力がローレベルになり、ＣＰＵ５６がシステムリセット状態になる。なお、ＣＰＵ５６は、システムリセット状態とされる前に、電力供給停止時処理を完了している。

ＶSLの電圧値がさらに低下してＶcc（各種回路を駆動するための＋５Ｖ）を生成することが可能な電圧を下回ると、各基板において各回路が動作できない状態となる。しかし、主基板３１では、電力供給停止時処理が実行され、ＣＰＵ５６がシステムリセット状態とされている。

なお、後述するように、払出制御基板３７における払出制御用ＣＰＵ３７１も、同様に電力供給停止時処理を行った後にシステムリセット状態になる。

上記の実施の形態のパチンコ遊技機１は、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。

図３６は、第３種パチンコ遊技機の遊技領域７の一例を示す説明図である。この例では、始動入賞口３０Ａに入賞があると可変表示部９において、図柄の可変表示が開始される。そして、図柄の停止図柄が所定の図柄の組み合わせになると、権利発生用電動役物３０Ｂが所定期間開放して入賞しやすい状態になる。その状態で、権利発生用電動役物３０Ｂへの入賞により権利が発生すると、モータ等で駆動されるロータ３０Ｃに入った遊技球が大入賞口３０Ｄの始動口スイッチに導かれ、その始動口スイッチで検出されると大入賞口３０Ｄが開放される。なお、始動入賞口３０Ａ、権利発生用電動役物３０Ｂ、ロータ３０Ｃおよび大入賞口３０Ｄに入賞した遊技球を検出するそれぞれのスイッチが設けられている。

このような第３種パチンコ遊技機において、停電等の発生に応じて制御状態を保存するように構成した場合にも、例えば電源断信号に応じて起動される処理で、まず、出力ポートのクリア処理でロータ３０Ｃを駆動するモータ等を停止する。そして、ロータ３０Ｃによって始動口スイッチ（ロータ３０Ｃに入った遊技球を検出するスイッチ）に導かれた遊技球は、電源が断することが検出された後でも所定期間スイッチ検出処理が実行されるので、始動口スイッチで検出可能である。従って、電源が復旧したときに、大入賞口３０Ｄの作動条件が成立することが保証される。この場合、所定期間は、ロータ３０Ｃの遊技球を保持する部位から始動口スイッチまで遊技球が移動するまでの時間以上の期間である。また、権利発生用電動役物３０Ｂに設けられているスイッチについても、電源が断することが検出された後でも所定期間検出処理が実行されることによって、不当な権利消滅を防止することができる。

なお、電源断信号の発生に応じて起動される処理におけるスイッチ検出処理において全てのスイッチの検出を行う場合には、図１８に示されたスイッチ処理を、所定期間中に呼び出すようにしてもよい。そして、そのように構成した場合には、スイッチタイマ値がオン判定値に達した場合の処理も行う。例えば、入賞球スイッチのスイッチタイマ値がオン判定値に達したら賞球個数を設定するための処理を行ったり（１５個カウンタのインクリメント等）、Ｖ入賞スイッチ２２のスイッチタイマ値がオン判定値に達したらＶ入賞があった旨のフラグを設定する等の処理を行う。

以下、遊技状態復旧処理について説明する。
図３７は、図１４のステップＳ９に示された遊技状態復旧処理の一例を示すフローチャートである。この例では、ＣＰＵ５６は、バックアップＲＡＭに保存されていた値を各レジスタに復元する（ステップＳ９１）。そして、バックアップＲＡＭに保存されていたデータにもとづいて停電時の遊技状態を確認して復帰させる。すなわち、バックアップＲＡＭに保存されていたデータにもとづいて、ソレノイド回路５９を介してソレノイド１６やソレノイド２１を駆動し、始動入賞口１４や開閉板２０の開閉状態の復旧を行う（ステップＳ９２，Ｓ９３）。また、電源断中でも保存されていた特別図柄プロセスフラグおよび普通図柄プロセスフラグの値に応じて、電源断時の特別図柄プロセス処理の進行状況および普通図柄プロセス処理の進行状況に対応した制御コマンドを、図柄制御基板８０、ランプ制御基板３５および音声制御基板７０に送出する（ステップＳ９４）。

以上のように、遊技状態復旧処理では、復元された内部状態に応じて、各種電気部品の状態復元が行われるとともに、図柄制御基板８０、ランプ制御基板３５および音声制御基板７０に対して、制御状態を電源断時の状態に戻すための制御コマンド（電源断時の制御状態を生じさせるための制御コマンド）が送出される。そのような制御コマンドは、一般に、電源断前に最後に送出された１つまたは複数の制御コマンドである。

遊技状態を電源断時の状態に復帰させると、この実施の形態では、ＣＰＵ５６は、前回の電源断時の割込許可／禁止状態を復帰させるため、バックアップＲＡＭに保存されていたパリティフラグの値を確認する（ステップＳ９５）。パリティフラグがオフ状態であれば、割込許可設定を行う（ステップＳ９６）。しかし、パリティフラグがオン状態であれば、そのまま（ステップＳ１で設定された割込禁止状態のまま）遊技状態復旧処理を終了する。パリティフラグがオン状態であるということは、図２９におけるステップＳ４５２に示されたように、前回の電源断時に割込禁止状態であったことを意味する。従って、パリティフラグがオン状態である場合には、割込許可はなされない。

次に、遊技制御手段以外の電気部品制御手段においてデータ保存処理および復旧処理が行われる場合の例として、払出制御手段においてデータ保存や復旧が行われる場合について説明する。

図３８は、払出制御用ＣＰＵ３７１周りの一構成例を示すブロック図である。図３８に示すように、電源基板９１０の電源監視回路（電源監視手段）からの電源断信号が、バッファ回路９６０を介して払出制御用ＣＰＵ３７１のマスク不能割込端子（ＸＮＭＩ端子）に接続されている。従って、払出制御用ＣＰＵ３７１は、マスク不能割込処理によって電源断の発生を確認することができる。

払出制御用ＣＰＵ３７１のＣＬＫ／ＴＲＧ２端子には、主基板３１からのＩＮＴ信号が接続されている。ＣＬＫ／ＴＲＧ２端子にクロック信号が入力されると、払出制御用ＣＰＵ３７１に内蔵されているタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値がダウンカウントされる。そして、レジスタ値が０になると割込が発生する。従って、タイマカウンタレジスタＣＬＫ／ＴＲＧ２の初期値を「１」に設定しておけば、ＩＮＴ信号の入力に応じて割込が発生することになる。

払出制御基板３７には、システムリセット回路９７５も搭載されているが、この実施の形態では、システムリセット回路９７５におけるリセットＩＣ９７６は、電源投入時に、外付けのコンデンサに容量で決まる所定時間だけ出力をローレベルとし、所定時間が経過すると出力をハイレベルにする。また、リセットＩＣ９７６は、ＶSLの電源電圧を監視して電圧値が所定値（例えば＋９Ｖ）以下になると出力をローレベルにする。従って、電源断時には、リセットＩＣ９７６からの信号がローレベルになることによって払出制御用ＣＰＵ３７１がシステムリセットされる。

リセットＩＣ９７６が電源断を検知するための所定値は、通常時の電圧より低いが、払出制御用ＣＰＵ３７１が暫くの間動作しうる程度の電圧である。また、リセットＩＣ９７６が、払出制御用ＣＰＵ３７１が必要とする電圧（この例では＋５Ｖ）よりも高い電圧を監視するように構成されているので、払出制御用ＣＰＵ３７１が必要とする電圧に対して監視範囲を広げることができる。従って、より精密な監視を行うことができる。

＋５Ｖ電源から電力が供給されていない間、払出制御用ＣＰＵ３７１の内蔵ＲＡＭの少なくとも一部は、電源基板から供給されるバックアップ電源がバックアップ端子に接続されることによってバックアップされ、遊技機に対する電源が断しても内容は保存される。そして、＋５Ｖ電源が復旧すると、システムリセット回路９７５からリセット信号が発せられるので、払出制御用ＣＰＵ３７１は、通常の動作状態に復帰する。そのとき、必要なデータがバックアップされているので、停電等からの復旧時には停電発生時の払出制御状態に復帰することができる。

なお、図３８に示された構成では、システムリセット回路９７５は、電源投入時に、コンデンサの容量で決まる期間のローレベルを出力し、その後ハイレベルを出力する。すなわち、リセット解除タイミングは１回だけである。しかし、図９に示された主基板３１の場合と同様に、複数回のリセット解除タイミングが発生するような回路構成を用いてもよい。

図３９は、この実施の形態における出力ポートの割り当てを示す説明図である。図３９に示すように、出力ポートＣ（アドレス００Ｈ）は、払出モータ２８９に出力される駆動信号の出力ポートである。また、出力ポートＤ（アドレス０１Ｈ）は、７セグメントＬＥＤであるエラー表示ＬＥＤ３７４に出力される表示制御信号の出力ポートである。そして、出力ポートＥ（アドレス０２Ｈ）は、振分ソレノイド３１０に出力される駆動信号、およびカードユニット５０に対するＥＸＳ信号とＰＲＤＹ信号とを出力するための出力ポートである。

図４０は、この実施の形態における入力ポートのビット割り当てを示す説明図である。図４０に示すように、入力ポートＡ（アドレス０６Ｈ）は、主基板３１から送出された払出制御コマンドの８ビットの払出制御信号を取り込むための入力ポートである。また、入力ポートＢ（アドレス０７Ｈ）のビット０〜２には、それぞれ、賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂ、モータ位置センサの検出信号入力される。ビット３〜５には、カードユニット５０からのＢＲＤＹ信号、ＢＲＱ信号およびＶＬ信号が入力される。

図４１は、払出制御用ＣＰＵ３７１のメイン処理を示すフローチャートである。メイン処理では、払出制御用ＣＰＵ３７１は、まず、必要な初期設定を行う。すなわち、払出制御用ＣＰＵ３７１は、まず、割込禁止に設定する（ステップＳ７０１）。次に、割込モードを割込モード２に設定し（ステップＳ７０２）、スタックポインタにスタックポインタ指定アドレスを設定する（ステップＳ７０３）。また、払出制御用ＣＰＵ３７１は、内蔵デバイスレジスタの初期化を行い（ステップＳ７０４）、ＣＴＣおよびＰＩＯの初期化（ステップＳ７０５）を行った後に、ＲＡＭをアクセス可能状態に設定する（ステップＳ７０６）。

この実施の形態では、内蔵ＣＴＣのうちの一つのチャネルがタイマモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをタイマモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。そして、そのチャネルによる割込がタイマ割込として用いられる。タイマ割込を例えば２ｍｓ毎に発生させたい場合は、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。

なお、タイマモードに設定されたチャネル（この実施の形態ではチャネル３）に設定される割込ベクタは、タイマ割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでタイマ割込処理の先頭番地が特定される。タイマ割込処理ではタイマ割込フラグがセットされ、メイン処理でタイマ割込フラグがセットされていることが検知されると、払出制御処理が実行される。すなわち、タイマ割込処理では、電気部品制御処理の一例である払出制御処理を実行するための設定がなされる。

また、内蔵ＣＴＣのうちの他の一つのチャネル（この実施の形態ではチャネル２）が、遊技制御手段からの払出制御コマンド受信のための割込発生用のチャネルとして用いられ、そのチャネルがカウンタモードで使用される。従って、ステップＳ７０４の内蔵デバイスレジスタの設定処理およびステップＳ７０５の処理において、使用するチャネルをカウンタモードに設定するためのレジスタ設定、割込発生を許可するためのレジスタ設定および割込ベクタを設定するためのレジスタ設定が行われる。

カウンタモードに設定されたチャネル（チャネル２）に設定される割込ベクタは、後述するコマンド受信割込処理の先頭番地に相当するものである。具体的は、Ｉレジスタに設定された値と割込ベクタとでコマンド受信割込処理の先頭番地が特定される。

この実施の形態では、払出制御用ＣＰＵ３７１でも割込モード２が設定される。従って、内蔵ＣＴＣのカウントアップにもとづく割込処理を使用することができる。また、ＣＴＣが送出した割込ベクタに応じた割込処理開始番地を設定することができる。

ＣＴＣのチャネル２（ＣＨ２）のカウントアップにもとづく割込は、上述したタイマカウンタレジスタＣＬＫ／ＴＲＧ２の値が「０」になったときに発生する割込である。従って、例えばステップＳ７０５において、特定レジスタとしてのタイマカウンタレジスタＣＬＫ／ＴＲＧ２に初期値「１」が設定される。また、ＣＴＣのチャネル３（ＣＨ３）のカウントアップにもとづく割込は、ＣＰＵの内部クロック（システムクロック）をカウントダウンしてレジスタ値が「０」になったら発生する割込であり、後述する２ｍｓタイマ割込として用いられる。具体的には、ＣＨ３のレジスタ値はシステムクロックの１／２５６周期で減算される。ステップＳ７０５において、ＣＨ３のレジスタには、初期値として２ｍｓに相当する値が設定される。

ＣＴＣのＣＨ２のカウントアップにもとづく割込は、ＣＨ３のカウントアップにもとづく割込よりも優先順位が高い。従って、同時にカウントアップが生じた場合に、ＣＨ２のカウントアップにもとづく割込、すなわち、コマンド受信割込処理の実行契機となる割込の方が優先される。

そして、払出制御用ＣＰＵ３７１は、払出制御用のバックアップＲＡＭ領域にバックアップデータが存在しているか否かの確認を行う（ステップＳ７０７）。すなわち、例えば、主基板３１のＣＰＵ５６の処理と同様に、電源断時にセットされるバックアップフラグがセット状態になっているか否かによって、バックアップデータが存在しているか否か確認する。バックアップフラグがセット状態になっている場合には、バックアップデータありと判断する。

バックアップありを確認したら、払出制御用ＣＰＵ３７１は、バックアップＲＡＭ領域のデータチェック（この例ではパリティチェック）を行う。不測の電源断が生じた後に復旧した場合には、バックアップＲＡＭ領域のデータは保存されていたはずであるから、チェック結果は正常になる。チェック結果が正常でない場合には、内部状態を電源断時の状態に戻すことができないので、停電復旧時でない電源投入時に実行される初期化処理を実行する。

チェック結果が正常であれば（ステップＳ７０８）、払出制御用ＣＰＵ３７１は、内部状態を電源断時の状態に戻すための払出状態復旧処理を行う（ステップＳ７０９）。そして、バックアップＲＡＭ領域に保存されていたＰＣ（プログラムカウンタ）の指すアドレスに復帰する。

初期化処理では、払出制御用ＣＰＵ３７１は、まず、ＲＡＭクリア処理を行う（ステップＳ７１１）。そして、２ｍｓ毎に定期的にタイマ割込がかかるように払出制御用ＣＰＵ３７１に設けられているＣＴＣのレジスタの設定が行われる（ステップＳ７１２）。すなわち、初期値として２ｍｓに相当する値が所定のレジスタ（時間定数レジスタ）に設定される。そして、初期設定処理のステップＳ７０１において割込禁止とされているので、初期化処理を終える前に割込が許可される（ステップＳ７１３）。

この実施の形態では、払出制御用ＣＰＵ３７１の内蔵ＣＴＣが繰り返しタイマ割込を発生するように設定される。この実施の形態では、繰り返し周期は２ｍｓに設定される。そして、タイマ割込が発生すると、図４２に示すように、払出制御用ＣＰＵ３７１は、例えばタイマ割込が発生したことを示すタイマ割込フラグをセットする（ステップＳ７２１）。なお、図４２には割込を許可することも明示されているが（ステップＳ７２０）、２ｍｓタイマ割込処理では、最初に割込許可状態に設定される。すなわち、２ｍｓタイマ割込処理中には割込許可状態になってので、ＩＮＴ信号の入力にもとづく払出制御コマンド受信処理を優先して実行することができる。

払出制御用ＣＰＵ３７１は、ステップＳ７２４において、タイマ割込フラグがセットされたことを検出するとステップＳ７５１以降の払出制御処理を実行する。以上の制御によって、この実施の形態では、払出制御処理は２ｍｓ毎に起動されることになる。なお、この実施の形態では、タイマ割込処理ではフラグセットのみがなされ、払出制御処理はメイン処理において実行されるが、タイマ割込処理で払出制御処理を実行してもよい。

払出制御処理において、払出制御用ＣＰＵ３７１は、まず、中継基板７２を介して入力ポート３７２ｂに入力される賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂがオンしたか否かを判定する（スイッチ処理：ステップＳ７５１）。

次に、払出制御用ＣＰＵ３７１は、センサ（例えば、払出モータ２８９の回転数を検出するモータ位置センサ）からの信号入力状態を確認してセンサの状態を判定する等の処理を行う（入力判定処理：ステップＳ７５２）。払出制御用ＣＰＵ３７１は、さらに、受信した払出制御コマンドを解析し、解析結果に応じた処理を実行する（コマンド解析実行処理：ステップＳ７５３）。

次いで、払出制御用ＣＰＵ３７１は、主基板３１から払出停止指示コマンドを受信していたら払出停止状態に設定し、払出開始指示コマンドを受信していたら払出停止状態の解除を行う（ステップＳ７５４）。また、プリペイドカードユニット制御処理を行う（ステップＳ７５５）。

次いで、払出制御用ＣＰＵ３７１は、球貸し要求に応じて貸し球を払い出す制御を行う（ステップＳ７５６）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を球貸し側に設定する。

さらに、払出制御用ＣＰＵ３７１は、総合個数記憶に格納された個数の賞球を払い出す賞球制御処理を行う（ステップＳ７５７）。このとき、払出制御用ＣＰＵ３７１は、振分ソレノイド３１０によって球振分部材３１１を賞球側に設定する。そして、出力ポート３７２ｃおよび中継基板７２を介して球払出装置９７の払出機構部分における払出モータ２８９に対して駆動信号を出力し、所定の回転数分払出モータ２８９を回転させる払出モータ制御処理を行う（ステップＳ７５８）。

なお、この実施の形態では、払出モータ２８９としてステッピングモータが用いられ、それらを制御するために１−２相励磁方式が用いられる。従って、具体的には、払出モータ制御処理において、８種類の励磁パターンデータが繰り返し払出モータ２８９に出力される。また、この実施の形態では、各励磁パターンデータが４ｍｓずつ出力される。

次いで、エラー検出処理が行われ、その結果に応じてエラー表示ＬＥＤ３７４に所定の表示を行う（エラー処理：ステップＳ７５９）。

なお、出力ポートＣは、払出制御処理における払出モータ制御処理（ステップＳ７５８）でアクセスされる。また、出力ポートＤは、払出制御処理におけるエラー処理（ステップＳ７５９）でアクセスされる。そして、出力ポートＥは、払出制御処理における球貸し制御処理（ステップＳ７５６）および賞球制御処理（ステップＳ７５７）でアクセスされる。

図４３は、払出制御用ＣＰＵ３７１が内蔵するＲＡＭの使用例を示す説明図である。この例では、バックアップＲＡＭ領域に、総合個数記憶（例えば２バイト）と貸し球個数記憶とがそれぞれ形成されている。総合個数記憶は、主基板３１の側から指示された賞球払出個数の総数を記憶するものである。貸し球個数記憶は、未払出の球貸し個数を記憶するものである。

そして、払出制御用ＣＰＵ３７１は、例えば、賞球制御処理（ステップＳ７５７）において、遊技制御手段から賞球個数を示す払出制御コマンドを受信すると、指示された個数分だけ総合個数記憶に内容を増加する。また、球貸し制御処理（ステップＳ７５６）において、カードユニット５０から球貸し要求の信号を受信する毎に１単位（例えば２５個）の個数分だけ貸し球個数記憶に内容を増加する。さらに、払出制御用ＣＰＵ３７１は、賞球制御処理において賞球カウントスイッチ３０１Ａが１個の賞球払出を検出すると総合個数記憶の値を１減らし、球貸し制御処理において球貸しカウントスイッチ３０１Ｂが１個の貸し球払出を検出すると貸し球個数記憶の値を１減らす。

従って、未払出の賞球個数と貸し球個数とが、所定期間はその内容を保持可能なバックアップＲＡＭ領域に記憶されることになる。よって、停電等の不測の電源断が生じても、所定期間内に電源復旧すれば、バックアップＲＡＭ領域に記憶される賞球処理および球貸し処理を続行できる。従って、遊技者に与えられる不利益を低減することができる。

図４４〜図４６は、電源基板９１０からの電源断信号に応じて実行されるマスク不能割込処理の処理例を示すフローチャートである。この例では、ＮＭＩに応じて電力供給停止時処理が実行されるが、電源断信号を払出制御用ＣＰＵ３７１のマスク可能端子に接続し、マスク可能割込処理によって電力供給停止時処理を実行してもよい。また、電源断信号を入力ポートに入力し、入力ポートのチェック結果に応じて電力供給停止時処理を実行してもよい。

マスク不能割込処理において、払出制御用ＣＰＵ３７１は、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０８）。なお、電源復旧時には、退避された内容にもとづいてレジスタ内容が復元され、パリティフラグの内容に応じて、割込許可状態／禁止状態の内部設定がなされる。

次いで、払出モータ２８９に出力される駆動信号をオフ状態にする（ステップＳ７６１）。よって、球払出装置９７の駆動は停止する。その後、この実施の形態では、所定期間、払出検出手段としての賞球カウントスイッチ３０１Ａ（賞遊技媒体検出手段に相当）および球貸しカウントスイッチ３０１Ｂ（貸出遊技媒体検出手段に相当）の検出信号をチェックする。そして、賞球カウントスイッチ３０１Ａがオンしたら総合個数記憶の内容を１減らす。また、球貸しカウントスイッチ３０１Ｂがオンしたら貸し球個数記憶の内容を１減らす。

なお、この実施の形態では、所定期間を計測するために、所定期間計測用カウンタが用いられる。所定期間計測用カウンタの値は、初期値ｍから、以下に説明するスイッチ検出処理のループ（Ｓ７６３から始まってＳ７６３に戻るループ）が１回実行される毎に−１され、その値が０になると、所定期間が終了したとする。検出処理のループでは、例外はあるがほぼ一定の処理が行われるので、ループの１周に要する時間のｍ倍の時間が、ほぼ所定期間に相当する。

所定期間を計測するために、払出制御用ＣＰＵ３７１の内蔵タイマを用いてもよい。すなわち、スイッチ検出処理開始時に、内蔵タイマに所定値（所定期間に相当）を設定しておく。そして、スイッチ検出処理のループが１回実行される毎に、内蔵タイマのカウント値をチェックする。そして、カウント値が０になったら、所定期間が終了したとする。内蔵タイマの値が０になったことを検出するために内蔵タイマによる割込を用いることもできるが、この段階では制御内容（ＲＡＭに格納されている各値など）を変化させないように、割込を用いず、内蔵タイマのカウント値を読み出してチェックするようなプログラム構成の方が好ましい。また、所定期間は、遊技球が、球払出装置９７から落下した時点から、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂに到達するまでの時間以上に設定される。

少なくとも、スイッチ検出処理が実行される所定期間では、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが遊技球を検出できる状態でなければならない。そこで、この実施の形態では、図８に示されたように、電源基板９１０におけるコンバータＩＣ９２２の入力側に比較的大容量の補助駆動電源としてのコンデンサ９２３が接続されている。よって、遊技機に対する電力供給停止時にも、ある程度の期間は＋１２Ｖ電源電圧がスイッチ駆動可能な範囲に維持され、賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂが動作可能になる。その期間が、上記の所定期間以上になるように、コンデンサの容量が決定される。

なお、入力ポートおよび払出制御用ＣＰＵ３７１も、コンバータＩＣ９２２で作成される＋５Ｖ電源で駆動されるので、電力供給停止時にも、比較的長い期間動作可能になっている。

さらに、この実施の形態では、賞球路と貸し球路とを切り換えるために振分ソレノイド３１０が用いられている。よって、図８に示されたコンデンサ９２３の容量は、少なくとも上記の所定期間の間、振分ソレノイド３１０も駆動できるような容量になっている。なお、コンデンサ９２３は、ＶSLの電源ラインと並列接続されているが、電源断信号に応じて遊技制御手段が他のソレノイド（大入賞口開閉用等）の駆動信号をオフ状態にしているので、電源断信号発生後では、コンデンサ９２３は、各ソレノイドのうちでは振分ソレノイド３１０のみを駆動できればよい。

なお、この実施の形態で用いられているコンデンサ９２３は補助駆動電源の一つの例であるが、補助駆動電源として他のものを用いてもよい。少なくとも、上記の所定期間の間は、賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂ、振分ソレノイド３１０および払出制御用ＣＰＵ３７１等の払出制御手段を駆動できるものであれば、他の態様の補助駆動電源を用いることができる。

払出検出手段からの検出信号の入力処理（スイッチ検出処理）では、払出制御用ＣＰＵ３７１は、まず、所定期間計測用カウンタに、所定期間に対応した値ｍを設定する（ステップＳ７６２）。そして、払出制御用ＣＰＵ３７１は、所定期間計測用カウンタの値を−１し（ステップＳ７６３）、所定期間計測用カウンタの値を確認する（ステップＳ７６４）。その値が０であれば、スイッチ検出処理を終了し、制御状態を保存するための処理である電力供給停止時処理に移行する。

所定期間計測用カウンタの値が０になっていなければ、賞球カウントスイッチオン中であるか否か確認する（ステップＳ７６５）。オン中であれば、検出期間用カウンタの値を１減らした後（ステップＳ７６６）、検出期間用カウンタの値が０になったか否か確認する（ステップＳ７６７）。０になっていれば、入力ポートを介して賞球カウントスイッチ３０１Ａの検出信号を確認し（ステップＳ７６８）、オン状態を示していれば、賞球カウントスイッチ３０１Ａが確実にオンしたとして、総合個数記憶の値を１減らす（ステップＳ７６９）。

ステップＳ７６５で、賞球カウントスイッチオン中でないことを確認したら、入力ポートを介して賞球カウントスイッチ３０１Ａの検出信号を確認し（ステップＳ７７０）、オン状態を示していれば、賞球カウントスイッチＯＮ中フラグをセットするとともに（ステップＳ７７１）、検出期間用カウンタに初期値ｎをセットする（ステップＳ７７２）。

以上の処理によって、所定期間内に賞球カウントスイッチ３０１Ａがオンしたら、総合個数記憶の値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総合個数記憶が−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、一度賞球カウントスイッチ３０１Ａのオンが検出された後、所定時間（Ｓ７６３からＳ７６７に至りＳ７６３に戻るループにおける処理時間のｎ倍）の経過後にもオンが検出されないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。

なお、通常時のスイッチ処理（図４１におけるステップＳ７５１）でも、誤検出防止用のタイマ処理が施されている。よって、そのような通常時のスイッチ処理をコールするようにしてもよい。また、ここでは、検出期間用カウンタを用いたタイマ処理が行われたが、所定期間の計測の場合にＣＰＵ内蔵タイマを用いてもよいのと同様、ＣＰＵ内蔵タイマを用いてスイッチ検出処理におけるタイマ処理を実現してもよい。

賞球カウントスイッチオン中でなく、かつ、賞球カウントスイッチ３０１Ａのオン状態が検出できない場合には、球貸しカウントスイッチ３０１Ｂについてスイッチ検出処理を行う。すなわち、払出制御用ＣＰＵ３７１は、球貸しカウントスイッチオン中であるか否か確認する（ステップＳ７７５）。オン中であれば、検出期間用カウンタの値を１減らした後（ステップＳ７７６）、検出期間用カウンタの値が０になったか否か確認する（ステップＳ７７７）。０になっていれば、入力ポートを介して球貸しカウントスイッチ３０１Ｂの検出信号を確認し（ステップＳ７７８）、オン状態を示していれば、球貸しカウントスイッチ３０１Ｂが確実にオンしたとして、貸し球個数記憶の値を１減らす（ステップＳ７７９）。

ステップＳ７７５で、球貸しカウントスイッチオン中でないことを確認したら、入力ポートを介して球貸しカウントスイッチ３０１Ｂの検出信号を確認し（ステップＳ７８０）、オン状態を示していれば、球貸しカウントスイッチＯＮ中フラグをセットするとともに（ステップＳ７８１）、検出期間用カウンタに初期値ｎをセットする（ステップＳ７８２）。

以上の処理によって、所定期間内に球貸しカウントスイッチ３０１Ｂがオンしたら、貸し球個数記憶の値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した貸し球について、必ず貸し球個数記憶が−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記のスイッチ検出処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、球貸しカウントスイッチ３０１Ｂのオンが所定時間以上継続しないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。

所定期間が経過すると（ステップＳ７６４）、払出制御用ＣＰＵ３７１は、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ８０９）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアクセスができなくなる。

さらに、払出制御用ＣＰＵ３７１は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ８２１）、処理数（この例では「３」）を別のレジスタにセットする（ステップＳ８２２）。また、出力ポートＣのアドレス（この例では「００Ｈ」）をＩＯポインタに設定する（ステップＳ８２３）。ＩＯポインタとして、さらに別のレジスタが用いられる。

そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ８２４）、ＩＯポインタの値を１増やし（ステップＳ８２５）、処理数の値を１減算する（ステップＳ８２７）。ステップＳ８２４〜Ｓ８２６の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポートＣ〜Ｅ（図３９参照）にクリアデータが設定される。図３９に示すように、この例では、「１」がオン状態であり、クリアデータである「００」が各出力ポートにセットされるので、全ての出力ポートがオフ状態になる。

従って、遊技状態を保存するための処理（この例では、チェックサムの生成およびＲＡＭアクセス防止）が実行された後、各出力ポートは直ちにオフ状態になる。なお、この実施の形態では、払出制御処理において用いられるデータが格納されるＲＡＭ領域は全て電源バックアップされている。従って、その内容が正しく保存されているか否かを示すチェックサムの生成処理、およびその内容を書き換えないようにするためのＲＡＭアクセス防止処理が、払出制御状態を保存するための処理に相当する。

以上のように、この実施の形態では、停電等の発生に応じて電源断信号が出力されたら、まず、球払出装置９７の駆動を停止した後、所定期間、払出検出手段からの検出信号の入力処理が実行され、その後、払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップＲＡＭの保存内容に反映される。

すなわち、この実施の形態では、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、制御の矛盾等を生じさせないようにすることができる。

なお、振分ソレノイド３１０の出力ポート以外の出力ポートのクリア処理を、スイッチ検出処理の実行前（ステップＳ７６１の前）に行ってもよい。電力供給停止時処理の実行中では、払出制御用ＣＰＵ３７１やスイッチ類はコンデンサの充電電力等で駆動されることになる。出力ポートのクリア処理をスイッチ検出処理の実行前に行った場合には、コンデンサの充電電力等を電力供給停止時処理のために効率的に使用することができる。

出力ポートに対するクリア処理が完了すると、払出制御用ＣＰＵ３７１は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。

なお、ここでは、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂの検出信号がオン状態を示したらタイマ（検出期間用カウンタ）をセットし、タイマがタイムアップしたときにも検出信号がオン状態を示していたら、スイッチが確実にオンしたと判定したが、主基板３１のＣＰＵ５６と同様に、２ｍｓのタイマ（２ｍｓ計測用カウンタ）がタイムアップする毎に検出信号の判定を行うように構成してもよい。

また、この実施の形態でも、電源断信号に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、バックアップフラグの設定とチェックサムの算出の処理の前にレジスタ保存処理を行うことができる。

図４７は、本発明の他の実施の形態における払出制御手段のクリアデータテーブルを用いたマスク不能割込処理の一部を示すフローチャートである。図４７に示すフローチャートは、図４４〜図４６に示されたステップＳ８０１〜Ｓ８２０の処理に続いて実行される。すなわち、この実施の形態では、ＲＡＭアクセス禁止状態に設定された後（ステップＳ８２０）、クリアデータテーブルの先頭アドレスがポインタにセットされ（ステップＳ８３１）、次いで、データクリア処理が実行された後に（ステップＳ８３２）、システムリセットを待つ待機状態に入る。なお、ポインタとして所定のレジスタが用いられる。

図４８は、クリアデータテーブルの一構成例を示す説明図である。図４８に示す例では、クリアデータテーブルには、順に、処理数データ（この例では「３」）、出力ポートＣのアドレス（アドレス００Ｈ）、出力ポートＣに設定されるべきクリアデータ、・・・、出力ポートＥのアドレス（アドレス０２Ｈ）、出力ポートＥに設定されるべきクリアデータが設定されている。出力ポートのアドレスとクリアデータとは、出力ポートのアドレスが小さいものから順に設定されている。

図４９は、ステップＳ８３２のデータクリア処理を示すフローチャートである。データクリア処理において、払出制御用ＣＰＵ３７１は、ポインタの指すアドレスから処理数データを抽出する（ステップＳ８４１）。そして、ポインタの値を１増やす（ステップＳ８４２）。次いで、ポインタの指すアドレスからアドレスデータ（出力ポートのアドレス）を抽出する（ステップＳ８４３）。さらに、ポインタの値を１増やす（ステップＳ８４４）。

そして、ポインタの指すアドレスからクリアデータを抽出し（ステップＳ８４５）、そのデータを、ステップＳ８４３で抽出したアドレスに設定する（ステップＳ８４６）。次に、処理数の値を１減算し（ステップＳ８４７）、処理数が０になったらデータクリア処理を終了する（ステップＳ８４８）。処理数が０でない場合には、ステップＳ８４１に戻る。

クリアデータテーブルを用いるようにしても、クリア信号出力処理を迅速に行うことができ、遊技機への電力供給停止時に保存した制御状態と実際の制御状態との間の矛盾発生をより効果的に防止できる。そして、クリアデータテーブルを用いる場合には、テーブルにおいて、アドレスデータとクリアデータとをアドレス順に並べなくてもよく、テーブル構成の自由度が増す。また、出力ポートの増減や変更があったような場合に、テーブルの内容を変更するだけでよく、プログラム変更の必要はない。

なお、クリアデータが全ての出力ポートについて００Ｈである場合には、クリアデータテーブルにクリアデータを含めなくてもよい。その場合には、図４９に示されたデータクリア処理におけるＳ８４４，Ｓ８４５の処理は不要であり、ステップＳ８４６において、アドレスデータが指すアドレスにクリアデータ００Ｈが設定される。

この実施の形態では、未払出の賞球および貸し球の総数が保存されるが、払出回数（例えば１回について２５個）を記憶するというような他の保存方式を用いている場合であっても、電源断信号に応じて、所定期間は払出検出手段からの検出信号の入力処理が実行されるように構成されている場合には、保存される制御状態に矛盾が生じてしまうことが防止される。

上記の実施の形態では、球払出装置９７が賞球も貸し球も払い出し、振分ソレノイド３１０で駆動される振分部材３１１によって、賞球流下経路と貸し球流下経路とが切り換えられた。しかし、賞球払出球を行う払出装置と球貸しを行う払出装置とを別個に設けてもよい。

例えば、図５０に示すように、賞球払出装置９７Ａと貸し球払出装置９７Ｃとが別個に設けられる。賞球払出装置９７Ａは、上記の実施の場合と同様に払出モータ２８９によって駆動される。賞球払出装置９７Ａの側において、払出球通路１８６ａ，１８６ｂの上流側には、球切れスイッチ１８７ａ，１８７ｂが設置されている。球切れスイッチ１８７ａ，１８７ｂは、払出球通路１８６ａ，１８６ｂに２７〜２８個程度の遊技球が存在することを検出できるような位置に係止片１８８Ａ，１８８Ｂによって係止されている。通路体１８４Ａの中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。通路体１８４Ａは中間ベースユニットに固定されるが、中間ベースユニットに設けられている係止突片１８５Ａによって通路体１８４Ａの位置合わせを行えるようになっている。

通路体１８４Ａの下方には、賞球払出装置９７Ａに遊技球を供給するとともに故障時等には賞球払出装置９７Ａへの遊技球の供給を停止する球止め装置１９０Ａが設けられている。球止め装置１９０Ａの下方に設置される賞球払出装置９７Ａは、直方体状のケース１９８Ａの内部に収納されている。ケース１９８Ａの左右４箇所には突部が設けられている。各突部が中間ベースユニットに設けられている位置決め突片に係った状態で、中間ベースユニットの下部に設けられている弾性係合片にケース１９８Ａの下端がはめ込まれる。賞球払出装置９７Ａの下方には、近接スイッチによる賞球カウントスイッチ３０１Ａが設けられている。

この実施の形態では、貸し球払出装置９７Ｂはソレノイドで駆動される。貸し球払出装置９７Ｂの側において、貸し球経路となる通路体１８４Ｃの下部に貸し球払出装置９７Ｂが固定されている。通路体１８４Ｂは、１列の遊技球を流下させる払出球通路１８６ｃを有する。払出球通路１８６ｃの上流側には、球切れスイッチ１８７ｃが設置されている。球切れスイッチ１８７ｃは、払出球通路１８６ｃ内の遊技球の有無を検出するものであり、球切れスイッチ１８７ｃが遊技球を検出しなくなると貸し球払出装置９７Ｂにおける球貸しソレノイド（図示せず）の駆動を停止して貸し球の払出が不動化される。

通路体１８４Ｃの中央部は、内部を流下する遊技球の球圧を弱めるように、左右に湾曲する形状に形成されている。通路体１８４Ｃは中間ベースユニットに固定されるが、中間ベースユニットに設けられている係止突片１８５Ｃによって通路体１８４Ｃの位置合わせを行うことも可能である。なお、貸し球払出装置９７Ｃは、賞球払出装置９７Ａの横に設置されていても、賞球払出装置９７Ａの下あるいは上に設置されていてもよいし、設置スペースが不足する場合には、賞球払出装置９７Ａに重ねられるように設置されていてもよい。

通路体１８４Ｃの下方には、貸し球払出装置９７Ｃに遊技球を供給するとともに故障時等には貸し球払出装置９７Ｃへの遊技球の供給を停止する球止め装置１９０Ｃが設けられている。球止め装置１９０Ｃの下方に設置される貸し球払出装置９７Ｃは、直方体状のケース１９８Ｃの内部に収納されている。貸し球払出装置９７Ｃの下方には、近接スイッチによる球貸しカウントスイッチ３０１Ｂが設けられている。

図５０に例示するように賞球払出球を行う払出装置と球貸しを行う払出装置とが別個に設けられている場合でも、電源断信号に応じて、図４４〜図４６に示された処理を行って、保存される未払出遊技球数を実際の未払出数と常に一致させることができる。ただし、ステップＳ７６１の処理は、賞球払出球を行う払出装置の駆動を停止するとともに、球貸しを行う払出装置の駆動を停止する処理となる。また、スイッチ検出処理を行う所定期間は、賞球払出球を行う払出装置と賞球カウントスイッチ３０１Ａとの間の距離と、球貸しを行う払出装置と球貸しカウントスイッチ３０１Ｂとの間の距離とが異なっている場合には、長い方の距離に対応した時間に設定される。

以上に説明したように、上記の各実施の形態では、停電等の発生に応じて電源断信号が出力されたら、まず、払出装置の駆動を停止した後、所定期間、払出検出手段からの検出信号の入力処理が実行され、その後、払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も、バックアップＲＡＭの保存内容に反映される。よって、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、保存される制御状態と実際の制御状態との間に矛盾等を生じさせないようにすることができる。

上述した実施の形態では、電源断信号に応じて発生する割込による割込処理（上述した例ではマスク不能割込処理）の開始時に球払出装置の動作を止めるとともに、所定期間、払出検出手段からの検出信号の入力処理を行った。しかし、遊技機への電力供給停止時に、まず、そのことを示す第１の信号を発生し、さらに電圧が低下すると第２の信号を発生するようにしてもよい。そして、第１の信号に応じて球払出装置の動作を止めるとともに払出検出手段からの検出信号の入力処理を行い、第２の信号に応じて、制御状態をバックアップＲＡＭに保存するための処理を行ってもよい。

図５１は、そのような制御を行うための電源基板９１０Ａの一構成例を示すブロック図である。この例では、電源基板９１０Ａには、電源監視用ＩＣ９３２も搭載されている。電源監視用ＩＣ９３２は、ＶSL電源電圧を導入し、ＶSL電源電圧を監視することによって電源断の発生を検出する。具体的には、ＶSL電源電圧が所定値（例えば＋２４Ｖ）以下になったら、電源電圧が低下したとして電圧低下信号（第１の信号）を出力する。そして、電源監視用ＩＣ９０２は、ＶSL電源電圧が所定値（この例では＋２２Ｖ）以下になったら、電源断が生ずるとして電源断信号（第２の信号）を出力する。

第１の信号が発生してから第２の信号が発生するまでの期間は、遊技球が、球払出装置９７（または、賞球払出装置９７Ａ，貸し球払出装置９７Ｃ）から落下した時点から、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂに到達するまでの時間以上に設定される。すなわち、その時間以上になるように、電源監視用ＩＣ９０２，９３２の監視電圧が設定される。電源監視用ＩＣ９３２の出力は、バッファ回路９３９，９４０を経て主基板３１および払出制御基板３７に至る。

主基板３１において、第１の信号である電圧低下信号は、ＣＰＵ５６のマスク可能外部割り込み端子に接続される。また、第２の信号である電源断信号は、上述した実施の形態と同様に、マスク不能割込端子に接続される。すなわち、第２の信号にもとづく割込の優先度は、第１の信号にもとづく割込の優先度よりも高い。

図５２は、第１の信号の発生に応じて生ずる割込にもとづいて起動される割込処理（電圧低下割込処理）の一例を示すフローチャートである。主基板３１のＣＰＵ５６は、ＡＦレジスタ（アキュミュレータとフラグのレジスタ）を所定のバックアップＲＡＭ領域に退避する（ステップＳ４５１）。また、割込フラグをパリティフラグにコピーする（ステップＳ４５２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ４５４〜Ｓ４５８）。

次いで、ＣＰＵ５６は、２ｍｓ計測用カウンタに２ｍｓの時間に相当する初期値ｎを設定する（ステップＳ４６１）。そして、２ｍｓ計測用カウンタの値が０になるまで（ステップＳ４６２）、２ｍｓ計測用カウンタの値を−１する（ステップＳ４６５）。２ｍｓ計測用カウンタの値が０になると、入力ポート１に入力されているデータを入力する（ステップＳ４６４）。次いで、クリアデータ（００）をセットする（ステップＳ４６５）。また、入力ポート１からの入力データを「比較値」として設定する（ステップＳ４６６）。さらに、賞球カウントスイッチ３０１Ａのためのスイッチタイマのアドレスをポインタにセットする（ステップＳ４６７）。

そして、ポインタ（スイッチタイマのアドレスが設定されている）が指すスイッチタイマをロードするとともに（ステップＳ４６８）、比較値を右（上位ビットから下位ビットへの方向）にシフトする（ステップＳ４６９）。比較値には入力ポート１のデータ設定されている。そして、この場合には、賞球カウントスイッチ３０１Ａの検出信号がキャリーフラグに押し出される。

キャリーフラグの値が「１」であれば（ステップＳ４７０）、すなわち賞球カウントスイッチ３０１Ａの検出信号がオン状態であれば、スイッチタイマの値を１加算する（ステップＳ４７１）。キャリーフラグの値が「０」であれば、すなわち賞球カウントスイッチ３０１Ａの検出信号がオフ状態であれば、スイッチタイマにクリアデータをセットする（ステップＳ４７２）。すなわち、スイッチがオフ状態であれば、スイッチタイマの値が０に戻る。

そして、スイッチタイマの値が２になったときに（ステップＳ４７３）、総賞球数格納バッファの格納値を１減算するとともに（ステップＳ４７４）、賞球情報カウンタの値を＋１する（ステップＳ４７５）。そして、賞球情報カウンタの値が１０以上であれば（ステップＳ４７６）、賞球情報出力カウンタの値を＋１するとともに（ステップＳ４７７）、賞球情報カウンタの値を−１０する（ステップＳ４７８）。そして、ステップＳ４６１に戻る。

ステップＳ４６１〜Ｓ４７８のスイッチ検出処理を行っている間に、電源電圧が低下していくので、第２の信号が発生するはずである。従って、マスク不能割込が発生する。図５４は、マスク不能割込の一例を示すフローチャートである。

マスク不能割込処理において、ＣＰＵ５６は、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ４８１）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、パリティデータを作成する（ステップＳ４８２〜Ｓ４９１）。

そして、ＲＡＭアクセスを禁止した後に（ステップＳ４９２）、全ての出力ポートをオフ状態にする（ステップＳ４９３〜Ｓ４９９）。出力ポートに対するクリア処理が完了すると、ＣＰＵ５６は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。

以上の処理によって、所定期間（第１の信号発生から第２の信号発生までの期間）内に賞球カウントスイッチ３０１Ａがオンしたら、総賞球数バッファの値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総賞球数バッファが−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。なお、既に説明したように、所定期間において、払出検出手段以外の他の検出手段（スイッチ）の検出信号についても入力チェック処理を行ってもよい。

また、出力ポートのクリア処理を、図５２示す電圧低下割込処理におけるスイッチ検出処理の前（ステップＳ４５８の後）に行ってもよい。

なお、この実施の形態では、電圧低下信号（第１の信号）に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、第２の信号に応じて起動される処理において、レジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、第２の信号に応じて起動される処理においてレジスタ保存処理を行うことができる。

図５５は、払出検出手段からの検出信号の入力処理が実行される様子の一例を示すタイミング図である。図５５に示すように、電圧低下信号がオン（この例ではハイレベルからローレベルに変化）するあたりで球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される所定期間（第２の信号が発生する前での期間）内で賞球カウントスイッチ３０１Ａがオンする。従って、電圧低下信号がオンするあたりで実行された球払出についても、総賞球数バッファに反映することができる。

払出制御基板３７においも、第１の信号である電圧低下信号は、払出制御用ＣＰＵ３７１のマスク可能外部割り込み端子に接続される。また、第２の信号である電源断信号は、上述した実施の形態と同様に、マスク不能割込端子に接続される。すなわち、第２の信号にもとづく割込の優先度は、第１の信号にもとづく割込の優先度よりも高い。

図５６は、第１の信号の発生に応じて生ずる割込にもとづいて起動される割込処理（電圧低下割込処理）の一例を示すフローチャートである。払出制御用ＣＰＵ３７１は、まず、ＡＦレジスタを所定のバックアップＲＡＭ領域に退避する（ステップＳ８０１）。また、割込フラグをパリティフラグにコピーする（ステップＳ８０２）。パリティフラグはバックアップＲＡＭ領域に形成されている。また、ＢＣレジスタ、ＤＥレジスタ、ＨＬレジスタ、ＩＸレジスタおよびスタックポインタをバックアップＲＡＭ領域に退避する（ステップＳ８０４〜８０８）。

次いで、払出モータ２８９に出力される駆動信号をオフ状態にする（ステップＳ７６１）。よって、球払出装置９７の駆動は停止する。賞球払出装置９７Ａと貸し球払出装置９７Ｃとが別個に設けられている場合には、双方の駆動を停止する。

そして、賞球カウントスイッチオン中であるか否か確認する（ステップＳ７６５）。オン中であれば、検出期間用カウンタの値を１減らした後（ステップＳ７６６）、検出期間用カウンタの値が０になったか否か確認する（ステップＳ７６７）。０になっていれば、入力ポートを介して賞球カウントスイッチ３０１Ａの検出信号を確認し（ステップＳ７６８）、オン状態を示していれば、賞球カウントスイッチ３０１Ａが確実にオンしたとして、総合個数記憶の値を１減らす（ステップＳ７６９）。

ステップＳ７６５で、賞球カウントスイッチオン中でないことを確認したら、入力ポートを介して賞球カウントスイッチ３０１Ａの検出信号を確認し（ステップＳ７７０）、オン状態を示していれば、賞球カウントスイッチＯＮ中フラグをセットするとともに（ステップＳ７７１）、検出期間用カウンタに初期値ｎをセットする（ステップＳ７７２）。

以上の処理によって、所定期間内に賞球カウントスイッチ３０１Ａがオンしたら、総合個数記憶の値が−１される。バックアップＲＡＭの内容を保存するための処理は、このようなスイッチ検出処理の後で行われるので、払出が完了した賞球について、必ず総合個数記憶が−１される。従って、遊技球の払出に関して、保存される制御状態に矛盾が生じてしまうことが防止される。また、上記の処理では、検出期間用カウンタを用いたタイマ処理が施されている。すなわち、一度賞球カウントスイッチ３０１Ａのオンが検出された後、所定時間（Ｓ７６３からＳ７６７に至りＳ７６３に戻るループにおける処理時間のｎ倍）の経過後にもオンが検出されないとスイッチオンと見なされない。従って、誤ってスイッチオン検出がなされてしまうことは防止される。

賞球カウントスイッチオン中でなく、かつ、賞球カウントスイッチ３０１Ａのオン状態が検出できない場合には、球貸しカウントスイッチ３０１Ｂについてスイッチ検出処理を行う。なお、その処理は、既に説明した実施の形態の場合と同様である（図４５参照）。賞球カウントスイッチ３０１Ａおよび球貸しカウントスイッチ３０１Ｂについてスイッチ検出処理を行っている間に、電源電圧が低下していくので、第２の信号が発生するはずである。従って、マスク不能割込が発生する。

なお、この実施の形態でも、少なくとも第２の信号が発生するまでの間、賞球カウントスイッチ３０１Ａ、球貸しカウントスイッチ３０１Ｂおよび振分ソレノイド３１０のスイッチ検出処理を行う部分と払出制御手段を駆動可能な補助駆動電源（この例ではコンデンサ９２３）が用いられている。

また、ここでは、賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂの検出信号がオン状態を示したらタイマ（検出期間用カウンタ）をセットし、タイマがタイムアップしたときにも検出信号がオン状態を示していたら、スイッチが確実にオンしたと判定したが、主基板３１のＣＰＵ５６と同様に、２ｍｓのタイマ（２ｍｓ計測用カウンタ）がタイムアップする毎に検出信号の判定を行うように構成してもよい。

また、出力ポートのクリア処理を、図５６示す電圧低下割込処理におけるスイッチ検出処理の前（ステップＳ８０８の後）に行ってもよい。

図５７は、マスク不能割込の一例を示すフローチャートである。マスク不能割込処理において、払出制御用ＣＰＵ３７１は、まず、バックアップあり指定値（この例では「５５Ｈ」）をバックアップフラグにストアする（ステップＳ８０９）。バックアップフラグはバックアップＲＡＭ領域に形成されている。次いで、主基板３１のＣＰＵ５６の処理と同様の処理を行ってパリティデータを作成しバックアップＲＡＭ領域に保存する（ステップＳ８１０〜Ｓ８１９）。そして、ＲＡＭアクセスレジスタにアクセス禁止値を設定する（ステップＳ８２０）。以後、内蔵ＲＡＭのアクセスができなくなる。

さらに、払出制御用ＣＰＵ３７１は、クリアデータ（００）を適当なレジスタにセットし（ステップＳ８２１）、処理数（この例では「３」）を別のレジスタにセットする（ステップＳ８２２）。また、出力ポートＣのアドレス（この例では「００Ｈ」）をＩＯポインタに設定する（ステップＳ８２３）。ＩＯポインタとして、さらに別のレジスタが用いられる。

そして、ＩＯポインタが指すアドレスにクリアデータをセットするとともに（ステップＳ８２４）、ＩＯポインタの値を１増やし（ステップＳ８２５）、処理数の値を１減算する（ステップＳ８２７）。ステップＳ８２４〜Ｓ８２６の処理が、処理数の値が０になるまで繰り返される。その結果、全ての出力ポートＣ〜Ｅ（図３９参照）にクリアデータが設定される。

出力ポートに対するクリア処理が完了すると、払出制御用ＣＰＵ３７１は、待機状態（ループ状態）に入る。従って、システムリセットされるまで、何もしない状態になる。

この実施の形態では、電源基板９１０Ａに搭載された電源監視手段（この例では電源監視用ＩＣ９０２，９３２）が電源を監視し、第１の条件（この例では＋３０Ｖ電源電圧が＋２４Ｖ以下になること）が成立したら第１の信号を出力し、第２の条件（この例では＋３０Ｖ電源電圧が＋２２Ｖ以下になること）が成立したら第２の信号を出力する。第１の信号が発生してから第２の信号が発生するまでの期間は、払出手段から払い出された遊技球が払出検出手段に到達するまでの時間以上に設定されている。なお、この実施の形態で用いた＋２２Ｖおよび＋２４Ｖの条件は一例であって、遊技機の機種に応じて異なる値になることもある。

そして、第１の信号に応じた処理において、まず、払出装置の駆動を停止した後、払出検出手段からの検出信号の入力処理が繰り返し実行され、その後、第２の信号に応じて払出制御状態を保存するための処理が行われる。従って、停電発生時に払出途中であった遊技球も第１の信号に応じた処理で検出されるので、第２の信号に応じた処理においてバックアップＲＡＭの保存内容に反映される。よって、遊技機への電力供給停止時に制御状態をバックアップ記憶手段に保存するように構成した場合に、保存される制御状態と実際の制御状態との間に矛盾等を生じさせないようにすることができる。

電圧低下信号がオン（この例ではハイレベルからローレベルに変化）するあたりで球払出が実行された場合、払出検出手段からの検出信号の入力処理が実行される所定期間（第２の信号が発生する前での期間）内で賞球カウントスイッチ３０１Ａまたは球貸しカウントスイッチ３０１Ｂがオンする。この実施の形態では、第１の信号の発生に応じて起動される電圧低下割込処理（図５６参照）でスイッチ入力処理が実行されるので、従って、電圧低下信号がオンするあたりで実行された球払出についても、総合個数記憶または貸し球個数記憶に反映することができる。

なお、この実施の形態では、電圧低下信号（第１の信号）に応じて起動される処理の最初にレジスタの保存処理が行われたが、スイッチ検出処理においてレジスタを使用しない場合には、スイッチ検出処理の実行後に、すなわち、第２の信号に応じて起動される処理において、レジスタ保存処理を行うことができる。その場合には、レジスタ保存処理、バックアップフラグ設定処理、チェックサム算出処理および出力ポートのオフ設定処理を電力供給停止時処理と見なすことができる。さらに、スイッチ検出処理において幾つかのレジスタを使用する場合であっても、使用しないレジスタについては、第２の信号に応じて起動される処理においてレジスタ保存処理を行うことができる。

また、上記の各実施の形態では、遊技制御手段および払出制御手段が電源断信号に応じてスイッチ検出処理を行う場合を例示したが、表示制御手段、音制御手段およびランプ制御手段についても、制御状態保存処理が行われる場合に、電源断信号に応じて、所定の電気部品の駆動を停止し、その電気部品に関連するスイッチ手段の検出信号を所定期間に渡って確認した後に、制御状態保存処理を行うように構成してもよい。

また、上記の実施の形態では、電源監視回路は電源基板９１０に設けられたが、電源監視回路は主基板３１や払出制御基板３７などの電気部品制御基板に設けられていてもよい。電源回路が搭載された電気部品制御基板が構成される場合には、電源基板には電源監視回路は搭載されない。

上記の各実施の形態のパチンコ遊技機１は、主として、始動入賞にもとづいて可変表示部９に可変表示される特別図柄の停止図柄が所定の図柄の組み合わせになると所定の遊技価値が遊技者に付与可能になる第１種パチンコ遊技機であったが、始動入賞にもとづいて開放する電動役物の所定領域への入賞があると所定の遊技価値が遊技者に付与可能になる第２種パチンコ遊技機や、始動入賞にもとづいて可変表示される図柄の停止図柄が所定の図柄の組み合わせになると開放する所定の電動役物への入賞があると所定の権利が発生または継続する第３種パチンコ遊技機であっても、本発明を適用できる。

さらに、遊技媒体が遊技球であるパチンコ遊技機に限られず、スロット機等においても、遊技媒体の払い出しを行う電気部品が備えられている場合には本発明を適用することができる。

パチンコ遊技機を正面からみた正面図である。 パチンコ遊技機の裏面に設けられている各基板を示す説明図である。 パチンコ遊技機の機構盤を背面からみた背面図である。 機構板に設置されている中間ベースユニット周りの構成を示す正面図である。 球払出装置を示す分解斜視図である。 遊技制御基板（主基板）の回路構成を示すブロック図である。 払出制御基板および球払出装置の構成要素などの賞球に関連する構成要素を示すブロック図である。 電源基板の一構成例を示すブロック図である。 主基板におけるＣＰＵ周りの一構成例を示すブロック図である。 ＣＰＵの内部構成をより詳細に示すブロック図である。 出力ポートのビット割り当ての一例を示す説明図である。 出力ポートのビット割り当ての一例を示す説明図である。 入力ポートのビット割り当ての一例を示す説明図である。 主基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。 バックアップフラグと遊技状態復旧処理を実行するか否かとの関係の一例を示す説明図である。 ２ｍｓタイマ割込処理を示すフローチャートである。 ＲＡＭにおけるスイッチタイマの形成例を示す説明図である。 スイッチ処理の一例を示すフローチャートである。 スイッチチェック処理の一例を示すフローチャートである。 賞球処理の一例を示すフローチャートである。 賞球処理の一例を示すフローチャートである。 賞球処理の一例を示すフローチャートである。 スイッチオンチェック処理を示すフローチャートである。 賞球個数減算処理の一例を示すフローチャートである。 入力判定値テーブルの構成例を示す説明図である。 制御コマンドのコマンド形態の一例を示す説明図である。 制御コマンドを構成する８ビットの制御信号とＩＮＴ信号との関係を示すタイミング図である。 コマンド送信テーブルの一構成例を示す説明図である。 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。 遊技制御手段におけるマスク不能割込処理を示すフローチャートである。 遊技制御手段における電力供給停止時処理の他の例を示すフローチャートである。 クリアデータテーブルの一構成例を示す説明図である。 データクリア処理を示すフローチャートである。 検出信号の入力処理が実行される様子の一例を示すタイミング図である。 第３種パチンコ遊技機の遊技領域の一例を示す説明図である。 遊技状態復旧処理の一例を示すフローチャートである。 電源監視および電源バックアップのための払出制御用ＣＰＵ周りの一構成例を示すブロック図である。 出力ポートのビット割り当ての一例を示す説明図である。 入力ポートのビット割り当ての一例を示す説明図である。 払出制御基板におけるＣＰＵが実行するメイン処理を示すフローチャートである。 ２ｍｓタイマ割込処理を示すフローチャートである。 払出制御手段におけるＲＡＭの一構成例を示す説明図である。 払出制御手段におけるマスク不能割込処理を示すフローチャートである。 払出制御手段におけるマスク不能割込処理を示すフローチャートである。 払出制御手段におけるマスク不能割込処理を示すフローチャートである。 払出制御手段におけるマスク不能割込処理の他の例を示すフローチャートである。 クリアデータテーブルの一構成例を示す説明図である。 データクリア処理を示すフローチャートである。 球払出装置の他の例を示す分解斜視図である。 電源基板の他の構成例を示すブロック図である。 遊技制御手段の電圧低下割込処理を示すフローチャートである。 遊技制御手段の電圧低下割込処理を示すフローチャートである。 遊技制御手段のマスク不能割込処理の他の例を示すフローチャートである。 検出信号の入力処理が実行される様子の一例を示すタイミング図である。 払出制御手段の電圧低下割込処理を示すフローチャートである。 払出制御手段のマスク不能割込処理の他の例を示すフローチャートである。

符号の説明

３１ 遊技制御基板（主基板）
３７ 払出制御基板
５６ ＣＰＵ
９７ 球払出装置
３０１Ａ 賞球カウントスイッチ
３０１Ｂ 球貸しカウントスイッチ
３１０ 振分ソレノイド
３１１ 振分部材
３７１ 払出制御用ＣＰＵ
９１０，９１０Ａ 電源基板
９０２，９３２ 電源監視用ＩＣ（電源監視手段）

Claims (2)

1. 遊技媒体を用いて遊技者が所定の遊技を行うことが可能な遊技機であって、
   制御を行う際に発生する変動データを記憶する遊技制御用変動データ記憶手段を有し、遊技の進行を制御する遊技制御用マイクロコンピュータと、
   遊技機への電力供給が停止していても前記遊技制御用変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、
   遊技機で使用される所定の電源の状態を監視して電源断の発生を検出したときに検出信号を出力する電源監視手段と、
   前記遊技制御用マイクロコンピュータが信号を出力するための遊技制御用出力ポートと、を含み、
   前記遊技制御用マイクロコンピュータは、遊技媒体が入賞しやすい開状態と入賞しにくい閉状態とのいずれかに変化可能な可変入賞装置を制御し、
   前記遊技制御用マイクロコンピュータは、前記検出信号の入力に応じて、制御状態を前記遊技制御用変動データ記憶手段に保存させるための処理を含む遊技制御用電力供給停止時処理を実行し、前記遊技制御用電力供給停止時処理において、前記遊技制御用出力ポートに出力された信号をクリアする出力ポートクリア処理と、バックアップフラグを前記遊技制御用変動データ記憶手段に設定するバックアップフラグ設定処理と、前記遊技制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理とを実行し、前記バックアップフラグ設定処理および前記作成処理を実行する前に、前記出力ポートクリア処理を実行し、
   前記遊技制御用マイクロコンピュータは、前記出力ポートクリア処理によって、前記可変入賞装置が前記開状態であるときには前記閉状態とさせる
   ことを特徴とする遊技機。
2. 遊技媒体を用いて遊技者が所定の遊技を行うことが可能な遊技機であって、
   制御を行う際に発生する変動データを記憶する払出制御用変動データ記憶手段を有し、遊技媒体の払出の制御を行う払出制御用マイクロコンピュータと、
   遊技機への電力供給が停止していても前記払出制御用変動データ記憶手段の記憶内容を所定期間保持させることが可能な記憶内容保持手段と、
   遊技機で使用される所定の電源の状態を監視して電源断の発生を検出したときに検出信号を出力する電源監視手段と、を含み、
   前記払出制御用マイクロコンピュータは、遊技媒体を払い出す払出手段を制御し、
   前記払出制御用マイクロコンピュータは、前記検出信号の入力に応じて、制御状態を前記払出制御用変動データ記憶手段に保存させるための処理を含む払出制御用電力供給停止時処理を実行し、前記払出制御用電力供給停止時処理において、前記払出手段による遊技媒体の払い出しを停止させる払出停止処理と、バックアップフラグを前記払出制御用変動データ記憶手段に設定するバックアップフラグ設定処理と、前記払出制御用変動データ記憶手段の記憶内容が正常か否かの判定に用いるチェックデータの作成処理とを実行し、前記バックアップフラグ設定処理および前記作成処理を実行する前に、前記払出停止処理を実行する
   ことを特徴とする遊技機。

Images