JPH10260912A - メモリカード - Google Patents

Abstract

(57)【要約】 【課題】 電池の寿命に注意することなく使用でき、デ
ータバックアップ中のソフトエラーを防止することがで
きる、揮発性メモリを使用したメモリカードを得る。 【解決手段】 情報処理機器からなるホストシステム装
置に接続して使用され、ホストシステム装置から供給さ
れる電源で動作する、揮発性メモリを使用したメモリカ
ードにおいて、揮発性メモリで形成されたメインメモリ
部と、フラッシュメモリで形成されたサブメモリ部とを
備え、ホストシステム装置は、電源切断時に、メインメ
モリ部に格納されたデータを、メインメモリ部のアドレ
スに対応させてサブメモリ部にコピーし、電源投入時
に、サブメモリ部に格納されたデータを、メインメモリ
部の元のアドレスにそれぞれ書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリカードに関
し、特に揮発性メモリを電池でバックアップするメモリ
カードに関する。

【０００２】

【従来の技術】図４１は、従来における電池を用いたメ
モリカードの例を示した概略のブロック図である。図４
１において、メモリカード３００は、ＳＲＡＭのＩＣメ
モリで形成されたメモリ部３０１と、該メモリ部３０１
への電源供給の制御を行う電源ＩＣで形成された電源コ
ントロール部３０２と、バックアップ用の一次電池３０
３を備える。メモリカード３００は、ホストシステム装
置３０５に接続されている場合、ホストシステム装置３
０５から外部電源Ｖccが電源コントロール部３０２に供
給される。電源コントロール部３０２は、一次電池３０
３と関係なく、ホストシステム装置３０５から供給され
た電源電圧Ｖccをそのままメモリ部３０１への電源とし
て供給する。次に、メモリカード３００を一次電池３０
３でバックアップする場合、一次電池３０３の電圧がそ
のままメモリ部３０１への電源となり、メモリ部３０１
のデータを保持する。

【０００３】

【発明が解決しようとする課題】上記のように、従来の
メモリカード３００は、一次電池３０３の電圧が下がる
前に一次電池３０３を新しいものに交換する必要があ
り、メモリカード３００の取り扱い時には、電池の寿命
に注意しなければならず、一次電池３０３の電圧が低く
なるとデータが消えてしまうという問題があった。ま
た、ＳＲＡＭのデータバックアップ時には、ＲＡＭ特有
の現象として、例えばα線によるデータ変化の発生があ
り、ソフトエラーがある程度の確率で発生するという問
題があった。

【０００４】本発明は、上記のような問題を解決するた
めになされたものであり、電池の寿命に注意することな
く使用でき、データバックアップ中のソフトエラーを防
止することができる、揮発性メモリを使用したメモリカ
ードを得ることを目的とする。

【０００５】

【課題を解決するための手段】本第１の発明に係るメモ
リカードは、情報処理機器からなるホストシステム装置
に接続して使用され、ホストシステム装置から供給され
る電源で動作する、揮発性メモリを使用したメモリカー
ドにおいて、揮発性メモリで形成されたメインメモリ部
と、フラッシュメモリで形成されたサブメモリ部とを備
え、上記ホストシステム装置は、電源切断時において、
メインメモリ部に格納されたデータを、メインメモリ部
のアドレスに対応させてサブメモリ部にコピーし、電源
投入時には、サブメモリ部に格納されたデータを、メイ
ンメモリ部の元のアドレスにそれぞれ書き込むものであ
る。

【０００６】本第２の発明に係るメモリカードは、第１
の発明において、上記ホストシステム装置は、電源投入
から電源切断までの間に、メインメモリ部にデータを書
き込んだアドレスを記憶し、電源切断時において、記憶
したアドレスに格納されたメインメモリ部のデータを、
メインメモリ部のアドレスに対応させてサブメモリ部に
コピーし、電源投入時には、サブメモリ部に格納された
すべてのデータを、メインメモリ部の元のアドレスにそ
れぞれ書き込むものである。

【０００７】本第３の発明に係るメモリカードは、第１
又は第２の発明において、メインメモリ部内に設けられ
た読み出し専用のデータ格納領域は、上記サブメモリ部
内に設けるものである。

【０００８】本第４の発明に係るメモリカードは、第１
から第３の発明において、メインメモリ部のバックアッ
プを行う電池と、ホストシステム装置から供給される電
源と該電池とを切り換えてメインメモリ部に電源を供給
する電源切換部とを更に備え、電源切換部は、ホストシ
ステム装置からの電源供給が断たれると電池を用いて、
メインメモリ部への電源供給を行うものである。

【０００９】本第５の発明に係るメモリカードは、第４
の発明において、上記ホストシステム装置は、メインメ
モリ部にデータを書き込む際に、該データを書き込んだ
時間情報をもメインメモリ部に書き込み、電源投入時
に、メインメモリ部及びサブメモリ部に格納された最新
の時間情報を読み出し、該時間情報を基にしてメインメ
モリ部又はサブメモリ部のいずれに格納されたデータを
使用するか否かの判断を行うものである。

【００１０】本第６の発明に係るメモリカードは、第１
から第５の発明において、上記ホストシステム装置は、
メインメモリ部に格納されたデータに対して、誤り訂正
符号を付加してサブメモリ部に書き込むと共に、サブメ
モリ部に格納されたデータに対して、付加した誤り訂正
符号を用いて誤り訂正処理を行った後、メインメモリ部
に書き込むものである。

【００１１】本第７の発明に係るメモリカードは、第１
から第５の発明において、上記ホストシステム装置は、
メインメモリ部に格納されたデータに対して、該データ
のコピーデータ及びチェックサムを付加してサブメモリ
部に書き込むと共に、サブメモリ部に格納されたデータ
に対して、付加したコピーデータ及びチェックサムを用
いて誤り訂正処理を行った後、メインメモリ部に書き込
むものである。

【００１２】本第８の発明に係るメモリカードは、第１
から第７の発明において、上記ホストシステム装置は、
メインメモリ部に格納されたデータに対して、所定の方
法で圧縮してサブメモリ部に書き込むと共に、サブメモ
リ部に格納されたデータに対して、所定の方法で解凍し
た後、メインメモリ部に書き込むものである。

【００１３】本第９の発明に係るメモリカードは、第１
から第８の発明において、上記ホストシステム装置は、
メインメモリ部に格納されたデータに対して、所定の方
法で暗号化してサブメモリ部に書き込むと共に、ホスト
システム装置から入力されるパスワードがあらかじめ設
定されたパスワードと一致したときのみ、サブメモリ部
に格納されたデータの読み出しを行うと共に、該読み出
したデータに対して所定の方法で復号化した後、メイン
メモリ部に書き込むものである。

【００１４】本第１０の発明に係るメモリカードは、情
報処理機器からなるホストシステム装置に接続して使用
され、ホストシステム装置から供給される電源で動作す
る、揮発性メモリを使用したメモリカードにおいて、揮
発性メモリで形成されたメインメモリ部と、フラッシュ
メモリで形成されたサブメモリ部と、クロック信号を生
成して出力するクロック発生部と、クロック発生部から
出力されるクロック信号を基にして動作し、メインメモ
リ部及びサブメモリ部間でのデータコピーを行うコント
ロール部とを備えるものである。

【００１５】本第１１の発明に係るメモリカードは、第
１０の発明において、上記コントロール部は、ホストシ
ステム装置から電源切断時に出力される所定の電源切断
信号が入力されると、メインメモリ部に格納されたすべ
てのデータを、メインメモリ部のアドレスに対応させて
サブメモリ部に書き込むものである。

【００１６】本第１２の発明に係るメモリカードは、第
１０の発明において、上記コントロール部は、ホストシ
ステム装置からメインメモリ部へのデータ書き込み時に
出力されるライトイネーブル信号が入力されると、メイ
ンメモリ部に書き込まれたデータを、メインメモリ部の
アドレスに対応させてサブメモリ部に書き込むものであ
る。

【００１７】本第１３の発明に係るメモリカードは、第
１０の発明において、上記コントロール部は、ホストシ
ステム装置からメインメモリ部へのデータ書き込み時に
出力されるライトイネーブル信号が入力されると、メイ
ンメモリ部にデータが書き込まれたアドレスを記憶し、
ホストシステム装置から電源切断時に出力される所定の
電源切断信号が入力されると、上記記憶したアドレスに
格納されたメインメモリ部のデータを、メインメモリ部
のアドレスに対応させてサブメモリ部に書き込むもので
ある。

【００１８】本第１４の発明に係るメモリカードは、第
１１から第１３の発明において、上記コントロール部
は、ホストシステム装置から電源投入時に出力される所
定の電源投入信号が入力されると、サブメモリ部に格納
されたすべてのデータを、メインメモリ部の元のアドレ
スにそれぞれ書き込むものである。

【００１９】本第１５の発明に係るメモリカードは、第
１０の発明において、上記クロック発生部から出力され
るクロック信号を基にして動作し、メインメモリ部及び
サブメモリ部間でのデータコピーを行うコントロール部
と、メモリカードの各部に電源供給を行うための電池
と、ホストシステム装置からの電源供給の有無を検出
し、ホストシステム装置から供給される電源と上記電池
とを切り換えてメモリカードの各部に電源を供給する電
源切換部とを更に備え、上記電源切換部は、ホストシス
テム装置からの電源供給が無くなると、電池を用いてメ
モリカードの各部への電源供給を行うものである。

【００２０】本第１６の発明に係るメモリカードは、第
１５の発明において、上記電源切換部は、ホストシステ
ム装置からの電源供給がなくなると、上記コントロール
部に所定の切断検出信号を出力し、コントロール部は、
電源切換部から切断検出信号が入力されると、メインメ
モリ部に格納されたすべてのデータを、メインメモリ部
のアドレスに対応させてサブメモリ部に書き込むもので
ある。

【００２１】本第１７の発明に係るメモリカードは、第
１５の発明において、上記電源切換部は、ホストシステ
ム装置からの電源供給がなくなると、上記コントロール
部に所定の切断検出信号を出力し、コントロール部は、
ホストシステム装置からメインメモリ部へのデータ書き
込み時に出力されるライトイネーブル信号が入力される
と、メインメモリ部にデータが書き込まれたアドレスを
記憶し、電源切換部から切断検出信号が入力されると、
上記記憶したアドレスに格納されたメインメモリ部のデ
ータを、メインメモリ部のアドレスに対応させてサブメ
モリ部に書き込むものである。

【００２２】本第１８の発明に係るメモリカードは、第
１６又は第１７の発明において、上記電源切換部は、ホ
ストシステム装置から電源供給が行われると、ホストシ
ステム装置からの電源を用いてメモリカードの各部への
電源供給を行うと共に、上記コントロール部に所定の投
入検出信号を出力し、上記コントロール部は、該投入検
出信号が入力されると、サブメモリ部に格納されたすべ
てのデータを、メインメモリ部の元のアドレスにそれぞ
れ書き込むものである。

【００２３】本第１９の発明に係るメモリカードは、第
１０から第１８の発明において、上記コントロール部
は、メインメモリ部に格納されたデータに対して、誤り
訂正符号を付加してサブメモリ部に書き込むと共に、サ
ブメモリ部に格納されたデータに対して、付加した誤り
訂正符号を用いて誤り訂正処理を行った後、メインメモ
リ部に書き込むものである。

【００２４】本第２０の発明に係るメモリカードは、第
１０から第１８の発明において、上記コントロール部
は、メインメモリ部に格納されたデータに対して、該デ
ータのコピーデータ及びチェックサムを付加してサブメ
モリ部に書き込むと共に、サブメモリ部に格納されたデ
ータに対して、付加したコピーデータ及びチェックサム
を用いて誤り訂正処理を行った後、メインメモリ部に書
き込むものである。

【００２５】本第２１の発明に係るメモリカードは、第
１０から第２０の発明において、上記コントロール部
は、メインメモリ部に格納されたデータに対して、所定
の方法で圧縮してサブメモリ部に書き込むと共に、サブ
メモリ部に格納されたデータに対して、所定の方法で解
凍した後、メインメモリ部に書き込むものである。

【００２６】本第２２の発明に係るメモリカードは、第
１０から第２１の発明において、上記コントロール部
は、メインメモリ部に格納されたデータに対して、所定
の方法で暗号化してサブメモリ部に書き込むと共に、ホ
ストシステム装置から入力されるパスワードがあらかじ
め設定されたパスワードと一致したときのみ、サブメモ
リ部に格納されたデータの読み出しを行うと共に、該読
み出したデータに対して所定の方法で復号化した後、メ
インメモリ部に書き込むものである。

【００２７】本第２３の発明に係るメモリカードは、第
１０の発明において、上記ホストシステム装置は、メイ
ンメモリ部及びコントロール部にライトイネーブル信号
を出力すると共に、メモリカードに格納するデータ及び
該データを格納するアドレスデータをメインメモリ部に
書き込み、上記コントロール部は、ライトイネーブル信
号が入力されると、メインメモリ部に書き込まれたデー
タを、メインメモリ部に書き込まれたアドレスデータが
示すサブメモリ部のアドレスに書き込むものである。

【００２８】

【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。 実施の形態１．図１は、本発明の実施の形態１における
メモリカードの例を示した概略のブロック図である。図
１において、メモリカード１は、ＳＲＡＭで形成された
メインメモリ部２と、フラッシュメモリで形成されたサ
ブメモリ部３とで形成され、メインメモリ部２及びサブ
メモリ部３は、情報処理機器等からなるホストシステム
装置５にそれぞれ接続される。なお、上記サブメモリ部
３は、メインメモリ部２が有する記憶容量以上の記憶容
量を有している。

【００２９】上記のような構成において、ホストシステ
ム装置５は、メインメモリ部２及びサブメモリ部３への
電源の供給を行うと共に、通常はメインメモリ部２とア
クセスを行い、メインメモリ部２に対してデータの書き
込み又は読み出しを行う。ここで、ホストシステム装置
５は、オペレータによって電源を切る操作が行われる
と、自動的に上記メインメモリ部２に格納されたすべて
のデータを、内蔵するバッファ６を介してサブメモリ部
３にコピーする。ホストシステム装置５は、メインメモ
リ部２に格納されたすべてのデータにおけるサブメモリ
部３へのコピー処理が終了した後、メモリカード１への
電源供給を断つと共にホストシステム装置５の電源を切
る。

【００３０】次に、ホストシステム装置５の電源が投入
されると、ホストシステム装置５は、メモリカード１へ
の電源供給を行い、メモリカード１のサブメモリ部３に
格納されたデータを読み出し、バッファ６を介してメイ
ンメモリ部２へ書き込み、サブメモリ部３に格納された
すべてのデータをメインメモリ部２へコピーする。ホス
トシステム装置５は、該メインメモリ部２へのコピーが
終了すると、メインメモリ部２に対して、データの書き
込み又は読み出しを行う通常のメモリカードとして使用
する。

【００３１】図２は、上記図１で示したメモリカード１
に対するホストシステム装置５の電源切断時の動作例を
示したフローチャートである。なお、図２では、特に明
記しない限り、各フローで行われる処理はすべてホスト
システム装置５で行われるものである。図２において、
ステップＳ１で、オペレータによりホストシステム装置
５に対して電源切断の操作が行われると、メインメモリ
部２からデータを最初に読み出す所定の初期アドレス、
例えば先頭アドレスのデータの読み出しを行う。次に、
ステップＳ２で、メインメモリ部２から指定したアドレ
スのデータを読み出してバッファ６に転送し、ステップ
Ｓ３で、バッファ６に転送したデータを、該データが格
納されていたメインメモリ部２のアドレスと対応させて
サブメモリ部３に書き込む。

【００３２】次に、ステップＳ４で、メインメモリ部２
から読み出したデータのアドレスが最終アドレスである
か否かを調べ、最終アドレスである場合（ＹＥＳ）、ス
テップＳ５に進み、メインメモリ部２に格納されたすべ
てのデータがサブメモリ部３にコピーされたことから、
メモリカード１への電源供給を断つと共にホストシステ
ム装置５の電源を切り、本フローは終了する。またステ
ップＳ４で、最終アドレスでない場合（ＮＯ）、ステッ
プＳ６に進み、ステップＳ６で、メインメモリ部２の次
のアドレスに格納されたデータの読み出しを行い、ステ
ップＳ２に戻る。

【００３３】次に、図３は、上記図１で示したメモリカ
ード１に対するホストシステム装置５の電源投入時の動
作例を示したフローチャートである。なお、図３では、
特に明記しない限り、各フローで行われる処理はすべて
ホストシステム装置５で行われるものである。図３にお
いて、ステップＳ１１で、オペレータによりホストシス
テム装置５に対して電源投入の操作が行われると、サブ
メモリ部３からデータを最初に読み出す所定の初期アド
レス、例えば先頭アドレスのデータの読み出しを行う。
次に、ステップＳ１２で、サブメモリ部３から指定した
アドレスのデータを読み出してバッファ６に転送し、ス
テップＳ１３で、バッファ６に転送したデータを、該デ
ータが格納されていたメインメモリ部２の元のアドレス
に書き込む。

【００３４】次に、ステップＳ１４で、サブメモリ部３
から読み出したデータのアドレスが最終アドレスである
か否かを調べ、最終アドレスである場合（ＹＥＳ）、ス
テップＳ１５に進み、サブメモリ部３に格納されたすべ
てのデータがメインメモリ部２にコピーされたことか
ら、電源投入時の動作を終了し、通常の動作を開始して
本フローは終了する。またステップＳ１４で、最終アド
レスでない場合（ＮＯ）、ステップＳ１６に進み、ステ
ップＳ１６で、サブメモリ部３の次のアドレスに格納さ
れたデータの読み出しを行い、ステップＳ１２に戻る。

【００３５】ここで、本実施の形態１におけるメモリカ
ードの変形例として、ＳＲＡＭで形成されたメインメモ
リ部２内に、書き込みが行われず読み出しのみが行われ
るデータ格納領域を設ける場合がある。このような場
合、該読み出しのみが行われるデータ格納領域を、フラ
ッシュメモリで形成されたサブメモリ部３内に設けるよ
うにしてもよい。図４は、本発明の実施の形態１におけ
るメモリカードの変形例を示した概略のブロック図であ
る。なお、図４において、上記図１と同じものは同じ符
号で示しており、ここではその説明を省略すると共に、
図１との相違点のみを説明する。

【００３６】図４における図１との相違点は、メインメ
モリ部２内に設けられた読み出しのみが行われる読み出
し専用データ格納領域１１を、サブメモリ部３内に設け
たことにあり、サブメモリ部３は、読み出し専用データ
格納領域１１と、読み出し及び書き込みが行われる通常
のデータ格納領域１２とを備える。このことから、図１
のメインメモリ部２をメインメモリ部１３とし、図１の
サブメモリ部３をサブメモリ部１４とし、これに伴っ
て、図１のメモリカード１をメモリカード１５としたこ
とにある。

【００３７】図４において、メモリカード１５は、ＳＲ
ＡＭで形成されたメインメモリ部１３と、フラッシュメ
モリで形成されたサブメモリ部１４とで形成され、サブ
メモリ部１４は、読み出しのみが行われる読み出し専用
データ格納領域１１と、読み出し及び書き込みが行われ
る通常のデータ格納領域１２とからなる。メインメモリ
部１３及びサブメモリ部１４は、ホストシステム装置５
にそれぞれ接続される。なお、上記サブメモリ部１４に
おける通常のデータ格納領域１２は、メインメモリ部１
３が有する記憶容量以上の記憶容量を有している。

【００３８】ホストシステム装置５は、メインメモリ部
１３及びサブメモリ部１４への電源の供給を行うと共
に、通常はメインメモリ部１３及びサブメモリ部１４の
読み出し専用データ格納領域１１とアクセスを行い、メ
インメモリ部１３に対してデータの書き込み又は読み出
しを、サブメモリ部１４の読み出し専用データ格納領域
１１に対して読み出しをそれぞれ行う。

【００３９】ここで、ホストシステム装置５は、オペレ
ータによって電源を切る操作が行われると、自動的に上
記メインメモリ部１３に格納されたすべてのデータを、
内蔵するバッファ６を介してサブメモリ部１４の通常の
データ格納領域１２にコピーする。ホストシステム装置
５は、メインメモリ部１３に格納されたすべてのデータ
におけるサブメモリ部１４の通常のデータ格納領域１２
へのコピー処理が終了した後、メモリカード１５への電
源供給を断つと共にホストシステム装置５の電源を切
る。

【００４０】次に、ホストシステム装置５の電源が投入
されると、ホストシステム装置５は、メモリカード１５
への電源供給を行い、サブメモリ部１４の通常のデータ
格納領域１２に格納されたデータを読み出し、バッファ
６を介してメインメモリ部１３へ書き込み、サブメモリ
部１４の通常のデータ格納領域１２に格納されたすべて
のデータをメインメモリ部１３へコピーする。ホストシ
ステム装置５は、該メインメモリ部１３へのコピーが終
了すると、メインメモリ部１３に対して、データの書き
込み又は読み出しを、サブメモリ部１４の読み出し専用
データ格納領域１１に対して読み出しを行う通常のメモ
リカードとして使用する。

【００４１】このように、本実施の形態１におけるメモ
リカードは、オペレータによる所定の操作によって行わ
れるホストシステム装置５の電源切断時には、ＳＲＡＭ
で形成されたメインメモリ部に格納されたすべてのデー
タを、フラッシュメモリで形成されたサブメモリ部にコ
ピーしてデータのバックアップを行うようにしたことか
ら、ＳＲＡＭのデータをバックアップするための電池を
必要とせず、バックアップ中に揮発性メモリに生じるデ
ータ変化をなくすことができ、ソフトエラーの発生を防
止することができる。

【００４２】実施の形態２．上記実施の形態１では、瞬
断又は停電等によって、ホストシステム装置５に対する
外部からの電源供給が突然断たれた場合、メインメモリ
部に格納されたデータのバックアップを行うことができ
なかったが、メインメモリ部にバックアップ用の二次電
池を更に設けるようにしてもよく、このようにしたもの
を本発明の実施の形態２とする。図５は、本発明の実施
の形態２におけるメモリカードの例を示した概略のブロ
ック図である。なお、図５において、上記図１と同じも
のは同じ符号で示しており、ここではその説明を省略す
ると共に、上記図１との相違点のみ説明する。

【００４３】図５における図１との相違点は、図１のメ
モリカード１にメインメモリ部２をバックアップするた
めの二次電池２１と、ホストシステム装置５から供給さ
れる電源と二次電池２１とを切り換えてメインメモリ部
２への電源供給を行う電源切換部２２とを追加して備え
たことにあり、これに伴って、図１のメモリカード１を
メモリカード２５としたことと、ホストシステム装置５
はタイムスタンプ管理を行うと共に電源投入時の動作が
異なることから、図１のホストシステム装置５をホスト
システム装置２６としたことにある。

【００４４】図５において、メモリカード２５は、メイ
ンメモリ部２、サブメモリ部３、二次電池２１及び電源
切換部２２で形成され、メインメモリ部２及びサブメモ
リ部３はそれぞれホストシステム装置２６に接続され
る。また、ホストシステム装置２６からの電源ライン
は、サブメモリ部３及び電源切換部２２にそれぞれ接続
され、電源切換部２２はメインメモリ部２及び二次電池
２１の＋側電極にそれぞれ接続され、二次電池２１の−
側電極は接地される。

【００４５】上記のような構成において、電源切換部２
２は、ホストシステム装置２６から電源供給が行われて
いるときは、ホストシステム装置２６からの電源をメイ
ンメモリ部２に供給すると共に、二次電池２１の充電を
行い、ホストシステム装置２６からの電源供給が断たれ
たときに、二次電池２１を用いてメインメモリ部２のバ
ックアップを行うようにする。

【００４６】ホストシステム装置２６は、サブメモリ部
３及び電源切換部２２への電源の供給を行うと共に、通
常はメインメモリ部２とアクセスを行い、メインメモリ
部２に対してデータの書き込み又は読み出しを行う。ま
た、ホストシステム装置２６は、メインメモリ部２にデ
ータを書き込んで格納する際に、データを書き込んだ時
間情報をもメインメモリ部２に書き込むタイムスタンプ
管理を行う。ここで、ホストシステム装置２６は、オペ
レータによって電源を切る操作が行われると、自動的に
上記メインメモリ部２に格納されたすべてのデータを、
内蔵するバッファ６を介してサブメモリ部３にコピーす
る。ホストシステム装置２６は、メインメモリ部２に格
納されたすべてのデータにおけるサブメモリ部３へのコ
ピー処理が終了した後、メモリカード２５への電源供給
を断つと共にホストシステム装置２６の電源を切る。

【００４７】ここで、ホストシステム装置２６に対する
外部からの電源供給が瞬断した場合、又は停電した場
合、メインメモリ部２に格納されたデータは、サブメモ
リ部３に退避されない。しかし、上記瞬断又は停電によ
ってホストシステム装置２６からの電源供給がなくなる
と、上記電源切換部２２は、二次電池２１を用いてメイ
ンメモリ部２のバックアップを行うことから、メインメ
モリ部２に格納されたデータの消失を防ぐことができ
る。また、オペレータによる電源投入操作が行われてホ
ストシステム装置２６に電源投入が行われたのか、瞬断
又は停電から復帰してホストシステム装置２６に電源投
入が行われたのか否かの判断を、ホストシステム装置２
６で行うことは困難である。

【００４８】そこで、ホストシステム装置２６の電源が
投入されると、ホストシステム装置２６は、メモリカー
ド２５への電源供給を行い、メモリカード２５のメイン
メモリ部２及びサブメモリ部３に格納された最新の時間
情報をそれぞれ読み出してオペレータに示す。オペレー
タは、上記それぞれの時間情報からメインメモリ部２に
格納されているデータを使用するか、又はサブメモリ部
３に格納されているデータを使用するかの選択を行う。
オペレータがメインメモリ部２に格納されたデータを使
用する選択を行った場合、ホストシステム装置２６は、
メインメモリ部２に対して、データの書き込み又は読み
出しを行う通常のメモリカードとして使用する。

【００４９】また、オペレータがサブメモリ部３に格納
されているデータを使用する選択を行った場合、ホスト
システム装置２６は、メモリカード２５のサブメモリ部
３に格納されたデータを読み出し、バッファ６を介して
メインメモリ部２へ書き込み、サブメモリ部３に格納さ
れたすべてのデータをメインメモリ部２へコピーする。
ホストシステム装置２６は、該メインメモリ部２へのコ
ピーが終了すると、メインメモリ部２に対して、データ
の書き込み又は読み出しを行う通常のメモリカードとし
て使用する。

【００５０】次に、上記図５で示したメモリカード２５
に対するホストシステム装置２６の電源切断時の動作例
を示したフローチャートは、ホストシステム装置５をホ
ストシステム装置２６に変える以外は同じであるので、
ここでは省略する。図６は、上記図５で示したメモリカ
ード２５に対するホストシステム装置２６の電源投入時
の動作例を示したフローチャートである。なお、図６に
おいて、特に明記しない限り、各フローで行われる処理
はホストシステム装置２６で行われるものである。ま
た、図６では、ホストシステム装置の符号を置き換える
以外は上記図３と同じ処理を行うフローは同じ符号で示
しており、ここではその説明を省略する。

【００５１】図６において、ステップＳ２１で、ホスト
システム装置２６に対して電源投入が行われると、メイ
ンメモリ部２及びサブメモリ部３からそれぞれ最新の時
間情報を読み出し、ステップＳ２２で、読み出した各時
間情報をそれぞれオペレータに示し、オペレータによっ
て、メインメモリ部２に格納されたデータを使用するか
否かの選択が行われ、メインメモリ部２が選択された場
合（ＹＥＳ）、本フローは終了し、ホストシステム装置
２６は、メインメモリ部２に対して、データの書き込み
又は読み出しを行う通常のメモリカードとして使用す
る。また、ステップＳ２２で、メインメモリ部２が選択
されずサブメモリ部３が選択された場合（ＮＯ）、ステ
ップＳ１１に進み、図３で示したステップＳ１１からス
テップＳ１６の処理を行う。

【００５２】このように、本実施の形態２におけるメモ
リカードは、オペレータによる所定の操作によって行わ
れるホストシステム装置２６の電源切断時には、ＳＲＡ
Ｍで形成されたメインメモリ部２に格納されたすべての
データを、フラッシュメモリで形成されたサブメモリ部
３にコピーしてデータのバックアップを行うようにし
た。更に、瞬断又は停電等によって、ホストシステム装
置２６からの電源供給が突然断たれた場合に、メインメ
モリ部２のバックアップを行う二次電池２１を備えた。
これらのことから、バックアップ中に揮発性メモリに生
じるデータ変化をなくすことができ、ソフトエラーの発
生を防止することができる。更に、瞬断又は停電等によ
ってホストシステム装置２６からの電源供給が突然断た
れた場合においても、メインメモリ部２に格納されたデ
ータが消失することなく、オペレータの必要な最新デー
タで継続操作を行うことが可能となる。

【００５３】実施の形態３．上記実施の形態１及び実施
の形態２においては、メインメモリ部に格納されたすべ
てのデータをサブメモリ部にコピーする動作、及びサブ
メモリ部に格納されたすべてのデータをメインメモリ部
にコピーする動作は、すべてホストシステム装置で行わ
れたが、これをメモリカード側で行うようにしてもよ
く、このようにしたものを本発明の実施の形態３とす
る。図７は、本発明の実施の形態３におけるメモリカー
ドの例を示した概略のブロック図である。なお、図７に
おいて、上記図１と同じものは同じ符号で示しており、
ここではその説明を省略すると共に、上記図１との相違
点のみ説明する。

【００５４】図７における図１との相違点は、メインメ
モリ部に格納されたすべてのデータをサブメモリ部にコ
ピーする動作、及びサブメモリ部に格納されたすべての
データをメインメモリ部にコピーする動作を行うコント
ロール部３１と、該コントロール部３１へクロック信号
を供給するクロック発生部３２とを、図１のメモリカー
ド１に追加して備えたことにある。これに伴って、図１
のメモリカード１をメモリカード３５とし、ホストシス
テム装置５は、バッファ６を使用して行う、メインメモ
リ部２に格納されたすべてのデータのサブメモリ部３へ
のコピー動作、及びサブメモリ部３に格納されたすべて
のデータのメインメモリ部２へのコピー動作を行わない
ことから、図１のホストシステム装置５をホストシステ
ム装置３６としたことにある。

【００５５】図７において、上記メモリカード３５は、
メインメモリ部２、サブメモリ部３、コントロール部３
１及びクロック発生部３２で形成され、メインメモリ部
２及びサブメモリ部３はそれぞれコントロール部３１に
接続され、メインメモリ部２、コントロール部３１及び
クロック発生部３２はホストシステム装置３６にそれぞ
れ接続される。更に、コントロール部３１には、クロッ
ク発生部３２が接続される。

【００５６】上記のような構成において、ホストシステ
ム装置３６は、メモリカード３５への電源供給を行うと
共に、通常はメインメモリ部２とアクセスを行い、メイ
ンメモリ部２に対してデータの書き込み又は読み出しを
行う。ここで、ホストシステム装置３６は、オペレータ
によって電源を切る操作が行われると、上記コントロー
ル部３１及びクロック発生部３２にそれぞれ所定の電源
切断信号を出力し、該所定の電源切断信号が入力された
クロック発生部３２は、クロック信号を生成してコント
ロール部３１に出力する。

【００５７】所定の電源切断信号が入力されたコントロ
ール部３１は、クロック発生部３２から入力されるクロ
ック信号を基にして動作し、上記メインメモリ部２に格
納されたすべてのデータを、メインメモリ部２のアドレ
スに対応させてサブメモリ部３にコピーする。コントロ
ール部３１は、メインメモリ部２に格納されたすべての
データにおけるサブメモリ部３へのコピー処理が終了す
ると、ホストシステム装置３６にコピーが完了したこと
を示すコピー完了信号を出力し、該コピー完了信号が入
力されたホストシステム装置３６は、メモリカード３５
への電源供給を断つと共にホストシステム装置３６の電
源を切る。

【００５８】次に、ホストシステム装置３６の電源が投
入されると、ホストシステム装置３６は、メモリカード
３５への電源供給を行うと共に、上記コントロール部３
１及びクロック発生部３２にそれぞれ所定の電源投入信
号を出力し、該所定の電源投入信号が入力されたクロッ
ク発生部３２は、クロック信号を生成してコントロール
部３１に出力する。

【００５９】所定の電源投入信号が入力されたコントロ
ール部３１は、クロック発生部３２からのクロック信号
を基にして動作し、サブメモリ部３に格納されたデータ
を読み出してメインメモリ部２へ書き込み、サブメモリ
部３に格納されたすべてのデータをメインメモリ部２へ
コピーする。更に、コントロール部３１は、メインメモ
リ部２へのコピーが終了すると、コピー完了信号をクロ
ック発生部３２及びホストシステム装置３６に出力し、
クロック発生部３２は、コピー完了信号を受けてクロッ
ク信号の生成及び出力を停止し、ホストシステム装置３
６は、コピー完了信号を受け、メインメモリ部２に対し
て、データの書き込み又は読み出しを行う通常のメモリ
カードとして使用する。

【００６０】図８は、上記図７で示したメモリカード３
５による電源切断時の動作例を示したフローチャートで
ある。図８において、ステップＳ３１で、オペレータに
よりホストシステム装置３６に対して電源切断の操作が
行われると、ホストシステム装置３６は、メモリカード
３５のコントロール部３１及びクロック発生部３２に所
定の電源切断信号をそれぞれ出力する。次に、コントロ
ール部３１は、ステップＳ３２で、クロック発生部３２
からのクロック信号を基に動作すると共に、所定の電源
切断信号が入力されると、メインメモリ部２からデータ
を最初に読み出す所定の初期アドレス、例えば先頭アド
レスのデータの読み出しを行う。

【００６１】コントロール部３１は、ステップＳ３３
で、メインメモリ部２から指定したアドレスのデータを
読み出し、該データが格納されていたメインメモリ部２
のアドレスと対応させてサブメモリ部３に書き込み、ス
テップＳ３４に進む。コントロール部３１は、ステップ
Ｓ３４で、メインメモリ部２から読み出したデータのア
ドレスが最終アドレスであるか否かを調べ、最終アドレ
スである場合（ＹＥＳ）、ステップＳ３５に進む。

【００６２】ステップＳ３５で、コントロール部３１
は、ホストシステム装置３６にコピー完了信号を出力
し、該コピー完了信号を受けてホストシステム装置３６
は、メモリカード３５への電源供給を断つと共にホスト
システム装置３６の電源を切り、本フローは終了する。
また、ステップＳ３４で、最終アドレスでない場合（Ｎ
Ｏ）、ステップＳ３６に進み、コントロール部３１は、
ステップＳ３６で、メインメモリ部２の次のアドレスに
格納されたデータの読み出しを行い、ステップＳ３３に
戻る。

【００６３】次に、図９は、上記図７で示したメモリカ
ード３５による電源投入時の動作例を示したフローチャ
ートである。図９において、ステップＳ４１で、ホスト
システム装置３６は、電源投入されるとメモリカード３
５に対して電源の供給を行うと共に、コントロール部３
１及びクロック発生部３２に所定の電源投入信号をそれ
ぞれ出力する。

【００６４】次に、コントロール部３１は、ステップＳ
４２で、所定の電源投入信号が入力されると、サブメモ
リ部３からデータを最初に読み出す所定の初期アドレ
ス、例えば先頭アドレスのデータの読み出しを行い、ス
テップＳ４３で、サブメモリ部３から指定したアドレス
のデータを読み出し、該データが格納されていたメイン
メモリ部２の元のアドレスに書き込み、ステップＳ４４
に進む。コントロール部３１は、ステップＳ４４で、サ
ブメモリ部３から読み出したデータのアドレスが最終ア
ドレスであるか否かを調べ、最終アドレスである場合
（ＹＥＳ）、ステップＳ４５に進む。

【００６５】ステップＳ４５で、コントロール部３１
は、クロック発生部３２及びホストシステム装置３６に
コピー完了信号を出力し、該コピー完了信号を受けてク
ロック発生部３２は、クロック信号の生成及び出力を停
止し、コピー完了信号を受けてホストシステム装置３６
は、メインメモリ部２に対して、データの書き込み又は
読み出しを行う通常のメモリカードとして使用し、本フ
ローは終了する。また、ステップＳ４４で、最終アドレ
スでない場合（ＮＯ）、ステップＳ４６に進み、コント
ロール部３１は、ステップＳ４６で、サブメモリ部３の
次のアドレスに格納されたデータの読み出しを行い、ス
テップＳ４３に戻る。

【００６６】図１０は、コントロール部３１の例を示し
た概略のブロック図である。図１０において、コントロ
ール部３１は、バス・コントロール部４１、バッファ４
２、メインメモリインタフェース部（以下、メインメモ
リ・Ｉ／Ｆ部と呼ぶ）４３及びサブメモリインタフェー
ス部（以下サブメモリ・Ｉ／Ｆ部と呼ぶ）４４で構成さ
れる。バス・コントロール部４１は、バッファ４２、メ
インメモリ・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部４
４にそれぞれ接続され、バッファ４２は、メインメモリ
・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部４４にそれぞ
れ接続される。

【００６７】上記バス・コントロール部４１は、ホスト
システム装置３６からの信号に応じて、バッファ４２、
メインメモリ・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部
４４の制御を行う。メインメモリ・Ｉ／Ｆ部４３は、バ
ス・コントロール部４１の制御信号により、メインメモ
リ部２に格納されたデータの読み出し及び該読み出した
データのバッファ４２への書き込み、又は、バッファ４
２に書き込まれたデータの読み出し及び該読み出したデ
ータのメインメモリ部２への書き込みを行う。サブメモ
リ・Ｉ／Ｆ部４４は、バス・コントロール部４１の制御
信号により、サブメモリ部３に格納されたデータの読み
出し及び該読み出したデータのバッファ４２への書き込
み、又は、バッファ４２に書き込まれたデータの読み出
し及び該読み出したデータのサブメモリ部３への書き込
みを行う。

【００６８】図１１は、上記図１０で示したコントロー
ル部３１による電源切断時の動作例を示したフローチャ
ートである。図１１において、ステップＳ５１で、コン
トロール部３１は、ホストシステム装置３６から所定の
電源切断信号が入力され、ステップＳ５２で、バス・コ
ントロール部４１は、バッファ４２及びメインメモリ・
Ｉ／Ｆ部４３に対して、メインメモリ部２からデータを
最初に読み出す所定の初期アドレス、例えば先頭アドレ
スのデータを読み出してバッファ４２に書き込むように
指令する。

【００６９】次に、ステップＳ５３で、メインメモリ・
Ｉ／Ｆ部４３は、バス・コントロール部４１からの指令
に従い、バス・コントロール部４１から指定されたアド
レスのデータをメインメモリ部２から読み出して、バッ
ファ４２に書き込む。次に、ステップＳ５４で、バス・
コントロール部４１は、バッファ４２及びサブメモリ・
Ｉ／Ｆ部４４に対して、バッファ４２に書き込まれたデ
ータを読み出して、該データが格納されていたメインメ
モリ部２のアドレスと対応させてサブメモリ部３に書き
込むように指令する。次にステップＳ５５で、サブメモ
リ・Ｉ／Ｆ部４４は、バッファ４２に書き込まれたデー
タの読み出しを行い、該読み出したデータをメインメモ
リ部２のアドレスと対応させてサブメモリ部３に書き込
む。

【００７０】次に、バス・コントロール部４１は、ステ
ップＳ５６で、メインメモリ部２から読み出したデータ
のアドレスが最終アドレスであるか否かを調べ、最終ア
ドレスである場合（ＹＥＳ）、ステップＳ５７に進む。
ステップＳ５７で、バス・コントロール部４１は、ホス
トシステム装置３６にコピー完了信号を出力し、該コピ
ー完了信号を受けてホストシステム装置３６は、メモリ
カード３５への電源供給を断つと共にホストシステム装
置３６の電源を切り、本フローは終了する。また、ステ
ップＳ５６で、最終アドレスでない場合（ＮＯ）、ステ
ップＳ５８に進み、バス・コントロール部４１は、ステ
ップＳ５８で、バッファ４２及びメインメモリ・Ｉ／Ｆ
部４３に対して、メインメモリ部２の次のアドレスに格
納されたデータを読み出してバッファ４２に書き込むよ
うに指令して、ステップＳ５３に戻る。

【００７１】図１２は、上記図１０で示したコントロー
ル部３１による電源投入時の動作例を示したフローチャ
ートである。図１２において、ステップＳ６１で、コン
トロール部３１は、ホストシステム装置３６から所定の
電源投入信号が入力され、ステップＳ６２で、バス・コ
ントロール部４１は、バッファ４２及びサブメモリ・Ｉ
／Ｆ部４４に対して、サブメモリ部３からデータを最初
に読み出す所定の初期アドレス、例えば先頭アドレスの
データを読み出してバッファ４２に書き込むように指令
する。

【００７２】次に、ステップＳ６３で、サブメモリ・Ｉ
／Ｆ部４４は、バス・コントロール部４１からの指令に
従い、バス・コントロール部４１から指定されたアドレ
スのデータをサブメモリ部３から読み出して、バッファ
４２に書き込む。次に、ステップＳ６４で、バス・コン
トロール部４１は、バッファ４２及びメインメモリ・Ｉ
／Ｆ部４３に対して、バッファ４２に書き込まれたデー
タを読み出して、該データが格納されていたメインメモ
リ部２の元のアドレスに書き込むように指令する。次に
ステップＳ６５で、メインメモリ・Ｉ／Ｆ部４３は、バ
ッファ４２に書き込まれたデータの読み出しを行い、該
読み出したデータをメインメモリ部２の元のアドレスに
書き込む。

【００７３】次に、バス・コントロール部４１は、ステ
ップＳ６６で、サブメモリ部３から読み出したデータの
アドレスが最終アドレスであるか否かを調べ、最終アド
レスである場合（ＹＥＳ）、ステップＳ６７に進む。ス
テップＳ６７で、バス・コントロール部４１は、クロッ
ク発生部３２及びホストシステム装置３６にコピー完了
信号を出力し、該コピー完了信号を受けてクロック発生
部３２は、クロック信号の生成及び出力を停止し、コピ
ー完了信号を受けてホストシステム装置３６は、メイン
メモリ部２に対して、データの書き込み又は読み出しを
行う通常のメモリカードとして使用し、本フローは終了
する。

【００７４】また、ステップＳ６６で、最終アドレスで
ない場合（ＮＯ）、ステップＳ６８に進み、バス・コン
トロール部４１は、ステップＳ６８で、バッファ４２及
びサブメモリ・Ｉ／Ｆ部４４に対して、サブメモリ部３
の次のアドレスに格納されたデータを読み出してバッフ
ァ４２に書き込むように指令して、ステップＳ６３に戻
る。

【００７５】このように、本実施の形態３におけるメモ
リカードは、オペレータによる所定の操作によって行わ
れるホストシステム装置３６の電源切断時には、メモリ
カード３５内に設けられたコントロール部３１によっ
て、ＳＲＡＭで形成されたメインメモリ部に格納された
すべてのデータを、フラッシュメモリで形成されたサブ
メモリ部にコピーしてデータのバックアップを行うよう
にした。このことから、ＳＲＡＭのデータをバックアッ
プするための電池を必要とせず、バックアップ中に揮発
性メモリに生じるデータ変化をなくすことができ、ソフ
トエラーの発生を防止することができる。更に、メイン
メモリ部及びサブメモリ部間のデータコピーをメモリカ
ードで行うようにしたことからホストシステム装置にお
ける負荷の増加を防ぐことができる。

【００７６】実施の形態４．上記実施の形態１から実施
の形態３では、ホストシステム装置の電源を切る際に、
メインメモリ部に格納されたすべてのデータをサブメモ
リ部に退避させたが、ホストシステム装置からメインメ
モリ部にデータが書き込まれるごとに、該書き込まれた
データをメインメモリ部のアドレスに対応させてサブメ
モリ部にコピーするようにしてもよく、このようにした
ものを本発明の実施の形態４とする。図１３は、本発明
の実施の形態４におけるメモリカードの例を示した概略
のブロック図である。なお、図１３において、上記図７
と同じものは同じ符号で示しており、ここではその説明
を省略すると共に、上記図７との相違点のみ説明する。

【００７７】図１３における図７との相違点は、ホスト
システム装置からコントロール部に、メインメモリ部に
出力されるライトイネーブル信号／ＷＥを入力し、コン
トロール部は、ライトイネーブル信号／ＷＥが入力され
ると、メインメモリ部に書き込まれたデータをサブメモ
リ部にコピーするようにしたことから、図７のコントロ
ール部３１をコントロール部５１とした。また、クロッ
ク発生部は、ライトイネーブル信号／ＷＥ又は電源投入
信号が入力されるとクロック信号を生成して出力するこ
とからクロック発生部５２とした。これらに伴って、図
７のメモリカード３５をメモリカード５５とし、ホスト
システム装置は所定の電源切断信号を出力しないことか
ら、図７のホストシステム装置３６をホストシステム装
置５６としたことにある。

【００７８】図１３において、上記メモリカード５５
は、メインメモリ部２、サブメモリ部３、コントロール
部５１及びクロック発生部５２で形成され、メインメモ
リ部２及びサブメモリ部３はそれぞれコントロール部５
１に接続され、メインメモリ部２、コントロール部５１
及びクロック発生部５２はホストシステム装置５６にそ
れぞれ接続される。更に、コントロール部５１には、ク
ロック発生部５２が接続される。

【００７９】上記のような構成において、ホストシステ
ム装置５６は、メモリカード５５への電源供給を行うと
共に、通常はメインメモリ部２とアクセスを行い、メイ
ンメモリ部２に対してデータの書き込み又は読み出しを
行う。また、ホストシステム装置５６は、メインメモリ
部２にデータを書き込む際、メインメモリ部２及びコン
トロール部５１に対してライトイネーブル信号／ＷＥを
それぞれ出力する。コントロール部５１は、ホストシス
テム装置５６からライトイネーブル信号／ＷＥが入力さ
れると、このときにホストシステム装置５６からメイン
メモリ部２に書き込まれたデータを、メインメモリ部２
のアドレスに対応させてサブメモリ部３にコピーする。

【００８０】このように、ホストシステム装置５６によ
ってメインメモリ部２にデータが書き込まれるごとに、
メインメモリ部２に書き込まれたデータを、メインメモ
リ部２のアドレスに対応させてサブメモリ部３にコピー
することから、ホストシステム装置５６の電源を切る
際、メインメモリ部２に格納されたデータをサブメモリ
部３にコピーする必要がない。次に、ホストシステム装
置５６の電源が切られた後、ホストシステム装置の電源
が投入されると、ホストシステム装置５６は、メモリカ
ード５５への電源供給を行うと共に、上記コントロール
部５１及びクロック発生部５２にそれぞれ所定の電源投
入信号を出力し、該所定の電源投入信号が入力されたク
ロック発生部５２は、クロック信号を生成してコントロ
ール部５１に出力する。

【００８１】所定の電源投入信号が入力されたコントロ
ール部５１は、クロック発生部５２からのクロック信号
を基にして動作し、サブメモリ部３に格納されたデータ
を読み出してメインメモリ部２へ書き込み、サブメモリ
部３に格納されたすべてのデータをメインメモリ部２へ
コピーする。更に、コントロール部５１は、メインメモ
リ部２へのコピーが終了すると、コピー完了信号をクロ
ック発生部５２及びホストシステム装置５６に出力し、
クロック発生部５２は、コピー完了信号を受けてクロッ
ク信号の生成及び出力を停止し、ホストシステム装置５
６は、コピー完了信号を受け、メインメモリ部２に対し
て、データの書き込み又は読み出しを行う通常のメモリ
カードとして使用する。

【００８２】コントロール部５１の例を示した概略のブ
ロック図は、上記図１０において、バス・コントロール
部４１をバス・コントロール部６１にし、電源切断信号
をライトイネーブル信号／ＷＥにした以外は同じである
ので省略し、上記図１０を参照しながらコントロール部
５１の動作例について説明する。図１４は、上記図１３
で示したメモリカード５５による、メインメモリ部２か
らサブメモリ部３へデータをコピーする動作例を示した
フローチャートである。

【００８３】図１４において、ステップＳ７１で、コン
トロール部５１は、ホストシステム装置５６からライト
イネーブル信号／ＷＥが入力され、ステップＳ７２で、
バス・コントロール部６１は、バッファ４２及びメイン
メモリ・Ｉ／Ｆ部４３に対して、ホストシステム装置５
６によってメインメモリ部２に書き込まれた最新のデー
タを読み出してバッファ４２に書き込むように指令し、
ステップＳ７３に進む。ステップＳ７３で、メインメモ
リ・Ｉ／Ｆ部４３は、バス・コントロール部６１からの
指令に従い、バス・コントロール部６１から指定された
アドレスのデータをメインメモリ部２から読み出して、
バッファ４２に書き込む。

【００８４】次に、ステップＳ７４で、バス・コントロ
ール部６１は、バッファ４２及びサブメモリ・Ｉ／Ｆ部
４４に対して、バッファ４２に書き込まれたデータを読
み出して、該データが格納されていたメインメモリ部２
のアドレスと対応させてサブメモリ部３に書き込むよう
に指令する。次にステップＳ７５で、サブメモリ・Ｉ／
Ｆ部４４は、バッファ４２に書き込まれたデータの読み
出しを行い、該読み出したデータをメインメモリ部２の
アドレスと対応させてサブメモリ部３に書き込む。次
に、ステップＳ７６で、バス・コントロール部６１は、
クロック発生部５２にコピー完了信号を出力して、本フ
ローは終了する。

【００８５】上記図１３で示したコントロール部５１に
よる電源投入時の動作例を示したフローチャートは、ホ
ストシステム装置３６をホストシステム装置５６に、コ
ントロール部３１をコントロール部５１に、バス・コン
トロール部４１をバス・コントロール部６１にした以外
は上記図１２と同じであるので省略する。

【００８６】このように、本実施の形態４におけるメモ
リカードは、ホストシステム装置５６によってメインメ
モリ部２にデータが書き込まれるごとに、メインメモリ
部２に書き込まれたデータを、メインメモリ部２のアド
レスに対応させてサブメモリ部３にコピーするようにし
た。このことから、ＳＲＡＭのデータをバックアップす
るための電池を必要とせず、バックアップ中に揮発性メ
モリに生じるデータ変化をなくすことができ、ソフトエ
ラーの発生を防止することができる。また、メインメモ
リ部及びサブメモリ部間のデータコピーをメモリカード
で行うようにしたことからホストシステム装置における
負荷の増加を防ぐことができる。更に、ホストシステム
装置の電源切断時に、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする必要がなく、電源切断に
要する時間を短縮することができる。

【００８７】実施の形態５．上記実施の形態３において
は、ホストシステム装置の電源を切断する際、メモリカ
ードによって行われるメインメモリ部に格納されたデー
タをサブメモリ部にコピーする動作を行う場合、ホスト
システム装置から供給される電源でメモリカードは動作
したが、これを、メモリカード内に設けた二次電池から
供給される電源でメモリカードが動作するようにしても
よく、このようにしたものを本発明の実施の形態５とす
る。図１５は、本発明の実施の形態５におけるメモリカ
ードの例を示した概略のブロック図である。なお、図１
５において、上記図７と同じものは同じ符号で示してお
り、ここではその説明を省略すると共に、上記図７との
相違点のみ説明する。

【００８８】図１５における図７との相違点は、図７の
メモリカード３５に電源切断時におけるメモリカード内
の各部に電源を供給するための二次電池７１と、ホスト
システム装置から供給される電源電圧を監視し、該電源
電圧の値に応じてホストシステム装置から供給される電
源と二次電池７１とを切り換えてメモリカードの各部へ
の電源供給を行う電源切換部７２とを追加して備えたこ
とにある。更に、コントロール部及びクロック発生部
は、電源切換部７２から入力される、ホストシステム装
置の電源切断を検出したことを示す切断検出信号、及び
ホストシステム装置の電源投入を検出したことを示す投
入検出信号に応じて動作することから、図７のコントロ
ール部３１をコントロール部７３とし、図７のクロック
発生部３２をクロック発生部７４とした。また、これら
に伴って、図７のメモリカード３５をメモリカード７５
とし、図７のホストシステム装置３６をホストシステム
装置７６とした。

【００８９】図１５において、上記メモリカード７５
は、メインメモリ部２、サブメモリ部３、二次電池７
１、電源切換部７２、コントロール部７３及びクロック
発生部７４で形成され、メインメモリ部２及びサブメモ
リ部３はそれぞれコントロール部７３に接続され、メイ
ンメモリ部２及びコントロール部７３はホストシステム
装置７６にそれぞれ接続される。また、コントロール部
７３には、クロック発生部７４が接続され、電源切換部
７２は、メインメモリ部２、サブメモリ部３、コントロ
ール部７３及びクロック発生部７４にそれぞれ接続さ
れ、電源の供給を行う。更に、電源切換部７２は、ホス
トシステム装置７６に接続されると共に、接地との間に
二次電池７１が接続される。

【００９０】上記のような構成において、電源切換部７
２は、ホストシステム装置７６から供給される電源の電
圧を監視することによって、ホストシステム装置７６に
おける電源切断及び電源投入を検出する。電源切換部７
２は、ホストシステム装置７６の電源切断を検出した場
合、二次電池７１を電源として動作すると共に、メイン
メモリ部２、サブメモリ部３、コントロール部７３及び
クロック発生部７４に二次電池７１を用いてそれぞれ電
源の供給を行う。これと同時に、電源切換部７２は、コ
ントロール部７３及びクロック発生部７４に所定の切断
検出信号を出力する。

【００９１】上記所定の切断検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部７３に出力する。所定の切断検出信号が入力された
コントロール部７３は、クロック発生部７４から入力さ
れるクロック信号を基にして動作し、上記メインメモリ
部２に格納されたすべてのデータを、メインメモリ部２
のアドレスに対応させてサブメモリ部３にコピーする。

【００９２】また、電源切換部７２は、ホストシステム
装置７６の電源投入を検出した場合、ホストシステム装
置７６からの電源によって動作すると共に、メインメモ
リ部２、サブメモリ部３、コントロール部７３及びクロ
ック発生部７４にホストシステム装置７６からの電源を
それぞれ供給し、更に、二次電池７１の充電を行う。こ
れと同時に、電源切換部７２は、コントロール部７３及
びクロック発生部７４に所定の投入検出信号を出力す
る。

【００９３】上記所定の投入検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部７３に出力する。所定の投入検出信号が入力された
コントロール部７３は、クロック発生部７４から入力さ
れるクロック信号を基にして動作し、上記サブメモリ部
３に格納されたすべてのデータを、サブメモリ部３のア
ドレスに対応させてメインメモリ部２へコピーする。更
に、コントロール部７３は、メインメモリ部２へのコピ
ーが終了すると、コピー完了信号をクロック発生部７４
及びホストシステム装置７６に出力し、クロック発生部
７４は、コピー完了信号を受けてクロック信号の生成及
び出力を停止し、ホストシステム装置７６は、コピー完
了信号を受け、メインメモリ部２に対して、データの書
き込み又は読み出しを行う通常のメモリカードとして使
用する。

【００９４】図１６は、上記図１５で示したメモリカー
ド７５による電源切断時の動作例を示したフローチャー
トである。なお、図１６では、コントロール部、クロッ
ク発生部及びホストシステム装置の符号を置き換える以
外は上記図８と同じ処理を行うフローは同じ符号で示し
ており、ここではその説明を省略する。図１６におい
て、ステップＳ８１で、ホストシステム装置７６の電源
切断が行われると、電源切換部７２は、ホストシステム
装置７６の電源切断を検出し、二次電池７１を電源とし
て動作すると共に、メインメモリ部２、サブメモリ部
３、コントロール部７３及びクロック発生部７４に二次
電池７１を用いてそれぞれ電源の供給を行う。

【００９５】次に、ステップＳ８２で、電源切換部７２
は、コントロール部７３及びクロック発生部７４に所定
の切断検出信号を出力し、ステップＳ８３で、コントロ
ール部７３は、クロック発生部７４からのクロック信号
を基に動作すると共に、所定の切断検出信号が入力され
ると、メインメモリ部２からデータを最初に読み出す所
定の初期アドレス、例えば先頭アドレスのデータの読み
出しを行った後、図８で示したステップＳ３３及びステ
ップＳ３４の処理を行う。ステップＳ３４で、最終アド
レスである場合（ＹＥＳ）、ステップＳ８４に進み、ス
テップＳ８４で、コントロール部７３は、クロック発生
部７４にコピー完了信号を出力し、クロック発生部７４
はクロック信号の生成及び出力を停止して、本フローは
終了する。また、ステップＳ３４で、最終アドレスでな
い場合（ＮＯ）、ステップＳ３６の処理を行った後、ス
テップＳ３３に戻る。

【００９６】図１７は、上記図１５で示したメモリカー
ド７５による電源投入時の動作例を示したフローチャー
トである。なお、図１７では、コントロール部、クロッ
ク発生部及びホストシステム装置の符号を置き換える以
外は上記図９と同じ処理を行うフローは同じ符号で示し
ており、ここではその説明を省略する。図１７におい
て、ステップＳ９１で、ホストシステム装置７６の電源
投入が行われると、電源切換部７２は、ホストシステム
装置７６の電源投入を検出し、ホストシステム装置７６
からの電源で動作すると共に、メインメモリ部２、サブ
メモリ部３、コントロール部７３及びクロック発生部７
４にホストシステム装置７６からの電源をそれぞれ供給
する。

【００９７】次に、ステップＳ９２で、電源切換部７２
は、コントロール部７３及びクロック発生部７４に所定
の投入検出信号を出力し、ステップＳ９３で、コントロ
ール部７３は、クロック発生部７４からのクロック信号
を基に動作すると共に、所定の投入検出信号が入力され
ると、サブメモリ部３からデータを最初に読み出す所定
の初期アドレス、例えば先頭アドレスのデータの読み出
しを行った後、図９で示したステップＳ４３からステッ
プＳ４６の処理を行う。

【００９８】図１８は、コントロール部７３の例を示し
た概略のブロック図である。なお、図１８では、上記図
１０と同じものは同じ符号で示しており、ここではその
説明を省略すると共に、図１０との相違点のみを説明す
る。図１８における図１０との相違点は、図１０のコン
トロール部３１をコントロール部７３にし、図１０のバ
ス・コントロール部４１をバス・コントロール部８１に
し、バス・コントロール部８１には、電源切断信号の代
わりに切断検出信号が入力され、電源投入信号の代わり
に投入検出信号が入力されることにある。

【００９９】図１８において、コントロール部７３は、
バス・コントロール部８１、バッファ４２、メインメモ
リ・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部４４で構成
される。バス・コントロール部８１は、バッファ４２、
メインメモリ・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部
４４にそれぞれ接続され、バッファ４２は、メインメモ
リ・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部４４にそれ
ぞれ接続される。

【０１００】上記バス・コントロール部８１は、電源切
換部７２からの切断検出信号又は投入検出信号に応じ
て、バッファ４２、メインメモリ・Ｉ／Ｆ部４３及びサ
ブメモリ・Ｉ／Ｆ部４４の制御を行う。メインメモリ・
Ｉ／Ｆ部４３は、バス・コントロール部８１の制御信号
により、メインメモリ部２に格納されたデータの読み出
し及び該読み出したデータのバッファ４２への書き込
み、又は、バッファ４２に書き込まれたデータの読み出
し及び該読み出したデータのメインメモリ部２への書き
込みを行う。サブメモリ・Ｉ／Ｆ部４４は、バス・コン
トロール部８１の制御信号により、サブメモリ部３に格
納されたデータの読み出し及び該読み出したデータのバ
ッファ４２への書き込み、又は、バッファ４２に書き込
まれたデータの読み出し及び該読み出したデータのサブ
メモリ部３への書き込みを行う。

【０１０１】図１９は、コントロール部７３による電源
切断時の動作例を示したフローチャートである。なお、
図１９では、コントロール部、バス・コントロール部及
びホストシステム装置の符号を置き換える以外は上記図
１１と同じ処理を行うフローは同じ符号で示しており、
ここではその説明を省略する。

【０１０２】図１９において、ステップＳ１０１で、バ
ス・コントロール部８１は、電源切換部７２から所定の
切断検出信号が入力された後、ステップＳ５２からステ
ップＳ５５の処理を行い、ステップＳ５６で、最終アド
レスである場合（ＹＥＳ）、ステップＳ１０２に進み、
ステップＳ１０２で、バス・コントロール部８１は、ク
ロック発生部７４にコピー完了信号を出力して、本フロ
ーは終了する。また、ステップＳ５６で、最終アドレス
でない場合（ＮＯ）、ステップＳ５８の処理を行った
後、ステップＳ５３に戻る。

【０１０３】図２０は、コントロール部７３による電源
投入時の動作例を示したフローチャートである。図２０
では、コントロール部、バス・コントロール部及びホス
トシステム装置の符号を置き換える以外は上記図１２と
同じ処理を行うフローは同じ符号で示しており、ここで
はその説明を省略する。

【０１０４】図２０において、ステップＳ１１１で、コ
ントロール部７３は、電源切換部７２から所定の投入検
出信号が入力された後、ステップＳ６２からステップＳ
６５の処理を行い、ステップＳ６６で、最終アドレスで
ある場合（ＹＥＳ）、ステップＳ１１２に進み、ステッ
プＳ１１２で、バス・コントロール部８１は、ホストシ
ステム装置７６及びクロック発生部７４にコピー完了信
号をそれぞれ出力して、本フローは終了する。また、ス
テップＳ６６で、最終アドレスでない場合（ＮＯ）、ス
テップＳ６８の処理を行った後、ステップＳ６３に戻
る。

【０１０５】このように、本実施の形態５におけるメモ
リカードは、ホストシステム装置の電源を切断する際、
メモリカードによって行われるメインメモリ部に格納さ
れたデータをサブメモリ部にコピーする動作を行う場
合、メモリカード内に設けた二次電池から供給される電
源で動作する。このことから、バックアップ中に揮発性
メモリに生じるデータ変化をなくすことができ、ソフト
エラーの発生を防止することができる。また、メインメ
モリ部及びサブメモリ部間のデータコピーをメモリカー
ドで行い、更に、該データコピーの動作を内蔵する二次
電池を電源として行うことから、ホストシステム装置に
おける負荷の増加を防ぐことができると共に、ホストシ
ステム装置の電源切断に要する時間を短縮することがで
きる。

【０１０６】実施の形態６．上記実施の形態１から実施
の形態５においては、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする際、単なるデータコピー
を行っていたが、メインメモリ部のデータをサブメモリ
部にコピーする際に、誤り訂正符号（以下、ＥＣＣと呼
ぶ）を付加し、サブメモリ部に格納されたデータをメイ
ンメモリ部にコピーする際、ＥＣＣを用いてデータの誤
り訂正を行うようにしてもよく、このようにしたものを
本発明の実施の形態６とする。なお、本実施の形態６に
おいては、上記実施の形態５を例にして説明する。

【０１０７】本発明の実施の形態６におけるメモリカー
ドの例を示した概略のブロック図は、上記図１５におい
て、コントロール部７３をコントロール部９１とし、メ
モリカード７５をメモリカード９５とする以外は同じで
あるので省略し、図１５を参照しながら説明する。メモ
リカード９５は、メインメモリ部２、サブメモリ部３、
二次電池７１、電源切換部７２、コントロール部９１及
びクロック発生部７４で形成され、メインメモリ部２及
びサブメモリ部３はそれぞれコントロール部９１に接続
され、メインメモリ部２及びコントロール部９１はホス
トシステム装置７６にそれぞれ接続される。

【０１０８】また、コントロール部９１には、クロック
発生部７４が接続され、電源切換部７２は、メインメモ
リ部２、サブメモリ部３、コントロール部９１及びクロ
ック発生部７４にそれぞれ接続され、電源の供給を行
う。更に、電源切換部７２は、ホストシステム装置７６
に接続されると共に、接地との間に二次電池７１が接続
される。

【０１０９】上記のような構成において、電源切換部７
２は、ホストシステム装置７６の電源切断を検出した場
合、二次電池７１を電源として動作すると共に、メイン
メモリ部２、サブメモリ部３、コントロール部９１及び
クロック発生部７４に二次電池７１を用いてそれぞれ電
源の供給を行う。これと同時に、電源切換部７２は、コ
ントロール部９１及びクロック発生部７４に所定の切断
検出信号を出力する。

【０１１０】上記所定の切断検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部９１に出力する。所定の切断検出信号が入力された
コントロール部９１は、クロック発生部７４から入力さ
れるクロック信号を基にして動作し、上記メインメモリ
部２に格納されたすべてのデータを、メインメモリ部２
のアドレスに対応させてサブメモリ部３にコピーする。

【０１１１】このとき、コントロール部９１は、メイン
メモリ部２から読み出したデータに対して、バイト単位
でＥＣＣを生成して付加し、ＥＣＣを付加したデータを
サブメモリ部３に書き込む。コントロール部９１は、メ
インメモリ部２に格納されたすべてのデータにおけるサ
ブメモリ部３へのコピー処理が終了すると、クロック発
生部７４にコピーが完了したことを示すコピー完了信号
を出力し、該コピー完了信号が入力されたクロック発生
部７４は、クロック信号の生成及び出力を停止する。

【０１１２】また、電源切換部７２は、ホストシステム
装置７６の電源投入を検出した場合、ホストシステム装
置７６からの電源によって動作すると共に、メインメモ
リ部２、サブメモリ部３、コントロール部９１及びクロ
ック発生部７４にホストシステム装置７６からの電源を
それぞれ供給し、更に、二次電池７１の充電を行う。こ
れと同時に、電源切換部７２は、コントロール部９１及
びクロック発生部７４に所定の投入検出信号を出力す
る。

【０１１３】上記所定の投入検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部９１に出力する。所定の電源投入信号が入力された
コントロール部９１は、クロック発生部７４からのクロ
ック信号を基にして動作し、サブメモリ部３に格納され
たデータ及び該データに付加したＥＣＣを読み出し、読
み出したＥＣＣを用いてデータの誤りの有無を確認し、
データに誤りがあるとそのデータの訂正を行う誤り訂正
処理を行う。

【０１１４】コントロール部９１は、上記のような誤り
訂正処理を行ったデータをメインメモリ部２に書き込
み、メインメモリ部２からコピーされサブメモリ部３に
格納されたすべてのデータに対して、誤り訂正処理を行
ってメインメモリ部２にコピーする。更に、コントロー
ル部９１は、メインメモリ部２へのコピーが終了する
と、コピー完了信号をクロック発生部７４及びホストシ
ステム装置７６にそれぞれ出力し、クロック発生部７４
は、コピー完了信号を受け、クロック信号の生成及び出
力を停止すると共に、ホストシステム装置７６は、コピ
ー完了信号を受け、メインメモリ部２に対して、データ
の書き込み又は読み出しを行う通常のメモリカードとし
て使用する。

【０１１５】ここで、コントロール部９１が生成するＥ
ＣＣについて説明する。コントロール部９１は公知の方
法でＥＣＣを生成し、該生成したＥＣＣを用いてエラー
ビットの検出を行うが、ここではハミング符号を使用し
てバイト単位のＥＣＣを生成し、エラービットを検出す
る方法を説明する。

【０１１６】例えば、ｄ７〜ｄ０の８ビットのバイトデ
ータに対してｅ３〜ｅ０の４ビットのＥＣＣを下記
（１）式から（４）式で示したように与えたとする。 ｅ０＝ｄ０＋ｄ１＋ｄ３＋ｄ４＋ｄ６ ……………………（１） ｅ１＝ｄ０＋ｄ２＋ｄ３＋ｄ５＋ｄ６ ……………………（２） ｅ２＝ｄ１＋ｄ２＋ｄ３＋ｄ７ ……………………………（３） ｅ３＝ｄ４＋ｄ５＋ｄ６＋ｄ７ ……………………………（４） なお、上記（１）式から（４）式において、１＋１＝０
＋０＝０、１＋０＝０＋１＝１とし、すなわち排他的論
理和で計算する。

【０１１７】このとき、バイトデータｄ[７：０]のＥＣ
Ｃをｅ[３：０]とし、バイトデータｄ[７：０]に対して
１ビット誤りを含んだデータをｄｘ[７：０]、そのＥＣ
Ｃをｅｘ[３：０]とする。ｅ[３：０]とｅｘ[３：０]と
を比較し、すなわち、排他的論理和を算出し、該算出し
た値を１０進数で表した値が、３であればｄ０のデータ
が、５であればｄ１のデータが、６であればｄ２のデー
タが、７であればｄ３のデータが、９であればｄ４のデ
ータが、１０であればｄ５のデータが、１１であればｄ
６のデータが、１２であればｄ７のデータが誤ったこと
になる。

【０１１８】例えば、ｄ[７：０]＝１１０１０１０１と
するとｅ[３：０]＝１０１１が与えられる。例えば、ｄ
[７：０]のｄ３が誤っている場合、ｄｘ[７：０]＝１１
０１１１０１となりそのＥＣＣはｅｘ[３：０]＝１１０
０となる。ｅ[３：０]とｅｘ[３：０]とを比較し、すな
わち排他的論理和を算出すると、「０１１１」となる。
これを１０進数で表すと７であり、上記によりｄ３がエ
ラービットであることが分かる。このように、ハミング
符号を用いたバイト単位のＥＣＣを用いることで、１バ
イトのデータごとに１ビットの誤りを訂正することがで
きる。このように、８ビットのバイトデータに対して４
ビットのＥＣＣが付加されることから、サブメモリ部３
は、メインメモリ部２の記憶容量の１.５倍以上の記憶
容量を必要とする。

【０１１９】図２１は、メモリカード９５による電源切
断時の動作例を示したフローチャートである。図２１で
は、コントロール部の符号を置き換える以外は上記図１
６と同じ処理を行うフローは同じ符号で示しており、こ
こではその説明を省略する。図２１において、ステップ
Ｓ８１からステップＳ８３の処理が行われた後、コント
ロール部９１は、ステップＳ１２１で、メインメモリ部
２から指定したアドレスのデータを読み出し、ステップ
Ｓ１２２で、該読み出したデータに対してバイト単位ご
とにＥＣＣを生成して付加し、ステップＳ１２３で、Ｅ
ＣＣを付加したデータを、該データが格納されていたメ
インメモリ部２のアドレスと対応させてサブメモリ部３
に書き込む。この後、ステップＳ３４、ステップＳ３６
及びステップＳ８４の処理を行う。

【０１２０】図２２は、メモリカード９５による電源切
断時の動作例を示したフローチャートである。図２２で
は、コントロール部の符号を置き換える以外は上記図１
７と同じ処理を行うフローは同じ符号で示しており、こ
こではその説明を省略する。図２２において、ステップ
Ｓ９１からステップＳ９３の処理が行われた後、コント
ロール部９１は、ステップＳ１３１で、サブメモリ部３
から指定したアドレスのデータ及び該データに付加され
たＥＣＣを読み出し、ステップＳ１３２で、ＥＣＣを用
いて読み出したデータの誤り訂正処理を行い、ステップ
Ｓ１３３で、誤り訂正処理を行ったデータを、該データ
が格納されていたメインメモリ部２の元のアドレスに書
き込む。この後、ステップＳ４４からステップＳ４６の
処理を行う。

【０１２１】図２３は、コントロール部９１の例を示し
た概略のブロック図である。なお、図２３において、上
記図１８と同じものは同じ符号で示しており、ここでは
その説明を省略すると共に、図１８との相違点のみ説明
する。図２３における図１８との相違点は、図１８のバ
ッファ４２とサブメモリ・Ｉ／Ｆ部４４との間にＥＣＣ
生成部９７を設けたことと、図１８のコントロール部７
３をコントロール部９１にしたことにある。図２３にお
いて、バッファ４２は、ＥＣＣ生成部９７を介してサブ
メモリ・Ｉ／Ｆ部４４に接続される。

【０１２２】上記ＥＣＣ生成部９７は、バッファ４２か
ら入力されたデータに対して、所定の方法でＥＣＣを生
成して付加した後、サブメモリ・Ｉ／Ｆ部４４に出力
し、サブメモリ・Ｉ／Ｆ部４４から入力されたデータに
対して、該データに付加されたＥＣＣを用いて誤り訂正
処理を行ってバッファ４２に出力する。このように、バ
ッファ４２からサブメモリ・Ｉ／Ｆ部４４に出力された
データは、ＥＣＣ生成部９７を通過する際に所定のＥＣ
Ｃが付加され、サブメモリ・Ｉ／Ｆ部４４は、該ＥＣＣ
が付加されたデータを、該データが格納されていたメイ
ンメモリ部２のアドレスと対応させてサブメモリ部３に
書き込む。また、サブメモリ部３から読み出されてサブ
メモリ・Ｉ／Ｆ部４４から出力されたデータは、ＥＣＣ
生成部９７を通過する際に、付加されたＥＣＣを用いて
誤り訂正処理が行われ、該処理が行われたデータがバッ
ファ４２に書き込まれる。

【０１２３】図２４は、上記図２３で示したコントロー
ル部９１による電源切断時の動作例を示したフローチャ
ートである。なお、図２４では、コントロール部の符号
を置き換える以外は上記図１９と同じ処理を行うフロー
は同じ符号で示しており、ここではその説明を省略す
る。図２４において、ステップＳ１０１、及びステップ
Ｓ５２からステップＳ５４の処理を行った後、ステップ
Ｓ１４１で、サブメモリ・Ｉ／Ｆ部４４は、バッファ４
２に書き込まれたデータの読み出しを行い、ステップＳ
１４２で、ＥＣＣ生成部９７は、バッファ４２から入力
されたデータに対して、所定の方法でＥＣＣを生成して
付加し、ステップＳ１４３で、サブメモリ・Ｉ／Ｆ部４
４は、ＥＣＣ生成部９７でＥＣＣが付加されたデータを
メインメモリ部２のアドレスと対応させてサブメモリ部
３に書き込む。この後、ステップＳ５６、ステップＳ５
８及びステップＳ１０２の処理を行う。

【０１２４】図２５は、上記図２３で示したコントロー
ル部９１による電源投入時の動作例を示したフローチャ
ートである。なお、図２５では、コントロール部の符号
を置き換える以外は上記図２０と同じ処理を行うフロー
は同じ符号で示しており、ここではその説明を省略す
る。

【０１２５】図２５において、ステップＳ１１１及びス
テップＳ６２の処理を行った後、ステップＳ１５１で、
サブメモリ・Ｉ／Ｆ部４４は、バス・コントロール部８
１からの指令に従い、バス・コントロール部８１から指
定されたアドレスのデータをサブメモリ部３から読み出
し、ステップＳ１５２で、ＥＣＣ生成部９７は、サブメ
モリ・Ｉ／Ｆ部４４から入力されたデータに対して、該
データに付加されたＥＣＣを用いて誤り訂正処理を行
う。その後、ステップＳ１５３で、バッファ４２は、誤
り訂正処理が行われたデータが書き込まれ、ステップＳ
６４からステップＳ６６、ステップＳ６８及びステップ
Ｓ１１２の各処理が行われ、ステップＳ６８の処理が行
われた後は、ステップＳ１５１に戻る。

【０１２６】ここで、上記実施の形態６の説明では、バ
イト単位のデータに対してＥＣＣを付加する例を示して
説明したが、ブロック単位のデータに対してＥＣＣを付
加するようにしてもよい。この場合、メインメモリ部２
に格納されたデータのサブメモリ部３へのコピー、及び
サブメモリ部３に格納されたデータのメインメモリ部２
へのコピーはそれぞれブロック単位で行われる。すなわ
ち、上記図２３で示したコントロール部９１の場合、メ
インメモリ部２から読み出されたブロック単位のデータ
は、バッファ４２に書き込まれた後、ＥＣＣ生成部９７
を介してサブメモリ・Ｉ／Ｆ部４４に入力される。

【０１２７】ＥＣＣ生成部９７は、バッファ４２から入
力されたブロック単位のデータに対して所定の方法でＥ
ＣＣを付加して、サブメモリ・Ｉ／Ｆ部４４に出力す
る。サブメモリ・Ｉ／Ｆ部４４は、ＥＣＣが付加された
ブロック単位のデータを、該データが格納されていたメ
インメモリ部２のアドレスに対応させてサブメモリ部３
に書き込む。また、サブメモリ部３から読み出されたブ
ロック単位のデータは、付加されたＥＣＣを用いてＥＣ
Ｃ生成部９７で誤り訂正処理が行われた後、バッファ４
２に書き込まれ、メインメモリ・Ｉ／Ｆ部４３によって
メインメモリ部２に書き込まれる。

【０１２８】例えばハミング符号を使用してブロック単
位のＥＣＣを生成してエラービットを検出する場合、Ｅ
ＣＣ生成部９７は、Ｎバイトのブロック単位のデータに
対して誤り訂正符号を生成するとしたとき、該誤り訂正
符号のビット長ｋは、下記（５）式を満たすように決め
られる。 ２^k−１≧Ｎ×８＋ｋ ………………………………（５） なお、上記（５）式は、ハミング符号における１ビット
訂正符号の場合を示している。

【０１２９】このように、ブロック単位のデータに対し
てＥＣＣを付加することによって、バイト単位のデータ
にＥＣＣを付加した場合よりもサブメモリ部３の記憶容
量を小さくすることができ、コストの削減を図ることが
できる。

【０１３０】なお、上記実施の形態６においては、実施
の形態５の場合を例にして説明したが、上記実施の形態
３及び実施の形態４においても同様であるのでその説明
を省略する。また、実施の形態１及び実施の形態２にお
いては、電源切断時にメインメモリ部に格納されたデー
タをサブメモリ部にコピーする際、メインメモリ部から
読み出したデータに対するＥＣＣの生成及び付加はホス
トシステム装置で行われ、電源投入時にサブメモリ部に
格納されたデータをメインメモリ部にコピーする際、サ
ブメモリ部から読み出されたデータに対する誤り訂正処
理においてもホストシステム装置で行われる。

【０１３１】上記のように、本実施の形態６におけるメ
モリカードは、上記実施の形態１から実施の形態５のメ
モリカードにおいて、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする際、該データにＥＣＣを
付加してサブメモリ部に書き込み、サブメモリ部に格納
されたデータをメインメモリ部に書き込む際、該データ
の誤り訂正処理を行うようにした。このことから、上記
実施の形態１から実施の形態５のそれぞれの効果に加え
て、メインメモリ部に格納されたデータの信頼性を向上
させることができる。

【０１３２】実施の形態７．上記実施の形態６において
は、データの誤り訂正にＥＣＣ、例えばハミング符号を
使用したが、メインメモリ部２から読み出したデータに
対する同一データのコピーとチェックサムから誤り訂正
処理を行うようにしてもよい。このようにしたものを本
発明の実施の形態７とする。なお、本実施の形態７にお
いては、上記実施の形態５を例にして説明する。本発明
の実施の形態７におけるメモリカードの例を示した概略
のブロック図は、上記図１５において、コントロール部
７３をコントロール部１０１とし、メモリカード７５を
メモリカード１０５とする以外は同じであるので省略す
る。

【０１３３】図２６は、コントロール部１０１の例を示
した概略のブロック図である。なお、図２６において、
上記図２３と同じものは同じ符号で示しており、ここで
はその説明を省略すると共に、図２３との相違点のみ説
明する。図２６における図２３との相違点は、図２３の
ＥＣＣ生成部９７をデータ誤り検出部１０７に置き換え
たことにある。図２６において、バッファ４２は、デー
タ誤り検出部１０７を介してサブメモリ・Ｉ／Ｆ部４４
に接続される。

【０１３４】上記データ誤り検出部１０７は、バッファ
４２から入力されたバイト単位又はブロック単位のデー
タに対して、図２７で示すように該データのコピーデー
タとチェックサムを生成して付加した後、サブメモリ・
Ｉ／Ｆ部４４に出力する。また、データ誤り検出部１０
７は、サブメモリ・Ｉ／Ｆ部４４から入力されたデータ
に対して、該データに付加されたコピーデータとチェッ
クサムを用いて誤り訂正処理を行ってバッファ４２に出
力する。

【０１３５】ここで、データ誤り検出部１０７によって
行われる誤り訂正処理の方法について説明する。例え
ば、バイト単位のデータ＜１１１０１１００＞に対し
て、データ誤り検出部１０７によって付加されたコピー
データが＜１１１１１１００＞であった場合、どちらが
正しいかを判別するために、データ誤り検出部１０７
は、チェックサムのデータを使用する。データ誤り検出
部１０７は、チェックサムが＜１＞の場合、コピーデー
タが誤っていると判断し、チェックサムが＜０＞の場
合、コピーデータが正しいと判断する。なお、データ誤
り検出部１０７は、サブメモリ部３に格納されたデータ
と該データのコピーデータとが一致すると、チェックサ
ムによるチェックは行わない。

【０１３６】このように、バッファ４２からサブメモリ
・Ｉ／Ｆ部４４に出力されたデータは、データ誤り検出
部１０７を通過する際に所定のコピーデータ及びチェッ
クサムが付加され、サブメモリ・Ｉ／Ｆ部４４は、コピ
ーデータ及びチェックサムが付加されたデータを、該デ
ータが格納されていたメインメモリ部２のアドレスと対
応させてサブメモリ部３に書き込む。また、サブメモリ
部３から読み出されてサブメモリ・Ｉ／Ｆ部４４から出
力されたデータは、データ誤り検出部１０７を通過する
際に、付加されたコピーデータ及びチェックサムを用い
て誤り訂正処理が行われ、該処理が行われたデータがバ
ッファ４２に書き込まれる。

【０１３７】図２８は、上記図２６で示したコントロー
ル部１０１による電源切断時の動作例を示したフローチ
ャートである。なお、図２８では、コントロール部の符
号を置き換える以外は上記図２４と同じ処理を行うフロ
ーは同じ符号で示しており、ここではその説明を省略す
る。図２８において、ステップＳ１０１、ステップＳ５
２からステップＳ５４、及びステップＳ１４１の処理を
行った後、ステップＳ１６１で、データ誤り検出部１０
７は、バッファ４２から入力されたデータに対して、コ
ピーデータとチェックサムを生成して付加し、ステップ
Ｓ１６２で、サブメモリ・Ｉ／Ｆ部４４は、データ誤り
検出部１０７でコピーデータとチェックサムが付加され
たデータをメインメモリ部２のアドレスと対応させてサ
ブメモリ部３に書き込む。この後、ステップＳ５６、ス
テップＳ５８及びステップＳ１０２の処理を行う。

【０１３８】図２９は、上記図２６で示したコントロー
ル部１０１による電源投入時の動作例を示したフローチ
ャートである。なお、図２９では、コントロール部の符
号を置き換える以外は上記図２５と同じ処理を行うフロ
ーは同じ符号で示しており、ここではその説明を省略す
る。

【０１３９】図２９において、ステップＳ１１１、ステ
ップＳ６２及びステップＳ１５１の処理を行った後、ス
テップＳ１７１で、データ誤り検出部１０７は、サブメ
モリ・Ｉ／Ｆ部４４から入力されたデータが、該データ
に付加されたコピーデータと同じであるか否かの比較を
行い、同じであれば（ＹＥＳ）、ステップＳ１７２に進
み、データ誤り検出部１０７は、サブメモリ・Ｉ／Ｆ部
４４から入力されたデータをそのままバッファ４２に出
力し、バッファ４２にデータが書き込まれる。この後、
ステップＳ６４からステップＳ６６、ステップＳ６８及
びステップＳ１１２の各処理が行われ、ステップＳ６８
の処理が行われた後は、ステップＳ１５１に戻る。

【０１４０】また、上記ステップＳ１７１で、異なって
いた場合（ＮＯ）、ステップＳ１７３で、データ誤り検
出部１０７は、チェックサムを用いて、データが正しい
か該データに付加されたコピーデータが正しいかの判断
を行い、正しい方のデータをバッファ４２に出力した
後、ステップＳ１５３に進む。

【０１４１】なお、上記実施の形態７においては、実施
の形態６と同様に、実施の形態５の場合を例にして説明
したが、上記実施の形態３及び実施の形態４においても
同様であるのでその説明を省略する。また、実施の形態
１及び実施の形態２においては、電源切断時にメインメ
モリ部に格納されたデータをサブメモリ部にコピーする
際、メインメモリ部から読み出したデータに対するコピ
ーデータ及びチェックサムの生成及び付加はホストシス
テム装置で行われ、電源投入時にサブメモリ部に格納さ
れたデータをメインメモリ部にコピーする際、サブメモ
リ部から読み出されたデータに対する、コピーデータ及
びチェックサムを使用した誤り訂正処理においてもホス
トシステム装置で行われる。

【０１４２】このように、本実施の形態７におけるメモ
リカードは、上記実施の形態１から実施の形態５のメモ
リカードにおいて、メインメモリ部に格納されたデータ
をサブメモリ部にコピーする際、該データにコピーデー
タとチェックサムを付加してサブメモリ部に書き込み、
サブメモリ部に格納されたデータをメインメモリ部に書
き込む際、コピーデータとチェックサムを用いることに
よって、データの誤り訂正処理を行うようにしたことか
ら、１ビットの誤りのみを検出することができる。しか
し、半導体における信頼性においては、数メガビットの
データに対して１ビットのデータエラーが発生する可能
性がきわめて小さい。このことから、上記実施の形態１
から実施の形態５のそれぞれの効果に加えて、データの
信頼性を向上させることができると共に、ハミング符号
を使用した場合よりもメモリカードの構成を簡単にする
ことができると共に、データの誤り訂正を行う処理速度
を速くすることができる。

【０１４３】実施の形態８．上記実施の形態１から実施
の形態７においては、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする際、データを圧縮せずコ
ピーを行っていたが、データを圧縮してサブメモリ部に
コピーしてもよく、このようにしたものを本発明の実施
の形態８とする。なお、本実施の形態８においては、上
記実施の形態６の場合を例にして説明する本発明の実施
の形態８におけるメモリカードの例を示した概略のブロ
ック図は、上記図１５において、コントロール部７３を
コントロール部１１１とし、メモリカード７５をメモリ
カード１１５とする以外は同じであるので省略し、図１
５を参照しながら説明する。

【０１４４】メモリカード１１５は、メインメモリ部
２、サブメモリ部３、二次電池７１、電源切換部７２、
コントロール部１１１及びクロック発生部７４で形成さ
れ、メインメモリ部２及びサブメモリ部３はそれぞれコ
ントロール部１１１に接続され、メインメモリ部２及び
コントロール部１１１はホストシステム装置７６にそれ
ぞれ接続される。また、コントロール部１１１には、ク
ロック発生部７４が接続され、電源切換部７２は、メイ
ンメモリ部２、サブメモリ部３、コントロール部１１１
及びクロック発生部７４にそれぞれ接続され、電源の供
給を行う。更に、電源切換部７２は、ホストシステム装
置７６に接続されると共に、接地との間に二次電池７１
が接続される。

【０１４５】上記のような構成において、電源切換部７
２は、ホストシステム装置７６の電源切断を検出した場
合、二次電池７１を電源として動作すると共に、メイン
メモリ部２、サブメモリ部３、コントロール部１１１及
びクロック発生部７４に二次電池７１を用いてそれぞれ
電源の供給を行う。これと同時に、電源切換部７２は、
コントロール部１１１及びクロック発生部７４に所定の
切断検出信号を出力する。

【０１４６】上記所定の切断検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部１１１に出力する。所定の切断検出信号が入力され
たコントロール部１１１は、クロック発生部７４から入
力されるクロック信号を基にして動作し、上記メインメ
モリ部２に格納されたすべてのデータを、メインメモリ
部２のアドレスに対応させてサブメモリ部３にコピーす
る。

【０１４７】このとき、コントロール部１１１は、メイ
ンメモリ部２から読み出したデータに対して、ＥＣＣを
生成して付加し、ＥＣＣを付加したデータを更に圧縮し
てサブメモリ部３に書き込む。コントロール部１１１
は、メインメモリ部２に格納されたすべてのデータにお
けるサブメモリ部３へのコピー処理が終了すると、クロ
ック発生部７４にコピーが完了したことを示すコピー完
了信号を出力し、該コピー完了信号が入力されたクロッ
ク発生部７４は、クロック信号の生成及び出力を停止す
る。

【０１４８】また、電源切換部７２は、ホストシステム
装置７６の電源投入を検出した場合、ホストシステム装
置７６からの電源によって動作すると共に、メインメモ
リ部２、サブメモリ部３、コントロール部１１１及びク
ロック発生部７４にホストシステム装置７６からの電源
をそれぞれ供給し、更に、二次電池７１の充電を行う。
これと同時に、電源切換部７２は、コントロール部１１
１及びクロック発生部７４に所定の投入検出信号を出力
する。

【０１４９】上記所定の投入検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部１１１に出力する。所定の投入検出信号が入力され
たコントロール部１１１は、クロック発生部７４からの
クロック信号を基にして動作し、サブメモリ部３に格納
されたデータ及び該データに付加したＥＣＣを読み出す
と共に解凍処理を行い、読み出したＥＣＣを用いてデー
タの誤りの有無を確認し、データに誤りがあるとそのデ
ータの訂正を行う誤り訂正処理を行う。

【０１５０】コントロール部１１１は、上記のような解
凍処理を行い誤り訂正処理を行ったデータをメインメモ
リ部２に書き込み、メインメモリ部２からコピーされサ
ブメモリ部３に格納されたすべてのデータに対して、解
凍処理を行った後、誤り訂正処理を行ってメインメモリ
部２にコピーする。更に、コントロール部１１１は、メ
インメモリ部２へのコピーが終了すると、コピー完了信
号をクロック発生部７４及びホストシステム装置７６に
それぞれ出力し、クロック発生部７４は、コピー完了信
号を受け、クロック信号の生成及び出力を停止すると共
に、ホストシステム装置７６は、コピー完了信号を受
け、メインメモリ部２に対して、データの書き込み又は
読み出しを行う通常のメモリカードとして使用する。

【０１５１】図３０は、コントロール部１１１の例を示
した概略のブロック図である。なお、図３０では、上記
図２３と同じものは同じ符号で示しており、ここではそ
の説明を省略すると共に、図２３との相違点のみ説明す
る。図３０における図２３との相違点は、図２３のＥＣ
Ｃ生成部９７とサブメモリ・Ｉ／Ｆ部４４との間にデー
タ圧縮／解凍部１１７を設けたことと、図２３のコント
ロール部９１をコントロール部１１１にしたことにあ
る。図３０において、ＥＣＣ生成部９７は、データ圧縮
／解凍部１１７を介してサブメモリ・Ｉ／Ｆ部４４に接
続される。

【０１５２】上記データ圧縮／解凍部１１７は、ＥＣＣ
生成部９７でＥＣＣが付加されたデータに対して、所定
の方法でデータの圧縮を行い、圧縮したデータをサブメ
モリ・Ｉ／Ｆ部４４に出力する。また、データ圧縮／解
凍部１１７は、サブメモリ・Ｉ／Ｆ部４４から入力され
た圧縮データに対して、所定の方法で解凍を行ってＥＣ
Ｃ生成部９７に出力する。なお、データの圧縮及び解凍
の方法は公知であり、ここではその説明を省略する。

【０１５３】このように、バッファ４２からサブメモリ
・Ｉ／Ｆ部４４に出力されたデータは、ＥＣＣ生成部９
７を通過する際にＥＣＣが付加された後、更にデータ圧
縮／解凍部１１７を通過する際に所定の方法で圧縮さ
れ、サブメモリ・Ｉ／Ｆ部４４は、圧縮されたデータ
を、該データが格納されていたメインメモリ部２のアド
レスと対応させてサブメモリ部３に書き込む。また、サ
ブメモリ部３から読み出されてサブメモリ・Ｉ／Ｆ部４
４から出力されたデータは、データ圧縮／解凍部１１７
を通過する際に解凍処理が行われ、該処理が行われたデ
ータは、ＥＣＣ生成部９７を通過する際に誤り訂正処理
が行われた後、バッファ４２に書き込まれる。

【０１５４】図３１は、上記図３０で示したコントロー
ル部１１１による電源切断時の動作例を示したフローチ
ャートである。なお、図３１では、コントロール部の符
号を置き換える以外は上記図２４と同じ処理を行うフロ
ーは同じ符号で示しており、ここではその説明を省略す
る。図３１において、ステップＳ１０１、ステップＳ５
２からステップＳ５４、ステップＳ１４１及びステップ
Ｓ１４２の各処理を行った後、ステップＳ１８１で、デ
ータ圧縮／解凍部１１７は、バッファ４２から入力され
たデータを圧縮し、ステップＳ１８２で、サブメモリ・
Ｉ／Ｆ部４４は、データ圧縮／解凍部１１７で圧縮され
たデータをメインメモリ部２のアドレスと対応させてサ
ブメモリ部３に書き込む。この後、ステップＳ５６、ス
テップＳ５８及びステップＳ１０２の各処理を行う。

【０１５５】図３２は、上記図３０で示したコントロー
ル部１１１による電源投入時の動作例を示したフローチ
ャートである。なお、図３２では、コントロール部の符
号を置き換える以外は上記図２５と同じ処理を行うフロ
ーは同じ符号で示しており、ここではその説明を省略す
る。図３２において、ステップＳ１１１、ステップＳ６
２及びステップＳ１５１の各処理を行った後、ステップ
Ｓ１９１で、データ圧縮／解凍部１１７は、サブメモリ
・Ｉ／Ｆ部４４から入力されたデータを所定の方法で解
凍する。その後、ステップＳ１９２で、ＥＣＣ生成部９
７は、データ圧縮／解凍部１１７で解凍されたデータに
対して、該データに付加されたＥＣＣを用いて誤り訂正
処理を行う。その後、ステップＳ１５３、ステップＳ６
４からステップＳ６６、ステップＳ６８及びステップＳ
１１２の各処理が行われ、ステップＳ６８の処理が行わ
れた後は、ステップＳ１５１に戻る。

【０１５６】なお、上記実施の形態８においては、実施
の形態６の場合を例にして説明したが、上記実施の形態
１及び実施の形態２においては、電源切断時にメインメ
モリ部に格納されたデータをサブメモリ部にコピーする
際、メインメモリ部から読み出したデータに対する圧縮
はホストシステム装置で行われ、電源投入時にサブメモ
リ部に格納されたデータをメインメモリ部にコピーする
際、サブメモリ部から読み出されたデータに対する解凍
処理においてもホストシステム装置で行われる。

【０１５７】一方、実施の形態３から実施の形態５のメ
モリカードにおいては、バッファ４２とサブメモリ・Ｉ
／Ｆ部４４とをデータ圧縮／解凍部１１７を介して接続
するようにし、データ圧縮／解凍部１１７は、メインメ
モリ部に格納されたデータをサブメモリ部にコピーする
場合、バッファ４２から入力されたデータを圧縮し、該
圧縮したデータをサブメモリ・Ｉ／Ｆ部４４に出力する
ものである。また、データ圧縮／解凍部１１７は、サブ
メモリ部に格納されたデータをメインメモリ部にコピー
する場合、サブメモリ・Ｉ／Ｆ部４４から入力されたデ
ータの解凍処理を行い、解凍処理を行ったデータをバッ
ファ４２に出力するものである。

【０１５８】また、実施の形態７のメモリカードにおい
ては、データ誤り検出部１０７とサブメモリ・Ｉ／Ｆ部
４４とをデータ圧縮／解凍部１１７を介して接続するよ
うにし、データ圧縮／解凍部１１７は、メインメモリ部
に格納されたデータをサブメモリ部にコピーする場合、
データ誤り検出部１０７でコピーデータとチェックサム
が付加されたデータを圧縮し、該圧縮したデータをサブ
メモリ・Ｉ／Ｆ部４４に出力するものである。また、デ
ータ圧縮／解凍部１１７は、サブメモリ部に格納された
データをメインメモリ部にコピーする場合、サブメモリ
・Ｉ／Ｆ部４４から入力されたデータの解凍処理を行
い、解凍処理を行ったデータをデータ誤り検出部１０７
に出力するものである。

【０１５９】上記のように、本実施の形態８におけるメ
モリカードは、上記実施の形態１から実施の形態７のメ
モリカードにおいて、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする際、該データを圧縮して
サブメモリ部に書き込み、サブメモリ部に格納されたデ
ータをメインメモリ部に書き込む際、該データの解凍処
理を行う。このことから、上記実施の形態１から実施の
形態７のそれぞれの効果に加えて、サブメモリ部の記憶
容量をメインメモリ部の記憶容量より小さくすることが
でき、コストの低減を図ることができる。

【０１６０】実施の形態９．上記実施の形態１から実施
の形態８においては、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする際、データの暗号化を行
わずにコピーを行っていたが、データを暗号化してサブ
メモリ部にコピーしてもよく、このようにしたものを本
発明の実施の形態９とする。なお、本実施の形態９にお
いては、上記実施の形態８の場合を例にして説明する。
本発明の実施の形態９におけるメモリカードの例を示し
た概略のブロック図は、上記図１５において、コントロ
ール部７３をコントロール部１２１とし、メモリカード
７５をメモリカード１２５とする以外は同じであるので
省略し、図１５を参照しながら説明する。

【０１６１】メモリカード１２５は、メインメモリ部
２、サブメモリ部３、二次電池７１、電源切換部７２、
コントロール部１２１及びクロック発生部７４で形成さ
れ、メインメモリ部２及びサブメモリ部３はそれぞれコ
ントロール部１２１に接続され、メインメモリ部２及び
コントロール部１２１はホストシステム装置７６にそれ
ぞれ接続される。また、コントロール部１２１には、ク
ロック発生部７４が接続され、電源切換部７２は、メイ
ンメモリ部２、サブメモリ部３、コントロール部１２１
及びクロック発生部７４にそれぞれ接続され、電源の供
給を行う。更に、電源切換部７２は、ホストシステム装
置７６に接続されると共に、接地との間に二次電池７１
が接続される。

【０１６２】上記のような構成において、電源切換部７
２は、ホストシステム装置７６の電源切断を検出した場
合、二次電池７１を電源として動作すると共に、メイン
メモリ部２、サブメモリ部３、コントロール部１２１及
びクロック発生部７４に二次電池７１を用いてそれぞれ
電源の供給を行う。これと同時に、電源切換部７２は、
コントロール部１２１及びクロック発生部７４に所定の
切断検出信号を出力する。

【０１６３】上記所定の切断検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部１２１に出力する。所定の切断検出信号が入力され
たコントロール部１２１は、クロック発生部７４から入
力されるクロック信号を基にして動作し、上記メインメ
モリ部２に格納されたすべてのデータを、メインメモリ
部２のアドレスに対応させてサブメモリ部３にコピーす
る。

【０１６４】このとき、コントロール部１２１は、メイ
ンメモリ部２から読み出したデータの暗号化を行い、該
暗号化したデータに対してＥＣＣを生成して付加し、Ｅ
ＣＣを付加したデータを更に圧縮してサブメモリ部３に
書き込む。コントロール部１２１は、メインメモリ部２
に格納されたすべてのデータにおけるサブメモリ部３へ
の上記のようなコピー処理が終了すると、クロック発生
部７４にコピーが完了したことを示すコピー完了信号を
出力し、該コピー完了信号が入力されたクロック発生部
７４は、クロック信号の生成及び出力を停止する。

【０１６５】また、電源切換部７２は、ホストシステム
装置７６の電源投入を検出した場合、ホストシステム装
置７６からの電源によって動作すると共に、メインメモ
リ部２、サブメモリ部３、コントロール部１２１及びク
ロック発生部７４にホストシステム装置７６からの電源
をそれぞれ供給し、更に、二次電池７１の充電を行う。
これと同時に、電源切換部７２は、コントロール部１２
１及びクロック発生部７４に所定の投入検出信号を出力
する。この後、ホストシステム装置７６から、メインメ
モリ部２の所定のアドレスにパスワードが入力される。

【０１６６】上記所定の投入検出信号が入力されたクロ
ック発生部７４は、クロック信号を生成してコントロー
ル部１２１に出力する。所定の投入検出信号が入力され
たコントロール部１２１は、クロック発生部７４からの
クロック信号を基にして動作し、メインメモリ部２の所
定のアドレスに入力されたパスワードが、あらかじめコ
ントロール部１２１内に設定されたパスワードと一致す
るか否かを調べ、一致しなかった場合、サブメモリ部３
に格納されたデータの読み出しを行わない。

【０１６７】また、コントロール部１２１は、パスワー
ドが一致した場合、サブメモリ部３に格納されたデータ
及び該データに付加したＥＣＣを読み出すと共に解凍処
理を行い、読み出したＥＣＣを用いてデータの誤りの有
無を確認し、データに誤りがあるとそのデータの訂正を
行う誤り訂正処理を行う。コントロール部１２１は、こ
のような解凍処理を行い誤り訂正処理を行ったデータの
復号化を行い、該復号化を行ったデータをメインメモリ
部２に書き込み、メインメモリ部２からコピーされサブ
メモリ部３に格納されたすべてのデータに対して、解凍
処理を行った後、誤り訂正処理を行い、更に復号化を行
ってメインメモリ部２にコピーする。なお、このとき、
ホストシステム装置７６によってメインメモリ部２に書
き込まれたパスワードは、サブメモリ部３から読み出さ
れたデータが上書きされることによって削除される。

【０１６８】コントロール部１２１は、メインメモリ部
２へのコピーがすべて終了すると、コピー完了信号をク
ロック発生部７４及びホストシステム装置７６にそれぞ
れ出力し、クロック発生部７４は、コピー完了信号を受
け、クロック信号の生成及び出力を停止すると共に、ホ
ストシステム装置７６は、コピー完了信号を受け、メイ
ンメモリ部２に対して、データの書き込み又は読み出し
を行う通常のメモリカードとして使用する。

【０１６９】図３３は、コントロール部１２１の例を示
した概略のブロック図である。なお、図３３では、上記
図３０と同じものは同じ符号で示しており、ここではそ
の説明を省略すると共に、図３０との相違点のみ説明す
る。図３３における図３０との相違点は、図３０のバッ
ファ４２とＥＣＣ生成部９７との間にデータ暗号化／復
号化部１２７を設けたことと、図３０のバス・コントロ
ール部８１をバス・コントロール部１２８とし、図３０
のコントロール部１１１をコントロール部１２１にした
ことにある。

【０１７０】図３３において、コントロール部１２１
は、バッファ４２、メインメモリ・Ｉ／Ｆ部４３、サブ
メモリ・Ｉ／Ｆ部４４、ＥＣＣ生成部９７、データ圧縮
／解凍部１１７、データ暗号化／復号化部１２７及びバ
ス・コントロール部１２８で構成される。バス・コント
ロール部１２８は、バッファ４２、メインメモリ・Ｉ／
Ｆ部４３及びサブメモリ・Ｉ／Ｆ部４４にそれぞれ接続
され、バッファ４２は、データ暗号化／復号化部１２７
を介してＥＣＣ生成部９７に接続される。

【０１７１】上記バス・コントロール部１２８は、電源
切換部７２からの切断検出信号及び投入検出信号に加え
て、電源投入時にホストシステム装置７６からメインメ
モリ部２の所定のアドレスに入力されるパスワードがあ
らかじめ設定されたパスワードと一致するか否かによっ
て、バッファ４２、メインメモリ・Ｉ／Ｆ部４３及びサ
ブメモリ・Ｉ／Ｆ部４４の制御を行う。メインメモリ・
Ｉ／Ｆ部４３は、バス・コントロール部１２８の制御信
号により、メインメモリ部２に格納されたデータの読み
出し及び該読み出したデータのバッファ４２への書き込
み、又は、バッファ４２に書き込まれたデータの読み出
し及び該読み出したデータのメインメモリ部２への書き
込みを行う。

【０１７２】サブメモリ・Ｉ／Ｆ部４４は、バス・コン
トロール部１２８の制御信号により、サブメモリ部３に
格納されたデータの読み出し及び該読み出したデータに
対する、データ圧縮／解凍部１１７、ＥＣＣ生成部９７
及びデータ暗号化／復号化部１２７を介してのバッファ
４２への書き込み、又は、バッファ４２に書き込まれた
データの読み出し、及び該読み出したデータに対する、
データ暗号化／復号化部１２７、ＥＣＣ生成部９７及び
データ圧縮／解凍部１１７を介してのサブメモリ部３へ
の書き込みを行う。

【０１７３】上記データ暗号化／復号化部１２７は、バ
ッファ４２から入力されたデータに対して所定の方法で
データの暗号化を行い、暗号化したデータをＥＣＣ生成
部９７に出力する。また、データ暗号化／復号化部１２
７は、ＥＣＣ生成部９７から入力されたデータに対して
所定の方法でデータの復号化を行い、該復号化を行った
データをバッファ４２に出力する。なお、データの暗号
化及び復号化の方法は公知であり、ここではその説明を
省略する。

【０１７４】このように、バッファ４２からサブメモリ
・Ｉ／Ｆ部４４に出力されたデータは、データ暗号化／
復号化部１２７を通過する際に暗号化され、この後、Ｅ
ＣＣ生成部９７を通過する際にＥＣＣが付加された後、
更にデータ圧縮／解凍部１１７を通過する際に所定の方
法で圧縮され、サブメモリ・Ｉ／Ｆ部４４は、圧縮され
たデータを、該データが格納されていたメインメモリ部
２のアドレスと対応させてサブメモリ部３に書き込む。
また、パスワードが一致して、サブメモリ部３から読み
出されてサブメモリ・Ｉ／Ｆ部４４から出力されたデー
タは、データ圧縮／解凍部１１７を通過する際に解凍処
理が行われ、該処理が行われたデータは、ＥＣＣ生成部
９７を通過する際に誤り訂正処理が行われた後、データ
暗号化／復号化部１２７を通過する際にデータの復号化
が行われて、バッファ４２に書き込まれる。

【０１７５】図３４は、上記図３３で示したコントロー
ル部１２１による電源切断時の動作例を示したフローチ
ャートである。なお、図３４では、コントロール部及び
バス・コントロール部の符号を置き換える以外は上記図
３１と同じ処理を行うフローは同じ符号で示しており、
ここではその説明を省略する。図３４において、ステッ
プＳ１０１、ステップＳ５２からステップＳ５４、及び
ステップＳ１４１の各処理を行った後、ステップＳ２０
１で、データ暗号化／復号化部１２７は、バッファ４２
から入力されたデータを暗号化し、ステップＳ２０２
で、ＥＣＣ生成部９７は、データ暗号化／復号化部１２
７から入力されたデータに対して、所定の方法でＥＣＣ
を生成して付加する。この後、ステップＳ１８１、ステ
ップＳ１８２、ステップＳ５６、ステップＳ５８及びス
テップＳ１０２の各処理を行う。

【０１７６】図３５は、上記図３３で示したコントロー
ル部１２１による電源投入時の動作例を示したフローチ
ャートである。なお、図３５では、コントロール部及び
バス・コントロール部の符号を置き換える以外は上記図
３２と同じ処理を行うフローは同じ符号で示しており、
ここではその説明を省略する。図３５において、ステッ
プＳ１１１の処理を行った後、ステップＳ２１１で、ホ
ストシステム装置７６はパスワードをメインメモリ部２
の所定のアドレスに書き込み、ステップＳ２１２で、バ
ス・コントロール部１２８は、メインメモリ部２に書き
込まれたパスワードが、あらかじめバス・コントロール
部１２８内に設定されたパスワードと一致するか否かを
調べ、一致しない場合（ＮＯ）、本フローは終了する。

【０１７７】ステップＳ２１２で、一致する場合（ＹＥ
Ｓ）、ステップＳ６２、ステップＳ１５１、ステップＳ
１９１及びステップＳ１９２の各処理が順次行われ、ス
テップＳ２１３で、データ暗号化／復号化部１２７は、
ＥＣＣ生成部９７で誤り訂正処理が行われたデータに対
して復号化を行い、ステップＳ２１４で、バッファ４２
は、復号化が行われたデータが書き込まれる。この後、
ステップＳ６４からステップＳ６６、ステップＳ６８及
びステップＳ１１２の各処理が行われ、ステップＳ６８
の処理が行われた後は、ステップＳ１５１に戻る。

【０１７８】なお、上記実施の形態９においては、実施
の形態８の場合を例にして説明したが、上記実施の形態
１及び実施の形態２においては、電源切断時にメインメ
モリ部に格納されたデータをサブメモリ部にコピーする
際、メインメモリ部から読み出したデータに対する暗号
化はホストシステム装置で行われ、電源投入時におけ
る、パスワードの照合作業、及びサブメモリ部に格納さ
れたデータをメインメモリ部にコピーする際、サブメモ
リ部から読み出されたデータに対する復号化においても
ホストシステム装置で行われる。

【０１７９】一方、実施の形態３から実施の形態５のメ
モリカードにおいては、バッファ４２とサブメモリ・Ｉ
／Ｆ部４４とをデータ暗号化／復号化部１２７を介して
接続するようにし、データ暗号化／復号化部１２７は、
メインメモリ部に格納されたデータをサブメモリ部にコ
ピーする場合、バッファ４２から入力されたデータを暗
号化し、該暗号化したデータをサブメモリ・Ｉ／Ｆ部４
４に出力するものである。また、電源投入時におけるパ
スワード照合を同様にして行い、パスワードが一致し、
サブメモリ部に格納されたデータをメインメモリ部にコ
ピーする場合、データ暗号化／復号化部１２７は、サブ
メモリ・Ｉ／Ｆ部４４から入力されたデータの復号化を
行い、復号化を行ったデータをバッファ４２に出力する
ものである。

【０１８０】また、実施の形態６のメモリカードにおい
ては、バッファ４２とＥＣＣ生成部９７とをデータ暗号
化／復号化部１２７を介して接続するようにし、データ
暗号化／復号化部１２７は、メインメモリ部に格納され
たデータをサブメモリ部にコピーする場合、バッファ４
２から入力されたデータを暗号化し、該暗号化されたデ
ータに対してＥＣＣ生成部９７でＥＣＣが付加され、Ｅ
ＣＣが付加されたデータをサブメモリ・Ｉ／Ｆ部４４を
介してサブメモリ部に書き込む。また、データ暗号化／
復号化部１２７は、ホストシステム装置から入力された
パスワードが一致してサブメモリ部に格納されたデータ
をメインメモリ部にコピーする場合、ＥＣＣ生成部９７
で誤り訂正処理が行われたデータの復号化を行い、復号
化を行ったデータをバッファ４２に出力するものであ
る。なお、実施の形態７においては、ＥＣＣ生成部９７
をデータ誤り検出部１０７に置き換える以外は上記実施
の形態６と同様である。

【０１８１】上記のように、本実施の形態９におけるメ
モリカードは、上記実施の形態１から実施の形態８のメ
モリカードにおいて、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする際、該データを暗号化し
てサブメモリ部に書き込み、サブメモリ部に格納された
データをメインメモリ部に書き込む際、パスワードの照
合を行い、パスワードが一致すると、サブメモリ部から
データを読み出すようにし、該データの復号化を行うよ
うにした。このことから、上記実施の形態１から実施の
形態７のそれぞれの効果に加えて、メモリカードに書き
込まれたデータの機密化を行うことができる。

【０１８２】実施の形態１０．電源投入から電源切断ま
での間にメインメモリ部にデータが書き込まれたアドレ
スを記憶し、電源切断時には、該記憶したアドレスのデ
ータのみを、該データが格納されていたメインメモリ部
のアドレスに対応させてサブメモリ部に書き込むように
してもよく、このようにしたものを、本発明の実施の形
態１０とする。なお、本実施の形態１０においては、上
記実施の形態５を例にして説明する。図３６は、本発明
の実施の形態１０におけるメモリカードの例を示した概
略のブロック図である。なお、図３６では、上記図１５
と同じものは同じ符号で示しており、ここではその説明
を省略すると共に、図１５との相違点のみ説明する。

【０１８３】図３６における図１５との相違点は、図１
５のコントロール部７３内に揮発性メモリ（以下、ＲＡ
Ｍと呼ぶ）１３２を備えたことから、図１５のコントロ
ール部７３をコントロール部１３１とし、コントロール
部１３１には、ホストシステム装置７６が、メインメモ
リ部２にデータを書き込む際にメインメモリ部２に出力
するライトイネーブル信号／ＷＥが入力されるようにし
たことと、これに伴って、図１５のメモリカード７５を
メモリカード１３５としたことにある。

【０１８４】図３７は、上記図３６で示したコントロー
ル部１３１の例を示した概略のブロック図である。な
お、図３７において、上記図１８と同じものは同じ符号
で示しており、ここではその説明を省略すると共に図１
８との相違点のみ説明する。図３７における図１８との
相違点は、図１８のコントロール部７３をコントロール
部１３１にし、図１８のバス・コントロール部８１をバ
ス・コントロール部１３７にし、バス・コントロール部
１３７は、上記ＲＡＭ１３２を内蔵し、ホストシステム
装置７６からのライトイネーブル信号／ＷＥが入力され
ることにある。

【０１８５】図３７において、コントロール部１３１
は、バス・コントロール部１３７、バッファ４２、メイ
ンメモリ・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部４４
で構成される。バス・コントロール部１３７は、バッフ
ァ４２、メインメモリ・Ｉ／Ｆ部４３及びサブメモリ・
Ｉ／Ｆ部４４にそれぞれ接続され、バッファ４２は、メ
インメモリ・Ｉ／Ｆ部４３及びサブメモリ・Ｉ／Ｆ部４
４にそれぞれ接続される。

【０１８６】上記バス・コントロール部１３７は、電源
切換部７２からの切断検出信号又は投入検出信号に応じ
て、バッファ４２、メインメモリ・Ｉ／Ｆ部４３及びサ
ブメモリ・Ｉ／Ｆ部４４の制御を行う。メインメモリ・
Ｉ／Ｆ部４３は、バス・コントロール部１３７の制御信
号により、メインメモリ部２に格納されたデータの読み
出し及び該読み出したデータのバッファ４２への書き込
み、又は、バッファ４２に書き込まれたデータの読み出
し及び該読み出したデータのメインメモリ部２への書き
込みを行う。サブメモリ・Ｉ／Ｆ部４４は、バス・コン
トロール部１３７の制御信号により、サブメモリ部３に
格納されたデータの読み出し及び該読み出したデータの
バッファ４２への書き込み、又は、バッファ４２に書き
込まれたデータの読み出し及び該読み出したデータのサ
ブメモリ部３への書き込みを行う。

【０１８７】上記バス・コントロール部１３７は、ホス
トシステム装置７６がメインメモリ部２にデータを書き
込む際にメインメモリ部２に出力するライトイネーブル
信号／ＷＥが入力されるようになっており、ホストシス
テム装置７６からライトイネーブル信号／ＷＥが入力さ
れると、ホストシステム装置７６がメインメモリ部２に
データを書き込んだアドレスを検出して内蔵するＲＡＭ
１３２に書き込む。そして、電源切換部７２から切断検
出信号が入力されると、バス・コントロール部１３７
は、ＲＡＭ１３２からアドレスデータを読み出し、該ア
ドレスに格納されたメインメモリ部２のデータのみを、
メインメモリ部２のアドレスに対応させてサブメモリ部
３に書き込ませる。なお、バス・コントロール部１３７
は、電源切換部７２から投入検出信号が入力された場
合、上記図１８で示したバス・コントロール部８１と同
様の動作を行う。

【０１８８】図３８は、上記図３７で示したコントロー
ル部１３１による電源切断時の動作例を示したフローチ
ャートである。なお、図３８では、コントロール部、バ
ス・コントロール部の符号を置き換える以外は上記図１
９と同じ処理を行うフローは同じ符号で示しており、こ
こではその説明を省略する。図３８において、ステップ
Ｓ１０１の処理を行った後、バス・コントロール部１３
７は、ステップＳ２２１で、ＲＡＭ１３２からアドレス
データを読み出し、ステップＳ２２２で、バッファ４２
及びメインメモリ・Ｉ／Ｆ部４３に対して、読み出した
アドレスデータの内、メインメモリ部２からデータを最
初に読み出す所定の初期アドレス、例えば先頭アドレス
に近いアドレスのデータを読み出してバッファ４２に書
き込むように指令する。

【０１８９】次に、ステップＳ５３からステップＳ５５
の処理を行った後、バス・コントロール部１３７は、ス
テップＳ２２３で、ＲＡＭ１３２から読み出したアドレ
スデータが、ＲＡＭ１３２に書き込んだアドレスデータ
の最後のアドレスデータであるか否かを調べ、最後のア
ドレスデータである場合（ＹＥＳ）、ステップＳ１０２
の処理を行って本フローは終了する。また、ステップＳ
２２３で、最後のアドレスデータでない場合、すなわ
ち、まだＲＡＭ１３２から読み出していないアドレスデ
ータがある場合（ＮＯ）、ステップＳ２２４に進む。

【０１９０】ステップＳ２２４で、バス・コントロール
部１３７は、バッファ４２及びメインメモリ・Ｉ／Ｆ部
４３に対して、ＲＡＭ１３２から次に読み出したアドレ
スデータに格納されたメインメモリ部２のデータを読み
出してバッファ４２に書き込むように指令して、ステッ
プＳ５３に戻る。なお、コントロール部１３１による電
源切断時の動作例を示したフローチャートは、コントロ
ール部及びバス・コントロール部の符号を置き換える以
外は上記図２０と同様であるので省略する。

【０１９１】また、本実施の形態１０においては、実施
の形態５の場合を例にして説明したが、上記実施の形態
３、及び実施の形態６から実施の形態９においても同様
であるのでその説明を省略する。実施の形態１及び実施
の形態２の場合、上記ＲＡＭ１３２をホストシステム装
置内に設け、上記ＲＡＭ１３２を使用したコントロール
部１３１の動作をホストシステム装置で行うようにす
る。

【０１９２】このように、本実施の形態１０におけるメ
モリカードは、上記実施の形態１から実施の形態３、及
び実施の形態５から実施の形態９のメモリカードにおい
て、電源投入から電源切断までの間にホストシステム装
置がメインメモリ部にデータを書き込んだアドレスを記
憶しておき、電源切断時には、記憶したアドレスに格納
されたメインメモリ部のデータのみを、メインメモリ部
のアドレスに対応させてサブメモリ部に書き込むように
した。このことから、上記実施の形態１から実施の形態
３、及び実施の形態５から実施の形態９のそれぞれの効
果に加えて、電源切断時におけるメインメモリ部内のデ
ータをサブメモリ部にコピーしてバックアップする時間
を短縮することができると共に、フラッシュメモリで形
成されたサブメモリ部の書き換え回数を少なくすること
ができる。

【０１９３】実施の形態１１．ホストシステム装置によ
ってメインメモリ部にデータが書き込まれるごとに、該
書き込まれたデータをサブメモリ部にコピーするように
し、ホストシステム装置は、データの読み出しをサブメ
モリ部から行うようにしてもよく、このようにしたもの
を本発明の実施の形態１１とする。図３９は、本発明の
実施の形態１１におけるメモリカードの例を示した概略
のブロック図である。

【０１９４】図３９において、メモリカード１４１は、
ＳＲＡＭで形成されたメインメモリ部１４２と、フラッ
シュメモリで形成されたサブメモリ部１４３と、メイン
メモリ部１４２に書き込まれたデータをサブメモリ部１
４３に書き込むコントロール部１４４と、クロック信号
を生成してコントロール部１４４に出力するクロック発
生部１４５とからなる。メインメモリ部１４２及びサブ
メモリ部１４３はそれぞれコントロール部１４４に接続
され、メインメモリ部１４２、サブメモリ部１４３、コ
ントロール部１４４及びクロック発生部１４５はホスト
システム装置１４６にそれぞれ接続される。更に、コン
トロール部１４４には、クロック発生部１４５が接続さ
れる。

【０１９５】上記のような構成において、ホストシステ
ム装置１４６は、メモリカード１４１への電源供給を行
い、クロック発生部１４５は、クロック信号を生成して
コントロール部１４４に出力し、コントロール部１４４
は、クロック発生部１４５からのクロック信号を基にし
て動作する。ホストシステム装置１４６は、メモリカー
ド１４１にデータを記憶させたい場合、メインメモリ部
１４２、コントロール部１４４及びクロック発生部１４
５にライトイネーブル信号／ＷＥを出力すると共に、記
憶させたいデータとアドレスデータとをメインメモリ部
１４２に記憶させる。

【０１９６】上記クロック発生部１４５は、ライトイネ
ーブル信号／ＷＥが入力されるとクロック信号を生成し
てコントロール部１４４に出力する。ライトイネーブル
信号／ＷＥが入力されたコントロール部１４４は、クロ
ック発生部１４５からのクロック信号を基にして動作
し、メインメモリ部１４１に書き込まれたデータ及びア
ドレスデータを読み出し、サブメモリ部１４３における
ホストシステム装置１４６から指定されたアドレスにデ
ータを書き込む。

【０１９７】メインメモリ部１４２に書き込まれたデー
タをすべてサブメモリ部１４３に書き込むと、クロック
発生部１４５にコピー完了信号を出力する。クロック発
生部１４５は、コントロール部１４４からコピー完了信
号が入力されると、クロック信号の生成及び出力を停止
する。また、ホストシステム装置１４６は、メモリカー
ド１４５からデータを読み出す場合、サブメモリ部３か
らデータを読み出す。

【０１９８】図４０は、ホストシステム装置１４６から
データの書き込みが行われたときのメモリカード１４５
の動作例を示したフローチャートである。図４０におい
て、ホストシステム装置１４６は、ステップＳ２３１
で、メインメモリ部１４２、コントロール部１４４及び
クロック発生部１４５にライトイネーブル信号／ＷＥを
それぞれ出力し、ステップＳ２３２で、メモリカード１
４５に格納したいデータとアドレスデータとをメインメ
モリ部１４２に書き込む。ステップＳ２３３で、コント
ロール部１４４は、クロック発生部１４５からのクロッ
ク信号を基に動作すると共に、ライトイネーブル信号／
ＷＥが入力されると、メインメモリ部１４２に書き込ま
れたデータ及びアドレスデータの読み出しを行う。

【０１９９】次に、コントロール部１４４は、ステップ
Ｓ２３４で、メインメモリ部１４２から読み出したアド
レスデータから、アドレスデータで指定されたサブメモ
リ部１４３のアドレスにメインメモリ部１４２に書き込
まれたデータを書き込み、ステップＳ２３５で、サブメ
モリ部１４３へのデータの書き込みが終了すると、クロ
ック発生部１４５にコピー完了信号を出力して、本フロ
ーは終了する。

【０２００】このように、本実施の形態１１におけるメ
モリカードは、ホストシステム装置１４６によるデータ
書き込み時には、ホストシステム装置１４６によってメ
インメモリ部１４２にデータが書き込まれ、コントロー
ル部１４４は、メインメモリ部１４２に書き込まれたデ
ータをサブメモリ部１４３にコピーする。また、ホスト
システム装置１４６によるデータ読み出し時には、ホス
トシステム装置１４６によってサブメモリ部１４３から
データが読み出される。

【０２０１】このことから、ＳＲＡＭのデータをバック
アップするための電池を必要とせず、バックアップ中に
揮発性メモリに生じるデータ変化をなくすことができ、
ソフトエラーの発生を防止することができる。また、メ
インメモリ部及びサブメモリ部間のデータコピーをメモ
リカードで行うようにしたことからホストシステム装置
における負荷の増加を防ぐことができる。更に、メイン
メモリ部の記憶容量を小さくすることができ、コストの
低減を図ることができると共に、ＳＲＡＭを使用したメ
モリカードのパフォーマンスを有しながらバックアップ
用の電池を必要としないメモリカードを得ることができ
る。

【０２０２】

【発明の効果】第１の発明に係るメモリカードは、ホス
トシステム装置の電源切断時には、揮発性メモリで形成
されたメインメモリ部に格納されたデータを、フラッシ
ュメモリで形成されたサブメモリ部にコピーしてデータ
のバックアップを行うようにしたことから、揮発性メモ
リのデータをバックアップするための電池を必要とせ
ず、バックアップ中に揮発性メモリに生じるデータ変化
をなくすことができ、ソフトエラーの発生を防止するこ
とができる。

【０２０３】第２の発明に係るメモリカードは、第１の
発明において、電源投入から電源切断までの間にホスト
システム装置がメインメモリ部にデータを書き込んだア
ドレスを記憶しておき、電源切断時には、記憶したアド
レスに格納されたメインメモリ部のデータのみを、メイ
ンメモリ部のアドレスに対応させてサブメモリ部に書き
込むようにした。このことから、揮発性メモリのデータ
をバックアップするための電池を必要とせず、バックア
ップ中に揮発性メモリに生じるデータ変化をなくすこと
ができ、ソフトエラーの発生を防止することができる。
更に、電源切断時におけるメインメモリ部内のデータを
サブメモリ部にコピーしてバックアップする時間を短縮
することができると共に、フラッシュメモリで形成され
たサブメモリ部の書き換え回数を少なくすることができ
る。

【０２０４】第３の発明に係るメモリカードは、第１又
は第２の発明において、メインメモリ部内に設けられた
読み出し専用のデータ格納領域は、上記サブメモリ部内
に設けることから、上記第１又は第２の発明の効果に加
えて、メインメモリ部内に読み出し専用のデータ格納領
域が設けられている場合において、メインメモリ部の記
憶容量を小さくすることができ、コストの低減を図るこ
とができる。

【０２０５】第４の発明に係るメモリカードは、第１か
ら第３の発明において、ホストシステム装置の電源切断
時には、メインメモリ部に格納されたすべてのデータ
を、サブメモリ部にコピーしてデータのバックアップを
行うようにした。更に、瞬断又は停電等によって、ホス
トシステム装置からの電源供給が突然断たれた場合に、
メインメモリ部のバックアップを行う電池を備えた。こ
れらのことから、バックアップ中に揮発性メモリに生じ
るデータ変化をなくすことができ、ソフトエラーの発生
を防止することができる。更に、瞬断又は停電等によっ
てホストシステム装置からの電源供給が突然断たれた場
合においても、メインメモリ部に格納されたデータの消
失を防止することができる。

【０２０６】第５の発明に係るメモリカードは、第４の
発明において、ホストシステム装置の電源切断時には、
メインメモリ部に格納されたすべてのデータを、サブメ
モリ部にコピーしてデータのバックアップを行うように
した。更に、瞬断又は停電等によって、ホストシステム
装置からの電源供給が突然断たれた場合に、メインメモ
リ部のバックアップを行う電池を備えた。これらのこと
から、バックアップ中に揮発性メモリに生じるデータ変
化をなくすことができ、ソフトエラーの発生を防止する
ことができる。更に、瞬断又は停電等によってホストシ
ステム装置からの電源供給が突然断たれた場合において
も、メインメモリ部に格納されたデータの消失すること
なく、必要な最新データで継続操作を行うことが可能と
なる。

【０２０７】第６の発明に係るメモリカードは、第１か
ら第５の発明において、メインメモリ部に格納されたデ
ータをサブメモリ部にコピーする際、該データに誤り訂
正符号を付加してサブメモリ部に書き込み、サブメモリ
部に格納されたデータをメインメモリ部に書き込む際、
該データの誤り訂正処理を行うようにした。このことか
ら、上記第１から第５の発明のそれぞれの効果に加え
て、メインメモリ部に格納されたデータの信頼性を向上
させることができる。

【０２０８】第７の発明に係るメモリカードは、第１か
ら第５の発明において、メインメモリ部に格納されたデ
ータをサブメモリ部にコピーする際、該データにコピー
データとチェックサムを付加してサブメモリ部に書き込
み、サブメモリ部に格納されたデータをメインメモリ部
に書き込む際、コピーデータとチェックサムを用いるこ
とによって、データの誤り訂正処理を行うようにした、
このことから、上記第１から第５の発明のそれぞれの効
果に加えて、データの信頼性を向上させることができる
と共に、ハミング符号を使用した場合よりもメモリカー
ドの構成を簡単にすることができると共に、データの誤
り訂正を行う処理速度を速くすることができる。

【０２０９】第８の発明に係るメモリカードは、第１か
ら第７の発明において、メインメモリ部に格納されたデ
ータをサブメモリ部にコピーする際、該データを圧縮し
てサブメモリ部に書き込み、サブメモリ部に格納された
データをメインメモリ部に書き込む際、該データの解凍
処理を行うようにした。このことから、上記第１から第
７の発明のそれぞれの効果に加えて、サブメモリ部の記
憶容量をメインメモリ部の記憶容量より小さくすること
ができ、コストの低減を図ることができる。

【０２１０】第９の発明に係るメモリカードは、第１か
ら第８の発明において、メインメモリ部に格納されたデ
ータをサブメモリ部にコピーする際、該データを暗号化
してサブメモリ部に書き込み、サブメモリ部に格納され
たデータをメインメモリ部に書き込む際、パスワードの
照合を行い、パスワードが一致すると、サブメモリ部か
らデータを読み出すようにし、該データの復号化を行う
ようにした。このことから、上記第１から第８の発明の
それぞれの効果に加えて、メモリカードに書き込まれた
データの機密化を行うことができる。

【０２１１】第１０の発明に係るメモリカードは、ホス
トシステム装置の電源切断時には、メモリカード内に設
けられたコントロール部によって、メインメモリ部に格
納されたすべてのデータを、サブメモリ部にコピーして
データのバックアップを行うようにできる。このことか
ら、揮発性メモリのデータをバックアップするための電
池を必要とせず、バックアップ中に揮発性メモリに生じ
るデータ変化をなくすことができ、ソフトエラーの発生
を防止することができる。更に、メインメモリ部及びサ
ブメモリ部間のデータコピーをメモリカードで行うよう
にしたことからホストシステム装置における負荷の増加
を防ぐことができる。

【０２１２】第１１の発明に係るメモリカードは、第１
０の発明において、ホストシステム装置の電源切断時に
は、メモリカード内に設けられたコントロール部によっ
て、メインメモリ部に格納されたすべてのデータを、サ
ブメモリ部にコピーしてデータのバックアップを行うよ
うにした。このことから、揮発性メモリのデータをバッ
クアップするための電池を必要とせず、バックアップ中
に揮発性メモリに生じるデータ変化をなくすことがで
き、ソフトエラーの発生を防止することができる。更
に、メインメモリ部及びサブメモリ部間のデータコピー
をメモリカードで行うようにしたことからホストシステ
ム装置における負荷の増加を防ぐことができる。

【０２１３】第１２の発明に係るメモリカードは、第１
０の発明において、ホストシステム装置によってメイン
メモリ部にデータが書き込まれるごとに、メインメモリ
部に書き込まれたデータを、メインメモリ部のアドレス
に対応させてサブメモリ部にコピーするようにした。こ
のことから、揮発性メモリのデータをバックアップする
ための電池を必要とせず、バックアップ中に揮発性メモ
リに生じるデータ変化をなくすことができ、ソフトエラ
ーの発生を防止することができる。また、、メインメモ
リ部及びサブメモリ部間のデータコピーをメモリカード
で行うようにしたことからホストシステム装置における
負荷の増加を防ぐことができる。更に、ホストシステム
装置の電源切断時に、メインメモリ部に格納されたデー
タをサブメモリ部にコピーする必要がなく、電源切断に
要する時間を短縮することができる。

【０２１４】第１３の発明に係るメモリカードは、第１
０の発明において、電源投入から電源切断までの間にホ
ストシステム装置がメインメモリ部にデータを書き込ん
だアドレスを記憶しておき、電源切断時には、記憶した
アドレスに格納されたメインメモリ部のデータのみを、
メインメモリ部のアドレスに対応させてサブメモリ部に
書き込むようにした。このことから、上記第１０の発明
の効果に加えて、電源切断時におけるメインメモリ部内
のデータをサブメモリ部にコピーしてバックアップする
時間を短縮することができると共に、フラッシュメモリ
で形成されたサブメモリ部の書き換え回数を少なくする
ことができる。

【０２１５】第１４の発明に係るメモリカードは、第１
１から第１３の発明において、具体的には、ホストシス
テム装置から電源投入時に出力される所定の電源投入信
号が入力されると、サブメモリ部に格納されたすべての
データを、メインメモリ部の元のアドレスにそれぞれ書
き込むことから、上記第１１から第１３の発明のそれぞ
れの効果を得ることができる。

【０２１６】第１５の発明に係るメモリカードは、第１
０の発明において、ホストシステム装置の電源を切断す
る際、メモリカードによって行われるメインメモリ部に
格納されたデータをサブメモリ部にコピーする動作を行
う場合、メモリカード内に設けた電池から供給される電
源で動作するようにできる。このことから、バックアッ
プ中に揮発性メモリに生じるデータ変化をなくすことが
でき、ソフトエラーの発生を防止することができる。ま
た、メインメモリ部及びサブメモリ部間のデータコピー
をメモリカードで行い、更に、該データコピーの動作を
内蔵する電池を電源として行うことから、ホストシステ
ム装置における負荷の増加を防ぐことができる共に、ホ
ストシステム装置の電源切断に要する時間を短縮するこ
とができる。

【０２１７】第１６の発明に係るメモリカードは、第１
５の発明において、ホストシステム装置の電源を切断す
る際、メモリカードによって行われるメインメモリ部に
格納されたデータをサブメモリ部にコピーする動作を行
う場合、メモリカード内に設けた電池から供給される電
源で動作するようにした。このことから、バックアップ
中に揮発性メモリに生じるデータ変化をなくすことがで
き、ソフトエラーの発生を防止することができる。ま
た、メインメモリ部及びサブメモリ部間のデータコピー
をメモリカードで行い、更に、該データコピーの動作を
内蔵する電池を電源として行うことから、ホストシステ
ム装置における負荷の増加を防ぐことができる共に、ホ
ストシステム装置の電源切断に要する時間を短縮するこ
とができる。

【０２１８】第１７の発明に係るメモリカードは、第１
５の発明において、電源投入から電源切断までの間にホ
ストシステム装置がメインメモリ部にデータを書き込ん
だアドレスを記憶しておき、電源切断時には、記憶した
アドレスに格納されたメインメモリ部のデータのみを、
メインメモリ部のアドレスに対応させてサブメモリ部に
書き込むようにした。このことから、第１５の発明の効
果に加えて、電源切断時におけるメインメモリ部内のデ
ータをサブメモリ部にコピーしてバックアップする時間
を短縮することができると共に、フラッシュメモリで形
成されたサブメモリ部の書き換え回数を少なくすること
ができる。

【０２１９】第１８の発明に係るメモリカードは、第１
６又は第１７の発明において、具体的には、ホストシス
テム装置から電源供給が行われると、ホストシステム装
置からの電源を用いてメモリカードの各部への電源供給
を行うと共に、上記コントロール部に所定の投入検出信
号を出力し、上記コントロール部は、該投入検出信号が
入力されると、サブメモリ部に格納されたすべてのデー
タを、メインメモリ部の元のアドレスにそれぞれ書き込
む。このことから、上記第１６及び第１７の発明のそれ
ぞれの効果を得ることができる。

【０２２０】第１９の発明に係るメモリカードは、第１
０から第１８の発明において、メインメモリ部に格納さ
れたデータをサブメモリ部にコピーする際、該データに
誤り訂正符号を付加してサブメモリ部に書き込み、サブ
メモリ部に格納されたデータをメインメモリ部に書き込
む際、該データの誤り訂正処理を行うようにした。この
ことから、上記第１０から第１８の発明のそれぞれの効
果に加えて、メインメモリ部に格納されたデータの信頼
性を向上させることができる。

【０２２１】第２０の発明に係るメモリカードは、第１
０から第１８の発明において、メインメモリ部に格納さ
れたデータをサブメモリ部にコピーする際、該データに
コピーデータとチェックサムを付加してサブメモリ部に
書き込み、サブメモリ部に格納されたデータをメインメ
モリ部に書き込む際、コピーデータとチェックサムを用
いることによって、データの誤り訂正処理を行うように
した、このことから、上記第１０から第１８の発明のそ
れぞれの効果に加えて、データの信頼性を向上させるこ
とができると共に、ハミング符号を使用した場合よりも
メモリカードの構成を簡単にすることができると共に、
データの誤り訂正を行う処理速度を速くすることができ
る。

【０２２２】第２１の発明に係るメモリカードは、第１
０から第２０の発明において、メインメモリ部に格納さ
れたデータをサブメモリ部にコピーする際、該データを
圧縮してサブメモリ部に書き込み、サブメモリ部に格納
されたデータをメインメモリ部に書き込む際、該データ
の解凍処理を行うようにした。このことから、上記第１
０から第２０の発明のそれぞれの効果に加えて、サブメ
モリ部の記憶容量をメインメモリ部の記憶容量より小さ
くすることができ、コストの低減を図ることができる。

【０２２３】第２２の発明に係るメモリカードは、第１
０から第２１の発明において、メインメモリ部に格納さ
れたデータをサブメモリ部にコピーする際、該データを
暗号化してサブメモリ部に書き込み、サブメモリ部に格
納されたデータをメインメモリ部に書き込む際、パスワ
ードの照合を行い、パスワードが一致すると、サブメモ
リ部からデータを読み出すようにし、該データの復号化
を行うようにした。このことから、上記第１０から第２
１の発明のそれぞれの効果に加えて、メモリカードに書
き込まれたデータの機密化を行うことができる。

【０２２４】第２３の発明に係るメモリカードは、第１
０の発明において、ホストシステム装置によるデータ書
き込み時には、ホストシステム装置によってメインメモ
リ部にデータが書き込まれ、コントロール部は、メイン
メモリ部に書き込まれたデータをサブメモリ部にコピー
する。また、ホストシステム装置によるデータ読み出し
時には、ホストシステム装置によってサブメモリ部から
データが読み出される。このことから、揮発性メモリの
データをバックアップするための電池を必要とせず、バ
ックアップ中に揮発性メモリに生じるデータ変化をなく
すことができ、ソフトエラーの発生を防止することがで
きる。また、メインメモリ部及びサブメモリ部間のデー
タコピーをメモリカードで行うようにしたことからホス
トシステム装置における負荷の増加を防ぐことができ
る。更に、メインメモリ部の記憶容量を小さくすること
ができ、コストの低減を図ることができると共に、揮発
性メモリを使用したメモリカードのパフォーマンスを有
しながらバックアップ用の電池を必要としないメモリカ
ードを得ることができる。

【図面の簡単な説明】

【図１】 本発明の実施の形態１におけるメモリカード
の例を示した概略のブロック図である。

【図２】 図１のメモリカード１に対するホストシステ
ム装置５の電源切断時の動作例を示したフローチャート
である。

【図３】 図１のメモリカード１に対するホストシステ
ム装置５の電源投入時の動作例を示したフローチャート
である。

【図４】 本発明の実施の形態１におけるメモリカード
の変形例を示した概略のブロック図である。

【図５】 本発明の実施の形態２におけるメモリカード
の例を示した概略のブロック図である。

【図６】 図５のメモリカード２５に対するホストシス
テム装置２６の電源投入時の動作例を示したフローチャ
ートである。

【図７】 本発明の実施の形態３におけるメモリカード
の例を示した概略のブロック図である。

【図８】 図７のメモリカード３５による電源切断時の
動作例を示したフローチャートである。

【図９】 図７のメモリカード３５による電源投入時の
動作例を示したフローチャートである。

【図１０】 図７のコントロール部３１の例を示した概
略のブロック図である。

【図１１】 図１０のコントロール部３１による電源切
断時の動作例を示したフローチャートである。

【図１２】 図１０のコントロール部３１による電源投
入時の動作例を示したフローチャートである。

【図１３】 本発明の実施の形態４におけるメモリカー
ドの例を示した概略のブロック図である。

【図１４】 図１３のメモリカード５５による、メイン
メモリ部２からサブメモリ部３へデータをコピーする動
作例を示したフローチャートである。

【図１５】 本発明の実施の形態５におけるメモリカー
ドの例を示した概略のブロック図である。

【図１６】 図１５のメモリカード７５による電源切断
時の動作例を示したフローチャートである。

【図１７】 図１５のメモリカード７５による電源投入
時の動作例を示したフローチャートである。

【図１８】 図１５のコントロール部７３の例を示した
概略のブロック図である。

【図１９】 図１８のコントロール部７３による電源切
断時の動作例を示したフローチャートである。

【図２０】 図１８のコントロール部７３による電源投
入時の動作例を示したフローチャートである。

【図２１】 本発明の実施の形態６におけるメモリカー
ドによる電源切断時の動作例を示したフローチャートで
ある。

【図２２】 本発明の実施の形態６におけるメモリカー
ドによる電源投入時の動作例を示したフローチャートで
ある。

【図２３】 本発明の実施の形態６におけるメモリカー
ドのコントロール部の例を示した概略のブロック図であ
る。

【図２４】 図２３のコントロール部９１による電源切
断時の動作例を示したフローチャートである。

【図２５】 図２３のコントロール部９１による電源投
入時の動作例を示したフローチャートである。

【図２６】 本発明の実施の形態７におけるメモリカー
ドのコントロール部の例を示した概略のブロック図であ
る。

【図２７】 コピーデータとチェックサムを付加したデ
ータを示した図である。

【図２８】 図２６のコントロール部１０１による電源
切断時の動作例を示したフローチャートである。

【図２９】 図２６のコントロール部１０１による電源
投入時の動作例を示したフローチャートである。

【図３０】 本発明の実施の形態８におけるメモリカー
ドのコントロール部の例を示した概略のブロック図であ
る。

【図３１】 図３０のコントロール部１１１による電源
切断時の動作例を示したフローチャートである。

【図３２】 図３０のコントロール部１１１による電源
投入時の動作例を示したフローチャートである。

【図３３】 本発明の実施の形態９におけるメモリカー
ドのコントロール部の例を示した概略のブロック図であ
る。

【図３４】 図３３のコントロール部１２１による電源
切断時の動作例を示したフローチャートである。

【図３５】 図３３のコントロール部１２１による電源
投入時の動作例を示したフローチャートである。

【図３６】 本発明の実施の形態１０におけるメモリカ
ードの例を示した概略のブロック図である。

【図３７】 図３６のコントロール部１３１の例を示し
た概略のブロック図である。

【図３８】 図３７のコントロール部１３１による電源
切断時の動作例を示したフローチャートである。

【図３９】 本発明の実施の形態１１におけるメモリカ
ードの例を示した概略のブロック図である。

【図４０】 図３９のメモリカード１４５の動作例を示
したフローチャートである。

【図４１】 従来のメモリカードの例を示した概略のブ
ロック図である。

【符号の説明】

１，１５，２５，３５，５５，７５，９５，１０５，１
１５，１２５，１３５，１４１ メモリカード、 ２，
１３，１４２ メインメモリ部、 ３，１４，１４３
サブメモリ部、 ５，２６，３６，５６，７６，１４６
ホストシステム装置、 １１ 読み出し専用データ格
納領域、 ２１，７１ 二次電池、 ２２，７２ 電源
切換部、 ３１，５１，７３，９１，１０１，１１１，
１２１，１３１，１４４ コントロール部、 ３２，５
２，７４，１４５ クロック発生部、 ４１，６１，８
１，１２８，１３７ バス・コントロール部、 ４２
バッファ、 ４３ メインメモリ・Ｉ／Ｆ部、 ４４
サブメモリ・Ｉ／Ｆ部、９７ ＥＣＣ生成部、 １０７
データ誤り検出部、 １１７ データ圧縮／解凍部、
１２７ データ暗号化／復号化部、 １３２ ＲＡＭ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｇ０６Ｆ 1/00 ３４１Ｍ

Claims (23)

【特許請求の範囲】
1. 【請求項１】 情報処理機器からなるホストシステム装
   置に接続して使用され、ホストシステム装置から供給さ
   れる電源で動作する、揮発性メモリを使用したメモリカ
   ードにおいて、 揮発性メモリで形成されたメインメモリ部と、 フラッシュメモリで形成されたサブメモリ部とを備え、 上記ホストシステム装置は、電源切断時において、メイ
   ンメモリ部に格納されたデータを、メインメモリ部のア
   ドレスに対応させてサブメモリ部にコピーし、電源投入
   時には、サブメモリ部に格納されたデータを、メインメ
   モリ部の元のアドレスにそれぞれ書き込むことを特徴と
   するメモリカード。
2. 【請求項２】 上記ホストシステム装置は、電源投入か
   ら電源切断までの間に、メインメモリ部にデータを書き
   込んだアドレスを記憶し、電源切断時において、記憶し
   たアドレスに格納されたメインメモリ部のデータを、メ
   インメモリ部のアドレスに対応させてサブメモリ部にコ
   ピーし、電源投入時には、サブメモリ部に格納されたす
   べてのデータを、メインメモリ部の元のアドレスにそれ
   ぞれ書き込むことを特徴とする請求項１に記載のメモリ
   カード。
3. 【請求項３】 メインメモリ部内に設けられた読み出し
   専用のデータ格納領域は、上記サブメモリ部内に設ける
   ことを特徴とする請求項１又は請求項２のいずれかに記
   載のメモリカード。
4. 【請求項４】 メインメモリ部のバックアップを行う電
   池と、ホストシステム装置から供給される電源と該電池
   とを切り換えてメインメモリ部に電源を供給する電源切
   換部とを更に備え、電源切換部は、ホストシステム装置
   からの電源供給が断たれると電池を用いて、メインメモ
   リ部への電源供給を行うことを特徴とする請求項１から
   請求項３のいずれかに記載のメモリカード。
5. 【請求項５】 上記ホストシステム装置は、メインメモ
   リ部にデータを書き込む際に、該データを書き込んだ時
   間情報をもメインメモリ部に書き込み、電源投入時に、
   メインメモリ部及びサブメモリ部に格納された最新の時
   間情報を読み出し、該時間情報を基にしてメインメモリ
   部又はサブメモリ部のいずれに格納されたデータを使用
   するか否かの判断を行うことを特徴とする請求項４に記
   載のメモリカード。
6. 【請求項６】 上記ホストシステム装置は、メインメモ
   リ部に格納されたデータに対して、誤り訂正符号を付加
   してサブメモリ部に書き込むと共に、サブメモリ部に格
   納されたデータに対して、付加した誤り訂正符号を用い
   て誤り訂正処理を行った後、メインメモリ部に書き込む
   ことを特徴とする請求項１から請求項５のいずれかに記
   載のメモリカード。
7. 【請求項７】 上記ホストシステム装置は、メインメモ
   リ部に格納されたデータに対して、該データのコピーデ
   ータ及びチェックサムを付加してサブメモリ部に書き込
   むと共に、サブメモリ部に格納されたデータに対して、
   付加したコピーデータ及びチェックサムを用いて誤り訂
   正処理を行った後、メインメモリ部に書き込むことを特
   徴とする請求項１から請求項５のいずれかに記載のメモ
   リカード。
8. 【請求項８】 上記ホストシステム装置は、メインメモ
   リ部に格納されたデータに対して、所定の方法で圧縮し
   てサブメモリ部に書き込むと共に、サブメモリ部に格納
   されたデータに対して、所定の方法で解凍した後、メイ
   ンメモリ部に書き込むことを特徴とする請求項１から請
   求項７のいずれかに記載のメモリカード。
9. 【請求項９】 上記ホストシステム装置は、メインメモ
   リ部に格納されたデータに対して、所定の方法で暗号化
   してサブメモリ部に書き込むと共に、ホストシステム装
   置から入力されるパスワードがあらかじめ設定されたパ
   スワードと一致したときのみ、サブメモリ部に格納され
   たデータの読み出しを行うと共に、該読み出したデータ
   に対して所定の方法で復号化した後、メインメモリ部に
   書き込むことを特徴とする請求項１から請求項８のいず
   れかに記載のメモリカード。
10. 【請求項１０】 情報処理機器からなるホストシステム
    装置に接続して使用され、ホストシステム装置から供給
    される電源で動作する、揮発性メモリを使用したメモリ
    カードにおいて、 揮発性メモリで形成されたメインメモリ部と、 フラッシュメモリで形成されたサブメモリ部と、 クロック信号を生成して出力するクロック発生部と、 クロック発生部から出力されるクロック信号を基にして
    動作し、メインメモリ部及びサブメモリ部間でのデータ
    コピーを行うコントロール部とを備えることを特徴とす
    るメモリカード。
11. 【請求項１１】 上記コントロール部は、ホストシステ
    ム装置から電源切断時に出力される所定の電源切断信号
    が入力されると、メインメモリ部に格納されたすべての
    データを、メインメモリ部のアドレスに対応させてサブ
    メモリ部に書き込むことを特徴とする請求項１０に記載
    のメモリカード。
12. 【請求項１２】 上記コントロール部は、ホストシステ
    ム装置からメインメモリ部へのデータ書き込み時に出力
    されるライトイネーブル信号が入力されると、メインメ
    モリ部に書き込まれたデータを、メインメモリ部のアド
    レスに対応させてサブメモリ部に書き込むことを特徴と
    する請求項１０に記載のメモリカード。
13. 【請求項１３】 上記コントロール部は、ホストシステ
    ム装置からメインメモリ部へのデータ書き込み時に出力
    されるライトイネーブル信号が入力されると、メインメ
    モリ部にデータが書き込まれたアドレスを記憶し、ホス
    トシステム装置から電源切断時に出力される所定の電源
    切断信号が入力されると、上記記憶したアドレスに格納
    されたメインメモリ部のデータを、メインメモリ部のア
    ドレスに対応させてサブメモリ部に書き込むことを特徴
    とする請求項１０に記載のメモリカード。
14. 【請求項１４】 上記コントロール部は、ホストシステ
    ム装置から電源投入時に出力される所定の電源投入信号
    が入力されると、サブメモリ部に格納されたすべてのデ
    ータを、メインメモリ部の元のアドレスにそれぞれ書き
    込むことを特徴とする請求項１１から請求項１３のいず
    れかに記載のメモリカード。
15. 【請求項１５】 上記クロック発生部から出力されるク
    ロック信号を基にして動作し、メインメモリ部及びサブ
    メモリ部間でのデータコピーを行うコントロール部と、 メモリカードの各部に電源供給を行うための電池と、 ホストシステム装置からの電源供給の有無を検出し、ホ
    ストシステム装置から供給される電源と上記電池とを切
    り換えてメモリカードの各部に電源を供給する電源切換
    部とを更に備え、 上記電源切換部は、ホストシステム装置からの電源供給
    が無くなると、電池を用いてメモリカードの各部への電
    源供給を行うことを特徴とする請求項１０に記載のメモ
    リカード。
16. 【請求項１６】 上記電源切換部は、ホストシステム装
    置からの電源供給がなくなると、上記コントロール部に
    所定の切断検出信号を出力し、コントロール部は、電源
    切換部から切断検出信号が入力されると、メインメモリ
    部に格納されたすべてのデータを、メインメモリ部のア
    ドレスに対応させてサブメモリ部に書き込むことを特徴
    とする請求項１５に記載のメモリカード。
17. 【請求項１７】 上記電源切換部は、ホストシステム装
    置からの電源供給がなくなると、上記コントロール部に
    所定の切断検出信号を出力し、コントロール部は、ホス
    トシステム装置からメインメモリ部へのデータ書き込み
    時に出力されるライトイネーブル信号が入力されると、
    メインメモリ部にデータが書き込まれたアドレスを記憶
    し、電源切換部から切断検出信号が入力されると、上記
    記憶したアドレスに格納されたメインメモリ部のデータ
    を、メインメモリ部のアドレスに対応させてサブメモリ
    部に書き込むことを特徴とする請求項１５に記載のメモ
    リカード。
18. 【請求項１８】 上記電源切換部は、ホストシステム装
    置から電源供給が行われると、ホストシステム装置から
    の電源を用いてメモリカードの各部への電源供給を行う
    と共に、上記コントロール部に所定の投入検出信号を出
    力し、上記コントロール部は、該投入検出信号が入力さ
    れると、サブメモリ部に格納されたすべてのデータを、
    メインメモリ部の元のアドレスにそれぞれ書き込むこと
    を特徴とする請求項１６又は請求項１７のいずれかに記
    載のメモリカード。
19. 【請求項１９】 上記コントロール部は、メインメモリ
    部に格納されたデータに対して、誤り訂正符号を付加し
    てサブメモリ部に書き込むと共に、サブメモリ部に格納
    されたデータに対して、付加した誤り訂正符号を用いて
    誤り訂正処理を行った後、メインメモリ部に書き込むこ
    とを特徴とする請求項１０から請求項１８のいずれかに
    記載のメモリカード。
20. 【請求項２０】 上記コントロール部は、メインメモリ
    部に格納されたデータに対して、該データのコピーデー
    タ及びチェックサムを付加してサブメモリ部に書き込む
    と共に、サブメモリ部に格納されたデータに対して、付
    加したコピーデータ及びチェックサムを用いて誤り訂正
    処理を行った後、メインメモリ部に書き込むことを特徴
    とする請求項１０から請求項１８のいずれかに記載のメ
    モリカード。
21. 【請求項２１】 上記コントロール部は、メインメモリ
    部に格納されたデータに対して、所定の方法で圧縮して
    サブメモリ部に書き込むと共に、サブメモリ部に格納さ
    れたデータに対して、所定の方法で解凍した後、メイン
    メモリ部に書き込むことを特徴とする請求項１０から請
    求項２０のいずれかに記載のメモリカード。
22. 【請求項２２】 上記コントロール部は、メインメモリ
    部に格納されたデータに対して、所定の方法で暗号化し
    てサブメモリ部に書き込むと共に、ホストシステム装置
    から入力されるパスワードがあらかじめ設定されたパス
    ワードと一致したときのみ、サブメモリ部に格納された
    データの読み出しを行うと共に、該読み出したデータに
    対して所定の方法で復号化した後、メインメモリ部に書
    き込むことを特徴とする請求項１０から請求項２１のい
    ずれかに記載のメモリカード。
23. 【請求項２３】 上記ホストシステム装置は、メインメ
    モリ部及びコントロール部にライトイネーブル信号を出
    力すると共に、メモリカードに格納するデータ及び該デ
    ータを格納するアドレスデータをメインメモリ部に書き
    込み、上記コントロール部は、ライトイネーブル信号が
    入力されると、メインメモリ部に書き込まれたデータ
    を、メインメモリ部に書き込まれたアドレスデータが示
    すサブメモリ部のアドレスに書き込むことを特徴とする
    請求項１０に記載のメモリカード。