CN1193783A - 存储器卡 - Google Patents
存储器卡 Download PDFInfo
- Publication number
- CN1193783A CN1193783A CN97120081A CN97120081A CN1193783A CN 1193783 A CN1193783 A CN 1193783A CN 97120081 A CN97120081 A CN 97120081A CN 97120081 A CN97120081 A CN 97120081A CN 1193783 A CN1193783 A CN 1193783A
- Authority
- CN
- China
- Prior art keywords
- data
- memory
- control part
- primary memory
- main system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003860 storage Methods 0.000 claims description 199
- 230000009471 action Effects 0.000 claims description 82
- 230000033228 biological regulation Effects 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 69
- 238000013500 data storage Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 description 141
- 230000008569 process Effects 0.000 description 116
- 238000010586 diagram Methods 0.000 description 88
- 230000014509 gene expression Effects 0.000 description 83
- 238000012545 processing Methods 0.000 description 43
- 230000006837 decompression Effects 0.000 description 36
- 238000012937 correction Methods 0.000 description 34
- 230000014759 maintenance of location Effects 0.000 description 32
- 238000013144 data compression Methods 0.000 description 23
- 238000012986 modification Methods 0.000 description 16
- 230000004048 modification Effects 0.000 description 16
- 230000008859 change Effects 0.000 description 15
- 238000005520 cutting process Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 9
- 241001269238 Data Species 0.000 description 8
- 238000007906 compression Methods 0.000 description 6
- 230000006835 compression Effects 0.000 description 6
- 230000005611 electricity Effects 0.000 description 6
- 230000010076 replication Effects 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 238000007689 inspection Methods 0.000 description 5
- 230000002123 temporal effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 3
- 238000007726 management method Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 230000005260 alpha ray Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Abstract
一种使用时不必注意电池的寿命、能防止数据备份时的软件错误并使用了挥发性存储器的存储器卡,与由信息处理机形成的主系统装置连接起来使用,利用主系统装置供给的电源工作,包括由挥发性存储器形成的主存储器部和由快速存储器形成的从存储器部,在电源切断时,上述主系统装置将主存储器部存储的数据复制到从存储器部,使其地址与主存储器部的地址对应,在电源接通时,将从存储器部存储的数据分别写入主存储器部的原来的地址中。
Description
本发明涉及存储器卡,特别是涉及挥发性存储器由电池作备用电源的存储器卡。
图41是表示先有的使用电池供电的存储器卡的例子的概略框图。在图41中,存储器卡300包括由SRAM的IC存储器形成的存储器部301、由对该存储器部301的电源进行供给控制的电源IC片形成的电源控制部302以及用作备用的一次电池303。存储器卡300在与主系统装置305连接时,电源控制部302的外部电源Vcc由主系统装置305供给。电源控制部302将主系统装置305供给的电源电压Vcc直接作为存储器部的电源来供给,而与一次电池303无关。其次,当用一次电池303作为备用电源时,一次电池303的电压直接作为存储器部301的电源,用来维持存储器部301的数据。
如上所述,先有的存储器卡300存在下述问题,即,必须在一次电池303的电压下降前更换新的一次电池303,使用存储器卡300时,必须注意电池的寿命,若一次电池303的电压降低,数据就会丢失。此外,在备份SRAM的数据时,作为RAM特有的现象,还存在例如因α射线而使数据发生变化、以某一定大小的概率产生软件错误的问题。
本发明是为了解决上述问题而提出的,其目的在于获得一种使用了挥发性存储器的存储器卡,使用时可以不必注意电池的寿命,能够防止数据备份中的软件错误。
与本发明第1方面有关的存储器卡,与由信息处理机形成的主系统装置连接起来使用,利用主系统装置供给的电源工作并使用了挥发性存储器,它具有由挥发性存储器形成的主存储器部和由快速存储器形成的从存储器部,在电源切断时,上述主系统装置将主存储器部存储的数据复制到从存储器部,使其地址与主存储器部的地址对应,在电源接通时,将从存储器部存储的数据分别写入主存储器部的原来的地址中。
与本发明第2方面有关的存储器卡,在本发明的第1方面中,上述主系统装置在从电源接通到电源断开的期间内存储主存储器部的已写入数据的地址,在电源切断时,将已存入存储的地址中的主存储器部的数据复制到从存储器部,使其地址与主存储器部的地址对应,在电源接通时,将从存储器部存储的所有的数据分别写入主存储器部的原来的地址中。
与本发明第3方面有关的存储器卡,在本发明的第1或第2方面中,设在主存储器内的读出专用的数据存储区是设在上述从存储器内的数据存储区。
与本发明第4方面有关的存储器卡,与由信息处理机形成的主系统装置连接起来使用,利用主系统装置供给的电源工作,使用了挥发性存储器,它包括:由挥发性存储器形成的主存储器部;由快速存储器形成的从存储器部;生成时钟信号并输出的时钟信号发生部;按照时钟信号发生部输出的时钟信号动作、在主存储器部和从存储器部之间进行数据复制的控制部。
与本发明第5方面有关的存储器卡,在本发明的第4方面中,当输入电源切断时从主系统装置输出的规定的电源切断信号时,上述控制部将主存储器部存储的所有数据写入从存储器部,使其地址与主存储器部的地址对应。
与本发明第6方面有关的存储器卡,在本发明的第4方面中,当输入从主系统装置向主存储器部进行数据写入时所输出的写允许信号时,上述控制部将已写入主存储器部的数据写入从存储器部,使其地址与主存储器部的地址对应。
与本发明第7方面有关的存储器卡,在本发明的第4方面中,当输入从主系统装置向主存储器部进行数据写入时所输出的写允许信号时,上述控制部存储已写入主存储器部的数据的地址,当输入在电源切断时从主系统装置输出的规定的电源切断信号时,将已存入上述存储的地址中的主存储器部的数据写入从存储器部,使其地址与主存储器部的地址对应。
与本发明第8方面有关的存储器卡,在本发明的第5至第7方面中,当输入电源接通时从主系统装置输出的规定的电源接通信号时,上述控制部将从存储器部存储的所有数据分别写入主存储器部的原来的地址中。
与本发明第9方面有关的存储器卡,在本发明的第4方面中,进而包括:按照上述时钟发生部输出的时钟信号动作并在主存储器部和从存储器部之间进行数据复制的控制部,用于向存储器卡的各部分供给电源的电池,检测是否从主系统装置供给电源、并对从主系统装置供给的电源和上述电池进行切换后向存储器卡的各部分供给电源的电源切换部;当主系统装置没有电源供给时,上述电源切换部使用电池向存储器卡各部分供给电源。
与本发明第10方面有关的存储器卡,在本发明的第9方面中,当主系统装置没有电源供给时,上述电源切换部向上述控制部输出规定的切断检测信号,当从电源切换部输出输入切断检测信号时,上述控制部将主存储器部存储的所有数据写入从存储器部,使其地址与主存储器部的地址对应。
与本发明第11方面有关的存储器卡,在本发明的第9方面中,当主系统装置没有电源供给时,上述电源切换部向上述控制部输出规定的切断检测信号,当输入从主系统装置向主存储器部写入数据时输出的写允许信号时,上述控制部存储已写入了主存储器部的数据的地址,当从电源切断部输入切断检测信号时,将存储在上述存储的地址中的主存储器部的数据写入从存储器部,使其地址与主存储器部的地址对应。
与本发明第12方面有关的存储器卡,在本发明的第4方面中,上述主系统装置向主存储器部和从存储器部输出写允许信号,同时,将存储器卡存储的数据和存储该数据的地址数据写入主存储器部,当输入写入允许信号时,上述控制部将已写入主存储器部的数据写入用已写入主存储器部的地址数据来表示的从存储器部的地址中。
图1是表示本发明实施形态1的一例的存储器卡的概略框图。
图2是表示主系统装置5切断存储器卡1的电源时的动作例子的流程图。
图3是表示主系统装置5接通存储器卡1的电源时的动作例的流程图。
图4是表示本发明实施形态1的存储器卡的变形例的概略框图。
图5是表示本发明实施形态2的一例的存储器卡的概略框图。
图6是表示主系统装置26接通图5的存储器卡25的电源时的动作例的流程图。
图7是表示本发明实施形态3的一例的存储器卡的概略框图。
图8是表示图7的存储器卡35的电源切断时的动作例的流程图。
图9是表示图7的存储器卡35的电源接通时的动作例的流程图。
图10是表示图7的控制部31的一例的概略框图。
图11是表示图10的控制部31的电源切断时的动作例的流程图。
图12是表示图10的控制部31的电源接通时的动作例的流程图。
图13是表示本发明实施形态4的一例的存储器卡的概略框图。
图14是表示在图13的存储器卡55中从主存储器2向从存储器3复制数据时的动作例的流程图。
图15是表示本发明实施形态5的一例的存储器卡的概略框图。
图16是表示图15的存储器卡75的电源切断时的动作例的流程图。
图17是表示图15的存储器卡75的电源接通时的动作例的流程图。
图18是表示图15的一例的控制部73的概略框图。
图19是表示图18的控制部73的电源切断时的动作例的流程图。
图20是表示图18的控制部73的电源接通时的动作例的流程图。
图21是表示本发明实施形态6的存储器卡的电源切断时的动作例的流程图。
图22是表示本发明实施形态6的存储器卡的电源接通时的动作例的流程图。
图23是表示本发明实施形态6的存储器卡的一例的控制部的概略框图。
图24是表示图23的控制部91的电源切断时的动作例的流程图。
图25是表示图23的控制部91的电源接通时的动作例的流程图。
图26是表示本发明实施形态7的存储器卡的一例的控制部的概略框图。
图27是表示添加了复制数据和检验和数据的数据的图。
图28是表示图26的控制部101的电源切断时的动作例的流程图。
图29是表示图26的控制部101的电源接通时的动作例的流程图。
图30是表示本发明实施形态8的存储器卡的一例的控制部的概略框图。
图31是表示图30的控制部111的电源切断时的动作例的流程图。
图32是表示图30的控制部111的电源接通时的动作例的流程图。
图33是表示本发明实施形态9的存储器卡的一例的控制部的概略框图。
图34是表示图33的控制部121的电源切断时的动作例的流程图。
图35是表示图33的控制部121的电源接通时的动作例的流程图。
图36是表示本发明实施形态10的一例的存储器卡的概略框图。
图37是表示图36的一例的控制部131的概略框图。
图38是表示图37的控制部131的电源切断时的动作例的流程图。
图39是表示本发明实施形态11的一例的存储器卡的概略框图。
图40是表示图39的存储器卡145的动作例的流程图。
图41是表示先有的存储器卡的一例的概略框图。
下面,根据附图所示的实施形态详细说明本发明。
实施形态1
图1是表示本发明实施形态1的一例的存储器卡的概略框图。
在图1中,存储器卡1由用SRAM组成的主存储器部2和用快速存储器组成的从存储器部3形成,主存储器部2和从存储器部3分别与由信息处理机等形成的主系统装置5连接。再有,上述从存储器部3具有比主存储器部2的存储容量大的存储容量。
在上述构成中,主系统装置5向主存储器部2和从存储器部3供给电源,同时对主存储器部2进行存取,进行对主存储器部2的数据写入和读出。这里,当操作员进行电源的切断操作时,主系统装置5自动地将上述主存储器部2存储的所有数据经内部缓冲器复制到从存储器部3。主系统装置5在上述主存储器部2存储的所有数据向从存储器部3复制处理完了之后,切断向存储器卡1的电源供给,同时将主系统装置5的电源切断。
其次,当主系统装置5的电源接通时,主系统装置5向存储器卡1供给电源,读出存储在存储器卡1的从存储器部3中的数据,经缓冲器6写入主存储器部2,将从存储器部3存储的所有数据复制到主存储器部2。主系统装置5在结束向该主存储器部2的复制后,对主存储器部2进行数据的写入和读出,作为通常的存储器卡使用。
图2是表示主系统装置5切断上述图1所示的存储器卡1的电源时的动作例的流程图。在图2中,除了特别标明之外,在各流程中进行的处理都是由主系统装置5来进行的。
在图2中,在步骤S1中,当操作员对主系统装置5进行电源切断操作时,从主存储器部2读出规定的最初读出的初始地址(例如起始地址的数据)。接着,在步骤S2中,从主存储器部2读出指定地址的数据并转送给缓冲器6,在步骤S3中,将转送给缓冲器6的数据写入从存储器部3,使其与存储该数据的主存储器部2的地址对应。
接着,在步骤S4中,检查从主存储器部2读出数据的地址是否为最终地址,若是最终地址(是),则进入步骤S5,因为已将主存储器部2存储的所有数据复制给从存储器部3,所以,切断向存储器卡1的电源供给,同时切断主系统装置5的电源,从而结束本流程。此外,在步骤S4中,若不是最终地址(否),则进入步骤S6,在步骤S6中,读出存储在主存储器部2的下一个地址中的数据,再返回步骤S2。
图3是表示主系统装置5接通上述图1所示的存储器卡1的电源时的动作例的流程图。在图3中,除了特别标明之外,在各流程中进行的处理都是由主系统装置5来进行的。
在图3中,在步骤S11中,当操作员对主系统装置5进行电源接通操作时,从从存储器部3读出规定的最初读出的初始地址(例如起始地址的数据)。接着,在步骤S12中,从从存储器部3读出指定地址的数据并转送给缓冲器6,在步骤S13中,将转送给缓冲器6的数据写入存储该数据的主存储器部2的原来的地址中。
其次,在步骤S14中,检查从从存储器部3读出数据的地址是否为最终地址,若是最终地址(是)则进入步骤S15,因为已将从存储器部3存储的所有数据复制给主存储器部2,所以,电源接通的动作宣告结束,开始通常的动作,从而结束本流程。此外,在步骤S14中,若不是最终地址(否),则进入步骤S16,在步骤S16中,读出存储在从存储器部3的下一个地址中的数据,再返回步骤S12。
这里,作为本实施形态1的存储器卡的变形例,有在由SRAM形成的主存储器部2内设置只进行读出不进行写入的数据存储区的情况。在这种情况下,也可以将只进行读出的数据存储区设在由快速存储器形成的从存储器部3内。
图4是表示本发明实施形态1的存储器卡的变形例的概略框图。在图4中,与上述图1相同的部分用同一符号表示,并在此省略其说明,只说明与图1不同的点。
图4与图1不同的点在于,将设在主存储器部2内的、只进行读出的读出专用数据存储区11设置在从存储器3内,从存储器部3包括读出专用数据存储区11以及进行读出和写入的通常数据存储区12。因此,将图1的存储器部2作为主存储器部13,将图1的从存储器部3作为从存储器部14,与此相伴,将图1的存储器卡1作为存储器卡15。
在图4中,存储器卡15由用SRAM组成的主存储器部13和用快速存储器组成的从存储器部14形成,从存储器部14由只进行读出的读出专用数据存储区11以及进行读出和写入的通常数据存储区12形成。主存储器部13和从存储器部14分别与主系统装置5连接。再有,上述从存储器部14的通常数据存储区12具有比主存储器部13的存储容量大的存储容量。
主系统装置5向主存储器部13和从存储器部14供给电源,同时对主存储器部13和从存储器部14的读出专用数据存储区11进行存取,分别对主存储器部13的数据进行写入或读出,并对从存储器部14的读出专用数据存储区11进行读出。
这里,当操作员进行电源的切断操作时,主系统装置5自动地将上述主存储器部13存储的所有数据经内部缓冲器复制到从存储器部14的通常数据存储区12。在上述主存储器部13存储的所有数据向从存储器部14的通常数据存储区12复制处理完了之后,主系统装置5切断向存储器卡15的电源供给,同时将主系统装置5的电源切断。
其次,当主系统装置5的电源接通时,主系统装置5向存储器卡15供给电源,读出存储在从存储器部14的通常数据存储区12中的数据,经缓冲器6写入主存储器部13,将从存储器部14的通常数据存储区12存储的所有数据复制到主存储器部13。主系统装置5在结束向该主存储器部13的复制后,对主存储器部14的专用数据存储区11进行数据的写入和读出,作为通常的存储器卡使用。
这样,在操作员进行规定的操作切断主系统装置5的电源时,本实施形态1的存储器卡将由SRAM形成的主存储器部存储的所有数据复制到由快速存储器形成的从存储器部并进行数据备份,所以,不需要用于SRAM的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。
实施形态2
在上述实施形态1中,当因瞬间断开或停电引起外部对主系统装置5的电源供给突然中断时,不能对主存储器部存储的数据进行备份,但是,也可以进而在主存储器部设置数据备份用的二次电池,这种方案就是本发明的实施形态2。
图5是表示本发明的实施形态2的一例的存储器卡的概略框图。在图5中,与上述图1相同的部分用同一符号表示,并在此省略其说明,同时只说明与图1的不同点。
图5与图1的不同点在于,在图1的存储器卡1的基础上,还增加了用于后缓主存储器部2的二次电池21和对主系统装置5供给的电源及二次电池21进行切换从而进行主存储器部2的电源供给的电源切换部22,与之相随,将图1的存储器卡1作为存储器卡25,将图1的主系统装置5作为主系统装置26(这是因为主系统装置5要进行时间标记管理、同时电源接通时的动作也不同)。
在图5中,存储器卡25由主存储器部2、从存储器部3、二次电池21和电源切换部22形成,主存储器部2和从存储器部3分别与主系统装置26连接。此外,从主系统装置26来的电源线分别与从存储器部3和电源切换部22连接,电源切换部22分别与主存储器部2和二次电池21的正电极连接,二次电池21的负电极接地。
在上述构成中,在从主系统装置26供给电源时,电源切换部22从主系统装置26向主存储器部2供给电源,同时,对二次电池21进行充电,在主系统装置26断开电源供给时,使用二次电池21对主存储器部2进行后援。
主系统装置26对从存储器部3和电源切换部22进行电源供给,同时,通常对主存储器部2进行存取,进行对主存储器部2的数据写入或读出。此外,主系统装置26在将数据写入主存储器部2并存储时,进行时间标记的管理,将写入数据的时间信息也写入主存储器部2。这里,主系统装置26在按操作指令进行电源切断的操作时,自动地将上述主存储器部2存储的所有数据经内部缓冲器6复制到从存储器部3。主系统装置26在结束对上述主存储器部2存储的所有数据向从存储器部3的复制处理后,切断向存储器卡25的电源供给,同时将主系统装置26的电源切断。
这里,当外部对主系统装置26的电源供给瞬间断开或停电时,存储在主存储器部2的数据没有被保存在从存储器部3中。但是,当因上述瞬间断开或停电引起从主系统装置26来的电源中断时,上述电源切换部22使用二次电池21对主存储器部2进行后援,所以,可以防止主存储器部2存储的数据消失。此外,由主系统装置26来进行是因操作员进行电源接通操作而接通了主系统装置26的电源还是从瞬间断开或停电的状态恢复过来从而接通了主系统装置26的电源的判断是困难的。
因此,当主系统装置26的电源接通时,主系统装置26向存储器卡25供给电源,分别读出存储在存储器卡25的主存储器部2和从存储器部3的最新时间信息并向操作者显示。操作者根据上述各自的时间信息来选择是使用主存储器部2存储的数据还是使用从存储器部3存储的数据。当操作者选择使用主存储器部2存储的数据时,主系统装置26对主存储器部2进行数据的写入或读出,即作为通常的存储器卡来使用。
此外,当操作者选择了使用从存储器部3存储的数据时,主系统装置26读出存储器卡25的从存储器部3存储的数据,并经缓冲器6写入主存储器部2,将从存储器部3存储的所有数据复制到主存储器部2。主系统装置26在结束向主存储器部2的复制时,对主存储器部2进行数据的写入或读出,即作为通常的存储器卡来使用。
表示主系统装置26切断上述图5所示的存储器卡25的电源时的动作例的流程图,除了将主系统装置5变成主系统装置26之外,其余都相同,故在此省略。
图6是表示主系统装置26接通上述图5所示的存储器卡25的电源时的动作例的流程图。再有,在图6中,除了特别标明之外,各流程进行的处理都是由主系统装置26进行的。此外,在图6中,除主系统装置的符号被置换了之外,进行与上述图3同样的流程以相同的符号表示处理,在此省略其说明。
在图6中,在步骤S21中,当接通主系统装置26的电源时,分别从主存储器部2和从存储器部3中读出最新的时间信息,在步骤S22中,将读出的各时间信息向操作员显示,由操作员选择是否使用主存储器部2存储的数据,当选择了主存储器部2时(是),本流程宣告结束,主系统装置26对主存储器部2进行数据的写入或读出,作为通常的存储器卡来使用。此外,在步骤S22中,当没有选择主存储器部2而选择了从存储器部3时(否),则进入步骤S11,进行从步骤S11到步骤S16的处理。
这样,在操作者进行了规定的操作指令进行主系统装置26的电源切断时,本实施形态2的存储器卡将由SRAM形成的主存储器部2存储的所有数据复制到由快速存储器形成的从存储器部3中来进行数据的备份。进而,当因瞬间断开或停电引起的从主系统装置26来的电源供给突然中断时,准备了用于进行主存储器部2的数据备份的二次电池21。由此,可以消除数据备份过程中挥发性存储器发生的数据改变,可以防止发生软件错误。进而,即使当因瞬间断开或停电引起的从主系统装置26来的电源供给突然中断时,主存储器部2存储的数据也不会消失,可以使用操作着需要的最新数据继续进行操作。
实施形态3
在上述实施形态1及实施形态2中,将主存储器部存储的所有数据复制到从存储器部的动作和将从存储器部存储的所有数据复制到主存储器部的动作全部由主系统装置进行,但也可以由存储器卡进行,这种方案就是本发明的实施形态3。
图7是表示本发明的实施形态3的一例的存储器卡的概略框图。在图5中,与上述图1相同的部分用同一符号表示,并在此省略其说明,同时只说明与图1的不同点。
图7与图1的不同点在于,在图1的存储器卡1的基础上,还增加了控制部31和时钟发生部32,控制部31进行将主存储器部存储的所有数据复制到从存储器部的动作和将从存储器部存储的所有数据复制到主存储器部的动作,时钟发生部32向该控制部31供给时钟信号。与之相随,将图1的存储器卡1作为存储器卡35,将图1的主系统装置5作为主系统装置36(这是因为主系统装置5是使用缓冲器6进行工作的,不进行将主存储器部2存储的所有数据复制到从存储器部3的动作和将从存储器部3存储的所有数据复制到主存储器部2的动作)。
在图7中,上述存储器卡35由主存储器部2、从存储器部3、控制部31和时钟发生部32形成,主存储器部2和从存储器部3分别与控制部31连接,主存储器部2、控制部31和时钟发生部32分别与主系统装置36连接。进而,时钟发生部32与控制部31连接。
在上述构成中,主系统装置36向存储器卡35供给电源,同时,通常对主存储器部2进行存取,对主存储器不进行数据的写入或读出。在此,在由操作员进行切断电源的操作时,主系统装置36分别向上述控制部31和时钟发生部32输出规定的电源切断信号,时钟发生部32在输入了该规定的电源切断信号之后产生时钟信号,并输出给控制部31。
控制部31在输入了规定的电源切断信号之后,根据时钟发生部32输入的时钟信号工作,与主存储器部2的地址对应将主存储器部2存储的所有数据复制到从存储器部3。当结束了主存储器部2存储的所有数据向从存储器部3的复制处理后,控制部31向主系统装置36输出表示复制结束的复制结束信号,主系统装置36在输入了该复制结束信号之后,切断向存储器卡35的电源供给,同时将主系统装置36的电源切断。
其次,当主系统装置36的电源接通时,主系统装置36向存储器卡35供给电源,同时,分别向上述控制部31和时钟发生部32输出规定的电源接通信号,时钟发生部32在输入该规定的电源接通信号之后产生时钟信号,并输出给控制部31。
控制部31在输入了规定的电源接通信号之后,根据时钟发生部32输入的时钟信号工作,读出从存储器部3存储的数据并写入到主存储器部2,将从存储器部3的所有数据复制到主存储器部2。当结束向主存储器部2的复制之后,控制部31进而将复制结束信号输出到时钟发生部32和主系统装置36,时钟发生部32接收复制结束信号,停止产生和输出时钟信号,主系统装置36接收复制结束信号之后,对主存储器部2进行数据的写入或读出,作为通常的存储器卡使用。
图8是表示上述图7所示的存储器卡35在电源切断时的动作例的流程图。
在图8中,在步骤S31中,当操作者对主系统装置36进行电源切断操作时,主系统装置36向存储器卡35的控制部31和时钟发生部32分别输出规定的电源切断信号。接着,在步骤S32中,控制部31按照时钟发生部32来的时钟信号工作,同时,当输入规定的电源切断信号时,从主存储器部2读出最初读出数据的规定初始地址(例如,起始地址)的数据。
在步骤S33中,控制部31从主存储器部2读出指定地址的数据,并与存储该数据的主存储器部2的地址对应写入从存储器部3,进入步骤S34。在步骤S34中,控制部31检查从主存储器部2读出的数据的地址是否为最终地址,若是最终地址(是),则进入步骤S35。
在步骤S35中,控制部31向主系统装置36输出复制结束信号,主系统装置36在接收该复制结束信号之后,切断存储器卡35的电源,同时将主系统装置36的电源切断,本流程宣告结束。此外,若在步骤S34中检查出不是最终地址时(否),则进入步骤S36,在步骤S36中,控制部31从主存储器部2读出下一个地址存储的数据,并返回步骤S33。
图9是表示上述图7所示的存储器卡35在电源接通时的动作例的流程图。
在图9中,在步骤S41中,主系统装置36在电源接通时向存储器卡35供给电源,同时,向控制部31和时钟发生部32分别输出规定的电源接通信号。
接着,在步骤S42中,控制部31在输入规定的电源接通信号时,从从存储器部3读出最初读出数据的规定的初始地址(例如,起始地址)的数据,在步骤S43中,从从存储器部3读出指定地址的数据,并写入存储该数据的主存储器部2原来的地址中,进入步骤S44。在步骤S44中,控制部31检查从从存储器部3读出的数据的地址是否为最终地址,若是最终地址(是),则进入步骤S45。
在步骤S45中,控制部31向时钟发生部32及主系统装置36输出复制结束信号,时钟发生部32在接收该复制结束信号之后,停止时钟信号的产生及输出,主系统装置36在接收复制结束信号之后,对主存储器部2进行数据的写入或读出,作为通常的存储器卡使用,本流程宣告结束。此外,若在步骤S44中检查出不是最终地址时(否),则进入步骤S46,在步骤S46中,控制部31从从存储器部3读出下一个地址存储的数据,并返回步骤S43。
图10是表示控制部31的一例的概略框图。
在图10中,控制部31由总线控制部41、缓冲器42、主存储器接口部(以下称主存储器I/F部)43和从存储器接口部(以下称从存储器I/F部)44构成。总线控制部41分别与缓冲器42、主存储器I/F部43和从存储器I/F部44连接,缓冲器42分别与主存储器I/F部43和从存储器I/F部44连接。
上述总线控制部41按照主系统装置36来的信号对缓冲器42、主存储器I/F部43和从存储器I/F部44进行控制。主存储器I/F部43根据总线控制部41的控制信号,读出主存储器部2存储的数据和向缓冲器42写入该读出的数据,或者读出已写入缓冲器42的数据和向主存储器2写入该读出的数据。从存储器I/F部44根据总线控制部41的控制信号,读出从存储器部3存储的数据和向缓冲器42写入该读出的数据,或者读出已写入缓冲器42的数据和向从存储器3写入该读出的数据。
图11是表示上述图10所示的控制部31在电源切断时的动作例的流程图。
在图11中,在步骤S51中,控制部31从主系统装置36输入规定的电源切断信号,在步骤S52中,总线控制部41对缓冲器42和主存储器I/F部43发出指令,从主存储器2读出最初读出的规定的初始地址的数据(例如读出起始地址的数据)并写入缓冲器42。
其次,在步骤S53,主存储器I/F部43按照总线控制部41来的指令,从主存储器部2读出由总线控制部41指定了的地址的数据,并写入缓冲器42。接着,在步骤S54中,总线控制部41对缓冲器42和从存储器I/F部44发出指令,读出已写入缓冲器42的数据,并与存储该数据的主存储器部2的地址对应写入从存储器部3。
其次,在步骤S56中,总线控制部41检查从主存储器部2读出的数据的地址是否为最终地址,若是最终地址(是),则进入步骤S57。在步骤S57中,总线控制部41向主系统装置36输出复制结束信号,主系统装置36在接收该复制结束信号之后,切断存储器卡35的电源,同时将主系统装置36的电源切断,本流程宣告结束。此外,若在步骤S56中检查出不是最终地址时(否),则进入步骤S58,在步骤S58中,总线控制部41对缓冲器42和主存储器I/F部43发出指令,从主存储器部2读出下一个地址存储的数据并写入缓冲器42,然后返回步骤S53。
图12是表示上述图10所示的控制部31在电源接通时的动作例的流程图。
在图12中,在步骤S61中,控制部31从主系统装置36输入规定的电源接通信号,在步骤S62中,总线控制部41对缓冲器42和从存储器I/F部44发出指令,从从存储器3读出最初读出的规定的初始地址的数据(例如读出起始地址的数据)并写入缓冲器42。
其次,在步骤S63,从存储器I/F部44按照总线控制部41来的指令,从从存储器部3读出由总线控制部41指定了地址的数据,并写入缓冲器42。接着,在步骤S64中,总线控制部41对缓冲器42和主存储器I/F部43发出指令,读出已写入缓冲器42的数据,并写入存储该数据的主存储器部2的原来的地址中。接着,在步骤S65中,主存储器I/F部43读出已写入缓冲器42的数据,并将该读出的数据写入主存储器部2的原来的地址中。
其次,在步骤S66中,总线控制部41检查从从存储器部3读出的数据的地址是否为最终地址,若是最终地址(是),则进入步骤S67。在步骤S67中,总线控制部41向时钟发生部32和主系统装置36输出复制结束信号,时钟发生部32在接收该复制结束信号后停止产生并输出时钟信号,主系统装置36在接收该复制结束信号之后,作为通常的存储器卡使用,对主存储器部2进行数据的写入或读出,本流程宣告结束。
此外,在步骤S66中,当不是最终地址时(否),则进入步骤S68,在步骤S68中,总线控制部41对缓冲器42和从存储器I/F部44发出指令,从从存储器部3读出下一个地址存储的数据并写入缓冲器42,然后返回步骤S63。
这样,本实施形态3的存储器卡,在按照操作者的规定的操作进行主系统装置36的电源切断时,通过存储器卡35内设置的控制部31,将由SRAM形成的主存储器部2存储的所有数据复制到由快速存储器形成的从存储器部3中来进行数据的备份。由此,可以不需要用于对SRAM的数据进行备份的电池,可以消除数据备份过程中挥发性存储器发生的数据改变,可以防止发生软件错误。进而,因为由存储器卡来进行主存储器部和从存储器部间的数据复制,所以可以防止主系统装置负荷的增加。
实施形态4
在上述实施形态1到实施形态3中,在切断主系统装置的电源时,将主存储器部存储的所有数据复制到从存储器部,但也可以是每当从主系统装置向主存储器部写入数据时、与主存储器部的地址对应将该写入的数据复制到从存储器部,这种方案就是本发明的实施形态4。
图13是表示本发明的实施形态4的一例的存储器卡的概略框图。在图13中,与上述图7相同的部分用同一符号表示,并在此省略其说明,同时只说明与图7的不同点。
图13与图7的不同点在于,将图7的控制部31作为控制部51,从主系统装置把输出给主存储器部的写允许信号/WE输入到控制部,在输入写允许信号时,控制部将写入主存储器部的数据复制到从存储器部。此外,时钟发生部在输入写允许信号/WE或电源接通信号时产生时钟信号并输出,故将其作为时钟发生部52。与之相伴,将图7的存储器卡35作为存储器卡55,将图7的主系统装置36作为主系统装置56,这是因为主系统装置不输出规定的电源切断信号。
在图13中,上述存储器卡55由主存储器部2、从存储器部3、控制部51和时钟发生部52形成,主存储器部2和从存储器部3分别与控制部31连接,主存储器部2、控制部51和时钟发生部52分别与主系统装置56连接。进而,时钟发生部52与控制部51连接。
在上述构成中,主系统装置56向存储器卡55供给电源,同时,通常对主存储器部2进行存取,对主存储器部2进行数据的写入或读出。此外,主系统装置56在向主存储器部2写入数据时,对主存储器部2和控制部51分别输出写允许信号/WE。控制部51在从主系统装置56输入写允许信号时,与主存储器部2的地址对应,将这时从主系统装置56向主存储器部写入的数据复制到从存储器部3。
这样,每当从主系统装置56向主存储器部2写入数据时,与主存储器部2的地址对应将写入主存储器部2的数据复制到从存储器部3,所以,当主系统装置56的电源切断时,不必将主存储器部2存储的数据复制到从存储器部3。其次,当在主系统装置56的电源切断之后再接通主系统装置的电源时,主系统装置56向存储器卡55供给电源,同时,向上述控制部51和时钟发生部52分别输出规定的电源接通信号,时钟发生部52在输入了该规定的电源接通信号之后,产生时钟信号并输出给控制部51。
在输入了规定的电源接通信号之后,控制部51按照时钟发生部52来的时钟信号工作,读出从存储器部3存储的数据并写入主存储器部2。将从存储器部3存储的所有数据复制到主存储器部2。进而,控制部51在对主存储器部2的复制结束之后,向时钟发生部52和主系统装置56输出复制结束信号,时钟发生部52接收复制结束信号后,停止时钟信号的产生和输出,主系统装置56接收复制结束信号之后作为通常的存储器卡使用,对主存储器部2进行数据的写入或读出。
表示控制部51的例子的概略框图是在上述图10中将总线控制部41作为总线控制部61、将电源切断信号改为写允许信号/WE,其余与图10相同,故将其省略,下面,参照上述图10说明控制部51的动作例。
图14是表示上述图13所示的存储器卡55从主存储器部2向从存储器部3复制数据时的动作例的流程图。
在图14中,在步骤S71中,控制部51从主系统装置56输入写允许信号/WE,在步骤S72中,总线控制部61对缓冲器42和主存储器I/F部43发出指令,读出已由主系统装置56向主存储器部2写入的最新数据、并写入缓冲器42,进入步骤S73,在步骤S73中,主存储器I/F部43按照总线控制部61来的指令,从主存储器部2读出由总线控制部61指定了的地址的数据,并写入缓冲器42。
接着,在步骤S74中,总线控制部61对缓冲器42和从存储器I/F部44发出指令,读出已写入缓冲器42的数据,并与存储该数据的主存储器部2的地址对应写入从存储器部3。其次,在步骤S75中,从存储器I/F部44读出已写入缓冲器42的数据,并与主存储器部2的地址对应将该读出的数据写入从存储器部3。其次,在步骤S76中,总线控制部61向时钟发生部52输出复制结束信号,本流程宣告结束。
上述图13所示的控制部51在电源接通时的动作例的流程图,除了将主系统装置36作为主系统装置56、将控制部31作为控制部51、将总线控制部41作为总线控制部61之外与上述图12相同,故将其省略了。
这样,本实施形态4的存储器卡,每当从主系统装置56向主存储器部2写入数据时,与主存储器部2的地址对应将写入主存储器部2的数据复制到从存储器部3,由此,可以不需要用于对SRAM的数据进行备份的电池,可以消除数据备份过程中挥发性存储器发生的数据改变,可以防止发生软件错误。此外,因为由存储器卡来进行主存储器部和从存储器部间的数据复制,所以可以防止主系统装置负荷的增加。进而,在主系统装置的电源切断时,不必将主存储器部存储的数据复制到从存储器部,能够缩短切断电源所要的时间。
实施形态5
在上述实施形态3中,在切断主系统装置的电源时,当由存储器卡进行将主存储器部存储的数据复制到从存储器部的动作时,是由主系统装置供给的电源来使存储器卡工作的,但是,也可以使用存储器卡内设置的二次电池所供给的电源来使存储器卡工作,这种方案就是本发明的实施形态5。
图15是表示本发明的实施形态5的一例的存储器卡的概略框图。在图15中,与上述图1相同的部分用同一符号表示,并在此省略其说明,同时只说明与图1的不同点。
图15与图7的不同点在于,在图7的存储器卡35的基础上,还增加了用于在电源切断时向存储器卡内各部分供给电源的二次电池71和电源切换部72,电源切换部72监视主系统装置供给的电源电压,根据该电源电压的值来切换主系统装置供给的电源和二次电池71。进而,控制部和时钟发生部根据从电源切换部72输入的、表示已检测出主系统装置电源切断的切断检测信号和表示已检测出主系统装置电源接通的接通检测信号而工作,所以,将图7的控制部31作为控制部73、将图7的时钟发生部32作为时钟发生部74。此外,与之相伴,将图7的存储器卡35作为存储器卡75、将图7的主系统装置36作为主系统装置76。
在图15中,上述存储器卡75由主存储器部2、从存储器部3、二次电池71、电源切换部72、控制部73和时钟发生部74形成,主存储器部2和从存储器部3分别与控制部73连接,主存储器部2和控制部73分别与主系统装置76连接。此外,时钟发生部74与控制部73连接,电源切换部72分别与主存储器部2、从存储器部3、控制部73和时钟发生部74连接来供给电源。进而,电源切换部72在与主系统装置连接的同时,与接地点之间还连接着二次电池71。
在上述构成中,电源切换部72通过监视主系统装置76供给的电源电压来检测主系统装置76电源的切断和接通。电源切换部72在检测出主系统装置76的电源切断时,以二次电池71作为电源工作,同时,使用二次电池71分别向主存储器部2、从存储器部3、控制部73和时钟发生部74供给电源。与此同时,电源切换部72向控制部73和时钟发生部74供给规定的切断检测信号。
时钟发生部74在输入了上述规定的切断检测信号之后,产生时钟信号并输出给控制部73。控制部73在输入了规定的切断检测信号之后,根据时钟发生部74输入的时钟信号工作,与主存储器部2的地址对应将上述主存储器部2存储的所有数据复制到从存储器部3。
电源切换部72在检测主系统装置76的电源接通时,以主系统装置76的电源工作,同时使用主系统装置的电源分别向主存储器部2、从存储器部3、控制部73和时钟发生部74供给电源,进而,对二次电池71进行充电。与此同时,电源切换部72向控制部73和时钟发生部74供给规定的接通检测信号。
时钟发生部74在输入了上述规定的接通检测信号之后,产生时钟信号并输出给控制部73。控制部73在输入了规定的接通检测信号之后,根据时钟发生部74输入的时钟信号工作,与从存储器部3的地址对应将上述从存储器部3存储的所有数据复制到主存储器部2。进而,当控制部73在向主存储器部2的复制处理结束之后,向时钟发生部74和主系统装置76输出复制结束信号,时钟发生部74在接收该复制结束信号之后,停止时钟信号的产生和输出,主系统装置76在接收复制结束信号之后,作为通常的存储器卡使用,对主存储器部2进行数据的写入或读出。
图16是表示上述图15所示的存储器卡75在电源切断时的动作例的流程图。在图16中,除了控制部、时钟发生部和主系统装置的符号改变了之外,其余均用同一符号来表示进行与上述图8相同处理的流程,故在此省略其说明。
在图16中,在步骤S81中,当主系统装置76的电源切断时,电源切换部72检测出主系统装置76的电源切断,以二次电池71作为电源工作,同时使用二次电池71分别向主存储器部2、从存储器部3、控制部73和时钟发生部74供给电源。
接着,在步骤S82中,电源切换部72向控制部73和时钟发生部74输出规定的切断检测信号,在步骤S83中,控制部73根据时钟发生部74来的时钟信号工作,同时,在输入规定的切断检测信号时,在从主存储器部2读出规定的最初读出数据的初始地址的数据(例如起始地址的数据)之后,进行图8所示的步骤S33和步骤S34的处理。在步骤S34中,若是最终地址(是),则进入步骤S84,在步骤S84中,控制部73向时钟发生部74输出复制结束信号,时钟发生部74停止时钟信号的产生和输出,本流程宣告结束。此外,若在步骤S34中不是最终地址时(否),则在进行步骤S36的处理之后返回步骤S33。
图17是表示上述图15所示的存储器卡75在电源接通时的动作例的流程图。在图17中,除了控制部、时钟发生部和主系统装置的符号改变了之外,其余均用同一符号来表示进行与上述图9相同处理的流程,故在此省略其说明。
在图17中,在步骤S91中,当主系统装置76的电源接通时,电源切换部72检测出主系统装置76的电源接通,以主系统装置76的电源作为电源工作,同时,使用主系统装置76的电源分别向主存储器部2、从存储器部3、控制部73和时钟发生部74供给电源。
接着,在步骤S92中,电源切换部72向控制部73和时钟发生部74输出规定的接通检测信号,在步骤S93中,控制部73根据时钟发生部74来的时钟信号工作,同时,在输入规定的接通检测信号时,在从从存储器部3读出最初读出数据的规定的初始地址的数据(例如起始地址的数据)之后,进行图9所示的步骤S43和步骤S44的处理。
图18是表示控制部71的一例的概略框图。在图18中,与上述图10相同的部分用同一符号表示,在此省略其说明,只说明与图10的不同点。
图18与图10的不同点在于,将图10的控制部31作为控制部73,将图10的总线控制部41作为总线控制部81,代替电源切断信号向总线控制部81输入切断检测信号,代替电源接通信号输入接通检测信号。
在图18中,控制部73由总线控制部81、缓冲器42、主存储器I/F部43和从存储器I/F部44构成。总线控制部81分别与缓冲器42、主存储器I/F部43和从存储器I/F部44连接,缓冲器42分别与主存储器I/F部43和从存储器I/F部44连接。
上述总线控制部81按照电源切换部72来的切断检测信号和接通检测信号对缓冲器42、主存储器I/F部43和从存储器I/F部44进行控制。主存储器I/F部43根据总线控制部81的控制信号读出主存储器部2存储的数据并向缓冲器42写入该读出的数据,或者读出已写入缓冲器42的数据并向主存储器部2写入该读出的数据。从存储器I/F部44根据总线控制部81的控制信号读出从存储器部3存储的数据并向缓冲器42写入该读出的数据,或者读出已写入缓冲器42的数据并向从存储器部3写入该读出的数据。
图19是表示控制部73在电源切断时的动作例的流程图。在图19中,除了控制部、总线控制部和主系统装置的符号改变了之外,其余均用同一符号来表示进行与上述图11相同处理的流程,故在此省略其说明。
在图19中,在步骤S101中,总线控制部81在输入电源切换部72来的规定的切断检测信号之后,进行从步骤S52到步骤S55的处理,在步骤S56中,若是最终地址(是),则进入步骤S102,在步骤S102中,总线控制部81向时钟发生部74输出复制结束信号,本流程宣告结束。此外,若在步骤S56中不是最终地址时(否),则在进行步骤S58的处理之后返回到步骤S53。
图20是表示控制部73在电源接通时的动作例的流程图。在图20中,除了控制部、总线控制部和主系统装置的符号改变了之外,其余均用同一符号来表示进行与上述图12相同处理的流程,故在此省略其说明。
在图20中,在步骤S111中,控制部73在输入电源切换部72来的规定的接通检测信号之后,进行从步骤S62到步骤S65的处理,在步骤S66中,若是最终地址(是),则进入S112,在步骤S112中,总线控制部81向主系统装置76和时钟发生部74输出复制结束信号,本流程宣告结束。此外,若在步骤S66中不是最终地址时(是),则在进行步骤S68的处理之后返回到步骤S63。
这样,在主系统装置的电源切断时,当通过存储器卡进行将主存储器部存储的数据复制到从存储器部时,本实施形态5的存储器卡由设在存储器卡内的二次电池所供给的电源工作。因此,可以消除数据备份过程中挥发性存储器发生的数据改变,可以防止发生软件错误。此外,因为由存储器卡来进行主存储器部和从存储器部间的数据复制,而且由内置的二次电池作为电源来进行该数据复制动作,所以可以防止主系统装置负荷的增加,同时可以缩短主系统装置电源切断所需的时间。
实施形态6
在上述实施形态1至实施形态5中,当将主存储器部存储的数据复制到从存储器部时,仅仅是进行数据复制,但是,也可以在将主存储器部的数据复制到从存储器部时添加纠错码(以下称ECC),在将从存储器部存储的数据复制到主存储器部时使用ECC进行数据的纠错,这种方案就是本发明的实施形态6。在本实施形态6中,以上述实施形态5为例进行说明。
表示本发明的实施形态6的存储器卡的一例的概略框图除了将控制部73作为控制部91、将存储器卡75作为存储器卡95之外与上述图15相同,故将其省略,下面参照图15进行说明。
存储器卡95由主存储器部2、从存储器部3、二次电池71、电源切换部72、控制部73和时钟发生部74构成,主存储器部2和从存储器部3分别与控制部91连接,主存储器部2和控制部91分别与主系统装置76连接。
此外,控制部91与时钟发生部74连接,电源切换部72分别与主存储器部2、从存储器部3、控制部91和时钟发生部74连接并进行电源的供给。进而,电源切换部72与主系统装置76连接,同时与接地点之间连接二次电池。
在上述构成中,电源切换部72在检测出主系统装置的电源切断时,以二次电池71作为电源工作,同时,使用二次电池71分别对主存储器部2、从存储器部3、控制部91和时钟发生部74进行电源的供给。与此同时,电源切换部72向控制部91和时钟发生部74输出规定的切断检测信号。
时钟发生部74在输入上述规定的切断检测信号之后,产生时钟信号并输出给控制部91。控制部91在输入规定的切断检测信号之后,按照从时钟发生部74输入的时钟信号动作,与主存储器部2的地址对应将上述主存储器部2存储的所有数据复制到从存储器部3。
这时,控制部91以字节为单位生成ECC并添加到从主存储器部2读出的数据上,将添加了ECC的数据写入从存储器部3。控制部91在主存储器部2存储的所有数据向从存储器部3复制结束之后,向时钟发生部74输出表示复制已结束的复制结束信号,时钟发生部74在输入该复制结束信号之后,停止产生和输出时钟信号。
此外,电源切换部72在检测出主系统装置76的电源接通时,以主系统装置76的电源作为电源工作,同时,使用主系统装置76的电源分别对主存储器部2、从存储器部3、控制部91和时钟发生部74进行电源的供给,进而对二次电池进行充电。与此同时,电源切换部72向控制部91和时钟发生部74输出规定的接通检测信号。
时钟发生部74在输入上述规定的接通检测信号之后,产生时钟信号并输出给控制部91。控制部91在输入规定的接通检测信号之后,按照从时钟发生部74来的时钟信号动作,读出从存储器部3存储的数据和在该数据上添加的ECC,使用读出的ECC来确认数据有无错误,当数据有错误时进行纠错处理,对该数据进行改正。
控制部91将已象上述那样进行了纠错处理的数据写入主存储器部2,对从主存储器部2复制来的并存储在从存储器部3的所有数据进行纠错处理并复制到主存储器部2。进而,控制部91在向主存储器部2的复制结束之后,向时钟发生部74和主系统装置76分别输出复制结束信号,时钟发生部74接收复制结束信号,停止产生和输出时钟信号,主系统装置76接收复制结束信号,作为通常的存储器卡使用,对主存储器部2进行数据的写入或读出。
这里,就控制部91产生的ECC进行说明。控制部91用公知的方法生成ECC,使用该生成的ECC进行错误位的检测,在此,说明使用汉明码生成以字节为单位的ECC来检测错误位的方法。
例如,对d7~d0的8位的字节数据,用下面的(1)~(4)来表示e3~e0的4位ECC。
e0=d0+d1+d3+d4+d6…………………… (1)
e1=d0+d2+d3+d5+d6…………………… (2)
e2=d1+d2+d3+d7…………………………(3)
e3=d4+d5+d6+d7…………………………(4)
在上式(1)~(4)中,设1+1=0+0=0、1+0=0+1=1,即用异或逻辑和进行计算。
这时,将字节数据d[7:0]的ECC作为e[3:0],对字节数据d[7:0],把含有1位错误的数据作为dx[7:0]、将其ECC作为ex[3:]。把e[3:0]和ex[3:0]进行比较,即算出异或逻辑和,若该算出值用十进制数表示的值是3,则d0的数据出错,若是5,则d1的数据出错,若是6,则d2的数据出错,若是7,则d3的数据出错,若是9,则d4的数据出错,若是10,则d5的数据出错,若是11,则d6的数据出错,若是12,则d7的数据出错。
例如,若d[7:0]=11010101,则给出e[3:0]=1011。例如,当d[7:0]的d3出错时,则dx[7:0]=11011101,其ECC变成ex[3:0]=1100。当将e[3:0]与ex[3:0]进行比较、即算出异或逻辑和时,则变成‘0111’。若用十进制数表示则是7,由上述可知d3是出错位。这样,通过使用采用了汉明码的以字节为单位的ECC,可以对每一字节的数据改正1位的错误。这样,由于对8位的字节数据添加4位的ECC,所以从存储器部3需要有相当主存储器部2存储容量的1.5倍以上的存储容量。
图21是表示存储器卡95在电源切断时的动作例的流程图。在图21中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图16相同处理的流程,在此省略其说明。
图21中,在进行步骤S81到步骤S83的处理之后,控制部91在步骤S121中读出由主存储器部2指定了地址的数据,在步骤S122中,对该读出的数据添加以字节为单位的ECC,在步骤S123中,将添加了ECC的数据与存储该数据的主存储器部2的地址对应写入从存储器部3。此后,进行步骤S34、步骤S36和步骤S84的处理。
图22是表示存储器卡95在电源接通时的动作例的流程图。在图22中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图12相同处理的流程,在此省略其说明。
在图22中,在进行步骤S91到步骤S93的处理之后,控制部91在步骤S131中读出由从存储器部3指定了地址的数据及添加在该数据上的ECC,在步骤S132中,使用ECC对读出的数据进行错误改正处理,在步骤S133中,将进行了错误改正处理的数据写入存储该数据的主存储器部2的原来的地址。此后,进行步骤S44到步骤S46的处理。
图23是表示控制部91的一例的概略框图。在图23中,与上述图18相同的部分用同一符号表示,在此省略其说明,只说明与图10的不同点。
图18与图10的不同点在于,在图18的缓冲器42和从存储器I/F部44之间设有ECC生成部97,并将图18的控制部73作为控制部91。
在图23中,缓冲器42经ECC生成部97与从存储器I/F部44连接。
上述ECC生成部97按规定的方法对已输入缓冲器42的数据生成并添加ECC,然后输出到从存储器I/F部44,对从从存储器I/F部44输入的数据,使用添加在该数据上的ECC进行错误改正处理并输出到缓冲器42。这样,从缓冲器42向从存储器I/F部44输出的数据在通过ECC生成部97时添加了规定的ECC,从存储器I/F部44将该添加了ECC的数据与存储该数据的主存储器部2的地址对应写入从存储器部3。此外,从从存储器部3读出并从从存储器I/F部44输出的数据在通过ECC生成部97时,使用添加的ECC进行错误改正处理,并将进行了该处理的数据写入缓冲器42。
图24是表示上述图23所示的控制部91在电源切断时的动作例的流程图。在图24中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图19相同处理的流程,在此省略其说明。
在图24中,在进行从步骤S101和从步骤S52到步骤S54的处理之后,在步骤S141中,从存储器I/F部44读出已写入缓冲器42的数据,在步骤S142中,ECC生成部97用规定的方法对已输入缓冲器42的数据生成ECC并添加上去,在步骤S143中,从存储器I/F部44与主存储器部2的地址对应,将在ECC生成部97已添加了ECC的数据写入从存储器部3。此后,进行步骤S56、步骤S58和步骤S102的处理。
图25是表示上述图23所示的控制部91在电源接通时的动作例的流程图。在图25中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图20相同处理的流程,在此省略其说明。
在图25中,在进行从步骤S111和步骤S62的处理之后,在步骤S151中,从存储器I/F部44根据总线控制部81的指令从从存储器部3读出由总线控制部81指定了地址的数据,在步骤S152中,ECC生成部97使用添加在该数据上的ECC对从从存储器I/F部44输入的数据进行错误改正处理。然后,在步骤S153中,将已进行错误改正处理的数据写入缓冲器42,进行从步骤S64到步骤S66、步骤S68和步骤S112的处理,在进行步骤S68的处理之后返回步骤S151。
这里,在上述实施形态6的说明中,示出了对以字节为单位的数据添加ECC的例子并进行了说明,但也可以对以块为单位的数据添加ECC。这时,主存储器部2存储的数据向从存储器部3的复制和从存储器部3的数据向主存储器部2的复制分别以块为单位进行。即,在上述图23所示的控制部91的情况下,从主存储器部2读出的以块为单位的数据在写入缓冲器42之后、经ECC生成部97输入到从存储器I/F部44。
ECC生成部97按规定的方法对已输入缓冲器42的以块为单位的数据添加ECC,并输出到从存储器I/F部44。从存储器/F部44将该添加了ECC的以块为单位数据与存储该数据的主存储器部2的地址对应写入从存储器部3。此外,从从存储器部3读出的以块为单位的数据在ECC生成部97使用添加的ECC进行错误改正处理,然后写入缓冲器42,并通过主存储器I/F部43写入主存储器部2。
例如,在使用汉明码生成以块为单位的ECC来检测错误位时,当ECC生成部97对N字节的块单位数据生成错误改正码时,该错误改正码的位长K由下式(5)确定。
2K-1≥N×8+K……………………(5)
上式(5)示出汉明码中1位改正码的情况。
这样,通过对以块为单位的数据添加ECC,可以使从存储器部3的存储容量比对以字节为单位的数据添加ECC时小,可以谋求降低成本。
再有,在上述实施形态6中,虽然以实施形态5为例进行了说明,但是对上述实施形态3和实施形态4也是一样的,故省略其说明。此外,在实施形态1和实施形态2中,当在电源切斯时将主存储器部2存储的数据复制到从存储器部3时,对从主存储器部2读出的数据,其ECC的生成和添加由主系统装置进行,当在电源接通时将从存储器部存储的数据复制到从存储器部时,对从从存储器部读出的数据进行纠错处理也由主系统装置进行。
如上所述,在上述实施形态1到实施形态5的存储器卡中,当将主存储器部存储的数据复制到从存储器部时,本实施形态6的存储器卡对该数据添加ECC并写入从存储器部,当将从存储器部的数据复制到主存储器部时,进行该数据的纠错处理。因此,在上述实施形态1到实施形态5的各个效果的基础上,还可以提高主存储器部存储的数据的可靠性。
实施形态7
在上述实施形态6中,数据的错误改正使用了ECC(例如汉明码),但也可以对从主存储器部2读出的数据根据同一数据的复制和检验和来进行错误的改正处理。这种方案就是本发明的实施形态7。在实施形态7中,以上述实施形态5为例进行说明。
表示本发明的实施形态7的存储器卡的一例的概略框图除了将控制部73作为控制部101、将存储器卡75作为存储器卡105之外与上述图15相同,故将其省略,
图26是表示控制部101的一例的概略框图。在图26中,与上述图23相同的部分用相同的符号表示,在此省略其说明,只说明与图23的不同点。
图26与图23的不同点在于,将图23的ECC生成部97改为数据错误检测部107。
在图26中,缓冲器42经数据错误检测部107与从存储器I/F部44连接。
如图27所示,上述数据错误检测部107对从缓冲器42输入的以字节为单位或以为块单位的数据生成并添加复制数据和检验和,然后输出到从存储器I/F部44。此外,数据错误检测部107对从从存储器I/F部44输入的数据使用添加在该数据上的复制数据和检验和进行错误改正处理并输出给缓冲器42。
这里,就由数据错误检测107进行的错误改正处理方法进行说明。例如,由数据错误检测部107对字节单位的数据‘11101100’添加的复制数据是‘11111100’时,错误数据检测部107为了判断哪一方为正确使用检验和的数据而使用检验和数据。当检验和为‘1’时,判断复制数据错误,当检验和为‘0’时,判断复制数据正确。再有,数据错误检测部107在从存储器部3存储的数据与该数据的复制数据一致时,不用检验和进行检验。
这样,从缓冲器42向从存储器I/F部44输出的数据在通过数据错误检测部107时添加规定的复制数据和检验和,从存储器I/F部44将添加了复制数据和检验和的数据与存储该数据的主存储器部2的地址对应写入从存储器部3。此外,从从存储器部3读出并从从存储器I/F部输出的数据在通过数据错误检测部107时,使用添加的复制数据和检验和进行错误改正处理,将已进行该处理的数据写入缓冲器42。
图28是表示上述图26所示的控制部101在电源切断时的动作例的流程图。在图28中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图24相同处理的流程,在此省略其说明。
在图28中,在进行步骤S101、从步骤S52到步骤S54及步骤S141的处理之后,在步骤S161中,数据错误检测部107对已输入缓冲器42的数据生成复制数据和检验和并添加上去,在步骤S162中,从存储器I/F部44与主存储器部2的地址对应将在数据错误检测部107已添加了复制数据和检验和的数据写入从存储器部3。此后,进行步骤S56、步骤S58和步骤S102的处理。
图29是表示上述图26所示的控制部101在电源接通时的动作例的流程图。在图29中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图25相同处理的流程,在此省略其说明。
在图29中,在进行从步骤S111、步骤S62和步骤S151的处理之后,在步骤S171中,数据错误检测部107将从存储器I/F部44输入的数据与添加在该数据上的复制数据进行比较,判断是否相同,若相同(是),则进入步骤S172中,数据错误检测部107将从存储器I/F部44输入的数据原封不动地输出给缓冲器42,数据被写入缓冲器42。此后,进行从步骤S64到步骤S66、步骤S68和步骤S112的各处理,在进行步骤S68的处理之后返回步骤S151。
此外,当在上述步骤S171中判断为不同时(否),则在步骤S173中,数据错误检测部107使用检验和判断是该数据正确还是添加在该数据上的复制数据正确,在将正确一方的数据输入缓冲器42之后进入步骤S153。
再有,在上述实施形态7中,与实施形态6一样,是以实施形态5为例进行说明的,但对上述实施形态3和和实施形态4也是一样的,故省略其说明。此外,在实施形态1和实施形态2中,当在电源切断时将主存储器部存储的数据复制到从存储器部时,对从主存储器部2读出的数据,由主系统装置进行其复制数据和检验和的生成和添加,当在电源接通时将从存储器部存储的数据复制到从存储器部时,对从从存储器部读出的数据使用复制数据和检验和进行错误改正处理也由主系统装置进行。
如上所述,本实施形态6的存储器卡,在上述实施形态1到实施形态5的存储器卡中,当将主存储器部存储的数据复制到从存储器部时,对该数据添加复制数据和检验和并写入从存储器部,当将从存储器部的数据复制到主存储器部时,使用复制数据和检验和进行该数据的错误改正处理。因此,能够检测只有1位的错误。但是,就半导体的可靠性来说,对于数兆位的数据发生1位的数据错误的可能性极小。因此,在上述实施形态1到实施形态5的各个效果的基础上,还可以提高数据的可靠性,同时,还可以提高进行数据的错误改正的处理速度。
实施形态8
在上述实施形态1至实施形态7中,当将主存储器部存储的数据复制到从存储器部时,是不压缩数据进行复制的,但是,也可以将数据压缩后再复制到从存储器部,这种方案就是本发明的实施形态8。在本实施形态8中,以上述实施形态6为例进行说明。
表示本发明的实施形态8的存储器卡的一例的概略框图除了将控制部73作为控制部111、将存储器卡75作为存储器卡115之外与上述图15相同,故予以省略,下面参照图15进行说明。
存储器卡115由主存储器部2、从存储器部3、二次电池71、电源切换部72、控制部111和时钟发生部74构成,主存储器部2和从存储器部3分别与控制部111连接,主存储器部2和控制部111分别与主系统装置76连接。此外,控制部111与时钟发生部74连接,电源切换部72分别与主存储器部2、从存储器部3、控制部111和时钟发生部74连接并进行电源的供给。进而,电源切换部72与主系统装置76连接,同时与接地点之间连接二次电池71。
在上述构成中,电源切换部72在检测主系统装置76的电源切断时,以二次电池71作为电源工作,同时,使用二次电池71分别对主存储器部2、从存储器部3、控制部111和时钟发生部74进行电源的供给。与此同时,电源切换部72向控制部111和时钟发生部74输出规定的切断检测信号。
时钟发生部74在输入上述规定的切断检测信号之后,产生时钟信号并输出给控制部111。控制部111在输入规定的切断检测信号之后,按照从时钟发生部74输入的时钟信号动作,与主存储器部2的地址对应将上述主存储器部2存储的所有数据复制到从存储器部3。
这时,控制部111生成ECC并添加到从主存储器部2读出的数据上,将添加了ECC的数据进一步压缩后写入从存储器部3。控制部111在主存储器部2存储的所有数据向从存储器部3复制结束之后,向时钟发生部74输出表示复制已结束的复制结束信号,时钟发生部74在输入该复制结束信号之后,停止产生和输出时钟信号。
此外,电源切换部72在检测主系统装置76的电源接通时,以主系统装置76的电源作为电源工作,同时,使用主系统装置76的电源分别对主存储器部2、从存储器部3、控制部91和时钟发生部74进行电源的供给,进而对二次电池71进行充电。与此同时,电源切换部72向控制部111和时钟发生部74输出规定的接通检测信号。
时钟发生部74在输入上述规定的接通检测信号之后,产生时钟信号并输出给控制部111。控制部111在输入规定的接通检测信号之后,按照从时钟发生部74来的时钟信号动作,读出从存储器部3存储的数据和添加在该数据上的ECC并进行解压缩处理,使用读出的ECC来确认数据有无错误,当数据有错误时进行错误改正处理,对该数据进行改正。
控制部111将已象上述那样进行了解压缩和错误改正处理的数据写入主存储器部2,对从主存储器部2复制来的并存储在从存储器部3的所有数据进行解压缩处理后再进行错误改正处理,并复制到主存储器部2。进而,控制部111在向主存储器部2的复制结束之后,向时钟发生部74和主系统装置76分别输出复制结束信号,时钟发生部74接收复制结束信号,停止产生和输出时钟信号,同时,主系统装置76接收复制结束信号,作为通常的存储器卡使用,对主存储器部2进行数据的写入或读出。
图30是表示控制部111的一例的概略框图。在图30中,与上述图23相同的部分用同一符号表示,在此省略其说明,只说明与图23的不同点。
图30与图23的不同点在于,在图23的ECC生成部97和从存储器I/F部44之间设有数据压缩/解压缩部117,将图23的控制部91作为控制部111。
在图30中,ECC生成部97经数据压缩/解压缩部117与从存储器I/F部44连接。
上述数据压缩/解压缩部117按规定的方法对已由ECC生成部97添加了ECC的数据进行数据的压缩,再将压缩了的数据输出到从存储器I/F部44。此外,数据压缩/解压缩部117对从从存储器I/F部44输入的压缩数据使用规定的方法进行解压缩后,再输出到ECC生成部97。此外,数据压缩和解压缩的方法是众所周知的,在此省略其说明。
这样,从缓冲器42向从存储器I/F部44输出的数据在通过ECC生成部97时添加了ECC后,进而在通过数据压缩/解压缩部117时用规定的方法压缩,从存储器/F部44将压缩了的数据与存储该数据的主存储器部2的地址对应写入从存储器部3。此外,从从存储器部3读出并从从存储器I/F部44输出的数据在通过数据压缩/解压缩部117时进行解压缩处理,进行了该处理的数据在通过ECC生成部97时进行错误改正处理后,写入缓冲器42。
图31是表示上述图30所示的控制部111在电源切断时的动作例的流程图。在图31中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图24相同处理的流程,在此省略其说明。
在图31中,在进行步骤S101、从步骤S52到步骤S54、步骤S141和步骤S142的各处理之后,在步骤S181中,数据压缩/解压缩部117对从缓冲器42输入的数据进行压缩,在步骤S182中,从存储器I/F部44与主存储器部2的地址对应将由数据压缩/解压缩部117压缩了的数据写入从存储器部3。此后,进行步骤S56、步骤S58和步骤S102的各处理。
图32是表示上述图30所示的控制部111在电源接通时的动作例的流程图。在图32中,除了控制部的符号改变了之外,其余均用同一符号来表示进行与上述图25相同处理的流程,在此省略其说明。
在图32中,在进行步骤S111、步骤S62及步骤S151的各处理之后,在步骤S191中,数据压缩/解压缩部117用规定的方法对从从存储器I/F部44输入的数据进行解压缩。然后在步骤S192中,ECC生成部97对由数据压缩/解压缩部117解压缩了的数据使用添加在该数据的ECC进行错误改正处理。其后进行步骤S153、从步骤S64到步骤S66、步骤S68和步骤S112的各处理,在进行步骤S68的处理之后返回步骤S151。
在上述实施形态8的说明中,以实施形态6的情况为例进行了说明,但是,在上述实施形态1及实施形态2中,当在电源切断时向从存储器部复制主存储器部存储的数据时,对从主存储器部读出的数据的压缩可以由主系统装置进行,当在电源接通时向主存储器部复制从存储器部存储的数据时,对从从存储器部读出的数据的解压缩处理也可以由主系统装置进行。
另一方面,在从实施形态3到实施形态5的存储器卡中,缓冲器42与从存储器I/F部44经数据压缩/解压缩部117连接,当主存储器部存储的数据向从存储器部复制时,数据压缩/解压缩部117对从缓冲器42输入的数据进行压缩,将该压缩了的数据输出到从存储器I/F部44。此外,当从存储器部存储的数据向主存储器部复制时,数据压缩/解压缩部117对从从存储器I/F部44输入的数据进行解压缩处理,将该解压缩处理了的数据输出到缓冲器42。
此外,在实施形态7的存储器卡中,数据错误检测部107与从存储器I/F部44经数据压缩/解压缩部117连接,当主存储器部存储的数据向从存储器部复制时,数据压缩/解压缩部117对由数据错误检测部107添加了复制数据和检验和的数据进行压缩,将该压缩了的数据输出到从存储器I/F部44。此外,当从存储器部存储的数据向主存储器部复制时,数据压缩/解压缩部117对从从存储器I/F部44输入的数据进行解压缩处理,将该解压缩处理了的数据输出到数据错误检测部107。
如上所述,本实施形态8的存储器卡,在从上述实施形态1到实施形态7的存储器卡中,当将主存储器部存储的数据复制到从存储器部时,对该数据进行压缩并写入从存储器部,当将从存储器部的数据复制到主存储器部时,进行该数据的解压缩处理。因此,在上述实施形态1到实施形态5的各个效果的基础上,还可以使从存储器部的存储容量小于主存储器部的存储容量,从而可以谋求降低成本。
实施形态9
在上述实施形态1至实施形态8中,当将主存储器部存储的数据复制到从存储器部时,是不对数据进行加密而进行复制的,但是,也可以将数据加密后再复制到从存储器部,这种方案就是本发明的实施形态9。在本实施形态9中,以上述实施形态8为例进行说明。
表示本发明的实施形态9的存储器卡的一例的概略框图除了将控制部73作为控制部121、将存储器卡75作为存储器卡125之外与上述图15相同,故予以省略,下面参照图15进行说明。
存储器卡125由主存储器部2、从存储器部3、二次电池71、电源切换部72、控制部121和时钟发生部74构成,主存储器部2和从存储器部3分别与控制部121连接,主存储器部2和控制部121分别与主系统装置76连接。此外,控制部121与时钟发生部74连接,电源切换部72分别与主存储器部2、从存储器部3,控制部121和时钟发生部74连接并进行电源的供给。进而,电源切换部72与主系统装置76连接,同时与接地点之间连接二次电池71。
在上述构成中,电源切换部72在检测出主系统装置76的电源切断时,以二次电池71作为电源工作,同时,使用二次电池71分别对主存储器部2、从存储器部3、控制部121和时钟发生部74进行电源的供给。与此同时,电源切换部72向控制部121和时钟发生部74输出规定的切断检测信号。
在输入上述规定的切断检测信号之后,时钟发生部74产生时钟信号并输出给控制部121。控制部121在输入规定的切断检测信号之后,按照从时钟发生部74输入的时钟信号动作,与主存储器部2的地址对应将上述主存储器部2存储的所有数据复制到从存储器部3。
这时,控制部121对从主存储器部2读出的数据进行加密,对该加密了的数据生成并添加ECC,将添加了ECC的数据进一步压缩后写入从存储器部3。控制部121在主存储器部2存储的所有数据向从存储器部3的复制结束之后,向时钟发生部74输出表示复制已结束的复制结束信号,时钟发生部74在输入该复制结束信号之后,停止产生和输出时钟信号。
此外,电源切换部72在检测主系统装置76的电源接通时,以主系统装置76的电源作为电源工作,同时,使用主系统装置76的电源分别对主存储器部2、从存储器部3、控制部121和时钟发生部74进行电源的供给,进而对二次电池71进行充电。与此同时,电源切换部72向控制部121和时钟发生部74输出规定的接通检测信号。此后,从主系统装置76向主存储器部2的指定地址输入口令。
时钟发生部74在输入上述规定的接通检测信号之后,产生时钟信号并输出给控制部121。控制部121在输入规定的接通检测信号之后,按照从时钟发生部74来的时钟信号动作,检查已输入主存储器部2指定地址的口令是否与预先在控制部121内设定的口令一致,若不一致则不读出从存储器部3存储的数据。
若口令一致时,控制部121读出从存储器部3存储的数据和添加在该数据上的ECC并进行解压缩处理,使用读出的ECC来确认数据有无错误,当数据有错误时进行错误改正处理,对该数据进行改正。控制部121将已象上述那样进行了解压缩和错误改正处理的数据进行解密,将该解密了的数据写入主存储器部2,对从主存储器部2复制来的并存储在从存储器部3的所有数据进行解压缩处理后,进行错误改正处理再进行解密后复制到主存储器部2。再有,这时,由主系统装置76向主存储器部2写入的口令因从存储器部3读出的数据被覆盖而被消除了。
控制部121在向主存储器部2的复制结束之后,向时钟发生部74和主系统装置76分别输出复制结束信号,时钟发生部74接收复制结束信号,停止产生和输出时钟信号,同时,主系统装置76接收复制结束信号,作为通常的存储器卡使用,对主存储器部2进行数据的写入或读出。
图33是表示控制部121的一例的概略框图。在图33中,与上述图30相同的部分用同一符号表示,在此省略其说明,只说明与图30的不同点。
图33与图30的不同点在于,在图30的缓冲器42和ECC生成部97之间设有数据加密/解密部127,将图30的总线控制部81作为总线控制部128,将图30的控制部111作为控制部121。
在图33中,控制部121由缓冲器42、主存储器I/F部43、从存储器I/F部44、ECC生成部97、数据压缩/解压缩部117、数据加密/解密部127和总线控制部128构成。总线控制部128分别与缓冲器42、主存储器I/F部43和从存储器I/F部44连接,缓冲器42经数据加密/解密部127与ECC生成部97连接。
上述总线控制部128在从电源切换部72加上切断检测信号和接通检测信号后,根据电源接通时从主系统装置76向主存储器部2指定的地址输入的口令是否与预先设定的口令一致来对缓冲器42、主存储器I/F部43和从存储器I/F部44进行控制。主存储器I/F部43根据总线控制部128的控制信号读出主存储器部2存储的数据并将该读出的数据写入缓冲器42,或者读出已写入缓冲器42的数据并将该读出的数据写入主存储器部2。
从存储器I/F部44根据总线控制部128的控制信号,读出从存储器部3存储的数据,经数据压缩/解压缩部117、ECC生成部97和数据加密/解密部127将该读出的数据写入缓冲器42,或者,读出已写入缓冲器42的数据,经数据加密/解密部127、ECC生成部97和数据压缩/解压缩部117将该读出的数据写入从存储器部3。
上述数据加密/解密部127按规定的方法对已输入缓冲器42的数据进行数据的加密,再将加密了的数据输出到ECC生成部97。此外,数据加密/解密部127按规定的方法对从ECC生成部97输入的数据进行数据的解密,将已进行解密的数据输出给缓冲器42。此外,数据加密和解密的方法是众所周知的,在此省略其说明。
这样,从缓冲器42向从存储器I/F部44输出的数据在通过数据加密/解密部127时被加密,在通过ECC生成部97时添加了ECC后,进而在通过数据压缩/解压缩部117时用规定的方法压缩,从存储器I/F部44将压缩了的数据与存储该数据的主存储器部2的地址对应写入从存储器部3。此外,在口令一致时从从存储器部3读出并从从存储器I/F部44输出的数据在通过数据压缩/解压缩部117时进行解压缩处理,进行了该处理的数据在通过ECC生成部97时进行错误改正处理,然后,在通过数据加密/解密部127时进行数据的解密,再写入缓冲器42。
图34是表示上述图33所示的控制部121在电源切断时的动作例的流程图。在图34中,除了控制部和总线控制部的符号改变了之外,其余均用同一符号来表示进行与上述图31相同处理的流程,在此省略其说明。
在图34中,在进行步骤S101、从步骤S52到步骤S54、和步骤S141的各处理之后,在步骤S201中,数据加密/解密部127对从缓冲器42输入的数据进行加密,在步骤S202中,ECC生成部97按规定的方法对从数据加密/解密部127输入的数据生成ECC并添加上去。此后,进行步骤S181、步骤S182、步骤S56、步骤S58和步骤S102的各处理。
图35是表示上述图33所示的控制部121在电源接通时的动作例的流程图。在图35中,除了控制部和总线控制部的符号改变了之外,其余均用同一符号来表示进行与上述图32相同处理的流程,在此省略其说明。
在图35中,在进行步骤S111的处理之后,在步骤S211中,主系统装置76将口令写入主存储器部2的指定地址,在步骤S212中,总线控制部128检查已写入主存储器部2的口令是否与预先设定在总线控制部128之内的口令一致,若不一致(否)则本流程宣告结束。
在步骤S212中,若一致(是)时,则顺次进行步骤S62、步骤S151、步骤S191和步骤S192的各处理,在步骤S213中,数据加密/解密部127对在ECC生成部97中已进行错误改正处理的数据进行解密,在步骤S214中,将已解密的数据写入缓冲器42中。此后进行从步骤S64到步骤S66、步骤S68和步骤S112的各处理,在进行步骤S68的处理之后返回步骤S151。
在上述实施形态9的说明中,以实施形态8的情况为例进行了说明,但是,在上述实施形态1及实施形态2中,当在电源切断时向从存储器部复制主存储器部存储的数据时,对从主存储器部读出的数据的加密可以由主系统装置进行,在电源接通时,口令的对照工作以及当从存储器部存储的数据向主存储器部复制时对从从存储器部读出的数据的解密处理也可以由主系统装置进行。
另一方面,在从实施形态3到实施形态5的存储器卡中,缓冲器42与从存储器I/F部44经数据加密/解密部127连接,当主存储器部存储的数据向从存储器部复制时,数据加密/解密部127对从缓冲器42输入的数据进行加密,将该加密了的数据输出到从存储器I/F部44。此外,电源接通时的口令的对照工作同样来进行,当口令一致且从存储器部存储的数据向主存储器部复制时,数据加密/解密部127对从从存储器I/F部44输入的数据进行解密,将该解密了的数据输出到缓冲器42。
此外,在实施形态6的存储器卡中,缓冲器42与从存储器I/F部44经数据加密/解密部127连接,当主存储器部存储的数据向从存储器部复制时,数据加密/解密部127对从缓冲器42输入的数据进行加密,该加密了的数据在ECC生成部97中添加上ECC,经从存储器I/F部44将添加了ECC的数据写入从存储器部。此外,当从主系统装置输入的口令一致且从存储器部存储的数据向主存储器部复制时,数据加密/解密部127对经ECC生成部97进行了错误改正处理的数据进行解密,将该解密了的数据输出到缓冲器42。还有,在实施形态7中,除了将ECC生成部97替换成数据错误检测部107之外,其余与上述实施形态6相同。
如上所述,在从上述实施形态1到实施形态8的存储器卡中,当将主存储器部存储的数据复制到从存储器部时,本实施形态8的存储器卡对该数据进行加密并写入从存储器部,当将从存储器部的数据复制到主存储器部时,进行口令的对照,若口令一致时,从从存储器部读出数据,进行该数据的解密。因此,在上述实施形态1到实施形态8的各个效果的基础上,还可以对写入存储器卡的数据进行加密。
实施形态10
把从接通电源到切断电源之间写入主存储器部的数据的地址存储起来,当电源切断时,只把该存储了地址的数据与存储该数据的主存储器部的地址对应写入从存储器部。这种方案就是本发明的实施形态10。在本实施形态10中,以上述实施形态5为例进行说明。
图36是表示本发明的实施形态10的存储器卡的一例的概略框图。在图36中,与上述图5相同的部分用同一符号表示,并在此省略其说明,同时只说明与图15不同的点。
图36与图15不同的点在于,因为在图15的控制部73内备有挥发性存储器(以下称RAM)132,所以,将图15的控制部73作为控制部131,主系统装置76将向主存储器部2写入数据时输出到主存储器部2的写允许信号/WE输入到控制部131,与之相伴,将图15的存储器卡75作为存储器卡135。
图37是表示上述图36所示的控制部131的一例的概略框图。在图37中,与上述图18相同的部分用同一符号表示,在此省略其说明,只说明与图18的不同点。
图37与图18的不同点在于,将图18的控制部73作为控制部131,将图18的总线控制部81作为总线控制部137,总线控制部137内部装有上述RAM132,从主系统装置76向其输入写允许信号/WE。
在图37中,控制部131由总线控制部137、缓冲器42、主存储器I/F部43和从存储器I/F部44构成。总线控制部137分别与缓冲器42、主存储器I/F部43和从存储器I/F部44连接,缓冲器42分别与主存储器I/F部43和从存储器I/F部44连接。
上述总线控制部137按照电源切换部72来的切断检测信号或接通检测信号对缓冲器42、主存储器I/F部43和从存储器I/F部44进行控制。主存储器I/F部43根据总线控制部137的控制信号读出主存储器部2存储的数据并向缓冲器42写入该读出的数据,或者读出已写入缓冲器42的数据并向主存储器2写入该读出的数据。从存储器I/F部44根据总线控制部137的控制信号读出从存储器部3存储的数据并向缓冲器42写入该读出的数据,或者读出已写入缓冲器42的数据并向从存储器部3写入该读出的数据。
上述总线控制部137在主系统装置76向主存储器部2写入数据时将向主存储器部2输出的写允许信号/WE输入进去,当从主系统装置76输入写允许信号时,主系统装置76检测向主存储器部2写入数据的地址并写入内部的RAM132。接着,当从电源切换部72输入切断检测信号时,总线控制部137从RAM132读出地址数据,只将存储在该地址中的主存储器部2的数据与主存储器部2的地址对应写入从存储器部3。再有,总线控制部137在从电源切换部72输入接通检测信号时,进行与上述图18所示的总线控制部81一样的动作。
图38是表示控制部131在电源切断时的动作例的流程图。在图38中,除了控制部、总线控制部的符号改变了之外,其余均用同一符号来表示进行与上述图19相同处理的流程,在此省略其说明。
在图38中,在进行步骤S101的处理之后,总线控制部137在步骤S221中检查从RAM132读出的地址数据是不是向RAM132写入的地址数据中的最后的地址数据,若是最后的地址数据(是),则进行步骤S102的处理并结束本流程。此外,若在步骤S232中不是最后的地址时、即还存在没有从RAM132读出的地址数据时(否),则进入步骤S224。
在步骤S242中,总线控制部137对缓冲器42和主存储器I/F部43发出指令,从RAM132读出存储在下一个读出的地址数据中的主存储器部2的数据并写入缓冲器42,返回步骤S53。再有,控制部131在电源接通时的动作例的流程图除了控制部和总线控制部的符号改变了之外,其余均与上述图20相同,故省略其说明。
此外,在本实施形态10中,以实施形态5为例进行了说明,但对上述实施形态3和从实施形态6到实施形态9也是一样的,故省略其说明。对于实施形态1和实施形态2,将上述RAM132设在主系统装置内,由主系统装置来进行使用了上述RAM132的控制部131的动作。
这样,本实施形态10的存储器卡,在从上述实施形态1到实施形态3和从实施形态5到实施形态9的存储器卡中,主系统装置把从接通电源到切断电源之间写入主存储器部的数据的地址存储起来,当电源切断时,只把存储在存储了地址的主存储器部的数据与主存储器部的地址对应写入从存储器部。因此,在从上述实施形态1到实施形态3和从实施形态5到实施形态9的各效果的基础上,当在电源切断时将主存储器部内的数据复制到从存储器部、进行数据备份时,还可以缩短数据备份的时间,可以减少由快速存储器形成的从存储器部的改写次数。
实施形态11
每当主系统装置向主存储器部写入数据时,将该写入的数据复制到从存储器部,主系统装置从从存储器部读出数据,这种方案就是本发明的实施形态11。
图39是表示本发明实施形态11的存储器卡的一例的概略框图。
在图39中,存储器卡41由用SRAM组成的主存储器部142、用快速存储器组成的从存储器部143、将写入主存储器部142的数据写入从存储器部143的控制部144和产生时钟信号并向控制部144输出的时钟发生部145形成,主存储器部142和从存储器部143分别与控制部144连接。主存储器部142、从存储器部143、控制部144和时钟发生部145分别与主系统装置146连接。进而,时钟发生部145连接在控制部144上。
在上述构成中,主系统装置146向存储器卡141供给电源,时钟发生部145产生时钟信号并输出给控制部144,控制部144按照时钟发生部145来的时钟信号动作。当主系统装置146使存储器卡141存储数据时,向主存储器部142、控制部144和时钟发生部145输出写允许信号/WE,同时,将要存储的数据和地址数据存储到主存储器部142。
上述时钟发生部145在输入写允许信号/WE时,产生时钟信号并输出给控制部144。控制部144在输入写允许信号/WE时,按照时钟发生部145来的时钟信号动作。读出已写入主存储器部142的数据和地址数据,写入从存储器部143中由主系统装置146指定的地址中。
当已写入主存储器部142的所有数据写入从存储器部143时,向时钟发生部145输出复制结束信号。时钟发生部145在从控制部144输入复制结束信号时,停止产生和输出时钟信号。此外,主系统装置146在从存储器卡141读出数据时,从从存储器部143读出数据。
图40是表示从主系统装置146写入数据时存储器卡145的动作例的流程图。
在图40中,主系统装置146在步骤S231中向主存储器部142、控制部144和时钟发生部145分别输出写允许信号/WE,在步骤S232中,将存储器卡145要存储的数据和地址数据写入主存储器部142。在步骤S233中,当在按照时钟发生部145来的时钟信号动作的同时输入写允许信号/WE时,控制部144读出已写入主存储器部142的数据和地址数据。
其次,在步骤S234中,控制部144根据从主存储器部142读出的地址数据、把已写入主存储器部142的数据写入从存储器部143的由地址数据指定的地址中,在步骤S235中,当向从存储器部143的数据写入结束之后,向时钟发生部145输出复制结束信号,本流程宣告结束。
这样,本实施形态11的存储器卡在由主系统装置146写入数据时,由主系统装置146向主存储器部142写入数据,控制部144将已写入主存储器部142的数据复制到从存储器部143。此外,由主系统装置146读出数据时,由主系统装置146从从存储器部143读出数据。
由此,不需要用于SRAM的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止软件错误。此外,由于主存储器部及从存储器部之间的数据复制是由存储器卡进行的,故可以防止主系统装置负荷的增加。进而,可以使主存储器部的存储容量减小,在能够谋求降低成本的同时,还可以得到一种既具有使用了SRAM的存储器卡的性能、又不需要数据备份用的电池的存储器卡。
与本发明第1方面有关的存储器卡,当主系统装置的电源切断时,将由挥发性存储器形成的主存储器部存储的所有数据复制到由快速存储器形成的从存储器部并进行数据备份,所以,不需要用于挥发性存储器的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。
与本发明第2方面有关的存储器卡,在本发明的第1方面中,上述主系统装置在从电源接通到电源断开的期间内存储主存储器部的已写入数据的地址,在电源切断时,只将主存储器部的已存入存储的地址中的数据写入从存储器部,使其地址与主存储器部的地址对应,所以,不需要用于挥发性存储器的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。进而,能够缩短电源切断时把主存储器部内的数据复制到从存储器部的数据备份时间,同时能够减少由快速存储器形成的从存储器部的改写次数。
与本发明第3方面有关的存储器卡,在本发明的第1或第2方面中,设在主存储器部内的读出专用的数据存储区是设在上述从存储器部内的数据存储区。在上述本发明的第1或第2方面的效果的基础上,当在主存储器部内设置读出专用的数据存储区时,还可以减小主存储器部的存储容量,可以谋求降低成本。
与本发明第4方面有关的存储器卡,在主系统装置的电源切断时,由设在存储器卡内的控制部将主存储器部存储的所有数据复制到从存储器部,从而可以进行数据的备份。所以,不需要用于挥发性存储器的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。进而,因为由存储器卡来进行主存储器部和从存储器部之间的数据复制,故可以防止主系统装置负荷的增加。
与本发明第5方面有关的存储器卡,在本发明的第4方面中,当在主系统装置的电源切断时,设在存储器卡内的控制部将主存储器部的存储的所有数据复制到从存储器部,从而进行数据的备份。所以,不需要用于挥发性存储器的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。进而,因为由存储器卡来进行主存储器部和从存储器部之间的数据复制,故可以防止主系统装置负荷的增加。
与本发明第6方面有关的存储器卡,在本发明的第4方面中,每当由主系统装置向主存储器部进行数据写入时,将已写入主存储器部的数据复制到从存储器部,使其地址与主存储器部的地址对应。所以,不需要用于挥发性存储器的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。此外,因为由存储器卡来进行主存储器部和从存储器部之间的数据复制,故可以防止主系统装置负荷的增加。进而,在主系统装置的电源切断时,不必将主存储器部存储的数据复制到从存储器部,故可以缩短电源切断所要的时间。
与本发明第7方面有关的存储器卡,在本发明的第4方面中,主系统装置在从电源接通到电源切断之间将主存储器部的已写入数据的地址存储起来,当在电源切断时,只将主存储器部的已存入上述存储的地址中的数据写入从存储器部,使其地址与主存储器部的地址对应。所以,在上述本发明的第4方面的效果的基础上,还能够缩短电源切断时把主存储器部内的数据复制到从存储器部的数据备份时间,同时能够减少由快速存储器形成的从存储器部的改写次数。
与本发明第8方面有关的存储器卡,在本发明的第5至第7方面中,具体地说,当输入电源接通时从主系统装置输出的规定的电源接通信号时,将从存储器部存储的所有数据分别写入主存储器部的原来的地址中。所以,可以得到上述本发明的从第5到第7方面的各个效果。
与本发明第9方面有关的存储器卡,在本发明的第4方面中,在主系统装置的电源切断时,当由存储器卡进行把主存储器部存储的数据复制到从存储器部的动作时,可以由设在存储器卡内的电池所供给的电源来工作。所以,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。此外,因为由存储器卡来进行主存储器部和从存储器部之间的数据复制,进而以内部的电池作为电源来进行该数据复制的动作,故可以防止主系统装置负荷的增加,同时,可以缩短主系统装置的电源切断所要的时间。
与本发明第10方面有关的存储器卡,在本发明的第9方面中,在主系统装置的电源切断时,当由存储器卡进行把主存储器部存储的数据复制到从存储器部的动作时,可以由设在存储器卡内的电池所供给的电源来工作。所以,能够消除备份过程中挥发性存储器发生的数据改变,能够防止发生软件错误。此外,因为由存储器卡来进行主存储器部和从存储器部之间的数据复制,进而以内部的电池作为电源来进行该数据复制的动作,故可以防止主系统装置负荷的增加,同时,可以缩短主系统装置的电源切断所要的时间。
与本发明第11方面有关的存储器卡,在第9方面的发明中,主系统装置把从接通电源到切断电源之间写入主存储器部的数据的地址存储起来,当电源切断时,只把存储在存储了地址的主存储器部数据与主存储器部的地址对应写入从存储器部。因此,在第9方面发明效果的基础上,当在电源切断时将主存储器部内的数据复制到从存储器部、进行数据备份时,还可以缩短数据备份的时间,可以减少由快速存储器形成的从存储器部的改写的次数。
与本发明第12方面有关的存储器卡,在第4方面的发明中,在由主系统装置写入数据时,由主系统装置向主存储器部写入数据,控制部将已写入主存储器部的数据复制到从存储器部。此外,由主系统装置读出数据时,由主系统装置从从存储器部读出数据。由此,不需要用于挥发性存储器的数据备份的电池,能够消除备份过程中挥发性存储器发生的数据改变,能够防止软件错误。此外,由于主存储器部和从存储器部之间的数据复制是由存储器卡进行的,故可以防止主系统装置负荷的增加。进而,可以使主存储器部的存储容量减小,在能够谋求降低成本的同时,还可以得到一种既具有使用了挥发性存储器的存储器卡的性能又不需要数据备份用的电池的存储器卡。
Claims (12)
1、一种存储器卡,与由信息处理机形成的主系统装置连接起来使用,利用主系统装置供给的电源工作并使用了挥发性存储器,其特征在于,具有由挥发性存储器形成的主存储器部和由快速存储器形成的从存储器部,在电源切断时,上述主系统装置将主存储器部存储的数据复制到从存储器部,使其地址与主存储器部的地址对应,在电源接通时,将从存储器部存储的数据分别写入主存储器部的原来的地址中。
2、权利要求1记载的存储器卡,其特征在于,上述主系统装置在从电源接通到电源断开的期间内存储主存储器部的已写入数据的地址,在电源切断时,将已存入存储的地址中的主存储器部的数据复制到从存储器部,使其地址与主存储器部的地址对应,在电源接通时,将从存储器部存储的所有数据分别写入主存储器部的原来的地址中。
3、权利要求1或权利要求2记载的存储器卡,其特征在于,设在主存储器内的读出专用的数据存储区设在上述从存储器内。
4、一种存储器卡,与由信息处理机形成的主系统装置连接起来使用,利用主系统装置供给的电源工作并使用了挥发性存储器,其特征在于,包括:由挥发性存储器形成的主存储器部;由快速存储器形成的从存储器部;生成时钟信号并输出的时钟信号发生部;按照时钟信号发生部输出的时钟信号动作、在主存储器部和从存储器部之间进行数据复制的控制部。
5、权利要求4记载的存储器卡,其特征在于,当输入在电源切断时从主系统装置输出的规定的电源切断信号时,上述控制部将主存储器部的存储的所有数据写入从存储器部,使其地址与主存储器部的地址对应。
6、权利要求4记载的存储器卡,其特征在于,当输入从主系统装置向主存储器部进行数据写入时所输出的写允许信号时,上述控制部将已写入主存储器部的数据写入从存储器部,使其地址与主存储器部的地址对应。
7、权利要求4记载的存储器卡,其特征在于,当输入从主系统装置向主存储器部进行数据写入时所输出的写允许信号时,上述控制部将主存储器部的已写入数据的地址存储起来,当输入在电源切断时从主系统装置输出的规定的电源切断信号时,将已存入上述存储的地址中的主存储器部的数据写入从存储器部,使其地址与主存储器部的地址对应。
8、权利要求5至权利要求7中的任一项记载的存储器卡,其特征在于,当输入在电源接通时从主系统装置输出的规定的电源接通信号时,上述控制部将从存储器部存储的所有数据分别写入主存储器部的原来的地址中。
9、权利要求4记载的存储器卡,其特征在于,进而包括:按照上述时钟发生部输出的时钟信号动作并在主存储器部和从存储器部之间进行数据复制的控制部,用于向存储器卡的各部分供给电源的电池,检测是否从主系统装置供给电源并对从主系统装置供给的电源和上述电池进行切换后向存储器卡各部分供给电源的电源切换部;当主系统装置没有电源供给时,上述电源切换部使用电池向存储器卡的各部分供给电源。
10、权利要求9记载的存储器卡,其特征在于,当主系统装置没有电源供给时,上述电源切换部向上述控制部输出规定的切断检测信号,当从电源切换部输入切断检测信号时,上述控制部将主存储器部存储的所有数据写入从存储器部,使其地址与主存储器部的地址对应。
11、权利要求9记载的存储器卡,其特征在于,当主系统装置没有电源供给时,上述电源切换部向上述控制部输出规定的切断检测信号,当输入在从主系统装置向主存储器部写入数据时输出的写允许信号时,上述控制部将已向主存储器部写入了数据的地址存储起来,当从电源切换部输入切断检测信号时,将存储在上述存储地址中的主存储器部的数据写入从存储器部,使其地址与主存储器部的地址对应。
12、权利要求4记载的存储器卡,其特征在于,上述主系统装置向主存储器部和从存储器部输出写允许信号,同时,将存储器卡存储的数据和存储该数据的地址数据写入主存储器部,当输入写入允许信号时,上述控制部将已写入主存储器部的数据写入用已写入主存储器部的地址数据来表示的从存储器部的地址中。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9063012A JPH10260912A (ja) | 1997-03-17 | 1997-03-17 | メモリカード |
JP63012/97 | 1997-03-17 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1193783A true CN1193783A (zh) | 1998-09-23 |
Family
ID=13216992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN97120081A Pending CN1193783A (zh) | 1997-03-17 | 1997-10-06 | 存储器卡 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5950013A (zh) |
JP (1) | JPH10260912A (zh) |
CN (1) | CN1193783A (zh) |
TW (1) | TW329495B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100401261C (zh) * | 2005-05-24 | 2008-07-09 | 乐金电子(昆山)电脑有限公司 | 个人信息终端机数据保存方法 |
CN102436427A (zh) * | 2011-11-07 | 2012-05-02 | 华为技术有限公司 | 一种数据读写方法和存储设备 |
CN108732961A (zh) * | 2017-04-21 | 2018-11-02 | 三菱电机株式会社 | 电子控制装置 |
Families Citing this family (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3667920B2 (ja) * | 1997-02-21 | 2005-07-06 | ローム株式会社 | Icカード |
JPH11232040A (ja) * | 1998-02-17 | 1999-08-27 | Sony Corp | データ出力装置及び方法 |
JP2000003424A (ja) * | 1998-04-17 | 2000-01-07 | Hitachi Ltd | メモリ内容移行制御部を備えたicカ―ド及びicカ―ドのデ―タ記憶方法 |
JP4394183B2 (ja) * | 1998-09-14 | 2010-01-06 | 富士フイルム株式会社 | ディジタル電子スチル・カメラおよびディジタル電子スチル・カメラに着脱自在なメモリ・カード |
JP3579291B2 (ja) * | 1999-03-31 | 2004-10-20 | 三洋電機株式会社 | 映像記録装置における停電時バックアップ装置 |
JP3588016B2 (ja) * | 1999-10-04 | 2004-11-10 | 株式会社三共 | 遊技機 |
JP3588022B2 (ja) * | 1999-11-25 | 2004-11-10 | 株式会社三共 | 遊技機 |
JP3588026B2 (ja) * | 2000-02-18 | 2004-11-10 | 株式会社三共 | 遊技機 |
KR100356897B1 (ko) * | 2000-03-30 | 2002-10-19 | 주식회사 텔레게이트 | 휴대용 데이터 저장 장치 |
JP3588035B2 (ja) * | 2000-04-28 | 2004-11-10 | 株式会社三共 | 遊技機 |
US7406604B2 (en) * | 2000-05-08 | 2008-07-29 | Spyder Navigations, L.L.C. | Method for protecting a memory card, and a memory card |
JP2002111845A (ja) * | 2000-09-27 | 2002-04-12 | Nec Corp | 共用携帯電話機、及び、携帯電話機の共用方法 |
DE10127466C1 (de) * | 2001-06-07 | 2002-11-28 | Ahrens & Birner Company Gmbh | Verfahren und Anordnung mit D-RAM und S-RAM zur Sicherstellung der Datenremanenz |
JP3900467B2 (ja) * | 2001-11-05 | 2007-04-04 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 外部記憶装置、外部記憶装置制御方法、プログラム、及び記録媒体 |
US7059533B2 (en) * | 2002-05-08 | 2006-06-13 | Koninklijke Philips Electronics N.V. | Authentication using a read-once memory |
KR100448905B1 (ko) * | 2002-07-29 | 2004-09-16 | 삼성전자주식회사 | 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치 |
US7228469B2 (en) * | 2003-01-02 | 2007-06-05 | Fujitsu Limited | Portable information device, method for recovering data in portable information device, and computer product |
JP3782416B2 (ja) * | 2003-09-25 | 2006-06-07 | 株式会社三共 | 遊技機 |
US20050177754A1 (en) * | 2004-02-09 | 2005-08-11 | Board Of Control Of Michigan Technological University | Password management peripheral system and method |
US7114658B2 (en) * | 2004-10-08 | 2006-10-03 | Lsi Logic Corporation | Intelligent transportable memory apparatus and method for charging a battery for a memory in an intelligent transportable memory apparatus |
JP2008541283A (ja) * | 2005-05-18 | 2008-11-20 | 程滋頤 | メモリーの使用寿命を向上できる回路と方法 |
US7289348B2 (en) * | 2005-11-10 | 2007-10-30 | Sandisk Corporation | Reverse coupling effect with timing information |
WO2008013229A1 (fr) * | 2006-07-26 | 2008-01-31 | Panasonic Corporation | dispositif de stockage non volatil, système de stockage non volatil et unité d'hôte |
KR100818802B1 (ko) | 2007-01-03 | 2008-04-02 | 삼성전자주식회사 | 파워다운 응답신호를 발생하는 반도체 메모리 장치 및 상기반도체 장치의 파워다운 방법 |
US8608081B2 (en) * | 2007-11-12 | 2013-12-17 | Nxp B.V. | Chip card comprising a display |
US8646696B2 (en) * | 2007-11-12 | 2014-02-11 | Npx B.V. | Chip card comprising a display |
JP4625068B2 (ja) * | 2007-12-27 | 2011-02-02 | 株式会社三共 | 遊技機 |
US8892831B2 (en) * | 2008-01-16 | 2014-11-18 | Apple Inc. | Memory subsystem hibernation |
US20090198952A1 (en) * | 2008-02-04 | 2009-08-06 | Apple Inc | Memory Mapping Architecture |
US20090307409A1 (en) * | 2008-06-06 | 2009-12-10 | Apple Inc. | Device memory management |
US8468293B2 (en) * | 2009-07-24 | 2013-06-18 | Apple Inc. | Restore index page |
US8516219B2 (en) * | 2009-07-24 | 2013-08-20 | Apple Inc. | Index cache tree |
JP4828650B2 (ja) * | 2010-07-30 | 2011-11-30 | 株式会社三共 | 遊技機 |
JP4828648B2 (ja) * | 2010-07-30 | 2011-11-30 | 株式会社三共 | 遊技機 |
JP4828647B2 (ja) * | 2010-07-30 | 2011-11-30 | 株式会社三共 | 遊技機 |
JP4828649B2 (ja) * | 2010-07-30 | 2011-11-30 | 株式会社三共 | 遊技機 |
JP4870222B2 (ja) * | 2010-07-30 | 2012-02-08 | 株式会社三共 | 遊技機 |
US9058867B2 (en) * | 2012-06-01 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP6095289B2 (ja) * | 2012-07-25 | 2017-03-15 | キヤノン株式会社 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
US20150230080A1 (en) * | 2014-02-11 | 2015-08-13 | Pantech Co., Ltd. | Media scanning method and media scanning terminal |
US10101939B2 (en) * | 2016-03-09 | 2018-10-16 | Toshiba Memory Corporation | Storage system having a host that manages physical data locations of a storage device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0415847A (ja) * | 1990-05-09 | 1992-01-21 | Mitsubishi Electric Corp | メモリカード |
JPH05135566A (ja) * | 1991-11-12 | 1993-06-01 | Seiko Epson Corp | メモリカード |
JP2744738B2 (ja) * | 1992-09-07 | 1998-04-28 | 三菱電機株式会社 | 半導体記憶装置 |
US5875349A (en) * | 1996-12-04 | 1999-02-23 | Intersect Technologies, Inc. | Method and arrangement for allowing a computer to communicate with a data storage device |
-
1997
- 1997-03-17 JP JP9063012A patent/JPH10260912A/ja active Pending
- 1997-06-12 TW TW086108148A patent/TW329495B/zh active
- 1997-08-08 US US08/908,596 patent/US5950013A/en not_active Expired - Fee Related
- 1997-10-06 CN CN97120081A patent/CN1193783A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100401261C (zh) * | 2005-05-24 | 2008-07-09 | 乐金电子(昆山)电脑有限公司 | 个人信息终端机数据保存方法 |
CN102436427A (zh) * | 2011-11-07 | 2012-05-02 | 华为技术有限公司 | 一种数据读写方法和存储设备 |
CN102436427B (zh) * | 2011-11-07 | 2014-10-08 | 华为技术有限公司 | 一种数据读写方法和存储设备 |
CN108732961A (zh) * | 2017-04-21 | 2018-11-02 | 三菱电机株式会社 | 电子控制装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH10260912A (ja) | 1998-09-29 |
US5950013A (en) | 1999-09-07 |
TW329495B (en) | 1998-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1193783A (zh) | 存储器卡 | |
CN1498367A (zh) | 信息处理装置、存储器管理装置、存储器管理方法及信息处理方法 | |
CN1304964C (zh) | 信息存储器件、存储器访问控制方法 | |
CN1206657C (zh) | 快闪存储器 | |
CN1270270C (zh) | 接近通信系统、接近通信方法、数据管理装置、数据管理方法、记录介质和计算机程序 | |
CN1866399A (zh) | 存储器控制器、非易失性存储器、非易失性存储系统和数据写入方法 | |
CN1342314A (zh) | 信息记录介质,信息记录方法及信息记录/再现系统 | |
CN1253790C (zh) | 指令调度方法和指令调度设备 | |
CN1278245C (zh) | 信息存储器件、存储器存取控制系统及方法 | |
CN1271630C (zh) | 制造信息记录介质的方法、信息记录方法和信息记录设备 | |
CN1097795C (zh) | 结构式文件处理方法和装置 | |
CN1273979C (zh) | 信息处理系统和信息处理装置 | |
CN1278647A (zh) | 具有可抑制电路规模增大的测试电路的半导体装置和半导体装置的试验装置 | |
CN1643600A (zh) | 允许更新缺陷列表的信息记录介质、记录装置、再现装置、记录方法和再现方法 | |
CN1292357C (zh) | 信息存储设备、存储器存取控制方法 | |
CN101042682A (zh) | 访问控制装置、系统和方法,处理器 | |
CN1677570A (zh) | 写入多值数据的非易失性半导体存储装置 | |
CN100347561C (zh) | 监视信号输出电路、电池组、电池电压监视电路及方法 | |
CN101048765A (zh) | 机密信息处理设备 | |
CN1991798A (zh) | 半导体存储装置 | |
CN1822164A (zh) | 信息处理装置、程序加载和更新方法及电路设备 | |
CN1681287A (zh) | 数字照相机、像簿管理方法、像簿管理程序产品、以及像簿管理程序传送介质 | |
CN1098501C (zh) | 用于sql关系数据库的仿真器及方法 | |
CN1102260C (zh) | 求乘数和被乘数之积的方法、系统、装置和乘法器 | |
CN1624611A (zh) | 可编程控制器、通信单元、变量解决方法和数据交接方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |