CN108732961A - 电子控制装置 - Google Patents

电子控制装置 Download PDF

Info

Publication number
CN108732961A
CN108732961A CN201711402333.7A CN201711402333A CN108732961A CN 108732961 A CN108732961 A CN 108732961A CN 201711402333 A CN201711402333 A CN 201711402333A CN 108732961 A CN108732961 A CN 108732961A
Authority
CN
China
Prior art keywords
information
data
main
memory bank
storage volume
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711402333.7A
Other languages
English (en)
Other versions
CN108732961B (zh
Inventor
里见诚
里见诚一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN108732961A publication Critical patent/CN108732961A/zh
Application granted granted Critical
Publication of CN108732961B publication Critical patent/CN108732961B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Information Transfer Systems (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Multi Processors (AREA)
  • Microcomputers (AREA)

Abstract

本发明获得一种电子控制装置,即使在从装置从主装置接收到收发请求的情况下,从装置也能使用新数据,而不使新旧数据混合。电子控制装置构成为包括主微机与从微机,所述主微机具有包含主对象数据区域(A7)、多个发送主存储体(A2、A3)、发送主信息区域(A1)、接收从信息区域(A4)及多个接收从存储体(A5、A6)的主存储器(23),所述从微机具有包含从对象数据区域(B7)、多个发送从存储体(B5、B6)、发送从信息区域(B4)、接收主信息区域(B1)及多个接收主存储体(B2、B3)的从存储器(33)。

Description

电子控制装置
技术领域
本发明涉及具备以可相互通信的方式相连接的多个数据收发装置的电子控制装置。
背景技术
以往,提出有如下电子控制装置(也称为ECU),该电子控制装置用于实现处理负担的分散,并用于与可使用的功能的限制进行对应。这样的电子控制装置包括主数据收发装置(以下,称为主装置)与从数据收发装置(以下,称为从装置),并构成为在主装置与从装置之间进行数据通信(例如,参照专利文献1、2)。
现有技术文献
专利文献
专利文献1:日本专利第2993270号公报
专利文献2:日本专利特开平8-44644号公报
发明内容
发明所要解决的技术问题
此处,在专利文献1所记载的现有技术中,存在如下问题,即:在从装置更新发送至主装置的数据组的期间,或从装置使用从主装置接收到的数据组的期间,在从装置从主装置接收到收发请求的情况下,会使用由更新后的新数据与更新前的旧数据混合而成的不具有匹配性的数据组。此外,专利文献2所记载的现有技术中,需要利用接收完成中断,因此对于没有接收完成中断的数据通信无法适用。
本发明是为了解决上述问题而完成的,其目的在于获得一种电子控制装置,即使在从装置从主装置接收到收发请求的情况下,从装置也能使用新数据,而不使新旧数据混合。
用于解决技术问题的技术手段
本发明中的电子控制装置包括具有主存储器的主数据收发装置、以及具有从存储器的从数据收发装置,主数据收发装置与从数据收发装置以可相互通信的方式相连接,主存储器包括:主对象数据区域,该主对象数据区域存储对象数据;多个发送主存储体,该多个发送主存储体存储主对象数据区域内的对象数据,以作为主数据;发送主信息区域,该发送主信息区域存储包含更新对象主存储体信息的主信息,所述更新对象主存储体信息示出多个发送主存储体中被设定为更新对象主存储体的发送主存储体;接收从信息区域,该接收从信息区域存储从从数据收发装置接收到的从信息;以及多个接收从存储体,该多个接收从存储体按照接收从信息区域内的从信息,来存储从从数据收发装置接收到的从数据,从存储器包括:从对象数据区域,该从对象数据区域存储对象数据;多个发送从存储体,该多个发送从存储体存储从对象数据区域内的对象数据,以作为从数据;发送从信息区域,该发送从信息区域存储包含更新对象从存储体信息的从信息,所述更新对象从存储体信息示出多个发送从存储体中被设定为更新对象从存储体的发送从存储体;接收主信息区域,该接收主信息区域存储从主数据收发装置接收到的主信息;以及多个接收主存储体,该多个接收主存储体按照接收主信息区域内的主信息,来存储从主数据收发装置接收到的主数据,作为主数据发送处理,主数据收发装置将所设定的更新对象主存储体内的已有的主数据更新为进行发送的新的主数据,并对发送主信息区域内的主信息进行发送,之后发送更新对象主存储体内的主数据,作为主数据反映处理,从数据收发装置将与接收主信息区域内的更新对象主存储体信息不同的接收主存储体设定为反映对象主存储体,并将从对象数据区域内的已有的对象数据更新为所设定的反映对象主存储体内的主数据,作为从数据准备处理,从数据收发装置将所设定的更新对象从存储体内的已有的从数据更新为进行发送的新的从数据,作为从数据接收处理,主数据收发装置对发送从信息区域内的从信息进行接收,将与接收从信息区域内的更新对象从存储体信息不同的发送从存储体设定为接收对象从存储体,并接收所设定的接收对象从存储体内的从数据。
发明效果
根据本发明,能获得如下电子控制装置,即:即使在从装置从主装置接收到收发请求的情况下,从装置也能使用新数据,而不使新旧数据混合。
附图说明
图1是示出本发明实施方式1中的电子控制装置的简要结构的框图。
图2是示出本发明实施方式1中的主RAM及从RAM各自的简要结构的框图。
图3是示出本发明实施方式1中的主微机所进行的主数据的发送处理的流程图。
图4是示出本发明实施方式1中的从微机所进行的主数据的反映处理的流程图。
图5是示出本发明实施方式1中的从微机所进行的从数据的准备处理的流程图。
图6是示出本发明实施方式1中的主微机所进行的从数据的接收处理的流程图。
图7是示出本发明实施方式1中的从微机所进行的主信息的接收时处理的流程图。
图8是示出本发明实施方式1中的主微机所进行的从微机的异常检测处理的流程图。
图9是示出本发明实施方式1中的从微机所进行的主微机的异常检测处理的流程图。
具体实施方式
以下,按照优选的实施方式并使用附图来对本发明所涉及的电子控制装置进行说明。另外,在附图的说明中,对相同部分或相当部分标注相同的标号,并省略重复说明。
实施方式1.
<电子控制装置1的结构的说明>
图1是示出本发明实施方式1中的电子控制装置1的简要结构的框图。图1中,电子控制装置1具备以可相互通信的方式相连接的主微型计算机(以下,简称为主微机)2以及从微型计算机(以下,简称为从微机)3。
主微机2内置有进行运算处理的CPU21、相当于非易失性存储器的ROM22、相当于能进行数据的写入及读取的存储器的RAM23、通信控制器24、以及通信端口25。
内置于主微机2的各功能模块通过相当于地址总线或数据总线的连接总线26相互连接。此外,ROM22中存储有控制程序等控制数据。CPU21执行存储于ROM22的控制程序。
从微机3具有与主微机2同样的结构。即,从微机3内置有进行运算处理的CPU31、相当于非易失性存储器的ROM32、相当于能进行数据的写入及读取的存储器的RAM33、通信控制器34、以及通信端口35。
内置于从微机3的各功能模块通过相当于地址总线或数据总线的连接总线36相互连接。此外,ROM32中存储有控制程序等控制数据。CPU31执行存储于ROM32的控制程序。
另外,以下,将内置于主微机2的RAM23称为主RAM23,将内置于从微机3的RAM33称为从RAM33。
<主RAM23及从RAM33的各结构的说明>
接着,参照图2,对主RAM23及从RAM33各自的结构进行说明。图2是示出本发明实施方式1中的主RAM23及从RAM33各自的简要结构的框图。
主RAM23(主存储器)具有主信息区域A1(发送主信息区域)、主存储体A2(发送主存储体)、主存储体A3(发送主存储体)、从信息区域A4(接收从信息区域)、从存储体A5(接收从存储体)、从存储体A6(接收从存储体)、以及对象数据区域A7(主对象数据区域)。
从RAM33具有与主RAM23同样的结构。即,从RAM33(从存储器)具有主信息区域B1(接收主信息区域)、主存储体B2(接收主存储体)、主存储体B3(接收主存储体)、从信息区域B4(发送从信息区域)、从存储体B5(发送从存储体)、从存储体B6(发送从存储体)、以及对象数据区域B7(从对象数据区域)。
<主RAM23内的各区域的说明>
主信息区域A1中存储有主动作信息A11、更新对象主存储体信息A12、以及主存储体更新计数值A13,以作为主信息。
主动作信息A11是示出主微机2的动作状态的信息。更新对象主存储体信息A12是示出主存储体A2与主存储体A3中被设定为更新对象主存储体的主存储体的信息。主存储体更新计数值A13是示出更新对象主存储体内的已有的主数据被更新的次数的信息。
对象数据区域A7中存储有控制数据等对象数据。主存储体A2中存储有发送至从微机3的对象数据区域A7内的对象数据,以作为主数据。同样地,主存储体A3中存储有发送至从微机3的对象数据区域A7内的对象数据,以作为主数据。
从信息区域A4中存储有从从微机3接收到的从信息区域B4内的从信息。即,从存储体切换信息B41、更新对象从存储体信息B42以及从存储体更新计数值B43分别作为从存储体切换信息A41、更新对象从存储体信息A42以及从存储体更新计数值A43而存储于从信息区域A4。
在从存储体A5及从存储体A6中,根据从信息区域A4内的从信息而存储有从从微机3接收到的从数据。即,从存储体A5中存储有从从微机3接收到的从存储体B5内的从数据。从存储体A6中存储有从从微机3接收到的从存储体B6内的从数据。
<从RAM33内的各区域的说明>
主信息区域B1中存储有从主微机2接收到的主信息区域A1内的主信息。即,主动作信息A11、更新对象主存储体信息A12及主存储体更新计数值A13分别作为主动作信息B11、更新对象主存储体信息B12及主存储体更新计数值B13而存储于主信息区域B1。
在主存储体B2及主存储体B3中,根据主信息区域B1内的主信息而存储有从主微机2接收到的主数据。即,主存储体B2中存储有从主微机2接收到的主存储体A2内的主数据。主存储体B3中存储有从主微机2接收到的主存储体A3内的主数据。
从信息区域B4中存储有从存储体切换信息B41、更新对象从存储体信息B42、以及从存储体更新计数值B43,以作为从信息。
从存储体切换信息B41是示出是否许可对更新对象从存储体的设定进行切换的从存储体切换处理的信息。更新对象从存储体信息B42是示出从存储体B5与从存储体B6中被设定为更新对象从存储体的从存储体的信息。从存储体更新计数值B43是示出更新对象从存储体内的已有的从数据被更新的次数的信息。
对象数据区域B7存储有控制数据等对象数据。从存储体B5中存储有发送至主微机2的对象数据区域B7内的对象数据,以作为从数据。同样地,从存储体B6中存储有发送至主微机2的对象数据区域B7内的对象数据,以作为从数据。
<主微机2与从微机3之间的第1数据通信的说明>
接着,参照图3及图4,对主微机2发送主数据时的一系列处理、以及从微机3将主数据反映于从RAM33时的一系列处理进行说明。
<主数据发送处理的说明>
首先,参照图3,对主微机2发送主数据时的一系列处理进行说明。图3是示出本发明实施方式1中的主微机2所进行的主数据的发送处理的流程图。另外,例如,以预先设定的定时反复执行图3的流程图的处理。
在步骤S101中,主微机2将主动作信息A11设定为“发送中”,并前进至步骤S102。
在步骤S102中,主微机2将对象数据区域A7内的对象数据复制到当前所设定的更新对象主存储体、即更新对象主存储体信息A12所示的主存储体中,以作为主数据,并前进至步骤S103。主微机2通过将主数据复制到更新对象主存储体中,从而将更新对象主存储体内的已有的主数据更新为发送至从微机3的新的主数据。
在步骤S103中,主微机2对从微机3进行接收请求,将主信息区域A1内的主信息发送至从微机3,并前进至步骤S104。该情况下,从微机3接收主信息区域A1内的主信息,并将该主信息反映于主信息区域B1。
在步骤S104中,主微机2对从微机3进行接收请求,将更新对象主存储体内的主数据、即在步骤S102中复制的主数据发送至从微机3,并前进至步骤S105。该情况下,从微机3接收主数据,并将该主数据反映于更新对象主存储体信息B12所示的主存储体。
即,在更新对象主存储体信息B12示出主存储体A2的情况下,从微机3将主数据反映于与主存储体A2相对应的主存储体B2。另一方面,在更新对象主存储体信息B12示出主存储体A3的情况下,从微机3将主数据反映于与主存储体A3相对应的主存储体B3。
在步骤S105中,主微机2判定主数据的发送是否完成。主微机2在主数据的发送完成了的情况下前进至步骤S105,在主数据的发送未完成的情况下返回步骤S104。
如步骤S101~步骤S105所示,主微机2将所设定的更新对象主存储体内的已有的主数据更新为发送至从微机3的新的主数据。此外,主微机2在将主信息区域A1内的主信息发送至从微机3之后,将更新对象主存储体内的主数据发送至从微机3。
在步骤S106中,主微机2将主存储体更新计数值A13加1,并前进至步骤S107。
在步骤S107中,主微机2确认更新对象主存储体信息A12。主微机2在该确认结果为更新对象主存储体信息A12示出主存储体A2的情况下,前进至步骤S108,在更新对象主存储体信息A12示出主存储体A3的情况下,前进至步骤S109。
在步骤S108中,主微机2将下一次的更新对象主存储体设定为“主存储体A3”,并前进至步骤S110。该情况下,主微机2将所设定的主存储体A3作为更新对象主存储体信息A12存储于主信息区域A1。
在步骤S109中,主微机2将下一次的更新对象主存储体设定为“主存储体A2”,并前进至步骤S110。该情况下,主微机2将所设定的主存储体A2作为更新对象主存储体信息A12存储于主信息区域A1。
在步骤S110中,主微机2将主动作信息A11设定为“空闲”,并前进至步骤S111。
由步骤S107~步骤S109可知,主微机2将与对步骤S104中所发送的主数据进行存储的主存储体不同的主存储体设定作为下一次的更新对象主存储体。例如,在步骤S104中所发送的主数据存储于主存储体A2的情况下,将主存储体A3设定为下一次的更新对象主存储体。
在步骤S111中,主微机2将主信息区域A1内的主信息发送至从微机3,并结束一系列的处理。该情况下,从微机3接收主信息区域A1内的主信息,并将该主信息反映于主信息区域B1。
如步骤S104~步骤S106及步骤S111所示,主微机2将更新对象主存储体内的主数据发送至从微机3之后,使主信息区域A1内的主存储体更新计数值A13递增,并进一步将主信息区域A1内的主信息发送至从微机3。
此外,如步骤S104、步骤S105及步骤S107~步骤109所示,主微机2将更新对象主存储体内的主数据发送至从微机3之后,进行对更新对象主存储体的设定进行切换的主存储体切换处理。
<主数据反映处理的说明>
接着,参照图4,对从微机3将主数据反映于从RAM33时的一系列处理进行说明。图4是示出本发明实施方式1中的从微机3所进行的主数据的反映处理的流程图。另外,例如,以预先设定的定时反复执行图4的流程图的处理。
在步骤S201中,从微机3确认主信息区域B1内的主存储体更新计数值B13,并前进至步骤S202。
在步骤S202中,从微机3确认主信息区域B1内的更新对象主存储体信息B12,并前进至步骤S203。
在步骤S203中,从微机3在步骤S202中所确认出的更新对象主存储体信息B12示出主存储体A2的情况下,前进至步骤S204。另一方面,在步骤S203中,从微机3在步骤S202中所确认出的更新对象主存储体信息B12示出主存储体A3的情况下,前进至步骤S205。
在步骤S204中,从微机3将成为反映于对象数据区域B7的对象的反映对象主存储体设定为“主存储体B3”,并前进至步骤S206。
在步骤S205中,从微机3将反映对象主存储体设定为“主存储体B2”,并前进至步骤S206。
由步骤S202~步骤S205可知,从微机3按照更新对象主存储体信息B12来设定反映对象主存储体。
例如,在更新对象主存储体信息B12示出主存储体A2的情况下,在主微机2中主存储体A2有可能处于更新中。因此,应当将存储于与主存储体A3相对应的主存储体B3的主数据反映于对象数据区域B7。因而,由此,在更新对象主存储体信息B12示出主存储体A2的情况下,从微机3将反映对象主存储体设定为“主存储体B3”。
在步骤S206中,从微机3将存储于反映对象主存储体的主数据反映于对象数据区域B7,并前进至步骤S207。从微机3通过将反映对象主存储体内的主存储体反映于对象数据区域B7,从而将对象数据区域B7内的已有的对象数据更新为反映对象主存储体内的主数据。
如步骤S202~步骤S206所示,从微机3将与主信息区域B1内的更新对象主存储体信息B12不同的主存储体设定为反映对象主存储体,并将对象数据区域B7内的已有的对象数据更新为所设定的反映对象主存储体内的主数据。
在步骤S207中,从微机3再次确认主信息区域B1内的主存储体更新计数值B13,并前进至步骤S208。
在步骤S208中,从微机3判断在主数据向对象数据区域B7反映的过程中主存储体更新计数值B13是否发生了变化。即,从微机3对在步骤S201中确认出的主存储体更新计数值B13、与在步骤S207中确认出的主存储体更新计数值B13进行比较。
从微机3在该比较的结果是两者为相同的值的情况下,判断为主存储体更新计数值B13未发生变化,并结束处理。另一方面,从微机3在该比较的结果是两者为不同的值的情况下,判断为主存储体更新计数值B13发生了变化,返回步骤S201,并再次执行一系列的处理。
即,若在反映对象主存储体内的主数据向对象数据区域B7反映的过程中,主存储体更新计数值B13发生变化,则将最新的主数据存储于与反映对象主存储体不同的主存储体。因此,该情况下,从微机3为了将最新的主数据反映于对象数据区域B7,而再次执行一系列的处理。
如步骤S201~步骤S208所示,若在对象数据区域B7内的已有的对象数据的更新前后,主信息区域B1内的主存储体更新计数值B13不同,则从微机3再次进行反映对象主存储体的设定、以及对象数据区域B7内的已有的对象数据的更新。
<主微机2与从微机3之间的第2数据通信的说明>
接着,参照图5及图6,对从微机3准备从数据时的一系列处理、以及主微机2接收从数据时的一系列处理进行说明。
<从数据准备处理的说明>
首先,参照图5,对从微机3准备从数据时的一系列处理进行说明。图5是示出本发明实施方式1中的从微机3所进行的从数据的准备处理的流程图。另外,例如,以预先设定的定时反复执行图5的流程图的处理。
在步骤S301中,从微机3将对象数据区域B7内的对象数据复制到当前所设定的更新对象从存储体、即更新对象从存储体信息B42所示的从存储体中,以作为从数据,并前进至步骤S302。从微机3通过将从数据复制到更新对象从存储体中,从而将更新对象从存储体内的已有的从数据更新为发送至主微机2的新的从数据。
在步骤S302中,从微机3将从存储体更新计数值B43加1,并前进至步骤S303。
在步骤S303中,从微机3确认从存储体切换信息B41,在从存储体切换信息B41为无效的情况下,前进至步骤S304,在从存储体切换信息B41为有效的情况下,前进至步骤S305。
在步骤S304中,从微机3无法立即切换更新对象从存储体的设定,因此进行从存储体切换处理的预约,并结束处理。
在步骤S305中,为了切换更新对象从存储体的设定,从微机3对当前所设定的更新对象从存储体、即更新对象从存储体信息B42所示的从存储体进行确认。从微机3在该确认的结果为更新对象从存储体是从存储体B5的情况下,前进至步骤S306,在更新对象从存储体是从存储体B6的情况下,前进至步骤S307。
在步骤S306中,从微机3将下一次的更新对象从存储体设定为“从存储体B6”,并结束处理。该情况下,从微机3将所设定的从存储体B6作为更新对象从存储体信息B42存储于从信息区域B4。
在步骤S307中,从微机3将下一次的更新对象从存储体设定为“从存储体B5”,并结束处理。”该情况下,从微机3将所设定的从存储体B5作为更新对象从存储体信息B42存储于从信息区域B4。
由步骤S305~步骤S307可知,从微机3设定与在步骤S301中复制了从数据的从存储体不同的从存储体,以作为下一次的更新对象从存储体。例如,在步骤S301中复制了从数据的从存储体为从存储体B5的情况下,将从存储体B6设定为下一次的更新对象从存储体。
如步骤S301、步骤S303及步骤S305~步骤S307所示,若在更新对象从存储体内的已有的从数据的更新后,从信息区域B4内的从存储体切换信息B41示出“有效”,则从微机3进行从存储体切换处理。
如步骤S301、步骤S303及步骤S304所示,若在更新对象从存储体内的已有的从数据的更新后,从信息区域B4内的从存储体切换信息B41示出“无效”,则从微机3进行从存储体切换处理的预约。
<从数据接收处理的说明>
接着,参照图6,对主微机2接收从数据时的一系列处理进行说明。图6是示出本发明实施方式1中的主微机2所进行的从数据的接收处理的流程图。另外,例如,以预先设定的定时反复执行图6的流程图的处理。
在步骤S401中,主微机2将主信息区域A1内的主动作信息A11设定为“接收中”,并前进至步骤S402。
在步骤S402中,主微机2对从微机3进行接收请求,将主信息区域A1内的主信息发送至从微机3,并前进至步骤S402。该情况下,从微机3接收主信息区域A1内的主信息,并将该主信息反映于主信息区域B1。
在步骤S403中,主微机2对从微机3进行发送请求,从而从从微机3接收从信息区域B4内的从信息,并前进至步骤S404。该情况下,主微机2将所接收到的从信息区域B4内的从信息反映于从信息区域A4。
在步骤S404中,主微机2确认从信息区域A4内的从存储体切换信息A41,在从存储体切换信息A41示出无效的情况下,前进至步骤S405,在从存储体切换信息B41示出有效的情况下,返回步骤S403。
在步骤S405中,主微机2确认从信息区域A4内的更新对象从存储体信息A42,在更新对象从存储体信息A42示出从存储体B5的情况下,前进至步骤S406,在更新对象从存储体信息A42示出从存储体B6的情况下,前进至步骤S407。
在步骤S406中,主微机2将对成为从从微机3进行接收的对象的从数据进行存储的接收对象从存储体设定为“从存储体B6”,并前进至步骤S408。
在步骤S407中,主微机2将接收对象从存储体设定为“从存储体B5”,并前进至步骤S408。
由步骤S405~步骤S407可知,主微机2按照更新对象从存储体信息A42来设定接收对象从存储体。
例如,在更新对象从存储体信息A42示出从存储体B5的情况下,在从微机3中从存储体B5有可能处于更新中。因此,主微机2应当接收存储于未处于更新中的从存储体B6的从数据。因而,由此,在更新对象从存储体信息A42示出从存储体B5的情况下,从微机3将接收对象从存储体设定为“从存储体B6”。
在步骤S408中,主微机2对从微机3进行发送请求,从而从从微机3对接收对象从存储体内的从数据进行接收,并前进至步骤S409。
在步骤S409中,主微机2判定从数据的接收是否完成。主微机2在从数据的接收完成了的情况下前进至步骤S410,在从数据的接收未完成的情况下返回步骤S408。由此,主微机2持续进行从数据的接收,直至接收到所有的从数据为止。
在步骤S410中,主微机2将主信息区域A1内的主动作信息A11设定为“空闲”,并前进至步骤S411。
在步骤S411中,主微机2将主信息区域A1内的主信息发送至从微机3,并结束处理。该情况下,从微机3接收主信息区域A1内的主信息,并将该主信息反映于主信息区域B1。
如步骤S403、步骤S405~步骤S407及步骤S408所示,主微机2接收从信息区域B4内的从信息,将与从信息区域A4内的更新对象从存储体信息A42不同的从存储体设定为接收对象从存储体,并接收所设定的接收对象从存储体内的从数据。
此外,如步骤S401~步骤S403及步骤S409~步骤S411所示,主微机2在接收从信息区域B4内的从信息之前,将主信息区域A1内的主动作信息A11设定为“接收中”并发送主信息区域A1内的主信息,在接收对象从存储体内的从数据的接收完成之后,将主信息区域A1内的主动作信息A11设定为“空闲”并发送主信息区域A1内的主信息。
并且,如步骤S403、步骤S404及步骤S408所示,主微机2在从信息区域A4内的从存储体切换信息A41示出“有效”的期间,重复从信息区域B4内的从信息的接收,若从存储体切换信息A41成为“无效”,则对接收对象从存储体内的从数据进行接收。
<主信息接收时处理的说明>
接着,参照图7,对执行了之前图6的步骤S402或步骤S411的情况下从微机3接收主信息区域A1内的主信息并将该主信息反映于主信息区域B1后的一系列处理进行说明。图7是示出本发明实施方式1中的从微机3所进行的主信息的接收时处理的流程图。另外,若执行了之前图6的步骤S402或步骤S411,且从微机3从主微机2接收主信息,则进行图7的流程图的处理。
在步骤S501中,从微机3确认主信息区域B1内的主动作信息B11,在主动作信息B11示出接收中的情况下,前进至步骤S502,在主动作信息B11示出空闲的情况下,前进至步骤S503。
在步骤S502中,从微机3在对来自主微机2的发送请求作出响应而将接收对象从存储体内的从数据发送至主微机2的期间,为了抑制从存储体切换处理的进行,而将从存储体切换信息B41设定为“无效”,并结束处理。
在步骤S503中,从微机3将从存储体切换信息B41设定为“有效”,并前进至步骤S504。
在步骤S504中,从微机3确认有无从存储体切换处理的预约,在该预约存在的情况下,前进至步骤S505,在该预约不存在的情况下,结束处理。
在步骤S505中,由于有预约,因此从微机3进行从存储体切换处理,并结束处理。
如步骤S501~步骤S503所示,对于从微机3,若在接收到从数据接收处理中所发送出的主信息区域A1内的主信息的情况下,主信息区域B1内的主动作信息B11示出“空闲”,则将从信息区域B4内的从存储体切换信息B41设定为“有效”,若主动作信息B11示出“接收中”,则将从存储体切换信息B41设定为“无效”。
此外,如步骤S504及步骤S505所示,从微机3在将从信息区域B4内的从存储体切换信息B41设定为“有效”时,若存在从存储体切换处理的预约,则进行从存储体切换处理。
<主微机2和从微机3各自的异常检测的说明>
接着,参照图8及图9,对主微机2检测从微机3的异常时的一系列处理、以及从微机3检测主微机2的异常时的一系列处理进行说明。
<从异常检测处理的说明>
首先,参照图8,对主微机2检测从微机3的异常时的一系列处理进行说明。图8是示出本发明实施方式1中的主微机2所进行的从微机3的异常检测处理的流程图。另外,例如,以预先设定的定时反复执行图8的流程图的处理。
在步骤S601中,主微机2对是否存在从信息区域A4内的从存储体更新计数值A43的异常加成进行确认。此处,更新计数值的异常加成是指一定时间内的更新计数值的变化变得比设计值要大的异常。例如,对于在一定时间内发生更新计数值+1变化的设计,若发生该更新计数值+3变化,则判定为存在更新计数值的异常加成。
在步骤S601中,主微机2在判定为存在从存储体更新计数值A43的异常加成的情况下,前进至步骤S603,在判定为不存在从存储体更新计数值A43的异常加成的情况下,前进至步骤S602。
在步骤S602中,主微机2对是否存在从信息区域A4内的从存储体更新计数值A43的固定进行确认。此处,更新计数值的固定是指在一定时间内更新计数值不发生变化的异常。例如,若在一定时间内更新计数值保持相同的值,则判定为存在更新计数值的固定。
在步骤S602中,主微机2在判定为存在从存储体更新计数值A43的固定的情况下,前进至步骤S603,在判定为不存在从存储体更新计数值A43的固定的情况下,结束处理。
在步骤S603中,主微机2检测到从微机3为异常的情况,并结束处理。
由此,主微机2通过监视从信息区域A4内的从存储体更新计数值A43,从而检测从微机3的异常。
<主异常检测处理的说明>
接着,参照图9,对从微机3检测主微机2的异常时的一系列处理进行说明。图9是示出本发明实施方式1中的从微机3所进行的主微机2的异常检测处理的流程图。另外,例如,以预先设定的定时反复执行图9的流程图的处理。
在步骤S701中,从微机3对是否存在主信息区域B1内的主存储体更新计数值B13的异常加成进行确认。从微机3在判定为存在主存储体更新计数值B13的异常加成的情况下,前进至步骤S703,在判定为不存在主存储体更新计数值B13的异常加成的情况下,前进至步骤S702。
在步骤S702中,从微机3对是否存在主信息区域B1内的主存储体更新计数值B13的固定进行确认。从微机3在判定为存在主存储体更新计数值B13的固定的情况下,前进至步骤S703,在判定为不存在主存储体更新计数值B13的固定的情况下,结束处理。
在步骤S703中,从微机3检测到主微机2为异常的情况,并结束处理。
由此,从微机3通过监视主信息区域B1内的主存储体更新计数值B13,从而检测主微机2的异常。
以上,根据本实施方式1,电子控制装置构成为包括进行主数据发送处理及从数据接收处理的主微机、以及进行主数据反映处理及从数据准备处理的从微机。
作为主数据发送处理,主微机构成为将更新对象主存储体内的已有的主数据更新为进行发送的新的主数据,并对发送主信息区域内的主信息进行发送,之后发送更新对象主存储体内的主数据。作为主数据反映处理,从微机构成为将与接收主信息区域内的更新对象主存储体信息不同的接收主存储体设定为反映对象主存储体,并将从对象数据区域内的已有的对象数据更新为所设定的反映对象主存储体内的主数据。
此外,作为从数据准备处理,从微机构成为将更新对象从存储体内的已有的从数据更新为进行发送的新的从数据。作为从数据接收处理,主微机构成为对发送从信息区域内的从信息进行接收,将与接收从信息区域内的更新对象从存储体信息不同的发送从存储体设定为接收对象从存储体,并接收所设定的接收对象从存储体内的从数据。
通过如上所述那样构成主微机与从微机,从而即使在从微机从主微机接收到对象数据的收发请求的情况下,也能使用新的数据,而不使新旧数据相混合。
另外,实施方式1中,例示出了对于在起到主装置作用的主微机、与起到从装置作用的从微机之间的数据通信应用本发明的情况,然而并不限于此,对于多个电子控制装置间的数据通信也能应用本发明。此外,实施方式1中,例示出了将主存储体及从存储体各自分割为2个区域的情况,然而并不限于此,也可以分割为3个区域以上。
标号说明
1 电子控制装置
2 主微机
3 从微机
21、31 CPU
22、32 ROM
23、33 RAM
24、34 通信控制器
25、35 通信端口
26、36 连接总线
A1、B1 主信息区域
A11、B11 主动作信息
A12、B12 更新对象主存储体信息
A13、B13 主存储体更新计数值
A2、B2 主存储体
A3、B3 主存储体
A4、B4 从信息区域
A41、B41 从存储体切换信息
A42、B42 更新对象从存储体信息
A43、B43 从存储体更新计数值
A5、B5 从存储体
A6、B6 从存储体
A7、B7 对象数据区域

Claims (7)

1.一种电子控制装置,包括具有主存储器的主数据收发装置以及具有从存储器的从数据收发装置,所述主数据收发装置与所述从数据收发装置以可相互通信的方式相连接,所述电子控制装置的特征在于,
所述主存储器包括:
主对象数据区域,该主对象数据区域存储对象数据;
多个发送主存储体,该多个发送主存储体存储所述主对象数据区域内的所述对象数据,以作为主数据;
发送主信息区域,该发送主信息区域存储包含更新对象主存储体信息的主信息,所述更新对象主存储体信息示出所述多个发送主存储体中被设定为更新对象主存储体的发送主存储体;
接收从信息区域,该接收从信息区域存储从所述从数据收发装置接收到的从信息;以及
多个接收从存储体,该多个接收从存储体按照所述接收从信息区域内的所述从信息,来存储从所述从数据收发装置接收到的从数据,
所述从存储器包括:
从对象数据区域,该从对象数据区域存储所述对象数据;
多个发送从存储体,该多个发送从存储体存储所述从对象数据区域内的所述对象数据,以作为所述从数据;
发送从信息区域,该发送从信息区域存储包含更新对象从存储体信息的所述从信息,所述更新对象从存储体信息示出所述多个发送从存储体中被设定为更新对象从存储体的发送从存储体;
接收主信息区域,该接收主信息区域存储从所述主数据收发装置接收到的所述主信息;以及
多个接收主存储体,该多个接收主存储体按照所述接收主信息区域内的所述主信息,来存储从所述主数据收发装置接收到的所述主数据,
作为主数据发送处理,所述主数据收发装置将所设定的所述更新对象主存储体内的已有的主数据更新为进行发送的新的主数据,并对所述发送主信息区域内的所述主信息进行发送,之后发送所述更新对象主存储体内的所述主数据,
作为主数据反映处理,所述从数据收发装置将与所述接收主信息区域内的所述更新对象主存储体信息不同的所述接收主存储体设定为反映对象主存储体,并将所述从对象数据区域内的已有的对象数据更新为所设定的所述反映对象主存储体内的所述主数据,
作为从数据准备处理,所述从数据收发装置将所设定的所述更新对象从存储体内的已有的从数据更新为进行发送的新的从数据,
作为从数据接收处理,所述主数据收发装置对所述发送从信息区域内的所述从信息进行接收,将与所述接收从信息区域内的所述更新对象从存储体信息不同的所述发送从存储体设定为接收对象从存储体,并接收所设定的所述接收对象从存储体内的所述从数据。
2.如权利要求1所述的电子控制装置,其特征在于,
所述主信息还包含主存储体更新计数值,该主存储体更新计数值示出所述更新对象主存储体内的所述已有的主数据被更新的次数,
在所述主数据发送处理中,所述主数据收发装置在发送了所述更新对象主存储体内的所述主数据之后,使所述发送主信息区域内的所述主存储体更新计数值递增,并进一步发送所述所述主信息,
在所述主数据反映处理中,所述从数据收发装置在所述从对象数据区域内的所述已有的对象数据的更新前后,若所述接收主信息区域内的所述主存储体更新计数值不同,则再次进行所述反映对象主存储体的设定、以及所述从对象数据区域内的所述已有的对象数据的更新。
3.如权利要求1或2所述的电子控制装置,其特征在于,
在所述主数据发送处理中,所述主数据收发装置
在发送了所述更新对象主存储体内的所述主数据之后,进行对所述更新对象主存储体的设定进行切换的主存储体切换处理。
4.如权利要求1至3的任一项所述的电子控制装置,其特征在于,
所述主信息还包含主动作信息,该主动作信息示出所述主数据收发装置的动作状态,
所述从信息还包含从存储体切换信息,该从存储体切换信息示出是否许可对所述更新对象从存储体的设定进行切换的从存储体切换处理,
在所述从数据接收处理中,所述主数据收发装置在接收所述发送从信息区域内的所述从信息之前,将所述发送主信息区域内的所述主动作信息设定为“接收中”并发送所述发送主信息区域内的所述主信息,在所述接收对象从存储体内的所述从数据的接收完成之后,将所述发送主信息区域内的所述主动作信息设定为“空闲”并发送所述发送主信息区域内的所述主信息,
作为主信息接收时处理,所述从数据收发装置接收所述从数据接收处理中所发送出的所述发送主信息区域内的所述主信息,若所述接收主信息区域内的所述主动作信息示出“空闲”,则将所述发送从信息区域内的所述从存储体切换信息设定为“有效”,若所述主动作信息示出“接收中”,则将所述从存储体切换信息设定为“无效”,
在所述从数据准备处理中,所述从数据收发装置在所述更新对象从存储体内的所述已有的从数据的更新之后,在所述发送从信息区域内的所述从存储体切换信息示出“有效”的情况下,进行所述从存储体切换处理,
在所述从数据接收处理中,所述主数据收发装置在所述接收从信息区域内的所述从存储体切换信息示出“有效”的期间,重复所述发送从信息区域内的所述从信息的接收,若所述从存储体切换信息成为“无效”,则接收所述接收对象从存储体内的所述从数据。
5.如权利要求4所述的电子控制装置,其特征在于,
在所述从数据准备处理中,所述从数据收发装置在所述更新对象从存储体内的所述已有的从数据的更新之后,在所述发送从信息区域内的所述从存储体切换信息示出“无效”的情况下,进行所述从存储体切换处理的预约,
在所述主信息接收时处理中,所述从数据收发装置在将所述发送从信息区域内的所述从存储体切换信息设定为“有效”时,若所述预约存在,则进行所述从存储体切换处理。
6.如权利要求1至5的任一项所述的电子控制装置,其特征在于,
所述从信息还包含从存储体更新计数值,该从存储体更新计数值示出所述更新对象从存储体内的所述已有的从数据被更新的次数,
作为从异常检测处理,所述主数据收发装置通过监视所述接收从信息区域内的所述从存储体更新计数值来检测所述从数据收发装置的异常。
7.如权利要求1至6的任一项所述的电子控制装置,其特征在于,
所述主信息还包含主存储体更新计数值,该主存储体更新计数值示出所述更新对象主存储体内的所述已有的主数据被更新的次数,
作为主异常检测处理,所述从数据收发装置通过监视所述接收主信息区域内的所述主存储体更新计数值来检测所述主数据收发装置的异常。
CN201711402333.7A 2017-04-21 2017-12-22 电子控制装置 Expired - Fee Related CN108732961B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-084277 2017-04-21
JP2017084277A JP6338732B1 (ja) 2017-04-21 2017-04-21 電子制御装置

Publications (2)

Publication Number Publication Date
CN108732961A true CN108732961A (zh) 2018-11-02
CN108732961B CN108732961B (zh) 2021-03-23

Family

ID=62487565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711402333.7A Expired - Fee Related CN108732961B (zh) 2017-04-21 2017-12-22 电子控制装置

Country Status (4)

Country Link
US (1) US10255211B2 (zh)
JP (1) JP6338732B1 (zh)
CN (1) CN108732961B (zh)
DE (1) DE102017218251A1 (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0844644A (ja) * 1994-08-01 1996-02-16 Nippondenso Co Ltd データ通信装置
CN1193783A (zh) * 1997-03-17 1998-09-23 三菱电机株式会社 存储器卡
JP2993270B2 (ja) * 1992-04-20 1999-12-20 株式会社デンソー データ送信装置及び受信装置
CN1387125A (zh) * 2001-05-23 2002-12-25 株式会社日立制作所 存储器系统
CN1504902A (zh) * 2002-12-05 2004-06-16 国际商业机器公司 在存储器部件之间保持数据一致性的方法和系统
CN1952868A (zh) * 2005-10-17 2007-04-25 三星电子株式会社 存储器模块、存储器系统及控制存储器系统的方法
CN101308474A (zh) * 2007-05-14 2008-11-19 富士施乐株式会社 存储系统及存储装置
CN102754089A (zh) * 2010-02-09 2012-10-24 三菱电机株式会社 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080552B2 (ja) * 1994-12-26 2000-08-28 三菱電機株式会社 複合計算機システムのメモリ装置
JPH10260845A (ja) * 1997-03-19 1998-09-29 Fujitsu Ltd ファームウェアの更新処理機能を有するマルチcpuシステム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2993270B2 (ja) * 1992-04-20 1999-12-20 株式会社デンソー データ送信装置及び受信装置
JPH0844644A (ja) * 1994-08-01 1996-02-16 Nippondenso Co Ltd データ通信装置
CN1193783A (zh) * 1997-03-17 1998-09-23 三菱电机株式会社 存储器卡
CN1387125A (zh) * 2001-05-23 2002-12-25 株式会社日立制作所 存储器系统
CN1504902A (zh) * 2002-12-05 2004-06-16 国际商业机器公司 在存储器部件之间保持数据一致性的方法和系统
CN1952868A (zh) * 2005-10-17 2007-04-25 三星电子株式会社 存储器模块、存储器系统及控制存储器系统的方法
CN101308474A (zh) * 2007-05-14 2008-11-19 富士施乐株式会社 存储系统及存储装置
CN102754089A (zh) * 2010-02-09 2012-10-24 三菱电机株式会社 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc

Also Published As

Publication number Publication date
CN108732961B (zh) 2021-03-23
JP6338732B1 (ja) 2018-06-06
DE102017218251A1 (de) 2018-10-25
JP2018181231A (ja) 2018-11-15
US10255211B2 (en) 2019-04-09
US20180307641A1 (en) 2018-10-25

Similar Documents

Publication Publication Date Title
CN104094233B (zh) 车辆用控制装置
TW594476B (en) Apparatus and method for allocating buffer space
CN103176906B (zh) 汽车用电子控制装置及数据的写入方法
CN110456777B (zh) 车辆控制器的测试方法与系统
CN106027831A (zh) 图像形成系统和图像形成方法
PL179291B1 (pl) Sposób i urzadzenie do inicjalizacji bloków - uzytkowników magistrali PL
CN108732961A (zh) 电子控制装置
CN103838551B (zh) 并行计算机及其控制方法
CN111399991B (zh) 虚拟资源加锁方法和装置、存储介质及电子装置
CN109872106A (zh) 信息处理系统、中转装置、信息处理方法及服务器
CN101515849A (zh) 以半双工通信协议达成的虚拟全双工通信方法与装置
CN110597643B (zh) 核间通信方法、处理器以及电子设备
CN107203339B (zh) 一种数据存储方法及装置
US8819323B2 (en) Data transfer circuit and data transfer method
CN105512008B (zh) 一种获取故障信息的方法及装置
CN110943760A (zh) 一种双网通信方法、装置、设备及可读存储介质
JP6302004B2 (ja) 書込みプログラム
CN110825432B (zh) 一种数据传递方法及装置
CN103106145B (zh) 用于在数据通信装置中处理控制装置的数据的方法
EP3661130A1 (en) A relay device for an in-vehicle network
CN108132843A (zh) 多核异构平台下信息交互的内存申请方法、装置及设备
CN112162834B (zh) 用于事务处理的方法和装置
US11831559B2 (en) Systems and methods of aligning messages from multiple sources
JP5780186B2 (ja) 車両用通信装置
KR19990061216A (ko) 패킷 버스 및 이를 이용하여 패킷 데이터를 전송하는 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20210323