CN101308474A

CN101308474A - 存储系统及存储装置

Info

Publication number: CN101308474A
Application number: CNA2007103012937A
Authority: CN
Inventors: 铃木星儿; 濑野训启; 上村健; 森信男; 冈田纯二; 黑石范彦; 赤松学
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 2007-05-14
Filing date: 2007-12-18
Publication date: 2008-11-19
Anticipated expiration: 2027-12-18
Also published as: KR101093593B1; JP5045229B2; KR20080100754A; JP2008282345A; CN101308474B; US20080288674A1

Abstract

本发明公开一种存储系统，该存储系统包括：多个数据输入输出部分；数据存储部分，其存储通过所述多个数据输入输出部分输入和输出的数据；范围信息存储部分，其存储范围信息；存储装置，其包括第一控制部分，所述第一控制部分根据所存储的范围信息控制所述数据存储部分以读出和写入数据，并且在从所述数据输入输出部分输入规定信号的情况下，所述第一控制部分将所存储的范围信息重写为预定范围信息；以及多个第二控制部分，其与所述多个数据输入输出部分对应地设置以输入和输出数据，并且在规定情况下向所述数据输入输出部分输入所述规定信号。

Description

存储系统及存储装置

技术领域

本发明涉及存储系统及存储装置。

背景技术

通常，提出这样一种技术，即：将半导体磁盘装置与主计算机(在下文中，将其简写为主机)连接以备份存储在该半导体磁盘装置中的数据(例如参见JP-A-6-89148(这里所使用的术语“JP-A”是指“公开的未经审查日本专利申请”))。

根据JP-A-6-89148，半导体磁盘装置包括作为存储介质的半导体存储器和备份磁盘。然后，半导体磁盘装置根据需要将存储在半导体存储器中的数据存储在备份磁盘中，以便当发生故障时，该半导体磁盘装置可以将存储在备份磁盘中的数据恢复到半导体存储器中。

发明内容

本发明的目的在于提供这样一种存储系统和存储装置：其可以有效地利用存储区域并简化系统结构。

为了达到上述目的，本发明提供下述存储系统和存储装置。

(1)根据本发明的第一方面，提供一种存储系统，包括：多个数据输入输出部分，通过所述多个数据输入输出部分输入和输出数据；数据存储部分，其存储通过所述多个数据输入输出部分输入和输出的数据；范围信息存储部分，其存储表示所述数据存储部分的存储区域的范围的范围信息，所述存储区域分别分配给所述多个数据输入输出部分；存储装置，其包括第一控制部分，所述第一控制部分根据存储在所述范围信息存储部分中的范围信息来控制所述数据存储部分以读出和写入数据，并且在从所述数据输入输出部分输入规定信号的情况下，所述第一控制部分将由所述范围信息存储部分存储的范围信息重写为预定范围信息；以及多个第二控制部分，其与所述多个数据输入输出部分对应地设置并在其与所述多个数据输入输出部分之间输入和输出数据，并且在规定情况下向所述数据输入输出部分输入所述规定信号。

(2)在第(1)项所述的存储系统中，在所述第二控制部分对于所述数据输入输出部分输入和输出数据的过程中检测到故障的情况下，所述第二控制部分输入故障通知信号作为所述规定信号，并且在从所述数据输入输出部分输入故障通知信号的情况下，所述第一控制部分重写所述范围信息，以便将分配给所述数据输入输出部分的所述存储区域分配给未向其输入故障通知信号的数据输入输出部分。

(3)在第(1)项所述的存储系统中，所述数据存储部分包括通过将所述存储区域划分成多个部分而获得的多个细分存储区域，在所述第二控制部分对于所述细分存储区域输入和输出数据的情况下，所述第二控制部分输入用于控制数据的先进先出的定时信号作为所述规定信号，并且在所述输入定时信号的情况下，所述第一控制部分重写所述范围信息，以便将所述多个细分存储区域中的一个细分存储区域分配给所述数据输入输出部分，并且所述第一控制部分控制所述细分存储区域以读出和写入数据。

(4)在第(1)项所述的存储系统中，所述数据存储部分包括通过将所述存储区域划分成多个部分而获得的多个细分存储区域，在所述第二控制部分对于所述存储区域输入和输出数据的情况下，所述第二控制部分输入用于指示输入和输出数据的数据设定信号和用于指示输入和输出通过将数据划分成多个部分而获得的细分数据的移位信号作为所述规定信号，在输入所述数据设定信号的情况下，所述第一控制部分重写所述范围信息，以便将所述存储区域分配给所述数据输入输出部分，并且所述第一控制部分控制所述存储区域以读出和写入数据，并且在输入所述移位信号的情况下，所述第一控制部分重写范围信息，以便将所述多个细分存储区域中的一个细分存储区域分配给所述数据输入输出部分，并且所述第一控制部分控制所述细分存储区域以读出和写入数据。

(5)根据本发明的第二方面，提供一种存储装置，包括：多个数据输入输出部分，通过所述多个数据输入输出部分输入和输出数据；数据存储部分，其存储通过所述多个数据输入输出部分输入和输出的数据；范围信息存储部分，其存储表示所述数据存储部分的存储区域的范围的范围信息，所述存储区域分别分配给所述多个数据输入输出部分；以及控制部分，其根据存储在所述范围信息存储部分中的范围信息控制所述数据存储部分以读出和写入数据，并且在从所述数据输入输出部分输入规定信号的情况下，所述控制部分将由所述范围信息存储部分存储的范围信息重写为预定范围信息。

根据第(1)项所述的存储系统，可以有效地利用存储区域并且可以简化系统结构。

根据第(2)项所述的存储系统，当发生故障时，可以简单地备份数据。

根据第(3)项所述的存储系统，可以提高数据处理效率并且可以简单地构造用作FIFO(先进先出)的系统。

根据第(4)项所述的存储系统，可以简单地构造用作移位寄存器的系统。

根据第(5)项所述的存储装置，可以有效地利用存储区域并且可以灵活地改变存储区域的分配。

附图说明

基于下列附图详细说明本发明的示例性实施例，其中：

图1是示出根据本发明第一实施例的存储系统的示意性结构实例的框图；

图2是示出根据本发明第二实施例的存储系统的示意性结构实例的框图；

图3A至3C分别示出根据第二实施例的存储系统的范围信息和存储区域的一个实例，图3A是示出存储区域划分成两个部分的简图，

图3B是示出在存储区域中设定未使用区域(空白)的简图，而图3C是示出设定重复(重叠)存储区域的简图；

图4A和4B分别示出根据第二实施例的存储系统的范围信息和存储区域的一个实例，图4A是示出存储系统正常工作的简图，而图4B是示出对存储区域进行交换的简图；

图5是示出根据本发明第三实施例在第一和第二主机的显示部分上显示的区域设定屏幕的一个实例的简图；

图6是示出根据本发明第四实施例的存储系统的示意性结构实例的框图；

图7是示出根据本发明第五实施例的存储系统的示意性结构实例的框图；

图8A至8C分别示出根据第五实施例的存储系统的范围信息和存储区域的一个实例，图8A是示出范围信息的简图，图8B是示出存储区域的简图，而图8C是示出以圆环形式来看的存储区域的简图；

图9A至9C分别示出根据第五实施例的存储系统的范围信息和存储区域的一个实例，图9A是示出重写的范围信息的简图，图9B是示出存储区域的简图，而图9C是示出以圆环形式来看的存储区域的简图；

图10是示出根据第五实施例的存储系统的操作的一个实例的流程图；

图11是示出根据本发明第六实施例的存储系统的示意性结构实例的框图；

图12A至12C分别示出根据本发明第六实施例的存储系统的范围信息和存储区域的一个实例，图12A是示出范围信息的简图，图12B是示出存储区域的简图，而图12C是示出以圆环形式来看的存储区域的简图；

图13A至13C分别示出根据本发明第六实施例的存储系统的范围信息和存储区域的一个实例，图13A是示出重写的范围信息的简图，图13B是示出存储区域的简图，而图13C是示出以圆环形式来看的存储区域的简图；

图14是示出根据本发明第七实施例的存储系统的示意性结构实例的框图；

图15A至15C分别示出根据本发明第七实施例的存储系统的范围信息和存储区域的一个实例，图15A是示出范围信息的简图，图15B是示出存储区域的简图，而图15C是示出以圆环形式来看的存储区域的简图；

图16A至16C分别示出根据本发明第七实施例的存储系统的范围信息和存储区域的一个实例，图16A是示出重写的范围信息的简图，图16B是示出存储区域的简图，而图16C是示出以圆环形式来看的存储区域的简图；

图17是示出根据本发明第八实施例的存储系统的示意性结构实例的框图；以及

图18A至18D是示出根据本发明第八实施例的存储系统的范围信息和存储区域的简图。

具体实施方式

(第一实施例)

图1是示出根据本发明第一实施例的存储系统100的示意性结构实例的框图。这种存储系统100包括用于存储数据的存储装置1和用于读出和写入存储在存储装置1中的数据的第二控制部分104A和104B。第二控制部分的数目不限于两个，也可以是三个或更多个。

存储装置1包括：第一、第二数据输入输出部分101A和101B；数据存储部分103，其用于存储通过第一、第二数据输入输出部分101A和101B输入和输出的数据；以及第一控制部分102，其用于控制数据存储部分103读出和写入数据。

第一、第二数据输入输出部分101A和101B分别与第二控制部分104A和104B连接，以根据例如PCI Express(注册商标)等接口标准输入和输出数据。

设置在第一控制部分102中的范围信息存储部分102a是用于存储由第一控制部分102管理的内部信息的存储部分。在范围信息存储部分102a中，存储有表示由数据存储部分103构成的存储区域的范围的范围信息，该存储区域分别分配给第一、第二数据输入输出部分101A和101B。

第一控制部分102设置有用于控制存储器将存储区域视为一个共用存储空间的电路。此外，第一控制部分102还包括这样的电路：即，该电路用于根据存储在范围信息存储部分102a中的范围信息控制数据存储部分103以读出和写入数据。

此外，当从第一、第二数据输入输出部分101A和101B输入后述的规定信号时，第一控制部分102将存储在范围信息存储部分102a中的范围信息重写为预定范围信息。

数据存储部分由例如DRAM等易失性半导体存储器或例如闪速存储器等非易失性半导体存储器构成。数据存储部分可由多个半导体存储器构成或由磁盘装置构成。此外，数据存储部分可由与磁盘装置组合的半导体存储器构成而不限于此。

第二控制部分104A和104B与第一、第二数据输入输出部分101A和101B对应地设置，以在第一、第二数据输入输出部分101A和101B与第二控制部分104A和104B之间输入和输出数据，并在规定情况下将规定信号输入到第一、第二数据输入输出部分101A和101B。

这里，规定情况是指例如第二控制部分104A和104B在其与第一、第二数据输入输出部分101A和101B之间输入和输出数据的过程中检测到故障的情况，或者对于通过将存储区域划分成多个部分而获得的多个细分存储区域输入和输出数据的情况，但并不限于这些情况。

此外，例如，当第二控制部分104A和104B在其与第一、第二数据输入输出部分101A和101B之间输入和输出数据的过程中检测到故障时，将故障通知信号作为规定信号输入到第一、第二数据输入输出部分101A和101B。规定信号可以是用于控制对于细分存储区域的数据先进先出的定时信号、用于指示所有存储区域输入和输出数据的数据设定信号以及用于指示细分存储区域输入和输出通过将数据划分成多个部分而获得的细分数据的移位信号，但并不限于这些信号。

在上述结构中，当从一个第二控制部分104A发送的规定信号通过第一数据输入输出部分101A输入到第一控制部分102时，第一控制部分102将由范围信息存储部分存储的范围信息重写为预定范围信息。

(第二实施例)

图2是示出根据本发明第二实施例的存储系统100A的示意性结构实例的框图。这种存储系统100A包括用于存储数据的半导体存储装置1A和用于读出和写入存储在存储装置1A中的数据的第一、第二主机2A和2B。主机的数目不限于两个，也可以是三个或更多个。(主机的结构)

第一、第二主机2A和2B分别包括：控制部分(第二控制部分)20A和20B，其由CPU构成，用于控制主机的各个部分；通信部分21A和21B，其用于输入和输出数据；存储部分22A和22B，其中存储有区域设定程序220；输入部分23A和23B，其由键盘和鼠标构成；以及显示部分24A和24B，其由LCD(液晶显示器)构成，用于显示各种屏幕。上述第一、第二主机2A和2B由例如服务器、个人计算机(PC)、工作站(WS)等形成。

控制部分20A和20B根据区域设定程序220而工作，分别用作故障检测单元和故障通知单元，该故障检测单元用于在对于半导体存储装置1A输入和输出数据的过程中检测故障，该故障通知单元用于通过通信部分21A和21B利用故障通知信号通知由该故障检测单元检测到的故障。

(半导体存储装置的结构)

半导体存储装置1A包括：第一、第二主机接口部分(数据输入输出部分，在下文中，将其简写为主机I/F部分)11A和11B，数据通过该第一、第二主机接口部分输入和输出；主控制器(第一控制部分)12，其用于控制读出和写入通过第一、第二主机I/F部分11A和11B输入和输出的数据；以及多个存储卡(数据存储部分)13，其用于存储从主控制器12发送的数据。

多个存储卡13包括存储控制器130和半导体存储器131。

存储控制器130在其与主控制器12之间连续地发送数据。在写入数据的过程中，存储控制器将从主控制器12发送的数据写入半导体存储器131的指定地址。在读出数据的过程中，存储控制器130从半导体存储器131的指定地址读出数据并向主控制器12提供读出的数据。

寄存器(范围信息存储部分)120是设置在主控制器12中的存储部分。在寄存器120中，存储有表示由多个存储卡13构成的存储区域的范围的范围信息，该存储区域分别分配给第一、第二主机I/F部分11A和11B。

主控制器12包括用于管理存储器以将由多个存储卡13构成的存储区域视为一个共用存储空间的电路以及用于根据存储在寄存器120中的范围信息控制读出和写入存储卡13中的数据的电路。主控制器12的其它部分以与根据第一实施例的第一控制部分102相同的方式形成。

图3A至3C是示出存储在寄存器120中的范围信息和根据该范围信息分配给第一、第二主机I/F部分11A和11B的存储区域的一个实例的简图。在范围信息120a至120c中，第一顶端地址(首地址)和第一终端地址(尾地址)分别表示分配给第一主机I/F部分11A的存储区域的第一个和最后一个地址。此外，第二顶端地址和第二终端地址类似地表示分配给第二主机I/F部分11B的存储区域的第一个和最后一个地址。

此外，存储区域13a至13c表示由多个存储卡13构成的存储区域，从“0x000000”至“0x1fffff”的地址中的每一个地址分别存储一个字节或一个字的数据。数据的记录单位不限于一个字节或一个字，也可以是例如包括512个字节作为一个块的块单位而不限于此。此外，存储区域13a至13c可以具有任意存储容量。该存储容量可以根据半导体存储器131的存储容量或存储卡13的数目而变化。

图3A示出当存储区域13a划分成两个部分时获得的范围信息120a的一个实例。即，地址为“0x000000”至“0x0fffff”的存储区域分配给第一主机I/F部分11A。地址为“0x100000”至“0x1fffff”的存储区域分配给第二主机I/F部分11B。

图3B示出当在分配给第一、第二主机I/F部分11A和11B的存储区域之间设定未使用区域(空白)时获得的范围信息120b的一个实例。即，地址为“0x180000”至“0x1fffff”的存储区域分配给第一主机I/F部分11A。地址为“0x080000”至“0x0fffff”的存储区域分配给第二主机I/F部分11B。然后，在存储区域13b中设定有地址为“0x000000”至“0x07ffff”的未使用区域和地址为“0x100000”至“0x17ffff”的未使用区域。

图3C示出当重复的存储区域分配给第一、第二主机I/F部分11A和11B时获得的范围信息120c的一个实例。即，地址为“0x000000”至“0x0fffff”的存储区域分配给第一主机I/F部分11A。地址为“0x000000”至“0x1fffff”的存储区域分配给第二主机I/F部分11B。那么，地址为“0x000000”至“0x0fffff”的存储区域与可以从第一、第二主机I/F部分11A和11B两者输入和输出数据的重复存储区域对应。

在范围信息中，分配给第一主机I/F部分11A的存储区域可以部分地与分配给第二主机I/F部分11B的存储区域重复，或者其中任何一个存储区域可以包括另一个存储区域。

(第二实施例的操作)

现在，参照图4A和4B说明根据第二实施例的存储系统100A的操作的一个实例。图4A示出当存储系统100A正常工作时获得的范围信息120d的一个实例。根据范围信息120d，地址为“0x000000”至“0x0fffff”的第一存储区域分配给第一主机I/F部分11A。地址为“0x100000”至“0x1fffff”的第二存储区域分配给第二主机I/F部分11B。因此，第一主机2A通过第一主机I/F部分11A对于第一存储区域输入和输出数据，第二主机2B通过第二主机I/F部分11B对于第二存储区域输入和输出数据。

这里，如果在第一主机2A中发生故障，则第一主机2A的故障检测单元会检测到该故障。然后，当故障检测单元将其检测到故障的信息发送到故障通知单元时，故障通知单元通过通信部分21A向半导体存储装置1A发送故障通知信号。

然后，当半导体存储装置1A的第一主机I/F部分11A接收到故障通知信号时，第一主机I/F部分11A向主控制器12发送该故障通知信号。

然后，当主控制器12接收到该故障通知信号时，该主控制器发送交换通知信号，该交换通知信号用于通知不是故障通知信号发送源的第二主机I/F部分11B与第一主机I/F部分交换存储区域。

在此之后，当第二主机I/F部分11B从主控制器12接收到交换通知信号时，第二主机I/F部分11B向第二主机2B发送该交换通知信号。

然后，当第二主机2B的控制部分20B通过通信部分21B接收到该交换通知信号时，控制部分20B暂时停止半导体存储装置1A和第二主机2B之间数据的输入和输出，而向半导体存储装置1A返回交换准备完成信号。在控制部分20B向半导体存储装置返回交换准备完成信号之前，控制部分20B可以在显示部分24B上显示该控制部分接收到交换通知信号的信息。

然后，当第二主机I/F部分11B接收到交换准备完成信号时，第二主机I/F部分11B向主控制器12发送该交换准备完成信号。

随后，当从第一主机I/F部分11A输入交换准备完成信号时，主控制器12重写寄存器120的范围信息以交换分配给第一、第二主机I/F部分11A和11B的存储区域。

图4B示出当交换存储区域时获得的范围信息120e的一个实例。即，在范围信息120e中，第二存储区域分配给第一主机I/F部分11A而第一存储区域分配给第二主机I/F部分11B。

然后，主控制器12通过第二主机I/F部分11B发送用于通知第二主机2B存储区域交换的交换完成信号。

在此之后，当第二主机2B的控制部分20B通过通信部分21B接收到该交换完成信号时，控制部分20B请求半导体存储装置1A输出存储在第一存储区域中的数据。在控制部分20B请求半导体存储装置输出数据之前，控制部分20B可以在显示部分24B上显示用于确认是否请求输出数据的屏幕。

然后，当半导体存储装置1A的第二主机I/F部分11B从第二主机2B接收到用于输出数据的请求时，第二主机I/F部分11B向主控制器12发送该请求。

然后，主控制器12根据该请求以请求多个存储控制器130读出存储在第一存储区域中的数据。

随后，当存储控制器130接收到该请求时，存储控制器130从与第一存储区域的地址“0x000000”至地址“0x0fffff”对应的半导体存储器131读出存储在半导体存储器131中的数据。然后，存储控制器130向主控制器12发送读出的数据作为读出数据。

当主控制器12接收到该读出数据时，该主控制器通过第二主机I/F部分11B向第二主机2B发送该读出数据。

当第二主机2B的控制部分20B通过通信部分21B接收到该读出数据时，该控制部分将接收到的数据存储在存储部分22B中。

(第三实施例)

现在，说明根据本发明第三实施例的存储系统。与根据第二实施例的存储系统100A相比，在根据本实施例的存储系统中，改变了交换存储区域时的操作。即，当控制部分20A和20B根据区域设定程序220而工作，在显示部分24A和24B上显示用于交换和改变存储区域的屏幕并通过输入部分23A和23B输入用于交换范围信息的指令时，根据第三实施例的第一、第二主机2A和2B改变半导体存储装置1A的范围信息。由于根据第三实施例的存储系统的其它结构与第二实施例的存储系统100A相同，所以省略其说明。

(第三实施例的操作)

现在，说明根据第三实施例的存储系统的操作的一个实例。首先，当用户通过第一主机2A的输入部分23A指示启动区域设定程序220时，控制部分20A接收到从输入部分23A发送的用于启动该程序的指令而启动区域设定程序220。来自用户的指令也可以由第二主机2B的输入部分23B接收，并且控制部分20B也可以启动区域设定程序220。

现在，控制部分20A根据启动的区域设定程序220而工作，以在显示部分24A上显示用于交换存储区域的屏幕。

图5示出在第一主机2A的显示部分24A上显示的区域设定屏幕240的一个实例。此区域设定屏幕240用作用于接收来自用户的指令(命令)的命令提示符。也就是说，当控制部分20A接收到通过输入部分23A输入的命令时，该控制部分解释该命令，以通过通信部分21A存取存储在半导体存储装置1A的寄存器120中的范围信息，执行该命令并将执行结果显示在区域设定屏幕240上。

一开始，当用户输入“View”作为用于显示范围信息的显示命令241A时，控制部分20A存取寄存器120的范围信息，读出存储在寄存器120中的范围信息并显示结果。这里，地址“0x0000000”至“0x1ffffff”分配给第一、第二主机I/F部分11A和11B作为重复的存储区域。

然后，当用户输入“Set 2∶1”作为用于改变存储区域分配的设定命令242时，控制部分20A存取寄存器120的范围信息，以重写范围信息，使得第一主机I/F部分11A的存储区域的存储容量与第二主机I/F部分11B的存储区域的存储容量的比例为2∶1。然后，当用户输入显示命令241B时，控制部分20A存取重写的范围信息，以在区域设定屏幕240上显示这样的内容，该内容表明地址为“0x0000000”至“0x14fffff”的存储区域分配给第一主机I/F部分11A，而地址为“0x1500000”至“0x1f7ffff”的存储区域分配给第二主机I/F部分11B。

然后，当用户输入“Exchange”作为用于交换存储区域的交换命令243时，控制部分20A存取寄存器120的范围信息，以重写范围信息，使得交换第一、第二主机I/F部分11A和11B的存储区域。然后，当用户输入显示命令241C时，控制部分20A存取重写的范围信息，以在区域设定屏幕240上显示这样的内容，该内容表明地址为“0x1500000”至“0x1f7ffff”的存储区域分配给第一主机I/F部分11A，而地址为“0x0000000”至“0x14fffff”的存储区域分配给第二主机I/F部分11B。

(第四实施例)

图6是示出根据本发明第四实施例的存储系统100B的示意性结构实例的框图。与根据第二实施例的半导体存储装置1A相比，形成此存储系统100B的半导体存储装置1B还在第一、第二主机I/F部分11A和11B中包括检错部分110A和110B，该检错部分用于检测是否在第一、第二主机2A和2B以及半导体存储装置1B之间输入和输出数据的过程中发生故障。由于存储系统100B的其它结构与根据第二实施例的存储系统100A相同，所以省略其说明。

检错部分110A和110B检测是否在第一、第二主机I/F部分11A和11B以及通信部分21A和21B之间输入和输出数据的过程中发生硬件故障。可以通过例如汉明(humming)编码系统、里德所罗门(ReedSolomon)编码系统等的纠错码或表示被检测故障的检测频率的出错率来检测硬件故障。此外，可以通过监视电路来检测硬件故障，该监视电路用于监视电源异常、温度异常等。此外，可以通过结合上述方式来进行故障的检测而不限于此。然后，当检错部分110A和110B检测到硬件故障时，该检错部分向主控制器12发送检测到硬件故障的信息作为故障通知信号。

(第四实施例的操作)

现在，说明根据第四实施例的存储系统100B的操作的一个实例。首先，当第一主机2A请求半导体存储装置1B写入数据时，第一主机2A的控制部分20A向半导体存储装置1B发送写入数据和写入数据的写入地址。这里，与第二实施例相似，第一存储区域分配给第一主机I/F部分11A，第二存储区域分配给第二主机I/F部分11B。

然后，当半导体存储装置1B的第一主机I/F部分11A接收到该写入数据时，设置在第一主机I/F部分11A中的检错部分110A确认是否在输入该写入数据的过程中发生硬件故障。

然后，当检错部分110A未在输入写入数据的过程中检测到硬件故障时，第一主机I/F部分向主控制器12发送该写入数据。然后，主控制器12通过存储控制器130将该写入数据写入与写入地址对应的半导体存储器131中。

此外，当检错部分110A在输入写入数据的过程中检测到硬件故障时，检错部分110A向主控制器12发送故障通知信号。

在此之后，当主控制器12从检错部分110A接收到故障通知信号时，主控制器12通过不是故障通知信号发送源的第二主机I/F部分11B向第二主机2B发送用于通知交换存储区域的交换通知信号。

随后，当第二主机2B的控制部分20B接收到该交换通知信号时，控制部分20B暂时停止相对于半导体存储装置1B的数据输入和输出，而向半导体存储装置1B发送交换准备完成信号。

然后，当半导体存储装置1B的主控制器12通过第一主机I/F部分11A接收到该交换准备完成信号时，该主控制器重写寄存器120的范围信息以交换分配给第一、第二主机I/F部分11A和11B的存储区域并通过第二主机I/F部分11B向第二主机2B发送用于通知第二主机2B交换存储区域的交换完成信号。

然后，当第二主机2B通过通信部分21B接收到该交换完成信号时，与第二实施例相似，控制部分20B请求半导体存储装置1B输出存储在第一存储区域中的数据。

在此之后，半导体存储装置1B根据该请求通过存储控制器130读出存储在第一存储区域中的数据，并向第二主机2B发送读出的数据作为读出数据。

第二主机2B的控制部分20B通过通信部分21B接收该读出数据并将接收到的读出数据存储在存储部分22B中。

(第五实施例)

图7是示出根据第五实施例的存储系统100C的示意性结构实例的框图。此存储系统100C包括一台用于进行数据的先进先出的主机2C，该主机与根据第二至第四实施例中任一实施例的半导体存储装置1C连接。

主机2C包括两个通信部分，即：用于写入数据的写入通信部分25和用于读出数据的读出通信部分26。这些通信部分分别与半导体存储装置1C的第一、第二主机I/F部分11A和11B连接。写入通信部分25和读出通信部分26可以是第二实施例中提供的两个通信部分21。

控制部分20C根据存储在存储部分22C中的控制程序221而工作并用作数据处理单元和数据控制单元，该数据处理单元用于处理数据并在处理数据的过程中产生例如中间数据和已处理数据等各种数据，该数据控制单元用于通过使用半导体存储装置1C的存储区域作为FIFO(先进先出)区域来控制由该数据处理单元产生的各种数据的先进先出。

(第五实施例的操作)

现在，利用图8A至8C以及图9A至9C根据图10所示流程图说明根据第五实施例的存储系统100C的操作的一个实例。首先，假定在此时主机2C的控制部分20C通过数据处理单元处理数据以产生中间数据。然后，数据处理单元向数据控制单元发送该中间数据作为写入数据。

然后，当数据控制单元从数据处理单元接收到该写入数据时，该数据控制单元通过写入通信部分25向半导体存储装置1C发送写入信号和该写入数据(S100)。

在此之后，当半导体存储装置1C的主控制器12通过第一主机I/F部分11A接收到该写入信号和该写入数据时，主控制器12根据存储在寄存器120中的范围信息将该写入数据存储在存储卡13中(S101)。

这里，图8A示出存储在寄存器120中的范围信息120f。在此范围信息120f中，“5M+1”存储在与第一主机I/F部分11A对应的第一顶端地址中而“6M”存储在第一终端地址中。因此，主控制器12将写入数据存储在作为一个细分存储区域的第六存储区域132f中，通过将图8B所示存储区域13f划分成八个部分来获得该细分存储区域。在图8B所示第一至第八存储区域132a至132h中，可以存储各自分离的数据。

然后，主机2C的数据控制单元增加与第一主机I/F部分11A对应的写入区域(S102)。例如，如图8A所示，当顶端地址“5M+1”和终端地址“6M”存储在分配给第一主机I/F部分11A的范围信息中时，数据控制单元通过写入通信部分25向半导体存储装置1C发送控制信号(定时信号)，以便将该范围信息重写为通过将细分存储区域的存储容量M加到这些地址上而获得的顶端地址“6M+1”和终端地址“7M”，即第七存储区域132g。

然后，当主控制器12通过第一主机I/F部分11A接收到该控制信号时，主控制器12将第一顶端地址重写为“6M+1”并将第一终端地址重写为“7M”。这里，图9A示出重写的范围信息120g。可以同时发送写入信号和控制信号或者可以共同使用一种信号作为上述两种信号。

随后，数据控制单元判断增加的写入区域是否在存储区域之外(S103)。即，如图8C所示，当以圆环形式来看存储区域13f从而第一存储区域132a设定在第八存储区域132h之后时，如果增加之前的写入区域是第八存储区域132h，则判定通过增加第八存储区域132h而获得的写入区域位于存储区域之外。

然后，当数据控制单元判定增加的写入区域位于存储区域之外(S103：Yes(是))时，与步骤S101相似，该数据控制单元向半导体存储装置1C发送控制信号，以便将范围信息的顶端地址重写为“1”而终端地址重写为“M”，以使写入区域恢复成初始区域，即第一存储区域132a(S104)。然后，当主控制器12接收到该控制信号时，该主控制器将与第一主机I/F部分11A对应的范围信息重写为表示初始区域的地址。

在步骤S103中，当数据控制单元判定写入区域不位于存储区域之外(S103：No(否))时，该数据控制单元不使该写入区域恢复成初始区域而前进到下一步骤。

然后，数据控制单元判断写入区域是否不超过读出区域(S105)。即，当以圆环形式来看存储区域13f时，该数据控制单元确认写入区域是否超过读出区域，以便将写入数据不会覆盖在尚未从其读出数据的细分存储区域中。例如，在范围信息中，如果“5M+1”存储在下一写入区域的顶端地址中而“6M”存储在终端地址中并且“5M+1”还存储在读出区域的顶端地址中而“6M”还存储在终端地址中，则数据控制单元判定写入区域超过读出区域。

然后，当写入区域不超过读出区域(S105：Yes)时，过程返回到步骤S100，并且数据控制单元待机直到从数据处理单元输入下一写入信号为止。

在此之后，当数据控制单元从数据处理单元接收到下一写入请求时，如上所述，该数据控制单元向半导体存储装置1C发送下一写入信号和写入数据(S100)。然后，当主控制器12接收到该写入信号和该写入数据时，该主控制器根据图9A所示范围信息将该写入数据存储在第七存储区域132g中。

在步骤S105中，当写入区域超过读出区域(S105：No)时，过程不返回到步骤S100，并且数据控制单元待机直到增加读出区域为止。

另一方面，假定主机2C的控制部分20C请求半导体存储装置1C读出存储在该半导体存储装置中的中间数据以便获得将要由数据处理单元处理的数据。然后，数据处理单元向数据控制单元发送读出请求。

然后，当数据控制单元从数据处理单元接收到该读出请求时，该数据控制单元通过读出通信部分26向半导体存储装置1C发送读出信号(S200)。数据控制单元可以同时发送写入信号和读出信号或者分别在不同定时(时刻)发送这些信号。此外，数据控制单元可以连续发送写入信号或者也可以连续发送读出信号。

随后，当半导体存储装置1C的主控制器12通过第二主机I/F部分11B接收到该读出信号时，主控制器12根据范围信息从与分配给第二主机I/F部分11B的细分存储区域对应的存储卡13读出数据(S201)。

这里，如图8A所示，在第二主机I/F部分11B的范围信息中存储有顶端地址“1”和终端地址“M”，从由这些地址指定的存储区域即图8B所示第一存储区域132a读出数据。

然后，主控制器12通过第二主机I/F部分11B向主机2C发送读出的数据作为读出数据。

然后，当主机2C的数据控制单元接收到该读出数据时，该数据控制单元向数据处理单元发送该读出数据。

在此之后，如同在步骤S102中那样，数据控制单元增加与第二主机I/F部分11B对应的读出区域(S202)并判断增加的读出区域是否位于存储区域范围之外(S203)。

然后，当数据控制单元判定增加的读出区域位于存储区域范围之外(S203：Yes)时，该数据控制单元使读出区域恢复成初始区域(S204)。

在步骤S203中，当数据控制单元判定增加的读出区域不位于存储区域范围之外(S203：No)时，该数据控制单元不使该读出区域恢复成初始区域而前进到下一步骤。

然后，如同在步骤S105中那样，数据控制单元判断读出区域是否超过写入区域(S205)。当读出区域不超过写入区域(S205：Yes)时，过程返回到步骤S200，并且数据控制单元待机直到从数据处理单元输入下一读出信号为止。

在此之后，当数据控制单元从数据处理单元接收到下一读出请求时，如上所述，该数据控制单元向半导体存储装置1C发送下一读出信号(S200)。然后，当主控制器12接收到该读出信号时，该主控制器根据图9A所示范围信息120g从第二存储区域132b中读出该读出数据并向主机2C发送该读出数据。

在步骤S205中，当读出区域超过写入区域(S205：No)时，过程不返回到步骤S200，并且数据控制单元待机直到增加写入区域为止。

(第六实施例)

图11是示出根据本发明第六实施例的存储系统100D的示意性结构实例的框图。此存储系统100D包括半导体存储装置1D，该半导体存储装置具有分别与三个主机2D至2F连接的第一至第三主机I/F部分11A至11C。

第一主机2D设置有用于将数据写入半导体存储装置1D的写入通信部分25。写入通信部分25与半导体存储装置1D的第一主机I/F部分11A连接。第二、第三主机2E和2F分别设置有读出通信部分26A和26B，这些通信部分分别与半导体存储装置1D的第二、第三主机I/F部分11B和11C连接。由于存储系统100D的其它结构与第五实施例的存储系统100C相同，所以省略其说明。

(第六实施例的操作)

现在，参照图12A至12C以及图13A至13C说明根据第六实施例的存储系统100D的操作的一个实例。首先，与第五实施例相似，第一主机2D通过写入通信部分25向半导体存储装置1D发送由生成单元生成的写入数据以及写入信号。

然后，当半导体存储装置1D的主控制器12通过第一主机I/F部分11A接收到该写入信号和该写入数据时，该主控制器根据存储在寄存器120中的范围信息将该写入数据存储在存储卡13中。

这里，图12A示出存储在寄存器120中的范围信息120h。在此范围信息120h中，第六存储区域132f分配给第一主机I/F部分11A。主控制器12将写入数据存储在图12B所示第六存储区域132f中。

然后，当第一主机2D向半导体存储装置1D发送下一写入信号和写入数据时，第一主机2D发送用于重写范围信息的控制信号，以便将该写入数据写入上一次写入数据的细分存储区域之后的细分存储区域。当上一次写入数据的细分存储区域是第八存储区域132h时，第一主机2D发送用于重写范围信息的控制信号，以便使下一细分存储区域变为第一存储区域132a。此外，当在下一细分存储区域中写入数据时，第一主机2D保持写入数据的发送直到第二、第三主机2E和2F读出数据为止。

这里，图13A示出重写的范围信息120i。在此范围信息120i中，第七存储区域132g分配给第一主机I/F部分11A。主控制器12将下一写入数据存储在图13B所示第七存储区域132g中。

另一方面，假定第二、第三主机2E和2F中的第二主机2E通过读出通信部分26A向半导体存储装置1D发送数据的读出信号。当第三主机2F向该半导体存储装置发送读出信号时，也进行同样的操作。

然后，当半导体存储装置1D的主控制器12通过第二主机I/F部分11B接收到该读出信号时，该主控制器从与分配给第二主机I/F部分11B的细分存储区域对应的存储卡13中读出数据。

这里，在图12A所示范围信息120h中，第一存储区域132a分配给第二主机I/F部分11B。主控制器12从第一存储区域132a读出数据。

然后，主控制器12通过第二主机I/F部分11B向第二主机2E发送读出的数据作为读出数据。然后，第二主机2E通过读出通信部分26A接收该读出数据。

在此之后，当第二主机2E向半导体存储装置1D发送下一读出信号时，第二主机2E向半导体存储装置1D发送用于重写范围信息的控制信号，以便从上一次读出数据的细分存储区域之后的细分存储区域读出数据。

此外，当上一次读出数据的细分存储区域是第八存储区域132h时，第二主机2E发送用于重写范围信息的控制信号，以便使下一细分存储区域变为第一存储区域132a。此外，当不在下一细分存储区域中写入数据时，第二主机2E保持读出信号的发送直到第一主机2D写入数据为止。此外，第二主机2E控制读出区域以便使下一细分存储区域不在两个主机之间重复。

这里，在图13A所示范围信息120i中，第三存储区域132c分配给第二主机I/F部分11B，并且主控制器12从图13B所示第三存储区域132c读出下一读出数据。

(第七实施例)

图14是示出根据本发明第七实施例的存储系统100E的示意性结构实例的框图。此存储系统100E包括半导体存储装置1E，该半导体存储装置具有与总共四个主机连接的第一至第四主机I/F部分11A至11D，该四个主机包括具有写入通信部分25A至25C的第一至第三主机2D至2F以及具有读出通信部分26的第四主机2G。由于存储系统100E的其它结构与第六实施例的存储系统100D相同，所以省略其说明。

(第七实施例的操作)

现在，参照图15A至15C以及图16A至16C说明根据第七实施例的存储系统100E的操作的一个实例。首先，第一至第三主机2D至2F通过写入通信部分25A至25C向半导体存储装置1E发送写入数据以及写入信号。

然后，当半导体存储装置1E的主控制器12通过第一至第三主机I/F部分11A至11C接收到该写入信号和该写入数据时，该主控制器根据存储在寄存器120中的范围信息将该写入数据存储在存储卡13中。即，主控制器12根据图15A所示范围信息120j分别将该写入数据存储在图15B所示第四至第六存储区域132d至132f中。

然后，与第六实施例的操作相似，第一至第三主机2D至2F向半导体存储装置1E发送将写入区域重写为上一次写入数据的细分存储区域之后的细分存储区域的控制信号，以便当上一次写入数据的细分存储区域是第八存储区域132h时，将第一存储区域132a确定为写入区域。此外，当在下一细分存储区域中写入数据时，第一至第三主机2D至2F待机直到第四主机2G读出数据为止。此外，第一至第三主机2D至2F控制写入区域以便使下一细分存储区域不在三个主机之间重复。

这里，图16A示出重写的范围信息120k。在此范围信息120k中，第一至第三主机I/F部分11A至11C的写入区域分别分配给第七存储区域132g、第八存储区域132h和第一存储区域132a。因此，主控制器12将从第一至第三主机2D至2F提供的下一写入数据分别存储在图16B所示第七存储区域132g、第八存储区域132h和第一存储区域132a中。

另一方面，当第四主机2G通过读出通信部分26向半导体存储装置1E发送数据的读出信号时，与第六实施例的操作相似，根据范围信息读出数据。

(第八实施例)

图17是示出根据本发明第八实施例的存储系统100F的示意性结构实例的框图。此存储系统100F包括半导体存储装置1F，该半导体存储装置具有分别与具有写入通信部分25的第一主机2D和具有读出通信部分26的第二主机2E连接的第一、第二主机I/F部分11A和11B。主机的数目不限于两个，也可以是一个或三个或更多个。(第八实施例的操作)

现在，参照图18A至18D说明根据第八实施例的存储系统100F的操作的一个实例。首先，假定第一主机2D通过写入通信部分25向半导体存储装置1F发送写入数据以及写入请求(数据设定信号)。

然后，当半导体存储装置1F的主控制器12通过第一主机I/F部分11A接收到该写入数据时，该主控制器根据范围信息将该写入数据存储在由多个存储卡13构成的整个存储区域中。

这里，图18A示出范围信息120m和存储区域。在此范围信息120m中，整个存储区域分配给第一主机I/F部分11A。主控制器12将由数据1至数据8构成的写入数据存储在图18B所示整个存储区域中。

然后，第二主机2E通过读出通信部分26向半导体存储装置1F发送数据的读出信号。

然后，当半导体存储装置1F的主控制器12通过第二主机I/F部分11B接收到该读出信号时，该主控制器从与分配给第二主机I/F部分11B的细分存储区域对应的存储卡13读出数据。即，在范围信息120m中，由于第一存储区域132a分配给第二主机I/F部分11B，所以主控制器12从第一存储区域132a读出数据。

在此之后，主控制器12通过第二主机I/F部分11B向第二主机2E发送读出的数据作为读出数据。然后，第二主机2E通过读出通信部分26接收该读出数据。

然后，第二主机2E发送用于重写范围信息的移位信号，以便从上一次读出数据的细分存储区域之后的细分存储区域读出数据。然后，当主控制器12接收到该移位信号时，该主控制器重写与第二主机I/F部分11B对应的范围信息。

这里，图18D示出重写的范围信息120n。在此范围信息120n中，作为第一存储区域132a的下一细分存储区域，第二存储区域132b分配给第二主机I/F部分11B。

然后，当半导体存储装置1F的主控制器12通过第二主机I/F部分11B接收到下一读出信号时，该主控制器根据图18D所示范围信息120n从第二存储区域132b读出数据，可以同时发送移位信号和读出信号或者也可以共同使用一种信号作为上述两种信号。

然后，当主控制器12依次读出数据直到第八存储区域132h时，该主控制器将下一读出区域重写为第一存储区域132a。然后，第二主机2E待机直到第一主机2D将下一数据写入所有存储区域中为止。

然后，当第一主机2D将下一数据写入所有存储区域中时，第二主机2E类似地依次从第一存储区域132a读出数据。

(其它实施例)

本发明不局限于上述实施例而可以在不背离本发明的要旨的范围内作出各种变型。例如，在第二和第四实施例中，当半导体存储装置的主控制器12从第一、第二主机2A和2B接收到交换准备完成信号时，主控制器12重写寄存器120的范围信息，以便交换分配给第一、第二主机I/F部分11A和11B的存储区域。然而，第一、第二主机2A和2B的控制部分20A和20B也可以存取存储在寄存器120中的范围信息，以重写该范围信息以便交换存储区域。

此外，各实施例的部件分别可以在不背离本发明的要旨的范围内任意组合在一起。

为了解释和说明起见，已经提供了对于本发明实施例的前述说明。本发明并非意在穷举或将本发明限制在所披露的具体形式。显然，许多修改和变型对于所属领域的技术人员而言是显而易见的。实施例的选取和说明是为了更好地解释本发明的原理及其实际应用，从而使所属领域的其他技术人员能够理解本发明适用于各种实施例，并且具有各种变型的本发明适合于所设想的特定用途。本发明意在用前面的权利要求书及其等同内容来限定本发明的保护范围。

Claims

1.一种存储系统，包括：

多个数据输入输出部分，通过所述多个数据输入输出部分输入和输出数据；

数据存储部分，其存储通过所述多个数据输入输出部分输入和输出的数据；

范围信息存储部分，其存储表示所述数据存储部分的存储区域的范围的范围信息，所述存储区域分别分配给所述多个数据输入输出部分；

存储装置，其包括第一控制部分，所述第一控制部分根据存储在所述范围信息存储部分中的范围信息来控制所述数据存储部分以读出和写入数据，并且在从所述数据输入输出部分输入规定信号的情况下，所述第一控制部分将由所述范围信息存储部分存储的范围信息重写为预定范围信息；以及

多个第二控制部分，其与所述多个数据输入输出部分对应地设置并在其与所述多个数据输入输出部分之间输入和输出数据，并且在规定情况下向所述数据输入输出部分输入所述规定信号。

2.根据权利要求1所述的存储系统，其中，

在所述第二控制部分对于所述数据输入输出部分输入和输出数据的过程中检测到故障的情况下，所述第二控制部分输入故障通知信号作为所述规定信号，并且

在从所述数据输入输出部分输入故障通知信号的情况下，所述第一控制部分重写所述范围信息，以便将分配给所述数据输入输出部分的所述存储区域分配给未向其输入故障通知信号的数据输入输出部分。

3.根据权利要求1所述的存储系统，其中，

所述数据存储部分包括通过将所述存储区域划分成多个部分而获得的多个细分存储区域，

在所述第二控制部分对于所述细分存储区域输入和输出数据的情况下，所述第二控制部分输入用于控制数据的先进先出的定时信号作为所述规定信号，并且

在输入所述定时信号的情况下，所述第一控制部分重写所述范围信息，以便将所述多个细分存储区域中的一个细分存储区域分配给所述数据输入输出部分，并且所述第一控制部分控制所述细分存储区域以读出和写入数据。

4.根据权利要求1所述的存储系统，其中，

在所述第二控制部分对于所述存储区域输入和输出数据的情况下，所述第二控制部分输入用于指示输入和输出数据的数据设定信号和用于指示输入和输出细分数据的移位信号作为所述规定信号，其中，所述细分数据是通过将数据划分成多个部分而获得的，

在输入所述数据设定信号的情况下，所述第一控制部分重写所述范围信息，以便将所述存储区域分配给所述数据输入输出部分，并且所述第一控制部分控制所述存储区域以读出和写入数据，并且

在输入所述移位信号的情况下，所述第一控制部分重写所述范围信息，以便将所述多个细分存储区域中的一个细分存储区域分配给所述数据输入输出部分，并且所述第一控制部分控制所述细分存储区域以读出和写入数据。

5.一种存储装置，包括：

范围信息存储部分，其存储表示所述数据存储部分的存储区域的范围的范围信息，所述存储区域分别分配给所述多个数据输入输出部分；以及

控制部分，其根据存储在所述范围信息存储部分中的范围信息控制所述数据存储部分以读出和写入数据，并且在从所述数据输入输出部分输入规定信号的情况下，所述控制部分将由所述范围信息存储部分存储的范围信息重写为预定范围信息。