CN105378678B - 信息处理装置、信息处理方法以及程序 - Google Patents

信息处理装置、信息处理方法以及程序 Download PDF

Info

Publication number
CN105378678B
CN105378678B CN201480040271.8A CN201480040271A CN105378678B CN 105378678 B CN105378678 B CN 105378678B CN 201480040271 A CN201480040271 A CN 201480040271A CN 105378678 B CN105378678 B CN 105378678B
Authority
CN
China
Prior art keywords
mentioned
data
buffer
written
abnormality detection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480040271.8A
Other languages
English (en)
Other versions
CN105378678A (zh
Inventor
井上笃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN105378678A publication Critical patent/CN105378678A/zh
Application granted granted Critical
Publication of CN105378678B publication Critical patent/CN105378678B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0787—Storage of error reports, e.g. persistent data storage, storage using memory protection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3037—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a memory, e.g. virtual memory, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Mathematical Physics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Debugging And Monitoring (AREA)
  • Information Transfer Systems (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

实施方式的信息处理装置具备缓冲器、存储器和控制部。缓冲器能够存储传送对象的数据。存储器能够保存向缓冲器中写入了规定的异常检测用数据这一情况以及由控制第1控制对象的外部控制部写入的缓冲器的异常检测结果。控制部控制与第1控制对象不同的第2控制对象，将向外部控制部传送的异常检测用数据写入缓冲器，使将异常检测用数据写入了缓冲器这一情况保存于存储器，在异常检测结果表示检测到异常的情况下，禁止向缓冲器具有的存储区域中的至少被检测到异常的存储区域的数据写入。

Description

信息处理装置、信息处理方法以及程序
技术领域
本发明涉及信息处理装置、信息处理方法以及程序。
背景技术
具有进行数据的运算处理且控制对象分别不同的MPU(Micro-Processing Unit)的通信系统具有当在协作动作的MPU间进行数据的交换时将该数据暂时保存、补偿MPU间的处理速度及传送速度的差的缓冲器。根据该通信系统，能够提高在数据总线的总线宽度不同的MPU间进行数据的交换时的数据的传送速度。
现有技术文献
专利文献
专利文献1:日本特开2005－71075号公报
发明内容
发明要解决的课题
但是，在上述的通信系统中，缓冲器只不过提供存储数据的功能，所以即使由于缓冲器的数据写入时或数据读出时的异常而向接收侧的MPU发送异常数据，也无法在发送侧的MPU以及接收侧的MPU的任一方中确认数据异常的有无，存在由于缓冲器的异常而导致异常数据被传送的课题。
用于解决课题的手段
实施方式的信息处理装置具备缓冲器、存储器和控制部。缓冲器能够存储传送对象的数据。存储器能够保存向缓冲器写入了规定的异常检测用数据这一情况以及由控制第1控制对象的外部控制部写入的缓冲器的异常检测结果。控制部控制与第1控制对象不同的第2控制对象，将向外部控制部传送的异常检测用数据写入缓冲器，使将异常检测用数据写入了缓冲器这一情况保存于存储器，在异常检测结果表示检测到异常的情况下，禁止向缓冲器具有的存储区域中的至少被检测到异常的上述存储区域写入数据。
附图说明
图1是表示第一实施方式的信息处理装置的结构的框图。
图2是表示第一实施方式的信息处理装置的硬件结构的图。
图3是表示第一实施方式的信息处理装置具备的MPU的功能结构的框图。
图4是表示第一实施方式的信息处理装置具备的外部MPU的功能结构的框图。
图5是表示第一实施方式的信息处理装置具备的缓冲器的结构的图。
图6是表示第一实施方式的信息处理装置具备的寄存器的结构的图。
图7是用于说明在第一实施方式的信息处理装置具备的MPU中检测缓冲器的异常的处理的图。
图8是用于说明在第一实施方式的信息处理装置具备的外部MPU中检测缓冲器的异常的处理的图。
图9是表示第一实施方式的信息处理装置中的检测缓冲器的异常的处理的流程的流程图。
图10是表示第二实施方式的信息处理装置具备的MPU的功能结构的框图。
图11是表示第二实施方式的信息处理装置具备的外部MPU的功能结构的框图。
图12是表示第二实施方式的信息处理装置具备的寄存器的结构的图。
图13是用于说明在第二实施方式的信息处理装置具备的MPU中检测缓冲器的异常的处理的图。
图14是用于说明在第二实施方式的信息处理装置具备的外部MPU中检测缓冲器的异常的处理的图。
图15是表示第二实施方式的信息处理装置中的检测缓冲器的异常的处理的流程的流程图。
图16是表示第三实施方式的信息处理装置具备的MPU的功能结构的框图。
图17是表示第三实施方式的信息处理装置具备的外部MPU的功能结构的框图。
图18是表示第三实施方式的信息处理装置具备的寄存器的结构的图。
图19是用于说明由第三实施方式的信息处理装置具备的MPU进行的向分割区域的数据的写入的图。
图20是用于说明由第三实施方式的信息处理装置进行的向缓冲器的数据的写入的图。
具体实施方式
以下，利用附图，对本实施方式的信息处理装置、信息处理方法以及程序进行说明。
(第一实施方式)
图1是表示第一实施方式的信息处理装置的结构的框图。本实施方式的信息处理装置如图1所示，具有经系统总线12连接的第1信息处理部1和第2信息处理部2。第1信息处理部1具有MPU(Micro Processing Unit)10。第2信息处理部2具有外部MPU11。外部MPU11是控制未图示的第1控制对象的外部控制部的一例。此外，MPU10是控制与外部MPU11控制的第1控制对象不同的第2控制对象的控制部的一例。并且，MPU10与外部MPU11协作而能够执行各种处理。本实施方式中，第1控制部1和第2控制部2经系统总线12连接，但不限于此，例如，也可以经追踪线缆等通信线缆连接。本实施方式中，MPU10和外部MPU11搭载在1个信息处理装置内，但也可以将MPU10和外部MPU11分别搭载在不同的信息处理装置内。
图2是表示第一实施方式的信息处理装置的硬件结构的图。本实施方式的第1信息处理部1如图2所示，具备控制第2控制对象的MPU10、能够存储在外部MPU11与MPU10之间交换的传送对象的数据的缓冲器13、以及能够保存对该缓冲器13的数据的存储状态等的寄存器14(存储器的一例)。第2信息处理部2如图2所示，具备控制第1控制对象的外部MPU11。
图3是表示第一实施方式的信息处理装置具备的MPU的功能结构的框图。MPU10如图3所示，具备：运算部100，进行向外部MPU11的数据发送等各种运算处理；自诊断部101，进行在缓冲器13的异常的检测中使用的规定的异常检测用数据(以下称作测试数据)向缓冲器13的写入；区域控制部102，根据缓冲器13的异常检测结果，控制向缓冲器13的数据的写入；地址计算部103，计算在缓冲器13中写入向外部MPU11发送的数据的区域的地址；以及区域分割部104，将缓冲器13的存储区域分割为多个存储区域(本实施方式中，后述的第1存储区域130、第2存储区域131以及备份区域132)。
图4是表示第一实施方式的信息处理装置具备的外部MPU的功能结构的框图。外部MPU11如图4所示，具备：运算部110，进行向MPU10的数据发送等各种运算处理；确认部111，利用被写入到缓冲器13中的测试数据，检测缓冲器13的异常；以及地址计算部112，计算在缓冲器13中写入向MPU10发送的数据的地址。
图5是表示第一实施方式的信息处理装置具备的缓冲器的结构的图。本实施方式中，缓冲器13如图5所示，具备：第1存储区域130，存储从MPU10向外部MPU11传送的数据；第2存储区域131，存储从外部MPU11向MPU10传送的数据；以及备份区域132，能够用于在第1存储区域130以及第2存储区域131中存储的数据的备份。
图6是表示第一实施方式的信息处理装置具备的寄存器的结构的图。本实施方式中，寄存器14如图6所示，具备：第1地址寄存器140，能够保存在第1存储区域130中存储有数据的区域的地址；第2地址寄存器141，能够保存在第2存储区域131中存储有数据的区域的地址；第1数据写寄存器142，能够保存对第1存储区域130的传送对象的数据的存储状态；第2数据写寄存器143，能够保存对第2存储区域131的传送对象的数据的存储状态；第1测试数据写寄存器144，能够保存测试数据的存储状态；第2测试数据写寄存器145，能够保存对第2存储区域131的测试数据的存储状态；缓冲器正常寄存器146，能够保存表示被外部MPU11写入的缓冲器13的异常检测结果(缓冲器13中没有检测出异常)的数据(本实施方式中是指“ON”)；以及缓冲器异常寄存器147，能够保存表示被外部MPU11写入的缓冲器13的异常检测结果(在缓冲器13中检测到异常)的数据(本实施方式中是指“ON”)。
接着，利用图3～图6，对在MPU10与外部MPU11间收发数据的处理进行说明。首先，对从MPU10向外部MPU11发送数据的处理进行说明。MPU10的运算部100，在从MPU10向外部MPU11发送数据的情况下，向缓冲器13的第1存储区域130中的由地址计算部103计算出的地址的区域写入数据。进而，运算部100将在第1存储区域130中写入了数据的区域的地址写入并保存于第1地址寄存器140，并且将表示对第1存储区域130写入了数据这一情况的数据(本实施方式中是指“ON”)写入并保存于第1数据写寄存器142。
外部MPU11的运算部110检测在第1数据写寄存器142中是否保存有“ON”。并且，若检测出在第1数据写寄存器142中保存有“ON”，则运算部110从第1地址寄存器140读出地址。进而，运算部110在缓冲器13的第1存储区域130中从读出的地址的区域读入数据。若数据的读入完成，则运算部110将表示读入了在第1存储区域130中存储的数据这一情况的数据(本实施方式中是指“OFF”)写入并保存于第1数据写寄存器142。根据以上内容，本实施方式的信息处理装置进行从MPU10向外部MPU11的数据的发送。
接着，对从外部MPU11向MPU10发送数据的处理进行说明。外部MPU11的运算部110在从外部MPU11向MPU10发送数据的情况下，向缓冲器13的第2存储区域131中的由地址计算部112取得的地址的区域写入数据。进而，运算部110将在第2存储区域131中写入了数据的区域的地址写入并保存于第2地址寄存器141，并且将表示对第2存储区域131写入了数据这一情况的数据(本实施方式中是指“ON”)写入并保存于第2数据写寄存器143。
MPU10的运算部100检测在第2数据写寄存器143中是否保存有“ON”。并且，若检测到在第2数据写寄存器143中保存有“ON”，则运算部100从第2地址寄存器141读出地址。进而，运算部100在缓冲器13的第2存储区域131中从读出的地址的区域读入数据。若数据的读入完成，则运算部100将表示读入了在第2存储区域131中存储的数据这一情况的数据(本实施方式中是指“OFF”)写入并保存于第2数据写寄存器143。根据以上内容，本实施方式的信息处理装置进行从外部MPU11向MPU10的数据的发送。
接着，利用图3～图6，对检测缓冲器13的异常的处理进行说明。MPU10的自诊断部101对缓冲器13写入测试数据。进而，自诊断部101将写入了测试数据的区域的地址写入并保存于第1地址寄存器140(或第2地址寄存器141)，并且将表示写入了测试数据这一情况的数据(本实施方式中是指“ON”)写入并保存于第1测试数据写寄存器144(或第2测试数据写寄存器145)。
外部MPU11的确认部111检测在第1测试数据写寄存器144(或第2测试数据写寄存器145)中是否保存有“ON”。并且，若检测到在第1测试数据写寄存器144(或第2测试数据写寄存器145)中保存有“ON”，则确认部111读出在第1地址寄存器140(或第2地址寄存器141)中存储的地址。进而，确认部111在缓冲器13中从读出的地址的区域读入测试数据。若测试数据的读入完成，则确认部111在读入的测试数据与预先设定的测试数据不一致的情况下(即，在向缓冲器13的测试数据的写入时或从缓冲器13的测试数据的读出时等发生异常，没能从缓冲器13读出测试数据的情况下)，检测出缓冲器13的异常，并且对缓冲器异常寄存器147写入表示检测出缓冲器13的异常这一情况的数据(本实施方式中是指“ON”)。另一方面，读入的测试数据与预先设定的测试数据一致的情况下(即，在向缓冲器13的测试数据的写入时或从缓冲器13的测试数据的读出时等未发生异常，成功从缓冲器13读出测试数据的情况下)，确认部111对缓冲器正常寄存器146写入表示缓冲器13正常这一情况的数据(本实施方式中是指“ON”)。
MPU10的自诊断部101在缓冲器正常寄存器146中保存有“ON”的情况下，使向缓冲器13的测试数据的写入继续。进而，自诊断部101将“OFF”写入并保存于缓冲器正常寄存器146。
MPU10的运算部100在缓冲器异常寄存器147中保存有“ON”的情况下，至少禁止向缓冲器13的检测到异常的区域(在缓冲器13中，表示在第1地址寄存器140或第2地址寄存器141中保存的地址所示的区域)的数据的写入。进而，自诊断部101使向缓冲器13的测试数据的写入中止，并且将“OFF”写入并保存于缓冲器异常寄存器147。由此，在由于缓冲器13的异常而向外部MPU11发送了异常数据的情况下，能够在外部MPU11中检测数据的异常，能够禁止向缓冲器13的数据的写入，所以能够防止由缓冲器13的异常导致的异常数据的传送。
接着，利用图7～图9，对本实施方式的信息处理装置中检测缓冲器13的异常的处理详细地说明。图7是用于说明在第一实施方式的信息处理装置具备的MPU中检测缓冲器的异常的处理的图。图8是用于说明在第一实施方式的信息处理装置具备的外部MPU中检测缓冲器的异常的处理的图。图9是表示第一实施方式的信息处理装置中的检测缓冲器的异常的处理的流程的流程图。
本实施方式中，MPU10的自诊断部101若被指示了信息处理装置的初始化(图7的步骤S701)，则使向缓冲器13的测试数据的写入开始(图7的步骤S702以及图9的步骤S901)。若向缓冲器13的测试数据的写入完成(图9的步骤S901：否)，则自诊断部101将在缓冲器13中写入了测试数据的区域的地址写入并保存于第1地址寄存器140(或第2地址寄存器141)(图9的步骤S902)。进而，自诊断部101将表示写入了测试数据这一情况的数据(“ON”)写入并保存于第1测试数据写寄存器144(或第2测试数据写寄存器145)(图9的步骤S903)。
在向第1测试数据写寄存器144(或第2测试数据写寄存器145)写入“ON”后，自诊断部101进行判断对缓冲器正常寄存器146是否保存有表示缓冲器13正常这一情况的数据(“ON”)的自诊断处理(图7的步骤S703以及图9的步骤S904)。并且，在对缓冲器正常寄存器146写入了表示缓冲器13正常这一情况的数据(“ON”)的情况下(图9的步骤S904：是)，自诊断部101对缓冲器正常寄存器146写入并保存“OFF”(图9的步骤S905)，并且返回步骤S901，向缓冲器13中的没有进行测试数据的写入的区域写入测试数据。
另一方面，在对缓冲器异常寄存器147保存有表示缓冲器13异常这一情况的数据(“ON”)的情况下(图7的步骤S704以及图9的步骤S904：否)，自诊断部101对缓冲器异常寄存器147写入并保存“OFF”(步骤S906)。进而，运算部100判断为缓冲器13处于异常状态，将向缓冲器13的数据的写入禁止(图9的步骤S907)。由此，在由于缓冲器13的异常而向外部MPU11发送了异常的测试数据的情况下，在外部MPU11中检测出测试数据的异常而不进行利用缓冲器13的数据的传送，因此能够防止由缓冲器13的异常导致的异常数据的传送。
另一方面，外部MPU11的确认部111若被指示了信息处理装置的初始化(图8的步骤S701)，则待机直到在第1测试数据写寄存器144(或第2测试数据写寄存器145)中保存表示写入了测试数据这一情况的数据(“ON”)(图8的步骤S801以及图9的步骤S908)。在第1测试数据写寄存器144(或第2测试数据写寄存器145)中保存有“ON”的情况下(图9的步骤S908：是)，确认部111读出在第1地址寄存器140(或第2地址寄存器141)中保存的地址(步骤S909)。并且，确认部111在缓冲器13中从读出的地址的区域读入测试数据(图9的步骤S910)。进而，确认部111进行用于确认从缓冲器13读入的测试数据与预先存储的测试数据是否一致的自诊断处理(图8的步骤S802以及图9的步骤S911)。
从缓冲器13读入的测试数据与预先存储的测试数据一致的情况下(图9的步骤S912：是)，确认部111对缓冲器正常寄存器146写入并保存表示缓冲器13正常这一情况的数据(“ON”)(图9的步骤S913)。另一方面，从缓冲器13读入的测试数据与预先存储的测试数据不一致的情况下(图9的步骤S912：否)，确认部111对缓冲器异常寄存器147写入并保存表示缓冲器13异常这一情况的数据(“ON”)。
这样，根据第一实施方式的信息处理装置，在由于缓冲器13的异常而向外部MPU11发送了异常的数据的情况下，能够在外部MPU11中检测数据的异常，能够将向缓冲器13的数据的写入禁止，因此能够防止由于向缓冲器13的数据的写入时或从缓冲器13的数据的读出时等的异常而传送异常数据的情况。
(第二实施方式)
本实施方式是并行于向具有缓冲器的多个存储区域中的写入对象的存储区域写入数据、向写入对象的存储区域以外的存储区域写入测试数据的例子。以下的说明中，对于与第一实施方式相同之处省略说明。
图10是表示第二实施方式的信息处理装置具备的MPU的功能结构的框图。本实施方式的MPU1000如图10所示，具备：运算部100；地址计算部103；区域分割部104；自诊断部1001，能够并行于向缓冲器13具有的多个存储区域中的写入对象的存储区域的数据的写入，执行向该写入对象的存储区域以外的存储区域的测试数据的写入；以及区域控制部1002，根据存储区域的异常检测结果，控制由运算部100写入数据的存储区域。
图11是表示第二实施方式的信息处理装置具备的外部MPU的功能结构的框图。本实施方式的外部MPU1200如图11所示，具备：运算部110；确认部1201，能够并行于由运算部110进行的从缓冲器13的数据的读入，检测缓冲器13的异常；以及地址计算部1202，参照后述的切换寄存器148(参照图12)，控制由运算部110写入数据的存储区域。
图12是表示第二实施方式的信息处理装置具备的寄存器的结构的图。本实施方式中，寄存器1100如图12所示，具备第1地址寄存器140、第2地址寄存器141、第1数据写寄存器142、第2数据写寄存器143、第1测试数据写寄存器144、第2测试数据写寄存器145、缓冲器正常寄存器146、缓冲器异常寄存器147、以及切换寄存器148，该切换寄存器148能够保存表示将从外部MPU11向MPU10的数据传送所使用的存储区域从第2存储区域131切换为备份区域132这一情况的数据(本实施方式中是指“ON”)。
接着，利用图13～15，对并行于MPU1000与外部MPU1200间的数据收发来检测缓冲器13的异常的处理进行说明。图13是用于说明在第二实施方式的信息处理装置具备的MPU中检测缓冲器的异常的处理的图。图14是用于说明在第二实施方式的信息处理装置具备的外部MPU中检测缓冲器的异常的处理的图。图15是表示第二实施方式的信息处理装置中的检测缓冲器的异常的处理的流程的流程图。
首先，对并行于向第1存储区域130的数据写入而检测向备份区域132的异常的处理进行说明。本实施方式中，若MPU1000的自诊断部1001被指示了信息处理装置的初始化(图13的步骤S701)，则并行于由运算部100进行的向第1存储区域130的数据的写入，使向备份区域132的测试数据的写入开始(图13的步骤S1301以及图15的步骤S1501)。若向备份区域132的测试数据的写入完成(图15的步骤S1501：否)，则自诊断部1001将在备份区域132中写入了测试数据的区域的地址写入并保存于第1地址寄存器140(图15的步骤S1502)。进而，自诊断部1001将表示写入了测试数据这一情况的数据(“ON”)写入并保存于第1测试数据写寄存器144(图15的步骤S1503)。
在向第1测试数据写寄存器144保存了“ON”后，自诊断部1001进行判断对缓冲器正常寄存器146是否保存了表示备份区域132正常这一情况的数据(“ON”)的自诊断处理(图13的步骤S1302以及图15的步骤S1504)。并且，在对缓冲器正常寄存器146写入了“ON”的情况下(步骤S1504：是)，自诊断部1001对缓冲器正常寄存器146写入并保存“OFF”(图15的步骤S1505)，并且对区域控制部1002传达备份区域132正常这一情况。然后，自诊断部1001返回图15的步骤S1501，向备份区域132中的没有进行测试数据的写入的区域写入测试数据。
另一方面，在对缓冲器异常寄存器147保存有表示备份区域132异常这一情况的数据(“ON”)的情况下(图13的步骤S1303以及图15的步骤S1504：否)，自诊断部1001对缓冲器异常寄存器147写入并保存“OFF”(图15的步骤S1506)，并且对区域控制部1002传达备份区域132异常这一情况。然后，自诊断部1001返回图15的步骤S1501，向备份区域132中的没有进行测试数据的写入的区域写入测试数据。
区域控制部1002若被传递了备份区域132的全部区域正常这一情况，则对地址计算部103指示将数据的写入对象的存储区域从第1存储区域130向备份区域132切换(图13的步骤S1304)。地址计算部103通过将备份区域132的地址作为进行数据的写入的区域的地址来取得，从而将写入对象的存储区域从第1存储区域130向备份区域132切换。另一方面，区域控制部1002若被传达了备份区域132的至少一部分区域异常这一情况，则不指示写入对象的存储区域的切换。
外部MPU11的确认部1201若被指示了信息处理装置的初始化(图14的步骤S701)，则待机直到在第1测试数据写寄存器144中保存表示写入了测试数据这一情况的数据(“ON”)(图14的步骤S801以及图15的步骤S1507)。在第1测试数据写寄存器144中保存了“ON”的情况下(图15的步骤S1507：是)，确认部1201读出在第1地址寄存器140中保存的地址(图15的步骤S1508)。并且，确认部1201在备份区域132中从读出的地址的区域读入测试数据(图15的步骤S1509)。进而，确认部1201进行确认从备份区域132读入的测试数据与预先存储的测试数据是否一致的自诊断处理(图14的步骤S1401以及图15的步骤S1510)。
从备份区域132读入的测试数据与预先存储的测试数据一致的情况下(图15的步骤S1511：是)，确认部1201对缓冲器正常寄存器146写入并保存表示备份区域132正常这一情况的数据(“ON”)(图15的步骤S1512)。另一方面，从备份区域132读入的测试数据与预先存储的测试数据不一致的情况下(图15的步骤S1511：否)，确认部1201对缓冲器异常寄存器147写入并保存表示备份区域132异常这一情况的数据(“ON”)。
接着，对并行于向备份区域132的数据的写入而检测第1存储区域130的异常的处理进行说明。MPU1000的自诊断部1001若被指示了信息处理装置的初始化(图13的步骤S701)，则并行于由运算部100进行的向备份区域132的数据的写入，开始向第1存储区域130的测试数据的写入(图13的步骤S1301以及图15的步骤S1501)。若向第1存储区域130的测试数据的写入完成(图15的步骤S1501：否)，则自诊断部1001将在第1存储区域130中写入了测试数据的区域的地址写入并保存于第1地址寄存器140(图15的步骤S1502)。进而，自诊断部1001将表示写入了测试数据这一情况的数据(“ON”)写入并保存于第1测试数据写寄存器144(图15的步骤S1503)。
在向第1测试数据写寄存器144保存了“ON”后，自诊断部1001进行判断对缓冲器正常寄存器146是否保存了表示第1存储区域130正常这一情况的数据(“ON”)的自诊断处理(图13的步骤S1302以及图15的步骤S1504)。并且，在对缓冲器正常寄存器146写入了表示第1存储区域130正常这一情况的数据(“ON”)的情况下(图15的步骤S1504：是)，自诊断部1001对缓冲器正常寄存器146写入并保存“OFF”(图15的步骤S1505)，并且对区域控制部1002传达第1存储区域130正常这一情况。然后，自诊断部1001返回图15的步骤S1501，向第1存储区域130中的没有进行测试数据的写入的区域写入测试数据。
另一方面，在对缓冲器异常寄存器147保存有表示第1存储区域130异常这一情况的数据(“ON”)的情况下(图13的步骤S1303以及图15的步骤S1504：否)，自诊断部1001对缓冲器异常寄存器147写入并保存“OFF”(图15的步骤S1506)，并且对区域控制部1002传达第1存储区域130异常这一情况。然后，自诊断部1001返回图15的步骤S1501，向第1存储区域130中的没有进行测试数据写入的区域写入测试数据。
区域控制部1002若被传达了第1存储区域130的全部区域正常这一情况，则对地址计算部103指示将数据的写入对象的存储区域从备份区域132向第1存储区域130切换(图13的步骤S1304)。地址计算部103通过将第1存储区域130的地址作为进行数据的写入的区域的地址来计算，从而将写入对象的存储区域从备份区域132向第1存储区域130切换。另一方面，区域控制部1002若被传达了第1存储区域130的至少一部分区域异常这一情况，则不指示写入对象的存储区域的切换。
外部MPU11的确认部1201若被指示了信息处理装置的初始化(图14的步骤S701)，则进行待机直到向第1测试数据写寄存器144保存表示写入了测试数据这一情况的数据(“ON”)(图14的步骤S801以及图15的步骤S1507)。在第1测试数据写寄存器144中保存了“ON”的情况下(图15的步骤S1507：是)，确认部1201读出在第1地址寄存器140中保存的地址(图15的步骤S1508)。并且，确认部1201在第1存储区域130中从读出的地址的区域读入测试数据(图15的步骤S1509)。进而，确认部1201进行确认从第1存储区域130读入的测试数据与预先存储的测试数据是否一致的自诊断处理(图14的步骤S1401以及图15的步骤S1510)。
在从第1存储区域130读入的测试数据与预先存储的测试数据一致的情况下(图15的步骤S1511：是)，确认部1201对缓冲器正常寄存器146写入并保存表示第1存储区域130正常这一情况的数据(“ON”)(图15的步骤S1512)。另一方面，在从第1存储区域130读入的测试数据与预先存储的测试数据不一致的情况下(图15的步骤S1511：否)，确认部1201对缓冲器异常寄存器147写入并保存表示第1存储区域130异常这一情况的数据(“ON”)(图15的步骤S1513)。
MPU1000以及外部MPU1200在备份区域132的全部区域正常的情况下，对于第2存储区域131，也与第1存储区域130同样，进行检测异常的处理。MPU1000的区域控制部1002在检测第2存储区域131的异常的处理的进行期间，向切换寄存器148写入并保存将从外部MPU1200向MPU1000的数据传送所使用的存储区域从第2存储区域131切换为备份区域132这一情况(“ON”)。
若向切换寄存器148中保存了“ON”，则外部MPU1200的地址计算部1202控制运算部110，使向MPU1000发送的数据写入缓冲器13的备份区域132。MPU1000的区域控制部1002在第2存储区域131的全部区域正常的情况下，将“OFF”写入并保存于切换寄存器148。另一方面，区域控制部1002在第2存储区域131中检测到异常的情况下，使切换寄存器148中保存“ON”不变。若在切换寄存器148中保存“OFF”，则外部MPU1200的运算部110将向MPU1000发送的数据写入第2存储区域131。
这样，根据第二实施方式的信息处理装置，能够并行于从MPU1000向外部MPU1200的数据传送来进行缓冲器13的异常的检测，所以能够防止由于进行缓冲器13的异常的检测从而无法从MPU1000向外部MPU1200传送数据的情况。
(第三实施方式)
本实施方式是这样的例子，即：向寄存器写入将缓冲器的存储区域进行分割而得到的多个分割区域各自的异常检测结果，禁止向寄存器中保存的异常检测结果表示检测出异常这一情况的分割区域写入数据，许可向寄存器所保存的异常检测结果表示没有检测到异常这一情况的分割区域写入数据。在以下的说明中，对于与第二实施方式相同之处省略说明。
图16是表示第三实施方式的信息处理装置具备的MPU的功能结构的框图。本实施方式的MPU1600如图16所示，具备：运算部100；地址计算部103；自诊断部1001；区域分割部1601，将异常检测对象的存储区域分割为多个分割区域(本实施方式中是前半分割区域和后半分割区域这两个分割区域)；以及区域控制部1602，禁止向多个分割区域中的寄存器1700所保存的异常检测结果表示检测出异常这一情况的分割区域写入数据，许可异常检测结果表示没有检测出异常这一情况的分割区域写入数据。
图17是表示第三实施方式的信息处理装置具备的外部MPU的功能结构的框图。本实施方式的外部MPU1800如图17所示，具备运算部110、确认部1201和地址计算部1801。地址计算部1801参照前半区寄存器149、后半区寄存器150、移动目的地寄存器(前半)151以及移动目的地寄存器(后半)152，控制由运算部110写入数据的存储区域。
图18是表示第三实施方式的信息处理装置具备的寄存器的结构的图。本实施方式中，寄存器1700如图18所示，具有：第1地址寄存器140；第2地址寄存器141；第1数据写寄存器142；第2数据写寄存器143；第1测试数据写寄存器144；第2测试数据写寄存器145；缓冲器正常寄存器146；缓冲器异常寄存器147；切换寄存器148；前半区寄存器149，能够保存表示检测第2存储区域131的前半分割区域的异常这一情况(换言之，使第2存储区域131的前半分割区域中保存的数据移动到备份区域132这一情况)的数据(本实施方式中是指“ON”)；后半区寄存器150，能够保存表示检测第2存储区域131的后半分割区域的异常这一情况(换言之，使在第2存储区域131的后半分割区域中保存的数据移动到备份区域132这一情况)的数据(本实施方式中是指“ON”)；移动目的地寄存器(前半)151，能够保存表示使第2存储区域131的前半分割区域中保存的数据移动到备份区域132的前半分割区域这一情况的数据(本实施方式中是指“ON”)；以及移动目的地寄存器(后半)152，能够保存表示使在第2存储区域131的后半分割区域中保存的数据移动到备份区域132的后半分割区域这一情况的数据(本实施方式中是指“ON”)。
接着，利用图19以及图20，对禁止向写入对象的存储区域具有的分割区域中的检测到异常的分割区域写入数据、许可向没有检测到异常的分割区域写入数据的处理进行说明。图19是用于说明第三实施方式的信息处理装置具备的MPU进行的向分割区域的数据的写入的图。图20是用于说明第三实施方式的信息处理装置进行的向缓冲器的数据的写入的图。
MPU1600的区域控制部1602在通过自诊断部1001的自诊断处理(图19的步骤S1302)在备份区域132中检测到异常的情况下(图19的步骤S1303)，判断备份区域132中被检测到异常的区域包含在由区域分割部1601将备份区域132进行分割得到的前半分割区域和后半分割区域中的哪个中(即，是否混合存在被检测到异常的区域)(图19的步骤S1901)。
并且，区域控制部1602在判断为备份区域132中被检测到异常的区域包含在备份区域132的后半分割区域中的情况下(图20参照)，对地址计算部103指示将数据的写入对象的存储区域中的仅第1存储区域130的前半分割区域切换为备份区域132的前半分割区域(图19的步骤S1902)。换言之，区域控制部1602对地址计算部103禁止将数据的写入对象的存储区域切换为备份区域132的后半分割区域。地址计算部103仅将写入到第1存储区域130的前半分割区域中的数据写入备份区域132的前半分割区域。
数据的写入对象的存储区域被从第1存储区域130的前半分割区域切换为备份区域132的前半分割区域后，自诊断部1001进行第1存储区域130的前半分割区域的自诊断处理。在通过自诊断处理在第1存储区域130的前半分割区域中没有检测到异常的情况下，区域控制部1602对地址计算部103指示将数据的写入对象的存储区域从备份区域132的前半分割区域切换为第1存储区域130的前半分割区域。地址计算部103将在备份区域132的前半分割区域中写入的数据写入第1存储区域130的前半分割区域。
接着，区域控制部1602对地址计算部103指示将数据的写入对象的存储区域中的仅第1存储区域130的后半分割区域切换为备份区域132的前半分割区域(图19的步骤S1902)。换言之，区域控制部1602对地址计算部103禁止将数据的写入对象的存储区域切换为备份区域132的后半分割区域。地址计算部103仅将在第1存储区域130的后半分割区域中写入的数据写入备份区域132的前半分割区域。
数据的写入对象的存储区域被从第1存储区域130的后半分割区域切换为备份区域132的前半分割区域后，自诊断部1001进行第1存储区域130的后半分割区域的自诊断处理。在通过自诊断处理在第1存储区域130的后半分割区域中没有检测到异常的情况下，区域控制部1602对地址计算部103指示将数据的写入对象的存储区域从备份区域132的前半分割区域切换为第1存储区域130的后半分割区域。地址计算部103将在备份区域132的前半分割区域中写入的数据写入第1存储区域130的后半分割区域。
在进行了对第1存储区域130的自诊断处理后，区域控制部1602对于第2存储区域131也与第1存储区域130同样地进行检测异常的处理。MPU1600的区域控制部1602在检测第2存储区域131的异常的处理的进行期间，在切换寄存器148中写入并保存表示将从外部MPU1800向MPU1600的数据传送所使用的存储区域从第2存储区域131切换为备份区域132这一情况的数据(“ON”)。进而，区域控制部1602在前半区寄存器149中写入并保存表示检测第2存储区域131的前半分割区域的异常这一情况的数据(“ON”)，并且在移动目的地寄存器(前半)151中写入并保存表示使第2存储区域131的前半分割区域中保存的数据移动到备份区域132的前半分割区域这一情况的数据(“ON”)。
MPU1800的地址计算部1801在前半区寄存器149中保存“ON”且在移动目的地寄存器(前半)151中保存“ON”的情况下，仅将在第2存储区域131的前半分割区域中写入的数据写入备份区域132的前半分割区域。MPU1600的自诊断部1001进行第2存储区域131的前半分割区域的自诊断处理。在通过自诊断处理在第2存储区域131的前半分割区域中没有检测到异常的情况下，区域控制部1602将“OFF”写入并保存于前半区寄存器149，并且将“OFF”写入并保存于移动目的地寄存器(前半)151。
进而，区域控制部1602将表示检测第2存储区域131的后半分割区域的异常这一情况的数据(“ON”)写入并保存于后半区寄存器150，并且在移动目的地寄存器(前半)151中写入并保存使在第2存储区域131的后半分割区域中保存的数据移动到备份区域132的前半分割区域这一情况(“ON”)。
MPU1800的地址计算部1801当在后半区寄存器150中保存“ON”且在移动目的地寄存器(前半)151中保存“ON”时，仅将在第2存储区域131的后半分割区域中写入的数据写入备份区域132的前半分割区域。MPU1600的自诊断部1001进行第2存储区域131的后半分割区域的自诊断处理。在通过自诊断处理在第2存储区域131的后半分割区域中没有检测到异常的情况下，区域控制部1602将“OFF”写入并保存于后半区寄存器150，并且将“OFF”写入并保存于移动目的地寄存器(前半)151。
这样，根据第三实施方式的信息处理装置，无论在将缓冲器13的存储区域进行分割得到的多个分割区域的哪个中检测异常，都能够将被检测到异常的分割区域以外的分割区域用于数据的传送，因此能够减轻由于在分割区域中检测到异常而导致的数据的传送速度降低。
如以上说明的那样，根据第一至第三实施方式，能够防止由于缓冲器13的异常而传送异常数据的情况。
本实施方式向，自诊断部101、1001在被指示了信息处理装置的初始化时，将测试数据写入缓冲器13，执行缓冲器13的自诊断处理，但不限于此。例如，自诊断部101、1001也可以每规定时间将测试数据写入来进行自诊断处理。此外，自诊断部101、1001也可以每当规定的数据量的数据被写入缓冲器13、或者每当数据被规定的写入次数地写入缓冲器13，则将测试数据写入缓冲器13来进行自诊断处理。
另外，本实施方式的信息处理装置所执行的程序被预先植入ROM(Read OnlyMemory)等来提供。本实施方式的信息处理装置所执行的程序也可以构成为，以能够安装的形式或能够执行的形式的文件向CD－ROM、软盘(FD)、CD－R、DVD(Digital VersatileDisk)等能够由计算机读取的记录介质中记录来提供。
进而，也可以构成为，将本实施方式的信息处理装置所执行的程序保存到与因特网等网络连接的计算机上，经由网络下载来提供。此外，也可以构成为，将本实施方式的信息处理装置所执行的程序经由因特网等网络提供或分发。
本实施方式的信息处理装置的MPU10、1000、1600所执行的程序成为包含上述的各部(运算部100、自诊断部101、1001、区域控制部102、1002、1602、地址计算部103、区域分割部104、1601)的模块结构，作为实际的硬件，MPU10、1000、1600(处理器)从上述ROM读出程序并执行从而将上述各部加载在主存储装置上，在主存储装置上生成运算部100、自诊断部101、1001、区域控制部102、1002、1602、地址计算部103、区域分割部104、1601。
本实施方式的信息处理装置的外部MPU11、1200、1800所执行的程序成为包含上述的各部(运算部110、确认部111、1201、地址计算部112、1202、1801)的模块结构，作为实际的硬件，外部MPU11，1200，1800(处理器)从上述ROM读出程序并执行从而将上述各部加载在主存储装置上，在主存储装置上生成运算部110、确认部111、1201、地址计算部112、1202、1801。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不意欲限定发明的范围。这些新的实施方式能够以其他各种形态实施，在不脱离发明主旨的范围内，能够进行各种省略、替换、变更。这些实施方式及其变形包含在发明的范围及主旨中，并且包含在权利要求所述的发明及其等同范围中。

Claims (9)

1.一种信息处理装置，
具备：
缓冲器，能够对传送对象的数据进行存储；
存储器，能够保存向上述缓冲器写入了规定的异常检测用数据这一情况以及由控制第1控制对象的外部控制部写入的上述缓冲器的异常检测结果；以及
控制部，控制与上述第1控制对象不同的第2控制对象，将向上述外部控制部传送的上述异常检测用数据写入上述缓冲器，使上述存储器保存将上述异常检测用数据写入了上述缓冲器这一情况，在上述异常检测结果表示检测到异常的情况下，禁止向上述缓冲器所具有的存储区域中的至少被检测到异常的上述存储区域写入数据。
2.如权利要求1所述的信息处理装置，
上述存储器能够保存根据从上述缓冲器读出的上述异常检测用数据与规定的异常检测用数据是否一致而由上述外部控制部检测出的上述缓冲器的上述异常检测结果。
3.如权利要求1所述的信息处理装置，
上述缓冲器具有多个上述存储区域，
上述控制部并行于向多个上述存储区域中的写入对象的上述存储区域写入数据，将上述异常检测用数据写入上述写入对象的存储区域以外的上述存储区域。
4.如权利要求1所述的信息处理装置，
上述存储器被写入对上述存储区域进行分割而得到的多个分割区域各自的上述异常检测结果，
上述控制部禁止向上述异常检测结果表示检测到异常的上述分割区域写入数据，许可向上述异常检测结果表示没有检测到异常的上述分割区域写入数据。
5.如权利要求1所述的信息处理装置，
上述控制部每规定时间将上述异常检测用数据写入上述缓冲器。
6.如权利要求1所述的信息处理装置，
上述控制部每当规定的数据量的数据被写入上述缓冲器，将上述异常检测用数据写入上述缓冲器。
7.如权利要求1所述的信息处理装置，
上述控制部每当规定的写入次数地向上述缓冲器写入数据，将上述异常检测用数据写入上述缓冲器。
8.一种信息处理方法，由信息处理装置执行，
包括：
将规定的异常检测用数据写入缓冲器，上述缓冲器能够存储向外部控制部传送的数据；
使存储器保存将上述异常检测用数据写入了上述缓冲器这一情况；以及
在由上述外部控制部写入到上述存储器中的上述缓冲器的异常检测结果表示检测到异常的情况下，禁止向上述缓冲器所具有的存储区域中的至少被检测到异常的上述存储区域写入数据。
9.一种存储介质，存储有程序，
上述程序使计算机作为控制部发挥功能，使上述控制部控制与外部控制部所控制的第1控制对象不同的第2控制对象，将规定的异常检测用数据写入能够保存向上述外部控制部传送的数据的缓冲器，使存储器保存将上述异常检测用数据写入了上述缓冲器这一情况，在由上述外部控制部写入到上述存储器中的上述缓冲器的异常检测结果表示检测到异常的情况下，禁止向上述缓冲器具有的存储区域中的至少被检测到异常的上述存储区域写入数据。
CN201480040271.8A 2013-12-13 2014-11-20 信息处理装置、信息处理方法以及程序 Active CN105378678B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-258635 2013-12-13
JP2013258635A JP6196143B2 (ja) 2013-12-13 2013-12-13 情報処理装置、情報処理方法およびプログラム
PCT/JP2014/080812 WO2015087684A1 (ja) 2013-12-13 2014-11-20 情報処理装置、情報処理方法およびプログラム

Publications (2)

Publication Number Publication Date
CN105378678A CN105378678A (zh) 2016-03-02
CN105378678B true CN105378678B (zh) 2019-07-02

Family

ID=53370998

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480040271.8A Active CN105378678B (zh) 2013-12-13 2014-11-20 信息处理装置、信息处理方法以及程序

Country Status (4)

Country Link
US (1) US9952920B2 (zh)
JP (1) JP6196143B2 (zh)
CN (1) CN105378678B (zh)
WO (1) WO2015087684A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6663938B2 (ja) * 2018-01-15 2020-03-13 本田技研工業株式会社 車両検査装置及び車両検査方法
US11360846B2 (en) * 2019-09-27 2022-06-14 Intel Corporation Two die system on chip (SoC) for providing hardware fault tolerance (HFT) for a paired SoC

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834942A (zh) * 2005-03-17 2006-09-20 富士通株式会社 信息处理设备和信息处理设备的数据控制方法
CN101145042A (zh) * 2006-09-15 2008-03-19 三菱电机株式会社 车载电子控制装置
CN101308474A (zh) * 2007-05-14 2008-11-19 富士施乐株式会社 存储系统及存储装置
CN102165425A (zh) * 2008-09-25 2011-08-24 松下电器产业株式会社 缓冲存储器装置、存储器系统及数据传输方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140361A (ja) * 1987-11-27 1989-06-01 Nec Corp チャネル診断機能付データ処理システム
JPH02252043A (ja) * 1989-03-24 1990-10-09 Hitachi Ltd 外部転送回路検証方式
JP2776679B2 (ja) * 1992-03-17 1998-07-16 日本電気株式会社 情報処理システム
JP2004252825A (ja) * 2003-02-21 2004-09-09 Ricoh Co Ltd Ｐｅに故障発生してもデータ転送し得るｓｉｍｄ型マイクロプロセッサ
JP4512334B2 (ja) 2003-08-25 2010-07-28 株式会社デジタル バスブリッジ回路
US8127309B1 (en) * 2006-11-10 2012-02-28 Marvell International Ltd. Secure digital input/output interface system
US7949931B2 (en) * 2007-01-02 2011-05-24 International Business Machines Corporation Systems and methods for error detection in a memory system
JP2012113466A (ja) * 2010-11-24 2012-06-14 Fujitsu Ltd メモリコントローラ及び情報処理システム
KR20130049332A (ko) * 2011-11-04 2013-05-14 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US9298525B2 (en) * 2012-12-04 2016-03-29 Accenture Global Services Limited Adaptive fault diagnosis

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834942A (zh) * 2005-03-17 2006-09-20 富士通株式会社 信息处理设备和信息处理设备的数据控制方法
CN101145042A (zh) * 2006-09-15 2008-03-19 三菱电机株式会社 车载电子控制装置
CN101308474A (zh) * 2007-05-14 2008-11-19 富士施乐株式会社 存储系统及存储装置
CN102165425A (zh) * 2008-09-25 2011-08-24 松下电器产业株式会社 缓冲存储器装置、存储器系统及数据传输方法

Also Published As

Publication number Publication date
US9952920B2 (en) 2018-04-24
JP6196143B2 (ja) 2017-09-13
CN105378678A (zh) 2016-03-02
JP2015115005A (ja) 2015-06-22
US20160274960A1 (en) 2016-09-22
WO2015087684A1 (ja) 2015-06-18

Similar Documents

Publication Publication Date Title
CN107453896B (zh) 多重区块链网络数据处理方法、装置及服务器
US8904525B1 (en) Techniques for detecting malware on a mobile device
US20090089499A1 (en) Method of managing storage capacity in a storage system, a storage device and a computer system
CN104301184A (zh) 链路的健康检查方法和装置
US20140047535A1 (en) Multiple application containerization in a single container
CA2942619C (en) Host device coupled to a mobile phone and method of operating the same
CN110618971B (zh) 信息交互方法和电子设备
US10310919B2 (en) Dynamic queue alias
KR20160134686A (ko) 협업 상태에 대한 협업 아이콘 표시 기법
CN106126438B (zh) 双用户系统间的数据共享方法及移动终端
CN104391716A (zh) 基于插件的应用程序实现方法及装置
CN105378678B (zh) 信息处理装置、信息处理方法以及程序
CN111026774A (zh) 数据顺序同步方法、装置、计算机设备及存储介质
CN104168536B (zh) 一种移动终端之间的数据复制方法及系统
CN108322326A (zh) 一种接口状态控制方法、报文传输方法及装置
CN104517067B (zh) 访问数据的方法、装置及系统
CN112583585A (zh) 交易执行方法、设备和存储介质
US20140019645A1 (en) Methods and structure enhancing zone configuration in a serial attached scsi environment
US20160124744A1 (en) Sub-packaging of a packaged application including selection of user-interface elements
US20160360418A1 (en) Unauthorized beacon detection
CN106528098A (zh) 一种多开应用之间数据的处理方法、装置及终端
CN110569474A (zh) 信息显示方法和装置
EP3151153A1 (en) Cyber security system with differentiated capacity to deal with complex cyber attacks
US20090265441A1 (en) System, method, and program for filtering emails
CN112910995A (zh) 基于多云环境的资源分配的方法、装置、电子设备及介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant