CN101540192A - 一种防止回焊过程中资料遗失的方法及装置 - Google Patents
一种防止回焊过程中资料遗失的方法及装置 Download PDFInfo
- Publication number
- CN101540192A CN101540192A CN200910105756A CN200910105756A CN101540192A CN 101540192 A CN101540192 A CN 101540192A CN 200910105756 A CN200910105756 A CN 200910105756A CN 200910105756 A CN200910105756 A CN 200910105756A CN 101540192 A CN101540192 A CN 101540192A
- Authority
- CN
- China
- Prior art keywords
- data
- memory region
- flash memory
- memory
- page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
一种防止回焊过程中资料遗失的方法及装置,解决了快闪记忆体在回焊过程中资料丢失的问题。采用的技术方案是,方法包括:接收预录资料;将本预录资料储存至快闪记忆体的某一记忆区块的强页面中;加热快闪记忆体,用以进行回焊流程;根据触发信号重组预录资料;将重组后的预录资料连续写入至快闪记忆体的某一新记忆区块的页面中;对于已存入资料的强页面写入状态的管理单元进行资料抹除操作,并回复记忆区块的存储容量;与方法配套的记忆体装置包括快闪记忆体和控制器。利用本发明能够大幅提高量产效能,不需牺牲记忆容量,同时确保预录资料的完整性及正确性。
Description
技术领域
本发明涉及一种快闪记忆体的资料存储方法及装置,特别涉及一种多位准单元快闪记忆体在回焊过程中避免资料遗失的方法及装置。
背景技术
非挥发性记忆体中,反及闸型快闪记忆体因为具备编程时间短、晶圆面积小及低耗电量的优点,广泛地作为各种多媒体资料的储存媒体,例如:安全数位卡或小型快闪卡。一般而言,反及闸型快闪记忆体可分为单位准单元快闪记忆体及多位准单元快闪记忆体。每一个单位准单元可储存“0”或“1”两个值,而每一个多位准单元至少可储存“00”、“01”、“10”或“11”四个以上的值,具有较高的储存密度。然而,受限于多位准单元快闪记忆体的架构,相较于单位准单元快闪记忆体,多位准单元快闪记忆体较容易产生资料遗失的情况。
快闪记忆体,是一种配备管理系统的存储器,主题结构中包括有存储单元和控制器,控制器控制存储单元读、写的操作。控制器中的管理系统所配套的文件资料是提前在芯片生产时工艺中预先录入的。在将记忆体作为产品的结构部件焊接在印刷电路板的过程中,多位准单元快闪记忆体的芯片中所预存的管理快闪记忆体程序的资料,往往会因为回焊过程中高温加热,而使资讯遗失,导致记忆体无法正常操作或需重新写入预存资料,严重地降低量产效能并增加成本。
因此,需要一种方法,用以解决多位准单元快闪记忆体在回焊过程中,因高温而产生资料遗失的问题,进而有效提升量产的效能。
发明内容
本发明提供一种防止回焊过程中资料遗失的方法及装置,采用的技术方案是:一种防止回焊过程中资料遗失的方法,适用于具有复数记忆区块的快闪记忆体在配套的CPU和管理软件的支持下实现的,
本方法包括:
(I)接收预录资料;
(II)将本预录资料储存至快闪记忆体的某一记忆区块的强页面中;
(III)加热快闪记忆体,用以进行回焊流程;
(IV)根据触发信号重组预录资料;
(V)将重组后的预录资料连续写入至快闪记忆体的某一新记忆区块的页面中;
(VI)对于步骤(II)中的强页面写入状态的管理单元进行资料抹除操作,并回复记忆区块的存储容量。
一种与防止回焊过程中资料遗失的方法配套的记忆体装置,本装置包括:具有复数记忆区块的快闪记忆体,控制快闪记忆的体的控制器。
本发明的效果是:使用本发明的方法和装置,可以直接避免回焊过程中资料的遗失,大幅提高量产效能,克服了需牺牲记忆容量的被动举措,确保了预录资料在回焊过程中的完整及正确性。
附图说明
图1本发明实施例的记忆体装置示意图。
图2本发明实施例的快闪记忆体示意图。
图3本发明实施例的记忆区块示意图。
图4本发明实施例的预录资料重组示意图。
图5本发明方法流程图。
其中,10表示记忆体装置,102表示控制器,104表示快闪记忆体,30、402、404、406表示记忆区块,MU0、MU1、MU2、MU3表示管理单元。
具体实施方式
本发明所提供的技术方案中包括一种防止回焊过程中资料遗失的方法及与该方法配套的装置。采用的技术方案是,一种防止回焊过程中资料遗失的方法,适用于具有复数记忆区块的快闪记忆体在配套的CPU和管理软件的支持下实现的,本方法包括以下具体步骤:
(I)接收预录资料;
(II)将本预录资料储存至快闪记忆体的某一记忆区块的强页面中;
(III)加热快闪记忆体,用以进行回焊流程;
(IV)根据触发信号重组预录资料;
(V)将重组后的预录资料连续写入至快闪记忆体的某一新记忆区块的页面中;
(VI)对于步骤(II)中的强页面写入状态的管理单元进行资料抹除操作,并回复记忆区块的存储容量。
本发明实施例的技术方案中,本方法根据回复命令产生触发信号。
本发明实施例的技术方案中,根据快闪记忆体的定脚位的某一状态,产生触发信号。
本发明实施例的技术方案中,首先选择的记忆区块的储存容量为新记忆区块的储存容量一半。
本发明实施例的技术方案中,抹除后的记忆区块与新记忆区块具有相同的储存容量。
本发明实施例的技术方案中,判断储存于新记忆区块的预录资料是否正确后,对首先选择的记忆区块的强页面进行资料抹除操作。
本发明实施例的技术方案中,储存资料时,强页面的编程忙碌时间小于弱页面的编程忙碌时间。
一种与防止回焊过程中资料遗失的方法配套的记忆体装置,本装置包括:具有复数记忆区块的快闪记忆体,控制快闪记忆的体的控制器。
本发明实施例的技术方案中,记忆区块包括复数的强页面和复数的弱页面。
本发明实施例的技术方案中,根据主机所传送的回复命令产生触发信号。
本发明实施例的技术方案中,根据快闪记忆体的定脚位的状态,产生触发信号。
本发明实施例的技术方案中,每个记忆区块中,强页面与弱页面为交错排列。
本发明实施例的技术方案中,选择的记忆区块的储存容量为新记忆区块的储存容量的一半。
本发明实施例的技术方案中,新记忆区块将重组后的预录资料储存后,控制器抹除首先选择的记忆区块中的预录资料,使抹除后记忆区块与新记忆区块具有相同的储存容量。
本发明实施例的技术方案中,控制器判断储存于新记忆区块的预录资料是否正确后,对首先选择的记忆区块进行抹除操作。
本发明实施例的技术方案中,储存资料时,强页面的编程忙碌时间小于弱页面的编程忙碌时间。
本发明实施例的技术方案中,快闪记忆体为反及闸型快闪记忆体。记忆区块为多位准单元记忆区块。
为了能更进一步的阐述本发明,一下通过具体的实施例来说明。
参看图1,本记忆体装置10包括快闪记忆体104及控制器102。记忆体装置10为记忆卡或固态硬碟,快闪记忆体104为反及闸型快闪记忆体。记忆体装置10可借助不同介面,例如:通用串列汇流排介面、个人电脑记忆卡国际协会介面或串列式先进附加技术介面,与外部主机,传送接收资料,如:数位相机或手机。操作上,控制器102耦接于快闪记忆体104及外部主机间。控制器102接收来自外部主机的控制信号、逻辑位址及资料,用以根据控制信号及逻辑位址将资料储存至快闪记忆体104中。进一步,快闪记忆体104可包括复数的管理单元,如图1所示的MU0至MU3,每个管理单元用以管理一定数量的记忆区块。同时,控制器102通过管理单元MU0~MU3存取对应的记忆区块以及储存于其中的资料。
参看图2,快闪记忆体104包括多个多位准单元记忆区块,如记忆区块0、…、记忆区块N、…、记忆区块1023,可分别由4个管理单元MU0~MU3管理。每个记忆区块,各自包括复数的页面。其中,页面包括复数的强页面及复数的弱页面。强页面和弱页面以一定排列方式交错排列。例如,记忆区块N中,页面0至页面3为强页面、页面4及5为弱页面、页面6及7为强页面、页面8及9为弱页面、…、页面12及13为弱页面…以此类推。
一般而言,当在给快闪记忆体104的芯片写入资料时,在记忆体区块N中,相对于弱页面,强页面的编程忙碌时间较短,且强页面也较不易因为温度或湿度等因素而影响到资料的正确性。在量产记忆卡时,对快闪记忆体104所进行的高温回焊过程,例如:以红外线或锡炉加以烘烤,容易导致预存于弱页面的预录资料,如系统档案或测试资料,产生损毁或遗失的情况。甚至使得记忆卡无法正常运作,而必须重新写入预录资料。因此,除了增加重新写入的成本外,也将严重影响量产的效能。因此,为防止高温环境造成弱页面遗失资料的情况发生,在进行回焊过程前,选择将预录资料储存于强页面中,详细操作方式将配合图3及图4说明如下。
参看图3,记忆区块30为快闪记忆体104中任一记忆区块,例如:记忆区块N。记忆区块30被配置为强页面写入状态。当写入资料至本记忆区块30时,资料仅可以被写入至强页面中,如页面0~3、6~7、10~11、…、以此类推。因此,记忆区块30的储存容量小于未被配置前的记忆区块的储存容量。当强页面及弱页面交错排列时,则记忆区块30的储存容量为记忆区块N的储存容量的一半。更具体的,在将预录资料写入至快闪记忆体104之前,先选择快闪记忆体104的全部或部分管理单元被配置为强页面写入状态。控制器102可以根据预录资料的大小设定要配置的管理单元。随后,快闪记忆体104进行低阶格式化。其次,控制器102将预录资料写入至已配置的管理单元中。这样,所有预录资料依序被写入对应记忆区块的强页面中,如图3的页面0~3、6~7及10~11。前面所述的过程完成后,将快闪记忆体104断电。接着,加热或烘烤控制器102及快闪记忆体104,用以进行回焊流程。可借助红外线热流、气相热流或热熔炉来进行回焊流程。将控制器102及快闪记忆体104焊接至印刷电路板后,控制器102随即根据触发信号,用以重组预录资料。预录资料的重组操作将详细说明如下。
参看图4,假设进行回焊流程前,预录资料分别储存于管理单元MU0德尔记忆区块402及404中。其中,记忆区块402及404均被配置为强页面写入状态。当回焊完成后,控制器102根据触发信号,对记忆区块402及404的强页面中所储存的预录资料进行重组。控制器102可以以软体或韧体的方式,透过外部测试主机所传送的回复命令,产生触发信号并进行预录资料重组。控制器102也可以利用硬体来进行控制,在快闪记忆体104中,预先配置脚位。接着,控制器102根据脚位的状态,用以判断回焊是否完成,从而产生触发信号来进行预录资料重组。
从其它来被配置为强页面写入状态的管理单元中,控制器102决定用以储存重组后预录资料的新记忆区块,例如:管理单元MU1的记忆区块406。即重组后的预录资料将依序被写入至记忆区块406中的所有页面中。
假设记忆区块406和未被配置为强页面写入状态前的记忆区块402及404,均各自包括128个页面,且页面包括复数交错排列的强页面及弱页面。换句话说,配置后的记忆区块402及404的储存容量为记忆区块406的储存容量的一半。进行重组时,记忆区块402中,强页面所储存的预录资料,将被重组并依序储存至记忆区块406的页面0~63中。同样地,记忆区块404的强页面所储存的预录资料,将连续地储存于记忆区块406的页面64~127中。
当回焊完成后,上述预录资料的重组操作可以在背景进行,使得记忆体装置可同时进行其它功能性测试。进一步,预录资料重组完成后,在记忆区块402及404所对应的管理单元MU0中,控制器102对所有记忆区块进行抹除操作。因此,抹除后的管理单元MU0中,所有记忆区块的储存容量将被重置。即记忆区块402、404及406具有相同的储存容量。
控制器102可进一步检测记忆区块406所储存的预录资料是否正确。如果储存的预录资料有误,可透过控制器102回传至外部测试主机加以记录,或直接标记预录失败的记忆体装置。
参看图5,本发明方法,适用于反及闸型快闪记忆体。其中,该快闪记忆体具有多个管理单元,且每一管理单元包括一定数量的多位准单元记忆区块,用以透过每个管理单元存取对应的记忆区块。进一步,每个记忆区块包括复数的强页面及复数的弱页面,以一定排列方式交错排列。当储存资料时,强页面的编程忙碌时间小于弱页面的编程忙碌时间。
首先,步骤S502中,载入或接收预录资料。操作过程为,先从快闪记忆体中,选择一个或多个管理单元进行配置。对于所选择管理单元,对应的记忆区块会被配置为强页面写入状态,用以储存预录资料。在每个记忆区块中,当强页面和弱页面以一定排列方式交错排列时,则配置后的记忆区块的储存容量仅为配置前的一半。步骤S504中,快闪记忆体104进行低阶格式化,并将所有预录资料依序写入记忆区块的强页面中。
然后,步骤S506中,快闪记忆体断电后,加热快闪记忆体,用以进行回焊流程。接着,步骤S508中,预录资料根据触发信号进行重组。更具体地,先根据预录资料所需的记忆容量,从来被配置为强页面写入状态的管理
单元中,选择用以储存重组后预录资料新记忆区块。如此一来,进行步骤S510,将重组后的预录资料,重新写入至新记忆区块的所有页面中。需注意触发信号可以软体的方式产生,例如:根据回复命令。或者,也可利用硬体的方式产生本触发信号,例如:根据快闪记忆体的定脚位的状态。再者,预录资料重组后,进行步骤S512,针对强页面写入状态的管理单元进行资料抹除操作,并恢复记忆区块的储存容量。前提是要进一步判断重组后的预录资料是否正确,用以确保预录资料的正确性。
本发明实施例的防止回焊过程中资料遗失的方法及与本方法配套的记忆体装置,可有效解决因为高温导致弱页面预录资料遗失或损毁的问题。此外,记忆体装置的控制器可根据软体或硬体方式所产生的触发信号,用以重组预录资料,并将重组后的预录资料重新储存至记忆区块的强页面及弱页面中。因此,除了能够大幅提高量产效能外,不需牺牲记忆容量,同时确保预录资料的完整性及正确性。
Claims (13)
1.一种防止回焊过程中资料遗失的方法,适用于具有复数记忆区块的快闪记忆体,本方法是在配套的CPU和管理软件的支持下实现的,其特征在于:本方法包括:
(I)接收预录资料;
(II)将本预录资料储存至快闪记忆体的某一记忆区块的强页面中;
(III)加热快闪记忆体,用以进行回焊流程;
(IV)根据触发信号重组预录资料;
(V)将重组后的预录资料连续写入至快闪记忆体的某一新记忆区块的页面中;以及
(VI)对于步骤(II)中的强页面写入状态的管理单元进行资料抹除操作,并回复记忆区块的存储容量。
2.根据权利要求1所述的一种防止回焊过程中资料遗失的方法,其特征在于:本方法根据回复命令产生触发信号。
3.根据权利要求1所述的一种防止回焊过程中资料遗失的方法,其特征在于:本方法根据快闪记忆体的定脚位的某一状态,产生触发信号。
4.根据权利要求1所述的一种防止回焊过程中资料遗失的方法,其特征在于:本方法首先选择的记忆区块的储存容量为新记忆区块的储存容量的一半。
5.根据权利要求1所述的一种防止回焊过程中资料遗失的方法,其特征在于:本方法抹除后的记忆区块与新记忆区块具有相同的储存容量。
6.根据权利要求1所述的一种防止回焊过程中资料遗失的方法,其特征在于:判断储存于新记忆区块的预录资料是否正确后,对首先选择的记忆区块的强页面进行资料抹除操作。
7.根据权利要求1所述的一种防止回焊过程中资料遗失的方法,其特征在于:本方法储存资料时,强页面的编程忙碌时间小于弱页面的编程忙碌时间。
8.一种与防止回焊过程中资料遗失的方法配套的记忆体装置,其特征在于:本装置包括:具有复数记忆区块的快闪记忆体,控制快闪记忆的体的控制器。
9.根据权利要求8所述的记忆体装置,其特征在于:记忆区块包括复数的强页面和复数的弱页面。
10.根据权利要求8所述的记忆体装置,其特征在于:根据主机所传送的回复命令产生触发信号。
11.根据权利要求8所述的记忆体装置,其特征在于:根据快闪记忆体的定脚位的状态,产生触发信号。
12.根据权利要求8所述的记忆体装置,其特征在于:每个记忆区块中,强页面与弱页面为交错排列。
13.根据权利要求8所述的记忆体装置,其特征在于:选择的记忆区块的储存容量为新记忆区块的储存容量一半。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101057561A CN101540192B (zh) | 2009-03-17 | 2009-03-17 | 一种防止回焊过程中资料遗失的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009101057561A CN101540192B (zh) | 2009-03-17 | 2009-03-17 | 一种防止回焊过程中资料遗失的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101540192A true CN101540192A (zh) | 2009-09-23 |
CN101540192B CN101540192B (zh) | 2011-10-26 |
Family
ID=41123332
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009101057561A Active CN101540192B (zh) | 2009-03-17 | 2009-03-17 | 一种防止回焊过程中资料遗失的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101540192B (zh) |
-
2009
- 2009-03-17 CN CN2009101057561A patent/CN101540192B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101540192B (zh) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104050099B (zh) | 非易失性存储器装置及其操作系统(os)图像处理方法 | |
CN101685381B (zh) | 固态大容量存储装置的数据串流 | |
TWI387023B (zh) | 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置 | |
US20180158527A1 (en) | Volatile memory architecutre in non-volatile memory devices and related controllers | |
CN100583067C (zh) | 用于访问信息的方法、存储控制器和信息处理系统 | |
CN101494086B (zh) | 快闪存储器储存装置、快闪存储器控制器及其切换方法 | |
CN102096647A (zh) | 多芯片存储器系统和相关的数据传送方法 | |
KR20190061529A (ko) | 메모리 장치 및 그것의 동작 방법 | |
CN109857679A (zh) | 存储器控制器、存储器系统以及存储器系统的操作方法 | |
CN103222006A (zh) | 回拷操作 | |
CN101576853A (zh) | 数据存取方法、使用此方法的控制器与存储系统 | |
US20180239557A1 (en) | Nonvolatile memory device, data storage device including the same, and operating method of data storage device | |
US9552287B2 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
CN106205693A (zh) | 半导体存储器件 | |
CN107958685A (zh) | 阻变存储装置及其选择性写入电路和操作方法 | |
KR102384962B1 (ko) | 반도체 메모리 장치 | |
US20040139241A1 (en) | Input/output device and method of setting up identification information in input/output device | |
CN101308474B (zh) | 存储系统及存储装置 | |
US8423819B2 (en) | Data storage device, controller, and data access method for a downgrade memory | |
CN101540192B (zh) | 一种防止回焊过程中资料遗失的方法及装置 | |
JP6221762B2 (ja) | 記憶装置、記憶方法及び制御装置 | |
CN110442299B (zh) | 数据写入方法、存储器控制电路单元以及存储器储存装置 | |
KR20190102779A (ko) | 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법 | |
CN111143254B (zh) | 存储系统 | |
US10628067B2 (en) | Memory system and operating method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: B901, B902, B903, Tianan science and Technology Pioneer Park, Futian, Futian District Che Kung Temple, Shenzhen, Guangdong Co-patentee after: Silicon Motion Corp. Patentee after: Hui Rong Technology (Shenzhen) Co., Ltd. Address before: 518000 Guangdong Tianan digital city science and Technology Pioneer Park, Futian District, Shenzhen, B1102 Co-patentee before: Silicon Motion Corp. Patentee before: Silicon Motion (Shenzhen) Inc. |