TWI387023B - 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置 - Google Patents

防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置 Download PDF

Info

Publication number
TWI387023B
TWI387023B TW097150598A TW97150598A TWI387023B TW I387023 B TWI387023 B TW I387023B TW 097150598 A TW097150598 A TW 097150598A TW 97150598 A TW97150598 A TW 97150598A TW I387023 B TWI387023 B TW I387023B
Authority
TW
Taiwan
Prior art keywords
memory
flash memory
pages
recorded data
block
Prior art date
Application number
TW097150598A
Other languages
English (en)
Other versions
TW201025468A (en
Inventor
Hsu Ping Ou
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Priority to TW097150598A priority Critical patent/TWI387023B/zh
Priority to US12/404,332 priority patent/US8429334B2/en
Publication of TW201025468A publication Critical patent/TW201025468A/zh
Application granted granted Critical
Publication of TWI387023B publication Critical patent/TWI387023B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Description

防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置
本發明係有關於快閃記憶體，特別是有關於多位準單元(multi-level cell,MLC)快閃記憶體的資料儲存方法。
於非揮發性記憶體(non-volatile memory)中，反及閘型快閃記憶體(NAND flash memory)因為具備編程(program)時間短、晶圓面積小及低耗電量之優點，廣泛地作為各種多媒體資料之儲存媒體，例如：安全數位卡(SD card)或小型快閃卡(CF card)。一般而言，反及閘型快閃記憶體可分為單位準單元(single-level cell,SLC)快閃記憶體及多位準單元(multi-level cell,MLC)快閃記憶體。每一個單位準單元可儲存“0”或“l”兩個值，而每一個多位準單元至少可儲存“00”、“01”、“10”或“11”四個以上的值，具有較高的儲存密度。
然而，受限於多位準單元快閃記憶體之架構，相較於單位準單元快閃記憶體，多位準單元快閃記憶體較容易產生資料遺失的情況。特別是在將記憶體焊接至印刷電路板(printed circuit board)的過程中，多位準單元快閃記憶體中所預存的資料，往往會因為迴焊過程(solder reflow)之高溫加熱，而使資訊遺失，導致記憶體無法正常操作或需重新寫入預存資料，嚴重地降低量產效能並增加成本。
因此，需要一種方法，用以解決多位準單元快閃記憶體於迴焊過程中，因高溫而產生資料遺失之問題，進而有效提升量產之效能。
有鑑於此，本發明提供一種防止迴焊過程中資料遺失之方法，適用於一快閃記憶體。於一實施例中，該快閃記憶體具有複數之記憶區塊，且每一記憶區塊包括複數之強頁面及複數之弱頁面。首先，接收一預錄資料，並將該預錄資料儲存至該快閃記憶體之至少一第一記憶區塊之該等強頁面中。之後，加熱該快閃記憶體，用以進行迴焊。接著，根據一觸發信號重組該預錄資料，並將重組後之預錄資料連續寫入至該快閃記憶體之至少一第二記憶區塊之該等強頁面及該等弱頁面中。
另一方面，本發明更提供一種記憶體裝置。於一實施例中，該記憶體裝置包括一快閃記憶體及一控制器。該快閃記憶體具有複數之記憶區塊用以儲存資料，且每一記憶區塊包括複數之強頁面及複數之弱頁面。該控制器耦接於該快閃記憶體，用以接收一預錄資料，並將該預錄資料儲存至該快閃記憶體之至少一第一記憶區塊之該等強頁面中。於加熱該快閃記憶體進行迴焊後，該控制器根據一觸發信號重組該預錄資料，並將重組後之預錄資料連續寫入至該快閃記憶體之至少一第二記憶區塊之該等強頁面及該等弱頁面中。
下文係說明本發明之較佳實施方式，用以更容易瞭解本發明，並非用以限制本發明。本發明之保護範圍當視後附之申請專利範圍所界定者為準。
第1圖係顯示依據本發明實施例之一記憶體裝置10方塊圖。該記憶體裝置10包括一快閃記憶體104及一控制器102。
於一實施例中，該記憶體裝置10為一記憶卡或一固態硬碟(solid state disk,SSD)，而該快閃記憶體104為反及閘型快閃記憶體。該記憶體裝置10可藉由不同介面，例如：通用串列匯流排(universal serial bus,USB)介面、個人電腦記憶卡國際協會(personal computer memory card international association,PCMCIA)介面或串列式先進附加技術(serial advanced technology attachment,SATA)介面，與一外部主機(未圖示)，如：數位相機或手機，傳送接收資料。
操作上，該控制器102耦接於該快閃記憶體104及該外部主機間。該控制器102接收來自該外部主機之控制信號、邏輯位址及資料，用以根據控制信號及邏輯位址將資料儲存至該快閃記憶體104中。進一步，該快閃記憶體104可包括複數之管理單元(management unit)，如第1圖所示之MU0至MU3，每一管理單元用以管理一既定數量之記憶區塊。亦即，該控制器102透過該等管理單元MU0～MU3存取對應之記憶區塊以及儲存於其中之資料。
第2圖係顯示依據本發明實施例之一快閃記憶體104示意圖。如第2圖所示，該快閃記憶體104包括多個多位準單元記憶區塊，如記憶區塊0、…、記憶區塊N、...、記憶區塊1023，可分別由4個管理單元MU0～MU3管理。於此實施例中，每一記憶區塊，如記憶區塊N，係各自包括複數之頁面。其中，該等頁面包括複數之強頁面(strong page)及複數之弱頁面(weak page)。
參考第2圖，強頁面及弱頁面以一既定排列方式交錯排列，例如，於記憶區塊N中，頁面0(S0)至頁面3(S3)為強頁面、頁面4(W0)及5(W1)為弱頁面、頁面6(S4)及7(S5)為強頁面、頁面8(W2)及9(W3)為弱頁面、...、頁面12(W4)及13(W5)為弱頁面...以此類推。
一般而言，寫入資料時，相對於弱頁面，強頁面的編程忙碌時間(program busy time)較短，而強頁面也較不易因為溫度或溼度等因素而影響到資料的正確性。在量產記憶卡時，對該快閃記憶體104所進行之高溫迴焊過程，例如：以紅外線或錫爐加以烘烤，容易導致預存於弱頁面之預錄資料，如系統檔案或測試資料，產生損毀或遺失的情況。甚至使得記憶卡無法正常運作，而必須重新寫入預錄資料。如此一來，除了增加重新寫入之成本外，亦將嚴重影響量產之效能。因此，為防止高溫環境造成弱頁面遺失資料之情況發生，在進行迴焊過程前，選擇將預錄資料儲存於強頁面中，詳細操作方式將配合第3及4圖說明如下。
第3圖係顯示依據本發明實施例之一記憶區塊30示意圖。於一實施例中，該記憶區塊30為該快閃記憶體104中之任一記憶區塊，例如：記憶區塊N。如第3圖所示，該記憶區塊30被配置為強頁面寫入狀態(strong page only state)。意即，當寫入資料至該記憶區塊30時，資料僅可以被寫入至強頁面中，如頁面0～3、6～7、10～11、…、以此類推。於此情況下，該記憶區塊30之儲存容量小於未被配置前之記憶區塊(如第2圖之記憶區塊N)之儲存容量。於一實施例中，當強頁面及弱頁面交錯排列時，則該記憶區塊30之儲存容量為該記憶區塊N之儲存容量之一半。
更具體地，在將預錄資料寫入至該快閃記憶體104之前，先選擇該快閃記憶體104之全部或部份管理單元欲被配置為強頁面寫入狀態。於一實施例中，該控制器102可以根據預錄資料之大小設定欲配置之管理單元。隨後，該快閃記憶體104進行低階格式化(low-level format)。其次，該控制器102將預錄資料寫入至已配置之管理單元中。如此一來，所有預錄資料依序被寫入對應記憶區塊之強頁面中，如第3圖之頁面0～3、6～7及10～11。接著，加熱或烘烤該控制器102及該快閃記憶體104，用以進行迴焊流程。於一實施例中，可藉由紅外線熱流(infrared reflow)、氣相熱流(vapor phase reflow)或熱熔爐(heating furnace)來進行迴焊流程。
將該控制器102及該快閃記憶體104焊接至至印刷電路板後，該控制器102隨即根據一觸發信號，用以重組(reorganize)該預錄資料。預錄資料之重組操作將詳細說明如下。
第4圖係顯示依據本發明實施例之一預錄資料重組示意圖。於此實施例中，假設於進行迴焊流程前，預錄資料分別儲存於管理單元MU0之記憶區塊402及404中。其中，記憶區塊402及404均被配置為強頁面寫入狀態。
當迴焊完成後，第1圖之控制器102根據一觸發信號，對記憶區塊402及404之強頁面中所儲存之預錄資料進行重組。於一實施例中，該控制器102可以軟體或韌體的方式，透過外部測試主機所傳送一回復命令，用以產生該觸發信號並進行預錄資料重組。於另一實施例中，該控制器102亦可以利用硬體來進行控制，於該快閃記憶體104中，預先配置一腳位。接著，該控制器102根據該腳位之狀態，用以判斷迴焊是否完成，從而產生該觸發信號來進行預錄資料重組。
如第4圖所示，從其它未被配置為強頁面寫入狀態之管理單元中，該控制器102決定用以儲存重組後預錄資料之記憶區塊，例如：管理單元MU1之記憶區塊406。換言之，重組後之預錄資料將依序被寫入至記憶區塊406中之所有強頁面及弱頁面中。
舉例來講，假設記憶區塊406和未被配置為強頁面寫入狀態前之記憶區塊402及404，均各自包括128個頁面，且該等頁面包括複數交錯排列之強頁面及弱頁面。換句話說，配置後之記憶區塊402及404之儲存容量為記憶區塊406之儲存容量之一半。
進行重組時，於記憶區塊402中，強頁面(如頁面0～3、6～7、10～11等)所儲存之預錄資料，將被重組並依序儲存至該記憶區塊406之頁面0～63中。同樣地，記憶區塊404之強頁面所儲存之預錄資料，將連續地儲存於該記憶區塊406之頁面64～127中。
值得一提的是，當迴焊完成後，上述預錄資料之重組操作可以於在背景進行，使得記憶體裝置可同時進行其它功能性測試。
進一步，預錄資料重組完成後，於記憶區塊402及404所對應之管理單元MU0中，該控制器102對所有記憶區塊進行抹除操作。因此，於抹除後之管理單元MU0中，所有記憶區塊之儲存容量將被重置。意即，記憶區塊402、404及406具有相同之儲存容量。
於一實施例中，該控制器102可進一步檢測記憶區塊406所儲存之預錄資料是否正確。如果儲存之預錄資料有誤，可透過該控制器102回傳至外部測試主機加以記錄，或直接標記預錄失敗的記憶體裝置。
第5圖係顯示依據本發明實施例之防止焊接過程中資料遺失之方法50流程圖。如上所述，該方法適用於一快閃記憶體。於一實施例中，該快閃記憶體為反及閘型快閃記憶體，其中，該快閃記憶體具有多個管理單元，且每一管理單元包括一既定數量之多位準單元記憶區塊，用以透過每一管理單元存取對應之記憶區塊。進一步，每一記憶區塊包括複數之強頁面及複數之弱頁面，係以一既定排列方式交錯排列。於儲存資料時，每一強頁面之編程忙碌時間小於每一弱頁面之編程忙碌時間。
首先，載入或接收一預錄資料(步驟S502)。於操作上，先從該快閃記憶體中，選擇一個或多個管理單元進行配置。於所選擇管理單元中，對應之記憶區塊會被配置為強頁面寫入狀態，用以儲存該預錄資料。如前所述，於每一記憶區塊中，當強頁面及弱頁面以既定排列方式交錯排列時，則配置後之記憶區塊之儲存容量僅為配置前之一半。
進一步，該快閃記憶體104進行低階格式化(low-level format)，並將所有預錄資料依序寫入記憶區塊之強頁面中(步驟S504)。
然後，加熱該快閃記憶體，用以進行迴焊流程(步驟S506)。
接著，該預錄資料根據一觸發信號進行重組(步驟S508)。更具體地，先根據該預錄資料所需之記憶容量，從未被配置為強頁面寫入狀態之管理單元中，選擇用以儲存重組後預錄資料新記憶區塊。如此一來，便可將重組後之預錄資料，重新寫入至新記憶區塊之所有頁面中(步驟S510)。
需注意該觸發信號可以軟體之方式產生，例如：根據一回復命令。或者，亦可利用硬體之方式產生該觸發信號，例如：根據該快閃記憶體之一既定腳位之一狀態。
再者，於預錄資料重組後，針對強頁面寫入狀態之管理單元進行資料抹除操作，並恢復記憶區塊之儲存容量(步驟S512)。除此之外，亦可進一步判斷重組後之預錄資料是否正確，用以確保預錄資料之正確性。
本發明實施例之防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置，可有效解決習知上因為高溫導致弱頁面預錄資料遺失或損毀之問題。此外，該記憶體裝置之控制器可根據軟體或硬體方式所產生之觸發信號，用以重組預錄資料，並將重組後之預錄資料重新儲存至記憶區塊之強頁面及弱頁面中。因此，除了能夠大幅提高量產效能外，亦毋需犧牲記憶容量，同時確保預錄資料之完整性及正確性。
雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．記憶體裝置
102．．．控制器
104．．．快閃記憶體
30、402、404、406．．．記憶區塊
及
MU0、MU1、MU2、MU3．．．管理單元
第1圖係顯示依據本發明實施例之一記憶體裝置方塊圖。
第2圖係顯示依據本發明實施例之一快閃記憶體示意圖。
第3圖係顯示依據本發明實施例之一記憶區塊示意圖。
第4圖係顯示依據本發明實施例之一預錄資料重組示意圖。
第5圖係顯示依據本發明實施例之防止焊接過程中資料遺失之方法流程圖。
10．．．記憶體裝置
102．．．控制器
104．．．快閃記憶體
及
MU0、MU1、MU2、MU3．．．管理單元

Claims (22)

  1. 一種防止迴焊過程中資料遺失之方法，適用於一快閃記憶體，其中，該快閃記憶體具有複數之記憶區塊，且每一記憶區塊包括複數之強頁面及複數之弱頁面，該方法包括：接收一預錄資料；將該預錄資料儲存至該快閃記憶體之至少一第一記憶區塊之該等強頁面中；加熱該快閃記憶體，用以進行迴焊；以及根據一觸發信號重組該預錄資料，並將重組後之預錄資料連續寫入至該快閃記憶體之至少一第二記憶區塊之該等強頁面及該等弱頁面中。
  2. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，其中，係根據一回復命令產生該觸發信號。
  3. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，其中，係根據該快閃記憶體之一既定腳位之一狀態，用以產生該觸發信號。
  4. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，其中，於每一記憶區塊中，該等強頁面及該等弱頁面為交錯排列。
  5. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，其中，每一個第一記憶區塊之儲存容量係小於每一個第二記憶區塊之儲存容量。
  6. 如申請專利範圍第5項所述之防止迴焊過程中資料遺失之方法，其中，每一個第一記憶區塊之儲存容量係為每一個第二記憶區塊之儲存容量之一半。
  7. 如申請專利範圍第5項所述之防止迴焊過程中資料遺失之方法，更包括：於該至少一第二記憶區塊儲存該重組後之預錄資料之後，抹除該至少一第一記憶區塊，抹除後之每一個第一記憶區塊與每一個第二記憶區塊具有相同之儲存容量。
  8. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，更包括：判斷儲存於該至少一第二記憶區塊之預錄資料是否正確。
  9. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，其中，於儲存資料時，每一強頁面之編程忙碌時間係小於每一弱頁面之編程忙碌時間。
  10. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，其中，該快閃記憶體為一反及閘型快閃記憶體。
  11. 如申請專利範圍第1項所述之防止迴焊過程中資料遺失之方法，其中，每一記憶區塊為一多位準單元記憶區塊。
  12. 一種記憶體裝置，包括：一快閃記憶體，用以儲存資料，其中，該快閃記憶體具有複數之記憶區塊，且每一記憶區塊包括複數之強頁面及複數之弱頁面；以及一控制器，耦接於該快閃記憶體，接收一預錄資料，並將該預錄資料儲存至該快閃記憶體之至少一第一記憶區塊之該等強頁面中，其中，於加熱該快閃記憶體用以進行迴焊後，該控制器根據一觸發信號重組該預錄資料，並將重組後之預錄資料連續寫入至該快閃記憶體之至少一第二記憶區塊之該等強頁面及該等弱頁面中。
  13. 如申請專利範圍第12項所述之記憶體裝置，其中，係根據一主機所傳送之一回復命令產生該觸發信號。
  14. 如申請專利範圍第12項所述之記憶體裝置，其中，係根據該快閃記憶體之一既定腳位之一狀態，用以產生該觸發信號。
  15. 如申請專利範圍第12項所述之記憶體裝置，其中，於每一記憶區塊中，該等強頁面及該等弱頁面為交錯排列。
  16. 如申請專利範圍第12項所述之記憶體裝置，其中，每一個第一記憶區塊之儲存容量係小於每一個第二記憶區塊之儲存容量。
  17. 如申請專利範圍第16項所述之記憶體裝置，其中，每一個第一記憶區塊之儲存容量係為每一個第二記憶區塊之儲存容量之一半。
  18. 如申請專利範圍第16項所述之記憶體裝置，其中，於該至少一第二記憶區塊儲存該重組後之預錄資料之後，該控制器抹除該至少一第一記憶區塊，使抹除後之每一個第一記憶區塊與每一個第二記憶區塊具有相同之儲存容量。
  19. 如申請專利範圍第12項所述之記憶體裝置，其中，該控制器判斷儲存於該至少一第二記憶區塊之預錄資料是否正確。
  20. 如申請專利範圍第12項所述之記憶體裝置，其中，於儲存資料時，每一強頁面之編程忙碌時間係小於每一弱頁面之編程忙碌時間。
  21. 如申請專利範圍第12項所述之記憶體裝置，其中，該快閃記憶體為一反及閘型快閃記憶體。
  22. 如申請專利範圍第12項所述之記憶體裝置，其中，每一記憶區塊為一多位準單元記憶區塊。
TW097150598A 2008-12-25 2008-12-25 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置 TWI387023B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097150598A TWI387023B (zh) 2008-12-25 2008-12-25 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置
US12/404,332 US8429334B2 (en) 2008-12-25 2009-03-15 Method for preventing data loss during solder reflow process and memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097150598A TWI387023B (zh) 2008-12-25 2008-12-25 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置

Publications (2)

Publication Number Publication Date
TW201025468A TW201025468A (en) 2010-07-01
TWI387023B true TWI387023B (zh) 2013-02-21

Family

ID=42286280

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097150598A TWI387023B (zh) 2008-12-25 2008-12-25 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置

Country Status (2)

Country Link
US (1) US8429334B2 (zh)
TW (1) TWI387023B (zh)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242255B2 (en) 2002-02-15 2019-03-26 Microsoft Technology Licensing, Llc Gesture recognition system using depth perceptive sensors
US9959463B2 (en) 2002-02-15 2018-05-01 Microsoft Technology Licensing, Llc Gesture recognition system using depth perceptive sensors
US8009871B2 (en) 2005-02-08 2011-08-30 Microsoft Corporation Method and system to segment depth images and to detect shapes in three-dimensionally acquired data
US8239735B2 (en) 2006-05-12 2012-08-07 Apple Inc. Memory Device with adaptive capacity
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
WO2007132457A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Combined distortion estimation and error correction coding for memory devices
WO2008053472A2 (en) 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US8151163B2 (en) 2006-12-03 2012-04-03 Anobit Technologies Ltd. Automatic defect management in memory devices
US8151166B2 (en) 2007-01-24 2012-04-03 Anobit Technologies Ltd. Reduction of back pattern dependency effects in memory devices
WO2008111058A2 (en) 2007-03-12 2008-09-18 Anobit Technologies Ltd. Adaptive estimation of memory cell read thresholds
US8234545B2 (en) 2007-05-12 2012-07-31 Apple Inc. Data storage with incremental redundancy
WO2008139441A2 (en) 2007-05-12 2008-11-20 Anobit Technologies Ltd. Memory device with internal signal processing unit
US8259497B2 (en) 2007-08-06 2012-09-04 Apple Inc. Programming schemes for multi-level analog memory cells
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
WO2009050703A2 (en) 2007-10-19 2009-04-23 Anobit Technologies Data storage in analog memory cell arrays having erase failures
KR101509836B1 (ko) 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
US8225181B2 (en) 2007-11-30 2012-07-17 Apple Inc. Efficient re-read operations from memory devices
US8209588B2 (en) 2007-12-12 2012-06-26 Anobit Technologies Ltd. Efficient interference cancellation in analog memory cell arrays
US8156398B2 (en) 2008-02-05 2012-04-10 Anobit Technologies Ltd. Parameter estimation based on error correction code parity check equations
US8230300B2 (en) 2008-03-07 2012-07-24 Apple Inc. Efficient readout from analog memory cells using data compression
US8400858B2 (en) 2008-03-18 2013-03-19 Apple Inc. Memory device with reduced sense time readout
US8065468B2 (en) * 2008-07-03 2011-11-22 Silicon Motion, Inc. Data storing methods and apparatus thereof
US8498151B1 (en) 2008-08-05 2013-07-30 Apple Inc. Data storage in analog memory cells using modified pass voltages
US8949684B1 (en) 2008-09-02 2015-02-03 Apple Inc. Segmented data storage
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
US8482978B1 (en) 2008-09-14 2013-07-09 Apple Inc. Estimation of memory cell read thresholds by sampling inside programming level distribution intervals
US8239734B1 (en) 2008-10-15 2012-08-07 Apple Inc. Efficient data storage in storage device arrays
US8713330B1 (en) 2008-10-30 2014-04-29 Apple Inc. Data scrambling in memory devices
US8208304B2 (en) 2008-11-16 2012-06-26 Anobit Technologies Ltd. Storage at M bits/cell density in N bits/cell analog memory cell devices, M>N
US8248831B2 (en) 2008-12-31 2012-08-21 Apple Inc. Rejuvenation of analog memory cells
US8397131B1 (en) 2008-12-31 2013-03-12 Apple Inc. Efficient readout schemes for analog memory cell devices
US8924661B1 (en) 2009-01-18 2014-12-30 Apple Inc. Memory system including a controller and processors associated with memory devices
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8259506B1 (en) 2009-03-25 2012-09-04 Apple Inc. Database of memory read thresholds
US8832354B2 (en) 2009-03-25 2014-09-09 Apple Inc. Use of host system resources by memory controller
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
US20100293309A1 (en) * 2009-05-13 2010-11-18 Yun-Ching Lin Production Tool For Low-Level Format Of A Storage Device
US8479080B1 (en) 2009-07-12 2013-07-02 Apple Inc. Adaptive over-provisioning in memory systems
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
KR20110048304A (ko) * 2009-11-02 2011-05-11 삼성전자주식회사 솔더 리플로우에서 코드 데이터의 손실을 방지할 수 있는 방법과 그 장치들
US8677054B1 (en) 2009-12-16 2014-03-18 Apple Inc. Memory management schemes for non-volatile memory devices
US8694814B1 (en) 2010-01-10 2014-04-08 Apple Inc. Reuse of host hibernation storage space by memory controller
US8572311B1 (en) 2010-01-11 2013-10-29 Apple Inc. Redundant data storage in multi-die memory systems
US8694853B1 (en) 2010-05-04 2014-04-08 Apple Inc. Read commands for reading interfering memory cells
US8572423B1 (en) 2010-06-22 2013-10-29 Apple Inc. Reducing peak current in memory systems
US8595591B1 (en) 2010-07-11 2013-11-26 Apple Inc. Interference-aware assignment of programming levels in analog memory cells
US9104580B1 (en) 2010-07-27 2015-08-11 Apple Inc. Cache memory for hybrid disk drives
US8767459B1 (en) 2010-07-31 2014-07-01 Apple Inc. Data storage in analog memory cells across word lines using a non-integer number of bits per cell
US8856475B1 (en) 2010-08-01 2014-10-07 Apple Inc. Efficient selection of memory blocks for compaction
US8694854B1 (en) 2010-08-17 2014-04-08 Apple Inc. Read threshold setting based on soft readout statistics
US9021181B1 (en) 2010-09-27 2015-04-28 Apple Inc. Memory management for unifying memory cell conditions by using maximum time intervals
TWI420313B (zh) 2010-12-24 2013-12-21 Phison Electronics Corp 資料管理方法、記憶體控制器與嵌入式記憶體儲存裝置
CN102591738B (zh) * 2011-01-07 2015-09-30 群联电子股份有限公司 数据管理方法、存储器控制器与嵌入式存储器储存装置
US9037946B2 (en) 2013-03-12 2015-05-19 Sandisk Technologies Inc. Detecting effect of corrupting event on preloaded data in non-volatile memory
KR102039537B1 (ko) 2013-03-15 2019-11-01 삼성전자주식회사 불휘발성 저장 장치 및 그것의 운영체제 이미지 프로그램 방법
CN104103318B (zh) * 2013-04-12 2019-11-05 三星电子株式会社 操作存储控制器的方法和包括存储控制器的数据存储设备
US9165670B2 (en) 2013-11-14 2015-10-20 Sandisk Technologies Inc. Data retention detection techniques for a data storage device
US9229806B2 (en) 2013-11-14 2016-01-05 Sandisk Technologies Inc. Block closure techniques for a data storage device
US8982617B1 (en) 2013-11-14 2015-03-17 Sandisk Technologies Inc. Block closure techniques for a data storage device
US9583206B2 (en) * 2014-10-02 2017-02-28 Sandisk Technologies Llc Data storage device having reflow awareness
US9472270B2 (en) * 2014-10-24 2016-10-18 Sandisk Technologies Llc Nonvolatile storage reflow detection
US9704595B1 (en) 2016-03-31 2017-07-11 Sandisk Technologies Llc Self-detecting a heating event to non-volatile storage
US10228998B2 (en) 2016-08-04 2019-03-12 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for correcting data errors in memory susceptible to data loss when subjected to elevated temperatures
TWI640867B (zh) * 2017-05-02 2018-11-11 慧榮科技股份有限公司 資料儲存裝置及其操作方法
US10347329B2 (en) * 2017-08-29 2019-07-09 Micron Technology, Inc. Reflow protection
US10476002B2 (en) 2017-08-30 2019-11-12 Macronix International Co., Ltd. Method for thermally treating semiconductor structure before saving data
TWI631667B (zh) * 2017-09-01 2018-08-01 旺宏電子股份有限公司 半導體結構之處理方法
CN109427967B (zh) * 2017-09-01 2022-10-28 旺宏电子股份有限公司 半导体结构的处理方法
TWI658469B (zh) * 2018-01-15 2019-05-01 旺宏電子股份有限公司 記憶體陣列與資料儲存方法
US20200004446A1 (en) * 2018-06-29 2020-01-02 David Aaron Palmer Multi-level cell data load optimization
CN111324281B (zh) * 2018-12-14 2024-02-06 兆易创新科技集团股份有限公司 一种存储器及其控制方法和装置
US11150844B2 (en) * 2019-02-21 2021-10-19 Micron Technology, Inc. Reflow endurance improvements in triple-level cell NAND flash
US11144452B2 (en) 2020-02-05 2021-10-12 Micron Technology, Inc. Temperature-based data storage processing
US11243711B2 (en) 2020-02-05 2022-02-08 Micron Technology, Inc. Controlling firmware storage density based on temperature detection
CN111696598B (zh) * 2020-06-12 2022-04-26 合肥沛睿微电子股份有限公司 存储装置及其低级格式化方法
US11043266B1 (en) 2020-06-15 2021-06-22 Western Digital Technologies, Inc. Multi-level read after heating event in non-volatile storage
US11556416B2 (en) 2021-05-05 2023-01-17 Apple Inc. Controlling memory readout reliability and throughput by adjusting distance between read thresholds
JP2022181808A (ja) * 2021-05-27 2022-12-08 ルネサスエレクトロニクス株式会社 半導体装置
US11847342B2 (en) 2021-07-28 2023-12-19 Apple Inc. Efficient transfer of hard data and confidence levels in reading a nonvolatile memory
KR20230035820A (ko) 2021-09-06 2023-03-14 삼성전자주식회사 비휘발성 메모리 장치의 신뢰성 열화 감소 방법 및 이를 이용한 비휘발성 메모리 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040181303A1 (en) * 2002-12-02 2004-09-16 Silverbrook Research Pty Ltd Relatively unique ID in integrated circuit
US20080059703A1 (en) * 2006-09-05 2008-03-06 Kazuki Yoshioka Semiconductor device and IC card

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI373045B (en) * 2008-01-07 2012-09-21 Phison Electronics Corp Flash memory storage apparatus, flash memory controller and switching method thereof
US7941592B2 (en) * 2008-08-14 2011-05-10 Bonella Randy M Method and apparatus for high reliability data storage and retrieval operations in multi-level flash cells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040181303A1 (en) * 2002-12-02 2004-09-16 Silverbrook Research Pty Ltd Relatively unique ID in integrated circuit
US20040221287A1 (en) * 2002-12-02 2004-11-04 Silverbrook Research Pty Ltd Creation and usage of mutually exclusive messages
US20050182985A1 (en) * 2002-12-02 2005-08-18 Gary Shipton Mechanism for reducing multi-word write problems
US7181572B2 (en) * 2002-12-02 2007-02-20 Silverbrook Research Pty Ltd Cache updating method and apparatus
US20080059703A1 (en) * 2006-09-05 2008-03-06 Kazuki Yoshioka Semiconductor device and IC card

Also Published As

Publication number Publication date
US20100169547A1 (en) 2010-07-01
TW201025468A (en) 2010-07-01
US8429334B2 (en) 2013-04-23

Similar Documents

Publication Publication Date Title
TWI387023B (zh) 防止迴焊過程中資料遺失之方法及使用該方法之記憶體裝置
KR102039537B1 (ko) 불휘발성 저장 장치 및 그것의 운영체제 이미지 프로그램 방법
JP5585919B2 (ja) 電源遮断管理
US8812784B2 (en) Command executing method, memory controller and memory storage apparatus
US8429391B2 (en) Boot partitions in memory devices and systems
US20100042773A1 (en) Flash memory storage system and data writing method thereof
US20110113184A1 (en) Data backup method for a flash memory and controller and storage system using the same
US20100205517A1 (en) Solid State Disk Device and Program Fail Processing Method Thereof
TWI479492B (zh) 記憶體儲存裝置、其記憶體控制器與資料寫入方法
US10860247B2 (en) Data writing method and storage controller
KR20110093259A (ko) 불휘발성 메모리 시스템과 이의 동작 방법
TWI420313B (zh) 資料管理方法、記憶體控制器與嵌入式記憶體儲存裝置
US20130097366A1 (en) Storage device and user device using the same
US8301981B2 (en) Data access method for flash memory and storage system and controller thereof
US9383929B2 (en) Data storing method and memory controller and memory storage device using the same
US20160179596A1 (en) Operating method of data storage device
TWI523030B (zh) 緩衝記憶體管理方法、記憶體控制器與記憶體儲存裝置
KR20180104249A (ko) 메모리 컨트롤러 및 그것을 포함하는 저장 장치
TW201447578A (zh) 資料儲存裝置及其管理方法
CN113885808A (zh) 映射信息记录方法以及存储器控制电路单元与存储装置
US11157401B2 (en) Data storage device and operating method thereof performing a block scan operation for checking for valid page counts
US10002673B2 (en) Flash memory data storage device and programming method thereof
TWI622044B (zh) 記憶體管理方法、記憶體控制電路單元與記憶體儲存裝置
US11782646B2 (en) Memory device and memory system having the memory device
TWI813362B (zh) 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元