TWI631667B - 半導體結構之處理方法 - Google Patents

Abstract

一種處理一半導體結構之方法，包括：提供具有複數個記憶體元件之半導體結構；進行一形成製程，以初始化記憶體元件之操作；對半導體結構進行一形成熱處理；以及在進行形成熱處理之後，儲存資料至記憶體元件。

Description

半導體結構之處理方法

本發明是有關於一種半導體結構之處理方法，且特別是有關於一種可改善資料滯留的半導體結構之處理方法。

近年來，導電橋接之可變電阻式記憶體(Conductive bridge resistive random access memory)由於其高的開關電流比、高速操作和良好的可擴展性，而引起相關研究者的興趣。一導電橋接之可變電阻式記憶體一般係包括一底電極、一記憶體層(例如氧化矽)形成於底電極和一離子供給層(ion supplying layer，亦即一上電極，形成於記憶體層上)之間。‎硫族化合物的離子供給層，例如锗锑碲合金(Ge ₂Se ₂Te ₅，GST)包括金屬離子如銅離子之一來源。銅與硫族化合物反應而形成一銅-GST化合物，其可迅速釋放銅離子。於設置操作 (SET operation)時，係施加一偏壓於記憶體元件以造成銅離子移動至記憶體層中並形成導電絲(conducting filaments，CF)，其過程如同電子沈積(electro-deposition)。當導電絲長到足以跨接記憶體層，則達到一低組態(low resistance state，LRS)。在重置操作 (RESET operation)中，係施加反向偏壓以造成導電絲的銅於記憶體層中溶解並回到離子供給層。當導電絲崩解，則回到一高組態(high resistance state，HRS)。CB ReRAM典型的阻值轉換特性係由電解反應(electrolytic reactions)控制，而記憶體層中的導電絲之形成(設置)和崩解(重置)則分別為低組態和高組態。

還有可在設置(SET)和重置(RESET)狀態之間進行切換操作的其他已知形態之可變電阻式記憶體。以過渡金屬氧化物(transition metal oxide，TMO)之可變電阻式記憶體為例，其切換機制是根據氧的移動和重新分佈(oxygen movement and re-distribution)。TMO可變電阻式記憶體 元件包括一底電極(bottom electrode)、一記憶體層(memory layer)(i.e.包括過渡金屬氧化物材料例如氧化鉿、氧化鉭、氧化鈦…等)和一上電極。操作時，係對元件施加電壓以移動氧(或移動氧空缺)並重新分佈氧濃度以具有一高阻值或一低阻值。於設置操作(SET operation)中，可形成一氧空缺導電絲(oxygen vacancy filament)於記憶體層中而造成低阻態；而於重置操作(RESET operation)中，導電絲(亦即空缺所排成的路徑)係崩解而於元件中形成一具高阻值之膜層，造成高阻態。

在製造過程中，ReRAM 元件(ex:晶片)會安裝於一電路板，其中係以一回流焊接製程(soldering reflow process)進行元件安裝。為了減少成本，在封裝晶片安裝於電路板之前最好先寫入資料於封裝晶片中。回焊後，寫入記憶體元件的資料必須維持或仍有足夠的記憶體窗口以辨識0/1數值，以符合記憶體元件之要求(代表在高溫回焊後編碼資料仍必須維持)。然而，典型的ReRAM元件其編碼資料都有高溫下容易流失的問題，例如250°C~260°C的回流焊接製程期間。

本發明係有關於一種半導體結構之處理方法，特別是一種具有多個記憶體元件的半導體結構之處理方法，以改善回流焊接製程後記憶體元件的資料滯留性質。

根據一實施例，係提出一種處理一半導體結構之方法，包括：提供具有複數個記憶體元件之半導體結構；進行一形成製程(forming process)以初始化記憶體元件之操作；對半導體結構進行一形成熱處理(forming thermal treatment)；以及在進行形成熱處理之後，儲存資料至記憶體元件。

為了對本發明之上述及其他方面有更佳的瞭解，下文特舉實施例，並配合所附圖式詳細說明如下：

在此揭露內容之實施例中，係提出一種半導體結構之處理方法，特別是一種具有多個記憶體元件(例如可變電阻式記憶體(ReRAM))的半導體結構(例如一晶圓)之處理方法。根據實施例提出之處理方法，於儲存資料至該些記憶體元件之前，係先進行至少一形成熱處理(forming thermal treatment)。 如實施例所揭露方法，具有一額外的熱處理步驟，其應用於形成製程(forming process)之後和將資料寫入記憶體元件之前，可以改善記憶體元件的滯留性質(retention properties)以通過回流焊接製程(soldering reflow process)並增進長期資料滯留的能力。一實施例之方法可應用於穩定設置狀態之阻值(SET state resistance)；再者，其他實施例之方法可應用於更進一步穩定重置狀態之阻值(RESET state resistance)。

以下係提出相關實施例，配合圖示以詳細說明本揭露所提出之處理方法。然而本揭露並不僅限於此。實施例中之敘述，如處理條件、處理細節、和製程應用順序等等，僅為舉例說明之用，本揭露欲保護之範圍並非僅限於所述之態樣。再者，需注意的是，本揭露並非顯示出所有可能的實施例，相關領域者可在不脫離本揭露之精神和範圍內對實施例之結構和製程加以變化與修飾，以符合實際應用所需。因此，未於本揭露提出的其他實施態樣也可能可以應用。因此，說明書和圖示內容僅作敘述實施例之用，而非作為限縮本揭露保護範圍之用。

再者，說明書與請求項中所使用的序數例如”第一”、”第二”、”第三”等之用詞，是為了修飾請求項之元件，其本身並不意含及代表該請求元件有任何之前的序數，也不代表某一請求元件與另一請求元件的順序、或是製造方法上的順序，該些序數的使用僅用來使具有某命名的一請求元件得以和另一具有相同命名的請求元件能作出清楚區分。 ＜第一實施例＞

第1圖係為本揭露第一實施例之一半導體結構之處理方法的流程圖。第一實施例中，一種處理一半導體結構之方法至少包括：提供具有複數個記憶體元件(例如ReRAM)之一半導體結構(例如一晶圓)(步驟101)；進行一形成製程(forming process)(步驟102)，以初始化該些記憶體元件之操作；進行一形成熱處理(forming thermal treatment)(步驟103)(例如使具有記憶體元件之半導體結構通過形成熱處理)；以及在進行該形成熱處理之後，儲存資料至記憶體元件(步驟106)。

再者，於一實施例中，在前述形成熱處理(步驟103)之後，該方法更選擇性地包括：在儲存資料至該些記憶體元件之前，電性循環(electrical-cycling)該些記憶體元件(步驟104)例如於一低阻態(low resistance state，LRS)和一高阻態(high resistance state，HRS)之間。

一般而言，係藉由施加一形成電壓(forming voltage)而進行上述之形成製程(forming process)(步驟102)，以初始化記憶體元件之操作。在形成製程的操作中，當一特定形成電壓施加於記憶體元件之電極，則記憶體元件之內部缺陷會排列成一或多個連續性路徑。而步驟106所述之儲存資料至記憶體元件例如是指重置/設置資料編碼(RESET/SET data coding)。因此，步驟106在此文中亦可以是指一資料寫入步驟(data writing step)。形成製程和重置/設置資料編碼的操作細節係如技藝者所知，在此不贅述。

根據如第一實施例所揭露之方法，額外的形成熱處理步驟(forming thermal treatment)可對於(電子)形成製程中所產生的小的導電絲(filament)進行退火，以將該些小導電絲聚集成大導電絲，以進行後續設置/重置之操作。於第一實施例中，形成熱處理步驟(步驟103)可在一溫度約200°C至約250°C範圍之間和一足夠的處理時間下進行。一示例中，一形成熱處理步驟係在溫度約200°C下進行時間約1小時至約100小時的處理。另一示例中，一形成熱處理步驟係在溫度約250°C下進行時間約1分鐘至約100分鐘的處理。於一實施例中，形成熱處理之一處理時間可表示為：

，

其中，K為絕對溫度，處理時間之單位為秒。值得注意的是，處理時間也可能更長，只要過程中沒有對於元件造成損傷而影響其功能和性質，皆可應用，其視應用之實際情況而可做適當選擇。

在儲存資料至記憶體元件(ex:重置/設置資料編碼)之後，當記憶體元件安裝於外部電路板、或是進行測試以檢查記憶體元件之性質時，實施例之方法可更包括：在一回焊溫度(a reflowing temperature)下回焊該些記憶體元件(如第1圖之步驟108所示)。一般而言，安裝記憶體元件的回焊溫度係在約250°C至260°C。於一示例中，實施例之形成熱處理(forming thermal treatment，FTT)之溫度係低於回焊溫度。以下係以一過渡金屬氧化物(transition metal oxide，TMO)之可變電阻式記憶體為例，並提出其中幾組相關實驗以調查實施例之形成熱處理對於記憶體元件性質的影響。其實驗結果證實，該些有經過形成熱處理的記憶體元件在一高溫的回焊檢查(reflow-examination)後，顯現出較佳的資料滯留性質(data retention properties)。

＜實驗1＞

請參照第2圖，其繪示在高溫的回焊檢查之後，有經過和沒有經過形成熱處理(FTT)的記憶體元件之阻值變化。在此實驗中，記憶體元件的回焊檢查係為：250°C溫度下7分鐘，重複進行3次(此檢查條件比一般回流焊接製程稍強一些)。第2圖中，曲線1-4代表記憶體元件在低組態(LRS)之阻值，實驗中曲線1-4和其相應之記憶體元件的情況係整理如下：

曲線1: 在重置/設置資料編碼之前，沒有經過一形成熱處理(FTT)的一傳統記憶體元件之阻值曲線；

曲線2: 在重置/設置資料編碼之前，有經過一形成熱處理(FTT)的一實施例記憶體元件之阻值曲線；

曲線3: 在回焊檢查(ex: 250°C烘烤)之後，沒有經過一形成熱處理(FTT)的一傳統記憶體元件之阻值曲線；以及

曲線4: 在回焊檢查(ex: 250°C烘烤)之後，有經過一形成熱處理(FTT)的一實施例記憶體元件之阻值曲線。

在經過一烘烤溫度(例如相等於典型的一回流焊接溫度例如250°C烘烤約7分鐘)以檢查該些記憶體元件之試樣後，曲線1和2係飄移到曲線3和4的位置，這代表該些記憶體元件在低組態之阻值在經過高溫回焊(無論是經過一常態的回流焊接製程、或是經過例如此實驗中進行的回焊檢查)後都會增加。然而，實驗結果清楚顯示，在回焊檢查後觀察低組態(LRS)之記憶體元件，實施例記憶體元件(i.e在重置/設置資料編碼之前有經過FTT)之阻值改變(從曲線2飄移到曲線4)係小於傳統記憶體元件(i.e沒有進行FTT)之阻值改變(從曲線1飄移到曲線3)。

第2圖中，曲線5-8代表記憶體元件在高組態(HRS)之阻值，實驗中曲線5-8和其相應之記憶體元件的情況係整理如下：

曲線5：在重置/設置資料編碼之前，沒有經過一形成熱處理(FTT)的一傳統記憶體元件之阻值曲線；

曲線6：在重置/設置資料編碼之前，有經過一形成熱處理(FTT)的一實施例記憶體元件之阻值曲線；

曲線7：在回焊檢查(ex: 250°C烘烤)之後，沒有經過一形成熱處理(FTT)的一傳統記憶體元件之阻值曲線；以及

曲線8：在回焊檢查(ex: 250°C烘烤)之後，有經過一形成熱處理(FTT)的一實施例記憶體元件之阻值曲線。

類似的，在經過一烘烤溫度(例如相等於典型的一回流焊接溫度例如250°C烘烤約7分鐘)以檢查該些記憶體元件之試樣後，曲線5和6係飄移到曲線7和8的位置，這代表該些記憶體元件在高組態之阻值在經過高溫回焊(無論是經過一常態的回流焊接製程、或是經過例如此實驗中進行的回焊檢查)後都會增加。曲線5-8的結果顯示，在回焊檢查後觀察高組態的記憶體元件，實施例記憶體元件(i.e在重置/設置資料編碼之前有經過FTT)之阻值改變(從曲線6飄移到曲線8)和傳統記憶體元件(i.e沒有進行FTT)之阻值改變(從曲線5飄移到曲線7)並沒有太大的差別。

然而，在回焊檢查後觀察低組態(LRS)和高組態(HRS)之實施例記憶體元件(i.e在重置/設置資料編碼之前有經過FTT)之阻值，其在一極低失敗機率(failure rate)例如10 ^-5機率(=10ppm)下所對應之低組態和高組態之間，仍存在有一可辨識區間(a recognized region)而可提供一感測窗口(sensing window)。請參看烘烤後所得之曲線4(LRS)和曲線8(HRS)。當進行一讀取操作時，記憶體元件的狀態，特別是，阻值轉換層之阻值的組態，在施加一感測電壓(sensing voltage)時可以被感測到；此感測電壓有時也稱為一讀取電壓V _read。因此，實施例之形成熱處理(FTT)可以改善記憶體元件之滯留性質以通過高溫回流焊接製程以及增進記憶體元件的長期資料滯留能力。

＜實驗2＞

上述實驗1係研究調查了根據一實施例之形成熱處理(FTT)對於記憶體元件其低組態(LRS)之阻值所造成的影響(其結果如第2圖所示)，其中該些元件試樣係以如第1圖所示之步驟101、102、103、106和108進行處理。另外，本揭露更提出另一實驗，研究調查根據另一實施例之形成熱處理(FTT)對於有在設置/重置之循環操作(SET/RESET operations)的記憶體元件其低組態(LRS)之阻值所造成的影響，其中該些元件試樣係以如第1圖所示之步驟101、102、103、104、106和108進行處理。

請參照第3圖，其繪示在高溫的回焊檢查之後，有經過和沒有經過形成熱處理(FTT)的記憶體元件之阻值變化，其中該些記憶體元件在回焊檢查之前係有經過設置/重置循環操作(SET/RESET operations)。在此實驗中，記憶體元件係在250°C溫度下7分鐘，重複進行3次，以完成回焊檢查。第3圖中，曲線(B)(此三條曲線係在進行回焊檢查之前繪製)、曲線(B’)和曲線(B’-FTT)(此三條曲線係在進行回焊檢查之後繪製)係代表記憶體元件在低組態(LRS)之阻值；而該些測試之記憶體元件的相應條件係整理如下：

曲線(B)：沒有經過形成熱處理(FTT)的一傳統記憶體元件和有經過形成熱處理(FTT)的一實施例記憶體元件之阻值曲線，其分別經過三種不同的循環操作：

(i)形成操作(Forming operation) + 設置操作(SET operation)；

(ii) 形成操作(Forming operation) + 設置操作(SET operation)+ 形成熱處理(FTT)+ 重置操作(RESET operation)+ 設置操作(SET operation)；以及

(iii) 形成操作(Forming operation) + 重置操作(RESET operation) + 形成熱處理(FTT) +設置操作(SET operation)。

曲線(B’)：在回焊檢查(ex: 250°C烘烤)之後，沒有經過一形成熱處理(FTT)一傳統記憶體元件之阻值曲線。

曲線(B’-FTT)：在回焊檢查(ex: 250°C烘烤)之後，有經過一形成熱處理(FTT)的一實施例記憶體元件之阻值曲線。

類似的，曲線(C)和(C’)代表，在回焊檢查之前和之後，沒有經過形成熱處理(FTT)的記憶體元件在高組態(HRS)之阻值曲線。

曲線(B)結果顯示，在回焊檢查之前，三條曲線的阻值結果非常相似。於一烘焙溫度下檢查該些記憶體元件試樣之後(例如相等於典型的一回流焊接溫度例如250°C烘烤約7分鐘)，曲線(B)係飄移到曲線(B’)和曲線(B’-FTT)的位置，這代表該些記憶體元件之阻值在經過高溫回焊後都會增加。然而，其結果清楚顯示，在回焊檢查後觀察記憶體元件在低組態(LRS)時，實施例的記憶體元件(i.e在重置/設置資料編碼之前有經過FTT)有較少的阻值變化。請參照曲線(B)和曲線(B’-FTT)。

再者，烘烤後所得的曲線(B’-FTT)和曲線(C’)的結果，係在一極低失敗機率例如10 ^-5機率(=10ppm)下所對應之低組態和高組態之間，仍存在有一可辨識區間(a recognized region)而可提供一感測窗口。因此，實施例之形成熱處理(FTT)可以改善循環操作的記憶體元件之滯留性質，以通過高溫回流焊接製程，並且增進記憶體元件的長期資料滯留能力。

值得注意的是，實施例之形成熱處理(FTT)的溫度和處理時間可視應用之實際情況而可適當修飾或調整。例如，半導體結構/記憶體元件在寫入資料前的製造過程中所有造成的熱累積都可以一併考慮，以調整形成熱處理(FTT)的處理條件。請參照第4A圖和第4B圖，其為兩種製造半導體結構之流程圖。請同時參考第1圖。第4A圖和第4B圖與第1圖相同之步驟係標示相同標號，且細節不再贅述。第4A、4B圖流程之不同處在於，步驟106(儲存資料至記憶體元件)和步驟107(晶圓切割和封裝)之順序。若資料的寫入步驟係在晶圓切割和封裝之後進行， 如第4B圖所示，則來自於形成熱處理步驟(步驟103)和晶圓切割和封裝(步驟107)(步驟103和107係在形成製程和資料寫入之步驟之間進行)的總熱累積(total thermal accumulation)可一併考慮，因此，形成熱處理步驟(步驟103)的條件，例如溫度和/或處理時間，可被減少。 ＜第二實施例＞

第一實施例中，在重置/設置資料編碼(RESET/SET data coding)之前進行的一形成熱處理(forming thermal treatment)，係用以穩定設置狀態之阻值(SET state resistance)。第二實施例中，除了如第一實施例所揭露之形成熱處理，處理方法可更包括一重置熱製程(RESET thermal process)，應用以穩定重置狀態之阻值(RESET state resistance)。

根據第二實施例，在(電子式)形成操作(forming operation)之後但在資料寫入(i.e. 重置/設置資料編碼)之前，進行一設置擬烘烤(SET dummy baking)(亦即，第一實施例之形成熱處理)和一重置熱製程。

第5圖係為本揭露第二實施例之一半導體結構之處理方法的流程圖。如第5圖，第二實施例之一種處理一半導體結構之方法包括：提供具有複數個記憶體元件之一半導體結構 (步驟201)；進行一形成製程(forming process)(步驟202)，以初始化該些記憶體元件之操作；預先循環(pre-cycling)該些記憶體元件(步驟203；例如電性地循環於記憶體元件之低組態和高組態之間，如第1圖之步驟104)；進行一設置擬烘烤(SET dummy baking)(步驟204；可視為如第一實施例之形成熱處理)；進行一重置熱製程(RESET thermal process)(步驟205)；儲存資料至記憶體元件(步驟206；例如重置/設置資料編碼)；以及在一回焊溫度(reflowing temperature)下回焊記憶體元件(步驟208；當記憶體元件安裝於外部電路板、或是進行測試以檢查記憶體元件之性質時，會進行回焊)。

第二實施例之步驟處理細節，包括設置擬烘烤(步驟204)之溫度和處理時間等，可參照第一實施例之形成熱處理的內容，在此不再贅述。

第二實施例中，重置熱製程(RESET thermal process)(步驟205) 可在一溫度約150°C至約250°C範圍之間進行一足夠之處理時間。一實施例中，進行重置熱製程的處理時間係在約5分鐘至約10小時之範圍之間。於一實施例中，重置熱製程之一處理時間可表示為：

，

其中，K為絕對溫度，處理時間之單位為秒。類似地，也可能一更長的處理時間，只要過程中沒有對於元件造成損傷而影響其功能和性質，皆可應用，其視應用之實際情況而可做適當選擇。

第二實施例中，步驟205之重置熱製程的進行係包括重複地進行以下步驟n次：(1)進行一重置操作(a RESET operation)；和(2)進行一重置擬烘烤(a RESET dummy baking)；其中n=1或n≥2，且n為正整數。例如半導體結構或記憶體元件至少其中之一係進行重置擬烘烤，也是一種熱處理(ex：150°C至250°C)。

於一實施例中，n等於1。進行一組的重置操作和重置擬烘烤可以改善重置狀態之阻值。第二實施例之其中一種流程，其進行一組的(1)重置操作和(2)一次重置擬烘烤，係可簡記為表達式(1)如下：

形成製程(Forming) à重置/設置之預先循環(Pre-cycling RESET/SET process)(例如R/S/R/S/R/S)à設置擬烘烤(SET Dummy baking)à 重置à重置擬烘烤1(Reset Dummy baking 1)à重置狀態編碼(Reset state coding)à設置狀態編碼(Set state coding)à回焊(例如：溫度＞ 250°C)……. .表達式(1)，

其中，上述“R”和“S”係分別為“重置”和“設置”操作之縮寫。

於其他實施例中，步驟205之重置熱製程的進行係包括重複地進行超過一組的重置操作和重置擬烘烤。於一實施例中，n等於3，以大幅地改善記憶體元件的重置狀態之阻值。第二實施例之其中一種流程，其進行三組的(1)重置操作和(2)一次重置擬烘烤，係可簡記為表達式(2)如下：

形成製程(Forming) à重置/設置之預先循環(Pre-cycling RESET/SET process)(例如R/S/R/S/R/S)à設置擬烘烤(SET Dummy baking)à 重置1(RESET 1)à重置擬烘烤1(DB1)à重置2(RESET 2)à重置擬烘烤2(DB2)à重置3(RESET 3)à重置擬烘烤3(DB3)à重置狀態編碼(Reset state coding)à設置狀態編碼(Set state coding)à回焊(例如：溫度＞ 250°C)……. .表達式(2)，

在此亦進行相關實驗以研究調查一重置熱製程(RESET thermal process)對於記憶體元件之性質造成的影響請參照第6圖，其繪示以第二實施例之方法處理的記憶體元件在高溫的回焊檢查(ex：＞250°C)之後，其阻值的變化。於此實施例之方法中，係進行三組的(1)重置操作和(2)一次重置擬烘烤。第6圖中，曲線(11)和(12)代表記憶體元件在低組態(LRS)之阻值，而曲線(13)和(14)代表記憶體元件在高組態(HRS)之阻值。再者 曲線(11)和(13)為記憶體元件在進行回焊檢查之前的阻值，而曲線(12)和(14)為記憶體元件在進行回焊檢查之後的阻值。第6圖之結果證實，有經過一設置擬烘烤(SET dummy baking)(亦即，第一實施例之形成熱處理)和一重置熱製程處理的記憶體元件，在高溫的回焊檢查後，具有較佳的資料滯留性質。此從圖式中，於一極低失敗機率例如10 ^-5機率(=10ppm)下所對應之低組態和高組態之間仍存在有一可辨識區間(例如約13k ohm)來提供一感測窗口，可以得知。而且，甚至在如10 ^-6機率(=1ppm)仍存在有一可辨識區間(例如約7 ohm)。

據信，實施例之設置擬烘烤係用以使主要的導電絲固定成形並剪除其分支，因而使記憶體元件得到穩定的設置狀態，減少設置狀態之編碼資料的流失。再者，有斷裂或較弱連接部分的導電絲在經過回焊製程後會引起嚴重的重置狀態之編碼資料流失。在實施例的重置擬烘烤(RESET dummy baking)期間， 導電絲有斷裂或較弱連接部分會再次地被重新設置，因此在重置擬烘烤之後，可以達到一穩定的重置狀態，減少重置狀態之編碼資料的流失。

如上述，可進行多次的重置操作來重建導電絲的斷裂或較弱部分。例如，在三次的重置擬烘烤之後，重置狀態變得更穩定，在高溫回焊後可顯著地抑制重置狀態之編碼資料的流失。請參照第7圖和第8圖，以及上述表達式(2)。第7圖係為重置擬烘烤1(DB1)、重置擬烘烤2(DB2)、重置擬烘烤3(DB3)和回焊檢查(S)之後，所獲得之四條阻值曲線，其中阻值係隨著烘烤的次數而增加。第8圖繪示一記憶體胞於不同操作步驟中的結構變化。注意的是，其圖式(a)-(g)僅顯示於一電阻轉換層中的結構變化，而如習知之位於電阻轉換層上下側之電極係省略未繪示。如第8圖所示，於重置狀態中(圖式(a))，在電阻轉換層80內的缺陷801(例如氧空缺)係排列成至少一連續部分811。於重置擬烘烤1期間(DB1，圖式(b))，缺陷801會更聚集而形成一更長的連續部分812(亦即，阻值降低)。再次重置之後(圖式(c))，圖式(b)的連續部分812會被打斷成一較短的連續部分813(亦即，阻值增加)。於重置擬烘烤2期間(DB2，圖式(d))，缺陷801會再度聚集而建立一連續部分814(亦即，阻值降低)。再次重置之後(圖式(e))，原本圖式(d)之連續部分被打斷成一較短的連續部分815(亦即，阻值增加)。於重置擬烘烤3期間(DB3，圖式(f))，缺陷801會再度聚集而建立一連續部分816(亦即，阻值降低)。於重置資料編碼期間(reset date coding，圖式(g))，原本圖式(f)的連續部分816會被打斷而形成最短的部分817(亦即，導電絲崩解)，因而具有最高 阻值。

因此，第7圖和第8圖的結果顯示，在相同的失敗機率例如10 ^-5機率(=10ppm)下，曲線(S)(回焊檢查之後)有最高阻值，而曲線(DB1)則有最低阻值。因此，在實施例之擬烘烤流程後(如設置擬烘烤和重置擬烘烤)，可以減少編碼資料(SET/RESET)的流失和提供足夠的記憶體窗口以進行辨識。

此外，實施例之處理方法至少需使用兩個製程機台進行。例如，形成製程係在一第一製程機台(first processing machine)進行，而如第一、二實施例所提出之於資料寫入前先進行的一額外的形成熱處理(forming thermal treatment)步驟則在一第二製程機台(second processing machine)進行。一實施例中，該第二製程機台可提供至少150°C至250°C或是200°C至250°C範圍之間的一加熱溫度。因此，於應用時，半導體結構可於第一製程機台中進行例如形成製程和預先循環之重置/設置製程，然後傳送至第二製程機台以進行實施例之設置/重置擬烘烤，然後再傳送回第一製程機台以進行記憶體元件之設置/重置資料編碼。

根據上述，在於一烘烤溫度下(例如等於一回流焊接溫度)檢查記憶體元件之試樣，其實驗結果顯示，應用如第一、二實施例之方法的記憶體元件係具有良好的資料滯留性質，其在一極低失敗機率例如10 ^-5機率(=10ppm)下仍在對應之低組態和高組態之間存在一可辨識區間(a recognized region)而可提供一感測窗口。第一實施例之方法(i.e.在資料寫入之前進行的一額外的形成熱處理)可用以穩定設置狀態之阻值。而第二實施例之方法(i.e.在資料寫入之前進行的一設置熱製程和一重置熱製程)可用以穩定不只是設置狀態之阻值，還有穩定重置狀態之阻值。實施例之方法提供了有用且非昂貴之程序，適合量產上的應用，再者也可有效地改善應用之記憶體元件之電子特性。

值得注意的是，如上述之方法僅用以敘述本揭露之部分實施例或應用例，本揭露並不限制於上述步驟之範圍與應用態樣。其他不同態樣之實施例亦可應用。其示例之步驟可根據實際應用之需求而調整和變化。因此示例步驟僅為舉例說明之用，而非限制之用。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

101-104、106-108、201-205、206、208‧‧‧步驟
80‧‧‧電阻轉換層
801‧‧‧缺陷
811-817‧‧‧部分

第1圖係為本揭露第一實施例之一半導體結構之處理方法的流程圖。 第2圖繪示在高溫的回焊檢查之後，有經過和沒有經過形成熱處理(FTT)的記憶體元件之阻值變化。 第3圖繪示在高溫的回焊檢查之後，有經過和沒有經過形成熱處理(FTT)的記憶體元件之阻值變化，其中該些記憶體元件在回焊檢查之前係有經過設置/重置循環操作(SET/RESET operations)。 第4A圖和第4B圖為兩種製造半導體結構之流程圖。 第5圖係為本揭露第二實施例之一半導體結構之處理方法的流程圖。 第6圖繪示以第二實施例之方法處理的記憶體元件在高溫的回焊檢查(ex：＞250°C)之後，其阻值的變化。 第7圖係為重置擬烘烤1(DB1)、重置擬烘烤2(DB2)、重置擬烘烤3(DB3)和回焊檢查(S)之後，所獲得之四條阻值曲線，其中阻值係隨著烘烤的次數而增加。 第8圖繪示一記憶體胞於不同操作步驟中的結構變化。

Claims (9)

1. 一種處理一半導體結構之方法，包括：提供具有複數個記憶體元件之該半導體結構；進行一形成製程(forming process)以初始化該些記憶體元件之操作；對該半導體結構進行一形成熱處理(forming thermal treatment)；以及在進行該形成熱處理之後，儲存資料至該些記憶體元件；在儲存資料至該些記憶體元件之後，在一回焊溫度(a reflowing temperature)下回焊該些記憶體元件。
2. 如申請專利範圍第1項所述之方法，在該形成熱處理之後，該方法更包括：在儲存資料至該些記憶體元件之前，電性循環(electrical-cycling)該些記憶體元件於一低阻態(low resistance state，LRS)和一高阻態(high resistance state，HRS)之間。
3. 如申請專利範圍第1項所述之方法，其中該形成熱處理係在一溫度為200℃至250℃範圍之間進行，其中該形成熱處理之一處理時間係為：10^8800/K-16.82<treatment...time<10^8800/K-14.82,其中，K為絕對溫度，該處理時間之單位為秒。
4. 如申請專利範圍第1項所述之方法，其中該形成製程係在一第一製程機台進行，而該形成熱處理係在一第二製程 機台進行，其中該第二製程機台係可提供至少200℃至250℃.範圍之間的一加熱溫度。
5. 如申請專利範圍第1項所述之方法，其中該形成熱處理係為一設置擬烘烤(SET dummy baking)，且該方法更包括：在進行該設置擬烘烤之後和儲存資料至該些記憶體元件之前，對該些記憶體元件至少其中之一進行一重置熱製程(a RESET thermal process)，其中該重置熱製程係在一溫度為150℃至250℃範圍之間進行，該重置熱製程之一處理時間係為：10^8800/K-16.82<treatment...time<10^8800/K-14.82,其中，K為絕對溫度，該處理時間之單位為秒。
6. 如申請專利範圍第5項所述之方法，更包括：在進行該形成製程之後和進行該設置擬烘烤之前，進行一預先循環之重置/設置製程(pre-cycling RESET/SET process)。
7. 如申請專利範圍第5項所述之方法，其中該重置熱製程係包括重複地進行以下步驟n次：進行一重置操作(a RESET operation)；和進行一重置擬烘烤(a RESET dummy baking)；其中n2，且n為正整數。
8. 如申請專利範圍第7項所述之方法，其中n等於3。
9. 如申請專利範圍第5項所述之方法，其中該形成製程係在一第一製程機台進行，而該設置擬烘烤(SET dummy baking)和該重置熱製程(RESET thermal process)係在一第二製程機台進行，其中該第二製程機台係可提供至少150℃至250℃.範圍之間的一加熱溫度。