JP6338732B1 - 電子制御装置 - Google Patents
電子制御装置 Download PDFInfo
- Publication number
- JP6338732B1 JP6338732B1 JP2017084277A JP2017084277A JP6338732B1 JP 6338732 B1 JP6338732 B1 JP 6338732B1 JP 2017084277 A JP2017084277 A JP 2017084277A JP 2017084277 A JP2017084277 A JP 2017084277A JP 6338732 B1 JP6338732 B1 JP 6338732B1
- Authority
- JP
- Japan
- Prior art keywords
- slave
- master
- bank
- data
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims description 66
- 238000012545 processing Methods 0.000 claims description 32
- 230000005856 abnormality Effects 0.000 claims description 18
- 238000001514 detection method Methods 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 9
- 238000012544 monitoring process Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 description 12
- 230000002159 abnormal effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012790 confirmation Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010485 coping Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Information Transfer Systems (AREA)
- Multi Processors (AREA)
- Microcomputers (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Abstract
【課題】スレーブがマスターから送受信要求を受けた場合であっても、新旧のデータを混在させることなく、新しいデータをスレーブが使用できる電子制御装置を得る。【解決手段】電子制御装置は、マスター対象データ領域(A7)、複数の送信マスターバンク(A2,A3)、送信マスター情報領域(A1)、受信スレーブ情報領域(A4)および複数の受信スレーブバンク(A5,A6)を含むマスターメモリ(23)を有するマスターマイコンと、スレーブ対象データ領域(B7)、複数の送信スレーブバンク(B5,B6)、送信スレーブ情報領域(B4)、受信マスター情報領域(B1)および複数の受信マスターバンク(B2,B3)を含むスレーブメモリ(33)を有するスレーブマイコンとを備えて構成される。【選択図】図2
Description
本発明は、相互に通信可能に接続されている複数のデータ送受信装置を備えた電子制御装置に関する。
従来において、処理負荷の分散を実現するとともに、使用可能な機能の制限に対応するための電子制御装置(ECUともいう)が提案されている。このような電子制御装置は、主データ送受信装置(以下、マスターと称す)と従データ送受信装置(以下、スレーブと称す)とを備え、マスターとスレーブとの間でデータ通信が行われるように構成されている(例えば、特許文献1、2参照)。
ここで、特許文献1に記載の従来技術では、スレーブがマスターに送信するデータ群を更新している間、または、スレーブがマスターから受信したデータ群を使用している間において、スレーブがマスターから送受信要求を受けた場合、更新後の新しいデータと、更新前の古いデータが混在した整合性のないデータ群を使用してしまうという問題がある。また、特許文献2に記載の従来技術では、受信完了割込みの利用が必要であるので、受信完了割込みのないデータ通信に対しては適用できない。
本発明は、上記のような課題を解決するためになされたものであり、スレーブがマスターから送受信要求を受けた場合であっても、新旧のデータを混在させることなく、新しいデータをスレーブが使用することのできる電子制御装置を得ることを目的とする。
本発明における電子制御装置は、マスターメモリを有する主データ送受信装置と、スレーブメモリを有する従データ送受信装置とを備え、主データ送受信装置と従データ送受信装置とが相互に通信可能に接続されている電子制御装置であって、マスターメモリは、対象データを格納するマスター対象データ領域と、マスター対象データ領域内の対象データをマスターデータとして格納する複数の送信マスターバンクと、複数の送信マスターバンクのうち、更新対象マスターバンクとして設定された送信マスターバンクを示す更新対象マスターバンク情報を含むマスター情報を格納する送信マスター情報領域と、従データ送受信装置から受信したスレーブ情報を格納する受信スレーブ情報領域と、従データ送受信装置から受信したスレーブデータを、受信スレーブ情報領域内のスレーブ情報に従って格納する複数の受信スレーブバンクと、を有し、スレーブメモリは、対象データを格納するスレーブ対象データ領域と、スレーブ対象データ領域内の対象データをスレーブデータとして格納する複数の送信スレーブバンクと、複数の送信スレーブバンクのうち、更新対象スレーブバンクとして設定された送信スレーブバンクを示す更新対象スレーブバンク情報を含むスレーブ情報を格納する送信スレーブ情報領域と、主データ送受信装置から受信したマスター情報を格納する受信マスター情報領域と、主データ送受信装置から受信したマスターデータを、受信マスター情報領域内のマスター情報に従って格納する複数の受信マスターバンクと、を有し、主データ送受信装置は、マスターデータ送信処理として、設定された更新対象マスターバンク内の既存のマスターデータを、送信する新たなマスターデータに更新し、送信マスター情報領域内のマスター情報を送信した後、更新対象マスターバンク内のマスターデータを送信し、従データ送受信装置は、マスターデータ反映処理として、受信マスター情報領域内の更新対象マスターバンク情報と異なる受信マスターバンクを反映対象マスターバンクとして設定し、スレーブ対象データ領域内の既存の対象データを、設定された反映対象マスターバンク内のマスターデータに更新し、従データ送受信装置は、スレーブデータ準備処理として、設定された更新対象スレーブバンク内の既存のスレーブデータを、送信する新たなスレーブデータに更新し、主データ送受信装置は、スレーブデータ受信処理として、送信スレーブ情報領域内のスレーブ情報を受信し、受信スレーブ情報領域内の更新対象スレーブバンク情報と異なる送信スレーブバンクを受信対象スレーブバンクとして設定し、設定された受信対象スレーブバンク内のスレーブデータを受信するものである。
本発明によれば、スレーブがマスターから送受信要求を受けた場合であっても、新旧のデータを混在させることなく、新しいデータをスレーブが使用することのできる電子制御装置を得ることができる。
以下、本発明による電子制御装置を、好適な実施の形態にしたがって図面を用いて説明する。なお、図面の説明においては、同一部分または相当部分には同一符号を付し、重複する説明を省略する。
実施の形態1.
<電子制御装置1の構成の説明>
図1は、本発明の実施の形態1における電子制御装置1の概略構成を示すブロック図である。図1において、電子制御装置1は、相互に通信可能に接続されているマスターマイクロコンピュータ(以下、マスターマイコンと略す)2およびスレーブマイクロコンピュータ(以下、スレーブマイコンと略す)3を備える。
<電子制御装置1の構成の説明>
図1は、本発明の実施の形態1における電子制御装置1の概略構成を示すブロック図である。図1において、電子制御装置1は、相互に通信可能に接続されているマスターマイクロコンピュータ(以下、マスターマイコンと略す)2およびスレーブマイクロコンピュータ(以下、スレーブマイコンと略す)3を備える。
マスターマイコン2には、演算処理を行うCPU21と、不揮発性メモリに相当するROM22と、データの書き込みおよび読み出し可能なメモリに相当するRAM23と、通信コントローラ24と、通信ポート25とが内蔵されている。
マスターマイコン2に内蔵される各機能ブロックは、アドレスバスまたはデータバスに相当する接続バス26により相互に接続されている。また、ROM22には、制御プログラム等の制御データが格納されている。CPU21は、ROM22に格納された制御プログラムを実行する。
スレーブマイコン3は、マスターマイコン2と同様の構成である。すなわち、スレーブマイコン3には、演算処理を行うCPU31と、不揮発性メモリに相当するROM32と、データの書き込みおよび読み出し可能なメモリに相当するRAM33と、通信コントローラ34と、通信ポート35とが内蔵されている。
スレーブマイコン3に内蔵される各機能ブロックは、アドレスバスまたはデータバスに相当する接続バス36により相互に接続されている。また、ROM32には、制御プログラム等の制御データが格納されている。CPU31は、ROM32に格納された制御プログラムを実行する。
なお、以下では、マスターマイコン2に内蔵されるRAM23を、マスターRAM23と称し、スレーブマイコン3に内蔵されるRAM33を、スレーブRAM33と称す。
<マスターRAM23およびスレーブRAM33の各構成の説明>
次に、マスターRAM23およびスレーブRAM33のそれぞれの構成について、図2を参照しながら説明する。図2は、本発明の実施の形態1におけるマスターRAM23およびスレーブRAM33のそれぞれの概略構成を示すブロック図である。
次に、マスターRAM23およびスレーブRAM33のそれぞれの構成について、図2を参照しながら説明する。図2は、本発明の実施の形態1におけるマスターRAM23およびスレーブRAM33のそれぞれの概略構成を示すブロック図である。
マスターRAM23(マスターメモリ)は、マスター情報領域A1(送信マスター情報領域)と、マスターバンクA2(送信マスターバンク)と、マスターバンクA3(送信マスターバンク)と、スレーブ情報領域A4(受信スレーブ情報領域)と、スレーブバンクA5(受信スレーブバンク)と、スレーブバンクA6(受信スレーブバンク)と、対象データ領域A7(マスター対象データ領域)を有する。
スレーブRAM33は、マスターRAM23と同様の構成である。すなわち、スレーブRAM33(スレーブメモリ)は、マスター情報領域B1(受信マスター情報領域)と、マスターバンクB2(受信マスターバンク)と、マスターバンクB3(受信マスターバンク)と、スレーブ情報領域B4(送信スレーブ情報領域)と、スレーブバンクB5(送信スレーブバンク)と、スレーブバンクB6(送信スレーブバンク)と、対象データ領域B7(スレーブ対象データ領域)を有する。
<マスターRAM23内の各領域の説明>
マスター情報領域A1には、マスター動作情報A11と、更新対象マスターバンク情報A12と、マスターバンク更新カウンタ値A13とが、マスター情報として格納される。
マスター情報領域A1には、マスター動作情報A11と、更新対象マスターバンク情報A12と、マスターバンク更新カウンタ値A13とが、マスター情報として格納される。
マスター動作情報A11は、マスターマイコン2の動作状態を示す情報である。更新対象マスターバンク情報A12は、マスターバンクA2とマスターバンクA3のうち、更新対象マスターバンクとして設定されたマスターバンクを示す情報である。マスターバンク更新カウンタ値A13は、更新対象マスターバンク内の既存のマスターデータが更新された回数を示す情報である。
対象データ領域A7には、制御データ等の対象データが格納される。マスターバンクA2には、スレーブマイコン3に送信される対象データ領域A7内の対象データがマスターデータとして格納される。同様に、マスターバンクA3には、スレーブマイコン3に送信される対象データ領域A7内の対象データがマスターデータとして格納される。
スレーブ情報領域A4には、スレーブマイコン3から受信したスレーブ情報領域B4内のスレーブ情報が格納される。すなわち、スレーブバンク切替情報B41、更新対象スレーブバンク情報B42およびスレーブバンク更新カウンタ値B43が、それぞれ、スレーブバンク切替情報A41、更新対象スレーブバンク情報A42およびスレーブバンク更新カウンタ値A43として、スレーブ情報領域A4に格納される。
スレーブバンクA5およびスレーブバンクA6には、スレーブマイコン3から受信したスレーブデータが、スレーブ情報領域A4内のスレーブ情報に従って格納される。すなわち、スレーブバンクA5には、スレーブマイコン3から受信したスレーブバンクB5内のスレーブデータが格納される。スレーブバンクA6には、スレーブマイコン3から受信したスレーブバンクB6内のスレーブデータが格納される。
<スレーブRAM33内の各領域の説明>
マスター情報領域B1には、マスターマイコン2から受信したマスター情報領域A1内のマスター情報が格納される。すなわち、マスター動作情報A11、更新対象マスターバンク情報A12およびマスターバンク更新カウンタ値A13が、それぞれ、マスター動作情報B11、更新対象マスターバンク情報B12およびマスターバンク更新カウンタ値B13として、マスター情報領域B1に格納される。
マスター情報領域B1には、マスターマイコン2から受信したマスター情報領域A1内のマスター情報が格納される。すなわち、マスター動作情報A11、更新対象マスターバンク情報A12およびマスターバンク更新カウンタ値A13が、それぞれ、マスター動作情報B11、更新対象マスターバンク情報B12およびマスターバンク更新カウンタ値B13として、マスター情報領域B1に格納される。
マスターバンクB2およびマスターバンクB3には、マスターマイコン2から受信したマスターデータが、マスター情報領域B1内のマスター情報に従って格納される。すなわち、マスターバンクB2には、マスターマイコン2から受信したマスターバンクA2内のマスターデータが格納される。マスターバンクB3には、マスターマイコン2から受信したマスターバンクA3内のマスターデータが格納される。
スレーブ情報領域B4には、スレーブバンク切替情報B41と、更新対象スレーブバンク情報B42と、スレーブバンク更新カウンタ値B43とが、スレーブ情報として格納される。
スレーブバンク切替情報B41は、更新対象スレーブバンクの設定を切り替えるスレーブバンク切替処理を許可するか否かを示す情報である。更新対象スレーブバンク情報B42は、スレーブバンクB5とスレーブバンクB6のうち、更新対象スレーブバンクとして設定されたスレーブバンクを示す情報である。スレーブバンク更新カウンタ値B43は、更新対象スレーブバンク内の既存のスレーブデータが更新された回数を示す情報である。
対象データ領域B7には、制御データ等の対象データが格納される。スレーブバンクB5には、マスターマイコン2に送信される対象データ領域B7内の対象データがスレーブデータとして格納される。同様に、スレーブバンクB6には、マスターマイコン2に送信される対象データ領域B7内の対象データがスレーブデータとして格納される。
<マスターマイコン2とスレーブマイコン3の間の第1のデータ通信の説明>
次に、マスターマイコン2がマスターデータを送信する際の一連の処理と、スレーブマイコン3がマスターデータをスレーブRAM33に反映する際の一連の処理について、図3および図4を参照しながら説明する。
次に、マスターマイコン2がマスターデータを送信する際の一連の処理と、スレーブマイコン3がマスターデータをスレーブRAM33に反映する際の一連の処理について、図3および図4を参照しながら説明する。
<マスターデータ送信処理の説明>
まず、マスターマイコン2がマスターデータを送信する際の一連の処理について、図3を参照しながら説明する。図3は、本発明の実施の形態1におけるマスターマイコン2によるマスターデータの送信処理を示すフローチャートである。なお、図3のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
まず、マスターマイコン2がマスターデータを送信する際の一連の処理について、図3を参照しながら説明する。図3は、本発明の実施の形態1におけるマスターマイコン2によるマスターデータの送信処理を示すフローチャートである。なお、図3のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
ステップS101において、マスターマイコン2は、マスター動作情報A11を「送信中」に設定し、ステップS102へと進む。
ステップS102において、マスターマイコン2は、対象データ領域A7内の対象データを、現在設定されている更新対象マスターバンク、すなわち、更新対象マスターバンク情報A12が示すマスターバンクにマスターデータとして複製し、ステップS103へと進む。マスターマイコン2は、更新対象マスターバンクにマスターデータを複製することで、更新対象マスターバンク内の既存のマスターデータを、スレーブマイコン3に送信する新たなマスターデータに更新する。
ステップS103において、マスターマイコン2は、スレーブマイコン3に対して受信要求を行い、マスター情報領域A1内のマスター情報をスレーブマイコン3に送信し、ステップS104へと進む。この場合、スレーブマイコン3は、マスター情報領域A1内のマスター情報を受信し、そのマスター情報を、マスター情報領域B1に反映する。
ステップS104において、マスターマイコン2は、スレーブマイコン3に対して受信要求を行い、更新対象マスターバンク内のマスターデータ、すなわち、ステップS102で複製したマスターデータを、スレーブマイコン3に送信し、ステップS105へと進む。この場合、スレーブマイコン3は、マスターデータを受信し、そのマスターデータを、更新対象マスターバンク情報B12が示すマスターバンクに反映する。
すなわち、スレーブマイコン3は、更新対象マスターバンク情報B12がマスターバンクA2を示す場合には、マスターバンクA2に対応するマスターバンクB2にマスターデータを反映する。一方、スレーブマイコン3は、更新対象マスターバンク情報B12がマスターバンクA3を示す場合には、マスターバンクA3に対応するマスターバンクB3にマスターデータを反映する。
ステップS105において、マスターマイコン2は、マスターデータの送信が完了したか否かを判定する。マスターマイコン2は、マスターデータの送信が完了した場合には、ステップS105へと進み、マスターデータの送信が完了していない場合には、ステップS104へと戻る。
ステップS101〜ステップS105に示すように、マスターマイコン2は、設定された更新対象マスターバンク内の既存のマスターデータを、スレーブマイコン3に送信する新たなマスターデータに更新する。また、マスターマイコン2は、マスター情報領域A1内のマスター情報をスレーブマイコン3に送信した後、更新対象マスターバンク内のマスターデータをスレーブマイコン3に送信する。
ステップS106において、マスターマイコン2は、マスターバンク更新カウンタ値A13を1だけ加算し、ステップS107へと進む。
ステップS107において、マスターマイコン2は、更新対象マスターバンク情報A12を確認する。マスターマイコン2は、その確認の結果、更新対象マスターバンク情報A12がマスターバンクA2を示す場合には、ステップS108へと進み、更新対象マスターバンク情報A12がマスターバンクA3を示す場合には、ステップS109へと進む。
ステップS108において、マスターマイコン2は、次回の更新対象マスターバンクを「マスターバンクA3」に設定し、ステップS110へと進む。この場合、マスターマイコン2は、設定したマスターバンクA3を、更新対象マスターバンク情報A12としてマスター情報領域A1に格納する。
ステップS109において、マスターマイコン2は、次回の更新対象マスターバンクを「マスターバンクA2」に設定し、ステップS110へと進む。この場合、マスターマイコン2は、設定したマスターバンクA2を、更新対象マスターバンク情報A12としてマスター情報領域A1に格納する。
ステップS110において、マスターマイコン2は、マスター動作情報A11を「アイドル」に設定し、ステップS111へと進む。
ステップS107〜ステップS109から分かるように、マスターマイコン2は、ステップS104で送信したマスターデータを格納するマスターバンクと異なるマスターバンクを、次回の更新対象マスターバンクとして設定する。例えば、ステップS104で送信したマスターデータがマスターバンクA2に格納されていた場合には、マスターバンクA3が次回の更新対象マスターバンクとして設定される。
ステップS111において、マスターマイコン2は、マスター情報領域A1内のマスター情報をスレーブマイコン3に送信し、一連の処理を終了する。この場合、スレーブマイコン3は、マスター情報領域A1内のマスター情報を受信し、そのマスター情報を、マスター情報領域B1に反映する。
ステップS104〜ステップS106およびステップS111に示すように、マスターマイコン2は、更新対象マスターバンク内のマスターデータをスレーブマイコン3に送信した後、マスター情報領域A1内のマスターバンク更新カウンタ値A13をインクリメントし、マスター情報領域A1内のマスター情報をスレーブマイコン3にさらに送信する。
また、ステップS104、ステップS105およびステップS107〜ステップS109に示すように、マスターマイコン2は、更新対象マスターバンク内のマスターデータをスレーブマイコン3に送信した後、更新対象マスターバンクの設定を切り替えるマスターバンク切替処理を行う。
<マスターデータ反映処理の説明>
続いて、スレーブマイコン3がマスターデータをスレーブRAM33に反映する際の一連の処理について、図4を参照しながら説明する。図4は、本発明の実施の形態1におけるスレーブマイコン3によるマスターデータの反映処理を示すフローチャートである。なお、図4のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
続いて、スレーブマイコン3がマスターデータをスレーブRAM33に反映する際の一連の処理について、図4を参照しながら説明する。図4は、本発明の実施の形態1におけるスレーブマイコン3によるマスターデータの反映処理を示すフローチャートである。なお、図4のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
ステップS201において、スレーブマイコン3は、マスター情報領域B1内のマスターバンク更新カウンタ値B13を確認し、ステップS202へと進む。
ステップS202において、スレーブマイコン3は、マスター情報領域B1内の更新対象マスターバンク情報B12を確認し、ステップS203へと進む。
ステップS203において、スレーブマイコン3は、ステップS202で確認した更新対象マスターバンク情報B12がマスターバンクA2を示す場合には、ステップS204へと進む。一方、ステップS203において、スレーブマイコン3は、ステップS202で確認した更新対象マスターバンク情報B12がマスターバンクA3を示す場合には、ステップS205へと進む。
ステップS204において、スレーブマイコン3は、対象データ領域B7に反映する対象となる反映対象マスターバンクを、「マスターバンクB3」に設定し、ステップS206へと進む。
ステップS205において、スレーブマイコン3は、反映対象マスターバンクを、「マスターバンクB2」に設定し、ステップS206へと進む。
ステップS202〜ステップS205から分かるように、スレーブマイコン3は、更新対象マスターバンク情報B12に従って、反映対象マスターバンクを設定する。
例えば、更新対象マスターバンク情報B12がマスターバンクA2を示す場合、マスターマイコン2においてマスターバンクA2が更新中である可能性がある。そのため、マスターバンクA3に対応するマスターバンクB3に格納されるマスターデータを対象データ領域B7に反映すべきである。そこで、このように、更新対象マスターバンク情報B12がマスターバンクA2を示す場合、スレーブマイコン3は、反映対象マスターバンクを、「マスターバンクB3」に設定する。
ステップS206において、スレーブマイコン3は、反映対象マスターバンクに格納されるマスターデータを、対象データ領域B7に反映し、ステップS207へと進む。スレーブマイコン3は、反映対象マスターバンク内のマスターバンクを対象データ領域B7に反映することで、対象データ領域B7内の既存の対象データを、反映対象マスターバンク内のマスターデータに更新する。
ステップS202〜ステップS206に示すように、スレーブマイコン3は、マスター情報領域B1内の更新対象マスターバンク情報B12と異なるマスターバンクを反映対象マスターバンクとして設定し、対象データ領域B7内の既存の対象データを、設定された反映対象マスターバンク内のマスターデータに更新する。
ステップS207において、スレーブマイコン3は、マスター情報領域B1内のマスターバンク更新カウンタ値B13を再度確認し、ステップS208へと進む。
ステップS208において、スレーブマイコン3は、マスターデータの対象データ領域B7への反映中にマスターバンク更新カウンタ値B13が変化したか否かを判断する。すなわち、スレーブマイコン3は、ステップS201で確認したマスターバンク更新カウンタ値B13と、ステップS207で確認したマスターバンク更新カウンタ値B13とを比較する。
スレーブマイコン3は、その比較の結果、両者が同じ値の場合には、マスターバンク更新カウンタ値B13が変化していないと判断し、処理を終了する。一方、スレーブマイコン3は、その比較の結果、両者が異なる値の場合には、マスターバンク更新カウンタ値B13が変化したと判断し、ステップS201へと戻り、一連の処理を再度実行する。
つまり、反映対象マスターバンク内のマスターデータの対象データ領域B7への反映中において、マスターバンク更新カウンタ値B13が変化すれば、反映対象マスターバンクと異なるマスターバンクに最新のマスターデータが格納されたこととなる。そこで、このような場合、スレーブマイコン3は、最新のマスターデータを対象データ領域B7に反映するために、一連の処理を再度実行する。
ステップS201〜ステップS208に示すように、スレーブマイコン3は、対象データ領域B7内の既存の対象データの更新前後で、マスター情報領域B1内のマスターバンク更新カウンタ値B13が異なっていれば、反映対象マスターバンクの設定と、対象データ領域B7内の既存の対象データの更新を再度行う。
<マスターマイコン2とスレーブマイコン3の間の第2のデータ通信の説明>
次に、スレーブマイコン3がスレーブデータを準備する際の一連の処理と、マスターマイコン2がスレーブデータを受信する際の一連の処理について、図5および図6を参照しながら説明する。
次に、スレーブマイコン3がスレーブデータを準備する際の一連の処理と、マスターマイコン2がスレーブデータを受信する際の一連の処理について、図5および図6を参照しながら説明する。
<スレーブデータ準備処理の説明>
まず、スレーブマイコン3がスレーブデータを準備する際の一連の処理について、図5を参照しながら説明する。図5は、本発明の実施の形態1におけるスレーブマイコン3によるスレーブデータの準備処理を示すフローチャートである。なお、図5のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
まず、スレーブマイコン3がスレーブデータを準備する際の一連の処理について、図5を参照しながら説明する。図5は、本発明の実施の形態1におけるスレーブマイコン3によるスレーブデータの準備処理を示すフローチャートである。なお、図5のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
ステップS301において、スレーブマイコン3は、対象データ領域B7内の対象データを、現在設定されている更新対象スレーブバンク、すなわち、更新対象スレーブバンク情報B42が示すスレーブバンクにスレーブデータとして複製し、ステップS302へと進む。スレーブマイコン3は、更新対象スレーブバンクにスレーブデータを複製することで、更新対象スレーブバンク内の既存のスレーブデータを、マスターマイコン2に送信する新たなスレーブデータに更新する。
ステップS302において、スレーブマイコン3は、スレーブバンク更新カウンタ値B43を1だけ加算し、ステップS303へと進む。
ステップS303において、スレーブマイコン3は、スレーブバンク切替情報B41を確認し、スレーブバンク切替情報B41が無効である場合には、ステップS304へと進み、スレーブバンク切替情報B41が有効である場合には、ステップS305へと進む。
ステップS304において、スレーブマイコン3は、即時に更新対象スレーブバンクの設定を切り替えることができないので、スレーブバンク切替処理の予約を行い、処理を終了する。
ステップS305において、スレーブマイコン3は、更新対象スレーブバンクの設定を切り替えるために、現在設定されている更新対象スレーブバンク、すなわち、更新対象スレーブバンク情報B42が示すスレーブバンクを確認する。スレーブマイコン3は、その確認の結果、更新対象スレーブバンクがスレーブバンクB5である場合には、ステップS306へと進み、更新対象スレーブバンクがスレーブバンクB6である場合には、ステップS307へと進む。
ステップS306において、スレーブマイコン3は、次回の更新対象スレーブバンクを「スレーブバンクB6」に設定し、処理を終了する。この場合、スレーブマイコン3は、設定したスレーブバンクB6を、更新対象スレーブバンク情報B42としてスレーブ情報領域B4に格納する。
ステップS307において、スレーブマイコン3は、次回の更新対象スレーブバンクを「スレーブバンクB5」に設定し、処理を終了する。この場合、スレーブマイコン3は、設定したスレーブバンクB5を、更新対象スレーブバンク情報B42としてスレーブ情報領域B4に格納する。
ステップS305〜ステップS307から分かるように、スレーブマイコン3は、ステップS301でスレーブデータを複製したスレーブバンクと異なるスレーブバンクを、次回の更新対象スレーブバンクとして設定する。例えば、ステップS301でスレーブデータを複製したスレーブバンクがスレーブバンクB5の場合には、スレーブバンクB6が次回の更新対象スレーブバンクとして設定される。
ステップS301、ステップS303およびステップS305〜ステップS307に示すように、スレーブマイコン3は、更新対象スレーブバンク内の既存のスレーブデータの更新後に、スレーブ情報領域B4内のスレーブバンク切替情報B41が「有効」を示せば、スレーブバンク切替処理を行う。
ステップS301、ステップS303およびステップS304に示すように、スレーブマイコン3は、更新対象スレーブバンク内の既存のスレーブデータの更新後に、スレーブ情報領域B4内のスレーブバンク切替情報B41が「無効」を示せば、スレーブバンク切替処理の予約を行う。
<スレーブデータ受信処理の説明>
続いて、マスターマイコン2がスレーブデータを受信する際の一連の処理について、図6を参照しながら説明する。図6は、本発明の実施の形態1におけるマスターマイコン2によるスレーブデータの受信処理を示すフローチャートである。なお、図6のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
続いて、マスターマイコン2がスレーブデータを受信する際の一連の処理について、図6を参照しながら説明する。図6は、本発明の実施の形態1におけるマスターマイコン2によるスレーブデータの受信処理を示すフローチャートである。なお、図6のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
ステップS401において、マスターマイコン2は、マスター情報領域A1内のマスター動作情報A11を「受信中」に設定し、ステップS402へと進む。
ステップS402において、マスターマイコン2は、スレーブマイコン3に対して受信要求を行い、マスター情報領域A1内のマスター情報をスレーブマイコン3に送信し、ステップS402へと進む。この場合、スレーブマイコン3は、マスター情報領域A1内のマスター情報を受信し、そのマスター情報を、マスター情報領域B1に反映する。
ステップS403において、マスターマイコン2は、スレーブマイコン3に対して送信要求を行うことで、スレーブマイコン3からスレーブ情報領域B4内のスレーブ情報を受信し、ステップS404へと進む。この場合、マスターマイコン2は、受信したスレーブ情報領域B4内のスレーブ情報を、スレーブ情報領域A4に反映する。
ステップS404において、マスターマイコン2は、スレーブ情報領域A4内のスレーブバンク切替情報A41を確認し、スレーブバンク切替情報A41が無効を示す場合には、ステップS405へと進み、スレーブバンク切替情報B41が有効を示す場合には、ステップS403へと戻る。
ステップS405において、マスターマイコン2は、スレーブ情報領域A4内の更新対象スレーブバンク情報A42を確認し、更新対象スレーブバンク情報A42がスレーブバンクB5を示す場合には、ステップS406へと進み、更新対象スレーブバンク情報A42がスレーブバンクB6を示す場合には、ステップS407へと進む。
ステップS406において、マスターマイコン2は、スレーブマイコン3から受信する対象となるスレーブデータを格納する受信対象スレーブバンクを「スレーブバンクB6」に設定し、ステップS408へと進む。
ステップS407において、マスターマイコン2は、受信対象スレーブバンクを「スレーブバンクB5」に設定し、ステップS408へと進む。
ステップS405〜ステップS407から分かるように、マスターマイコン2は、更新対象スレーブバンク情報A42に従って、受信対象スレーブバンクを設定する。
例えば、更新対象スレーブバンク情報A42がスレーブバンクB5を示す場合、スレーブマイコン3においてスレーブバンクB5が更新中である可能性がある。そのため、マスターマイコン2は、更新中でないスレーブバンクB6に格納されるスレーブデータを受信すべきである。そこで、このように、更新対象スレーブバンク情報A42がスレーブバンクB5を示す場合、スレーブマイコン3は、受信対象スレーブバンクを、「スレーブバンクB6」に設定する。
ステップS408において、マスターマイコン2は、スレーブマイコン3に対して送信要求を行うことで、受信対象スレーブバンク内のスレーブデータをスレーブマイコン3から受信し、ステップS409へと進む。
ステップS409において、マスターマイコン2は、スレーブデータの受信が完了したか否かを判定する。マスターマイコン2は、スレーブデータの受信が完了した場合には、ステップS410へと進み、スレーブデータの受信が完了していない場合には、ステップS408へと戻る。このように、マスターマイコン2は、スレーブデータを全て受信するまで、スレーブデータの受信を継続する。
ステップS410において、マスターマイコン2は、マスター情報領域A1内のマスター動作情報A11を「アイドル」に設定し、ステップS411へと進む。
ステップS411において、マスターマイコン2は、マスター情報領域A1内のマスター情報をスレーブマイコン3に送信し、処理を終了する。この場合、スレーブマイコン3は、マスター情報領域A1内のマスター情報を受信し、そのマスター情報を、マスター情報領域B1に反映する。
ステップS403、ステップS405〜ステップS407およびステップS408に示すように、マスターマイコン2は、スレーブ情報領域B4内のスレーブ情報を受信し、スレーブ情報領域A4内の更新対象スレーブバンク情報A42と異なるスレーブバンクを受信対象スレーブバンクとして設定し、設定された受信対象スレーブバンク内のスレーブデータを受信する。
また、ステップS401〜ステップS403およびステップS409〜ステップS411に示すように、マスターマイコン2は、スレーブ情報領域B4内のスレーブ情報を受信する前に、マスター情報領域A1内のマスター動作情報A11を「受信中」に設定してマスター情報領域A1内のマスター情報を送信し、受信対象スレーブバンク内のスレーブデータの受信が完了した後に、マスター情報領域A1内のマスター動作情報A11を「アイドル」に設定してマスター情報領域A1内のマスター情報を送信する。
さらに、ステップS403、ステップS404およびステップS408に示すように、マスターマイコン2は、スレーブ情報領域A4内のスレーブバンク切替情報A41が「有効」を示す間は、スレーブ情報領域B4内のスレーブ情報の受信を繰り返し、スレーブバンク切替情報A41が「無効」となれば、受信対象スレーブバンク内のスレーブデータを受信する。
<マスター情報受信時処理の説明>
次に、先の図6のステップS402またはステップS411が実行された場合に、スレーブマイコン3がマスター情報領域A1内のマスター情報を受信し、そのマスター情報をマスター情報領域B1に反映した後の一連の処理について、図7を参照しながら説明する。図7は、本発明の実施の形態1におけるスレーブマイコン3によるマスター情報の受信時処理を示すフローチャートである。なお、図7のフローチャートの処理は、先の図6のステップS402またはステップS411が実行され、スレーブマイコン3がマスターマイコン2からマスター情報を受信すれば行われる。
次に、先の図6のステップS402またはステップS411が実行された場合に、スレーブマイコン3がマスター情報領域A1内のマスター情報を受信し、そのマスター情報をマスター情報領域B1に反映した後の一連の処理について、図7を参照しながら説明する。図7は、本発明の実施の形態1におけるスレーブマイコン3によるマスター情報の受信時処理を示すフローチャートである。なお、図7のフローチャートの処理は、先の図6のステップS402またはステップS411が実行され、スレーブマイコン3がマスターマイコン2からマスター情報を受信すれば行われる。
ステップS501において、スレーブマイコン3は、マスター情報領域B1内のマスター動作情報B11を確認し、マスター動作情報B11が受信中を示す場合には、ステップS502へと進み、マスター動作情報B11がアイドルを示す場合には、ステップS503へと進む。
ステップS502において、スレーブマイコン3は、マスターマイコン2からの送信要求に応答して受信対象スレーブバンク内のスレーブデータをマスターマイコン2に送信している間に、スレーブバンク切替処理が行われるのを抑制するために、スレーブバンク切替情報B41を「無効」に設定し、処理を終了する。
ステップS503において、スレーブマイコン3は、スレーブバンク切替情報B41を「有効」に設定し、ステップS504へと進む。
ステップS504において、スレーブマイコン3は、スレーブバンク切替処理の予約の有無を確認し、その予約がある場合には、ステップS505へと進み、その予約がない場合には、処理を終了する。
ステップS505において、スレーブマイコン3は、予約があるので、スレーブバンク切替処理を行い、処理を終了する。
ステップS501〜ステップS503に示すように、スレーブマイコン3は、スレーブデータ受信処理で送信されたマスター情報領域A1内のマスター情報を受信した場合、マスター情報領域B1内のマスター動作情報B11が「アイドル」を示せば、スレーブ情報領域B4内のスレーブバンク切替情報B41を「有効」に設定し、マスター動作情報B11が「受信中」を示せば、スレーブバンク切替情報B41を「無効」に設定する。
また、ステップS504およびステップS505に示すように、スレーブマイコン3は、スレーブ情報領域B4内のスレーブバンク切替情報B41を「有効」に設定した際、スレーブバンク切替処理の予約があれば、スレーブバンク切替処理を行う。
<マスターマイコン2とスレーブマイコン3のそれぞれの異常検出の説明>
次に、マスターマイコン2がスレーブマイコン3の異常を検出する際の一連の処理と、スレーブマイコン3がマスターマイコン2の異常を検出する際の一連の処理について、図8および図9を参照しながら説明する。
次に、マスターマイコン2がスレーブマイコン3の異常を検出する際の一連の処理と、スレーブマイコン3がマスターマイコン2の異常を検出する際の一連の処理について、図8および図9を参照しながら説明する。
<スレーブ異常検出処理の説明>
まず、マスターマイコン2がスレーブマイコン3の異常を検出する際の一連の処理について、図8を参照しながら説明する。図8は、本発明の実施の形態1におけるマスターマイコン2によるスレーブマイコン3の異常検出処理を示すフローチャートである。なお、図8のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
まず、マスターマイコン2がスレーブマイコン3の異常を検出する際の一連の処理について、図8を参照しながら説明する。図8は、本発明の実施の形態1におけるマスターマイコン2によるスレーブマイコン3の異常検出処理を示すフローチャートである。なお、図8のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
ステップS601において、マスターマイコン2は、スレーブ情報領域A4内のスレーブバンク更新カウンタ値A43の異常加算の有無を確認する。ここで、更新カウンタ値の異常加算とは、一定時間内の更新カウンタ値の変化が設計値よりも大きくなる異常である。例えば、一定時間内に更新カウンタ値が+1変化する設計に対して、その更新カウンタ値が+3変化すれば、更新カウンタ値の異常加算がありと判定される。
ステップS601において、マスターマイコン2は、スレーブバンク更新カウンタ値A43の異常加算がありと判定した場合には、ステップS603へと進み、スレーブバンク更新カウンタ値A43の異常加算がなしと判定された場合には、ステップS602へと進む。
ステップS602において、マスターマイコン2は、スレーブ情報領域A4内のスレーブバンク更新カウンタ値A43の固着の有無を確認する。ここで、更新カウンタ値の固着とは、一定時間内に更新カウンタ値の変化がない異常である。例えば、一定時間内に更新カウンタ値が同じ値のままであれば、更新カウンタ値の固着がありと判定される。
ステップS602において、マスターマイコン2は、スレーブバンク更新カウンタ値A43の固着がありと判定した場合には、ステップS603へと進み、スレーブバンク更新カウンタ値A43の固着がなしと判定された場合には、処理を終了する。
ステップS603において、マスターマイコン2は、スレーブマイコン3が異常であることを検出し、処理を終了する。
このように、マスターマイコン2は、スレーブ情報領域A4内のスレーブバンク更新カウンタ値A43を監視することで、スレーブマイコン3の異常を検出する。
<マスター異常検出処理の説明>
続いて、スレーブマイコン3がマスターマイコン2の異常を検出する際の一連の処理について、図9を参照しながら説明する。図9は、本発明の実施の形態1におけるスレーブマイコン3によるマスターマイコン2の異常検出処理を示すフローチャートである。なお、図9のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
続いて、スレーブマイコン3がマスターマイコン2の異常を検出する際の一連の処理について、図9を参照しながら説明する。図9は、本発明の実施の形態1におけるスレーブマイコン3によるマスターマイコン2の異常検出処理を示すフローチャートである。なお、図9のフローチャートの処理は、例えば、予め設定されたタイミングで繰り返し実行される。
ステップS701において、スレーブマイコン3は、マスター情報領域B1内のマスターバンク更新カウンタ値B13の異常加算の有無を確認する。スレーブマイコン3は、マスターバンク更新カウンタ値B13の異常加算がありと判定した場合には、ステップS703へと進み、マスターバンク更新カウンタ値B13の異常加算がなしと判定された場合には、ステップS702へと進む。
ステップS702において、スレーブマイコン3は、マスター情報領域B1内のマスターバンク更新カウンタ値B13の固着の有無を確認する。スレーブマイコン3は、マスターバンク更新カウンタ値B13の固着がありと判定した場合には、ステップS703へと進み、マスターバンク更新カウンタ値B13の固着がなしと判定された場合には、処理を終了する。
ステップS703において、スレーブマイコン3は、マスターマイコン2が異常であることを検出し、処理を終了する。
このように、スレーブマイコン3は、マスター情報領域B1内のマスターバンク更新カウンタ値B13を監視することで、マスターマイコン2の異常を検出する。
以上、本実施の形態1によれば、電子制御装置は、マスターデータ送信処理およびスレーブデータ受信処理を行うマスターマイコンと、マスターデータ反映処理およびスレーブデータ準備処理を行うスレーブマイコンとを備えて構成されている。
マスターマイコンは、マスターデータ送信処理として、更新対象マスターバンク内の既存のマスターデータを、送信する新たなマスターデータに更新し、送信マスター情報領域内のマスター情報を送信した後、更新対象マスターバンク内のマスターデータを送信するように構成されている。スレーブマイコンは、マスターデータ反映処理として、受信マスター情報領域内の更新対象マスターバンク情報と異なる受信マスターバンクを反映対象マスターバンクとして設定し、スレーブ対象データ領域内の既存の対象データを、設定された反映対象マスターバンク内のマスターデータに更新するように構成されている。
また、スレーブマイコンは、スレーブデータ準備処理として、更新対象スレーブバンク内の既存のスレーブデータを、送信する新たなスレーブデータに更新するように構成されている。マスターマイコンは、スレーブデータ受信処理として、送信スレーブ情報領域内のスレーブ情報を受信し、受信スレーブ情報領域内の更新対象スレーブバンク情報と異なる送信スレーブバンクを受信対象スレーブバンクとして設定し、設定された受信対象スレーブバンク内のスレーブデータを受信するように構成されている。
上記のようにマスターマイコンとスレーブマイコンを構成することで、スレーブマイコンは、マスターマイコンから対象データの送受信要求を受けた場合であっても、新旧のデータを混在させることなく、新しいデータを使用することができる。
なお、実施の形態1では、マスターとして機能するマスターマイコンと、スレーブとして機能するスレーブマイコンとの間のデータ通信に対して本発明を適用する場合を例示しているが、これに限定されず、複数の電子制御装置間のデータ通信に対しても本発明が適用可能である。また、実施の形態1では、マスターバンクおよびスレーブバンクのそれぞれを2領域に分割する場合を例示したが、これに限定されず、3領域以上に分割してもよい。
1 電子制御装置、2 マスターマイコン、3 スレーブマイコン、21,31 CPU、22,32 ROM、23,33 RAM、24,34 通信コントローラ、25,35 通信ポート、26,36 接続バス、A1,B1 マスター情報領域、A11,B11 マスター動作情報、A12,B12 更新対象マスターバンク情報、A13,B13 マスターバンク更新カウンタ値、A2,B2 マスターバンク、A3,B3 マスターバンク、A4,B4 スレーブ情報領域、A41,B41 スレーブバンク切替情報、A42,B42 更新対象スレーブバンク情報、A43,B43 スレーブバンク更新カウンタ値、A5,B5 スレーブバンク、A6,B6 スレーブバンク、A7,B7 対象データ領域。
Claims (7)
- マスターメモリを有する主データ送受信装置と、スレーブメモリを有する従データ送受信装置とを備え、前記主データ送受信装置と前記従データ送受信装置とが相互に通信可能に接続されている電子制御装置であって、
前記マスターメモリは、
対象データを格納するマスター対象データ領域と、
前記マスター対象データ領域内の前記対象データをマスターデータとして格納する複数の送信マスターバンクと、
前記複数の送信マスターバンクのうち、更新対象マスターバンクとして設定された送信マスターバンクを示す更新対象マスターバンク情報を含むマスター情報を格納する送信マスター情報領域と、
前記従データ送受信装置から受信したスレーブ情報を格納する受信スレーブ情報領域と、
前記従データ送受信装置から受信したスレーブデータを、前記受信スレーブ情報領域内の前記スレーブ情報に従って格納する複数の受信スレーブバンクと、
を有し、
前記スレーブメモリは、
前記対象データを格納するスレーブ対象データ領域と、
前記スレーブ対象データ領域内の前記対象データを前記スレーブデータとして格納する複数の送信スレーブバンクと、
前記複数の送信スレーブバンクのうち、更新対象スレーブバンクとして設定された送信スレーブバンクを示す更新対象スレーブバンク情報を含む前記スレーブ情報を格納する送信スレーブ情報領域と、
前記主データ送受信装置から受信した前記マスター情報を格納する受信マスター情報領域と、
前記主データ送受信装置から受信した前記マスターデータを、前記受信マスター情報領域内の前記マスター情報に従って格納する複数の受信マスターバンクと、
を有し、
前記主データ送受信装置は、マスターデータ送信処理として、
設定された前記更新対象マスターバンク内の既存のマスターデータを、送信する新たなマスターデータに更新し、前記送信マスター情報領域内の前記マスター情報を送信した後、前記更新対象マスターバンク内の前記マスターデータを送信し、
前記従データ送受信装置は、マスターデータ反映処理として、
前記受信マスター情報領域内の前記更新対象マスターバンク情報と異なる前記受信マスターバンクを反映対象マスターバンクとして設定し、前記スレーブ対象データ領域内の既存の対象データを、設定された前記反映対象マスターバンク内の前記マスターデータに更新し、
前記従データ送受信装置は、スレーブデータ準備処理として、
設定された前記更新対象スレーブバンク内の既存のスレーブデータを、送信する新たなスレーブデータに更新し、
前記主データ送受信装置は、スレーブデータ受信処理として、
前記送信スレーブ情報領域内の前記スレーブ情報を受信し、前記受信スレーブ情報領域内の前記更新対象スレーブバンク情報と異なる前記送信スレーブバンクを受信対象スレーブバンクとして設定し、設定された前記受信対象スレーブバンク内の前記スレーブデータを受信する
電子制御装置。 - 前記マスター情報は、
前記更新対象マスターバンク内の前記既存のマスターデータが更新された回数を示すマスターバンク更新カウンタ値をさらに含み、
前記主データ送受信装置は、前記マスターデータ送信処理において、
前記更新対象マスターバンク内の前記マスターデータを送信した後、前記送信マスター情報領域内の前記マスターバンク更新カウンタ値をインクリメントし、前記マスター情報をさらに送信し、
前記従データ送受信装置は、前記マスターデータ反映処理において、
前記スレーブ対象データ領域内の前記既存の対象データの更新前後で、前記受信マスター情報領域内の前記マスターバンク更新カウンタ値が異なっていれば、前記反映対象マスターバンクの設定と、前記スレーブ対象データ領域内の前記既存の対象データの更新を再度行う
請求項1に記載の電子制御装置。 - 前記主データ送受信装置は、前記マスターデータ送信処理において、
前記更新対象マスターバンク内の前記マスターデータを送信した後、前記更新対象マスターバンクの設定を切り替えるマスターバンク切替処理を行う
請求項1または2に記載の電子制御装置。 - 前記マスター情報は、
前記主データ送受信装置の動作状態を示すマスター動作情報をさらに含み、
前記スレーブ情報は、
前記更新対象スレーブバンクの設定を切り替えるスレーブバンク切替処理を許可するか否かを示すスレーブバンク切替情報をさらに含み、
前記主データ送受信装置は、前記スレーブデータ受信処理において、
前記送信スレーブ情報領域内の前記スレーブ情報を受信する前に、前記送信マスター情報領域内の前記マスター動作情報を「受信中」に設定して前記送信マスター情報領域内の前記マスター情報を送信し、前記受信対象スレーブバンク内の前記スレーブデータの受信が完了した後に、前記送信マスター情報領域内の前記マスター動作情報を「アイドル」に設定して前記送信マスター情報領域内の前記マスター情報を送信し、
前記従データ送受信装置は、マスター情報受信時処理として、
前記スレーブデータ受信処理で送信された前記送信マスター情報領域内の前記マスター情報を受信し、前記受信マスター情報領域内の前記マスター動作情報が「アイドル」を示せば、前記送信スレーブ情報領域内の前記スレーブバンク切替情報を「有効」に設定し、前記マスター動作情報が「受信中」を示せば、前記スレーブバンク切替情報を「無効」に設定し、
前記従データ送受信装置は、前記スレーブデータ準備処理において、
前記更新対象スレーブバンク内の前記既存のスレーブデータの更新後に、前記送信スレーブ情報領域内の前記スレーブバンク切替情報が「有効」を示す場合、前記スレーブバンク切替処理を行い、
前記主データ送受信装置は、前記スレーブデータ受信処理において、
前記受信スレーブ情報領域内の前記スレーブバンク切替情報が「有効」を示す間は、前記送信スレーブ情報領域内の前記スレーブ情報の受信を繰り返し、前記スレーブバンク切替情報が「無効」となれば、前記受信対象スレーブバンク内の前記スレーブデータを受信する
請求項1から3のいずれか1項に記載の電子制御装置。 - 前記従データ送受信装置は、前記スレーブデータ準備処理において、
前記更新対象スレーブバンク内の前記既存のスレーブデータの更新後に、前記送信スレーブ情報領域内の前記スレーブバンク切替情報が「無効」を示す場合、前記スレーブバンク切替処理の予約を行い、
前記従データ送受信装置は、前記マスター情報受信時処理において、
前記送信スレーブ情報領域内の前記スレーブバンク切替情報を「有効」に設定した際、前記予約があれば、前記スレーブバンク切替処理を行う
請求項4に記載の電子制御装置。 - 前記スレーブ情報は、
前記更新対象スレーブバンク内の前記既存のスレーブデータが更新された回数を示すスレーブバンク更新カウンタ値をさらに含み、
前記主データ送受信装置は、スレーブ異常検出処理として、
前記受信スレーブ情報領域内の前記スレーブバンク更新カウンタ値を監視することで前記従データ送受信装置の異常を検出する
請求項1から5のいずれか1項に記載の電子制御装置。 - 前記マスター情報は、
前記更新対象マスターバンク内の前記既存のマスターデータが更新された回数を示すマスターバンク更新カウンタ値をさらに含み、
前記従データ送受信装置は、マスター異常検出処理として、
前記受信マスター情報領域内の前記マスターバンク更新カウンタ値を監視することで前記主データ送受信装置の異常を検出する
請求項1から6のいずれか1項に記載の電子制御装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084277A JP6338732B1 (ja) | 2017-04-21 | 2017-04-21 | 電子制御装置 |
DE102017218251.2A DE102017218251A1 (de) | 2017-04-21 | 2017-10-12 | Elektronische Steuereinheit |
US15/787,339 US10255211B2 (en) | 2017-04-21 | 2017-10-18 | Electronic control unit |
CN201711402333.7A CN108732961B (zh) | 2017-04-21 | 2017-12-22 | 电子控制装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017084277A JP6338732B1 (ja) | 2017-04-21 | 2017-04-21 | 電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6338732B1 true JP6338732B1 (ja) | 2018-06-06 |
JP2018181231A JP2018181231A (ja) | 2018-11-15 |
Family
ID=62487565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017084277A Expired - Fee Related JP6338732B1 (ja) | 2017-04-21 | 2017-04-21 | 電子制御装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10255211B2 (ja) |
JP (1) | JP6338732B1 (ja) |
CN (1) | CN108732961B (ja) |
DE (1) | DE102017218251A1 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844644A (ja) * | 1994-08-01 | 1996-02-16 | Nippondenso Co Ltd | データ通信装置 |
JPH08180030A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 複合計算機システムのメモリ装置 |
JPH10260845A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | ファームウェアの更新処理機能を有するマルチcpuシステム |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2993270B2 (ja) | 1992-04-20 | 1999-12-20 | 株式会社デンソー | データ送信装置及び受信装置 |
JPH10260912A (ja) * | 1997-03-17 | 1998-09-29 | Mitsubishi Electric Corp | メモリカード |
JP2003044230A (ja) * | 2001-05-23 | 2003-02-14 | Hitachi Ltd | 記憶装置システム |
US6892283B2 (en) * | 2002-12-05 | 2005-05-10 | International Business Machines Corporation | High speed memory cloner with extended cache coherency protocols and responses |
KR100732194B1 (ko) * | 2005-10-17 | 2007-06-27 | 삼성전자주식회사 | 메모리 모듈과 메모리 시스템 및 그 제어방법 |
JP5045229B2 (ja) * | 2007-05-14 | 2012-10-10 | 富士ゼロックス株式会社 | ストレージシステム及びストレージ装置 |
CN102754089B (zh) * | 2010-02-09 | 2016-01-20 | 三菱电机株式会社 | 传送控制装置、存储器控制装置、以及具有上述传送控制装置的plc |
-
2017
- 2017-04-21 JP JP2017084277A patent/JP6338732B1/ja not_active Expired - Fee Related
- 2017-10-12 DE DE102017218251.2A patent/DE102017218251A1/de not_active Ceased
- 2017-10-18 US US15/787,339 patent/US10255211B2/en active Active
- 2017-12-22 CN CN201711402333.7A patent/CN108732961B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844644A (ja) * | 1994-08-01 | 1996-02-16 | Nippondenso Co Ltd | データ通信装置 |
JPH08180030A (ja) * | 1994-12-26 | 1996-07-12 | Mitsubishi Electric Corp | 複合計算機システムのメモリ装置 |
JPH10260845A (ja) * | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | ファームウェアの更新処理機能を有するマルチcpuシステム |
Also Published As
Publication number | Publication date |
---|---|
DE102017218251A1 (de) | 2018-10-25 |
CN108732961B (zh) | 2021-03-23 |
CN108732961A (zh) | 2018-11-02 |
US20180307641A1 (en) | 2018-10-25 |
JP2018181231A (ja) | 2018-11-15 |
US10255211B2 (en) | 2019-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5451705B2 (ja) | 自動車用電子制御装置及びデータ通信方法 | |
WO2006030924A1 (en) | Electronic apparatus, electronic apparatus system, control method and computer-readable storage medium | |
EP1156417A2 (en) | Method and apparatus for multi-function processing capable of performing a program dowloading using a common single connection, and a medium storing the method | |
JP2013068105A (ja) | 自動車用電子制御装置 | |
JP2013069005A (ja) | 自動車用電子制御装置 | |
US7233406B2 (en) | Image forming device management system and method | |
JP6338732B1 (ja) | 電子制御装置 | |
TWI531959B (zh) | 資料列印方法及資料列印系統 | |
EP2693343A1 (en) | Parallel processing system and parallel processing system operation method | |
CN114238184A (zh) | 一种多功能dma的传输方法、装置及存储介质 | |
CN103092536A (zh) | 图像形成系统、图像形成装置和图像形成方法 | |
EP2398190B1 (en) | Field communication system | |
JP5816256B2 (ja) | 自動車用電子制御装置及びデータ通信方法 | |
JP6302004B2 (ja) | 書込みプログラム | |
EP0370780B1 (en) | A communication command control system between CPUs | |
CN116049030A (zh) | 用于数据访问的方法及装置、电子设备、存储介质 | |
TW201629654A (zh) | 分散型控制系統用控制機器及單元 | |
CN100361433C (zh) | 使用三步通信缓存的通信设备 | |
JP2013084116A (ja) | 通信装置、通信装置の制御方法及び情報処理システム | |
JP3884643B2 (ja) | プロセス制御装置 | |
JP3715803B2 (ja) | シリアル通信装置 | |
JP2008022101A (ja) | 通信機能内蔵制御装置 | |
KR20200124903A (ko) | 피엘씨 네트워크의 마스터 모듈과 슬래이브 모듈 간의 통신 방법 | |
JP3706332B2 (ja) | プロセス制御装置 | |
CN118435179A (zh) | 数据处理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180508 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6338732 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |