JPH08180030A - 複合計算機システムのメモリ装置 - Google Patents

Abstract

(57)【要約】 【目的】 安価に高い信頼性を維持してデータの等価性
保持機能を実現する。 【構成】 各計算機の中央処理装置からメモリ読み出し
アクセスがある場合には自系メモリモジュールから読み
出しを行い、また前記計算機から自系のメモリモジュー
ルに書き込みが発生した場合には、通信手段を介してそ
の書き込みアドレスとデータとを他の系のメモリモジュ
ールに同報通知し、また該通知を受けたメモリモジュー
ルは対応する自系メモリのアドレスに前記通知されたデ
ータを書き込むことにより常に前記メモリモジュールの
保持データの等価性を保つ等価性保持手段を備えた複合
計算機システムのメモリ装置である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は複数の計算機間でデー
タの共有・送受信が必要な複合計算機システムのメモリ
装置に関するものである。

【０００２】

【従来の技術】図１１は、従来の複合計算機システムの
メモリ装置である特開昭６２−１７９０４４号公報に示
された複合計算機システムのコモンメモリ装置を示すブ
ロック図である。従来は、１台の系間コモンメモリ装置
を各計算機とは独立したシャーシとして提供し、各計算
機は計算機内に実装されるアダプタモジュールに接続さ
れる光通信ケーブル等の通信手段を介してコモンメモリ
装置と接続されていた。図において、１は計算機＃１の
中央処理装置、２は計算機＃１のシステムバス、３はシ
ステムバス２に接続され、通信手段４を介してコモンメ
モリサブシステム２０内のＩ／Ｆモジュール７との間で
通信を行うためのアダプタモジュール、５はコモンメモ
リサブシステム２０の初期化，診断，構成制御，コモン
メモリバス信号制御，およびスイッチパネルボードの制
御等を行うコモンメモリコントローラと称される制御
部、６はメモリユニット、８はコモンメモリバス、１０
は計算機＃１の装置本体である。

【０００３】なお、計算機＃２，計算機＃３，計算機＃
４についても計算機＃１と同一の構成であり、計算機＃
２，計算機＃３，計算機＃４の中央処理装置やアダプタ
モジュールには計算機＃１と同一の符号を付してある。

【０００４】次に動作について説明する。図１２に中央
処理装置１からメモリユニット６への書き込み動作を示
すシーケンスを示す。例えば計算機＃１の中央処理装置
１のコモンメモリ領域に対するロード／ストア命令実行
により、アダプタモジュール３に対してコモンメモリア
クセス要求が出される。アダプタモジュール３ではデー
タ転送パケットを生成し、その要求を通信手段４経由で
コモンメモリサブシステム２０内のＩ／Ｆモジュール７
に送信する。Ｉ／Ｆモジュール７では、アダプタモジュ
ール３から受信したデータ転送パケットの指示に従い、
コモンメモリバス８を介してメモリユニットにアクセス
する。また、計算機＃１，計算機＃２，計算機＃３，計
算機＃４などの複数の計算機から同時にアクセス要求が
来た場合には、Ｉ／Ｆモジュール７内のコモンメモリバ
スアクセス調停回路により排他制御される。また、図に
示す様に中央処理装置１からのアクセス要求が連続した
メモリ領域へのアクセスである際には、連続アドレス判
定によりＩ／Ｆモジュール７からメモリユニット６に対
してＤＭＡ転送が行われる。

【０００５】

【発明が解決しようとする課題】従来の複合計算機シス
テムのメモリ装置は以上のように構成されているので、
多重系計算機システムを構築した場合でもコモンメモ
リサブシステム２０が信頼性上のネックとなり、アダプ
タモジュール３も含めてコモンメモリサブシステム２０
を２重化しなければ、コモンメモリサブシステム２０の
電源故障やコモンメモリバス８の故障等によりシステム
全体が停止に至る可能性がある。コモンメモリサブシ
ステム２０を計算機＃１，計算機＃２，計算機＃３，計
算機＃４などから独立した別シャーシとして実装する必
要があり、さらにで述べた問題点を避けるために２重
化する必要がありシステムコストが高くなる。また構成
モジュールの数が多く、コスト増につながるだけでな
く、故障率も高くなる。常に通信手段４を介したメモ
リアクセスが発生するため、通信時間オーバヘッドによ
りメモリアクセス性能向上が困難である。コモンメモ
リサブシステム２０はメモリとしてのアクセスのみに限
られ他の系の計算機にメッセージを送ったり、割り込み
をかけたりする場合には別途設けられたネットワーク経
由で行う必要があるなどの問題点があった。

【０００６】この発明は上記のような問題点を解消する
ためになされたもので、安価に高い信頼性を維持してデ
ータの等価性保持機能を実現する複合計算機システムの
メモリ装置を得ることを目的とする。

【０００７】また、この発明の目的は資源の効率的利用
により他の計算機にメッセージを発行したり割り込みを
かけることができるデータの等価性保持機能を有した複
合計算機システムのメモリ装置を得ることを目的とす
る。

【０００８】また、この発明は系間排他情報の一元管理
を行い系間排他制御を実現できる複合計算機システムの
メモリ装置を得ることを目的とする。

【０００９】さらにまた、この発明は通信オーバヘッド
を少なくし、メモリへの高速アクセスなど処理能力を向
上させ、またメモリ領域を柔軟に切り分けてデータの等
価性保持機能を実現する複合計算機システムのメモリ装
置を得ることを目的とする。

【００１０】

【課題を解決するための手段】請求項１の発明に係る複
合計算機システムのメモリ装置は、各計算機本体内に実
装され他のメモリモジュールとは独立したメモリモジュ
ールと、各計算機のメモリモジュール間を接続する通信
手段と、各計算機の中央処理装置からメモリ読み出しア
クセスがある場合には、自系メモリモジュールから読み
出しを行うが、前記計算機の中央処理装置から自系のメ
モリモジュールに書き込みが発生した場合には、前記通
信手段を介してその書き込みアドレスとデータを他系メ
モリモジュールに同報通知し、また通知を受けたメモリ
モジュールは対応する自系メモリのアドレスに通知デー
タを書き込むことにより、常に全メモリモジュールが保
持する保持データの等価性を保つ等価性保持手段とを備
えたものである。

【００１１】請求項２の発明に係る複合計算機システム
のメモリ装置は、各計算機あるいはバックアップ用計算
機の中央処理装置からメモリ読み出しアクセスがある場
合には自系メモリモジュールのメモリから読み出しを行
い、また前記各計算機あるいは前記バックアップ用計算
機から自系メモリモジュールのメモリに書き込みが発生
した場合には、夫々の通信手段を介してその書き込みア
ドレスとデータとを前記バックアップ用計算機の対応す
る前記メモリモジュールあるいは前記計算機のメモリモ
ジュールに通知し、また該通知を受けた前記メモリモジ
ュールは前記通知された書き込みアドレスに対応するア
ドレスに前記通知されたデータを書き込むことにより常
に前記計算機と前記バックアップ用計算機との間で対応
しているメモリモジュール間で保持する保持データの等
価性を保つ等価性保持手段を備えたものである。

【００１２】請求項３の発明に係る複合計算機システム
のメモリ装置は、中央処理装置と該中央処理装置から自
系メモリとしてアクセス可能であり、送信処理の競合を
回避して通信を確立するための通信プロトコルを有した
メモリモジュールとを有した複数の計算機と、前記夫々
のメモリモジュールを結合する通信手段と、前記各計算
機の中央処理装置からメモリ読み出しアクセスがある場
合には自系メモリモジュールのメモリから読み出しを行
い、また前記各計算機から自系メモリモジュールのメモ
リに書き込みが発生した場合には、前記通信手段を介し
前記通信プロトコルにより書き込みアドレスとデータと
を他系メモリモジュールに同報通知し、また該通知を受
けたメモリモジュールは対応する自系メモリのアドレス
に前記通知されたデータを書き込むことにより常に前記
メモリモジュールで保持する保持データの等価性を保つ
等価性保持手段とを備えたものである。

【００１３】請求項４の発明に係る複合計算機システム
のメモリ装置は、各計算機のメモリモジュール内にメッ
セージ送信レジスタとメッセージ受信レジスタと、メッ
セージヘッダ生成手段およびメッセージヘッダ解析手
段、さらにメッセージ受信による中央処理装置への割り
込み発生手段を備え、前記中央処理装置から自系メモリ
モジュール内の前記メッセージ送信レジスタへ連続的に
書き込みを行うことにより、メッセージヘッダ情報に従
って、他系のメモリモジュール内の前記メッセージ受信
レジスタへ転送を行うと共に前記他系の中央処理装置に
割り込みを発生させて系間のメッセージ通信を実現する
系間メッセージ通信手段とを備えたものである。

【００１４】請求項５の発明に係る複合計算機システム
のメモリ装置は、各計算機のメモリモジュール内にセマ
フォ管理テーブルを備え、前記計算機の中央処理装置か
らセマフォ獲得要求があった場合に、自系メモリモジュ
ール内のセマフォ管理テーブルを参照・更新すると共
に、他系のメモリモジュールに対しセマフォ管理テーブ
ルの参照・更新要求を出すことにより系間排他制御を行
う系間排他制御手段を設けたものである。

【００１５】請求項６の発明に係る複合計算機システム
のメモリ装置は、各計算機の中央処理装置のアドレス空
間にメモリモジュールの空間をマッピングするマッピン
グ手段と、前記中央処理装置の主メモリ空間から自系メ
モリモジュール内のメモリに対してダイレクト・メモリ
・アクセス転送を行うＤＭＡ転送手段とを備え、前記中
央処理装置から単一アドレスへの直接アクセスを行う直
接アクセスモードと前記ＤＭＡ転送手段により複数デー
タのダイレクト・メモリ・アクセス転送を行うＤＭＡ転
送モードとを備えたものである。

【００１６】請求項７の発明に係る複合計算機システム
のメモリ装置は、各計算機の中央処理装置から自系メモ
リモジュールに書き込みを行う際に、直接アクセスおよ
びダイレクト・メモリ・アクセスの夫々に対し、他の系
のメモリモジュールへの書き込みが成功した後にアクセ
スを終了させる同期モードおよび前記中央処理装置から
のアクセスを終了させてから他の系のメモリモジュール
に対する書き込みを行う非同期モードを備えたものであ
る。

【００１７】請求項８の発明に係る複合計算機システム
のメモリ装置は、計算機のメモリモジュール内の所定の
メモリアドレス領域毎に、書き込まれたデータを他系メ
モリモジュールに通信して反映させるか否かを動作モー
ドとして設定するモード設定手段を備えたものである。

【００１８】

【作用】請求項１の発明における複合計算機システムの
メモリ装置は、常に各計算機内のメモリモジュールの内
容が等価に保たれるため、計算機間を結合する通信回線
上あるいはメモリモジュールで故障が発生した場合で
も、通信リンク・ダウン処理や他系メモリモジュールと
のリンク・ダウン処理によって故障部位を切り離すこと
により、残りの計算機は自系のメモリモジュールにアク
セスしながら継続運転可能となり、低いコストで高い信
頼性を有した複合計算機装置が実現する。

【００１９】また、メモリモジュールは各計算機内に実
装されるため、別個にシャーシを設ける必要がなく、通
信手段とメモリモジュールのみの構成となるため、シス
テム構造が簡略化してコストの抑制が実現する。

【００２０】さらに、メモリモジュールのメモリからの
データ読み出しは自系のメモリモジュールからの読み出
しとなるので、系間通信のオーバヘッドがなくなり高速
な読み出しが可能となる。

【００２１】請求項２の発明における等価性保持手段
は、計算機あるいはバックアップ用計算機から自系メモ
リモジュールのメモリに書き込みが発生した場合には、
夫々の通信手段を介してその書き込みアドレスとデータ
とを前記バックアップ用計算機の対応するメモリモジュ
ールあるいは前記計算機の対応するメモリモジュールに
通知し、また該通知を受けた前記メモリモジュールは前
記通知された書き込みアドレスに対応するアドレスに前
記通知されたデータを書き込むことにより常に前記対応
するメモリモジュール間では保持する保持データの等価
性が保持されるので、前記計算機に故障が発生した場合
には前記バックアップ用計算機が前記故障した計算機の
メモリモジュールに対応するメモリモジュールのメモリ
に記憶されているデータを用いて前記故障した計算機の
バックアップを行うことが可能であり、メモリに記憶さ
れているデータの等価性保持機能を備え低いコストで高
い信頼性を有したバックアップ機能を実現する。

【００２２】請求項３の発明における等価性保持手段
は、各計算機から自系メモリモジュールのメモリに書き
込みが発生した場合には、送信処理の競合を回避して通
信を確立するための通信プロトコルによりその書き込み
アドレスとデータとを通信手段を介して他系メモリモジ
ュールに同報通知するので、各メモリモジュールの内容
の等価性保持が円滑に行われ、また前記通知を受けたメ
モリモジュールは対応する自系メモリのアドレスに前記
通知されたデータを書き込むことにより常に前記メモリ
モジュールで保持する保持データの等価性が保持され
る。

【００２３】請求項４の発明における複合計算機システ
ムのメモリ装置は、メッセージ送信レジスタとメッセー
ジ受信レジスタ、さらにメッセージヘッダ生成手段とメ
ッセージヘッダ解析手段と割り込み発生手段とにより、
メモリモジュールのメモリに記憶されているデータの等
価性保持のための通信手段と同一の通信手段を用いて他
系の中央処理装置へ情報付き割り込みを発生させること
が出来、ハードウェア資源の効率的な利用を行って他の
計算機にメッセージを発行したり割り込みをかけること
が可能となる。

【００２４】請求項５の発明における系間排他制御手段
は、メモリモジュール間で通信を行い、メモリモジュー
ル内に備えられたセマフォ管理テーブルの各セマフォ管
理テーブルデータの整合性を図ることにより、系間排他
情報の一元管理を行い系間排他制御を実現する。

【００２５】請求項６の発明における複合計算機システ
ムのメモリ装置は、各計算機の中央処理装置からロード
／ストア命令により直接アクセスを行う直接アクセスモ
ードとＤＭＡ転送モードを設けることにより、前記中央
処理装置からランダムなメモリ領域にアクセスする場合
の応答性能確保と連続メモリ領域に対する大容量データ
転送を行う際の処理能力の向上を実現する。

【００２６】請求項７の発明における複合計算機システ
ムのメモリ装置は、他系メモリモジュールへの書き込み
が成功した後に計算機の中央処理装置のアクセスを終了
させる同期モードと、前記中央処理装置からのアクセス
を終了させてから他系メモリモジュールに対する書き込
みを行う非同期モードの両方を設けることにより、メモ
リ書き込みの際の同期処理を犠牲にして前記中央処理装
置をメモリアクセス処理から早期に開放し、前記中央処
理装置の処理能力の向上を実現する。

【００２７】請求項８の発明における複合計算機システ
ムのメモリ装置は、計算機のメモリモジュール内のメモ
リ領域をローカルメモリ領域と共有メモリ領域に分割し
て使用することにより、アプリケーションの要求に応じ
柔軟なメモリ構成を構築するだけでなく、書き込みデー
タを他系メモリモジュールへ反映させる必要がない場合
には、通信手段を介した伝送によるオーバヘッドを省
き、試験中のアプリケーションが使うメモリ領域などの
他系メモリモジュールにデータが反映されては困るよう
な領域をも柔軟に設定可能にする。

【００２８】

【実施例】

実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例１による複合計算機シス
テムのメモリ装置を有した複合計算機システムの構成を
示すブロック図である。図において、１は計算機＃１の
中央処理装置（マッピング手段）、２は計算機＃１のシ
ステムバス、９はシステムバス２に接続され光ケーブル
等の通信手段４の通信回線を介して他の系の計算機＃２
のメモリモジュールとの間で通信を行うメモリモジュー
ル、１０は計算機＃１の装置本体を示している。

【００２９】なお、計算機＃２についても計算機＃１と
同一の構成であり、計算機＃２の中央処理装置やメモリ
モジュールには計算機＃１と同一の符号を付してある。

【００３０】図２は、本実施例の複合計算機システムの
メモリ装置における計算機＃１および計算機＃２のメモ
リモジュール９の内部構成を示すブロック図である。図
において、１１はメモリモジュール９の内部バス１２と
システムバス２のインターフェースを行うシステムバス
制御部（通信手段）、１３はメモリモジュール９の内部
バス１２からメモリアレイ１６へのアクセスおよびマイ
クロプロセッサ１４からローカルメモリ１５やメモリア
レイ１６へのアクセスを制御するメモリ制御部（等価性
保持手段）であり、メモリアレイ１６の系間で共有する
データを保持するメモリを有する。１７は他系メモリモ
ジュールへデータを通信するための系間等価通信制御部
（等価性保持手段）であり、光リンクの送受信制御部を
用いた場合を示している。１１ａと１７ａはシステムバ
ス制御部１１からの内部バス１２へのアクセスとデータ
受信時に系間等価通信制御部１７からの内部バス１２へ
のアクセスが競合したときに競合制御を行うバス調停回
路である。

【００３１】また、図３は本実施例の複合計算機システ
ムのメモリ装置が適用される計算機＃１および計算機＃
２のメモリモジュール９内の系間等価通信制御部１７の
内部構成を示すブロック図である。図において５０は他
系送信時の内部バスアドレス／データ／コマンドなどの
ラッチ回路、５１は他系から受信したときの内部バスア
ドレス／データ／コマンドなどのラッチ回路、５２は他
系メモリモジュールへの送信時に内部バス１２に対して
系間等価通信制御部１７がスレーブ動作を行う際の内部
バス信号制御を行うスレーブ制御回路、５３は他系メモ
リモジュールからの受信時に内部バス１２に対して系間
等価通信制御部１７がマスタ動作を行う際の内部バス信
号制御を行うマスタ制御回路、５４は内部バス１２のパ
リティ符号チェック回路、５５は内部バス１２のパリテ
ィ符号生成回路、５６は通信手段４の通信回線と内部バ
スの速度の違いを吸収するためのＦＩＦＯ送信バッフ
ァ、５７は同様にＦＩＦＯ受信バッファ、５８はＣＲＣ
（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）
符号生成回路、５９はＣＲＣ符号チェック回路、６０は
送信制御回路、６１は受信制御回路、６２は通信パケッ
ト生成とパラレル→シリアル変換を行うトランスミッ
タ、６３は通信パケット解読とシリアル→パラレル変換
を行うレシーバ、６４は光送信器、６５は光受信器を示
す。なお、ラッチ回路５０，５１とスレーブ制御回路５
２，マスタ制御回路５３，ＦＩＦＯ送信バッファ５６，
ＦＩＦＯ受信バッファ５７，トランスミッタ６２，レシ
ーバ６３，光送信器６４，光受信器６５は等価性保持手
段に対応する。

【００３２】次に動作について説明する。図１，図２，
図３に示すように構成された複合計算機システムのメモ
リ装置で、例えば図１における計算機＃１の中央処理装
置１が自系のメモリモジュール９のメモリ領域に対する
書き込みを行った場合を想定すると、その場合、図２に
おいてシステムバス２経由でメモリ書き込みバストラン
ザクションが発行され、対応するアドレスがメモリモジ
ュール領域への書き込みであるとシステムバス制御部１
１が認識した場合には、システムバス制御部１１はメモ
リ制御部１３を経由してメモリアレイ１６の対応アドレ
スへデータを書き込む。

【００３３】系間等価通信制御部１７では、図３のスレ
ーブ制御回路５２で常に内部バス１２のトランザクショ
ンを監視しており、メモリアレイ１６への書き込みトラ
ンザクションが発生した場合には、そのバストランザク
ションで示されるアドレスとコマンドとを、ラッチ回路
５０を経てＦＩＦＯ送信バッファ５６に取り込む。さら
に、トランスミッタ６２でこのデータを通信パケットに
組み直した上で他系メモリモジュールに送信する。

【００３４】図１の計算機＃２のメモリモジュール９で
は、前記通信パケット受信により図３のＦＩＦＯ受信バ
ッファ５７にバッファリングを行った後、ラッチ回路５
１を経てマスタ制御回路５３の制御により内部バス１２
にバストランザクションを発行し、図２のメモリ制御部
１３を経由してメモリアレイ１６の対応アドレスへデー
タを書き込む。このようにして図１の計算機＃１と計算
機＃２のメモリ・モジュール内共有データの等価処理が
行なわれる。

【００３５】次に、図１において計算機＃１の中央処理
装置１が自系のメモリモジュール９のメモリ領域に対す
る読み出しを行った場合を想定すると、その場合、図２
においてシステムバス２経由でメモリ読み出しバストラ
ンザクションが発行され、対応するアドレスがメモリモ
ジュール領域への読み出しであるとシステムバス制御部
１１が認識した場合には、システムバス制御部１１はメ
モリ制御部１３を経由してメモリアレイ１６の対応アド
レスへデータからデータを読み出す。この場合、常に他
系メモリモジュール内のデータと自系メモリモジュール
内のデータが等価であることが保証されているため、系
間等価通信制御部１７での動作は不要である。従って、
系間の通信は行われず、システムバス２のメモリ読み出
しバストランザクションは短期間で終了する。

【００３６】図２において、システムバス制御部１１か
らの内部バス１２のアクセスとデータ受信時の系間等価
通信制御部１７からの内部バス１２のアクセスが競合し
た場合は、それぞれのバス調停回路１１ａ，１７ａにて
競合制御が行なわれる。このように、図１の計算機＃１
内のメモリモジュールのデータと計算機＃２内のメモリ
モジュールのデータの等価性が保証されるため、例えば
運転系として動作中の計算機＃１が故障した場合にで
も、あらかじめ処理引き継ぎに必要なデータが本実施例
による各計算機のメモリモジュールに格納されておれ
ば、待機系の計算機＃２は、自系のメモリモジュールの
みを使用して処理を引き継ぐことが可能である。

【００３７】実施例２．なお、上記実施例１では、二重
系計算機システムの構成例について述べたが、本発明に
よる複合計算機システムのメモリ装置をＮ台の計算機
と、それら計算機をバックアップする１台のバックアッ
プ用計算機とからなるバックアップ計算機システムにも
適用可能である。

【００３８】図４は、本実施例による複合計算機装置を
３台の計算機と、それら計算機をバックアップする１台
のバックアップ用計算機とから構成したときのバックア
ップ計算機システムを示すブロック図である。図４にお
いて図１と同一または相当の部分については同一の符号
を付し説明を省略する。この実施例４では、バックアッ
プ用計算機である計算機＃４は３つのメモリモジュール
９ａ，９ｂ，９ｃを備えている。

【００３９】この場合、計算機＃１〜計算機＃３の処理
引き継ぎに必要なデータは、上記実施例と同様の処理に
てバックアップ用計算機である計算機＃４の３枚のメモ
リモジュールと各々等価が図られており、計算機＃１〜
計算機＃３のいづれかの計算機故障発生時には、それに
対応する計算機＃４内のメモリモジュール９ａあるいは
メモリモジュール９ｂあるいはメモリモジュール９ｃを
用いて計算機＃４が処理を引き継ぐことが可能である。

【００４０】本構成により複数の計算機のバックアップ
として１台の計算機を設置するだけでよく、安価に多重
系システムを組める。また、メモリモジュール間を接続
する通信手段とメモリモジュール自体は各メイン計算機
毎に独立して設けることが出来るため、バックアップ用
計算機との間の通信トラフィックによる影響を受ける事
がない。

【００４１】実施例３．また、図５に示すような多重系
システム構成時にはスターカプラ型のシステムバス制御
部１１を使用することにより本発明による複合計算機シ
ステムのメモリ装置の適用が可能である。この場合、各
計算機からの送信処理の競合を避けるため、図２に示す
メモリモジュール９内のマイクロプロセッサ１４により
実行される上位通信プロトコルをマイクロプロセッサの
ローカルメモリ１５に実装することができる。

【００４２】本構成により、各計算機は自系のメモリモ
ジュールに書き込みを行うだけで自動的に全ての計算機
間でデータの共有が可能となる。

【００４３】実施例４．前記実施例１の構成によるメモ
リモジュール９では、自系の中央処理装置１は自系メモ
リモジュール９への書き込みにより、他系メモリモジュ
ールへデータの転送が可能であるが、他系の中央処理装
置に対してデータが書き変ったことを割り込みにて通知
することは出来ない。図６に示す実施例４の構成による
メモリモジュール９では、内部バス１２に接続されるシ
ステムバスメッセージ送信回路（メッセージ送信レジス
タ，系間メッセージ通信手段）１８とシステムバスメッ
セージ受信回路（メッセージ受信レジスタ，系間メッセ
ージ通信手段）１９、およびシステムバスメッセージ送
受信完了時にマイクロプロセッサ（メッセージヘッダ解
析手段）１４に対して割り込みを発生する割り込み制御
回路２１を設ける。また、系間等価通信制御部１７によ
り他系メモリモジュールからの系間メッセージ用エリア
に対するメモリ書き込みトランザクションを受信したと
きには、マイクロプロセッサ１４に割り込みを発生させ
る。これにより中央処理装置１からメモリモジュール経
由で他系の中央処理装置に対してメッセージすなわちデ
ータ付き割り込みを発生させる。

【００４４】次に動作について説明する。中央処理装置
１からシステムバス２経由でシステムバスメッセージを
受信すると、システムバスメッセージ受信回路１９は割
り込み制御回路２１経由でマイクロプロセッサ１４に割
り込みを発生させる。マイクロプロセッサ１４はシステ
ムバスメッセージを取り込み、そのメッセージのヘッダ
部にある宛先が他系メモリモジュールを示していれば、
系間等価通信制御部１７を経由して他系メモリモジュー
ル内の系間メッセージ用メモリエリアに対してメッセー
ジデータを書き込む。一方、他系メモリモジュールの系
間等価通信制御部１７で系間メッセージ用メモリエリア
に対する書き込みを受信した場合には、メモリにデータ
を書き込んだ後、他系メッセージ受信割り込みをマイク
ロプロセッサ１４に発行する。マイクロプロセッサ１４
は系間メッセージ用メモリエリアから他系からのメッセ
ージ情報を取り出して、それをシステムメッセージに編
集し直した上で、システムバスメッセージ送信回路１８
にメッセージ送信起動をかける。中央処理装置１にもメ
モリモジュール９と同様のメッセージ送受信回路を備え
ているため、メモリモジュール９から送られてくるメッ
セージの受信により前記中央処理装置１内で割り込みが
発生し、他系からのメッセージが届いたことが中央処理
装置１に通知される。中央処理装置１は、この通知によ
り共有メモリが書き変わったことを知ることが可能であ
ることからポーリング処理が不要となる。

【００４５】実施例５．前記実施例１の構成によるメモ
リモジュールでは、自系中央処理装置から任意の共有メ
モリエリアに対する書き込みが可能であると同時に、同
じエリアに対して他系からの書き込みを許している。そ
の結果、ある処理を実行する間、ある共有メモリエリア
を他系からのアクセスをブロックしたまま占有して使用
することが出来ない。図７に示す実施例５のメモリモジ
ュールではセマフォ管理テーブル２２をメモリモジュー
ル９内のローカルメモリ１５に設けることにより、マイ
クロプロセッサ１４は系間排他制御手段として共有メモ
リエリアを他系との間で排他制御する。前記セマフォ管
理テーブル２２は、セマフォ番号「１」，「２」，
「３」，「４」夫々に対応して、フリーの状態であるこ
とを示す情報（０，０）、自系獲得中であることを示す
情報（０，１）、他系獲得中であることを示す情報
（１，０）が設定されているテーブルである。

【００４６】次に動作について説明する。ある共有メモ
リエリアを占有して使用したい場合は、中央処理装置は
自系メモリモジュール９に対して所定のセマフォ番号の
セマフォ機能を獲得するための要求を発行する。自系メ
モリモジュール９内のマイクロプロセッサ１４は自己の
ローカルメモリ１５内のセマフォ管理テーブル２２を参
照し、対応するセマフォ番号が既に他系に獲得されてい
ないか確認する。

【００４７】この場合、他系あるいは自系で前記セマ
フォ番号が獲得中であれば、自系の中央処理装置１に対
してセマフォ獲得失敗を返す。他系あるいは自系で獲
得中でなければ、自己のローカルメモリ１５内のセマフ
ォ管理テーブル２２の対応するセマフォ番号の情報を自
系獲得中に（０，０）から（０，１）に更新し、さらに
他系に対してセマフォ獲得要求を発行する。セマフォ獲
得要求を受けた他系のメモリモジュールでは、自己のロ
ーカルメモリ１５内のセマフォ管理テーブル２２の対応
するセマフォ番号の情報をチェックする。そして、他
系あるいは自系で獲得中であれば、他系のメモリモジュ
ールに対してセマフォ獲得失敗を返す。他系メモリモジ
ュールではそれを受けて中央処理装置に対してセマフォ
獲得失敗を返す。他系あるいは自系で獲得中でなけれ
ば、自己のローカルメモリ１５内のセマフォ管理テーブ
ル２２の対応するセマフォ番号の情報を他系獲得中に
（０，０）から（１，０）に更新し、さらに他系に対し
てセマフォ獲得成功を返す。他系メモリモジュールでは
それを受けて中央処理装置に対してセマフォ獲得成功を
返す。この機構をアプリケーションに提供することによ
り、メモリモジュール９内の共有メモリエリアアクセス
の排他制御を実現することが出来る。

【００４８】実施例６．前記実施例１の構成によるメモ
リモジュールでは、自系中央処理装置からの共有メモリ
エリアに対するアクセスを、１アドレス単位で中央処理
装置からシステムバス２およびメモリモジュール９の内
部バス１２、さらにメモリ制御部１３を経由しメモリア
レイ１６に対し直接アクセスすることで行う方式であっ
た。以下、このようなアクセス方式をダイレクトアクセ
ス方式と呼ぶ。少量のデータの書き込み／読み出しを行
う際には、ダイレクトアクセスは特に手順を要しないた
めレスポンスが良く性能的にも問題ないが、大量のデー
タの書き込み／読み出しを行う場合には、各アドレスに
対してシステムバス２〜メモリモジュールの内部バス１
２の獲得時間が必要となることやＤＲＡＭ等のメモリに
対する高速アクセスモードを使用できないなど性能的に
不利である。また各メモリアドレスに対するアクセスで
中央処理装置が占有されるというデメリットもある。

【００４９】図８に示す実施例６の構成によるメモリモ
ジュール９では、メモリ制御部１３にＤＭＡコントロー
ラ（ＤＭＡ転送手段）２３を設けると共に、中央処理装
置１の主メモリ２５内にアクセスする際の共有メモリ先
頭アドレス，転送バイト数，転送方向，ＤＭＡ転送の対
象となるデータバッファの先頭アドレスなどの情報が書
き込まれたＤＭＡコマンドエントリ（ＤＭＡ転送手段）
２４を設定することにより、大量のデータを効率良く書
き込めるようにする。

【００５０】次に動作について説明する。中央処理装置
１は主メモリ２５内にＤＭＡコマンドエントリ２４を用
意した後、メモリモジュール９に対してＤＭＡコマンド
エントリ格納アドレスの指示を含んだＤＭＡ転送要求を
出す。メモリモジュール９のマイクロプロセッサ１４
は、中央処理装置１から指示された主メモリ格納アドレ
スよりＤＭＡコマンドエントリ２４を取り込み、ＤＭＡ
コマンドエントリ２４に含まれる共有メモリ先頭アドレ
ス，転送バイト数，転送方向，ＤＭＡ転送の対象となる
中央処理装置１内の主メモリ２５のデータバッファの先
頭アドレスを知り、その情報をメモリ制御部１３内のＤ
ＭＡコントローラ２３に設定し、ＤＭＡ転送起動をかけ
る。ＤＭＡコントローラ２３は、主メモリ２５にある前
記データバッファと共有メモリの指定エリア間でデータ
の転送を行う。またこの際、系間等価通信制御部１７
は、メモリモジュールの内部バス１２の転送の状態をモ
ニタリングして、自系共有メモリに対する書き込み転送
の場合に限り他系へ転送する。

【００５１】実施例７．前記実施例６のメモリモジュー
ルを使用した場合に、中央処理装置は共有メモリに対す
る書き込みが正しく他系メモリに反映されたかを確認
し、そのうえで次の処理に移行したい場合がある。一方
また、高速化のため毎回のＤＭＡアクセスで他系への反
映を待たずに次の処理に進み、他系メモリへの反映に失
敗したときのみ通知を受けたい場合もある。このため本
実施例では、メモリモジュールを制御する中央処理装置
１上のドライバソフトウェアはアプリケーションソフト
ウェアに対して、例えば同期アクセスの呼び出しエント
リと非同期アクセスの呼び出しエントリとを設ける。さ
らにメモリモジュールにＤＭＡ起動をかける際に、他系
書き込み完了通知の要／不要をＤＭＡコマンドエントリ
内に記述した上でメモリモジュールに同期アクセスある
いは非同期アクセスを指示する。これにより、アプリケ
ーションに対してフレキシブルなアクセス方式が提供で
きる。

【００５２】実施例８．前記実施例１の構成によるメモ
リモジュールでは、自系メモリモジュールへの書き込み
が行われた場合、必ず他系メモリモジュールとの通信が
行われ、データの等価処理が行われる。一般的な２重系
システムで行われるチェックポイントによるデータ等価
処理の場合には、他系とのデータ等価が実施されるの
は、一定周期のチェックポイントのタイミングで良く、
チェックポイントとチェックポイントとの間は、自系の
メモリへの書き込みが発生する毎に他系へ反映させる必
要は無い。このような場合、共有メモリを２バンクに分
割しチェックポイント毎にそれまで使用していたバンク
（仮にバンク＃０とする）の内容を他系へ反映させると
共に、次のチェックポイントが来るまでは他方のバンク
（仮りにバンク＃１とする）を使用する。このような場
合、次のチェックポイントが来るまで、バンク＃１への
書き込み内容は他系のメモリモジュールに反映させる必
要はない。従って、他系メモリモジュールとの通信のた
めに無駄なオーバヘッドが発生することになる。このた
め、メモリモジュールの領域毎にメモリ等価処理を行う
か否かの設定が出来るようなモード設定手段があれば、
このようなオーバヘッドを省くことが出来る。

【００５３】図９は、本実施例８の複合計算機システム
のメモリ装置の各計算機のメモリモジュール９の構成を
示すブロック図であり、系間等価通信制御部１７に対し
てメモリ等価処理実施を行うか否かを制御するメモリ等
価処理制御回路２６と、メモリモジュールの領域を指定
するメモリアドレス領域１〜メモリアドレス領域Ｎおよ
びそれら各メモリアドレス領域に対して書き込みが行わ
れたときにメモリ等価処理実施を行うか否かを示すフラ
グが設定されたメモリ等価処理制御テーブル（モード設
定手段）２７を設ける。図１０は、このメモリ等価処理
制御テーブル２７を示している。

【００５４】次に動作について説明する。アプリケーシ
ョンからの指示により、メモリ等価処理制御テーブル２
７にメモリ領域の設定とそのメモリ領域に書き込みが行
われた場合に他系への通信を行いメモリ等価処理を行う
か否かを示すフラグを設定する。図１０では、メモリ領
域の設定として、メモリアドレスの上位２バイトを設定
する例を示している。メモリ等価処理制御テーブル２７
が設定された後、自系の中央処理装置１から例えばアド
レス０ｘ（０００２１０００）に書き込みが発生した場
合、メモリ等価処理制御回路２６はそのバストランザク
ションをモニタすると共にメモリ等価処理制御テーブル
２７を参照し、メモリアドレス領域２に対してはメモリ
等価処理イネーブルフラグ「１」がセットされているこ
とから、系間等価通信制御部１７へメモリ等価通信処理
を許可する信号を発行する。逆に例えばアドレス０ｘ
（０００８２０００）への書き込みが発生した場合は、
メモリアドレス領域４に対してはメモリ等価処理イネー
ブルフラグがクリアされていることから、系間等価通信
制御部１７へメモリ等価通信処理を禁止する信号を発行
する。

【００５５】従って本実施例によれば、他系に反映させ
る必要のないメモリアドレス領域と他系に反映させる必
要のあるメモリアドレス領域とをメモリ等価処理制御テ
ーブル２７により切り分けることが出来、他系メモリモ
ジュールとの通信のための無駄なオーバヘッドの発生を
防止することが出来、またアプリケーションソフトウェ
アによりメモリ領域の柔軟な利用が可能となる。

【００５６】

【発明の効果】以上のように、請求項１の発明によれ
ば、各計算機の中央処理装置からメモリ読み出しアクセ
スがある場合には自系メモリモジュールから読み出しを
行い、また１台の計算機から自系のメモリモジュールに
書き込みが発生した場合には、通信手段を介してその書
き込みアドレスとデータとを他系のメモリモジュールに
同報通知し、また該通知を受けたメモリモジュールは対
応する自系メモリのアドレスに前記通知されたデータを
書き込むことにより常に前記メモリモジュール保持デー
タの等価性を保つ等価性保持手段とを備えるように構成
したので、計算機間を結合する通信回線上やメモリモジ
ュールで故障が発生した場合でも、通信リンク・ダウン
処理や他系メモリとのリンク・ダウン処理によって故障
部位を切り離すことにより、残りの計算機システムは自
系メモリモジュールにアクセスしながら運転を継続で
き、また、メモリモジュールは各計算機内に実装される
ため、別個にシャーシを設ける必要がなくなるため安価
にシステムを構成でき、さらに、データの読み出しは自
系メモリモジュールから読み出すだけでよいことから、
系間通信のオーバヘッドがなくなり高速な読み出しが可
能となる複合計算機システムのメモリ装置が得られる効
果がある。

【００５７】請求項２の発明によれば、各計算機あるい
はバックアップ用計算機の中央処理装置からのメモリ読
み出しアクセスを自系メモリモジュールのメモリに対し
て行い、また前記計算機あるいは前記バックアップ用計
算機からの自系メモリモジュールに対するメモリ書き込
みアクセスがあったときには、夫々の通信手段を介して
書き込みアドレスとデータとを前記バックアップ用計算
機あるいは前記計算機の対応する前記メモリモジュール
に通知し、また該通知を受けた前記メモリモジュールは
前記通知された書き込みアドレスに対応する自系メモリ
のアドレスに前記通知されたデータを書き込むことによ
り常に前記計算機と前記バックアップ用計算機との間で
対応しているメモリモジュール間の保持データの等価性
を保つ等価性保持手段を備えるように構成したので、前
記メモリモジュールのシャーシを個別に設ける必要がな
くなり、システムとしてのハードウェア構成が簡略化さ
れ安価に構成でき、また自系メモリモジュールへアクセ
スすることでバックアップを開始できるので通信時間オ
ーバーヘッドが抑制でき、またバックアップ用計算機の
各メモリモジュールの内容は対応する計算機のメモリモ
ジュールの内容と等価に保たれていることから信頼性の
高いバックアップ機能を実現できる複合計算機システム
のメモリ装置が得られる効果がある。

【００５８】請求項３の発明によれば、各計算機の中央
処理装置からメモリ読み出しアクセスがある場合には、
自系メモリモジュールのメモリから読み出しを行い、ま
た前記計算機から自系メモリモジュールのメモリに書き
込みが発生した場合には、前記各計算機のメモリモジュ
ールを結合する結合装置を介してその書き込みアドレス
とデータとを、前記各計算機からの送信処理の競合を回
避して通信を確立するための通信プロトコルを基に他系
メモリモジュールに同報通知し、また該通知を受けたメ
モリモジュールは対応する自系メモリのアドレスに前記
通知されたデータを書き込むことにより常に前記メモリ
モジュールで保持する保持データの等価性を保つ等価性
保持手段とを備えるように構成したので、前記メモリモ
ジュールのシャーシを個別に設ける必要がなくなり、シ
ステムとしてのハードウェア構成が簡略化され安価に構
成でき、さらに前記通信プロトコルにより各計算機から
の送信処理の競合が回避されてデータの等価性保持機能
が円滑に行われ信頼性を向上させた複合計算機システム
のメモリ装置が得られる効果がある。

【００５９】請求項４の発明によれば、中央処理装置か
ら自系メモリモジュール内のメッセージ送信レジスタへ
連続的に書き込みを行うことにより、メッセージヘッダ
の情報に従って、他系メモリモジュール内のメッセージ
受信レジスタへ転送を行うと共に他系の中央処理装置に
割り込み発生手段により割り込みを発生させて系間のメ
ッセージ通信を実現する系間メッセージ通信手段を備え
るように構成したので、メモリモジュールのメモリ内容
の等価性保持のための資源の効率的利用による他系への
メッセージ発行や割り込み処理を可能にする複合計算機
システムのメモリ装置が得られる効果がある。

【００６０】請求項５の発明によれば、中央処理装置か
ら共有メモリエリアに対し系間排他制御を行いたい旨の
セマフォ獲得要求があった場合に、自系メモリモジュー
ル内のセマフォ管理テーブルを参照・更新すると共に、
他系メモリモジュールのセマフォ管理テーブルの参照・
更新要求を出すことにより前記共有メモリエリアに対し
系間排他制御を行う系間排他制御手段を備えるように構
成したので、各セマフォ管理テーブルデータの整合性を
図ることが可能となり、系間排他情報の一元管理を行い
系間排他制御を実現できる複合計算機システムのメモリ
装置が得られる効果がある。

【００６１】請求項６の発明によれば、中央処理装置の
主メモリ空間からメモリモジュール内のメモリの単一ア
ドレスへの直接アクセスを行う直接アクセスモードおよ
び前記ＤＭＡ転送手段により複数データのダイレクト・
メモリ・アクセス転送を行うＤＭＡ転送モードを備える
ように構成したので、前記中央処理装置から前記メモリ
のランダムなメモリ領域にアクセスする場合の応答性能
確保と連続メモリ領域に対する大容量データ転送を行う
際のスループット向上を図ることのできる複合計算機シ
ステムのメモリ装置が得られる効果がある。

【００６２】請求項７の発明によれば、中央処理装置か
らメモリモジュールに書き込みを行う際に直接アクセス
およびダイレクト・メモリ・アクセスの夫々に対し、他
の系のメモリモジュールへの書き込みが成功した後にア
クセスを終了させる同期モードおよび前記中央処理装置
からのアクセスを終了させてから他の系のメモリモジュ
ールに対する書き込みを行う非同期モードを備えるよう
に構成したので、メモリ書き込みの際に同期処理を犠牲
にして中央処理装置をメモリアクセス処理から早期に開
放してスループットの向上を図ることのできる複合計算
機システムのメモリ装置が得られる効果がある。

【００６３】請求項８の発明によれば、メモリモジュー
ル内の所定のメモリアドレス領域毎に、書き込まれたデ
ータを他系メモリモジュールに通信して反映させるか否
かを動作モードとして設定するモード設定手段を備える
ように構成したので、アプリケーションの要求に応じ柔
軟なメモリ構成を構築することが出来るだけでなく、書
き込みデータを他系へ反映させる必要がない場合には、
通信手段を介した伝送のオーバヘッドを省くことの出来
る複合計算機システムのメモリ装置が得られる効果があ
る。

【図面の簡単な説明】

【図１】 本発明の実施例１の複合計算機システムのメ
モリ装置の構成を示すブロック図である。

【図２】 本発明の実施例１の複合計算機システムのメ
モリ装置のメモリモジュールの構成を示すブロック図で
ある。

【図３】 本発明の実施例１の複合計算機システムのメ
モリ装置のメモリモジュールの系間等価通信制御部にお
ける構成を示すブロック図である。

【図４】 本発明の実施例２の複合計算機システムのメ
モリ装置が適用される複数の計算機とバックアップ用計
算機からなる複合計算機システムの構成を示すブロック
図である。

【図５】 本発明の実施例３の複合計算機システムのメ
モリ装置の構成を示すブロック図である。

【図６】 本発明の実施例４の複合計算機システムのメ
モリ装置のメモリモジュールの構成を示すブロック図で
ある。

【図７】 本発明の実施例５の複合計算機システムのメ
モリ装置のメモリモジュールの構成を示すブロック図で
ある。

【図８】 本発明の実施例６の複合計算機システムのメ
モリ装置の各計算機の中央処理装置とメモリモジュール
との構成を示すブロック図である。

【図９】 本発明の実施例６の複合計算機システムのメ
モリ装置のメモリモジュールの構成を示すブロック図で
ある。

【図１０】 本発明の実施例８の複合計算機システムの
メモリ装置のメモリモジュールのメモリ等価処理制御回
路に設定されたメモリ等価処理制御テーブルの構成を示
す説明図である。

【図１１】 従来の複合計算機システムのメモリ装置で
ある特開昭６２−１７９０４４号公報に示された複合計
算機システムのコモンメモリ装置を示すブロック図であ
る。

【図１２】 従来の複合計算機システムのメモリ装置に
おけるメモリユニットへの書き込み動作を示すシーケン
ス図である。

【符号の説明】

１ 中央処理装置（マッピング手段）、４ 通信手段、
９ メモリモジュール、１０ 計算機、１１ システム
バス制御部（通信手段）、１４ マイクロプロセッサ
（メッセージヘッダ解析手段，系間排他制御手段）、１
７ 系間等価通信制御部（等価性保持手段）、１８ シ
ステムバスメッセージ送信回路（メッセージ送信レジス
タ，系間メッセージ通信手段）、１９ システムバスメ
ッセージ受信回路（メッセージ受信レジスタ，系間メッ
セージ通信手段）、２２ セマフォ管理テーブル、２４
ＤＭＡコマンドエントリ（ＤＭＡ転送手段）、２７
メモリ等価処理制御テーブル（モード設定手段）。

Claims (8)

【特許請求の範囲】
1. 【請求項１】 計算機間で相互に情報を交換しながら処
   理を行う複合計算機システムのメモリ装置において、前
   記各計算機内に夫々設けられ、前記各計算機の中央処理
   装置から自系メモリとしてアクセス可能な夫々独立した
   メモリモジュールと、前記夫々のメモリモジュールの間
   を結合する通信手段と、前記各計算機の中央処理装置か
   らメモリ読み出しアクセスがある場合には自系メモリモ
   ジュールから読み出しを行い、また前記計算機から自系
   のメモリモジュールに書き込みが発生した場合には、前
   記通信手段を介してその書き込みアドレスとデータとを
   他の系のメモリモジュールに同報通知し、また該通知を
   受けたメモリモジュールは対応する自系メモリのアドレ
   スに前記通知されたデータを書き込むことにより常に前
   記メモリモジュール保持データの等価性を保つ等価性保
   持手段とを備えたことを特徴とする複合計算機システム
   のメモリ装置。
2. 【請求項２】 バックアップ用計算機によりバックアッ
   プされて処理を行う複数の計算機からなる複合計算機シ
   ステムのメモリ装置において、前記各計算機内に夫々設
   けられ、前記各計算機の中央処理装置から自系メモリと
   してアクセス可能な夫々独立したメモリモジュールを有
   し、前記バックアップ用計算機は前記複数の計算機の夫
   々のメモリモジュールと夫々独立した通信手段により結
   合され前記夫々のメモリモジュールに対応したメモリモ
   ジュールを備え、前記各計算機あるいは前記バックアッ
   プ用計算機の中央処理装置からメモリ読み出しアクセス
   がある場合には自系メモリモジュールのメモリから読み
   出しを行い、また前記計算機あるいは前記バックアップ
   用計算機から自系メモリモジュールのメモリに書き込み
   が発生した場合には、前記夫々の通信手段を介してその
   書き込みアドレスとデータとを前記バックアップ用計算
   機あるいは前記計算機の対応する前記メモリモジュール
   に通知し、また該通知を受けた前記メモリモジュールは
   前記通知された書き込みアドレスに対応する自系メモリ
   のアドレスに前記通知されたデータを書き込むことによ
   り常に前記計算機と前記バックアップ用計算機との間で
   対応しているメモリモジュール間の保持データの等価性
   を保つ等価性保持手段を備えたことを特徴とする複合計
   算機システムのメモリ装置。
3. 【請求項３】 計算機間で相互に情報を交換しながら処
   理を行う複合計算機システムのメモリ装置において、前
   記各計算機内に夫々設けられ、前記各計算機の中央処理
   装置から自系メモリとしてアクセス可能であり、前記各
   計算機からの送信処理の競合を回避し前記各計算機間で
   の通信を確立するための通信プロトコルを有し夫々独立
   したメモリモジュールと、前記夫々のメモリモジュール
   間に設けられ前記夫々のメモリモジュールを結合する通
   信手段と、前記各計算機の中央処理装置からメモリ読み
   出しアクセスがある場合には自系メモリモジュールのメ
   モリから読み出しを行い、また前記計算機から自系メモ
   リモジュールのメモリに書き込みが発生した場合には、
   前記通信手段を介してその書き込みアドレスとデータと
   を他系メモリモジュールに同報通知し、また該通知を受
   けたメモリモジュールは対応する自系メモリのアドレス
   に前記通知されたデータを書き込むことにより常に前記
   メモリモジュールで保持する保持データの等価性を保つ
   等価性保持手段とを備えたことを特徴とする複合計算機
   システムのメモリ装置。
4. 【請求項４】 前記メモリモジュールは、メッセージ送
   信レジスタおよびメッセージ受信レジスタと、メッセー
   ジヘッダの生成を行うメッセージヘッダ生成手段とメッ
   セージヘッダの解析を行うメッセージヘッダ解析手段
   と、メッセージ受信による中央処理装置への割り込み発
   生手段と、前記中央処理装置から自系メモリモジュール
   内のメッセージ送信レジスタへ連続的に書き込みを行う
   ことにより、メッセージヘッダ情報に従って、他系メモ
   リモジュール内のメッセージ受信レジスタへ転送を行う
   と共に他系の中央処理装置に割り込みを発生させて系間
   のメッセージ通信を実現する系間メッセージ通信手段と
   を備えていることを特徴とする請求項１記載の複合計算
   機システムのメモリ装置。
5. 【請求項５】 共有メモリエリアに対し系間排他制御を
   行うためのセマフォ管理テーブルと、前記中央処理装置
   から前記共有メモリエリアに対し系間排他制御を行いた
   い旨のセマフォ獲得要求があった場合に、自系メモリモ
   ジュール内の前記セマフォ管理テーブルを参照・更新す
   ると共に、他系メモリモジュールのセマフォ管理テーブ
   ルの参照・更新要求を出すことにより前記共有メモリエ
   リアに対し系間排他制御を行う系間排他制御手段とを備
   えていることを特徴とする請求項１記載の複合計算機シ
   ステムのメモリ装置。
6. 【請求項６】 中央処理装置のアドレス空間に前記メモ
   リモジュールの空間をマッピングするマッピング手段
   と、前記中央処理装置の主メモリ空間から前記メモリモ
   ジュール内のメモリに対してダイレクト・メモリ・アク
   セス転送を行うＤＭＡ転送手段と、前記中央処理装置か
   ら単一アドレスへの直接アクセスを行う直接アクセスモ
   ードおよび前記ＤＭＡ転送手段により複数データのダイ
   レクト・メモリ・アクセス転送を行うＤＭＡ転送モード
   とを備えたことを特徴とする請求項１記載の複合計算機
   システムのメモリ装置。
7. 【請求項７】 前記中央処理装置から前記メモリモジュ
   ールに書き込みを行う際に直接アクセスおよびダイレク
   ト・メモリ・アクセスの夫々に対し、他の系のメモリモ
   ジュールへの書き込みが成功した後にアクセスを終了さ
   せる同期モードおよび前記中央処理装置からのアクセス
   を終了させてから他の系のメモリモジュールに対する書
   き込みを行う非同期モードを備えたことを特徴とする請
   求項６記載の複合計算機システムのメモリ装置。
8. 【請求項８】 前記メモリモジュール内の所定のメモリ
   アドレス領域毎に、書き込まれたデータを他系メモリモ
   ジュールに通信して反映させるか否かを動作モードとし
   て設定するモード設定手段を備えたことを特徴とする請
   求項１記載の複合計算機システムのメモリ装置。