CN103106145B - 用于在数据通信装置中处理控制装置的数据的方法 - Google Patents
用于在数据通信装置中处理控制装置的数据的方法 Download PDFInfo
- Publication number
- CN103106145B CN103106145B CN201210281662.1A CN201210281662A CN103106145B CN 103106145 B CN103106145 B CN 103106145B CN 201210281662 A CN201210281662 A CN 201210281662A CN 103106145 B CN103106145 B CN 103106145B
- Authority
- CN
- China
- Prior art keywords
- memory block
- triggering
- data
- numerical value
- communication equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
- G06F11/3656—Software debugging using additional hardware using a specific debug interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0709—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a distributed system consisting of a plurality of standalone computer nodes, e.g. clusters, client-server systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
- G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
本发明涉及一种用于在数据通信装置中处理控制装置的数据的方法,其中数据通信装置具有第一存储区和第二存储区,并且经由接口与控制装置连接,并且数据从控制装置经由接口传输到数据通信装置。数据中的每一个数据具有一个地址和一个数值。数值相同地存储在第一存储区和第二存储区中。由数据通信装置检测是否存在第一触发。当存在第一触发时中断在第一存储区中的存储,或者在第一触发时检测触发类型并且仅当存在预定的触发类型时中断在第一存储区中的存储。随后,从第一存储区读出数据的数值,其中由数据通信装置将在时间上晚于第一触发到达的数值存储在第二存储区中。
Description
技术领域
本发明涉及一种用于在数据通信装置中处理控制装置的数据的方法。
背景技术
从文献DE 102006062555A1已知一种用于在数据通信装置中处理控制装置的数据的方法。在此,控制装置的数据存储在数据通信装置的任意的存储区中。除了采集控制装置的数据外,还例如将在数据通信装置中处理数据理解为通过通信装置写数据。
如图8所示,控制装置SG经由接口ST与数据通信装置DK连接,其中数据通信装置DK具有多个存储区S1、S2并且数据D的每个数据只被存储在多个存储区的一个之中。经由接口ST将控制装置SG的数据D传输到数据通信装置DK。
从文献DE102006062555A1已知一种用于将控制装置SG的数据D传输到数据通信装置DK的方法,其中数据通信装置DK包含微控制器、存储器和接口、优选为调试接口。利用具有所谓的跟踪功能的接口ST,能够监控在控制装置SG的存储器中的待监视的地址并且将数据D传输到数据通信装置DK。
根据本发明的数据通信装置DK具有至少两个存储区S1、S2。这多个存储区例如形成为多个物理存储器也或者形成为一个物理存储器的多个区域。在多个物理存储器的情况下例如同时地访问这些存储器,在一个物理存储器的多个存储区的情况下访问不是同步的,例如是交替的。在另一变体中,一些存储区是单独的存储器而另一些存储区属于一个物理存储器。
如图9所示,大量数据D中的一个数据DA包括一个地址A和一个数值W,其中地址A被分配给控制装置SG中存储器的一个存储位置。
发明内容
在这个背景下本发明的任务在于给出一种对现有技术进行改进的方法。
该任务通过一种根据本发明的用于在数据通信装置中处理控制装置的数据的方法解决。按照本发明,一种用于在数据通信装置中处理控制装置的数据的方法,其中数据通信装置具有第一存储区和第二存储区,并且数据通信装置经由接口与控制装置连接,数据从控制装置经由所述接口传输到数据通信装置,数据中的每一个数据具有一个地址和一个数值,所述数值相同地存储在第一存储区和第二存储区中,由数据通信装置检测是否存在第一触发,其特征在于,当存在第一触发时中断在第一存储区中的存储,或者在第一触发时检测触发类型并且当存在预定的触发类型时中断在第一存储区中的存储,从第一存储区读出在第一存储区中存储的数据的数值并且由数据通信装置将其他的、时间上在第一触发之后到达的数值存储在第二存储区中。
根据本发明的主题,提供了一种用于在数据通信装置DG中处理控制装置SG的数据D的方法,其中数据通信装置DG具有第一存储区S1和第二存储区S2,并且经由接口ST与控制装置SG连接,并且数据D从控制装置SG经由接口ST传输到数据通信装置DG。数据D中的每一个数据DA具有一个地址A和一个数值W。数值W相同地存储在第一存储区S1和第二存储区S2中。由数据通信装置DG检测是否存在第一触发T1。当存在第一触发T1时中断在第一存储区S1中的存储,或者在第一触发T1时检测触发类型并且仅当存在预定的触发类型时中断在第一存储区S1中的存储。随后,从第一存储区S1读出数据D的数值W,其中由数据通信装置DG将在时间上晚于第一触发T1到达的数值W’存储在第二存储区S2中。
根据本发明的方法的优点在于,在存在触发T1、T2的时间点可以从数据通信装置DG的存储区S1、S2连贯地读出数值W。在一个时间点连贯地读出数值W意味着恰好读出在触发到达的时间点在存储器中存储的数据D的数值W并且这些数值W还没有已经通过随后的数值W’所覆盖。
在另一实施形式中,将每个数值W相同地存储在第一存储区S1和第二存储区S2中。当存在第一触发T1时——即使在第一存储区S1中的存储被中断——其他的、时间上在第一触发T1之后到达的数值W’在此期间存储在第二存储区S2中。通过相同地存储每个数值W和存储其他数值W’在第二存储区S2中存在所有由控制装置SG传送的数据D。
在一种改进中,由数据通信装置DG检测是否存在第二触发T2。当存在第二触发T2时中断在第二存储区S2中的存储并且从第二存储区S2读出数据D的数值W。通过在直到第一触发T1到达前将数值W相同地存储在两个存储区S1、S2中以及在直到第二触发T2到达前将其他数值W’存储在第二存储区S2中,分别实现了每个触发的一个具有连贯的、亦即在触发到达之后未覆盖的数值W的存储区域。有利地,相互独立地读出存储区S1、S2。
在另一实施形式中,数据通信装置DG具有第一数据采集单元和第二数据采集单元。当存在第一触发T1时通过第一数据采集单元从第一存储区S1读出数值W而当存在第二触发T2时通过第二数据采集单元从第二存储区S2读出数值W。
通过分别为每个触发T1、T2分配一个存储区S1、S2,可以通过数据采集单元相互独立地读出数值W。
中断的触发的一种改进在于,第一触发T1具有第一优先权P1而第二触发T2具有第二优先权P2。如果第二优先权P2高于第一优先权P1,中断对第一存储区S1的数值W的读出,并且开始读出第二存储区S2的数值W。在存在中断的触发的情况下也连贯地读出数值W。
在另一实施形式中,在读出第二存储区S2的数值W之后继续读出第一存储区S1的数值W。
在另一实施形式中,不但为第一触发T1而且为第二触发T2分配第一存储区S1和/或第二存储区S2的地址。此外,数据通信装置DG与数据处理装置连接。从第一存储区S1和/或第二存储区S2读出的数值W被传输到数据处理装置DG。如果第一触发T1具有比一个还未结束的读出过程的第二触发T2更低的优先权P1,则只有当地址被分配给该第二触发T2的数值W传输到数据处理装置后,才将所读出的、分配有第一触发T1的数值W传输到数据处理装置。由此保证了更快地处理高优先级触发T2的数值W。
根据另一改进,数据通信装置DG具有被分配给第一存储区S1的第一缓冲存储器PS1。在第一存储区S1中的存储中断期间将数据D的其他数值W暂存在第一缓冲存储器PS1中并且将暂存的数值W在读出之后存储在第一存储区S1中。由此,在读出之后更新第一存储区S1,使得第一存储区S1因而包含连贯的数值W。
在另一实施形式中,为第一存储区S1分配第一缓冲存储器PS1,并且为第二存储区S2分配第二缓冲存储器PS2,其中第一缓冲存储器PS1和第二缓冲存储器PS2分别构造为一个单独的存储器或具有多个输出端的存储器的一部分。
在另一实施形式中,将一个公共的第三缓冲存储器PS3置于第一缓冲存储器PS1和第二缓冲存储器PS2之前。通过前置的公共的缓冲存储器PS3例如防止被分配给存储区的缓冲存储器PS1、PS2的溢出。
在另一实施形式中简化了对第二存储区S2的访问。因此第一存储区S1具有第一存储地址而第二存储区S2具有第二存储地址。为了在第二存储区S2中得到数值W的第二存储地址——例如为了将数值W写入第二存储区S2中或读取,将一个预定的地址值加到第一存储区S1的第一存储地址上。该预定的地址值例如是第一存储地址和第二存储地址之间的差。为了读出数值W在现有技术中例如使用地址列表,这些地址列表说明了数值W存储在哪个存储位置上。通过加上该预定的地址值,例如为了读出数值W不需要分别用于每个存储区S1、S2的地址列表而只需要一个地址列表并且节省了资源和配置时间。
在另一实施形式中,将第一触发T1只分配给第一存储区S1,将第二触发T2只分配给第二存储区S2。当存在第一触发T1时只从第一存储区S1读出数值W而当存在第二触发T2时只从第二存储区S2读出数值W。由此避免了通过一个触发多次地从不同存储区S1、S2读出相同的数值。
在一个优选的实施形式中,仅当存在于数据通信装置DK中时才将第一触发T1分配给第一存储区S1。在另一实施形式中,在读出数值W之后取消第一触发T1与第一存储区S1的对应。
在上述设计方案的另一变体中第一触发T1具有一个触发类型且第二触发T2具有一个触发类型。第一存储区S1和第二存储区S1都分配给一个触发类型并且为每个触发类型分配至少一个地址。将一个数据D的一个数值W存储在分配给触发类型的、对应于该数据的地址的每个存储区中,从而根据分配给该数据的地址的一个或多个触发类型将一个数值W存储在第一存储区S1中或存储在第二存储区S2中或相同地存储在两个存储区S1和S2中。
附图说明
下面参照附图进一步阐释本发明。同样的附图标记在此表示同样的部分。其中:
图1示出了用于在数据通信装置中处理控制装置的数据的方法的根据本发明的第一实施形式的示意图;
图2示出了该方法的根据本发明的第二实施形式的示意图,自第一触发到达开始显示;
图3示出了该方法的具有优先的触发的根据本发明的第三和第四实施形式的示意图;
图4示出了该方法的在存储区的读出期间暂存数值的根据本发明的第五实施形式的示意图,自第一触发到达开始显示;
图5示出了控制装置和根据本发明的数据通信装置的构造的结构示意图;
图6示出了控制装置和根据本发明的、具有前置的公共的缓冲存储器的数据通信装置的构造的结构示意图;
图7示出了该方法的从存储区可选地连贯地读出数值的根据本发明的第六实施形式的示意图;
图8示出了根据现有技术的控制装置和数据通信装置的构造的结构示意图;
图9示出了根据现有技术的数据构造的结构示意图。
具体实施方式
图1示出了第一实施形式的示意图。
在第一方法步骤11中数据D从控制装置SG经由接口ST传输到数据通信装置DK上。
从控制装置SG传输的每个数据DA的数值W在数据通信装置DK中不但根据方法步骤12存储在第一存储区S1中而且根据方法步骤13存储在第二存储区S2中。如果数据通信装置DK具有两个以上用于存储数据D而设置的存储区,优选地每个数据DA的数值W同样存储在另外的存储区中,只要另外的存储区没有被禁止用于存储。
为了将数值W在多个存储区中存储在一个地址处或者为了将感兴趣的数值W从一个存储区读出,例如为每个存储区设置一个地址列表,经由该地址列表在存储区S1、S2内实现数据DA的地址A与数值W的存储位置之间的对应关系。在另一实施形式中存在一个用于所有存储区的共同的地址列表并且数值在每个存储区中被写入在相同的地址或者可以独立于存储区从相同的地址读出。在另一优选的实施形式中只存在一个用于所有存储区的共同的地址列表并且一个地址值被加到第一存储区的地址,通过该地址值得到第二存储区的地址。同样例如为每个其他的存储区加上一个地址值,通过该地址值可以得到相应的存储区的地址。
随后,数据通信装置DK在方法步骤14中检查是否存在第一触发T1。对触发T1的检查可以例如通过数据通信装置DK的未示出的控制单元实现。
触发在之前确定的事件时产生。事件例如是在控制装置存储器的确定地址上的写入或者是超过关于数值的阈值。触发例如在控制装置SG中产生并且优选地连同数据D传输到数据通信装置DK。在另一设计方案中,触发是数据D中的数据记录并且通过数据通信装置DK的特别是可配置的触发识别单元插入到数据中。在本发明的另一实施形式中,触发是一个数据或数据记录。
只要在检查时在数据通信装置DK中不存在第一触发T1,那么由控制装置SG传输的数据D的数值W进一步被存储在多个存储区S1、S2中。
当存在第一触发T1时,数据通信装置DK从第一存储区S1读出数值W的特别是通过第一触发T1确定的部分,以便处理数值W,例如测量、显示、或用于调节或控制功能的计算。
为了读出数值W的优选通过第一触发T1确定的部分,并且为了数值W不由在存在第一触发T1之后在第一存储区S1中所存储的数值W’所覆盖,在方法步骤15中在读出数值W的部分之前中断其他的数值W’在第一存储区S1中的存储。
在中断在第一存储区S1中的存储之后,在方法步骤16中开始读出数值W。
同时在方法步骤17中对控制装置SG的其他数值W’进行传输。数值W’在方法步骤18中存储在第二存储区S2中或按照另一实施形式被存储在另外的存储区中。
图2示出了用于在数据通信装置DK中处理控制装置SG的数据D的有利的方法的另一个实施形式。该描述开始于存在第一触发T1。未示出方法步骤11至14,其如第一实施例一样在存在第一触发T1时前置于第一存储区S1的数值W的处理。
在方法步骤21中在数据通信装置DK中存在第一触发T1并且被数据通信装置DK识别为第一触发。
相应于第一实施例的方法步骤15和16,中断在存在第一触发T1之后到达数据通信装置DK的其他数值W’的存储并开始读出数值W,而在方法步骤17中传输到数据通信装置DK的其他数值W’通过方法步骤18存储在存储区S2中。
随后在方法步骤22中,优选以与第一实施例的方法步骤14一样的方式由数据通信装置DK检测是否存在第二触发T2。
如果不存在第二触发T2,那么进一步地将从控制装置SG传输的数据D的数值W’存储在第二存储区S2中或另外的存储区中。
如果存在第二触发T2,那么根据方法步骤23中断到第二存储区S2中的存储并且在方法步骤24中开始从第二存储区S2读出。
假如数据通信装置DK具有多于两个存储区,那么优选地为该方法添加对于每个另外的存储区和每个另外的触发的方法步骤21-24的实施。
在另一未示出的实施形式中,利用多个数据采集单元从数据通信装置的存储区并行地读出数值。数据采集单元例如是现场可编程门阵列(FPGA)、独立的处理器或多核处理器的一个内核。当存在第一触发T1时通过第一数据采集单元从第一存储区S1读出数值W,而当存在第二触发T2时通过第二数据采集单元独立于从第一存储区S1的读出过程从第二存储区S2读出数值W。
图3示出了用于在数据通信装置DK中处理控制装置SG的数据D的有利的方法的另一个实施形式。以下仅仅对与图2的区别进行阐明。
在图3的实施例中,为触发T1分配第一优先权P1而为触发T2分配第二优先权P2。较高的优先权在此表示首先读出分配给较高优先的触发的数值W。
在根据方法步骤23中断存储到第二存储区S2中之后,数据通信装置DK在方法步骤31中检测是否触发T2的第二优先权P2高于第一触发T1的第一优先权P1。
如果该优先权并不更高,那么在根据方法步骤35从第一存储区完全读出数值W之后才在方法步骤36中从第二存储区S2读出数值W。
如果触发T2的第二优先权P2高于第一触发T1的第一优先权P1,那么按照方法步骤32中断从第一存储区S1读出数值W。随后,在方法步骤33中从第二存储区S2读出数值W。
根据另一实施形式,在从第二存储区S2完全读出数值W之后才在方法步骤34中重新开始从第一存储区S1继续读出数值W。
在另一未示出的实施形式中,在存在多于两个存储区的情况下多次中断存储区的读出也是可能的,例如通过在另一存储区上或在多个另外的存储区上的更高优先权的触发引起。
在一个优选的实施形式中,在应当执行的读出过程多于可使用的数据采集单元的情况下,中断其触发分配有最低优先权的读出过程并开始其触发分配置有较高优先权的读出过程。
在另一实施形式中,将从数据通信装置的存储区之一读出的数值传输到数据处理装置用于进一步的处理。在一个优选的实施形式中将所读出的数值区分优先次序地传输到该数据处理装置,从而所读出的、其被分配的触发比一个还未结束的读出过程的触发具有一个更低的优先权的数值只有当分配有更高优先权的触发的还未结束的读出过程的数值已被传输到该数据处理装置后才被传输到机构中。
图4示出了用于在数据通信装置DK中处理控制装置SG的数据D的有利的方法的另一个实施形式。
在此,方法步骤21以及15至17对应于图2的实施例的方法步骤21以及15至17。
在另一方法步骤41中,在中断第一存储区S1之后从控制装置SG传输到数据通信装置DK的数据DA’的其他数值W’除了在另外的存储区S2中存储之外还被暂存在分配给第一存储区S1的缓冲存储器PS1中。这样的缓冲存储器优选构造为先进先出存储器(FIFO)。例如,该缓冲存储器是例如具有一个输入端和多个输出端的存储器的一个存储区或一个独立的存储器。
在方法步骤42中检查从第一存储区S1读出数值W是否结束。
只有在从第一存储区S1完全读出相关的数值W之后,才在方法步骤43中将其他数值W’存储到第一存储区S1中。
在一个有利的实施形式中,数据通信装置DK对于每个存储区具有一个缓冲存储器。例如在存储到各存储区之一中之前将数值暂存在缓冲存储器中。特别地在中断将数值W存储到第一存储区S1中时将其他数值W’写入到第一缓冲存储器PS1中并在中断将数值W存储到第二存储区S2中时将其他数值W’写入到第二缓冲存储器PS2中。在另外的存储区中相应地在中断时将其他数值存储到另外的缓冲存储器中。
在另一实施形式中,如果在数据通信装置DK中一个触发到达,而所有存在的存储区已经中断了数值的存储,则只有当来自各缓冲存储器之一的其他数值W’存储到相应的存储区之后才读出属于该触发的数值W。
在另一实施形式中,将触发分配给存储区。例如将该分配关系存储或者与该触发相关联。
以下的实施例属于该实施形式和分配给存储区的缓冲存储器的实施形式。在图5和图6中示出了系统相应的结构。下文中,n任意地大于1。数据通信装置DK具有n个存储通道,其中n个存储通道中任意一个存储通道被标记为存储通道Kx。存储通道Kx由先进先出PSx——亦即用作缓冲存储器的先进先出存储器、存储器控制单元SKx以及存储区Sx组成。
开始-假设:
·存储区Sx没有被禁止用于存储数值。
·存储器控制单元SKx被切换到通行并且将先进先出PSx的数据传送到各相应的存储区Sx。
·先进先出PSx是空的。
方法步骤:
1.控制装置SG将数据D1a写入到控制装置存储器中并且将该数据经由控制装置跟踪接口SGST发送到数据通信装置的跟踪接口DKST。
2.数据D1a由先进先出-输入-控制单元FKE接收。由于涉及到正常的数据,数值被写入到先进先出的PS1到PSn。
3.相应的存储器控制单元SKx分别从为其分配的先进先出PSx提取D1a的数值并且将其写入到相应的存储区Sx中。
在此,在将数据从先进先出PSx传输到存储区Sx中时存储器控制单元SK1到SKn进行仲裁,这带来的结果是存储器控制单元SK1到SKn交替地将D1a的数值传输到相应的存储区Sx。作为替换地,在存储区具有不同的输入端的情况下存储器控制单元SK1到SKn并行地将数值写入到存储区S1至Sn中。
4.一旦每个存储器控制单元SK1到SKn被轮到一遍,数据记录D1a位于所有的存储区S1至Sn中。
5.在该流程期间或在一个稍晚的时间点控制装置SG写入其他数据D1b、D1c。这些数据被以相同的方式处理。
6.例如数据D1d是一个经配置的触发事件。在这种情况下,通过数据通信装置DK将记录T1插入到数据D中。
7.该记录现在由先进先出-输入-控制单元FKE接收。该先进先出-输入-控制单元FKE检测哪个存储通道Kx是空闲的。例如选择存储通道K1。触发T1现在设有一个附加信息K1并且作为T1/K1写入到先进先出的PS1到PSn中,由此触发T1仅一次地引起关于第一触发T1的相关数值W的读出。只要PS1到PSn是分离的先进先出,写入到所选择的存储器通道先进先出PS1也是足够的。在另一控制单元KE中存储有存储通道K1由触发T1占用的信息。
8.在步骤6和7期间,其他数据D2x被传输到数据通信装置DK,该数据同样被传输到先进先出PS1到PSn中。
9.如果在先进先出-输入-控制单元FKE中触发T2到达,那么先进先出-输入-控制单元FKE经由另外的控制单元KE确定,存储通道K1对于触发T2不可用。现在例如为触发T2选择存储通道K2并且将触发信息T2/K2写入到先进先出PS1到PSx中。在一个有利的变体中,选择具有最小负荷的通道Kx,其中最小的负荷例如根据先进先出PSx的最小的填充水平(Füllstand)确定。
10.如果接收到其他的触发Tx,则根据本方法继续。在所有存在的存储通道K1到Kn都被占用的情况下,先进先出-输入-控制单元FKE等待一个存储通道Kx变得空闲。有利地先进先出-输入-控制单元FKE将触发Tx存储在为此设置的先进先出FF中。在一个特别有利的实施例中监控先进先出FF的填充水平并且在有溢出的危险时取消对将数值写入到存储区S1至Sn中的阻止。由此其他数值到达存储区S1至Sn中并且连贯的读出可能被妨碍。只要涉及短时的超负荷并且先进先出FF没有数据遗失,那么在一个稍晚的时间点又可以读出连贯的数值。如果没有取消禁止,那么在数据遗失的情况下根据丢失的数据不再可能连贯地读出并且必须重新启动控制装置SG或者必须执行控制装置存储器与存储区S1至Sn的分别的数据调整。
11.在存储控制单元SKx中的先进先出输出侧上与步骤8至10并行地实施以下各步骤:
12.在存储控制单元SK1中数据记录T1/K1到达。由于存储控制单元SK1和T1/K1拥有相同的标志“1”,存储控制单元SK1识别到触发T1被确定用于存储通道K1。在通道K2到Kn中识别到触发T1被确定不是用于这些存储通道而被丢弃。
与之相对地存储控制单元SK1接受触发T1的触发信息并且阻止存储区S1用于另外的写入访问。经由另外的控制单元KE开始从第一存储区S1读出相关数值W。
在一个替换的实施形式中用于触发的通道的占用存储在通道之外。
13.一旦结束了从第一存储区S1读出,那么经由另外的控制单元KE通知存储控制单元SK1和先进先出-输入-控制单元FKE读出过程的结束。
存储控制单元SK1解除对将其他数值W’写入到第一存储区S1中的限制并且先进先出-输入-控制单元FKE释放存储通道K1用于另外的触发。
14.第二触发T2在存储通道K2中像第一触发T1一样被处理。
独立于上述例子,在另一实施形式中除了分配给存储区的缓冲存储器之外还可以设有前置的缓冲存储器FF、特别是先进先出。
在另一替换的实施形式中(如图7中所示)每个触发具有一个触发类型,其中触发类型例如通过触发号确定。根据触发类型连贯地或非连贯地读出数值。为此,在具有用于连贯地读出的触发类型的触发情况下禁止相应的存储区用于读出相关数值。在不需要连贯地读出相应数值的触发类型的触发的情况下,从存储区读出分配给该触发的数值而不中断在存储区中的写入。
在另一未示出的实施形式中,通过由数据通信装置将数据写入到控制装置中(以下称为激励)来中断将数值从存储区的读出。
在另一未示出的实施形式中,通过数据通信装置并行于从存储区域读出数值实现数据的激励。
激励例如通过激励触发引起。在另一实施形式中,为每个激励触发配置一个优先权。在一个优选的实施形式中,一个激励可以中断另一个激励,只要第一激励的激励触发具有比第二激励的激励触发更高的优先权。在另一实施形式中,一个其激励触发具有比用于读出数值的触发更高优先权的激励可以中断数值的读出。
Claims (14)
1.一种用于在数据通信装置(DK)中处理控制装置(SG)的数据(D)的方法,其中数据通信装置(DK)具有第一存储区(S1)和第二存储区(S2),并且数据通信装置(DK)经由接口(ST)与控制装置(SG)连接,数据(D)从控制装置(SG)经由所述接口(ST)传输到数据通信装置(DK),数据(D)中的每一个数据(DA)具有一个地址(A)和一个数值(W),并且所述数据(DA)的数值(W)不仅存储在第一存储区(S1)中而且存储在第二存储区(S2)中,由数据通信装置(DK)检测是否存在第一触发(T1),其特征在于,
当存在第一触发(T1)时中断在第一存储区(S1)中的存储,或者在第一触发时检测触发类型并且当存在预定的触发类型时中断在第一存储区(S1)中的存储,
从第一存储区(S1)读出在第一存储区中存储的数据(D)的数值(W)并且
由数据通信装置(DK)将其他的、时间上在第一触发(T1)之后到达的数值(W’)存储在第二存储区(S2)中。
2.根据权利要求1的方法,其特征在于,直到出现第一触发(T1)之前每个数值(W)都相同地存储在第一存储区(S1)和第二存储区(S2)中。
3.根据权利要求1或2的方法,其特征在于,由数据通信装置(DK)检测是否存在第二触发(T2)并且当存在第二触发(T2)时中断在第二存储区(S2)中的存储并且从第二存储区(S2)读出数据(D)的数值(W)。
4.根据权利要求3的方法,其特征在于,数据通信装置(DK)具有第一数据采集单元和第二数据采集单元,并且当存在第一触发(T1)时通过第一数据采集单元从第一存储区(S1)读出数值(W)而当存在第二触发(T2)时通过第二数据采集单元从第二存储区读出数值(W)。
5.根据权利要求3的方法,其特征在于,第一触发(T1)具有第一优先权(P1)且第二触发(T2)具有第二优先权(P2),如果第二优先权(P2)高于第一优先权,则中断对第一存储区(S1)的数值(W)的读出并且开始读出第二存储区(S2)的数值(W)。
6.根据权利要求5的方法,其特征在于,在读出第二存储区(S2)的数值(W)之后继续读出第一存储区(S1)的数值(W)。
7.根据权利要求3的方法,其特征在于,为第一触发(T1)分配第一存储区(S1)和/或第二存储区(S2)的地址,并且当存在第二触发(T2)时为第二触发(T2)分配第一存储区(S1)和/或第二存储区(S2)的地址。
8.根据权利要求7的方法,其特征在于,数据通信装置(DK)与数据处理装置连接,并且借助于数据通信装置(DK)将数据传输到数据处理装置,其中从第一存储区(S1)或第二存储区(S2)读出的、地址被分配给具有比一个还未结束的读出过程的第二触发(T2)更低的优先权的第一触发(T1)的数值,只有当地址被分配给第二触发(T2)的数值(W)传输到数据处理装置后,才被传输到数据处理装置。
9.根据权利要求1或2的方法,其特征在于,数据通信装置(DK)具有被分配给第一存储区(S1)的第一缓冲存储器(PS1),并且在第一存储区(S1)中的存储中断期间将数据的在时间上晚于第一触发(T1)到达的数值(W’)暂存在第一缓冲存储器(PS1)中,并且将数据的暂存的数值(W’)在从第一存储区(S1)读出之后存储到第一存储区(S1)中。
10.根据权利要求9的方法,其特征在于,为第一存储区(S1)分配第一缓冲存储器(PS1),并且为第二存储区(S2)分配第二缓冲存储器(PS2),其中第一缓冲存储器(PS1)和第二缓冲存储器(PS2)分别构造为一个单独的存储器或者构造为具有多个输出端的存储器的一部分。
11.根据权利要求9的方法,其特征在于,将一个公共的第三缓冲存储器(PS3)置于第一缓冲存储器(PS1)和第二缓冲存储器(PS2)之前。
12.根据权利要求1或2的方法,其特征在于,数值在第一存储区(S1)中得到第一存储地址,在第二存储区(S2)中得到第二存储地址,其中对于数值而言通过将预定的地址值加到第一存储地址得到第二存储区(S2)的地址。
13.根据权利要求3的方法,其特征在于,第一触发(T1)当存在于数据通信装置(DK)中时被准确地分配给第一存储区(S1),第二触发(T2)当存在于数据通信装置(DK)中时被准确地分配给第二存储区(S2),并且当存在第一触发(T1)时只从第一存储区(S1)读出数值(W)而当存在第二触发(T2)时只从第二存储区(S2)读出数值(W)。
14.根据权利要求13的方法,其特征在于,在从第一存储区(S1)读出数值(W)之后取消第一触发(T1)与第一存储区(S1)的对应。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102011052510.6 | 2011-08-09 | ||
DE201110052510 DE102011052510A1 (de) | 2011-08-09 | 2011-08-09 | Verfahren zur Verarbeitung von Daten eines Steuergeräts in einem Datenkommunikationsgerät |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103106145A CN103106145A (zh) | 2013-05-15 |
CN103106145B true CN103106145B (zh) | 2017-09-19 |
Family
ID=47595389
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210281662.1A Active CN103106145B (zh) | 2011-08-09 | 2012-08-09 | 用于在数据通信装置中处理控制装置的数据的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9047409B2 (zh) |
CN (1) | CN103106145B (zh) |
DE (1) | DE102011052510A1 (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3080668B1 (de) * | 2013-12-09 | 2017-06-14 | dSPACE digital signal processing and control engineering GmbH | Verfahren zur beeinflussung eines steuerprogramms eines steuergeräts |
EP2924522B1 (de) | 2014-03-28 | 2016-05-25 | dSPACE digital signal processing and control engineering GmbH | Verfahren zur Beeinflussung eines Steuerprogramms |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7020754B1 (en) * | 2001-12-13 | 2006-03-28 | Emc Corporation | Method and system for maintaining data integrity using dual write operations |
CN101206612A (zh) * | 2006-12-22 | 2008-06-25 | 富士通株式会社 | 信息处理装置以及历史管理方法 |
CN101981550A (zh) * | 2008-04-04 | 2011-02-23 | 日本电气株式会社 | 数据库系统、数据库更新方法、数据库以及数据库更新程序 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5479627A (en) * | 1993-09-08 | 1995-12-26 | Sun Microsystems, Inc. | Virtual address to physical address translation cache that supports multiple page sizes |
ATE323305T1 (de) * | 1998-07-24 | 2006-04-15 | Sun Microsystems Inc | Verfahren und vorrichtung zur durchführung einer deterministischen speicherzuordnungsantwort in einem computer-system |
US20030145255A1 (en) * | 2002-01-15 | 2003-07-31 | Harty Anthony Walter | Hierarchical multi-component trace facility using multiple buffers per component |
US7454555B2 (en) | 2003-06-12 | 2008-11-18 | Rambus Inc. | Apparatus and method including a memory device having multiple sets of memory banks with duplicated data emulating a fast access time, fixed latency memory device |
US20060251416A1 (en) * | 2005-05-06 | 2006-11-09 | Lockheed Martin Corporation | Switching module |
US7552363B2 (en) * | 2006-03-23 | 2009-06-23 | Arm Limited | Generation of trace elements within a data processing apparatus |
US7941789B2 (en) * | 2006-09-29 | 2011-05-10 | Sap Ag | Common performance trace mechanism |
DE102006062555B4 (de) | 2006-12-29 | 2018-08-16 | Dspace Digital Signal Processing And Control Engineering Gmbh | Verfahren zur Beobachtung eines Steuergeräts |
US7743279B2 (en) * | 2007-04-06 | 2010-06-22 | Apple Inc. | Program counter (PC) trace |
US9256383B2 (en) * | 2010-03-16 | 2016-02-09 | Amplidata Nv | Device driver for use in a data storage system |
US9348723B2 (en) * | 2011-01-21 | 2016-05-24 | Freescale Semiconductor, Inc. | Method, system, and computer program product |
US8799719B2 (en) * | 2011-05-19 | 2014-08-05 | International Business Machines Corporation | On demand tracing of application code execution |
-
2011
- 2011-08-09 DE DE201110052510 patent/DE102011052510A1/de not_active Withdrawn
-
2012
- 2012-08-09 US US13/570,974 patent/US9047409B2/en active Active
- 2012-08-09 CN CN201210281662.1A patent/CN103106145B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7020754B1 (en) * | 2001-12-13 | 2006-03-28 | Emc Corporation | Method and system for maintaining data integrity using dual write operations |
CN101206612A (zh) * | 2006-12-22 | 2008-06-25 | 富士通株式会社 | 信息处理装置以及历史管理方法 |
CN101981550A (zh) * | 2008-04-04 | 2011-02-23 | 日本电气株式会社 | 数据库系统、数据库更新方法、数据库以及数据库更新程序 |
Also Published As
Publication number | Publication date |
---|---|
US9047409B2 (en) | 2015-06-02 |
CN103106145A (zh) | 2013-05-15 |
US20130042079A1 (en) | 2013-02-14 |
DE102011052510A1 (de) | 2013-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103620570A (zh) | 存储器控制器和这种存储器控制器的操作方法 | |
CN102792290B (zh) | 互连中的阻隔交易 | |
EP0584097B1 (en) | Transaction systems | |
CN108965377A (zh) | 边缘计算系统、通信控制方法及计算机可读取的记录介质 | |
CN102930633B (zh) | 金融自助设备及其钞票识别模块和识别方法 | |
CN103065387B (zh) | 自助设备出钞、回收钞票方法及系统 | |
US9606945B2 (en) | Access controller, router, access controlling method, and computer program | |
CN103810784B (zh) | 自助设备钱箱动态控制方法及系统 | |
CN101878621A (zh) | 排队方法 | |
CN101965714A (zh) | 用于对通过通信网络的串行数据总线到达该网络的用户中的消息进行过滤的方法和过滤装置 | |
CN104035823B (zh) | 负载均衡方法及装置 | |
CN103106145B (zh) | 用于在数据通信装置中处理控制装置的数据的方法 | |
CN110096225A (zh) | 针对网络设备中的分组处理指令表的存储器的动态分配 | |
CN105446889B (zh) | 一种内存管理方法、装置以及内存控制器 | |
CN109308220A (zh) | 共享资源分配方法及装置 | |
CN102402422A (zh) | 处理器组件及该组件内存共享的方法 | |
CN102831694B (zh) | 一种图像识别系统及图像存储控制方法 | |
CN100419723C (zh) | 多中断的缓存装置和方法 | |
CN106874103A (zh) | 心跳实现方法及装置 | |
CN103647710A (zh) | 一种路径配置方法及装置 | |
US8327078B2 (en) | Dynamic trailing edge latency absorption for fetch data forwarded from a shared data/control interface | |
CN105023353A (zh) | 一种合理利用钞箱存取款的方法和装置 | |
CN108628277A (zh) | 工作站的分配处理方法及装置、系统 | |
CN109767546B (zh) | 有价票据的质量核查调度装置和质量核查调度方法 | |
CN109274609A (zh) | 一种端口设置方法、装置、交换网板及可读存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP01 | Change in the name or title of a patent holder | ||
CP01 | Change in the name or title of a patent holder |
Address after: Paderborn, Germany Patentee after: Desbeth Co.,Ltd. Address before: Paderborn, Germany Patentee before: DSPACE DIGITAL SIGNAL PROCESSING AND CONTROL ENGINEERING GmbH |