CN101206612A - 信息处理装置以及历史管理方法 - Google Patents
信息处理装置以及历史管理方法 Download PDFInfo
- Publication number
- CN101206612A CN101206612A CNA2007101616114A CN200710161611A CN101206612A CN 101206612 A CN101206612 A CN 101206612A CN A2007101616114 A CNA2007101616114 A CN A2007101616114A CN 200710161611 A CN200710161611 A CN 200710161611A CN 101206612 A CN101206612 A CN 101206612A
- Authority
- CN
- China
- Prior art keywords
- data
- separating
- memory
- controller
- history
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007726 management method Methods 0.000 title claims description 8
- 230000010365 information processing Effects 0.000 title abstract description 3
- 238000003860 storage Methods 0.000 claims abstract description 29
- 238000012937 correction Methods 0.000 claims abstract description 13
- 230000015654 memory Effects 0.000 claims description 276
- 230000003750 conditioning effect Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 description 28
- 238000010586 diagram Methods 0.000 description 10
- 238000013475 authorization Methods 0.000 description 8
- 238000011084 recovery Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 241001269238 Data Species 0.000 description 6
- 230000005055 memory storage Effects 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 4
- 239000000284 extract Substances 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 241000532784 Thelia <leafhopper> Species 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012217 deletion Methods 0.000 description 2
- 230000037430 deletion Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000001915 proofreading effect Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
- G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/16—Protection against loss of memory contents
Abstract
本发明提供一种信息处理装置,该装置包括:控制器,用于将数据划分为多个分开的数据;多个存储单元,用于分别存储所述多个分开的数据;多个存储控制器,用于将所述分开的数据写入相应的存储单元或从所述多个存储单元中的每个分别读取所述分开的数据;多个历史存储单元,用于分别存储相应存储控制器的操作历史;错误检测器,用于检测在所述分开的数据中的错误;错误校正控制器,用于控制对该错误的校正;以及多个历史控制器,用于在对该错误校正时分别控制在相应的历史存储单元中的历史更新。
Description
技术领域
本发明涉及在当发生错误时可停止对处理历史进行记录的信息处理装置中的错误分析。
背景技术
在对于存储器控制器(memory controller)可进行同步处理的服务器中可能会发生错误,所述存储器控制器可向多个存储器分配数据并控制存储器。存储器控制器在历史存储器中记录数据处理的操作历史以及待处理的数据(在下文中,一组操作历史和数据被称为日志)作为错误分析手段。随后,当发生错误时,出错的存储器控制器停止记录日志。服务器的用户可在发生错误时通过引用日志来分析错误。
然而,仅利用在出错的存储器控制器中的日志来分析的错误限于极其简单的错误,目前并不能分析所有的错误。
执行更详细的错误分析需要在同步执行数据处理的另一存储器控制器中的日志,例如可用以比较的没有错误的数据处理的日志。然而,为了降低存储容量,配置历史存储器,以当存储的日志量大于或等于其容量时顺序删除旧的日志并且覆写(overwrite)新的日志。此外,不停止对于没有错误的数据处理日志的记录。因此,服务器不能正确地得到可用以比较的没有错误的存储器控制器的日志。
在日本未审查专利申请公布No.6-266584中公开了一种集成电路,其包括:访问轨迹存储器,可获取输入数据、删除旧数据以及保存从最近数据开始的在预定周期之前的数据;和存储控制部,当发生异常时,其停止对访问轨迹存储器的更新处理。
然而,服务器仅能够停止对于没有错误的数据处理日志的记录,并不能通过比较日志而执行充分的错误分析。
发明内容
本发明公开内容的目的在于校正所谓的不可校正错误(在下文中称为UE),例如发生在用于为多个存储器分配数据并且控制存储器的同步处理存储器控制器的信息处理装置中的双重错误。
根据本发明公开内容的一个方面,根据本发明公开内容的用于执行写入或读取数据的处理并且管理处理历史的信息处理装置包括:控制装置,用于将数据划分为多个分开的数据块;多个存储装置,用于存储由该控制装置划分的多个分开的数据块;分别对应于所述多个存储装置的多个存储控制(storage contro1)装置,用于执行将所述分开的数据块写入多个存储装置或从所述存储装置中分别读取所述分开的数据块;多个历史存储装置,用于存储由各存储控制装置执行的操作历史;错误检测装置,用于检测在所述存储控制装置的处理中的错误;错误校正信号产生装置,用于产生用以指明由该错误检测装置检测到的错误待校正的错误校正信号;以及分别对应所述历史存储装置的多个历史停止装置,基于该错误校正信号通过各个历史存储装置停止存储历史。
附图说明
图1示出本发明实施例中的在非镜像模式中的服务器100的示意图。
图2示出一实施例中的存储器控制器106的示意图。
图3示出一实施例中的具有错误的服务器100的示意图。
图4示出一实施例中的地址包400。
图5示出一实施例中的关于数据处理的记录日志(以下,称为历史表)500。
图6示出一实施例中的历史表600。
图7示出一实施例中的地址包。
图8示出一实施例中的停止历史存储器201的流程图。
图9示出一实施例的镜像模式中的服务器900的示意图。
图10示出一实施例中的具有错误的服务器100的示意图。
图11示出一实施例中的存储器控制器906的示意图。
图12示出一实施例中的地址包。
图13示出一实施例中的历史表1300。
图14示出一实施例中的历史表1400。
具体实施方式
图1显示一实施例中的信息处理装置100的概念示意图。本实施例描述的是非镜像(Non-Mirror)模式。
[服务器100的概念示意图]
信息处理通常由执行数据处理的装置来实现,例如服务器和个人计算机。在下文中,本实施例中的信息处理装置将被称为服务器。
服务器100包括:系统控制器101、CPU(中央处理器)102、103、104和105、存储器控制器106、107、108和109以及存储器110、111、112和113。服务器100运行在非镜像模式下。非镜像模式是一种可将存储器110、111、112和113作为一条高速缓冲存储器线(cache line)处理并且可同步控制存储器110、111、112和113的模式。在本实施例中,数据116被划分为分开的数据块117、118、119和120。随后,存储器110、111、112和113分别存储分开的数据块117、118、119和120。
[系统控制器]
系统控制器101集中控制从CPU 102、103、104和105接收的命令。系统控制器101基于来自CPU 102、103、104和105的命令同步控制存储器控制器106、107、108和109。
存储器控制器106、107、108和109同步执行对存储器110、111、112和113的存储器访问,以写入或读取数据。
系统控制器101具有地址查找表114。从任一CPU 102、103、104和105传送的数据均在所有的存储器区中具有地址。系统控制器101利用地址查找表114来向所有存储器控制器106、107、108和109分配从CPU 102、103、104和105传送数据的地址,并且将分配的地址转换为在相应存储器控制器106、107、108和109中的存储器访问的地址。系统控制器101将在存储器110、111、112和113中的地址传送至存储器控制器106、107、108和109。
系统控制器101通过分别来自相应数据的地址包将转换后的地址分别传送至相应的存储器控制器106、107、108和109。数据和地址包具有自己的ID,并且在它们彼此之间具有对应关系。存储器控制器106、107、108和109分别接收数据和地址包,并且随后基于数据和地址包具有的ID来确定数据和地址包是否彼此相互对应。
图4示出根据本实施例的地址包400。地址包400包括:ID 401、CMD(命令)402以及LIA(LDX接口地址)403。ID 401为与数据具有对应关系的信息。CMD 402为在任一存储器110、111、112和113中描述存储器访问命令的信息。LIA 403为在各自存储器控制器106、107、108和109中指示任一存储器110、111、112和113地址的信息。
系统控制器101具有擦除(scrub)控制器115。擦除控制器115为这样一种控制单元,当在至少任一存储器控制器106、107、108和109发生存储器读取错误时,在读取具有错误的地址(以下,称为擦写)之后,命令任一存储器控制器106、107、108和109执行校正与覆写操作。
[存储器控制器]
图2示出根据本实施例的存储器控制器106的示意图。存储器控制器107、108和109也分别具有与存储器控制器106相同的结构。存储器控制器106、107、108和109为对相应存储器110、111、112和113同步执行存储器访问以分别执行数据写入或读取的处理单元。存储器控制器106、107、108和109提高了在整个服务器100中分别对相应存储器110、111、112和113的访问速度。
随后,存储器控制器106控制至存储器110的数据写入以及从存储器110中的数据读取。
存储器控制器106包括:历史存储器201、存储器访问接口202、错误检测电路203和204、地址控制器205以及历史停止电路206。
存储器访问接口202写入数据至存储器110以及从存储器110中读取数据。存储器访问接口202还记录“通过存储器访问接口202待写入存储器110或从存储器110中读取的数据”和“写入和读取处理历史”。在本实施例中,“写入和读取处理历史”为当存储器访问接口202执行写入控制或读取控制时的时间间隔和经过写入控制或读取控制的数据地址。
图5示出历史表500。历史表500具有以下项目:“条目501”、“CMD502”、“地址503”、“数据504”以及“数据有效性505”。
“条目501”为“当存储器访问接口202执行存储器访问控制时的访问时间间隔”。“CMD 502”为“存储器访问命令的类型”。“地址503”为“存储器访问接口202执行存储器访问控制的地址”。“数据504”为“通过存储器访问接口202写入存储器110中或从存储器110中读取的数据”。“数据有效性505”为“指示存储器访问接口202对写入存储器110的数据或从存储器110中读取的数据执行控制的标记”。
同样,图6示出历史表600。“条目601”为“当存储器访问接口202执行存储器访问控制时的访问时间间隔”。“CMD 602”为“存储器访问命令的类型”。“地址603”为“存储器访问接口202执行存储器访问控制的地址”。“数据604”为“通过存储器访问接口202写入存储器110中或从存储器110中读取的数据”。“数据有效性605”为“指示存储器访问接口202对写入存储器110的数据或从存储器110中读取的数据执行控制的标记”。
当历史表500和600的容量大于或等于历史存储器201的容量时,配置历史存储器201,以删除旧的历史并且覆写新的历史。
图5示出当错误检测电路203或204检测到错误时的历史表500。当错误检测电路203或204检测到错误时,在从删除错误时刻开始的预定时间段后停止更新历史存储器201。这是因为从错误检测电路203或204检测到错误到接收到停止更新历史存储器201的信号需要一段错误传播时间。可根据停止更新历史存储器201的历史识别出检测到错误的访问。
图6示出当错误检测电路203和204没有检测到错误时的历史表600。当错误检测电路203和204没有检测到错误时,地址控制器205更新历史。当用户引用历史表600时暂时停止历史存储器201的更新。
错误检测电路203为检测当存储器访问接口202从存储器110中读取数据时出现错误的电路。错误检测电路204为检测当数据写入存储器110时出现错误的电路。在本实施例中,错误检测电路203和204均可以是S4EC-D4ED电路。S4EC-D4ED电路为执行4位单块(single block)错误校正和4位双块(double block)错误校正的电路。错误可分为例如可校正错误(在下文中称为CE)和不可校正错误(UE)。在本实施例中,UE可为双块错误。双块错误是这样一种错误,即在数据中的两个块中存在比特错误。为了能够对于数据中存在的N比特中的错误进行校正,代码之间的最小距离需达到为2N+1或更长。在根据本实施例的错误检测电路203和204中的代码之间的最小距离为2N+1,并且错误检测电路203和204为可以校正N个比特或更少比特的错误的电路。
当错误检测电路203在从存储器110读取的数据中检测到错误时,错误检测电路203向地址控制器205传送错误检测信号。地址控制器205从错误检测电路203接收到错误检测信号,并且停止从存储器访问接口写入历史存储器201的关于存储器访问地址、关于存储器访问命令以及关于存储器访问数据的更新,以及同时被记录的存储器访问的时间间隔。当错误检测电路204检测到待写入存储器110的数据中的错误时,错误检测电路204向地址控制器205发送错误检测信号。
地址控制器205从错误检测电路204接收到错误检测信号,并且随后停止通过存储器控制器106执行的向历史存储器201记录关于存储器访问的日志的处理。这里的日志为“条目”、“CMD”、“地址”、“数据”以及“数据有效性”。
[地址控制器205和历史停止电路206]
地址控制器205具有当在历史存储器201中记录从存储器访问接口传送的存储器访问历史时产生历史存储器201的地址的功能,并且地址控制器205还具有控制历史存储器201的功能。当错误检测电路203检测到存储器读取错误时,错误检测电路203请求对系统控制器101进行擦写操作。换句话说,当错误检测电路203检测到从存储器110读取的数据存在错误时,错误检测电路203对于再次检测到出现错误的同一数据地址中执行数据读取,并且在对数据校正后授权系统控制器101请求重写操作。这里,错误检测电路203通过历史停止电路206请求系统控制器101。历史停止电路206从系统控制器101接收到擦写控制信号,并且向地址控制器206传送该擦写控制信号。地址控制器205接收到该擦写控制信号,并且随后进行控制以停止更新历史存储器205。系统控制器101同步向其它存储器控制器107、108和109的历史停止电路传送擦写命令信号。擦写命令信号的同步传送指的是向存储器控制器106、107、108和109同时传送擦写命令信号。相应于存储器控制器106、107、108和109的各历史停止电路接收到擦写命令信号,并且随后通过地址控制器停止相应历史存储器的更新操作。存储器控制器106、107、108和109可防止更新它们具有的历史存储器的操作历史。因此,一旦在存储器访问中发生错误,可引用所有存储器控制器106、107、108和109的历史存储器中的历史,并且可详细地分析错误。
存储器110存储数据,并且可通过存储器控制器106来控制。同样地,存储器111、112和113也分别存储数据,并且可通过存储器控制器107、108和109来控制。
[在存储器中写入128字节数据的特定实施例]
接下来,将参照在CPU 102、103、104和105中待存储的数据是128字节的实施例来描述当发生错误时停止更新历史存储器201。
图3示出在存储器控制器106中存在错误的服务器100。
CPU 102、103、104和105的每个高速缓冲存储器均可分别地存储128字节的数据。CPU 102的高速缓冲存储器存储128字节的数据。高速缓冲存储器为在CPU 102内部配置的存储装置。对于由CPU 102频繁使用的数据进行存储可减少对存储器110、111、112和113的访问,从而可提高处理速度。
为了从存储器110、111、112和113向高速缓冲存储器存储128字节的数据,CPU 102访问系统控制器101以读取存储器。
CPU 102在用以表示系统中配置的多个存储器系统的所有区域的地址PA处访问系统控制器101。
系统控制器101利用地址查找表104,以将地址PA转换为可由存储器控制器106用于存储器访问的在存储器110上的地址MA。
系统控制器101还通过在添加关于多个存储器的选择信息将地址PA转换为MA和LIA,从而可以从连接至存储器控制器106的多个存储器(未示出)中选择存储器。
这里,高速缓冲存储器中的128字节数据被划分为分别具有32字节的分开的数据块117、118、119和120。存储器110、111、112和113分别存储分开的数据块117、118、119和120。系统控制器101同步控制四个存储器控制器110、111、112和113,并且存储器控制器106、107、108和109分别同步访问存储器106、107、108和109。由于系统控制器101为用以控制来自任一CPU 102、103、104和105的存储器访问的控制器,所以由一个存储器访问来同步控制对于存储器控制器106、107、108和109的命令和数据交换更加高效。因此,可提高处理速度。
系统控制器101将在系统控制器101的每一存储分区中的32字节数据的相应分开数据块117、118、119和120的每个地址转换为在存储器控制器106、107、108和109中的相应地址。系统控制器101通过引用地址查找表114对分开的数据块117、118、119和120执行地址转换。
图7示出本实施例的地址包。地址包701从系统控制器101传送至存储器控制器106。地址包702从系统控制器101传送至存储器控制器107。地址包703从系统控制器101传送至存储器控制器108。地址包704从系统控制器101传送至存储器控制器109。地址包701包括ID 7011、CMD 7012和LIA 7013。地址包702包括ID 7021、CMD 7022和LIA 7023。地址包703包括ID 7031、CMD 7032和LIA 7033。地址包704包括ID 7041、CMD 7042和LIA 7043。ID 7011为存储器控制器106用来管理读取请求的信息。同样,ID 7021为存储器控制器107用以管理读取请求的信息。ID 7031为存储器控制器108用以管理读取请求的信息。ID 7041为存储器控制器109用以管理读取请求的信息。CMD 7012为用以描述在存储器110中的存储器访问命令的信息。同样,CMD 7022为用以描述在存储器111中的存储器访问命令的信息。CMD 7032为用以描述在存储器112中的存储器访问命令的信息。CMD7042为用以描述在存储器113中的存储器访问命令的信息。LIA 7013为用以描述在存储器控制器106中的存储器访问地址的信息。同样,LIA 7023为用以描述在存储器控制器107中的存储器访问地址的信息。LIA 7033为用以描述在存储器控制器108中的存储器访问地址的信息。LIA 7043为用以描述在存储器控制器109中的存储器访问地址的信息。
系统控制器101将地址包701传送至存储器访问接口202。系统控制器101还将地址包传送至存储器访问接口。
存储器访问接口202接收到地址包701,并且随后从地址包的LIA 7013中提取MA并且基于提取出的MA从存储器110中得到分开的数据块117。
存储器控制器106通过错误检测电路203确定在分开的数据块117中是否存在错误。同样,存储器控制器107、108和109通过各自的错误检测电路确定由它们所接收的分开的数据块118、119和120中是否存在错误。
在存储器控制器106中,存储器访问接口202在历史存储器201中记录以下内容:“条目”,描述“存储器访问的时间间隔”;“CMD”,描述“关于存储器访问的命令”;“LIA 7013”和“分开的数据块117”;以及“数据有效性”,描述“用以指示存储器访问接口202对写入存储器110的数据或对从存储器110中读取的数据执行控制的标记”。同样,存储器控制器107、108和109中的各自存储器访问接口在各自的历史存储器201中记录以下内容:“条目”,描述存储器存取的时间间隔;“CMD”,描述用于存储器访问的命令的;“地址”,描述关于存储器访问地址的LIA;所读取数据的“数据”;以及“数据有效性”,描述用以指示存储器访问接口对写入存储器的数据或对从存储器中读取的数据执行控制的标记。
在存储器控制器106中,当错误检测电路203检测到在分开的数据块117中的错误时,错误检测电路203向地址控制器205传送作为历史存储器停止信号的错误检测信号。地址控制器205通过错误检测信号停止对连续存储“存储器访问时间间隔”、“关于存储器访问命令”、“LIA 7013”以及“分开的数据块117”的历史存储器201进行记录。
随后,地址控制器205接收到错误检测信号,并且随后以包的形式通过历史停止电路206将擦写请求授权信息传送至系统控制器101。所述擦写请求授权信息为用以描述在错误校正后请求进行重写处理的授权信息。
系统控制器101接收到擦写请求授权信息,并且随后利用擦写控制器115来同步传送擦写命令至存储器控制器106、107、108和109。存储器控制器106、107、108和109通过各自的历史停止电路接收作为历史存储器201的记录停止信号的擦写命令。当接收到擦写命令时,历史停止电路通过地址控制器停止更新历史存储器的操作。
存储器控制器106、107、108和109可在各自的历史存储器中防止历史更新操作。因此,服务器100可在存储器控制器106、107、108和109的历史存储器中发生错误时引用128字节的数据,并且可详细地分析错误。
[停止更新历史的流程图]
图8为在本实施例中停止历史存储器201的处理流程图。
存储器接口202基于系统控制器101的命令从存储器110读取分开的数据块,见步骤S801。存储器访问接口202传送所读取的分开的数据块至错误检测电路203。
错误检测电路203确定在分开的数据块203中是否存在错误,见步骤S802。通过对于待检测错误的数据与编码为冗余数据的校验位之间进行比较操作来确定是否存在错误,其中上述操作可通过ECC电路完成,例如S4EC-D4ED。
如果错误检测电路203未检测到错误,见步骤S802中的否,则错误检测处理结束。如果错误检测电路203检测到错误,见步骤S802中的是,则错误检测电路203通过地址控制器205停止存储器控制器中的历史存储器,并且向系统控制器101请求重新读取已读取的数据,见步骤S803。系统控制器101发送用以与所有存储器控制器106、107、108和109同步擦写分开的数据块的命令。存储器控制器106、107、108和109接收到用以擦写分开的数据块的命令,见步骤S804,并且基于接收到的用以重读的命令停止各自的历史存储器,见步骤S805。
根据本实施例,在可同步处理用于向多个存储器分配数据并且控制存储器的存储器控制器的信息处理装置中,通过使用由于UE所产生的由同步信号也可以停止对于没有错误的数据处理进行记录的日志,并且也可利用该日志来校正UE。
[第二实施例]
图9示出根据本实施例的服务器900的概念示意图。第二实施例描述的是镜像模式。
[服务器900的概念示意图]
服务器900包括:系统控制器901、CPU(中央处理单元)902、903、904和905、存储器控制器906、907、908和909以及存储器910、911、912和913。服务器900运行在镜像模式下。镜像模式是一种在一对存储器910与911中以及一对存储器912与913中存储相同数据并且同步控制存储器910、911、912和913的模式。在此种模式下,数据916和数据917为具有相同描述的数据。存储于存储器910中的分开的数据块918与存储于存储器912中的分开的数据块920为具有相同描述的分开的数据块。同样,存储于存储器911中的分开的数据块919与存储于存储器913中的分开的数据块921为具有相同描述的分开的数据块。
图10示出在存储器控制器906中发生错误的服务器900的示意图。
CPU 902、903、904和905中的每个高速缓冲存储器均可存储128字节的数据。CPU 902的高速缓冲存储器存储128字节的数据。高速缓冲存储器为在CPU 902内部配置的存储器件。对于由CPU 902频繁使用的数据进行存储可减少对存储器910、911、912和913的访问,从而可提高处理速度。
为了从存储器910、911、912和913向高速缓冲存储器存储128字节的数据916和917,CPU 902访问系统控制器901以读取存储器。系统控制器901通过复制数据916创建数据917。数据916和数据917为具有相同描述的数据。
CPU 902在用以表示系统中配置的多个存储器系统的所有区域的地址PA处访问系统控制器901。系统控制器901利用地址查找表,以将地址PA转换为可由存储器控制器906用于存储器访问的在存储器910上的地址MA。系统控制器901还通过在添加关于多个存储器的选择信息将地址PA转换为MA和LIA,从而可以从连接至存储器控制器906的多个存储器(未示出)中选择存储器。
这里,高速缓冲存储器中的128字节数据916被划分为分别具有64字节的分开的数据块918和919。类似地,高速缓冲存储器中的128字节数据917被划分为分别具有64字节的分开的数据块920和921。存储器910、911、912和913分别存储分开的数据块918、919、920和921。系统控制器901同步控制四个存储器控制器906、907、908和909,并且存储器控制器906、907、908和909同步访问存储器910、911、912和913。由于系统控制器901为用以控制来自任一CPU 902、903、904和905的存储器访问的控制器,所以由一个存储器访问来同步控制对于存储器控制器906、907、908和909的命令和数据交换更加高效。因此,可提高处理速度。
系统控制器901将在系统控制器901的每一存储分区中的64字节数据的相应分开数据块918、919、920和921的每个地址转换为在存储器控制器906、907、908和909中的相应地址。系统控制器901通过引用地址查找表914对经过存储器读取的地址PA执行地址转换。系统控制器901将转换完的地址传送至存储器控制器906、907、908和909。
与非镜像模式的情况类似,地址包具有ID,并且通过ID进行管理。地址包包括在存储器910中的地址。
在传送至存储器控制器906的地址包1201中,存储器访问接口1102从CMD 12012中提取存储器访问命令以及从LIA 12013中提取经过存储器访问的地址MA。从而在存储器910中执行存储器读取访问。
存储器910根据存储器控制器906的命令进行操作。根据读取命令,存储器910将64字节的分开的数据块划分成每个大小为8字节的分开的数据块,并在8个不同的时刻将它们传送至存储器控制器906。同样,分别在8个不同的时刻将每个大小为8字节的分开的数据块从存储器911、912和913传送至存储器控制器907、908和909。
存储器控制器906将64字节的分开的数据块918传送至系统控制器901。存储器控制器906在8个不同的时刻将每个大小为8字节的分开的数据块传送至系统控制器901。这里,存储器控制器906将已经添加到接收地址包1201中的ID 12011添加至要传送至系统控制器901的数据包中。系统控制器901对于其自己管理的ID与ID 12011进行比较,并且在读取命令与分开的数据块918之间建立对应关系。同样,存储器控制器907将64字节的分开的数据块919传送至系统控制器901。系统控制器901连接分开的数据块918与919,以产生128字节的数据916。系统控制器901将数据916传送至CPU,并且将其存储于CPU中的高速缓冲存储器中。同样,存储器控制器908和909将64字节的分开的数据块920和921传送至系统控制器901。存储器控制器908和909在8个不同的时刻将每个大小为8字节的分开的数据块920和921传送至系统控制器901。这里,存储器控制器906将已经添加到接收的地址包1202和1203中的ID 12031和12041添加至要传送至系统控制器901的数据包中。系统控制器901将其自己管理的ID与ID12031和12041进行比较,并且在读取命令与分开的数据块920和921之间建立对应关系。系统控制器901连接分开的数据块920和921,以产生128字节的数据917。系统控制器901将数据917传送至CPU,并且在CPU中的高速缓冲存储器中对其进行存储。
在存储器读取操作的流程中,在存储器控制器906中的错误检测电路1103确定在分开的数据块918中是否存在错误。特别地采用下述方法来确定是否存在错误。首先,检测电路1104产生对应于分开的数据块918的校验位。存储器访问接口1102在存储器910中一并存储检验位与分开的数据块918。随后,存储器访问接口1102从存储器910读出检验位与分开的数据块918,并且将它们传送至错误检测电路1103。随后错误检测电路1102通过对校验位与分开的数据块918执行异或(XOR)操作来计算在分开的数据块918中是否存在错误的确定结果。
存储器访问接口1102将存储器控制器906中的存储器读取访问记录于历史存储器1101中。因此,用户可分析记录于历史存储器中的描述,并且可识别存储器访问类型以及交换数据的类型。
当错误检测电路1103检测到在读取分开的数据块918中的错误时,错误检测电路1103将错误检测信号传送至作为历史存储器1101的地址管理电路的地址控制器1105。
地址控制器1105接收到错误检测信号,并且随后停止历史存储器1101的更新操作。
为了在存储器910中校正数据,已经在分开的数据块918中检测到读取错误的错误检测电路1103授权系统控制器901执行擦写操作。已经接收到擦写处理授权的系统控制器901传送擦写命令至四个存储器控制器906、907、908和909。为了同步控制四个存储器控制器906、907、908和909,系统控制器901将擦写命令传送至所有四个存储器控制器906、907、908和909。
已经从系统控制器901接收到擦写命令的存储器控制器906通过历史停止电路1106中的擦写控制器执行擦写操作。
历史停止电路1106接收到擦写命令,并且随后将历史存储器停止信号传送至地址控制器1105,以停止历史存储器1101和停止在历史存储器1101中的地址产生。
在存储器控制器906中,存储器访问接口1102在历史存储器1101中记录以下内容:“条目”,存储器访问接口202执行存储器访问控制的访问时间间隔;作为存储器存取命令种类的“CMD”;“地址”,存储器访问接口202执行存储器访问控制地址;“数据”,通过存储器访问接口202写入存储器110中的数据或从存储器110中读出的数据;以及“数据有效性”,指示存储器访问接口202对写入存储器110的数据或从存储器110中读出的数据执行控制的标记。
同样,存储器控制器907、908和909的存储器访问接口在存储器控制器907、908和909的各自历史存储器中记录以下内容:“项目”,存储器访问接口执行存储器访问控制的访问时间间隔的;存储器存取命令种类的“CMD”;“地址”,存储器访问接口执行存储器访问控制地址;“数据”,通过存储器访问接口写入存储器中的数据或从存储器中读出的数据;以及“数据有效性”,指示存储器访问接口对写入存储器的数据或从存储器中读出的数据执行控制的标记。
在存储器控制器906中,当错误检测电路1104在分开的数据块918中检测到错误时,错误检测电路1104将作为历史存储器停止信号的错误检测信号传送至地址控制器1105。
地址控制器1105接收到错误检测信号,并且随后停止历史存储器1105的更新。错误检测电路1104通过历史停止电路1106将擦写请求授权信息以包的形式再次传送至系统控制器901。擦写请求授权信息为用以描述在错误校正后请求进行重写处理的授权信息。
系统控制器901接收到擦写请求授权信息,并且随后利用擦写控制器914同步将擦写请求信息传送至存储器控制器906、907、908和909。存储器控制器906、907、908和909通过各自历史停止电路接收擦写请求信号。当接收到擦写请求信息时,历史停止电路通过地址控制器停止历史存储器的更新操作。
存储器控制器906、907、908和909可在各自历史存储器中防止更新处理历史。因此,服务器900可在存储器控制器106、107、108和109的历史存储器发生错误时引用128字节的数据,并且可详细地分析错误。由于在镜像模式下,分开的数据块918与920为具有相同描述的数据,可通过比较“在历史存储器中记录的历史表1101”与“在存储器控制器908的历史存储器中记录的历史表908”来比较有错误的历史表与无错误的历史表。因此,尽管错误为通过错误检测电路不能校正的错误,错误仍可得到分析。
图13示出历史表1300。历史表1300具有以下项目:“条目1301”、“CMD 1302”、“地址1303”、“数据1304”和“数据有效性1305”。
“条目1301”为“当存储器访问接口1102执行存储器访问控制时的访问时间间隔”。“CMD 1302”为“存储器访问命令的类型”。“地址1303”为“存储器访问接口1102执行存储器访问控制的地址”。“数据1304”为“通过存储器访问接口1102写入存储器910中或从存储器910中读出的数据”。“数据有效性1305”为“指示存储器访问接口1102对写入存储器910的数据或从存储器910中读取的数据执行控制的标记”。
同样,图14示出历史表1400。“条目1401”为“当存储器访问接口1102执行存储器访问控制时的访问时间间隔”。“CMD 1402”为“存储器访问命令的类型”。“地址1403”为“存储器访问接口1102执行存储器访问控制的地址”。“数据1404”为“通过存储器访问接口1102写入存储器910中或从存储器910中读取的数据”。“数据有效性1405”为“指示存储器访问接口1102对写入存储器910的数据或从存储器910中读取的数据执行控制的标记”。
当历史表1300和1400的容量大于或等于历史存储器901的容量时,配置历史存储器901,以删除旧的历史并且覆写新的历史。
在本发明中通过控制装置执行控制操作包含于在实施例中通过系统控制器101和901执行的操作中。在本发明中通过存储装置执行操作包含于在实施例中通过存储器110、111、112、113、910、911、912和913执行的操作中。在本发明中通过存储控制装置执行控制操作包含于在实施例中通过存储器控制器106、107、108、109、906、907、908和909执行的操作中。在本发明中通过历史存储装置执行的操作包含于在实施例中通过历史存储器201和901执行的操作中。在本发明中通过错误检测装置执行的操作包含于在实施例中通过错误检测电路203、204、903和904执行的操作中。在本发明中通过错误检测信号产生装置控制的操作包含于在实施例中通过擦写控制器执行的操作中。在本发明中通过历史停止装置执行的操作包含于在实施例中通过地址控制器执行的处理中。
Claims (8)
1.一种信息处理装置,该装置包括:
控制器,用于将数据划分为多个分开的数据;
多个存储单元,用于分别存储所述多个分开的数据;
多个存储控制器,用于将所述分开的数据写入相应的存储单元或从各所述存储单元中读取所述分开的数据;
多个历史存储单元,用于分别存储相应存储控制器的操作历史;
错误检测器,用于检测在所述分开的数据中的错误;
纠错控制器,用于控制纠错;以及
多个历史控制器,用于在纠错时分别控制在相应的历史存储单元中的历史更新。
2.根据权利要求1所述的信息处理装置,其中该纠错控制器将多个纠错信号同步地发送至多个历史停止单元,其中所述纠错信号用以表示对纠错的控制。
3.根据权利要求1所述的信息处理装置,其中该控制器以冗余方式产生所述分开的数据。
4.根据权利要求1所述的信息处理装置,其中该控制器管理在所述存储单元中的所述分开的数据的多个地址。
5.根据权利要求4所述的信息处理装置,其中该控制器通过建立在该控制器中的所述分开的数据的地址以及在该存储单元中的所述分开的数据的地址之间的对应关系,使用地址查找表,来管理在该控制器中的所述分开的数据的地址以及在该存储单元中的所述分开的数据的地址。
6.根据权利要求1所述的信息处理装置,其中所述历史存储单元以从最旧的历史开始的顺序删除已存储的历史,并且覆写新的历史。
7.一种历史管理方法,该方法包括下列步骤:
将数据划分为多个分开的数据;
在多个存储单元中分别存储所述多个分开的数据;
将所述分开的数据写入相应的存储单元或从各所述存储单元中读取所述分开的数据;
分别存储用以将所述分开的数据写入至多个历史存储单元或从多个历史存储单元读取所述分开的数据的操作历史;
检测在所述分开的数据中的错误;
控制纠错;以及
在纠错时分别控制在相应的历史存储单元中的历史更新。
8.一种信息处理装置,该装置包括:
系统控制器,用于将数据划分为多个分开的数据;
多个存储器,用于分别存储所述多个分开的数据;
多个存储控制器,用于将所述分开的数据写入相应的存储器或从各所述存储器中读取所述分开的数据;
多个历史存储器,用于分别存储相应的存储控制器的操作历史;
多个错误检测器,用于分别检测在所述分开的数据中的错误;
多个历史停止电路,用于分别停止在相应的历史存储器中的历史更新;
其中该系统控制器在检测到该错误时同步地控制所述历史停止电路,以停止在所述历史存储器中的历史更新。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006346687A JP5076488B2 (ja) | 2006-12-22 | 2006-12-22 | 情報処理装置、履歴管理方法、履歴管理プログラム |
JP2006346687 | 2006-12-22 | ||
JP2006-346687 | 2006-12-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101206612A true CN101206612A (zh) | 2008-06-25 |
CN101206612B CN101206612B (zh) | 2012-04-04 |
Family
ID=39485098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2007101616114A Expired - Fee Related CN101206612B (zh) | 2006-12-22 | 2007-09-27 | 信息处理装置以及历史管理方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8479071B2 (zh) |
EP (1) | EP1953645A3 (zh) |
JP (1) | JP5076488B2 (zh) |
KR (1) | KR100951831B1 (zh) |
CN (1) | CN101206612B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101794258B (zh) * | 2009-01-30 | 2012-08-29 | 索尼公司 | 接口装置、计算处理装置、接口生成装置以及电路生成装置 |
CN103106145A (zh) * | 2011-08-09 | 2013-05-15 | 帝斯贝思数字信号处理和控制工程有限公司 | 用于在数据通信装置中处理控制装置的数据的方法 |
CN103154835A (zh) * | 2010-08-03 | 2013-06-12 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 三级存储器装置 |
CN111065976A (zh) * | 2018-03-12 | 2020-04-24 | 欧姆龙株式会社 | 工厂自动化系统、控制器和控制方法 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8903064B2 (en) * | 2009-09-30 | 2014-12-02 | Shoretel, Inc. | Maintaining history information for a user across multiple types of end points |
JP2011258055A (ja) * | 2010-06-10 | 2011-12-22 | Fujitsu Ltd | 情報処理システム及び情報処理システムの障害処理方法 |
US9323767B2 (en) * | 2012-10-01 | 2016-04-26 | Longsand Limited | Performance and scalability in an intelligent data operating layer system |
JP2014182847A (ja) * | 2013-03-18 | 2014-09-29 | Toshiba Corp | エラー訂正方法、エラー訂正装置、および情報記憶装置。 |
US9866446B2 (en) * | 2013-08-26 | 2018-01-09 | Akarsh Belagodu | Data retrieval system |
US10241860B2 (en) * | 2016-08-15 | 2019-03-26 | Samsung Electronics Co., Ltd. | Method of executing data scrubbing inside a smart storage device |
WO2020055616A1 (en) | 2018-09-14 | 2020-03-19 | Rambus Inc. | Memory system with error detection |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6074052A (ja) | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | ヒストリ・メモリ制御方式 |
JPH02157953A (ja) * | 1988-12-09 | 1990-06-18 | Nippon Telegr & Teleph Corp <Ntt> | 記憶サブシステム |
JPH0392950A (ja) * | 1989-09-06 | 1991-04-18 | Nec Corp | マイクロプログラム制御装置 |
JPH04106627A (ja) * | 1990-08-27 | 1992-04-08 | Canon Inc | 情報処理装置 |
US5819109A (en) * | 1992-12-07 | 1998-10-06 | Digital Equipment Corporation | System for storing pending parity update log entries, calculating new parity, updating the parity block, and removing each entry from the log when update is complete |
JPH06266584A (ja) | 1993-03-16 | 1994-09-22 | Toshiba Corp | 集積回路 |
US5774647A (en) | 1996-05-15 | 1998-06-30 | Hewlett-Packard Company | Management of memory modules |
JP2000187621A (ja) | 1998-12-22 | 2000-07-04 | Nec Ibaraki Ltd | Scsi制御装置 |
US6493656B1 (en) * | 1999-02-26 | 2002-12-10 | Compaq Computer Corporation, Inc. | Drive error logging |
US6349357B1 (en) * | 1999-03-04 | 2002-02-19 | Sun Microsystems, Inc. | Storage architecture providing scalable performance through independent control and data transfer paths |
JP2000267883A (ja) | 1999-03-19 | 2000-09-29 | Nec Ibaraki Ltd | トレーサメモリ制御装置 |
JP2001109589A (ja) * | 1999-10-13 | 2001-04-20 | Sony Corp | データ蓄積装置及びデータ蓄積方法 |
US7076767B1 (en) * | 1999-12-30 | 2006-07-11 | Unisys Corporation | Method for controlling and collecting information in a data processing system |
JP3964634B2 (ja) * | 2001-06-14 | 2007-08-22 | 株式会社東芝 | 同期コード生成方法、情報記録方法、情報再生方法、情報再生装置及び情報記憶媒体 |
US6792568B2 (en) * | 2001-07-31 | 2004-09-14 | Hewlett Packard Development Co. Lp | Data transfer and storage device and method |
JP2005019668A (ja) | 2003-06-26 | 2005-01-20 | Shindengen Electric Mfg Co Ltd | 半導体装置 |
US20050076113A1 (en) * | 2003-09-12 | 2005-04-07 | Finisar Corporation | Network analysis sample management process |
JP2005196680A (ja) * | 2004-01-09 | 2005-07-21 | Ricoh Co Ltd | コンピュータシステム |
JP4106627B2 (ja) | 2004-03-12 | 2008-06-25 | 中央化学株式会社 | 蒸し器および調理方法 |
US20060107159A1 (en) * | 2004-10-19 | 2006-05-18 | Quantum Corporation | Intelligent storage of device state in response to error condition |
JP2007025777A (ja) * | 2005-07-12 | 2007-02-01 | Oki Electric Ind Co Ltd | データ誤り検出・訂正方法及びデータ誤り検出・訂正機能付きメモリ装置 |
-
2006
- 2006-12-22 JP JP2006346687A patent/JP5076488B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-11 US US11/898,369 patent/US8479071B2/en not_active Expired - Fee Related
- 2007-09-11 EP EP07116168A patent/EP1953645A3/en not_active Withdrawn
- 2007-09-27 CN CN2007101616114A patent/CN101206612B/zh not_active Expired - Fee Related
- 2007-09-28 KR KR1020070098125A patent/KR100951831B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101794258B (zh) * | 2009-01-30 | 2012-08-29 | 索尼公司 | 接口装置、计算处理装置、接口生成装置以及电路生成装置 |
CN103154835A (zh) * | 2010-08-03 | 2013-06-12 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 三级存储器装置 |
CN103154835B (zh) * | 2010-08-03 | 2016-03-23 | 大陆-特韦斯贸易合伙股份公司及两合公司 | 三级存储器装置及其在机动车中的使用 |
CN103106145A (zh) * | 2011-08-09 | 2013-05-15 | 帝斯贝思数字信号处理和控制工程有限公司 | 用于在数据通信装置中处理控制装置的数据的方法 |
CN103106145B (zh) * | 2011-08-09 | 2017-09-19 | 帝斯贝思数字信号处理和控制工程有限公司 | 用于在数据通信装置中处理控制装置的数据的方法 |
CN111065976A (zh) * | 2018-03-12 | 2020-04-24 | 欧姆龙株式会社 | 工厂自动化系统、控制器和控制方法 |
CN111065976B (zh) * | 2018-03-12 | 2024-02-20 | 欧姆龙株式会社 | 工厂自动化系统、控制器和控制方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080155369A1 (en) | 2008-06-26 |
EP1953645A2 (en) | 2008-08-06 |
JP2008158800A (ja) | 2008-07-10 |
CN101206612B (zh) | 2012-04-04 |
JP5076488B2 (ja) | 2012-11-21 |
KR20080059021A (ko) | 2008-06-26 |
EP1953645A3 (en) | 2010-07-21 |
KR100951831B1 (ko) | 2010-04-12 |
US8479071B2 (en) | 2013-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101206612B (zh) | 信息处理装置以及历史管理方法 | |
US9996435B2 (en) | Reliability scheme using hybrid SSD/HDD replication with log structured management | |
CN100568203C (zh) | 利于处理环境的输入/输出处理的方法和系统 | |
US11500780B2 (en) | Recovery of validity data for a data storage system | |
US7444478B2 (en) | Priority scheme for transmitting blocks of data | |
US6098190A (en) | Method and apparatus for use of a host address to validate accessed data | |
CN1329841C (zh) | 建立和恢复图像文件的方法和系统 | |
US7373470B2 (en) | Remote copy control in a storage system | |
JP2005258918A (ja) | ストレージシステムおよびストレージシステムのキャッシュメモリ制御方法 | |
KR20170092537A (ko) | 다수의 스토리지 디바이스에 걸친 원자 기입 동작의 수행 | |
CN102024044A (zh) | 分布式文件系统 | |
CN102023809A (zh) | 存储系统、从存储系统读取数据的方法及写入数据的方法 | |
US6105076A (en) | Method, system, and program for performing data transfer operations on user data | |
US20040250022A1 (en) | Resynchronization of count key data with its corresponding meta data | |
US20140337301A1 (en) | Big data extraction system and method | |
US20130339583A1 (en) | Systems and methods for transferring data out of order in next generation solid state drive controllers | |
CN102270102B (zh) | 一种raid6磁盘阵列写性能的优化方法 | |
US5860088A (en) | Method for extraction of a variable length record from fixed length sectors on a disk drive | |
CN104917788A (zh) | 一种数据存储方法及装置 | |
US6854038B2 (en) | Global status journaling in NVS | |
CN1945719B (zh) | 信息记录设备、摄像装置和信息记录控制方法 | |
JP3797328B2 (ja) | 記憶制御装置 | |
CN105511815A (zh) | 一种基于段表的plc可运行文件存储解析方法及存储系统 | |
CN110764693A (zh) | 一种提高Nand flash数据稳定性的方法以及装置 | |
JP6318769B2 (ja) | ストレージ制御装置、制御プログラム、および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120404 Termination date: 20150927 |
|
EXPY | Termination of patent right or utility model |