JP3797328B2 - 記憶制御装置 - Google Patents
記憶制御装置 Download PDFInfo
- Publication number
- JP3797328B2 JP3797328B2 JP2003006508A JP2003006508A JP3797328B2 JP 3797328 B2 JP3797328 B2 JP 3797328B2 JP 2003006508 A JP2003006508 A JP 2003006508A JP 2003006508 A JP2003006508 A JP 2003006508A JP 3797328 B2 JP3797328 B2 JP 3797328B2
- Authority
- JP
- Japan
- Prior art keywords
- primary
- write
- time
- write data
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、異なった制御装置の間で、デ−タを２重書きする機能に関する。特に、制御装置間の距離が長く、制御装置間のデ−タ転送に遅延が発生するような場合、本発明は、有効である。
【０００２】
【従来の技術】
本発明に関する公知例として、以下の技術が開示されている。
【０００３】
特許文献１には、遠隔地にある制御装置間のディスクの２重書きを行う技術が、開示されている。本発明では、一方の制御装置が、地震などの天災等により破壊されても、もう一方の制御装置のディスクでデ−タ保証が可能というものである。特許文献１では、ホスト計算機から、直接、ライトデ−タを受領する正側の制御装置は、遠隔地にある副側の制御装置へ、受領したライトデ−タを転送した後、ライトデ−タの受領完了を、ホスト計算機に報告する。この方法であると、正側と副側で完全にデ−タが一致するため、デ−タ保証の点からは、非常に良い方法であった。しかし、制御装置間の距離拡大により、制御装置の間のデ−タ転送時間は、非常に大きくなるため、遠距離時に、性能上の課題があった。
【０００４】
特許文献２でも、遠隔地にある制御装置間のディスクの２重書きを行う技術が、開示されている。特許文献２では、正側のホスト計算機から、直接、ライトデ−タを受領する正側の制御装置は、ライトデ−タ受領後直ちに、ライトデ−タの受領完了を、正側のホスト計算機に報告する。特許文献２では、さらに、正側の制御装置が受領したライトデ−タのコピ−が、一度正側のホスト計算機に読みだされる。本発明では、当初正側のホスト計算機から受領するライトデ−タには、時刻が付与されている。時刻は、このライトデ−タを書き込むライト要求が発行された時刻を意味する。ライトデ−タのコピ−が、正側のホスト計算機に読みだされる時、ライト時刻も正側のホスト計算機に渡される。この後、正側のホスト計算機はライトデ−タのコピ−とライト時刻を、副側のホスト計算機に送る。
【０００５】
ライトデ−タとライト時刻を受け取ったを副側のホスト計算機は、ライト時刻等の情報を、制御用のディスクに書き込む。さらに、各ライトデ−タに付与された時刻を参照し、ライト時刻順に、ライトデ−タを副側のディスクに書き込みを行う。
【０００６】
特許文献２で副側のホスト計算機が、上記のような処理を行う目的は、オンラインシステム等で標準的に使用されるトランザ
クションの途中結果を残さないようにするためである。例えば、口座Ａから口座Ｂに預金を移すトランザクションを実行する場合、口座Ａから預金を引き落としたにもかかわらず、口座Ｂに預金を積み立てない状態を残さないようにすることが、トランザクションの途中結果を残さないということを意味する。通常、オンラインシステムでは、回復の単位は、トランザクションであるため、トランザクションの途中結果を残すことは、極めて重要な障害である。
【０００７】
次に、上記のような処理を実行すると、トランザクションの途中結果を残さないようにすることができることを簡単に説明する。２重書きを行っているディスクの中には、口座情報等のデ−タベ−スを格納したディスクと、トランザクションの更新履歴を残したジャ−ナルを格納したディスクがある。ホスト計算機がダウンすると、回復処理プログラムにより、ジャ-ナルが解析され、終了していないトランザクションの更新結果は、実行開始前の状態に戻される等の処理が、実行され、トランザクションの途中結果を残さないようにすることができる。副側の制御装置のディスクに書き込んだライトデ−タが、有効となるのは、最新のライトデ−タを格納した正側の制御装置が破壊されてしまったような場合である。副側の制御装置には、最新のライトデ−タは格納されてはいないが、ある時刻までのライトデ−タは保証されていることになる。したがって、見かけ上、ホスト計算機が、ライトデ−タを保証している時刻に、ダウンしたのと等価な状態を作り出していることになる。したがって、副制御装置側のジャ−ナルを格納したディスクと、デ−タベ−スを格納したディスクを用いて、ホスト計算機がダウンした時に実行される回復処理と同様の処理を実行することにより、トランザクションの途中結果を残さないようにすることができる。
【０００８】
特許文献３は、ディスク制御装置が不揮発性のキャッシュメモリ
を持ち、ライトアフタを行う、すなわち、ホスト計算機から受領したライトデ−タを不揮発性のキャッシュメモリに書き込み、完了報告を行う技術が開示されている。不揮発性のキャッシュメモリは、信頼性が高いため、ここにライトデ−タを格納すれば、十分デ−タ保証が可能となると判断できるためである。
【特許文献１】
欧州特許出願公開第０６７１６８６号明細書
【特許文献２】
欧州特許出願公開第０６７２９８５号明細書
【特許文献３】
特開平０４−２４５３４２号公報
【０００９】
【発明が解決しようとする課題】
特許文献２では、制御装置間の距離が拡大しても、若干のデ−タは、失われるものの、性能の劣化は、少ない。しかも、トランザクションの途中結果を残さない。
【００１０】
しかし、正側のホスト計算機がデ−タを読みだし、副側のホスト計算機にデ−タを転送するため、特許文献１のように、直接制御装置間で、ライトデ−タを受け渡す場合に比較し、デ−タ転送が一度余分に実行される。さらに、ＭＴなどの記憶媒体への入出力処理の実行も必要となる。
【００１１】
本発明の目的は、特許文献２のように、直接制御装置間で、ライトデ−タを受け渡し、しかも、制御装置間の距離が拡大しても、性能の劣化を微小に押さえ、しかも、トランザクションの途中結果を残さないような機能を提供することである。さらに、制御情報などのディスクへの入出力処理の実行も不必要とし、高性能化を図る。
【００１２】
【課題を解決するための手段】
以下、本発明が、以上述べてきた目的をいかに実現するかについて述べる。
【００１３】
本発明では、ホスト計算機は、正制御装置に、ライト要求を発行する際に、ライトデ−タにライト時刻を付与する。正制御装置は、ライトデ−タをホスト計算機から受け取ると、完了を報告する。この後、正制御装置は、副制御装置に、ライトデ−タとライト時刻を送る。この時、正の制御装置は、ライト時刻順に、ライトデ−タを、副の制御装置に送る。以上により、制御装置間の距離が拡大しても、性能の劣化を微小に押さえることができる。
【００１４】
副側の制御装置では、正側の制御装置から受け取ったライトデ−タとを、不揮発のキャッシュメモリに格納する。これにより、制御情報などのディスクへの入出力処理なしに、ライトデ−タのデ−タ保証が可能となる。
【００１５】
副側の制御装置では、受け取ったライト時刻を参照して、ある時刻までのライトデ−タを保証するようにする。これにより、トランザクションの途中結果を残さないようにすることが可能である。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を説明する。まず、第１の実施例について説明する。
【００１７】
図１は、第１の実施例の概要を表す。第１の実施例における構成は、１台以上の処理装置１００、１台の正制御装置１０４、正制御装置１０４に接続された１台以上のディスク装置１０５、１台の副制御装置１０９、副制御装置１０９に接続された１台以上のディスク装置１０５より構成する。処理装置１００は、ＣＰＵ１０１、主記憶１０２、チャネル１０３から構成される場合もある。正制御装置１０４は、制御用メモリ１０７、キャッシュメモリ１０８を含む。制御用メモリ１０７、キャッシュメモリ１０８は、不揮発化されているものとする。また、さらなる高信頼化のために、それぞれが２重化されていてもよい。キャッシュメモリ１０８、制御用メモリ１０７は、半導体メモリで構成されており、ディスク装置１０５に比べ、１桁から２桁高速なアクセスが可能である。正制御装置１０４は、処理装置１００とディスク装置１０５の間のデ−タ転送を行う。さらに、本発明においては、正制御装置１０４は、副制御装置１０９の間のデ−タ転送を行う機能をもつ。あるいは、正制御装置１０４が１つ以上のデイレクタ１０６を含み、各ディレクタ１０６が、処理装置２００とディスク装置２０５との転送、副制御装置１０９との間のデ−タ転送を行ってもよい。また、副制御装置１０９の内部構成は、正制御装置１０４と同様である。
【００１８】
制御用メモリ１０７には、ライトデ−タ１１２に対応したライトデ−タ管理情報１１３が、作成される。
【００１９】
処理装置１００は、正制御装置１０４にライト要求１１０を発行する時、ライトデ−タ１１２に、ライト時刻１１１に付与する。ライト時刻１１１は、本ライト要求１１０が発行された時刻を表しており、ライト時刻１１１により、処理装置１００が発行したライト要求１１０順序を認識することができる。処理装置１００が複数存在する場合、ライト時刻１１１は、処理装置１００間で、共通のクロックなどを用い、異なった処理装置１００で発行されたライト要求１１０の順序も、認識できるようになっているものとする。
【００２０】
図２は、ライトデ−タ管理情報１１３の構成である。ここでは、特に、本発明に直接関係する情報について説明する。なお、本発明では、処理装置１００がライト要求１１０を発行する際、指定するディスクを論理ディスクとよぶ。論理ディスクＩＤ１２０は、対応するライトデ−タを書き込むよう、処理装置１００から指示された論理ディスクの番号であり、ライト要求１１０に含まれる情報である。本発明では、処理装置１００が認識している論理ディスクとディスク装置１０５（物理ディスク）は、１対１に対応している必要はない。図３にしめすように、論理ディスクが、複数のディスク装置１０５上に定義されてもよい。また、論理ディスクに、冗長デ−タを含ませ、ＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｅｘｐｅｓｉｖｅ Ｄｉｓｋｓ）構成にしてもよい。ライトアドレス１２１は、対応するライトデ−タを書き込む論理ディスク内のアドレスを示す情報（例えば、論理ディスクの先頭から１ＭＢｙｔｅの領域というような情報）で、ライト要求１１０に含まれる情報である。ライトデ−タ長１２２は、対応するライトデ−タの長さを表す情報であり、ライト要求１１０に含まれる情報である。以上の情報は、いずれも、通常のライト要求１１０に含まれる情報である。ライトデ−タポインタ１２３は、対応するライトデ−タ１１２へのポインタである。ライト時刻１１１については、すでに、説明したとおりである。ライト要求１１０に、ライト時刻１１１を付与することが本発明の特徴の１つである。副制御装置転送必要ビット１２４は、副制御装置１０９に対応するライトデ−タ１１２の転送が必要であることを表す情報である。
【００２１】
制御用メモリ１０８に含まれるもう１つの情報は、副論理ディスク番号１１４である。本情報は、正制御装置１０４の論理ディスク対応に存在する情報で、対応する論理ディスクの２重書きペアになっている副論理ディスクの番号、すなわち、副論理ディスクを格納している副制御装置１０９の番号と、副論理ディスクの副制御装置１０９内の論理ディスク番号を含む。もちろん、２重書きペアをもたない論理ディスクには、ヌル値が入るものとする。
【００２２】
副制御装置１０９の制御用メモリ１０９にも、ライトデ−タ管理情報１１３が含まれる。
【００２３】
フォ−マットは、正制御装置１０４内のライトデ−タ管理情報１１３と同じでよい。ただし、副制御装置転送必要ビット１２４は、常にオフとなっているものとする。さらに、正論理ディスク番号１３１である。本情報は、副制御装置１０４の論理ディスク対応に存在する情報で、対応する論理ディスクの２重書きペアになっている正論理ディスクの番号、すなわち、正論理ディスクを格納している正制御装置１０４の番号と、正論理ディスクの正制御装置１０４内の論理ディスクア番号を含む。もちろん、２重書きペアをもたない論理ディスクには、ヌル値が入るものとする。
【００２４】
正制御装置１０４の正ライトデ−タ受領部１３０は、処理装置１００から、ライト要求１１０を受け取ったとき、動作を開始する。まず、受け取ったライトデ−タ１１２を、キャッシュメモリ１０８に格納する。（ステッップ１３１）次に、正ライトデ−タ受領部１４０は、制御用メモリ１０８内のライトデ−タ管理情報１１３を、当該ライト要求対応に確保する。（ステッップ１３２）さらに、ライト要求に含まれるライト時刻１１１等の情報を確保したライトデ−タ管理情報１１３に格納し、ライトデ−タポインタ１２３、副制御装置転送必要ビット１２４の設定を行う。（ステッップ１３３）最後に、処理装置１００に、ライト要求１１０の完了報告を行う。（ステップ１３４）以上の処理には、ディスク装置１０５へのアクセスがないため、高速な応答が可能となる。ライトデ−タ１１２をディスク装置１０５に書き込む処理は、正制御装置１０４が後から実行する。この動作は、通常の制御装置の動作であるため、特に、詳細に記述しない。
【００２５】
正制御装置１０４の正ライトデ−タ送信部１４０は、ライトデ−タ１１２を副制御装置１０９に送る機能をもつ。まず、副制御装置転送必要ビット１２４が設定されているライトデ−タ管理情報１１３の中で、ライト時刻が最も以前であるライトデ−タ１１３を、対応する副論理ディスク番号１３０を参照して、２重書きペアが存在する副制御装置１０９へ送る。ライトデ−タ１１２の長さ、書き込みを行う副論理ディスク内のアドレスは、ライトデ−タ管理情報１１３内の情報を参照して指定する。（ステップ１４１）次に、副制御装置１０９からの完了報告をまつ。（ステップ１４２）完了報告が返ってくると、副制御装置転送必要ビット１２４をオフする。（ステップ１４３）この後、ステップ１４０ヘ戻り、次に送信すべきライトデ−タを見つける。
【００２６】
副制御装置１０９の副ライトデ−タ受領部１６０は、正制御装置１０４から、ライトデ−タ１１２を受け取った時動作する。副ライトデ−タ受領部１６０の処理内容は、ライトデ−タ管理情報１１３の設定において、副制御装置転送必要ビット１２４の設定を行わない（ステップ１６１）こと以外は、正ライトデ−タ受領部１４０の処理内容と同様である。
【００２７】
副制御装置１０９の副ライトデ−タデステ−ジ部１４０は、ライトデ−タ１１２をディスク装置１０５に書き込む機能をもつ。まず、ライトデ−タ管理情報１１３の中で、ライト時刻が最も以前である順にいくつかのライトデ−タ１１３を、ディスク装置１０５に書き込むことを決定し、しかるべき計算を行い、書き込みを行うディスク装置１０５と書き込みアドレスを決める。この計算方法は、通常のＲＡＩＤ等で用いられる方法であるため、詳細には記述しない。（ステップ１７１）次に、ライトデ−タ１１２をディス装置１０５に書き込むよう要求を複数並行して、ディスク装置１０５に発行する。(ステップ１７２）さらに、次に、ディスク装置１０５からの完了報告をまつ。（ステップ１７３）すべての要求の完了報告を受け取った後、ステップ１７０ヘ戻り、次にディスク装置１０５にデステ−ジすべきライトデ−タ１１３を見つける。
【００２８】
正制御装置１０４から副制御装置１０９へのライトデ−タ１１３の送信順序が、ライト時刻１１１の順番であるため、副制御装置１０９では、ある時刻を基準に、それ以前のライトデ−タ１１３はすべて保持でき、それ以降のライトデ−タ１１３はまったく保持しないという状態を作り出すことができる。これにより、正制御装置１０４が破壊されても、副制御装置１０９側で、トランザクションの等中結果を残さない回復処理が可能となる。また、副制御装置１０９側で、ライトデ−タ１１３、ライト時刻１１２等の制御情報は、キャッシュメモリ１０７、制御用メモリ１１３などの不揮発性の半導体メモリに保持されるため、性能上のオ−バヘッドは小さい。
【００２９】
以上説明してきた内容は、正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送がシリアライズされているため、十分な性能が得られない可能性がある。図４は、正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の動作を表している。各処理部で、転送がシリアライズされている場合と変更があるのは、正ライトデ−タ送信部ａ３００、正基準時刻送信部１７０、副基準時刻受信部１８０、副ライトデ−タデステ−ジ部ａ３１０と正障害時デ−タ破棄部１９０である。以下、正ライトデ−タ送信部ａ３００の処理フロ−について説明する。まず、副制御装置転送必要ビット１２４が設定されているライトデ−タ管理情報１１３の中で、ライト時刻が最も以前である順にいくつかのライトデ−タ１１３を、対応する副論理ディスク番号１３０を参照して、２重書きペアが存在する副制御装置１０９へそれぞれ並列に転送する。（ステップ３０１）次に、副制御装置１０９から、それぞれの完了報告が送られてくるのをまつ。（ステップ３０２）すべての完了報告が返ってくると、対応するライトデ−タ管理情報１１３の中の副制御装置転送必要ビット１２４をオフする。（ステップ３０３）この後、ステップ１５０ヘ戻り、次に送信すべきライトデ−タ１１２を見つける。
【００３０】
ライトデ−タ１１２の転送を並列に実行すると、副制御装置１０９側で保持されるライトデ−タ１１２のライト時刻１１１の順序がくるう可能性がある。したがって、副制御装置１０９がデステ−ジしてよいライトデ−タ１１２を決めるための判断基準となるライト時刻１１１を認識する必要がある。この場合、デステージシしてよいライトデ−タ１１２は、正制御装置１０４の中で、副制御装置転送必要ビット１２４がオンになっているライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１を基準時刻として、この基準時刻より以前のライト時刻１１１をもつライトデ−タ１１２ということになる。というのは、この基準時刻より以前のライト時刻１１１をもつライトデ−タ１１２はすべて、副制御装置１０９側に保持されているいることになるためである。一方、この基準時刻より後のライト時刻１１１をもつライトデ−タ１１２は、まだデステ−ジしてはまずいライトデ−タ１１２であり、正制御装置１０４が破壊された場合、これらのライトデ−タ１１２はデステ−ジせず、破棄する必要がある。
【００３１】
正基準時刻送信部１７０は、副制御装置１０９に上述したデステ−ジしてよい基準時刻を送信する機能をもつ。基準時刻は、上述したように、副制御装置転送必要ビット１２４がオンになっているライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１である。
【００３２】
副基準時刻受信部１８０は、正制御装置１０４から受信した基準時刻を、デステ−ジ許可時刻１８５として、制御用メモリ１０８に格納する。
【００３３】
図４は、正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の副ライトデ−タデステ−ジ部ａ３１０の処理フロ−である。図１に示した処理フロ−とは異なるのは、デステ−ジするライトデ−タ１１３を選択する条件に、デステ−ジ許可時刻１８５より以前のライト時刻１１１であるかどうかという条件が入ることだけである（ステップ３１１）。
【００３４】
正障害時デ−タ破棄部１９７は、正制御装置１０４が破壊された時、デステ−ジ許可時刻１８５から後のライト時刻１１１をもつライトデ−タ１１２を破棄する機能をもつ（ステップ１９１）。
【００３５】
次に、第２の実施例について説明する。
【００３６】
図５は、第２の実施例の概要を表す。第２の実施例と第１の実施例の相違は、正制御装置１０４と副制御装置１０９の数である。第１の実施例では、正制御装置１０４の数が１台で、副制御装置１０９の数が１台であった。一方、第２の実施例では、正制御装置１０４の数が２台以上で、副制御装置２０９の数が１台である。
【００３７】
正制御装置１０４が複数存在すると、副制御装置１０９側で、それぞれの正制御装置１０４から受け取っているライトデ−タ１１２のライト時刻１１１にずれが生ずる。一方の正制御装置１０４（例えば、正制御装置ａ）から受け取った最も最近のライト時刻１１１、この時刻を時刻ａ、もう一方の正制御装置１０４（例えば、正制御装置ｂ）から受け取った最も最近のライト時刻１１１、この時刻を時刻ｂとする。この場合、時刻ａより、時刻ｂの方が、以前の時刻であるとすると、正制御装置ａ側に、時刻ａより最近で、時刻ｂより以前のライトデ−タ１１３を保持している可能性がある。すでにのべたように、トランザクションの途中結果を残さないようにするには、ある基準時刻以前のライト時刻１１２をもつライトデ−タ１１３はすべて保証し、基準時刻以降のライト時刻１１２をもつライトデ−タ１１３はすべて破棄する必要がある。したがって、時刻ａ以前のライト時刻１１１をもったライトデ−タ１１２が、副制御装置１０９でデステ−ジしてよいライトデ−タ１１２ということになる。
【００３８】
以上に対応して、副制御装置１０９の制御用メモリ１０８には、正制御装置ライト許可時刻５００がある。正制御装置ライト許可時刻５００は正制御装置１０４ごとに存在する情報で、対応する正制御装置１０４から受け取った最も最近のライト時刻１１１が格納されている。したがって、上述したように、これらの正制御装置ライト許可時刻５００の中で、もっとも以前の時刻を基準時刻として、この基準時刻以前のライト時刻１１１をもったライトデ−タ１１２が、副制御装置１０９でデステ−ジしてよいライトデ−タ１１２ということになる。
【００３９】
以下、本実施例でも、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の各処理部の内容について述べる。もちろん、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送をシリアライズして実行した場合についても、本実施例は有効である。
【００４０】
正制御装置１０４の各処理部の処理フロ−は第１の実施例で、ライトデ−タ１１２の転送を並列に実行した場合（図３の処理）の処理フロ−と同様である。
【００４１】
次に、副制御装置１０９の各処理部の処理フロ−の説明を行う。
【００４２】
第２の実施例における副ライトデ−タデステ−ジ部ｂ５１０の処理フロ−について説明する。ここでは、第２の実施例における副ライトデ−タデステ−ジ部５２０の処理フロ−が、第１の実施例における副ライトデ−タデステ−ジ部１７０の処理フロ−と異なる点について説明する。第２の実施例における副ライトデ−タ受領部５１０の処理内容は、デステ−ジするライトデ−タ１１２を選択する際、対応するライト時刻１１１が、すべての正制御装置ライト許可時刻５００より以前であるかをチェックして、条件を満たすライトデ−タ１１２を選択する点である。（ステップ５１１）これ以外は、第２の実施例における副ライトデ−タデステ−ジ部ｂ５１０の処理フロ−は、第１の実施例における副ライトデ−タデステ−ジ部１７０の処理フロ−と同様である。
【００４３】
副基準時刻受信部ｂ５２０は、正制御装置１０４から受信した基準時刻を、基準時刻を送信してきた正制御装置１０４に対応する正制御装置ライト許可時刻５００に設定する。
【００４４】
本実施例においては、正障害時デ−タ破棄部ｂ５３０が、破棄するライトデ−タ１１２は、対応するライト時刻１１１が、すべての正制御装置ライト許可時刻５００より以前であるという条件を満足しないライトデ−タ１１２である。（ステップ５３１）
次に、第３の実施例について説明する。
【００４５】
図６は、第の実施例の概要を表す。第３の実施例と第２の実施例の相違も、正制御装置１０４と副制御装置１０９の数である。第３の実施例では、正制御装置１０４の数が２台以上で、副制御装置１０９の数は１台以上である。この場合、すべての正制御装置１０４と副制御装置１０９のペアがお互いに、接続されている必要はない。
【００４６】
副制御装置１０９が複数存在すると、トランザクションの途中結果を残さないようにするには、各副制御装置１０９間で、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を共通にする必要がある。これは、デ−タベ−スやジャ−ナルが複数の副制御装置１０９間に分散している可能性があるためである。
【００４７】
本実施例では、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を決定する機能を、マスタ副制御装置７００に持たせる。したがって、マスタ制御装置７００とそれ以外の副制御装置１０９の間は、データ転送路で接続されている。デ−タ転送路が故障すると、各副制御装置１０９間で、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を共通化することができなくなるため、デ−タ転送路は多重化しておくことが望ましい。本実施例では、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を決定する機能を、マスタ副制御装置７００に持たせたが、基準時刻を決定する機能を、特定の副制御装置１０９に持たせず、各副制御装置１０９に分散させる方法（例えば、交代で、各副制御装置１０９が基準時刻を決定するような方法）をとっても、本発明は有効である。
【００４８】
以上に対応して、マスタ副制御装置７００の制御用メモリ１０８には、副制御装置ライト時刻７０１がある。副制御装置ライト時刻７０１は、マスタ副制御装置７００も含めた副制御装置１０９対応の情報である。各副制御装置ライト時刻７０１は、各副制御装置１０９から、マスタ副制御装置７００が、適当な周期で、その副制御装置１０９内のすべての正制御装置ライト許可時刻５００の中で、もっとも以前の時刻（実施例２で、副制御装置１０９がライトデ−タの選択の際、基準とした時刻）受け取る情報である。
【００４９】
マスタライト時刻７０２は、第３の実施例において、各副制御装置１０９がライトデ−タの選択の際、基準とする時刻である。マスタライト時刻７０２は、マスタ副制御装置７００が、適当な周期で、すべての副制御装置ライト時刻７０１を参照して、もっとも以前の時刻を選択して、この時刻を設定する。選択した時刻以前のライト時刻１１１をもったすべてのライトデ−タ１１２は副制御装置１０９に保持されていることになる。このため、この条件を満足するライトデ−タ１１２を保証して、満足しないライトデ−タ１１２はすべて破棄することにより、トランザクションの途中結果を残さないようにすることができる。
【００５０】
以下、本実施例でも、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の各処理部の内容について述べる。もちろん、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送をシリアライズして実行した場合についても、本実施例は有効である。
【００５１】
正制御装置１０４の各処理部の処理フロ−は第２の実施例とほとんど同様である。もちろん、正基準時刻送信部１７０はライトデ−タ１１２を送信する各副制御装置１０９に基準時刻を送る機能をもつ。ただし、送信する基準時刻は、送信を行う副制御装置１０９に対応するすべてのライトデ−タ１１２の副制御装置転送必要ビット１２４がオンになっているライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１である。
【００５２】
正制御装置１０４の各処理部の処理フロ−の中で、第２の実施例と異なるのは、副制御装置１０９に、副ライト時刻送信部７１０、副ライトデ−タデステ−ジ部ｃ７２０、正障害時デ−タ破棄部ｃを含む点である。また、マスタ副制御装置７００は、マスタ副ライト時刻受信部７１１、マスタライト時刻計算部７１２、マスタ副ライト時刻送信部７１３７３０を含む点である。
【００５３】
副ライト時刻送信部７１０は、適当な周期で、その副制御装置１０９内のすべての正制御装置ライト許可時刻５００の中で、もっとも以前の時刻１８０を、マスタ副制御装置７００のマスタ副ライト時刻受信部７１１に送る。マスタ副制御装置７００以外の副制御装置１０９の副ライト時刻送信部７１０は、副制御装置１０９間のデ−タ転送路を利用する。マスタ副制御装置７００の副ライト時刻送信部７１０は、マスタ副制御装置７００の通信手段を利用する。
【００５４】
マスタ副ライト時刻受信部７１１は、副ライト時刻送信部７１０から受信した時刻を、当該時刻を送ってきた副制御装置１０９に対応する副制御装置ライト時刻７０１に、設定する。
【００５５】
マスタライト時刻計算部７１２は、適当な周期で、すべての副制御装置ライト時刻７０１を参照して、もっとも以前の時刻を選択して、この時刻を、マスタライト時刻７０２に設定する。
【００５６】
マスタ副ライト時刻送信部７１３は、各副制御装置１０９の副ライトデ−タデステ−ジ部７２０、正障害時デ−タ破棄部７３０からの要求にしたがって、適当な周期で、マスタライト時刻７０２に設定された時刻を送る。マスタ副制御装置７００以外の副制御装置１０９には、副制御装置１０９間のデ−タ転送路を利用する。マスタ副制御装置７００からの要求には、マスタ副ライト時刻送信部７１３は、マスタ副制御装置７００の通信手段を利用する。
【００５７】
副ライトデ−タデステ−ジ部７２０が、第２の実施例と異なる点は、デステ−ジを行うライトデ−タ１１２を選択する際、マスタ副ライト時刻送信部７１３から基準となる時刻を受信し、この時刻より以前のライト時刻１１１をもつライトデ−タ１１２をデステ−ジの対象として選択する点である（ステップ７２１）。
【００５８】
正障害時デ−タ破棄部ｃ７３０が、第２の実施例と異なる点は、キャッシュメモリ１０７から破棄するライトデ−タ１１２を選択する際、マスタ副ライト時刻送信部７１３から基準となる時刻を受信し、この時刻より以前のライト時刻１１１をもつライトデ−タ１１２以外のライトデ−タ１１２を破棄の対象として選択する点である。（ステップ７３１）
本実施例では、マスタ制御装置７００が、副制御装置１０９から基準となる時刻を計算するのに必要な情報を受け取ったが、図７に示すように、正制御装置１０４から受け取るようにしてもよい。この場合、マスタ副制御装置７００の制御用メモリ１０８には、マスタ正制御装置ライト時刻８００がある。マスタ正制御装置ライト時刻８００は、正制御装置１０４対応の情報である。マスタ正制御装置ライト時刻８００は、各正制御装置１０４から、マスタ副制御装置７００が、適当な周期で、その正制御装置１０９内で、オン状態の副制御装置転送必要ビット１２４を含むすべてのライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１を受け取リ、設定を行う情報である。マスタライト時刻７０２には、マスタ副制御装置７００が、適当な周期で、すべての正制御装置ライト時刻７０１を参照して、もっとも以前の時刻を選択して、この時刻を設定する。デステ−ジ、デ−タ破棄の際、基準となる時刻として用いる時刻が、マスタライト時刻７０２である点は、同様である。
【００５９】
【発明の効果】
本発明の目的は、遠隔地の制御装置間で２重書きを行う際、直接制御装置間で、ライトデ−タを受け渡すことにより、デ−タ転送数を必要最小限に留め、しかも、制御装置間の距離が拡大しても、性能の劣化を微小に押さえ、さらに、トランザクションの途中結果を残さないような機能を提供することである。加えて、制御情報のディスク入出力処理の実行も不必要とし、高性能化を図る。
【図面の簡単な説明】
【図１】第１の実施例の概要図。
【図２】ライトデ−タ管理情報のフォ−マット。
【図３】正制御装置から副制御装置へのライトデ−タの転送を並列に実行した場合の正ライトデ−タ送信部の処理フロ−図。
【図４】正制御装置から副制御装置へのライトデ−タの転送を並列に実行した場合の副ライトデ−タデステ−ジ部の処理フロ−図。
【図５】第２の実施例の概要図。
【図６】第３の実施例の概要図。
【図７】第３の実施例において、マスタ副制御装置が、正制御装置からライト時刻に関する情報を収集した場合の処理概要図。
【符号の説明】
１０４…正制御装置、１０７…制御用メモリ、１０８…キャッシュメモリ、１０９…副制御装置、１１１…ライト時刻、１１２…ライトデ−タ、１１３…ライトデ−タ管理情報、１２４…副制御装置転送必要ビット、１３０…正ライトデ−タ受領部、１４０…正ライトデ−タ送信部、１５０…副ライトデ−タ受領部、１６０…副ライトデ−タデステ−ジ部、１７０…正基準時刻送信部、１８０…副基準時刻受信部、１８５…デステ−ジ許可時刻、１９０…正障害時デ−タ破棄部、３００…正ライトデ−タ送信部ａ、３１０…副ライトデ−タデステ−ジ部ａ、５００…正制御装置ライト許可時刻、５１０…副ライトデ−タデステ−ジ部ｂ、５２０…副基準時刻受信部ｂ、５３０…正障害時デ−タ破棄部ｂ、７００…マスタ副制御装置、７０１…副制御装置ライト時刻、７０２…マスタライト基準時刻、７１０…副ライト時刻送信部、７１１…マスタ副ライト時刻受信部、７１２…マスタ副ライト時刻ケ計算部、７１３…マスタ副ライト時刻送信部、７１０…副ライトデ−タデステ−ジ部ｃ、７２０…正障害時デ−タ破棄部ｃ、８００…正制御装置ライト時刻。
【発明の属する技術分野】
本発明は、異なった制御装置の間で、デ−タを２重書きする機能に関する。特に、制御装置間の距離が長く、制御装置間のデ−タ転送に遅延が発生するような場合、本発明は、有効である。
【０００２】
【従来の技術】
本発明に関する公知例として、以下の技術が開示されている。
【０００３】
特許文献１には、遠隔地にある制御装置間のディスクの２重書きを行う技術が、開示されている。本発明では、一方の制御装置が、地震などの天災等により破壊されても、もう一方の制御装置のディスクでデ−タ保証が可能というものである。特許文献１では、ホスト計算機から、直接、ライトデ−タを受領する正側の制御装置は、遠隔地にある副側の制御装置へ、受領したライトデ−タを転送した後、ライトデ−タの受領完了を、ホスト計算機に報告する。この方法であると、正側と副側で完全にデ−タが一致するため、デ−タ保証の点からは、非常に良い方法であった。しかし、制御装置間の距離拡大により、制御装置の間のデ−タ転送時間は、非常に大きくなるため、遠距離時に、性能上の課題があった。
【０００４】
特許文献２でも、遠隔地にある制御装置間のディスクの２重書きを行う技術が、開示されている。特許文献２では、正側のホスト計算機から、直接、ライトデ−タを受領する正側の制御装置は、ライトデ−タ受領後直ちに、ライトデ−タの受領完了を、正側のホスト計算機に報告する。特許文献２では、さらに、正側の制御装置が受領したライトデ−タのコピ−が、一度正側のホスト計算機に読みだされる。本発明では、当初正側のホスト計算機から受領するライトデ−タには、時刻が付与されている。時刻は、このライトデ−タを書き込むライト要求が発行された時刻を意味する。ライトデ−タのコピ−が、正側のホスト計算機に読みだされる時、ライト時刻も正側のホスト計算機に渡される。この後、正側のホスト計算機はライトデ−タのコピ−とライト時刻を、副側のホスト計算機に送る。
【０００５】
ライトデ−タとライト時刻を受け取ったを副側のホスト計算機は、ライト時刻等の情報を、制御用のディスクに書き込む。さらに、各ライトデ−タに付与された時刻を参照し、ライト時刻順に、ライトデ−タを副側のディスクに書き込みを行う。
【０００６】
特許文献２で副側のホスト計算機が、上記のような処理を行う目的は、オンラインシステム等で標準的に使用されるトランザ
クションの途中結果を残さないようにするためである。例えば、口座Ａから口座Ｂに預金を移すトランザクションを実行する場合、口座Ａから預金を引き落としたにもかかわらず、口座Ｂに預金を積み立てない状態を残さないようにすることが、トランザクションの途中結果を残さないということを意味する。通常、オンラインシステムでは、回復の単位は、トランザクションであるため、トランザクションの途中結果を残すことは、極めて重要な障害である。
【０００７】
次に、上記のような処理を実行すると、トランザクションの途中結果を残さないようにすることができることを簡単に説明する。２重書きを行っているディスクの中には、口座情報等のデ−タベ−スを格納したディスクと、トランザクションの更新履歴を残したジャ−ナルを格納したディスクがある。ホスト計算機がダウンすると、回復処理プログラムにより、ジャ-ナルが解析され、終了していないトランザクションの更新結果は、実行開始前の状態に戻される等の処理が、実行され、トランザクションの途中結果を残さないようにすることができる。副側の制御装置のディスクに書き込んだライトデ−タが、有効となるのは、最新のライトデ−タを格納した正側の制御装置が破壊されてしまったような場合である。副側の制御装置には、最新のライトデ−タは格納されてはいないが、ある時刻までのライトデ−タは保証されていることになる。したがって、見かけ上、ホスト計算機が、ライトデ−タを保証している時刻に、ダウンしたのと等価な状態を作り出していることになる。したがって、副制御装置側のジャ−ナルを格納したディスクと、デ−タベ−スを格納したディスクを用いて、ホスト計算機がダウンした時に実行される回復処理と同様の処理を実行することにより、トランザクションの途中結果を残さないようにすることができる。
【０００８】
特許文献３は、ディスク制御装置が不揮発性のキャッシュメモリ
を持ち、ライトアフタを行う、すなわち、ホスト計算機から受領したライトデ−タを不揮発性のキャッシュメモリに書き込み、完了報告を行う技術が開示されている。不揮発性のキャッシュメモリは、信頼性が高いため、ここにライトデ−タを格納すれば、十分デ−タ保証が可能となると判断できるためである。
【特許文献１】
欧州特許出願公開第０６７１６８６号明細書
【特許文献２】
欧州特許出願公開第０６７２９８５号明細書
【特許文献３】
特開平０４−２４５３４２号公報
【０００９】
【発明が解決しようとする課題】
特許文献２では、制御装置間の距離が拡大しても、若干のデ−タは、失われるものの、性能の劣化は、少ない。しかも、トランザクションの途中結果を残さない。
【００１０】
しかし、正側のホスト計算機がデ−タを読みだし、副側のホスト計算機にデ−タを転送するため、特許文献１のように、直接制御装置間で、ライトデ−タを受け渡す場合に比較し、デ−タ転送が一度余分に実行される。さらに、ＭＴなどの記憶媒体への入出力処理の実行も必要となる。
【００１１】
本発明の目的は、特許文献２のように、直接制御装置間で、ライトデ−タを受け渡し、しかも、制御装置間の距離が拡大しても、性能の劣化を微小に押さえ、しかも、トランザクションの途中結果を残さないような機能を提供することである。さらに、制御情報などのディスクへの入出力処理の実行も不必要とし、高性能化を図る。
【００１２】
【課題を解決するための手段】
以下、本発明が、以上述べてきた目的をいかに実現するかについて述べる。
【００１３】
本発明では、ホスト計算機は、正制御装置に、ライト要求を発行する際に、ライトデ−タにライト時刻を付与する。正制御装置は、ライトデ−タをホスト計算機から受け取ると、完了を報告する。この後、正制御装置は、副制御装置に、ライトデ−タとライト時刻を送る。この時、正の制御装置は、ライト時刻順に、ライトデ−タを、副の制御装置に送る。以上により、制御装置間の距離が拡大しても、性能の劣化を微小に押さえることができる。
【００１４】
副側の制御装置では、正側の制御装置から受け取ったライトデ−タとを、不揮発のキャッシュメモリに格納する。これにより、制御情報などのディスクへの入出力処理なしに、ライトデ−タのデ−タ保証が可能となる。
【００１５】
副側の制御装置では、受け取ったライト時刻を参照して、ある時刻までのライトデ−タを保証するようにする。これにより、トランザクションの途中結果を残さないようにすることが可能である。
【００１６】
【発明の実施の形態】
以下、本発明の実施例を説明する。まず、第１の実施例について説明する。
【００１７】
図１は、第１の実施例の概要を表す。第１の実施例における構成は、１台以上の処理装置１００、１台の正制御装置１０４、正制御装置１０４に接続された１台以上のディスク装置１０５、１台の副制御装置１０９、副制御装置１０９に接続された１台以上のディスク装置１０５より構成する。処理装置１００は、ＣＰＵ１０１、主記憶１０２、チャネル１０３から構成される場合もある。正制御装置１０４は、制御用メモリ１０７、キャッシュメモリ１０８を含む。制御用メモリ１０７、キャッシュメモリ１０８は、不揮発化されているものとする。また、さらなる高信頼化のために、それぞれが２重化されていてもよい。キャッシュメモリ１０８、制御用メモリ１０７は、半導体メモリで構成されており、ディスク装置１０５に比べ、１桁から２桁高速なアクセスが可能である。正制御装置１０４は、処理装置１００とディスク装置１０５の間のデ−タ転送を行う。さらに、本発明においては、正制御装置１０４は、副制御装置１０９の間のデ−タ転送を行う機能をもつ。あるいは、正制御装置１０４が１つ以上のデイレクタ１０６を含み、各ディレクタ１０６が、処理装置２００とディスク装置２０５との転送、副制御装置１０９との間のデ−タ転送を行ってもよい。また、副制御装置１０９の内部構成は、正制御装置１０４と同様である。
【００１８】
制御用メモリ１０７には、ライトデ−タ１１２に対応したライトデ−タ管理情報１１３が、作成される。
【００１９】
処理装置１００は、正制御装置１０４にライト要求１１０を発行する時、ライトデ−タ１１２に、ライト時刻１１１に付与する。ライト時刻１１１は、本ライト要求１１０が発行された時刻を表しており、ライト時刻１１１により、処理装置１００が発行したライト要求１１０順序を認識することができる。処理装置１００が複数存在する場合、ライト時刻１１１は、処理装置１００間で、共通のクロックなどを用い、異なった処理装置１００で発行されたライト要求１１０の順序も、認識できるようになっているものとする。
【００２０】
図２は、ライトデ−タ管理情報１１３の構成である。ここでは、特に、本発明に直接関係する情報について説明する。なお、本発明では、処理装置１００がライト要求１１０を発行する際、指定するディスクを論理ディスクとよぶ。論理ディスクＩＤ１２０は、対応するライトデ−タを書き込むよう、処理装置１００から指示された論理ディスクの番号であり、ライト要求１１０に含まれる情報である。本発明では、処理装置１００が認識している論理ディスクとディスク装置１０５（物理ディスク）は、１対１に対応している必要はない。図３にしめすように、論理ディスクが、複数のディスク装置１０５上に定義されてもよい。また、論理ディスクに、冗長デ−タを含ませ、ＲＡＩＤ（Ｒｅｄｕｎｄａｎｔ Ａｒｒａｙ ｏｆ Ｉｎｅｘｐｅｓｉｖｅ Ｄｉｓｋｓ）構成にしてもよい。ライトアドレス１２１は、対応するライトデ−タを書き込む論理ディスク内のアドレスを示す情報（例えば、論理ディスクの先頭から１ＭＢｙｔｅの領域というような情報）で、ライト要求１１０に含まれる情報である。ライトデ−タ長１２２は、対応するライトデ−タの長さを表す情報であり、ライト要求１１０に含まれる情報である。以上の情報は、いずれも、通常のライト要求１１０に含まれる情報である。ライトデ−タポインタ１２３は、対応するライトデ−タ１１２へのポインタである。ライト時刻１１１については、すでに、説明したとおりである。ライト要求１１０に、ライト時刻１１１を付与することが本発明の特徴の１つである。副制御装置転送必要ビット１２４は、副制御装置１０９に対応するライトデ−タ１１２の転送が必要であることを表す情報である。
【００２１】
制御用メモリ１０８に含まれるもう１つの情報は、副論理ディスク番号１１４である。本情報は、正制御装置１０４の論理ディスク対応に存在する情報で、対応する論理ディスクの２重書きペアになっている副論理ディスクの番号、すなわち、副論理ディスクを格納している副制御装置１０９の番号と、副論理ディスクの副制御装置１０９内の論理ディスク番号を含む。もちろん、２重書きペアをもたない論理ディスクには、ヌル値が入るものとする。
【００２２】
副制御装置１０９の制御用メモリ１０９にも、ライトデ−タ管理情報１１３が含まれる。
【００２３】
フォ−マットは、正制御装置１０４内のライトデ−タ管理情報１１３と同じでよい。ただし、副制御装置転送必要ビット１２４は、常にオフとなっているものとする。さらに、正論理ディスク番号１３１である。本情報は、副制御装置１０４の論理ディスク対応に存在する情報で、対応する論理ディスクの２重書きペアになっている正論理ディスクの番号、すなわち、正論理ディスクを格納している正制御装置１０４の番号と、正論理ディスクの正制御装置１０４内の論理ディスクア番号を含む。もちろん、２重書きペアをもたない論理ディスクには、ヌル値が入るものとする。
【００２４】
正制御装置１０４の正ライトデ−タ受領部１３０は、処理装置１００から、ライト要求１１０を受け取ったとき、動作を開始する。まず、受け取ったライトデ−タ１１２を、キャッシュメモリ１０８に格納する。（ステッップ１３１）次に、正ライトデ−タ受領部１４０は、制御用メモリ１０８内のライトデ−タ管理情報１１３を、当該ライト要求対応に確保する。（ステッップ１３２）さらに、ライト要求に含まれるライト時刻１１１等の情報を確保したライトデ−タ管理情報１１３に格納し、ライトデ−タポインタ１２３、副制御装置転送必要ビット１２４の設定を行う。（ステッップ１３３）最後に、処理装置１００に、ライト要求１１０の完了報告を行う。（ステップ１３４）以上の処理には、ディスク装置１０５へのアクセスがないため、高速な応答が可能となる。ライトデ−タ１１２をディスク装置１０５に書き込む処理は、正制御装置１０４が後から実行する。この動作は、通常の制御装置の動作であるため、特に、詳細に記述しない。
【００２５】
正制御装置１０４の正ライトデ−タ送信部１４０は、ライトデ−タ１１２を副制御装置１０９に送る機能をもつ。まず、副制御装置転送必要ビット１２４が設定されているライトデ−タ管理情報１１３の中で、ライト時刻が最も以前であるライトデ−タ１１３を、対応する副論理ディスク番号１３０を参照して、２重書きペアが存在する副制御装置１０９へ送る。ライトデ−タ１１２の長さ、書き込みを行う副論理ディスク内のアドレスは、ライトデ−タ管理情報１１３内の情報を参照して指定する。（ステップ１４１）次に、副制御装置１０９からの完了報告をまつ。（ステップ１４２）完了報告が返ってくると、副制御装置転送必要ビット１２４をオフする。（ステップ１４３）この後、ステップ１４０ヘ戻り、次に送信すべきライトデ−タを見つける。
【００２６】
副制御装置１０９の副ライトデ−タ受領部１６０は、正制御装置１０４から、ライトデ−タ１１２を受け取った時動作する。副ライトデ−タ受領部１６０の処理内容は、ライトデ−タ管理情報１１３の設定において、副制御装置転送必要ビット１２４の設定を行わない（ステップ１６１）こと以外は、正ライトデ−タ受領部１４０の処理内容と同様である。
【００２７】
副制御装置１０９の副ライトデ−タデステ−ジ部１４０は、ライトデ−タ１１２をディスク装置１０５に書き込む機能をもつ。まず、ライトデ−タ管理情報１１３の中で、ライト時刻が最も以前である順にいくつかのライトデ−タ１１３を、ディスク装置１０５に書き込むことを決定し、しかるべき計算を行い、書き込みを行うディスク装置１０５と書き込みアドレスを決める。この計算方法は、通常のＲＡＩＤ等で用いられる方法であるため、詳細には記述しない。（ステップ１７１）次に、ライトデ−タ１１２をディス装置１０５に書き込むよう要求を複数並行して、ディスク装置１０５に発行する。(ステップ１７２）さらに、次に、ディスク装置１０５からの完了報告をまつ。（ステップ１７３）すべての要求の完了報告を受け取った後、ステップ１７０ヘ戻り、次にディスク装置１０５にデステ−ジすべきライトデ−タ１１３を見つける。
【００２８】
正制御装置１０４から副制御装置１０９へのライトデ−タ１１３の送信順序が、ライト時刻１１１の順番であるため、副制御装置１０９では、ある時刻を基準に、それ以前のライトデ−タ１１３はすべて保持でき、それ以降のライトデ−タ１１３はまったく保持しないという状態を作り出すことができる。これにより、正制御装置１０４が破壊されても、副制御装置１０９側で、トランザクションの等中結果を残さない回復処理が可能となる。また、副制御装置１０９側で、ライトデ−タ１１３、ライト時刻１１２等の制御情報は、キャッシュメモリ１０７、制御用メモリ１１３などの不揮発性の半導体メモリに保持されるため、性能上のオ−バヘッドは小さい。
【００２９】
以上説明してきた内容は、正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送がシリアライズされているため、十分な性能が得られない可能性がある。図４は、正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の動作を表している。各処理部で、転送がシリアライズされている場合と変更があるのは、正ライトデ−タ送信部ａ３００、正基準時刻送信部１７０、副基準時刻受信部１８０、副ライトデ−タデステ−ジ部ａ３１０と正障害時デ−タ破棄部１９０である。以下、正ライトデ−タ送信部ａ３００の処理フロ−について説明する。まず、副制御装置転送必要ビット１２４が設定されているライトデ−タ管理情報１１３の中で、ライト時刻が最も以前である順にいくつかのライトデ−タ１１３を、対応する副論理ディスク番号１３０を参照して、２重書きペアが存在する副制御装置１０９へそれぞれ並列に転送する。（ステップ３０１）次に、副制御装置１０９から、それぞれの完了報告が送られてくるのをまつ。（ステップ３０２）すべての完了報告が返ってくると、対応するライトデ−タ管理情報１１３の中の副制御装置転送必要ビット１２４をオフする。（ステップ３０３）この後、ステップ１５０ヘ戻り、次に送信すべきライトデ−タ１１２を見つける。
【００３０】
ライトデ−タ１１２の転送を並列に実行すると、副制御装置１０９側で保持されるライトデ−タ１１２のライト時刻１１１の順序がくるう可能性がある。したがって、副制御装置１０９がデステ−ジしてよいライトデ−タ１１２を決めるための判断基準となるライト時刻１１１を認識する必要がある。この場合、デステージシしてよいライトデ−タ１１２は、正制御装置１０４の中で、副制御装置転送必要ビット１２４がオンになっているライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１を基準時刻として、この基準時刻より以前のライト時刻１１１をもつライトデ−タ１１２ということになる。というのは、この基準時刻より以前のライト時刻１１１をもつライトデ−タ１１２はすべて、副制御装置１０９側に保持されているいることになるためである。一方、この基準時刻より後のライト時刻１１１をもつライトデ−タ１１２は、まだデステ−ジしてはまずいライトデ−タ１１２であり、正制御装置１０４が破壊された場合、これらのライトデ−タ１１２はデステ−ジせず、破棄する必要がある。
【００３１】
正基準時刻送信部１７０は、副制御装置１０９に上述したデステ−ジしてよい基準時刻を送信する機能をもつ。基準時刻は、上述したように、副制御装置転送必要ビット１２４がオンになっているライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１である。
【００３２】
副基準時刻受信部１８０は、正制御装置１０４から受信した基準時刻を、デステ−ジ許可時刻１８５として、制御用メモリ１０８に格納する。
【００３３】
図４は、正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の副ライトデ−タデステ−ジ部ａ３１０の処理フロ−である。図１に示した処理フロ−とは異なるのは、デステ−ジするライトデ−タ１１３を選択する条件に、デステ−ジ許可時刻１８５より以前のライト時刻１１１であるかどうかという条件が入ることだけである（ステップ３１１）。
【００３４】
正障害時デ−タ破棄部１９７は、正制御装置１０４が破壊された時、デステ−ジ許可時刻１８５から後のライト時刻１１１をもつライトデ−タ１１２を破棄する機能をもつ（ステップ１９１）。
【００３５】
次に、第２の実施例について説明する。
【００３６】
図５は、第２の実施例の概要を表す。第２の実施例と第１の実施例の相違は、正制御装置１０４と副制御装置１０９の数である。第１の実施例では、正制御装置１０４の数が１台で、副制御装置１０９の数が１台であった。一方、第２の実施例では、正制御装置１０４の数が２台以上で、副制御装置２０９の数が１台である。
【００３７】
正制御装置１０４が複数存在すると、副制御装置１０９側で、それぞれの正制御装置１０４から受け取っているライトデ−タ１１２のライト時刻１１１にずれが生ずる。一方の正制御装置１０４（例えば、正制御装置ａ）から受け取った最も最近のライト時刻１１１、この時刻を時刻ａ、もう一方の正制御装置１０４（例えば、正制御装置ｂ）から受け取った最も最近のライト時刻１１１、この時刻を時刻ｂとする。この場合、時刻ａより、時刻ｂの方が、以前の時刻であるとすると、正制御装置ａ側に、時刻ａより最近で、時刻ｂより以前のライトデ−タ１１３を保持している可能性がある。すでにのべたように、トランザクションの途中結果を残さないようにするには、ある基準時刻以前のライト時刻１１２をもつライトデ−タ１１３はすべて保証し、基準時刻以降のライト時刻１１２をもつライトデ−タ１１３はすべて破棄する必要がある。したがって、時刻ａ以前のライト時刻１１１をもったライトデ−タ１１２が、副制御装置１０９でデステ−ジしてよいライトデ−タ１１２ということになる。
【００３８】
以上に対応して、副制御装置１０９の制御用メモリ１０８には、正制御装置ライト許可時刻５００がある。正制御装置ライト許可時刻５００は正制御装置１０４ごとに存在する情報で、対応する正制御装置１０４から受け取った最も最近のライト時刻１１１が格納されている。したがって、上述したように、これらの正制御装置ライト許可時刻５００の中で、もっとも以前の時刻を基準時刻として、この基準時刻以前のライト時刻１１１をもったライトデ−タ１１２が、副制御装置１０９でデステ−ジしてよいライトデ−タ１１２ということになる。
【００３９】
以下、本実施例でも、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の各処理部の内容について述べる。もちろん、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送をシリアライズして実行した場合についても、本実施例は有効である。
【００４０】
正制御装置１０４の各処理部の処理フロ−は第１の実施例で、ライトデ−タ１１２の転送を並列に実行した場合（図３の処理）の処理フロ−と同様である。
【００４１】
次に、副制御装置１０９の各処理部の処理フロ−の説明を行う。
【００４２】
第２の実施例における副ライトデ−タデステ−ジ部ｂ５１０の処理フロ−について説明する。ここでは、第２の実施例における副ライトデ−タデステ−ジ部５２０の処理フロ−が、第１の実施例における副ライトデ−タデステ−ジ部１７０の処理フロ−と異なる点について説明する。第２の実施例における副ライトデ−タ受領部５１０の処理内容は、デステ−ジするライトデ−タ１１２を選択する際、対応するライト時刻１１１が、すべての正制御装置ライト許可時刻５００より以前であるかをチェックして、条件を満たすライトデ−タ１１２を選択する点である。（ステップ５１１）これ以外は、第２の実施例における副ライトデ−タデステ−ジ部ｂ５１０の処理フロ−は、第１の実施例における副ライトデ−タデステ−ジ部１７０の処理フロ−と同様である。
【００４３】
副基準時刻受信部ｂ５２０は、正制御装置１０４から受信した基準時刻を、基準時刻を送信してきた正制御装置１０４に対応する正制御装置ライト許可時刻５００に設定する。
【００４４】
本実施例においては、正障害時デ−タ破棄部ｂ５３０が、破棄するライトデ−タ１１２は、対応するライト時刻１１１が、すべての正制御装置ライト許可時刻５００より以前であるという条件を満足しないライトデ−タ１１２である。（ステップ５３１）
次に、第３の実施例について説明する。
【００４５】
図６は、第の実施例の概要を表す。第３の実施例と第２の実施例の相違も、正制御装置１０４と副制御装置１０９の数である。第３の実施例では、正制御装置１０４の数が２台以上で、副制御装置１０９の数は１台以上である。この場合、すべての正制御装置１０４と副制御装置１０９のペアがお互いに、接続されている必要はない。
【００４６】
副制御装置１０９が複数存在すると、トランザクションの途中結果を残さないようにするには、各副制御装置１０９間で、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を共通にする必要がある。これは、デ−タベ−スやジャ−ナルが複数の副制御装置１０９間に分散している可能性があるためである。
【００４７】
本実施例では、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を決定する機能を、マスタ副制御装置７００に持たせる。したがって、マスタ制御装置７００とそれ以外の副制御装置１０９の間は、データ転送路で接続されている。デ−タ転送路が故障すると、各副制御装置１０９間で、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を共通化することができなくなるため、デ−タ転送路は多重化しておくことが望ましい。本実施例では、デステ−ジするライトデ−タ１１２を選択する際に用いる基準時刻を決定する機能を、マスタ副制御装置７００に持たせたが、基準時刻を決定する機能を、特定の副制御装置１０９に持たせず、各副制御装置１０９に分散させる方法（例えば、交代で、各副制御装置１０９が基準時刻を決定するような方法）をとっても、本発明は有効である。
【００４８】
以上に対応して、マスタ副制御装置７００の制御用メモリ１０８には、副制御装置ライト時刻７０１がある。副制御装置ライト時刻７０１は、マスタ副制御装置７００も含めた副制御装置１０９対応の情報である。各副制御装置ライト時刻７０１は、各副制御装置１０９から、マスタ副制御装置７００が、適当な周期で、その副制御装置１０９内のすべての正制御装置ライト許可時刻５００の中で、もっとも以前の時刻（実施例２で、副制御装置１０９がライトデ−タの選択の際、基準とした時刻）受け取る情報である。
【００４９】
マスタライト時刻７０２は、第３の実施例において、各副制御装置１０９がライトデ−タの選択の際、基準とする時刻である。マスタライト時刻７０２は、マスタ副制御装置７００が、適当な周期で、すべての副制御装置ライト時刻７０１を参照して、もっとも以前の時刻を選択して、この時刻を設定する。選択した時刻以前のライト時刻１１１をもったすべてのライトデ−タ１１２は副制御装置１０９に保持されていることになる。このため、この条件を満足するライトデ−タ１１２を保証して、満足しないライトデ−タ１１２はすべて破棄することにより、トランザクションの途中結果を残さないようにすることができる。
【００５０】
以下、本実施例でも、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送を並列に実行した場合の各処理部の内容について述べる。もちろん、１台の正制御装置１０４から副制御装置１０９へのライトデ−タ１１２の転送をシリアライズして実行した場合についても、本実施例は有効である。
【００５１】
正制御装置１０４の各処理部の処理フロ−は第２の実施例とほとんど同様である。もちろん、正基準時刻送信部１７０はライトデ−タ１１２を送信する各副制御装置１０９に基準時刻を送る機能をもつ。ただし、送信する基準時刻は、送信を行う副制御装置１０９に対応するすべてのライトデ−タ１１２の副制御装置転送必要ビット１２４がオンになっているライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１である。
【００５２】
正制御装置１０４の各処理部の処理フロ−の中で、第２の実施例と異なるのは、副制御装置１０９に、副ライト時刻送信部７１０、副ライトデ−タデステ−ジ部ｃ７２０、正障害時デ−タ破棄部ｃを含む点である。また、マスタ副制御装置７００は、マスタ副ライト時刻受信部７１１、マスタライト時刻計算部７１２、マスタ副ライト時刻送信部７１３７３０を含む点である。
【００５３】
副ライト時刻送信部７１０は、適当な周期で、その副制御装置１０９内のすべての正制御装置ライト許可時刻５００の中で、もっとも以前の時刻１８０を、マスタ副制御装置７００のマスタ副ライト時刻受信部７１１に送る。マスタ副制御装置７００以外の副制御装置１０９の副ライト時刻送信部７１０は、副制御装置１０９間のデ−タ転送路を利用する。マスタ副制御装置７００の副ライト時刻送信部７１０は、マスタ副制御装置７００の通信手段を利用する。
【００５４】
マスタ副ライト時刻受信部７１１は、副ライト時刻送信部７１０から受信した時刻を、当該時刻を送ってきた副制御装置１０９に対応する副制御装置ライト時刻７０１に、設定する。
【００５５】
マスタライト時刻計算部７１２は、適当な周期で、すべての副制御装置ライト時刻７０１を参照して、もっとも以前の時刻を選択して、この時刻を、マスタライト時刻７０２に設定する。
【００５６】
マスタ副ライト時刻送信部７１３は、各副制御装置１０９の副ライトデ−タデステ−ジ部７２０、正障害時デ−タ破棄部７３０からの要求にしたがって、適当な周期で、マスタライト時刻７０２に設定された時刻を送る。マスタ副制御装置７００以外の副制御装置１０９には、副制御装置１０９間のデ−タ転送路を利用する。マスタ副制御装置７００からの要求には、マスタ副ライト時刻送信部７１３は、マスタ副制御装置７００の通信手段を利用する。
【００５７】
副ライトデ−タデステ−ジ部７２０が、第２の実施例と異なる点は、デステ−ジを行うライトデ−タ１１２を選択する際、マスタ副ライト時刻送信部７１３から基準となる時刻を受信し、この時刻より以前のライト時刻１１１をもつライトデ−タ１１２をデステ−ジの対象として選択する点である（ステップ７２１）。
【００５８】
正障害時デ−タ破棄部ｃ７３０が、第２の実施例と異なる点は、キャッシュメモリ１０７から破棄するライトデ−タ１１２を選択する際、マスタ副ライト時刻送信部７１３から基準となる時刻を受信し、この時刻より以前のライト時刻１１１をもつライトデ−タ１１２以外のライトデ−タ１１２を破棄の対象として選択する点である。（ステップ７３１）
本実施例では、マスタ制御装置７００が、副制御装置１０９から基準となる時刻を計算するのに必要な情報を受け取ったが、図７に示すように、正制御装置１０４から受け取るようにしてもよい。この場合、マスタ副制御装置７００の制御用メモリ１０８には、マスタ正制御装置ライト時刻８００がある。マスタ正制御装置ライト時刻８００は、正制御装置１０４対応の情報である。マスタ正制御装置ライト時刻８００は、各正制御装置１０４から、マスタ副制御装置７００が、適当な周期で、その正制御装置１０９内で、オン状態の副制御装置転送必要ビット１２４を含むすべてのライトデ−タ管理情報１１３の中で、最も以前のライト時刻１１１を受け取リ、設定を行う情報である。マスタライト時刻７０２には、マスタ副制御装置７００が、適当な周期で、すべての正制御装置ライト時刻７０１を参照して、もっとも以前の時刻を選択して、この時刻を設定する。デステ−ジ、デ−タ破棄の際、基準となる時刻として用いる時刻が、マスタライト時刻７０２である点は、同様である。
【００５９】
【発明の効果】
本発明の目的は、遠隔地の制御装置間で２重書きを行う際、直接制御装置間で、ライトデ−タを受け渡すことにより、デ−タ転送数を必要最小限に留め、しかも、制御装置間の距離が拡大しても、性能の劣化を微小に押さえ、さらに、トランザクションの途中結果を残さないような機能を提供することである。加えて、制御情報のディスク入出力処理の実行も不必要とし、高性能化を図る。
【図面の簡単な説明】
【図１】第１の実施例の概要図。
【図２】ライトデ−タ管理情報のフォ−マット。
【図３】正制御装置から副制御装置へのライトデ−タの転送を並列に実行した場合の正ライトデ−タ送信部の処理フロ−図。
【図４】正制御装置から副制御装置へのライトデ−タの転送を並列に実行した場合の副ライトデ−タデステ−ジ部の処理フロ−図。
【図５】第２の実施例の概要図。
【図６】第３の実施例の概要図。
【図７】第３の実施例において、マスタ副制御装置が、正制御装置からライト時刻に関する情報を収集した場合の処理概要図。
【符号の説明】
１０４…正制御装置、１０７…制御用メモリ、１０８…キャッシュメモリ、１０９…副制御装置、１１１…ライト時刻、１１２…ライトデ−タ、１１３…ライトデ−タ管理情報、１２４…副制御装置転送必要ビット、１３０…正ライトデ−タ受領部、１４０…正ライトデ−タ送信部、１５０…副ライトデ−タ受領部、１６０…副ライトデ−タデステ−ジ部、１７０…正基準時刻送信部、１８０…副基準時刻受信部、１８５…デステ−ジ許可時刻、１９０…正障害時デ−タ破棄部、３００…正ライトデ−タ送信部ａ、３１０…副ライトデ−タデステ−ジ部ａ、５００…正制御装置ライト許可時刻、５１０…副ライトデ−タデステ−ジ部ｂ、５２０…副基準時刻受信部ｂ、５３０…正障害時デ−タ破棄部ｂ、７００…マスタ副制御装置、７０１…副制御装置ライト時刻、７０２…マスタライト基準時刻、７１０…副ライト時刻送信部、７１１…マスタ副ライト時刻受信部、７１２…マスタ副ライト時刻ケ計算部、７１３…マスタ副ライト時刻送信部、７１０…副ライトデ−タデステ−ジ部ｃ、７２０…正障害時デ−タ破棄部ｃ、８００…正制御装置ライト時刻。
Claims (18)
- 処理装置に接続される正側記憶装置システムと、前記正側記憶装置システムに接続される副側記憶装置システムとを有する計算機システムであって、
前記正側記憶装置システムは、複数の正側制御装置と、複数の正側キャッシュメモリと、複数の正側ディスク装置とを有し、
前記副側記憶装置システムは、副側制御装置と、副側キャッシュメモリと、複数の副側ディスク装置とを有し、
前記複数の正側制御装置は、各々、ライトデータとライト時刻を有するライト要求を処理装置から受信し、前記ライト要求に含まれるライトデータを前記複数の正側キャッシュメモリのいずれかに格納し、前記ライト要求に対する応答を前記処理装置に送信し、前記複数の正側キャッシュメモリのいずれかに格納された前記ライトデータを、前記複数の正側ディスク装置のいずれかに格納し、複数のライトデータとライト時刻の組を、前記副側制御装置に送信し、
前記副側制御装置は、複数の正側制御装置各々から受信した複数のライトデータを前記副側キャッシュメモリに格納し、
ライト要求を受信した前記正側制御装置は、各々、更に、前記副側制御装置に送信した複数のライトデータ各々と組になっているライト時刻に基づいて決定した基準時刻を、前記副側制御装置に送信し、
前記副側制御装置は、複数の正側制御装置各々から受信した複数の基準時刻に基づいて決定した第一の時刻を基準に、該第一の時刻より以前のライト時刻と対になっているライトデータを、前記キャッシュメモリに格納されているライトデータから選択し、選択したライトデータを前記副側キャッシュメモリから前記複数の副側ディスク装置のいずれかへ書き込むことを特徴とする計算機システム。 - 請求項１記載の計算機システムであって、
前記複数の正側キャッシュメモリ及び前記副側キャッシュメモリは不揮発性のキャッシュメモリであることを特徴とする計算機システム。 - 請求項１記載の計算機システムであって、
前記正側記憶装置システムは更に第２の処理装置にも接続され、前記処理装置と前記第２の処理装置とは、共通のクロックを使用していることを特徴とする計算機システム。 - 請求項１記載の計算機システムであって、
前記第一の時刻は、前記副側制御装置が受信した複数の基準時刻のうち、最も以前の時刻であることを特徴とする計算機システム。 - 請求項１記載の計算機システムであって、
前記正側記憶装置システムに障害が発生した際、前記副側制御装置は、前記副側キャッシュメモリに格納されているライトデータのうち、前記第一の時刻より後のライト時刻と対になっているライトデータを破棄することを特徴とする計算機システム。 - 請求項５記載の計算機システムであって、
前記複数の正側キャッシュメモリ及び前記副側キャッシュメモリは不揮発性のキャッシュメモリであることを特徴とする計算機システム。 - 請求項５記載の計算機システムであって、
前記正側記憶装置システムは更に第２の処理装置にも接続され、前記処理装置と前記第２の処理装置とは、共通のクロックを使用していることを特徴とする計算機システム。 - 複数の正側制御装置と複数の正側ディスク装置とを有し、処理装置に接続される正側記憶装置システムと接続される、副側記憶装置システムであって、
副側制御装置と、キャッシュメモリと、複数の副側ディスク装置とを有し、
前記副側制御装置は、
前記処理装置から前記複数の正側制御装置各々に向けて送信された複数のライトデータとライト時刻の組を、前記複数の正側制御装置各々から受信し、受信した複数のライトデータを前記キャッシュメモリに格納し、
前記複数の正側制御装置各々から、前記処理装置から該複数の正側制御装置各々へ向けて送信され該副側制御装置へ送信された複数のライト時刻に基づいて決定された基準時刻を受信し、
受信した複数の基準時刻に基づいて決定した第一の時刻を基準に、該第一の時刻より以前のライト時刻と対になっているライトデータを、前記キャッシュメモリに格納されているライトデータから選択し、
選択したライトデータを前記キャッシュメモリから前記複数の副側ディスク装置のいずれかに書き込むことを特徴とする副側記憶装置システム。 - 請求項８記載の副側記憶装置システムであって、
前記第一の時刻は、前記副側制御装置が受信した複数の基準時刻のうち、最も以前の時刻であることを特徴とする副側記憶装置システム。 - 請求項８記載の副側記憶装置システムであって、
正側記憶装置システムに障害が発生した際、前記副側制御装置は、前記キャッシュメモリに格納されるライトデータのうち、前記第一の時刻より後のライト時刻と対になっているライトデータを破棄することを特徴とする副側記憶装置システム。 - 処理装置と接続される正側記憶装置システムと、前記正側記憶装置システムに接続される副側記憶装置システムとを有する計算機システムであって、
前記正側記憶装置システムは、各々、正側キャッシュメモリを有する複数の正側制御装置と、複数の正側ディスク装置とを有し、
前記副側記憶装置システムは、各々、副側キャッシュメモリを有する複数の副側制御装置と、複数の副側ディスク装置とを有し、
前記複数の正側制御装置は、各々、前記処理装置から受信したライトデータとライト時刻を含むライト要求のうち、ライトデータを正側キャッシュメモリに格納し、前記ライト要求に対する応答を前記処理装置に送信し、正側キャッシュメモリから前記ライトデータを前記複数の正側ディスク装置のいずれかに書き込み、複数のライトデータとライト時刻の組を前記副側記憶装置システムに送信し、
前記複数の副側制御装置は、各々、前記複数の正側制御装置各々から受信した複数のライトデータを副側キャッシュメモリに格納し、
前記複数の正側制御装置は、各々、前記副側制御装置に送信した複数のライトデータ各々と組になっているライト時刻に基づいて決定される第１の基準時刻を、前記複数のライトデータとライト時刻の組を送信した前記副側制御装置に送信し、
前記複数の副側制御装置は、各々、受信した複数の第１の基準時刻に基づいて第２の基準時刻を決定し、前記複数の副側制御装置のいずれかが、前記複数の副側制御装置間の通信手段を介して受信した複数の第２の基準時刻に基づいて決定した第３の基準時刻を基準に、該第３の基準時刻より以前のライト時刻と対になっているライトデータを前記副側キャッシュメモリから前記複数の副側ディスク装置のいずれかに書き込むことを特徴とする計算機システム。 - 請求項１１記載の計算機システムであって、
前記第２の基準時刻は、前記複数の副側制御装置各々が、前記複数の正側制御装置各々から受信した複数の第１の基準時刻のうち、最も以前の時刻であることを特徴とする計算機システム。 - 請求項１１記載の計算機システムであって、
前記第３の基準時刻は、前記複数の副側制御装置各々が決定した第２の基準時刻のうち最も以前の時刻であることを特徴とする計算機システム。 - 請求項１１記載の計算機システムであって、
前記正側記憶装置システムに障害が発生した際、前記複数の副側制御装置は、各々、前記第３の基準時刻より後のライト時刻と対になっているライトデータを破棄することを特徴とする計算機システム。 - 処理装置と接続される正側記憶装置システムと接続される副側記憶装置システムであって、
前記正側記憶装置システムは前記処理装置からライトデータとライト時刻を有するライト要求を受信する複数の正側制御装置と、複数の正側ディスク装置を有しており、
前記副側記憶装置システムは、複数の副側制御装置と、複数の副側キャッシュメモリと、複数の副側ディスク装置とを有し、
前記複数の副側制御装置は、各々、前記複数の正側制御装置各々から、複数のライトデータとライト時刻の組を受信し、ライトデータを前記複数の副側キャッシュメモリのいずれかに格納し、
前記複数の副側制御装置は、各々、当該副側制御装置へ前記複数のライトデータとライト時刻の組を送信した前記正側制御装置が前記副側制御装置に送信した複数のライトデータ各々と組になっているライト時刻に基づいて決定した第１の基準時刻を、当該正側制御装置から受信し、
前記複数の副側制御装置は、各々、受信した複数の第１の基準時刻に基づいて第２の基準時刻を決定し、
前記複数の副側制御装置のいずれか１つが、前記複数の副側制御装置間の通信手段を介して受信した複数の第２の基準時刻に基づいて決定した第３の基準時刻を基準に、該第３の基準時刻より以前のライト時刻と対になっているライトデータを、副側キャッシュメモリから前記副側ディスク装置のいずれかに書き込むことを特徴とする副側記憶装置システム。 - 請求項１５記載の副側記憶装置システムであって、
前記第２の基準時刻は、副側制御装置が複数の正側制御装置各々から受信した複数の第１の基準時刻のうち最も以前の時刻であることを特徴とする副側記憶装置システム。 - 請求項１５記載の副側記憶装置システムであって、
前記第３の基準時刻は複数の副側制御装置各々が決定した第２の基準時刻のうち、最も以前の時刻であることを特徴とする副側記憶装置システム。 - 請求項１５記載の副側記憶装置システムであって、
前記正側記憶装置システムに障害が発生した際、前記複数の副側制御装置は、各々、前記第３の基準時刻より後のライト時刻と対になっているライトデータを破棄することを特徴とする副側記憶装置システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003006508A JP3797328B2 (ja) | 2003-01-15 | 2003-01-15 | 記憶制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003006508A JP3797328B2 (ja) | 2003-01-15 | 2003-01-15 | 記憶制御装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24817797A Division JP3414218B2 (ja) | 1997-09-12 | 1997-09-12 | 記憶制御装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004004923A Division JP3894196B2 (ja) | 2004-01-13 | 2004-01-13 | 記憶制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003202962A JP2003202962A (ja) | 2003-07-18 |
| JP3797328B2 true JP3797328B2 (ja) | 2006-07-19 |
Family
ID=27656075
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003006508A Expired - Fee Related JP3797328B2 (ja) | 2003-01-15 | 2003-01-15 | 記憶制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3797328B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7724599B2 (en) | 2003-12-03 | 2010-05-25 | Hitachi, Ltd. | Remote copy system |
| JP4547170B2 (ja) * | 2004-03-08 | 2010-09-22 | 株式会社日立製作所 | ディスクアレイ装置およびその制御方法 |
| JP4549709B2 (ja) | 2004-03-23 | 2010-09-22 | 株式会社日立製作所 | ストレージ装置 |
| JP2008041739A (ja) * | 2006-08-02 | 2008-02-21 | Tokai Kogaku Kk | 蛍光発光装置 |
| JP5331050B2 (ja) * | 2009-08-27 | 2013-10-30 | 日本電信電話株式会社 | データ同期システム、データ同期方法、情報処理装置、情報処理方法、およびプログラム |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05204739A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 重複型分散データベースの同期方式 |
| KR0128271B1 (ko) * | 1994-02-22 | 1998-04-15 | 윌리암 티. 엘리스 | 재해회복을 위한 일관성 그룹 형성방법 및 레코드갱싱의 섀도잉 방법, 주시스템, 원격데이타 섀도잉 시스템과 비동기 원격데이타 복제 시스템 |
| JP3769775B2 (ja) * | 1995-06-14 | 2006-04-26 | 富士通株式会社 | 分散リンク情報維持方法 |
| JP2000501532A (ja) * | 1995-12-01 | 2000-02-08 | ブリティッシュ・テレコミュニケーションズ・パブリック・リミテッド・カンパニー | データベースアクセス |
-
2003
- 2003-01-15 JP JP2003006508A patent/JP3797328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003202962A (ja) | 2003-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414218B2 (ja) | 記憶制御装置 | |
| US6523087B2 (en) | Utilizing parity caching and parity logging while closing the RAID5 write hole | |
| US7975168B2 (en) | Storage system executing parallel correction write | |
| JP4074072B2 (ja) | データの完全性を備えるリモートコピーシステム | |
| US7373470B2 (en) | Remote copy control in a storage system | |
| US8751716B2 (en) | Adaptive data throttling for storage controllers | |
| US20070168754A1 (en) | Method and apparatus for ensuring writing integrity in mass storage systems | |
| JP2005258918A (ja) | ストレージシステムおよびストレージシステムのキャッシュメモリ制御方法 | |
| JPH10198607A (ja) | データ多重化システム | |
| US20060248301A1 (en) | Storage control apparatus and storage control method | |
| JP2007122117A (ja) | ストレージシステム及び記憶制御方法 | |
| US20130007368A1 (en) | Methods and systems for improved miorroring of data between storage controllers using bidirectional communications | |
| JP3797328B2 (ja) | 記憶制御装置 | |
| JP3894196B2 (ja) | 記憶制御装置 | |
| JP4531643B2 (ja) | 記憶制御方法、システム及びプログラム | |
| US8510506B2 (en) | Disk array device, disk array system and cache control method | |
| JP3894220B2 (ja) | 記憶制御装置 | |
| JP2006236387A (ja) | 記憶制御装置 | |
| JP2003050675A (ja) | データ多重化システム | |
| JP2006155202A (ja) | 遠隔バックアップシステム及び方法 | |
| JP2006146966A (ja) | 記憶制御装置 | |
| JP2007115287A (ja) | 記憶制御装置 | |
| KR100423812B1 (ko) | 디스크 캐쉬메모리 제어기 및 패리티 연산장치를 구비한알에이아이디 제어기 및 패리티 연산방법 | |
| JP4030951B2 (ja) | データ二重化装置及び方法 | |
| JP4698145B2 (ja) | ディスクアレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050531 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050801 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060328 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060410 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |