DE4124572C2

DE4124572C2 -

Info

Publication number: DE4124572C2
Application number: DE4124572A
Authority: DE
Inventors: Hyun-Soon Seoul/Soul Kr Jang; Kyu-Chan Kyounggi Kr Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1991-05-24
Filing date: 1991-07-24
Publication date: 1993-07-01
Also published as: TW217455B; FR2676844A1; DE4124572A1; KR920022148A; KR940002272B1; ITMI912229A0; IT1251003B; GB9116165D0; JPH04346000A; GB2256070A; ITMI912229A1

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiterspeichervorrichtung mit Redundanz.

Im allgemeinen ist eine Halbleiterspeichervorrichtung mit einer Ersatzzellengruppe zusätzlich zu einer normalen Zellengruppe versehen. Die Ersatzzellen der Ersatzzellengruppe dienen dazu, die normalen Zellen zu ersetzen, wenn irgendein Fehler in den normalen Zellen festgestellt wird. Zu diesem Zweck enthält die Speichervorrichtung zumeist eine Detektoreinrichtungß, wie beispielsweise eine Sicherungsschaltung, die in der Lage ist, eine fehlerhafte Adresse zu erkennen, und einen Redundanzdekoder zum Auswählen einer Redundanzwortleitung der Ersatzzellengruppe aus der ermittelten fehlerhaften Adresse. Die Speichervorrichtung muß intern dazu bestimmt werden, entweder die normale Betriebeart oder die Redundanzbetriebsart auszuführen. Diese Auswahl wird über eine Zeilenadresse ausgeführt.

Es ist bekannt, daß eine Zeilenadresse dazu verwendet wird, eine Wortleitung der Speicherzellengruppe zu dekodieren und eine Haltezeit des Ladetaktimpulses zu bestimmen, der dazu verwendet wird, einen Spannungspegel der Wortleitungen anzuheben. Wenn eine fehlerhafte Zelle repariert werden muß, d. h. Redundanzbetrieb ausgeführt wird, dann wird die Sicherung elektrisch durch einen Stromversorgungsanschluß oder mit Hilfe eines Laserstrahls aufgetrennt, wodurch die Redundanzbetriebsart aus der entsprechenden Zeilenadresse ausgewählt wird.

Bezugnehmend auf Fig. 3 zur Erläuterung einer solchen konventionellen Schaltung zur Ausführung der redundanten oder normalen Zeilendekodierung durch Empfang einer äußeren Eingangsadresse in einer Speichervorrichtung wird die äußere Eingangsadresse XA in eine Zeilenadresse RA durch den Betrieb eines Zeilenadreßpuffers 10 umgewandelt. Die Zeilenadresse RA wird über erste und zweite Verzögerungsschaltungen 20 und 30 zu einem Ladetaktgenerator 40 und eine Redundanzfreigabeschaltung 60 übertragen, während sie direkt zu einem Zeilensicherungskreis 50 übertragen wird, um eine Zeilenadresse zu ermitteln, die eine fehlerhafte Zelle angibt, und ein dementsprechendes Sicherungssignal Fo zu der Redundanzfreigabeschaltung 60 zu senden. Der Grund, daß zur selben Zeilenadresse RA über zwei unterschiedliche Wege zugegriffen wird, d. h. ein Weg über die erste und zweite Verzögerungsschaltung 20 und 30 und der andere Weg über den Zeilensicherungskreis 50, ist, daß die ersten und zweiten Verzögerungskreise das Zeilenadressensignal verzögern sollen, während die Zeilensicherungsschaltung 50 die Zeilenadresse ermittelt, die der fehlerhaften Zelle entspricht. Wenn daher die Zeilenadresse entsprechend der fehlerhaften Zelle existiert, dann erzeugt die Redundanzfreigabeschaltung 60 ein Redundanzfreigabesignal RRE, um die Reparatur der fehlerhaften Zelle auszuführen (Redundanzbetriebsart). Das Redundanzfreigabesignal RRE sperrt einen Ladetaktdekoder 70, der die Ladetaktpulse BST dekodiert, die von dem Ladetaktgenerator 40 erzeugt werden, um dadurch den Betrieb eines normalen Zeilendekoders 100 anzuhalten. Daher empfängt der Redundanzzeilendekoder 90 das Redundanzfreigabesignal RRE und Ladetaktpulse BST, um die entsprechende Redundanzwortleitung in der normalen Zellengruppe auszuwählen. Wenn andererseits die Zeilenadresse entsprechend der fehlerhaften Zelle nicht existiert, dann wird der Redundanzzeilendekoder 90 nicht betätigt. Selbst in diesem Falle werden die ersten und zweiten Verzögerungsschaltungen 20 und 30 zusammen mit dem Zeilensicherungskreis 50 dazu benutzt, entweder die Redundanzbetriebsart oder die normale Betriebsart zu wählen.

Ohne Rücksicht auf die Ausführung entweder der Redundanzbetriebsart oder der normalen Betriebsart wird daher die Zeilenadresse, die eine Wortleitung wählt, durch die ersten und zweiten Verzögerungsschaltungen 20 und 30 verzögert. D.h. die Adreßzugriffszeit wird unnötig verlängert, selbst wenn die Reparatur des Speichers nicht erforderlich ist. Die normale Betriebsart erfordert daher eine lange Zugriffszeit, wodurch die Betriebsgeschwindigkeit des Speichers herabgesetzt wird.

Aus der US-PS 44 46 455 ist eine Halbleiterspeichervorrichtung mit Redundanzeinrichtung bekannt, die eine Betriebsart-Wahleinrichtung sowie einen ersten Dekoder für normale Speicherzellen und einen zweiten Dekoder für Ersatzspeicherzellen aufweist. In Abhängigkeit vom Auslösen oder Nichtauslösen einer Sicherung wird der erste oder zweite Dekoder mit den Adressensignalen beaufschlagt, um eine normale Betriebsart zum Adressieren der normalen Speicherzellen oder aber eine Redundanzbetriebsart zum Adressieren der Ersatzspeicherzellen auszuwählen.

Es ist daher Aufgabe der Erfindung, eine Halbleiterspeichervorrichtung hinsichtlich der Betriebsge schwindigkeit zu verbessern.

Diese Aufgabe ist durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Die Halbleiterspeichervorrichtung weist einen ersten Übertragungsweg zum Übertragen der Zeilenadresse, einen zweiten Übertragungsweg zum Übertragen einer Zeilenadresse über eine gegebene Verzögerungseinrichtung, und eine Wegwähleinrichtung auf, die mit den ersten und zweiten Übertragungswegen verbunden ist, um einen der beiden Wege in Abhängigkeit von einem Betriebsartdetektorsignal auszuwählen, das durch Einschalten bzw. Ausschalten einer Sicherung erzeugt wird.

Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird anhand der Zeichnung näher erläutert. Es zeigt:

Fig. 1 ein Blockschaltbild, das eine bevorzugte Ausfüh rungsform einer Speichervorrichtung nach der Erfindung zeigt,

Fig. 2 ein detailliertes Schaltbild eines ausgewählten Abschnitts von Fig. 1, und

Fig. 3 ein Blockschaltbild, das einen Teil einer konven tionellen Speichervorrichtung mit Redundanz zeigt.

In Fig. 1 ist die redundante und normale Zeilendekodierung eines Speichers dargestellt, der die erfindungsgemäße Schaltung enthält. Der restliche Teil mit Ausnahme des Teils 200, der gestrichelt dargestellt ist, entspricht den Komponenten nach Fig. 3, so daß übereinstimmende Bezugszeichen verwendet werden. Das Teil 200 ist ein wesentliches Teil der verbesserten Schaltung, mit einer zweiten Verzögerungseinrichtung 30, einem Betriebsartendetektorkreis 110 und einer Wegwählschaltung 120. Die zweite Verzögerungseinrichtung 30 empfängt ein Ausgangssignal von der ersten Verzögerungseinrichtung 20 über einen zweiten Übertragungsweg 202. Die Wegwählschaltung 120 empfängt ein Ausgangssignal von der ersten Verzögerungseinrichtung 20, das über einen ersten Übertragungsweg 201 übertragen wird, und ein Ausgangssignal von der zweiten Verzögerungseinrichtung 30, die mit dem zweiten Übertragungsweg 202 verbindbar ist. Der erste Übertragungsweg 201 wird dazu verwendet, das Ausgangssignal der ersten Verzögerungseinrichtung 20 direkt zum Eingangsanschluß der Wegwählschaltung 120 zu übertragen, ohne es durch die zweite Verzögerungseinrichtung 30 zu leiten, während der zweite Übertragungsweg 202 dazu verwendet wird, das Ausgangssignal der ersten Verzögerungseinrichtung zum Eingangsanschluß der Wegwählschaltung 120 über die zweite Verzögerungseinrichtung 30 zu übertragen. Die Wegwählschaltung 120 wählt einen der Übertragungswege 201 und 202 in Übereinstimmung mit einem Betriebsartdetektorsignal MD, das von der Betriebsartendetektorschaltung 110 erzeugt wird, um ein ausgewähltes Signal durch die Wegwahl zu dem Ladetaktgenerator 40 und der Redundanzfreigabeschaltung 60 zu übertragen. Die Betriebsartendetektorschaltung 110 wird durch Taktimpulse ⌀_R gesteuert, die in Abhängigkeit von der Aktivierung eines Zeilenadreßtastsignals RAS erzeugt werden.

Bezugnehmend auf Fig. 2, die die Torschaltung des Teils 200 darstellt, enthält die Betriebsartendetektorschaltung 110 drei in Serie geschaltete Inverter 111, 112, 113 und eine NAND-Schaltung 114, um die Taktimpulse ⌀_R zu verzögern und die Impulsbreite einzustellen. Die ⌀_R werden durch Aktivierung des Zeilenadreßtastsignals RAS freigeschaltet (in logisch hohen Zustand versetzt) und um einen Impuls aufgrund der Inverter und der NAND-Schaltung verzögert, so daß sie in hohem Zustand am Ausgangsanschluß der NAND-Schaltung 114 anstehen. Die Ausgangsimpulse der NAND-Schaltung 114 werden über den Inverter 115 der einen Steuerelektrode eines Durchlaßtors 117 zugeführt, das aus zwei N-Kanal-MOS-Transistoren besteht.

Die Sicherung 116 ist mit dem Stromquellenanschluß V_CC verbunden und kann durch einen Laserstrahl unterbrochen werden. Der Kanal des Durchlaßtors 117 zwischen der Sicherung 116 und Massespannung V_SS wird während der Dauer, in der der Impuls ⌀_R in logischem "hohem" Zustand ist, eingeschaltet. Weiterhin ist ein Inverter 118 zwischen der anderen Elektrode und der Sicherung 116 parallel zur Sicherung 116 angeordnet. Ein Ausgang MD des Inverters 119 zum Invertieren eines Ausgangs des Inverters 118 ist ein Signal, das die Wegwählschaltung 120 darüber informiert, daß der vorhandene Zustand der Vorrichtung die Redundanzbetriebsart oder die normale Betriebsart ist.

Die Wegwählschaltung 120 enthält erste und zweite CMOS-Durchlaßtore 121 und 123, die durch das Betriebsartdetektorsignal MD gesteuert werden. Das Betriebsartdetektorsignal MD wird an das Gate vom n-Typ des ersten Durchlaßtores 121 gelegt und an das Gate vom p-Typ des zweiten Durchlaßtors 123, während ihre anderen Gates das Betriebsartdetektorsignal MD über den Inverter 122 invertiert erhalten. Der Kanal des ersten Durchlaßtors 121 wird daher zwischen den ersten Übertragungsweg 201 und den Eingangsanschluß des Ladetaktgenerators 40 geschaltet, während der Kanal des zweiten Durchlaßtors 123 zwischen den zweiten Übertragungsweg 202 und den Ladetaktgenerator 40 geschaltet wird. Die Wegwählschaltung 120 wählt daher einen der ersten und zweiten Übertragungswege 201 bzw. 202 in Übereinstimmung mit dem logischen Zustand des Betriebsartdetektorsignals MD.

Die erste Verzögerungseinrichtung 20 besteht aus einer NOR-Schaltung zum Aufnehmen gepufferter Zeilenadreßsignale RAO, . Die zweite Verzögerungseinrichtung 30 besteht aus mehreren Invertern 31, 32, 33 und 34, die ein Ausgangssignal der NOR-Schaltung um eine gegebene Zeit verzögern. Die Anzahl der Inverter in der zweiten Verzögerungseinrichtung 30 kann durch die Erfordernisse bestimmt sein. Nachfolgend wird die Betriebsweise unter Bezugnahme auf Fig. 2 erläutert. Wenn die Speichervorrichtung eine Reparatur erfordert, wird die Sicherung 116 vom Stromquellenanschluß V_CC durch einen Laserstrahl abgetrennt. Da dann eine Elektrode des N-Kanal-Durchlaßtors 117 ein Signal von "hohem" Zustand empfängt, weil der Taktimpuls ⌀_R sich in hohem Zustand befindet, wird die Spannung am Verbindungspunkt 102, der mit der Sicherung 116 verbunden ist, auf niedrigen Zustand abgesenkt, und die andere Elektrode des Durchlaßtors 117 empfängt ein Signal von hohem Zustand, das durch den Inverter 118 invertiert ist. Daher wird das Betriebsartdetektorsignal MD "niedrig", was die Redundanzbetriebsart anzeigt. In der Wegwählschaltung 120 wird daher nur das zweite Durchlaßtor 123 durchgeschaltet, während das erste Durchlaßtor 121 blockiert wird, so daß die Zeilenadreßsignale RAO, über die erste Verzögerungseinrichtung 20, die zweite Verzögerungseinrichtung 30 und das zweite Durchlaßtor 123 dem Ladetaktgenerator 40 und der Redundanzfreigabeschaltung 60 zugeleitet werden. Dementsprechend wird die Redundanzbetriebsart ausgeführt.

Wenn hingegen keine Reparatur erforderlich ist, d. h. keine fehlerhafte Zelle in der normalen Zellengruppe vorhanden ist, dann wird die Sicherung 116 nicht vom Stromquellenanschluß getrennt, und die Spannung am Verbindungspunkt 102 bleibt in "hohem" Zustand. Das Betriebsartdetektorsignal MD wird daher "hoch", so daß die Wegwählschaltung 120 den ersten Übertragungsweg 201 auswählt, der die erste Verzögerungseinrichtung 20 mit dem ersten Übertragungstor 121 durch die Einschaltung des ersten Übertragungstors 121 verbindet. Weil die normale Betriebsart keine Verzögerung der Zugriffszeit, wie in der Redundanzbetriebsart, erfordert, braucht die zweite Verzögerungseinrichtung 30 nicht verwendet zu werden.

In der vorliegenden Ausführungsform wird die RAS-Zugriffszeit (T_RAC: die Zeit, während der RAS aktiviert ist und D_OUT ausgeschaltet ist) um 2 ns im Vergleich zur konventionellen Schaltung vermindert.

Claims

1. Halbleiterspeichervorrichtung mit Redundanzeinrichtung zum Ersetzen einer fehlerhaften normalen Speicherzelle durch eine Ersatzspeicherzelle, mit
einer Einrichtung (110) zum Erzeugen eines Betriebsartdetektorsignals (MD) mit zwei unterschiedlichen Pegeln in Abhängigkeit vom Auslösen oder Nichtauslösen einer Sicherung (116), wobei dem ersten Pegel die normale Betriebsart und dem zweiten Pegel die Redundanzbetriebsart zugeordnet ist;
einem ersten Übertragungsweg (201) zum Übertragen eines Adressensignals (RAO, ) an eine Wegwählschaltung (120);
einem zweiten Übertragungsweg (202) zum Übertragen des Adressensignals (RAO, RAO) über eine Verzögerungseinrichtung (30) an die Wegwählschaltung (120), wobei die Wegwählschaltung (120) einen der beiden Übertragungswege (201, 202) in Abhängigkeit des Betriebsartdetektorsignals (MD) auswählt.

2. Halbleiterspeichervorrichtung nach Anspruch 1, bei der die Wegwählschaltung (120) enthält:
ein erstes Übertragungstor (121) mit einem Kanal, der zwischen den ersten Übertragungsweg (201) und eine Redundanzfreigabeschaltung (60) oder einen Ladetaktgenerator (40) geschaltet ist und ein Steuergate aufweist, das das Betriebsartdetektorsignal (MD) aufnimmt, und
ein zweites Übertragungstor (123) mit einem Kanal, der zwischen den zweiten Übertragungsweg (202) und die Redundanzfreigabeschaltung (60) oder den Ladetaktgenerator (40) geschaltet ist und dessen Steuergate das Betriebsartdetektorsignal (MD) aufnimmt.

3. Halbleiterspeichervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine weitere Verzögerungseinrichtung (20) vorgesehen ist, die an ihrem Eingang die Adressensignale erhält und mit ihrem Ausgang mit den ersten und zweiten Übertragungswegen (201, 202) verbunden ist.