KR970022783A - 멀티플 메모리(Multiple Memory)를 사용한 고속 전송 인터페이스 회로 - Google Patents

멀티플 메모리(Multiple Memory)를 사용한 고속 전송 인터페이스 회로 Download PDF

Info

Publication number
KR970022783A
KR970022783A KR1019950035810A KR19950035810A KR970022783A KR 970022783 A KR970022783 A KR 970022783A KR 1019950035810 A KR1019950035810 A KR 1019950035810A KR 19950035810 A KR19950035810 A KR 19950035810A KR 970022783 A KR970022783 A KR 970022783A
Authority
KR
South Korea
Prior art keywords
data
high speed
module
local
memories
Prior art date
Application number
KR1019950035810A
Other languages
English (en)
Other versions
KR0156390B1 (ko
Inventor
유동관
Original Assignee
정장호
Lg 정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정장호, Lg 정보통신 주식회사 filed Critical 정장호
Priority to KR1019950035810A priority Critical patent/KR0156390B1/ko
Publication of KR970022783A publication Critical patent/KR970022783A/ko
Application granted granted Critical
Publication of KR0156390B1 publication Critical patent/KR0156390B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G06F13/1621—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement by maintaining request order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1657—Access to multiple memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

본 발명은 모듈형 시스템의 모듈간 고속 전송이 가능하도록 하기 위한 멀티플 메모리를 사용한 고속 전송 인터페이스 회로에 관한 것이다.
종래의 모듈간 데이터 전송 회로는 각 모듈의 데이터가 로칼 메모리에 저장된 후 자신이 가고자하는 다른 모듈로 하나의 백본 버스를 사용하여 전송하기 때문에 각각의 모듈이 동시에 전송하려고 하면 백본전송부의 버스상에 병목현상이 발생되는 데이터의 전송속도가 저하되는 문제점이 있었다.
이를 해결하기 위해 본 발명은 임의의 모듈로부터 다른 어떤 모듈로 데이터를 전송하고자 하는 경우 해당 데이터와 그에 따른 어드레스를 해당 모듈로부터 입력받아 전송하는 로칼 전송수단과, 콘트롤 신호에 따라 입력되는 데이터를 소정량씩 순번에 따라 저장하는 제1 내지 제4로칼메모리와, 로칼 전송수단으로부터 발생되는 어드레스와 데이터를 입력받아 로칼메모리들에 균등하게 저장시키고 로칼 메모리들에 저장되어 있는 데이터를 동시에 액세스하여 전송하는 고속전송 정합수단과, 고속전송 정합수단으로부터 발생되는 데이터를 다른 모듈로 이동시키기 위한 고속 백본 전송수단으로 구성된 것이다.

Description

멀티플 메모리(Multiple Memory)를 사용한 고속 전송 인터페이스 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 멀티플 메모리를 사용한 고속 전송 인터페이스 회로.
제3도는 제2도의 고속 전송 인터페이스 회로 및 로칼 메모리의 연결 구성도.

Claims (3)

  1. 임의의 모듈로부터 다른 어떤 모듈로 데이터를 전송하고자 하는 경우 해당 데이터와 그에 따른 어드레스를 해당 모듈로부터 입력받아 전송하는 로칼 전송수단(10)과, 콘트롤 신호에 따라 입력되는 데이터를 소정량씩 순번에 따라 저장하는 제1 내지 제4로칼메모리(20∼50)와, 상기 로칼 전송수단(10)으로부터 발생되는 어드레스와 데이터를 입력받아 상기 제1 내지 제4로칼메모리(20∼50)에 균등하게 저장시키고 상기 로칼메모리(20∼50)에 저장되어 있는 데이터를 동시에 액세스하는 전송하는 고속전송 정합수단(60)과, 상기 고속전송 정합수단(60)으로부터 발생되는 데이터를 다른 모듈로 이동시키기 위한 고속 백본 전송수단(70)으로 구성된 것을 특징으로 하는 멀티플 메모리를 사용한 고속 전송 인터페이스 회로.
  2. 제1항에 있어서, 상기 제1 내지 제4로칼 메모리(20∼50)는 어드레스 버스를 공유하고 있는 동시에 상기 로칼 전송부(10)와 연결되어 있는 데이터버스도 공유하도록 구성된 것을 특징으로 하는 멀티플 메모리를 사용한 고속 전송 인터페이스 회로.
  3. 제1항 또는 제2항에 있어서, 상기 제1 내지 제4로칼 메모리(20∼50)는 각각 상기 고속 백본 전송부(70)와 연결된 데이터 버스가 구비되는 것을 특징으로 하는 멀티플 메모리를 사용한 고속 전송 인터페이스 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035810A 1995-10-17 1995-10-17 멀티플 메모리를 사용한 고속 전송 인터페이스 회로 KR0156390B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035810A KR0156390B1 (ko) 1995-10-17 1995-10-17 멀티플 메모리를 사용한 고속 전송 인터페이스 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035810A KR0156390B1 (ko) 1995-10-17 1995-10-17 멀티플 메모리를 사용한 고속 전송 인터페이스 회로

Publications (2)

Publication Number Publication Date
KR970022783A true KR970022783A (ko) 1997-05-30
KR0156390B1 KR0156390B1 (ko) 1998-11-16

Family

ID=19430419

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035810A KR0156390B1 (ko) 1995-10-17 1995-10-17 멀티플 메모리를 사용한 고속 전송 인터페이스 회로

Country Status (1)

Country Link
KR (1) KR0156390B1 (ko)

Also Published As

Publication number Publication date
KR0156390B1 (ko) 1998-11-16

Similar Documents

Publication Publication Date Title
KR850006652A (ko) 프로세스와 메모리를 내장한 집적회로와 그것을 사용한 시스템
KR910010335A (ko) 인터페이스 회로
WO1998043148A3 (en) Novel multiprocessor distributed memory system and board and methods therefor
KR900013402A (ko) 가상메모리 데이타 전송능력을 가진 고속도 버스
KR850004820A (ko) 멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법
KR100309082B1 (ko) 다중스테이션통신버스시스템,주스테이션및종속스테이션
CA2008669A1 (en) Multiple mode memory module
KR900003756A (ko) 통신 시스템
KR950035205A (ko) 근거리 통신 시스템
KR950702044A (ko) 프로세스 제어 컴퓨터용 비밀 인터페이스(stealth interfaca for process control computers)
US5550533A (en) High bandwidth self-timed data clocking scheme for memory bus implementation
KR970022783A (ko) 멀티플 메모리(Multiple Memory)를 사용한 고속 전송 인터페이스 회로
MY111292A (en) Data bus.
US4532627A (en) Time multiplex controlled data system
KR830008576A (ko) 모듀울 전송통신을 위한 인터페이스 장치
KR910006852A (ko) 메모리 제어 시스템 및 방법
KR890007168A (ko) 프로필 및/또는 칫수 측정 시스템의 데이터 전송 버스
KR100230375B1 (ko) 직렬 데이터 통신 시스템
KR950023107A (ko) 공용버스에서의 버스점유 중재장치
IE840090L (en) Electronic switching system
KR970016994A (ko) 공유 메모리를 통한 프로세서 간의 데이타 통신 장치 및 방법
KR890002141Y1 (ko) 16비트 dma콘트롤러의 32비트 데이타 신호 전송장치
GB1410252A (en) Data switching system
SU809143A1 (ru) Устройство дл сопр жени с общей маги-СТРАлью ВычиСлиТЕльНОй СиСТЕМы
SU802957A1 (ru) Устройство св зи дл вычислительнойСиСТЕМы

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20010425

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee