KR970029084A - 파이포 형식의 램 및 그 구현 방법 - Google Patents

파이포 형식의 램 및 그 구현 방법 Download PDF

Info

Publication number
KR970029084A
KR970029084A KR1019950041895A KR19950041895A KR970029084A KR 970029084 A KR970029084 A KR 970029084A KR 1019950041895 A KR1019950041895 A KR 1019950041895A KR 19950041895 A KR19950041895 A KR 19950041895A KR 970029084 A KR970029084 A KR 970029084A
Authority
KR
South Korea
Prior art keywords
address
ram
counter
pipo
access
Prior art date
Application number
KR1019950041895A
Other languages
English (en)
Other versions
KR0174850B1 (ko
Inventor
전성호
김준만
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950041895A priority Critical patent/KR0174850B1/ko
Publication of KR970029084A publication Critical patent/KR970029084A/ko
Application granted granted Critical
Publication of KR0174850B1 publication Critical patent/KR0174850B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
    • G06F12/0853—Cache with multiport tag or data arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Computer And Data Communications (AREA)

Abstract

본 발명은 양쪽의 데이타 버스를 가지는 DP-램(Dual Port RAM)을 이용하여 한쪽 데이타 버스는 파이포 형식으로 데이타를 억세스 하도록 하고, 타측 데이타 버스는 램을 억세스 하는 형식과 동일하게 억세스 하도록 하여, 어드레스를 출력하는 장치와 어드레스를 출력치 못하는 장치의 상호간 통신에 유용하게 적용되도록 구현한 파이포 형식의 램 및 그 구현 방법에 관한 것으로, 파이포의 특성으로 인해 시스템의 처리속도가 저하되는 문제점을 양 방향 포트 램과, 어드레스 카운터를 사용하여, 어드레스를 출력치 못하는 주변 디바이스 측에서도 어드레스를 출력하는 것과 유사한 효과를 얻을 수 있도록 하므로써 전체 시스템의 처리속도를 향상시키는 잇점이 있다.

Description

파이포 형식의 램 및 그 구현 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의해 구현된 파이포-램을 이용한 시스템 구조도,
제3도는 본 발명 파이포-램의 내부 구성도,
제4도는 본 발명 어드레스 카운터의 세부 구성도.

Claims (4)

  1. 어드레스를 출력치 못하는 주변 디바이스(3)와 중앙처리장치(1) 사이에 파이포(4,4-1)를 연결하고, 상기 중앙처리장치(1)에 램(2)과 직접 메모리 억세스 콘트롤러(5)를 연결하여 구성된 파이포 메모리에 있어서, 메모리에 어드레스를 부여하는 하위 어드레스 카운터(11-1) 및 상위 어드레스 카운터(11-2)로 이루어진 어드레스 카운터(11)의 일측을 주변 디바이스(3) 측에 연결하고; 상기 어드레스 카운터(11)의 타측에 양 방향 포트램(12)의 일측 포트를 연결하며; 상기 양 방향 포트 램(12)의 타측 포트는 중앙처리장치(1)에 연결하여 구성함을 특징으로 하는 파이포 형식의 램.
  2. 어드레스를 출력하는 장치와 어드레스를 출력하지 못하는 장치 사이에 송/수신용으로 사용되는 메모리 구현 방법에 있어서, 양 방향 포트 램을 이용하여, 어드레스를 출력하지 못하는 디바이스 측의 인터페이스는 상기 디바이스에서 컨트롤 신호가 출력될때마다 어드레스를 자동적으로 증가시켜 부여하는 어드레스 카운터를 부가하여, 파이포 억세스 형식으로 데이타를 차례로 억세스 하도록 하고; 어드레스를 출력하는 디바이스 측의 인터페이스는 상기 어드레스를 이용하여 램 억세스 형식으로 임의의 데이타를 억세스 하도록 하여, 파이포 억세스 형식과 램 억세스 형식을 병행토록 구현한 것을 특징으로 하는 파이포 형식의 램 구현 방법.
  3. 제2항에 있어서, 상기 어드레스 카운터를 이용하는 방법으로, 카운터를 상위 어드레스 카운터와 하위 어드레스 카운터로 구분 카운터 하여 송/수신 데이타를 일정한 사이즈의 버퍼 구조로 억세스토록 하는 것을 특징으로 하는 파이포 형식의 램 구현 방법.
  4. 제2항에 있어서, 상기 어드레스 카운터를 이용하는 방법으로, 상위/하위 어드레스 카운터 구분없이 카운터를 단일의 연속적인 카운터로 사용하여 데이타를 버퍼의 경계없이 연속적으로 억세스토록 하는 것을 특징으로 하는 파이포 형식의 램 구현 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950041895A 1995-11-17 1995-11-17 파이포 형식의 램 및 그 구현 방법 KR0174850B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041895A KR0174850B1 (ko) 1995-11-17 1995-11-17 파이포 형식의 램 및 그 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041895A KR0174850B1 (ko) 1995-11-17 1995-11-17 파이포 형식의 램 및 그 구현 방법

Publications (2)

Publication Number Publication Date
KR970029084A true KR970029084A (ko) 1997-06-26
KR0174850B1 KR0174850B1 (ko) 1999-04-01

Family

ID=19434461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041895A KR0174850B1 (ko) 1995-11-17 1995-11-17 파이포 형식의 램 및 그 구현 방법

Country Status (1)

Country Link
KR (1) KR0174850B1 (ko)

Also Published As

Publication number Publication date
KR0174850B1 (ko) 1999-04-01

Similar Documents

Publication Publication Date Title
US5359717A (en) Microprocessor arranged to access a non-multiplexed interface or a multiplexed peripheral interface
KR920704222A (ko) 고속, 플렉시블 소오스/종착 데이타 버스트 직접 메모리 억세스 제어기
GB1535023A (en) Data processing system
EP0348672A3 (en) A data processing system bus architecture
KR850004820A (ko) 멀티프로세서 스시템의 개선된 데이타 처리량을 갖는 데이타 처리 시스템 및 방법
KR900018845A (ko) 데이터통신에 적합한 버스구성
KR970029084A (ko) 파이포 형식의 램 및 그 구현 방법
US4286319A (en) Expandable inter-computer communication system
KR910003475A (ko) 시퀀스 제어장치
KR900700971A (ko) 네트워크 인터페이스 보드 시스템
KR920001532A (ko) 이중포트메모리장치
JPS57207924A (en) Input and output interface device
JPS61224061A (ja) 選択方式
KR970049262A (ko) 다중화 기능을 갖는 입 출력 제어 보드
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
JP2610971B2 (ja) 中央処理装置間ダイレクトメモリアクセス方式
KR900015045A (ko) 경보 취합 장치
KR890000958A (ko) 단말기용 카드리더기
JPS6432549A (en) Gateway
KR940002723A (ko) 다중 프로세서의 인터페이스 장치
KR960036456A (ko) 직접 메모리 접근 제어기를 이용한 비동기전달모드 통신장치
KR930004866A (ko) 고속 데이타 송수신 인터페이스 회로 및 방법
KR970051120A (ko) 듀얼 포트를 갖는 메모리 소자
JPH01234962A (ja) バス制御方式
KR930014029A (ko) 듀얼포트 메모리구조를 갖는 디지탈 신호처리 시스템

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041018

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee