KR970049262A - 다중화 기능을 갖는 입 출력 제어 보드 - Google Patents

다중화 기능을 갖는 입 출력 제어 보드 Download PDF

Info

Publication number
KR970049262A
KR970049262A KR1019950066514A KR19950066514A KR970049262A KR 970049262 A KR970049262 A KR 970049262A KR 1019950066514 A KR1019950066514 A KR 1019950066514A KR 19950066514 A KR19950066514 A KR 19950066514A KR 970049262 A KR970049262 A KR 970049262A
Authority
KR
South Korea
Prior art keywords
input
output
unit
control board
data
Prior art date
Application number
KR1019950066514A
Other languages
English (en)
Other versions
KR100251849B1 (ko
Inventor
황종영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950066514A priority Critical patent/KR100251849B1/ko
Publication of KR970049262A publication Critical patent/KR970049262A/ko
Application granted granted Critical
Publication of KR100251849B1 publication Critical patent/KR100251849B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

본 발명은 단일의 입/출력 버스와 연결되어 단일 신호 만을 전송하는 입/출력 제어보드의 입/출력(I/O) 버스를 다중화 시켜, 하나의 입/출력 제어보드를 다중화 시킨 다중화 기능을 갖는 입/출력 제어 보드에 관한 것으로, 메모리 보드 측과 각각의 하위 프로세서 사이에 접속하는 입/출력 제어보드의 입/출력 버스를 다수화 시켜, 각각의 버스를 통해 동시에 데이타 전송을 할 수 있도록 하므로써, 시스템의 입/출력 기능을 증가시켜 주 전산기 전체 시스템의 성능을 향상시키는 잇점이 있다.

Description

다중화 기능을 갖는 입/출력 제어 보드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 2도는 본 발명에 의해 구현된 입/출력 제어보드의 상세 블럭도이다.

Claims (1)

  1. 주 전산기 시스템의 입/출력 제어 보드에 있어서,
    펌웨어(FirmWare)에 의해 직접 메모리 억세스(DMA)부(13)를 제어하여 메모리의 데이타를 각각의 데이타 버퍼 램(11, 12)에 라이트하며, 각 입/출력 접속부(15, 16)를 제어하여 상기 데이타 버퍼 램(11, 12)에 저장한 데이타를 각각의 하위 프로세서(15, 16)로 전송토록 하는 프로세서부(10)와; 상기 프로세서부(10)의 제어에 따라 상위버스 접속부(14)로 부터 전송되온 데이타를 저장하는 제 1, 제 2 데이타 버퍼 램(11, 12)과; 상기 프로세서부(10)의 제어에 따라 제 1, 제 2데이타 버퍼 램과 메모리 보드 사이의 데이타를 직접 억세스 하는 DMA부(13)와; 상기 DMA부(13)의 억세스 동작 요청에 따른 메모리 보드와의 프로토콜에 따라 접속을 수행하는 상위버스 접속부(14)와; 프로세서부(10)와 각 하위 프로세서(15, 16)의 데이타 전송 요구에 따라 각각의 데이타 버퍼 램(11, 12) 억세스 시, 각 입/출력 버스(a, b)의 프로토콜에 대응하는 제어신호를 발생하는 제 1, 제 2 입/출력 접속부(15, 16)와; 상기 각 입/출력 접속부(15, 16)에 연결된 제 1, 제 2 하위 프로세서(17, 18) 및; 입/출력 제어보드 내에서 발생하는 각종 인터럽트 및 상위 버스상에서 발생하는 모든 인터럽트를 제어하여 프로세서부(10)로 하여금 인터럽트를 처리할 수 있도록 하는 인터럽트 제어부(19)로 구성함을 특징으로 하는 다중화 기능을 갖는 입/출력 제어 보드.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950066514A 1995-12-29 1995-12-29 다중화 기능을 갖는 입/출력 제어 보드 KR100251849B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950066514A KR100251849B1 (ko) 1995-12-29 1995-12-29 다중화 기능을 갖는 입/출력 제어 보드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950066514A KR100251849B1 (ko) 1995-12-29 1995-12-29 다중화 기능을 갖는 입/출력 제어 보드

Publications (2)

Publication Number Publication Date
KR970049262A true KR970049262A (ko) 1997-07-29
KR100251849B1 KR100251849B1 (ko) 2000-04-15

Family

ID=19447389

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950066514A KR100251849B1 (ko) 1995-12-29 1995-12-29 다중화 기능을 갖는 입/출력 제어 보드

Country Status (1)

Country Link
KR (1) KR100251849B1 (ko)

Also Published As

Publication number Publication date
KR100251849B1 (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US5428799A (en) Redirection of interrupts to microprocessors
KR900015008A (ko) 데이터 프로세서
KR900005287A (ko) 데이타 제어 장치 및 그것을 사용하는 시스템
KR970049262A (ko) 다중화 기능을 갖는 입 출력 제어 보드
EP0067519B1 (en) Telecommunications system
JPH0731666B2 (ja) プロセッサ間通信方式
KR950020197A (ko) 마스타(Master)와 슬레이브 프로세서들(slaves)간의 통신회로
KR880701046A (ko) 전화선 인터페이스용 선택모듈 및 그 인터페이스 방법
KR920008605A (ko) 최소 경합 프로세서 및 시스템 버스 시스템
KR960042391A (ko) 고속중형 컴퓨터시스템에 있어서 디엠에이제어기
KR950010947B1 (ko) 버스 프로토콜 맵핑 회로
KR910008416B1 (ko) 멀티포트 메모리를 이용한 다중화 프로세서간 통신 제어회로
JP3362740B2 (ja) マルチｃｐｕシステム
KR950001929B1 (ko) 다단 송수신 데이타의 중계제어장치 및 그 방법
JPH07175768A (ja) デュアルｃｐｕシステム
SU1543415A1 (ru) Устройство дл сопр жени двух ЭВМ
GB2099619A (en) Data processing arrangements
KR920006860A (ko) 멀티프로세스 시스템 아비터지연회로
JPS6379161A (ja) 半導体記憶装置
KR920008614A (ko) 다중 프로세서 시스템의 이중버스 구조
KR19990031220A (ko) 브이.엠.이 버스 시스템에서 브이.엠.이 버스 제어장치
JPH06161947A (ja) コンピュータシステム
KR950020205A (ko) 이중포트 지원 및 vme 인터페이스를 위한 버퍼램 제어기
JPH04249449A (ja) プロセッサ間通信制御方式
KR970029084A (ko) 파이포 형식의 램 및 그 구현 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee